JP3669514B2

JP3669514B2 - Driving circuit for liquid crystal display device

Info

Publication number: JP3669514B2
Application number: JP02040694A
Authority: JP
Inventors: 克憲田中; 幹夫大城; 大樹宮原; 俊也小野寺; 克彦岸田
Original assignee: 富士通ディスプレイテクノロジーズ株式会社
Priority date: 1994-02-17
Filing date: 1994-02-17
Publication date: 2005-07-06
Anticipated expiration: 2020-07-06
Also published as: JPH07230264A

Description

【０００１】
【産業上の利用分野】
本発明は、液晶表示装置の駆動回路に関し、特に複数のデータ電極とこれらの共通電極とを有する液晶表示部の当該データ電極に対し、表示用画像信号に対応した駆動電圧を、前記共通電極に対する正負の極性分布をもつようにデータドライバから送る、例えば奇数番目の縦ラインデータ電極と偶数番目の縦ラインデータ電極とで共通電極に対する正負の極性が反転するような関係で送るようにした液晶表示装置の駆動回路に関する。
【０００２】
一般に、液晶は入射光の反射・透過を制御する受光形素子であって、低駆動電圧で消費電力が少なく駆動回路が比較的簡単であり、さらには薄型で軽量であるなどの特長を持ち、時計、電卓、ポータブルカラーテレビやコンピュータ端末などの表示デバイスとして利用されている。
【０００３】
そして、これらコンピュータ端末などの小型・低電力化にともない、そこで用いられる液晶表示装置自体にも低電力化が要請されており、本発明はこのような要請に応えるものである。
【０００４】
【従来の技術】
従来の液晶表示装置においても、低電力化やフリッカ対策のため、各データ電極に加える駆動電圧の（共通電極に対する）極性を図７に示すような各種の態様で反転させて当該駆動電圧の交流化を図ることが行われている。
【０００５】
この中で、(b) の縦ライン反転方式、すなわち共通電極の電位を固定し縦１ラインごとにデ−タ電極の駆動電圧の極性を逆にし、さらにはこの逆にする関係をフレームごとに反転する方式（図７参照）が低電力化に有効である。
【０００６】
また、現在のＴＦＴ−ＬＣＤ（Thin Film Transistorを用いたマトリックス形式の液晶表示装置）の駆動用ＩＣパッケージとしては、
・ＣＯＦ（Chip On Film）
・ＣＯＧ（Chip On Glass)
などが用いられ、材質やコストの点ではフィルムを用いない後者の方が有利である。
【０００７】
ここで、パッケージ自体を曲げることができるＣＯＦの場合にはその一部（縁部）がＴＦＴ基板に取り付けられ、パッケージ自体を曲げることができないＣＯＦの場合にはその全体がＴＦＴ基板に取り付けられることになる。
【０００８】
このとき、図８(a) に示すように、ＣＯＦ形式の駆動用ＩＣパッケージではＴＦＴ基板60の上方縁部分に上データドライバ61を、下方縁部分に下データドライバ62をそれぞれ設けた両側駆動方式を用いることが多く、前者は奇数番目の縦ラインを、後者は偶数番目の縦ラインをそれぞれ分担している。
【０００９】
また、図８(b) に示すように、ＣＯＧ形式の駆動用ＩＣパッケージではＴＦＴ基板60′の上方縁部分および下方縁部分のいずれか一方に片側データドライバ63を設けた片側駆動方式を用いること用いることが多く、これにより当該ＴＦＴ基板60′のサイズをＣＯＦ形式の駆動用ＩＣパッケージのそれと同じにしている。なお、いずれの形式の駆動用ＩＣパッケージの場合にもスキャンドライバ64は横ライン選択用の信号を出力している。
【００１０】
図９は、ＣＯＦ・縦ライン反転方式の場合の、それぞれ２階調の上データドライバ61および下データドライバ62で設定される各駆動電圧の共通電極に対する極性を示すもので、任意の時点において一方のデ−タドライバは正極性の駆動電圧を、他方のデ−タドライバは負極性の駆動電圧をそれぞれ出力しており、これによって各データ電極の駆動電圧の交流化が確保される。また、各データドライバが担当の極性はフレーム周波数で切り換えられている。
【００１１】
すなわち、「表示用画像信号（アナログ信号）」→「画素単位のディジタルデ−タ」→「当該ディジタルデ−タに対応の駆動電圧Ｖ１，Ｖ２」といった一連の流れにおけるディジタルデ−タ作成の際には、アナログ画像信号の階調に応じたディジタル化を行うだけでよく、前記交流化のための処理は不要である。
【００１２】
ここで、例えば黒レベルの画像信号が続くいわゆるベタ表示の場合、あるフレームでは奇数番目の縦ラインのデータ電極に負極性の駆動電圧Ｖ１が、偶数番目の縦ラインのデータ電極に正極性の駆動電圧Ｖ２がそれぞれ供給され、また、次のフレームでは奇数番目の縦ラインのデータ電極に正極性の駆動電圧Ｖ２が、偶数番目の縦ラインのデータ電極に負極性の駆動電圧Ｖ１がそれぞれ供給されることになる。
【００１３】
図10は、ＣＯＧ・縦ライン反転方式（片側駆動方式）の場合の、片側データドライバ63で設定される駆動電圧の共通電極に対する極性、およびディジタルデ−タ作成段階での交流化処理の様子を示している。
【００１４】
ここで、片側データドライバ63は、例えば黒レベルの画像信号に対して任意のフレームの奇数番目の縦ラインのデータ電極には負極性の駆動電圧Ｖ１を、偶数番目の縦ラインのデータ電極には正極性の駆動電圧Ｖ４をそれぞれ供給することになり、このときの表示用画像信号（アナログ信号）からディジタルデ−タへの変換の際は負極性の黒レベルを示す「００」と正極性の黒レベルを示す「１１」とが画素単位で交互に作成される。
【００１５】
すなわち、図示のように、任意のｍ画素に対しては負極性の駆動電圧Ｖ１を設定するためのディジタルデ−タ「００」が、これに続く（ｍ＋１）画素に対しては正極性の駆動電圧Ｖ₄を設定するためのディジタルデ−タ「１１」がそれぞれ作成され、この作成関係は次のフレームでは逆となる。また、白レベルの画像信号に対しても同じようにディジタルデ−タ「０１」と「１０」とが画素単位で交互に作成され、このような内容のディジタル化によって各データ電極の駆動電圧を交流化している。
【００１６】
なお、ディジタルデ−タはその最上位ビットで正負の極性を、下位ビットで表示用画像信号の階調をそれぞれ特定しており、実用的にはこの下位ビットとして例えば３ビットが用いられている。
【００１７】
【発明が解決しようとする課題】
このように、従来の、材質やコストの点で有利なＣＯＧ形式の駆動用ＩＣパッケージを用いた片側駆動方式では、表示用画像信号の階調を示すディジタルデ−タを作成する際に、後で当該ディジタルデ−タによって対応データ電極ごとに設定される駆動電圧の共通電極に対する極性も取り込むかたちで特定しているため、ディジタルデ−タのトグル周波数が高くなってデ−タドライバのディジタルデ−タ入力部のバッファの反転による電流が増え、デ−タドライバユニットの消費電力が増加するという問題点があった。
【００１８】
特に、ベタ表示の場合には前記ディジタルデ−タの各ビットが画素単位で反転してそのトグル周波数が最大（クロック周波数の1/2 で例えば12.5MHz ）となり、デ−タドライバユニットの消費電力の増加が顕著である。
【００１９】
そこで、本発明では、表示用画像信号をその階調に応じたディジタルデ−タに変換する段階では対応データ電極の駆動電圧の共通電極に対する極性を考慮せずに、すなわち当該極性については正負いずれかの任意の状態に固定したままでディジタルデ−タ入力部に先ず入力し、その後、駆動電圧の交流化のための所定のデ−タ変換を行うことにより、ディジタルデ−タのトグル周波数を低くしてデ−タドライバユニットの低電力化を図ることを目的とする。
【００２０】
また、片側駆動モードと両側駆動モードとを切り変えるためのモード信号に基づいてデ−タ変換を前者でのみ選択的に行うようにすること、さらにはディジタルデータと駆動電圧との対応関係や、任意のディジタルデータによって設定される駆動電圧自体を必要に応じて変更できるようにすることにより液晶表示装置の性能向上を図ることを目的とする。
【００２１】
【課題を解決するための手段】
図１は、本発明の原理説明図である。
１は、液晶表示部であり、例えばマトリックス状に配置されたデータ電極２とこれらの共通電極などからなっている。
２は、データ電極であり、デ−タドライバ３で設定された駆動電圧がＴＦＴなどを介して加えられている。
３は、デ−タドライバであり、ここのバッファ部に入力されるディジタルデ−タは前述のように駆動電圧の極性を考慮していないものであって、Ａグループ（例えば奇数番目の縦ラインの画素に対応）のディジタルデ−タについてはこのデータで駆動電圧を特定し、またＢグループ（例えば偶数番目の縦ラインの画素に対応）のディジタルデ−タについてはデ−タ変換を行った後の新ディジタルデータで駆動電圧を特定し、それぞれをデータ電極２に送っている。
４は、スキャナドライバであり、特定の横１ライン分をの画素を選択するための信号を出力している。
【００２２】
ここで、デ−タドライバ３は、例えばディジタルデ−タ「００（黒レベル）」が続く場合、
・Ａグループに対してはこの「００」に相当の駆動電圧Ｖ１を設定し、
・Ｂグループに対してはこの「００」を「１１」のディジタルデ−タに変換してこれに相当の駆動電圧Ｖ４を設定する。
【００２３】
また、このような駆動電圧を設定するための駆動回路として、表示用画像信号に対応のディジタルデータを保持するラッチ部と、このラッチ部の保持データに基づいて当該表示用画像信号に対応する電極駆動用の基準電圧を選択するスイッチ部と、前記ディジタルデータの中で特定のものに対してビット反転処理を行うビット反転処理部などを備えたもの（図３参照）を用いている。
【００２４】
【作用】
本発明は、このように、デ−タドライバのバッファに入力されるディジタルデ−タについては対応データ電極の駆動電圧の共通電極に対する極性を考慮せずに、トグル周波数の低いものとし、その後の特定グループのディジタルデ−タに対するデ−タ変換によって駆動電圧の交流化を図ることにより、バッファの低電力化に適した液晶表示装置の駆動回路を構成している。
【００２５】
そして、本発明をＣＯＧ・縦ライン反転方式（片側駆動方式）に適用した場合のデ−タ変換および駆動電圧の設定は図２のようになっている。
なお、バッファに入力されるディジタルデ−タは負極性の「００」および「０１」、または正極性の「１０」および「１１」のいずれかの組が用いられる。
【００２６】
例えば負極性のビットデータで入力されたときには、任意のｍ画素では黒レベルの「００」および白レベルの「０１」の各ディジタルデ−タに対応の駆動電圧Ｖ１およびＶ２が設定される。
【００２７】
そして，次の（ｍ＋１）画素では、
・「００」→「１１」
・「０１」→「１０」
のデータ変換が先ず行われ、続いてこの変換後の新ディジタルデ−タに対応の駆動電圧Ｖ４およびＶ３がそれぞれ設定される。
【００２８】
また、以上のデ−タ変換および駆動電圧の設定はフレーム単位で行われており、次のフレームではｍ画素にデ−タ変換が実行されて新ディジタルデータに対応の駆動電圧Ｖ４およびＶ３が選択され、（ｍ＋１）画素ではデ−タ変換が実行されずにそのときのディジタルデ−タに対応の駆動電圧Ｖ１およびＶ２が設定される。
【００２９】
なお、次のフレームではディジタルデータと駆動電圧との対応関係を、
・「００」→Ｖ４
・「０１」→Ｖ３
・「１０」→Ｖ２
・「１１」→Ｖ１
のように変更すれば、（ｍ＋１）画素に対してデ−タ変換を実行するといったルールを継続することができる。
【００３０】
以上の説明ではディジタルデ−タを上位の極性表示用の１ビットと下位の階調表示用の１ビットとからなる２ビットにしているが、このディジタルデ−タを何ビットにするかは任意である。
【００３１】
また、デ−タドライバのバッファに入力されるディジタルデ−タ、すなわち対応データ電極の駆動電圧の共通電極に対する極性まで考慮していないディジタルデ−タの作成主体は、デ−タドライバの外部に限定されることなく、入力された表示用画像信号に対してデ−タドライバ側で実行するようにしてもよい。
【００３２】
また、本発明は、このようにトグル周波数の低いディジタルデ−タをバッファに先ず入力し、その後、駆動電圧の交流化のための所定のデ−タ変換を行ってから対応の駆動電圧を設定するようにしたもので、縦ライン反転方式の場合に限定されるものではない。
【００３３】
また、ディジタルデータと駆動電圧との対応関係を変更するタイミングとしては、フレーム周期の整数倍や水平ライン周期の整数倍などの特定の周期や外部からの制御信号に基づくものでもよい。
【００３４】
また、この対応関係や、各ディジタルデータに対応する駆動電圧の値を制御信号で選択的に変更することにより液晶パネル上の輝度ムラや色度ムラなどを補正することができる。
【００３５】
【実施例】
図３〜図６を参照して本発明の実施例を説明する。
なお、以下の実施例では、説明の便宜上、図１と同様の２ビットのディジタルデ−タおよび縦ライン反転方式（片側駆動方式）を前提にしている。
【００３６】
図３は、本発明のデ−タドライバの概要を示す説明図であり、
11はディジタルデ−タと選択される駆動電圧との対応関係を特定する制御部、
12はシフトレジスタ、
13はシフトレジスタ12のシフトパルスに同期して入力ディジタルデ−タ（Ｄ０，Ｄ１の２ビット）を順次ラッチする第１のラッチ群、
14はロード信号ＬＯＡＤに同期して第１のラッチ群13の保持デ−タ（ＬＤＴ１〜ＬＤＴＭ）をラッチする第２のラッチ群、
15は第２のラッチ群14の保持デ−タをデコード処理するデコーダ群、
16はデコーダ群15の出力に基づいて基準電圧Ｖ１〜ＶＮの中から対応する各電圧を選択して出力端ＯＵＴ１〜ＯＵＴＭに出力するためのアナログスイッチをそれぞれ示している。
【００３７】
また、ここでは次の各種信号が用いられている。
Ｖ１〜ＶＮ・・基準電圧
Ｄ０，Ｄ１・・駆動電圧の極性を考慮していない入力ディジタルデ−タ
ＳＴＡＲＴ・・１水平ライン分の入力ディジタルデ−タの取り込み開始信号
ＣＬＫ・・入力ディジタルデ−タのクロック信号
ＬＯＡＤ・・第２のラッチ群14に対するロード信号
ＣＯＮＴ・・制御部11の入力信号
ＬＤＴ１・・第１のラッチ群13に保持される、所定のデ−タ変換後（ビット〜ＬＤＴＭ反転後）の新ディジタルデ−タ
ＯＵＴ１・・液晶パネルの各デ−タ電極に対する駆動電圧
〜ＯＵＴＭ
【００３８】
図４は、図３のデ−タドライバのタイムチャートを示すもので、「Ｍ（１水平ラインのデ−タ電極数）＝４，Ｎ（駆動電圧数）＝４」を前提としている。なお、実際の液晶パネルの場合には例えば「Ｍ＝1920」となる。
【００３９】
先ず、クロック信号ＣＬＫの立ち下がりエッジのタイミングで発生するシフトレジスタ12のシフトパルスによって入力ディジタルデ−タ（Ｄ０，Ｄ１）が第１のラッチ群13にＬＤＴ１〜ＬＤＴ４としてラッチされる。このとき、ＬＤＴ２とＬＤＴ４については元の入力ディジタルデ−タの各ビットを反転したかたちでラッチされる。
【００４０】
次に、これらのＬＤＴ１〜ＬＤＴ４の新ディジタルデ−タはロード信号ＬＯＡＤに同期して第２のラッチ群14にラッチされ、続いてデコーダ群15によってデコードされる。
【００４１】
次に、このデコード出力に基づいてアナログスイッチ16が動作し、第２のラッチ群14にラッチされていたＬＤＴ１〜ＬＤＴ４のそれぞれに対応する基準電圧Ｖ１〜ＶＮが液晶パネルの例えば１水平ライン分の各デ−タ電極に対する駆動電圧ＯＵＴ１〜ＯＵＴ４として選択されることになる。
【００４２】
その後のＳＴＡＲＴ信号によって同じ動作が順に繰り返されることになり、
・ロード信号21の後の周期ｔ₁では
「ＯＵＴ１＝Ｖ１，ＯＵＴ２＝Ｖ４，ＯＵＴ３＝Ｖ２，ＯＵＴ４＝Ｖ３」
・ロード信号22の後の周期ｔ₂では
「ＯＵＴ１＝Ｖ２，ＯＵＴ２＝Ｖ４，ＯＵＴ３＝Ｖ２，ＯＵＴ４＝Ｖ４」
・ロード信号23の後の周期ｔ₃では
「ＯＵＴ１＝Ｖ１，ＯＵＴ２＝Ｖ３，ＯＵＴ３＝Ｖ１，ＯＵＴ４＝Ｖ３」
といった駆動電圧がそれぞれ設定されている。なお、ＶＣは共通電極の電圧に相当する。
【００４３】
このように、同じディジタルデ−タ（例えば「００」）に対して、内部での対応を切り換えることにより駆動電圧ＯＵＴ１〜ＯＵＴ４を縦１ラインごとに逆特性にすることができ、入力ディジタルデ−タ（Ｄ０，Ｄ１）のトグル周波数を低く抑えた状態での駆動電圧の交流化が可能となる。
【００４４】
図５は、片側駆動モードと両側駆動モードとを選択できるようにした実施例を示しており、モード選択用信号ＭＯＤＥと入力ディジタルデ−タＤ０とが入力される排他的論理和ゲート31およびモード選択用信号ＭＯＤＥと入力ディジタルデ−タＤ１とが入力される排他的論理和ゲート32以外の部分は図３および図４と同様の構成となっている。
【００４５】
ここで、各ラッチは２ビット構成となっており、第１のラッチ群13ー１〜13ー４はシフトレジスタ12のシフトパルスの立ち下がりエッジのタイミングで、第２のラッチ群14ー１〜14ー４はロード信号ＬＯＡＤの立ち上がりエッジのタイミングでそれぞれの入力デ−タを取り込んでいる。
【００４６】
また、デコーダ群15ー１〜15ー４のそれぞれには対応する第２のラッチ群14ー１〜14ー４のラッチデ−タが入力され、各ラッチの出力Ｅ１〜Ｅ４のいずれか１つがこの入力デ−タに応じてハイレベルとなる。
【００４７】
また、アナログスイッチ群16ー１〜16ー４のそれぞれを構成する４個のスイッチ要素の中で、このハイレベル信号がイネイブル端子ＥＮに入力されるスイッチ要素の入力端子ＩＮと出力端子ＯＵＴの間が導通状態となり、当該入力端子に加えられている基準電圧Ｖ１〜Ｖ４がデ−タ電極の駆動電圧ＯＵＴ１〜ＯＵＴ４として取り出される。
【００４８】
そして、奇数番目の縦ラインに相当する第１のラッチ13ー１および13ー３には入力ディジタルデ−タＤ０，Ｄ１がそのまま入力され、偶数番目の縦ラインに相当する第１のラッチ群13ー２および13ー４には排他的論理和ゲート31および32の出力デ−タが入力されている。
【００４９】
これらの排他的論理和ゲート31および32は、モード選択用信号ＭＯＤＥが両側駆動用の「Ｌ」のときには入力ディジタルデ−タＤ０，Ｄ１と同じ極性のデ−タを、またモード選択用信号ＭＯＤＥが片側駆動用の「Ｈ」のときには入力ディジタルデ−タＤ０，Ｄ１と逆の極性のデ−タをそれぞれ出力して第１のラッチ13ー２および13ー４に入力する。
【００５０】
したがって、同じ入力ディジタルデ−タに対し、両側駆動モードではＯＵＴ１〜ＯＵＴ４のそれぞれに同じ極性の基準電位（例えば入力ディジタルデ−タ「００」に対しては基準電位Ｖ１）が選択され、片側駆動モードではＯＵＴ１，ＯＵＴ３とＯＵＴ２，ＯＵＴ４とで逆の極性の基準電位（例えば入力デ−タ「００」に対してＯＵＴ１，ＯＵＴ３にはＶ１、ＯＵＴ２，ＯＵＴ４にはＶ４）が選択される。なお、この両側駆動モードでは図示のデ−タドライバが両側駆動用のデ−タドライバの一つとして用いられる。
【００５１】
図６は、片側駆動に限定した場合の実施例であり、図５の実施例とは主に
・アナログスイッチ群46ー１〜46ー４それぞれのスイッチ要素を２個として各アナログスイッチの入力端子ＩＮを、デ−タ電極の極性ごとに新たに設けたアナログスイッチ51,52 の対応する方に接続したこと
・アナログスイッチ51,52 の４つのスイッチ要素の各入力端子ＩＮには基準電圧Ｖ１〜Ｖ４を１対１の対応で接続し、また各イネイブル端子ＥＮには交流化信号Ｍまたはこれのインバータ53を介した反転信号を入力したこと
・第１のラッチ群43ー１〜43ー４は、入力ディジタルデ−タの中の階調表示ビットＤ０のみをラッチし、出力端子の選択によりラッチ43ー２およびラッチ43ー４でのビット反転を実行していること
・第２のラッチ群44ー１〜44ー４は、階調表示ビットＤ０またはこれの反転ビットのいずれかをラッチし、この入力データとその反転ビットの両者をアナログスイッチ群46ー１〜46ー４の対応するアナログスイッチのイネイブル端子ＥＮに対し出力していること
・デコーダ群15ー１〜15ー４や排他的論理和ゲート31，32を省略したこと
の点で相違している。
【００５２】
ここで、例えば交流化信号Ｍが「Ｌ」の単位期間ではアナログスイッチ51の♯１と♯２のスイッチ要素とアナログスイッチ52の♯３と♯４のスイッチ要素とが導通状態となり、アナログスイッチ46ー２にはＶ１およびＶ２の負極性グループが、アナログスイッチ46ー３にはＶ３およびＶ４の正極性グループがそれぞれ割り当てられる。
【００５３】
そして、アナログスイッチ46ー２および46ー３はそれぞれ第２のラッチ44ー２および44ー３の出力側に得られる「Ｈ」, 「Ｌ」の中の前者が入力される方のスイッチ要素が導通状態となって、基準電圧Ｖ１〜Ｖ４のいずれか一つが駆動電圧ＯＵＴ２およびＯＵＴ３として取り出されることになる。
【００５４】
例えば、入力ディジタルデ−タ（ビットＤ０）が「０」の場合、第１のラッチ43ー２の出力レベルは「Ｈ」、第１のラッチ43ー３の出力レベルは「Ｌ」となってアナログスイッチ46ー２のスイッチ要素♯１とアナログスイッチ46ー３のスイッチ要素♯２とが導通するため、駆動電圧ＯＵＴ２として基準電圧Ｖ１が、駆動電圧ＯＵＴ３として基準電圧Ｖ４がそれぞれ選択される。
【００５５】
以上の説明ではモノクロ表示を前提としているが、Ｒ，Ｇ，Ｂの各色信号に対応させた３種類の入力ディジタルデ−タを用意することによって本発明をカラー表示にも適用できることは勿論であり、例えば図６の片側駆動の場合、３ビットおきの３グループの入力ディジタルデ−タを各色信号に対応させればよい。
【００５６】
【発明の効果】
本発明は、データドライバの入力部に加えられる入力ディジタルデ−タを作成する際には対応するデ−タ電極の駆動電圧の極性を考慮せずにそのトグル周波数が低いものとし、データドライバ内部でのビット反転処理を行うことにより当該極性を持たせるようにしているため、ディジタルデ−タ入力部のバッファの反転にともなう電流増加の頻度が従来のデータドライバよりも減少して消費電力の低減化を図ることができる。
【００５７】
また、片側駆動モードと両側駆動モードとを切り変えるためのモード信号に基づいてデ−タ変換を前者でのみ選択的に行うようにし、さらにはディジタルデータと駆動電圧との対応関係や、任意のディジタルデータによって設定される駆動電圧自体を必要に応じて変更できるようにしているため、液晶表示装置の利用効率を高め、また液晶パネル上の輝度ムラや色度ムラを補正するなどして液晶表示装置の性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の、原理説明図である。
【図２】本発明の、駆動電圧の交流化のためのデ−タ変換を示す説明図である。
【図３】本発明の、デ−タドライバの概要を示す説明図である。
【図４】図３のデ−タドライバにおけるタイムチャートを示す説明図である。
【図５】本発明の、片側駆動モードと両側駆動モードとを選択できるようにしたデ−タドライバを示す説明図である。
【図６】本発明の、片側駆動モードに限定したデ−タドライバを示す説明図である。
【図７】一般的な、各デ−タ電極に加えられる駆動電圧の交流化などを示す説明図である。
【図８】一般的な、デ−タ電極の駆動方法を示す説明図である。
【図９】一般的な、両側駆動の場合の各駆動電圧の極性を示す説明図である。
【図１０】一般的な、片側駆動の場合の各駆動電圧の極性および駆動電圧の交流化を示す説明図である。
【符号の説明】
図１において、
１・・・液晶表示部
２・・・デ−タ電極
３・・・デ−タドライバ
４・・・スキャナドライバ[0001]
[Industrial application fields]
The present invention relates to a drive circuit for a liquid crystal display device, and in particular, a drive voltage corresponding to a display image signal is applied to the data electrode of a liquid crystal display unit having a plurality of data electrodes and a common electrode for the common electrode. A liquid crystal display that sends from the data driver so as to have a positive / negative polarity distribution, such as an odd-numbered vertical line data electrode and an even-numbered vertical line data electrode so that the polarity of the common electrode is reversed. The present invention relates to a driving circuit of the device.
[0002]
In general, liquid crystal is a light-receiving element that controls the reflection and transmission of incident light, and has features such as low drive voltage, low power consumption, relatively simple drive circuit, and thin and light weight. It is used as a display device for watches, calculators, portable color TVs and computer terminals.
[0003]
As these computer terminals and the like are reduced in size and power consumption, the liquid crystal display device itself used there is also demanded to reduce power consumption, and the present invention meets such a demand.
[0004]
[Prior art]
Also in the conventional liquid crystal display device, in order to reduce power consumption and prevent flicker, the polarity of the drive voltage applied to each data electrode (with respect to the common electrode) is inverted in various modes as shown in FIG. It is planned to make it easier.
[0005]
Among them, the vertical line inversion method (b), that is, the potential of the common electrode is fixed, the polarity of the drive voltage of the data electrode is reversed for each vertical line, and this reverse relationship is also set for each frame. The inversion method (see FIG. 7) is effective for reducing power.
[0006]
In addition, as a driving IC package of a current TFT-LCD (matrix type liquid crystal display device using a thin film transistor),
・ COF (Chip On Film)
・ COG (Chip On Glass)
The latter, which does not use a film, is more advantageous in terms of material and cost.
[0007]
Here, in the case of a COF in which the package itself can be bent, a part (edge) thereof is attached to the TFT substrate, and in the case of a COF in which the package itself cannot be bent, the whole is attached to the TFT substrate. become.
[0008]
At this time, as shown in FIG. 8A, in the COF type driving IC package, the upper data driver 61 is provided on the upper edge portion of the TFT substrate 60 and the lower data driver 62 is provided on the lower edge portion. The former shares the odd-numbered vertical lines and the latter shares the even-numbered vertical lines.
[0009]
Further, as shown in FIG. 8B, the COG type driving IC package uses a one-side driving method in which a one-side data driver 63 is provided on either the upper edge portion or the lower edge portion of the TFT substrate 60 '. In many cases, the size of the TFT substrate 60 'is made the same as that of the COF type driving IC package. Note that in any type of driving IC package, the scan driver 64 outputs a signal for selecting a horizontal line.
[0010]
FIG. 9 shows the polarities of the drive voltages set by the upper data driver 61 and the lower data driver 62 in the two gradations for the common electrode in the case of the COF / vertical line inversion method. This data driver outputs a positive drive voltage, and the other data driver outputs a negative drive voltage. This ensures that the drive voltage of each data electrode is AC. The polarity assigned to each data driver is switched at the frame frequency.
[0011]
That is, at the time of creating digital data in a series of flow of “display image signal (analog signal)” → “digital data in units of pixels” → “drive voltages V1, V2 corresponding to the digital data”. Therefore, it is only necessary to perform digitization according to the gradation of the analog image signal, and the processing for the AC conversion is not necessary.
[0012]
Here, for example, in the case of so-called solid display in which an image signal of a black level follows, in a certain frame, a negative drive voltage V1 is applied to the odd-numbered vertical line data electrode and a positive drive is applied to the even-numbered vertical line data electrode. In the next frame, the positive drive voltage V2 is supplied to the odd-numbered vertical line data electrodes, and the negative drive voltage V1 is supplied to the even-numbered vertical line data electrodes. It will be.
[0013]
FIG. 10 shows the polarity of the drive voltage set by the one-side data driver 63 with respect to the common electrode in the case of the COG / vertical line inversion method (one-side drive method), and the state of AC processing at the digital data creation stage. Show.
[0014]
Here, the one-side data driver 63 applies, for example, a negative polarity drive voltage V1 to an odd-numbered vertical line data electrode and an even-numbered vertical line data electrode to a black level image signal. The drive voltage V4 having a positive polarity is supplied, and at the time of conversion from the display image signal (analog signal) to the digital data, “00” indicating a negative black level and a positive polarity. “11” indicating the black level is alternately generated in units of pixels.
[0015]
That is, as shown in the figure, digital data “00” for setting a negative driving voltage V1 is set for an arbitrary m pixel, and positive driving is set for the following (m + 1) pixels. Digital data “11” for setting the voltage V ₄ is created, and this creation relationship is reversed in the next frame. Similarly, digital data “01” and “10” are alternately generated in units of pixels for a white level image signal, and the drive voltage of each data electrode is set by digitizing such contents. Interchange.
[0016]
In the digital data, the positive and negative polarities are specified by the most significant bit, and the gradation of the display image signal is specified by the lower bit, and for practical purposes, for example, 3 bits are used as the lower bit. .
[0017]
[Problems to be solved by the invention]
As described above, in the conventional one-side driving method using the COG-type driving IC package that is advantageous in terms of material and cost, the digital data indicating the gradation of the display image signal is generated later. Therefore, the polarity of the drive voltage set for each corresponding data electrode by the digital data is also specified by taking the polarity with respect to the common electrode. Therefore, the toggle frequency of the digital data is increased and the digital data of the data driver is increased. There is a problem that the current due to the inversion of the buffer of the data input unit increases and the power consumption of the data driver unit increases.
[0018]
In particular, in the case of solid display, each bit of the digital data is inverted in units of pixels, and the toggle frequency becomes maximum (for example, 12.5 MHz at 1/2 of the clock frequency), and the power consumption of the data driver unit is reduced. The increase is remarkable.
[0019]
Therefore, in the present invention, the polarity of the drive voltage of the corresponding data electrode with respect to the common electrode is not taken into consideration at the stage of converting the display image signal into digital data corresponding to the gradation, that is, the polarity is positive or negative. First, the digital data is input to the digital data input section while being fixed in any state, and then the predetermined data conversion for AC conversion of the drive voltage is performed, thereby changing the toggle frequency of the digital data. The object is to reduce the power of the data driver unit by lowering the data driver unit.
[0020]
In addition, based on the mode signal for switching between the one-side drive mode and the two-side drive mode, data conversion is selectively performed only in the former, and further, the correspondence between the digital data and the drive voltage, It is an object of the present invention to improve the performance of a liquid crystal display device by making it possible to change the drive voltage set by arbitrary digital data as required.
[0021]
[Means for Solving the Problems]
FIG. 1 is an explanatory diagram of the principle of the present invention.
Reference numeral 1 denotes a liquid crystal display unit, which includes, for example, data electrodes 2 arranged in a matrix and common electrodes thereof.
Reference numeral 2 denotes a data electrode to which a drive voltage set by the data driver 3 is applied via a TFT or the like.
Reference numeral 3 denotes a data driver, and the digital data input to the buffer section does not consider the polarity of the drive voltage as described above, and is a group A (for example, odd-numbered vertical lines). For digital data (corresponding to pixels), the drive voltage is specified by this data, and for digital data of group B (for example, corresponding to even-numbered vertical line pixels) after data conversion is performed. The drive voltage is specified by the new digital data, and each is sent to the data electrode 2.
Reference numeral 4 denotes a scanner driver, which outputs a signal for selecting pixels for one specific horizontal line.
[0022]
Here, for example, when the digital data “00 (black level)” continues, the data driver 3
For the A group, set the drive voltage V1 corresponding to this “00”,
For the B group, this “00” is converted into “11” digital data, and a corresponding drive voltage V4 is set.
[0023]
Further, as a drive circuit for setting such a drive voltage, a latch unit that holds digital data corresponding to the display image signal, and an electrode corresponding to the display image signal based on the data held in the latch unit A switch unit for selecting a reference voltage for driving and a bit inversion unit for performing bit inversion processing on a specific one of the digital data (see FIG. 3) are used.
[0024]
[Action]
In this way, according to the present invention, the digital data input to the data driver buffer has a low toggle frequency without considering the polarity of the driving voltage of the corresponding data electrode with respect to the common electrode. A drive circuit for a liquid crystal display device suitable for reducing the power consumption of the buffer is configured by converting the drive voltage to AC by data conversion for the digital data of the group.
[0025]
FIG. 2 shows data conversion and drive voltage settings when the present invention is applied to the COG / vertical line inversion method (one-side drive method).
As the digital data input to the buffer, either negative polarity “00” and “01” or positive polarity “10” and “11” is used.
[0026]
For example, when negative bit data is input, the drive voltages V1 and V2 corresponding to the digital data of black level “00” and white level “01” are set for an arbitrary m pixel.
[0027]
And in the next (m + 1) pixels,
・ "00" → "11"
・ "01" → "10"
First, data conversion is performed, and subsequently, drive voltages V4 and V3 corresponding to the new digital data after the conversion are set.
[0028]
The above data conversion and drive voltage setting are performed in units of frames. In the next frame, data conversion is performed on m pixels, and the drive voltages V4 and V3 corresponding to the new digital data are selected. In (m + 1) pixels, data conversion is not executed, and drive voltages V1 and V2 corresponding to the digital data at that time are set.
[0029]
In the next frame, the correspondence between digital data and drive voltage
・ "00" → V4
・ "01" → V3
・ "10" → V2
・ "11" → V1
Thus, it is possible to continue the rule that data conversion is performed on (m + 1) pixels.
[0030]
In the above description, the digital data is 2 bits consisting of 1 bit for high-order polarity display and 1 bit for low-order gradation display, but how many bits this digital data is to be used is arbitrary. It is.
[0031]
In addition, digital data input to the data driver buffer, that is, digital data that does not consider the polarity of the driving voltage of the corresponding data electrode with respect to the common electrode is limited to the outside of the data driver. Instead, the data driver may execute the input display image signal.
[0032]
In the present invention, digital data having a low toggle frequency is first input to the buffer, and then a predetermined data conversion is performed for AC conversion of the drive voltage, and then the corresponding drive voltage is set. However, the present invention is not limited to the vertical line inversion method.
[0033]
The timing for changing the correspondence between the digital data and the drive voltage may be based on a specific cycle such as an integer multiple of the frame cycle or an integer multiple of the horizontal line cycle, or an external control signal.
[0034]
In addition, by selectively changing the correspondence relationship and the value of the driving voltage corresponding to each digital data with a control signal, it is possible to correct luminance unevenness and chromaticity unevenness on the liquid crystal panel.
[0035]
【Example】
An embodiment of the present invention will be described with reference to FIGS.
In the following embodiments, for the sake of convenience of explanation, the same 2-bit digital data and vertical line inversion method (one-side drive method) as those in FIG. 1 are assumed.
[0036]
FIG. 3 is an explanatory diagram showing an outline of the data driver of the present invention.
11 is a control unit for specifying the correspondence between the digital data and the selected drive voltage;
12 is a shift register,
Reference numeral 13 denotes a first latch group for sequentially latching input digital data (2 bits of D0 and D1) in synchronization with the shift pulse of the shift register 12.
Reference numeral 14 denotes a second latch group for latching the holding data (LDT1 to LDTM) of the first latch group 13 in synchronization with the load signal LOAD.
15 is a decoder group for decoding the data held in the second latch group 14;
Reference numeral 16 denotes an analog switch for selecting each corresponding voltage from the reference voltages V1 to VN based on the output of the decoder group 15 and outputting the selected voltage to the output terminals OUT1 to OUTM.
[0037]
Here, the following various signals are used.
V1 to VN... Reference digital data D0, D1... Input digital data START not considering the polarity of the drive voltage... Input digital data start signal CLK for one horizontal line. Clock signal LOAD of the data latch .. Load signal CONT for the second latch group 14. Input signal LDT1 of the control unit 11.... After predetermined data conversion (bit to LDTM) held in the first latch group 13. New digital data OUT1 after inversion) ..drive voltage to each data electrode of liquid crystal panel to OUTM
[0038]
FIG. 4 shows a time chart of the data driver of FIG. 3, and is premised on “M (number of data electrodes of one horizontal line) = 4, N (number of drive voltages) = 4”. In the case of an actual liquid crystal panel, for example, “M = 1920”.
[0039]
First, the input digital data (D0, D1) is latched in the first latch group 13 as LDT1 to LDT4 by the shift pulse of the shift register 12 generated at the falling edge timing of the clock signal CLK. At this time, LDT2 and LDT4 are latched by inverting each bit of the original input digital data.
[0040]
Next, the new digital data of these LDT1 to LDT4 is latched by the second latch group 14 in synchronization with the load signal LOAD and subsequently decoded by the decoder group 15.
[0041]
Next, the analog switch 16 operates based on the decoded output, and the reference voltages V1 to VN corresponding to the LDT1 to LDT4 latched in the second latch group 14 are, for example, for one horizontal line of the liquid crystal panel. The drive voltages OUT1 to OUT4 for each data electrode are selected.
[0042]
The same operation will be repeated in order by the subsequent START signal,
In the period t ₁ after the load signal 21, “OUT1 = V1, OUT2 = V4, OUT3 = V2, OUT4 = V3”
In the period t ₂ after the load signal 22, “OUT1 = V2, OUT2 = V4, OUT3 = V2, OUT4 = V4”
In the period t ₃ after the load signal 23, “OUT1 = V1, OUT2 = V3, OUT3 = V1, OUT4 = V3”
These drive voltages are set. Note that VC corresponds to the voltage of the common electrode.
[0043]
In this way, by switching the internal correspondence to the same digital data (for example, “00”), the drive voltages OUT1 to OUT4 can be made reverse characteristics for each vertical line, and the input digital data is The drive voltage can be converted into an alternating current while the toggle frequency of the data (D0, D1) is kept low.
[0044]
FIG. 5 shows an embodiment in which the one-side drive mode and the both-side drive mode can be selected. The exclusive OR gate 31 and the mode to which the mode selection signal MODE and the input digital data D0 are inputted are shown. Except for the exclusive OR gate 32 to which the selection signal MODE and the input digital data D1 are input, the configuration is the same as in FIGS.
[0045]
Here, each latch has a 2-bit configuration, and the first latch groups 13-1 to 13-4 are the second latch groups 14-1 to 14-4 at the timing of the falling edge of the shift pulse of the shift register 12. 14-4 fetches the respective input data at the timing of the rising edge of the load signal LOAD.
[0046]
The latch data of the corresponding second latch group 14-1 to 14-4 is input to each of the decoder groups 15-1 to 15-4, and any one of the outputs E1 to E4 of each latch is this. It becomes high level according to the input data.
[0047]
In addition, among the four switch elements constituting each of the analog switch groups 16-1 to 16-4, this high level signal is input to the enable terminal EN between the input terminal IN and the output terminal OUT of the switch element. Becomes conductive, and the reference voltages V1 to V4 applied to the input terminals are taken out as drive voltages OUT1 to OUT4 of the data electrodes.
[0048]
The input digital data D0 and D1 are inputted as they are to the first latches 13-1 and 13-3 corresponding to the odd-numbered vertical lines, and the first latch group 13 corresponding to the even-numbered vertical lines. The output data of the exclusive OR gates 31 and 32 are input to -2 and 13-4.
[0049]
These exclusive OR gates 31 and 32 provide data having the same polarity as the input digital data D0 and D1 when the mode selection signal MODE is "L" for both-side drive, and the mode selection signal MODE. Is "H" for one-side drive, data having the opposite polarity to the input digital data D0 and D1 are output and input to the first latches 13-2 and 13-4, respectively.
[0050]
Therefore, for the same input digital data, the reference potential having the same polarity (for example, the reference potential V1 for the input digital data “00”) is selected for each of OUT1 to OUT4 in the double-sided drive mode, and one-side drive is performed. In the mode, reference potentials of opposite polarities are selected for OUT1, OUT3 and OUT2, OUT4 (for example, V1 for OUT1, OUT3 and V4 for OUT2, OUT4 with respect to input data “00”). In this double-side drive mode, the illustrated data driver is used as one of the double-side drive data drivers.
[0051]
FIG. 6 shows an embodiment limited to one-side drive. The embodiment of FIG. 5 is mainly different from the embodiment of FIG. 5 in that there are two switch elements for each of the analog switch groups 46-1 to 46-4. IN is connected to the corresponding one of the analog switches 51 and 52 newly provided for each polarity of the data electrode. Reference voltages V1 to V1 are applied to the input terminals IN of the four switch elements of the analog switches 51 and 52. V4 is connected in a one-to-one correspondence, and each enable terminal EN is supplied with an AC signal M or an inverted signal thereof via an inverter 53. The first latch groups 43-1 to 43-4 are Only the gradation display bit D0 in the input digital data is latched, and the bit inversion is executed in the latch 43-2 and the latch 43-4 by selecting the output terminal. Second latch group 44 -1 to 44-4 are gradation display bits Either 0 or its inverted bit is latched, and both this input data and its inverted bit are output to the corresponding analog switch enable terminal EN of the analog switch group 46-1 to 46-4. The difference is that the decoder groups 15-1 to 15-4 and the exclusive OR gates 31 and 32 are omitted.
[0052]
Here, for example, in the unit period in which the AC signal M is "L", the switch elements # 1 and # 2 of the analog switch 51 and the switch elements # 3 and # 4 of the analog switch 52 are in a conductive state, and the analog switch 46 The negative polarity group of V1 and V2 is assigned to -2, and the positive polarity group of V3 and V4 is assigned to the analog switch 46-3.
[0053]
The analog switches 46-2 and 43-3 are the switch elements to which the former of “H” and “L” obtained at the output side of the second latches 44-2 and 44-3 is input, respectively. The conductive state is established, and any one of the reference voltages V1 to V4 is extracted as the drive voltages OUT2 and OUT3.
[0054]
For example, when the input digital data (bit D0) is “0”, the output level of the first latch 42-2 is “H” and the output level of the first latch 43-3 is “L”. Since the switch element # 1 of the analog switch 46-2 and the switch element # 2 of the analog switch 46-3 become conductive, the reference voltage V1 is selected as the drive voltage OUT2, and the reference voltage V4 is selected as the drive voltage OUT3.
[0055]
In the above description, monochrome display is assumed, but it goes without saying that the present invention can also be applied to color display by preparing three types of input digital data corresponding to each color signal of R, G, B. For example, in the case of the one-side drive shown in FIG. 6, three groups of input digital data every three bits may be associated with each color signal.
[0056]
【The invention's effect】
In the present invention, when creating input digital data to be applied to the input section of the data driver, the toggle frequency is low without considering the polarity of the driving voltage of the corresponding data electrode. Inverting the bit in the digital data in order to provide the polarity, the frequency of current increase due to the inversion of the buffer of the digital data input unit is lower than that of the conventional data driver, thereby reducing the power consumption. Can be achieved.
[0057]
Further, based on the mode signal for switching between the one-side drive mode and the both-side drive mode, the data conversion is selectively performed only in the former, and further, the correspondence between the digital data and the drive voltage, or any arbitrary Since the drive voltage set by digital data can be changed as necessary, the use efficiency of the liquid crystal display device can be improved, and brightness and chromaticity unevenness on the liquid crystal panel can be corrected. The performance of the apparatus can be improved.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is an explanatory diagram showing data conversion for alternating drive voltage according to the present invention.
FIG. 3 is an explanatory diagram showing an outline of a data driver according to the present invention.
4 is an explanatory diagram showing a time chart in the data driver of FIG. 3; FIG.
FIG. 5 is an explanatory diagram showing a data driver capable of selecting a one-side drive mode and a both-side drive mode according to the present invention.
FIG. 6 is an explanatory diagram showing a data driver limited to a one-side drive mode according to the present invention.
FIG. 7 is an explanatory diagram showing a general drive voltage applied to each data electrode.
FIG. 8 is an explanatory diagram showing a general data electrode driving method;
FIG. 9 is an explanatory diagram showing the polarity of each drive voltage in the case of general double-side drive.
FIG. 10 is an explanatory diagram showing the polarity of each drive voltage and the conversion of the drive voltage to AC in the case of general one-side drive.
[Explanation of symbols]
In FIG.
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display part 2 ... Data electrode 3 ... Data driver 4 ... Scanner driver

Claims

A bit corresponding to a specific one of the digital data corresponding to the image signal for display and for setting the drive voltage of the data electrode of the liquid crystal display unit having a plurality of data electrodes and these common electrodes A bit inversion processing unit ( 31, 32 ) for performing inversion processing;
A selection unit ( 15-2, 15-3, 16-2, 16-3 ) for specifying the polarity and level of the drive voltage of each data electrode based on the data after the bit inversion process;
A terminal ( MODE ) for inputting a signal for switching a bit inversion processing operation or non-operation in the bit inversion processing unit to the bit inversion processing unit according to a one-side driving mode or a both-side driving mode of the data electrode; ,
A driving circuit for a liquid crystal display device.

It consists of a holding circuit for the digital data for setting the drive voltage of the data electrode of the liquid crystal display unit corresponding to the image signal for display and having a plurality of data electrodes and these common electrodes, and its output A bit inversion processing unit ( 43-1, 43-2, 43-3, 43-4 ) that performs bit inversion processing by selecting a terminal ;
The first switching means ( 51, 52 ) for selecting the positive / negative polarity of the drive voltage of each data electrode and the second for selecting the level of the drive voltage based on the output data of the bit inversion processing unit The switching means ( 46-2,46-3 )
A driving circuit for a liquid crystal display device.