JP3667232B2

JP3667232B2 - 低エラーな切り替え可能な測定リード検出回路

Info

Publication number: JP3667232B2
Application number: JP2000604234A
Authority: JP
Inventors: レイモンドディー．ゾエリック，; ダクラスエイ．ミラー，
Original assignee: Fluke Corp
Current assignee: Fluke Corp
Priority date: 1999-03-09
Filing date: 2000-02-11
Publication date: 2005-07-06
Anticipated expiration: 2020-02-11
Also published as: TW493078B; WO2000054062A1; CN1343312A; DE60000685D1; CN1201153C; EP1161690A1; AU3361500A; JP2002539432A; US6281673B1; DE60000685T2; EP1161690B1

Description

【０００１】
（発明の分野）
本発明は、電気測定機器に関し、より詳細には、測定リード検出回路に関する。
【０００２】
（発明の背景）
電気測定機器（例えば、マルチメータ）は、電子回路またはテストされている他の品目にその機器を接続する測定リードを使用する。測定リードは、一面にコネクタピンを備え、それらコネクタピンは電気測定機器の一部を形成するレセプタクルに挿入されるよう設計される。通常、電気測定機器は、電圧測定の間に使用される１セットのレセプタクルおよび電流を測定する間に使用されるもう一つのセットのレセプタクルを備える複数のレセプタクルを有する。電流測定の間、電流測定セットのレセプタクルにかかる電圧は、ローである。電流測定レセプタクルに接続される測定回路のインピーダンスはとても低いので、電流測定レセプタクルに大きな電圧が印加されると、電流測定回路を通って非常に高い電流が流れ、電気測定機器は、ダメージを受け得るか、または破壊され得る。従って、測定リードが電流測定入力レセプタクルに取り付けられることを機器がユーザに警告することが非常に望まれ、従って、ユーザは、測定リードが電流測定レセプタクルに挿入される場合、誤って電圧を測定しないようにする。このことは、通常、分割ジャックレセプタクルおよび測定リード検出回路を使用することによりなされ得る。さらに、測定リード検出性能を備える電気メータは、不適切に取り付けられた測定リードまたは過電流ヒューズが飛んだことをユーザに警告し得る。
【０００３】
分割ジャックレセプタクルは１対の空間距離のある電気接点を備える。分割ジャックレセプタクルに測定リードの１つの端部に位置付けられるコネクターピンを挿入することにより、接点間の空間に架橋する。従って、接触間の電気接続を生成する。
【０００４】
一般に、測定リード検出回路は、電流測定のために使用される分割ジャックレセプタクルによって分離される分流器回路および検出回路からなる。ＪａｐａｎＶｏｌ．１７．Ｎｏ．３６９（Ｐ−１５７２）（１２Ｊｕｌｙ１９９３）およびＪＰ０５０６０７９９Ａ（ＨｉｕｋｉＥＥＣｏｒｐ）（１２Ｍａｒｃｈ１９９３）を参照。測定リード検出回路を実現する通常の方法は、分割ジャックレセプタクルの一方の端子を過電流ヒューズと直列な低値短絡抵抗を介してグランドに接続し、分割ジャックレセプタクルの他方の端子を２つの直列に接続された高値のプルアップ抵抗を介して供給電圧に接続することである。２つの高値プルアップ抵抗の共通ノードの電圧を、高入力インピーダンスデバイス（例えば、アナログ−デジタルコンバータまたはコンパレータ）に共通のノードを接続することによって測定機器内に配置される検出回路に提供する。２つの高値プルアップ抵抗の共通ノードの電圧が供給電圧未満である場合、測定機器内に配置される検出回路は、測定リードの存在を示し、２つの高値プルアップ抵抗の共通リードにおける電圧が供給電圧に等しい場合、測定リードの欠如を示すよう設計される。
【０００５】
測定リードピンが分割ジャックに挿入される場合、供給電圧は、低値短絡抵抗および過電流ヒューズと直列な２つの高値プルアップ抵抗を通ってグランドに接続され、その結果、電流が流れる。２つの高値プルアップ抵抗を流れる電流によって、抵抗にわたって電圧降下する。この電圧降下は、２つの高値プルアップ抵抗間の供給電圧を分割する。従って、２つの高値プルアップ抵抗の共通ノードに生じる電圧は、供給電圧未満であり、その得られた電圧は、分割ジャックの測定リードの存在を示す。逆に、測定リードが存在しなければ、供給電圧および２つの高値プルアップ抵抗がグランドに接続されず、電流は流ない。結果として、２つの高値プルアップ抵抗にわたる電圧降下はない。従って、２つの高値プルアップ抵抗の共通のノードの電圧が供給電圧に等しくなり、このことは測定リードが存在しないことを示す。
【０００６】
測定リードが分割ジャック内に適切に取り付けられる場合、電気測定機器は、テストされる品目を流れる電流を測定するために使用され得る。測定リードの他の端部は、テストされる品目に接続され、電流は、電気測定機器にリードを通って結合され、過電流フューズおよび短絡抵抗を通って、そして共通測定リードを通って戻る。テストされている品目によって、測定リードを介して電気測定機器に注入される電流は、分流器と分圧器との間で分流される。分流器のインピーダンスは分圧器のインピーダンスに比べて数十倍小さいので、ほぼすべての注入された電流は、分流器をとおって流れる。分流器を流れる電流は、分流器にわたって比例的な電圧を生成する。この電圧は、測定機器内に配置される高入力インピーダンス測定回路に提供され、高入力インピーダンス測定回路は、モニタされた分流器の電圧に比例する測定値を出力する。
【０００７】
このアプローチは、いくつかの不利益を有する。第１に、測定リードが存在するときはいつでも、測定リード検出のために使用される供給電圧は、低値抵抗分流器および過電流ヒューズと直列な２つの高値のプルアップ抵抗を通してグランドに結合され、電流が流れる。この電流は、分流器にかかる電圧を誘起し、この分流器により、測定リードを介してテストされている品目による電気測定機器に注入される電流により誘起される電圧が増大し、それにより、測定エラーとなる。この測定エラーは、高値プルアップ抵抗のインピーダンスを増加させることにより最小化することができるが、エラーは、除去され得ない。
【０００８】
第２に、測定リードが存在しない場合でさえ、分割ジャックの電気接触部の間に流れる漏れ電流は、リード検出回路にリードが存在することを示させるには十分であり得る。この点で、ゴミおよび湿気は、分割ジャックの電気接触部間の漏れ経路を生成し得る。漏れ経路が生じる場合、供給電圧は、分圧器、漏れ経路、過電流ヒューズおよび分流器の直列接続を介してグランドに結合される。漏れ経路のインピーダンスは、回路内の任意の他のインピーダンスに比べて数十倍の大きさであるので、多くの回路において、このような漏れ経路の影響は無視でき、漏れ経路にわたってほとんど全ての電圧降下が現れる。残念ながら、このことは、測定リードが存在する場合エラー電流を最小化させるために２つの高値プルアップ抵抗のインピーダンスが大きくされる場合、当てはまらない。この場合、分割ジャックの電気接触部の間の漏れ経路のインピーダンスは、高値プルアップ抵抗と同じ大きさを有し得る。従って、漏れ電流によって、供給電圧の大部分が２つの高値プルアップ抵抗にわたって現れる。この電圧降下が分圧器の出力で分割される場合、出力電圧は、供給電圧の値以下の値に低下される。このような低下は、誤った測定リード検出となり得る。漏れ電流に起因する誤った測定リード検出の可能性を低下させる１つの方法は、プルアップ抵抗の値を低下することである。残念ながら、測定リードが存在する場合、この低下は測定エラー電流を比例的に増加させる。
【０００９】
前述の議論から容易に認識できるように、測定リード検出の間使用される供給電圧によって誘起される電流に起因するエラーを低下または除去し、漏れ電流に起因する誤った測定リード検出に対する感受性を減少させる新しく改良された測定リード検出回路が必要である。本発明は、この必要性を満たすことに関する。
【００１０】
（発明の要旨）
本発明により、電気測定機器で使用するための低エラーで、切り替え可能な測定リード検出回路が提供される。切り替え可能な測定リード検出回路は、分割ジャックによって分離される分流器および分圧器ならびにゲートデバイスを備える。分圧器のインピーダンスは、好ましくは、分流器のインピーダンスに比べて数十倍の大きさである。分流器は、グランドに分割ジャックの１つの電気接触部を結合する。分圧器は、ゲートデバイスに分割ジャックの他の電気接触部を結合する。ゲートデバイスは、２つの操作モード（測定リード検出および電流測定）間を切り替えるために使用される。
【００１１】
本発明の他の局面により、測定リード検出操作モードの間、ゲートデバイスは、供給電圧を分圧器に結合する。測定リードが分割ジャックに挿入されない場合、分割ジャックの電気接触部は、オープンであり、分圧器を通って電流は流れ得ない。分圧器を通って電流が流れないので、分圧器全体にかかる電圧降下もない。結果として、電圧の分割は起こらず、分圧器の出力電圧は、供給電圧に等しい。このことは、測定リードが存在しないことを示す。逆に、測定リードが分割ジャックに取り付けられる場合、測定リードピンは、分割ジャックの電気接触部間のギャップを架橋し、次いで、電圧供給は、分圧器および分流器の直列接続を通ってグランドに接続される。従って、分圧器および分流器のインピーダンスの合計によって分割される供給電圧に等しい電流は、分圧器および分流器を通って流れる。この電流は、分圧器全体にわたって電圧降下を生じ、電圧分割を生じる。その結果、分圧器の出力電圧は、供給電圧未満であり、測定リードの存在を示す。
【００１２】
本発明のさらに別の局面により、電流測定操作モードの間、ゲートデバイスは、分圧器を供給電圧ではなくてグランドに結合する。測定リードが分割ジャックに挿入される場合、テストしている品目からの電流は、測定リードを介して分割ジャックに注入される。注入された電流は、分圧器および分流器により形成される並列な経路を通ってグランドに流れる。分流器のインピーダンスは、分圧器のインピーダンスに比べて数十倍小さい大きさなので、ほとんど全ての電流が分流器を通って流れる。無視できる量の電流のみが、分圧器を通って流れる。分流器を通って流れる電流は基準電圧を生成し、基準電圧は、電流の流れに正比例する。測定リード検出の間に使用される供給電圧は、電流測定の間のグランド電位によって置き換えられるので、この供給電圧によって誘起される分流器のエラー電流は取り除かれる。
【００１３】
本発明のさらに別の局面により、分圧器のインピーダンスは、分割ジャックにわたって、すくなくとも漏れ経路インピーダンス未満の大きさになるよう設計される。その結果、漏れ電流によって誘起される電圧降下の大部分は、測定リード検出操作モードの間、分圧器全体にわたるより分割ジャック全体にわたって生じる。分圧器全体にわたる電圧降下が低くなればなるほど、分圧器インピーダンスのインピーダンスが分割ジャックの漏れ経路インピーダンスと同じ大きさである場合に比べて、分圧器の出力電圧は、供給電圧にますます近くなる。供給電圧に等しい分圧器の出力電圧は、測定リードの欠如を示すので、インピーダンスがすくなくとも分割ジャックの漏れ経路インピーダンス以下の大きさになるように設計された分圧器を備えることは、測定リード検出回路を漏れ電流に起因する誤った検出に対し感受性を小さくさせる。
【００１４】
本発明のなおさらなる局面により、過電流ヒューズは、分割ジャックレセプタクルと分流器との間に挿入される。過電流ヒューズに直列な分流器は、分割ジャックの電気接触部の１つをグランドに接続する。測定リード検出操作モードの間、測定リードが分割ジャックに挿入される場合、開放したヒューズが検出される。測定リードが分割ジャックに挿入される場合、測定リードピンは、分割ジャックの電気接触部間のギャップを架橋し、次いで、供給電圧は、分圧器、過電流ヒューズ、および分流器の直列接続を介してゲートデバイスからグランドに接続される。過電流ヒューズが開放である場合、回路を電流は流れない。従って、分圧器全体にわたる電圧降下はない。その結果、分圧器の出力電圧は、供給電圧に等しく、開放な過電流ヒューズを示す。
【００１５】
前述の説明から容易に認識できるように、本発明は、（ｉ）測定リード検出のために使用される電圧供給により誘起される電流により生成されるエラーを除去し、（ｉｉ）分割ジャックを通る漏れ電流に起因する誤ったリード検出に対する感受性を低下させ、（ｉｉｉ）過電流ヒューズ検出性能を提供する、切り替え可能な測定リード検出回路を提供する。
【００１６】
添付の図面とともに、以下の詳細な説明を参照することにより、より理解できるのと同様に、本発明の前述の局面および結果として伴う利点の多くはより容易に認識できる。
【００１７】
（好適な実施形態の詳細な説明）
本発明に従い形成された低エラーな切り替え可能な測定リード検出回路９を、ブロック形式で図１に図示する。図１に図示された低エラーな切り替え可能な測定リード検出回路９は、分流器１１、ヒューズＦ１、分割ジャック１２、分圧器１３、ＣＭＯＳゲート１４、リミッタ１５、出力抵抗Ｒ１、およびフィルタキャパシタＣ１を備える。
【００１８】
ゲート選択信号Ｖ_SはＣＭＯＳゲート１４の入力に印加される。ゲート信号Ｖ_Sの状態に依存して、ＣＭＯＳゲート１４は、供給電圧Ｖ_dか、またはグランド２１かのどちらかを、分圧器１３に結合する。供給電圧Ｖ_dが分圧器１３に結合されると、低エラーな切り替え可能な測定リード検出回路９は、測定リード検出操作モードになる。測定リード検出操作モードにおいて、供給電圧Ｖ_dが、分圧器１３を介して分割ジャック１２の１つの電気接触部１７に接続される。分割ジャック１２の他の電気接触部１９は、ヒューズＦ１および分流器１１が形成する直列回路を介して、グランド２１に接続される。測定リードピンが分割ジャック１２に差し込まれると、測定リードピンは、分割ジャック１２の電気接触部１７と１９との間のギャップを架橋する。従って、供給電圧Ｖ_dが、分圧器１３、分割ジャック１２、ヒューズＦ１および分流器１１が形成する直列回路を介して、グランドに結合される。測定リードピンが分割ジャックに差し込まれると、電流はこの直列回路を介して流れる。この電流は、供給電圧Ｖ_d未満の大きさの出力電圧Ｖ₀を生成する分圧器１３にわたって電圧降下を誘起する。好適に、分圧器１３のインピーダンスは、分流器１１のインピーダンスの少なくとも数十倍の大きさである。結果的に、分圧器１３、ジャンパ分割ジャック１２、ヒューズＦ１、および分流器１１が形成する直列回路にわたって電圧降下の実質的に全てが分圧器１３にわたって発生する。測定リードピンが、Ｖ₀とＶ_dとの間の差が検出され得るように分割ジャックに差し込まれると、分圧器は、分圧器の出力電圧Ｖ₀が実質的に供給電圧Ｖ_d未満であるように構築される。
【００１９】
測定リードピンが、分割ジャック１２に存在しない場合、分割ジャック１２の電気接続部はオープンになる。従って、供給電圧Ｖ_dは、分圧器１３、分割ジャック１２、ヒューズＦ１、および分流器１１を介してグランド２１と接続されない。結果的に、漏れ電流を除いて、供給電圧Ｖ_dからグランドへ流れる電流はない。従って、出力電圧Ｖ₀は、電圧供給レベルＶ_dと等しい。
【００２０】
さらに、切り替え可能な測定リード検出回路９が、リード検出モードにあり、測定リードピンが分割ジャック１２へ差し込まれると、測定リード検出回路９は、オープンな過電流ヒューズＦ１をチェックするために使用される。過電流ヒューズＦ１が存在すると、電流は、過電流ヒューズＦ１を介してグランドに流れる。結果的に、分圧器の出力電圧Ｖ₀は、供給電圧Ｖ_dを大きく下回る。しかしながら、過電流ヒューズＦ１が存在しないか、またはヒューズが飛ばされると、過電流ヒューズＦ１を介して流れる電流はなく、分圧器の出力電圧Ｖ₀は供給電圧Ｖ_dと等しくなる。
【００２１】
本発明に従って、分圧器１３のインピーダンスは、実質的に、分割ジャック１２を介する漏れ経路のインピーダンス未満、好適には、数桁小さい。このインピーダンスの関係は、漏れ電流が原因の誤った測定リード検出を最小化するように選択される。例えば、分圧器１３のインピーダンスが、分割ジャック１２を介する漏れ経路のインピーダンスと等しい場合、漏れ経路にわたる電圧降下は、分圧器１３にわたる電圧降下とほぼ等しい。従って、分圧器１３の出力電圧Ｖ₀は、分圧器のインピーダンスが、実質的に、分割ジャック１２を介する漏れ経路のインピーダンス未満である場合に比べて、実質的に供給電圧Ｖ_d未満であり、その結果、誤った測定リード検出が発生する危険性が増加する。対照的に、分割ジャック１２を介する漏れ経路のインピーダンスに関して、分圧器１３のインピーダンスを最小化することは、漏れ経路にわたって比例する電圧降下を増加させ、誤った測定リード検出が発生する危険性を減少させる。
【００２２】
分圧器１３のインピーダンスを選択する際の他の考慮すべき事項としては、電気測定機器の電力定格がある。分圧器１３は、電気測定機器の定格電圧において、電力を散逸する可能性があるにちがいない。従って、分圧器１３のインピーダンスが減少するにつれて、分圧器１３の物理的なサイズは、定格電圧が電気測定機器に印加される場合に、大きな電流に適用するように増加されなければならない。結果的に、漏れ電流が原因の誤った測定リード検出を最小化するために、インピーダンスの関係が優先的に選択されるが、好適には、インピーダンスの関係はまた、不必要な空間を必要としないように選択される。
【００２３】
ＣＭＯＳゲート１４が分圧器１３をグランド２１に接続すると、低エラーな切り替え可能な測定リード検出回路９は、電流測定操作モードになる。この操作モードにおいて、測定リードピンが分割ジャック１２に差し込まれると、測定リードピンは、分割ジャック１２の電気接触部１７と１９との間のギャップを架橋する。テストされている品目からの電流は、測定リードを介して、ヒューズＦ１および分流器１１、ならびに分圧器１３によって結果として形成される並列回路に差し込まれる。分流器１１のインピーダンスは分圧器１３のインピーダンスと比較して低い（好適には、無視できる）ので、テストされている品目からの注入電流のほぼ全ては、分流器１１を介して流れる。無視できる量の電流のみが、分圧器１３を介して流れる。分流器１１にわたるこの電圧降下の大きさは、分流器１１を介して流れる電流の大きさに正比例する。さらに、分圧器１３がグランドに接続されるので供給電圧Ｖ_dが生成するエラー電流が分流器１１を介して流れることはない。
【００２４】
分割ジャック１２を介する過電流状態が発生する場合、ヒューズＦ１は、分流器１１を回路から取り除くことにより、回路に保護を提供する。これは、分流器１１を介する電流を停止させる電流経路をオープンにする。好適に、低エラーな切り替え可能な測定リード検出回路９はまた、供給電圧Ｖ_dとグランドとの間で、分圧器１３の出力電圧Ｖ₀をクランプするリミッタ１５を備える。結果的に、分割ジャック１２の任意の過電圧は、ヒューズＦ１が飛ばされる後に分圧器１３で散逸される。分圧器１３の出力電圧Ｖ₀は、供給電圧Ｖ_dとグランドとの間で制限され、これにより、分圧器の出力に接続されたデバイスを保護する。ここでもやはり、好適には、分圧器１３のインピーダンスは、不必要な物理空間を必要とすることなく、過電圧状態およびその結果生じる出力の散逸に対処するように選択される。
【００２５】
出力電圧Ｖ₀の高周波数ノイズは、キャパシタＣ１および分圧器１３が形成するフィルタにより無効とされる。フィルタは、フィルタキャパシタＣ１の値および分圧器１３の出力から得られる出力インピーダンスの大きさによって規定される３ｄＢのカットオフ周波数を有する、ローパス、単極ＲＣフィルタである。単極フィルタは、フィルタのカットオフ周波数を超過する周波数のノイズを弱める。
【００２６】
このように条件付けられた出力電圧Ｖ_jは、高インピーダンスレベルの検出回路または測定回路（図示せず）に接続される抵抗Ｒ１の出力端末において利用可能である。条件付き出力電圧Ｖ_jが、他の実質的に検出して、供給電圧Ｖ_dを大きく下回る場合、リード検出回路は、測定リードの存在を示し、条件付けされた出力電圧が実質的に供給電圧Ｖ_dと等しい場合、リード検出回路は、測定リードが存在しないことを示す。出力抵抗Ｒ１は、測定回路を分圧器１３の出力電圧Ｖ₀上の過渡信号から保護する。通常、出力抵抗Ｒ１にわたる電圧降下は、出力抵抗Ｒ１に接続された高入力インピーダンス回路が引き出す微弱電流のために無視される。結果的に、条件付けされた出力電圧Ｖ_jは、実質的に分圧器１３の出力電圧Ｖ₀と同一である。
【００２７】
図２は、図１に図示したタイプの低エラーな切り替え可能な測定リード検出回路９のより詳細な概略図である。より詳細には、図２は、分流器回路１１、分圧器回路１３、およびリミッタ回路１５を形成するために現在好適とされる構成要素を示す。
【００２８】
図２に図示する分流器回路１１は、Ｒ４と称する抵抗を備え、分圧器１３は、Ｒ２およびＲ３と称する２つの直列に接続された抵抗を備え、リミッタ１５はＤ１およびＤ２と称する２つのダイオードを備える。分圧器の出力Ｖ₀はＲ２およびＲ３に共通するノードにおいて発生する。Ｒ２およびＲ３は直列に接続され、その結果、Ｒ３はＣＭＯＳゲート１４の出力の接続され、Ｒ２は分割ジャック１２の接触部のうちの１つ１７に接続される。上述したように、Ｒ４のインピーダンスは、分圧器１３のインピーダンスに比べて非常に小さい。結果的に、測定リードによって注入されたほぼ全ての電流が、Ｒ４を介して流れる。低エラーな切り替え可能な測定リード検出回路９が、電流測定操作モードにある場合、無視できる量の電流のみがＲ２およびＲ３を介して流れる。
【００２９】
低エラーな切り替え可能な測定リード検出回路９が測定リード検出操作モードにある場合、分割ジャック１２の測定リードの存在は、分圧器抵抗Ｒ２およびＲ３、分割ジャック１２、ヒューズＦ１、および分流器抵抗Ｒ４を介して、ゲート供給電圧Ｖ_dをグランドに結合する。Ｒ２、Ｒ３、およびＲ４の抵抗値の合計により除算された、実質的に供給電圧Ｖ_dと等しい電流が、直列回路を介して流れる。従って、出力電圧Ｖ₀は、抵抗値Ｒ２とＲ４の和を抵抗値Ｒ２、Ｒ３、およびＲ４の和で除算して得られる比率を乗算した供給電圧Ｖ_dに等しい。
【００３０】
上述したように、漏れ電流が原因の誤った測定リード検出を最小化するために、Ｒ２およびＲ３の値が、分割ジャックの漏れ経路抵抗を大きく下回るように選択される。分割ジャック１２に測定リードピンが存在しない場合、分割ジャック漏れ経路抵抗と比較してＲ２およびＲ３の抵抗値を低く保つことは、Ｒ２およびＲ３を横切る電圧降下に関して、漏れ経路にわたる電圧降下を増加させる。Ｒ２およびＲ３にわたる電圧降下が、実質的に分割ジャックの漏れ経路抵抗を横切る電圧降下未満であるように、Ｒ２およびＲ３の抵抗値を選択することで、出力電圧Ｖ₀を供給電圧Ｖ_dと近くさせ、これにより、誤った測定検出に対する感受性を減少させる。
【００３１】
過電圧状態が分割ジャック１２で発生し、ヒューズＦ１が飛ばされる場合、Ｒ２はまた電流を制限するように働く。出力電圧Ｖ₀が、供給電圧Ｖ_dとグランドとの間でクランプされるので、分割ジャック１２の任意の過電圧はＲ２で散逸される。結果的に、Ｒ２が比較的高い抵抗値を有することが望まれる。
【００３２】
上述したように、低エラーな切り替え可能な測定リード検出回路９が電流測定操作モードになると、ＣＭＯＳゲート１４は分圧器（特にＲ３）をグランドに結合する。結果的に、供給電圧Ｖ_dは回路から除去され、供給電圧Ｖ_dが引き起こすエラー電流はなくなる。測定リードピンが分割ジャック１２に存在する場合、テストされている品目からの電流は、分流器抵抗Ｒ４、ならびに分圧器抵抗Ｒ２およびＲ３が形成して得られる並列回路に差し込まれる。分流器抵抗Ｒ４を通過する電流の比は、Ｒ２およびＲ３の抵抗の合計比をＲ２、Ｒ３、およびＲ４の抵抗の合計比で除算したものに等しい。分流器抵抗Ｒ４の抵抗が、分圧器抵抗Ｒ２およびＲ３の合計抵抗よりも非常に小さいので、ほぼ全ての電流は分流器抵抗Ｒ４を介して流れる。本発明に組込まれる電気測定機器に備わる高入力インピーダンス測定回路（図示せず）は、分流器抵抗Ｒ４を介する電流が引き起こす電圧を測定する。測定回路は、電圧値を比例する電流測定値に変換する。
【００３３】
リミッタ回路１５のダイオードＤ１のうちの１つは、正の電圧のクランプダイオードを形成し、他のダイオードはグランドクランプダイオードを形成する。この点について、Ｄ１のカソードは供給電圧Ｖ_dに接続され、Ｄ２のアノードはグランドに接続される。Ｄ２のカソードはＤ１のアノードに接続され、Ｄ１とＤ２との間の接続点は、Ｒ１、Ｒ２、およびＲ３とＣ１との間の接続点に接続される。正の電圧のクランプダイオードＤ１およびグランドクランプダイオードＤ２は、供給電圧Ｖ_dか、またはグランドのいずれかにそれぞれ分圧器をクランプする。過電圧が、電圧供給Ｖ_dと正の電圧クランプダイオードＤ１、ターンオン電圧Ｖ_onの合計を超過する分圧器１３の出力で発生する場合、Ｄ１は順方向バイアスされ、分圧器の出力はＶ_dおよびＶ_onの合計にクランプされる。逆に、分圧器１３の出力が負の値のＶ_on未満である場合、グランドクランプダイオードＤ２は順方向バイアスされ、分圧器出力は負の値のＶ_onにクランプされる。
【００３４】
本発明の現在好適な実施形態を図示し説明してきたが、種々の変更が添付の特許請求の範囲で述べられるような、本発明の精神および範囲から逸脱することなく為され得ることが理解される。
【００３５】
独占的所有権または特権が主張される本発明の実施形態は、上記のように規定される。
【図面の簡単な説明】
【図１】図１は、本発明により形成される低エラーな切り替え可能な測定リード検出回路のブロック図である。
【図２】図２は、図１のブロック図に図示される回路においての使用に適した分流器、分圧器、およびリミッタの概略図である。

Claims

電気測定機器の少なくとも２つの接触部から形成される分割ジャック内の測定リードピンの存在を検出するための低エラーな切り替え可能な測定リード検出回路であって、
（ａ）制御信号の状態により、該制御信号を受信するためのゲート入力および供給電圧（Ｖ_d）またはグランド（２１）のいずれかに結合されるゲート出力を有するゲート（１４）と、
（ｂ）該ゲート出力と分割ジャック（１２）の一方の接触部（１７）との間に接続される分圧器（１３）であって、該ゲート（１４）が、該ゲート出力を該供給電圧（Ｖ_d）に接続する場合、該ゲート（１４）の出力を分割し、大きさが該供給電圧より小さい分圧器の出力を生成する、分圧器（１３）と、
（ｃ）グランドと該分割ジャック（１２）の他の接触部（１９）との間に接続される分流器（１１）と
を備える、低エラーな切り替え可能な測定リード検出回路。
前記分圧器のインピーダンスが、実質的に前記分割ジャック（１２）を通る漏れ経路のインピーダンス未満である、請求項１に記載の低エラーな切り替え可能な測定リード検出回路。
前記分流器（１１）のインピーダンスが、実質的に前記分圧器（１３）のインピーダンス未満である、請求項２に記載の低エラーな切り替え可能な測定リード検出回路。
前記分流器（１１）のインピーダンスが、実質的に前記分圧器（１３）のインピーダンス未満である、請求項１に記載の低エラーな切り替え可能な測定リード検出回路。
前記分圧器（１３）が一対の直列接続された抵抗（Ｒ２／Ｒ３）を備える、請求項１に記載の低エラーな切り替え可能な測定リード検出回路。
前記分圧器（１３）を形成する前記一対の直列接続された抵抗（Ｒ２／Ｒ３）に接続される抵抗が、実質的に前記分割ジャック（１２）を通る漏れ経路の抵抗未満である、請求項５に記載の低エラーな切り替え可能な測定リード検出回路。
前記分流器（１１）が抵抗（Ｒ４）を備える、請求項５に記載の低エラーな切り替え可能な測定リード検出回路。
前記分流器（１１）を形成する前記抵抗（Ｒ４）の抵抗が、実質的に前記分圧器（１３）を形成する前記一対の直列接続された抵抗（Ｒ２／Ｒ３）の抵抗未満である、請求項７に記載の低エラーな切り替え可能な測定リード検出回路。
前記分圧器（１３）を形成する前記一対の直列接続された抵抗（Ｒ２／Ｒ３）の抵抗が、実質的に前記分割ジャック（１２）を通る漏れ経路の抵抗未満である、請求項８に記載の低エラーな切り替え可能な測定リード検出回路。
前記分流器（１１）と前記分割ジャック（１２）との間に接続されるヒューズ（Ｆ１）を備える、請求項１に記載の低エラーな切り替え可能な測定リード検出回路。
前記分圧器の出力電圧の大きさを制限するためのリミッタ（１５）を備える、請求項１に記載の低エラーな切り替え可能な測定リード検出回路。
前記リミッタ（１５）が１対のダイオード（Ｄ１／Ｄ２）を備える、請求項１１に記載の低エラーな切り替え可能な測定リード検出回路。
前記ダイオードの一方（Ｄ１）が、前記分圧器の出力と正の電圧供給（Ｖ_d）の間に接続され、該分圧器の出力の電圧の大きさが該正の電圧供給の大きさより小さい場合に、該ダイオードは、逆バイアスされ、前記ダイオードの他方（Ｄ２）が、該分圧器の出力と他方のグランドの間に接続され、該分圧器の出力がグランドの電位より大きい場合に該他方のダイオードが逆バイアスされる、請求項１２に記載の低エラーな切り替え可能な測定リード検出回路。
前記ゲートはＣＭＯＳゲートである、請求項１に記載の低エラーな切り替え可能な測定リード検出回路。
グランドと前記分圧器の出力との間に接続されるフィルタコンデンサ（Ｃ１）を備える、請求項１に記載の低エラーな切り替え可能な測定リード検出回路。
前記分圧器の出力に接続される入力抵抗（Ｒ１）の１つの端部を備える、請求項１に記載の低エラーな切り替え可能な測定リード検出回路。
グランドと前記分圧器の出力との間に接続されるフィルタコンデンサ（Ｒ１）を備える、請求項１６に記載の低エラーな切り替え可能な測定リード検出回路。