JP3666752B2 - インターボード通信用pcbに光学層を一体化するためのシステムおよび方法 - Google Patents

インターボード通信用pcbに光学層を一体化するためのシステムおよび方法 Download PDF

Info

Publication number
JP3666752B2
JP3666752B2 JP2003511455A JP2003511455A JP3666752B2 JP 3666752 B2 JP3666752 B2 JP 3666752B2 JP 2003511455 A JP2003511455 A JP 2003511455A JP 2003511455 A JP2003511455 A JP 2003511455A JP 3666752 B2 JP3666752 B2 JP 3666752B2
Authority
JP
Japan
Prior art keywords
layer
polymer material
copper foil
polymer
laminating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003511455A
Other languages
English (en)
Other versions
JP2004535070A (ja
JP2004535070A5 (ja
Inventor
ジョセフ エー.エー.,エム. ツァーン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viasystems Group Inc
Original Assignee
Viasystems Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viasystems Group Inc filed Critical Viasystems Group Inc
Publication of JP2004535070A publication Critical patent/JP2004535070A/ja
Application granted granted Critical
Publication of JP3666752B2 publication Critical patent/JP3666752B2/ja
Publication of JP2004535070A5 publication Critical patent/JP2004535070A5/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/138Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Description

本発明は、全般的に、プリント回路基板の分野に関する。更に詳しく言うと、本発明は、電気的な接続をせずに光学データ通信を他のプリント回路基板と一体化するマルチレベル・プリント回路基板(あるいは「PCB」)に関する。すなわち、本発明は、光通信接続を一体化するバックプレーン回路基板に関する。
今日、多量の世界の通信が光ファイバ上で伝送され、データは、変調光にコード化されている。伝送速度は、データがその目的地に到着するまでに、数億ビット/秒で測定される。その場合、光は、電子的に送られ得るように電気インパルスに変換される。その結果、データ転送速度が低くなり、遅延が増大することとなる。
光バスと電気バスを統合できるようにシリコン基板上に導波路構造を組み込んだ光電子装置が、現在開発されつつある。これら統合された装置はいずれ個別の構成要素に取って代わるようになり、光子流から電子流への移行をより効率的にしたり、完全に移行を排除するようになるであろう。光信号から電気信号への変換がまったく必要なくなれば、明らかに、究極の効率が達成されて、それ故に、発信源から送信先への光として通信を行うことができるようになる。
この目的を達成する妨げとなる障害の1つが、バックプレーン(backplane)である。バックプレーンは、システム内の装置に対する相互接続点であって、受動的でインテリジェントであり得る。一般的に、装置(時には「ドーターボード(doughter boards)」と呼ぶ)は、機械的手段を介してバックプレーンへ差し込まれるようになる。装置を各々相互に接続したり、バックプレーン上の他のポイントへ接続したりするには、追加の配線が必要であり、このことが、データ転送速度をいっそう遅くしたり故障の可能性を増大させると共に、コストも増大させることになる。光電子装置は、バックプレーンに対する電気的インターフェイスおよび/または光学的インターフェイスを必要とする。
バックプレーンおよびドーターボードは、一般的には、個別の構成要素が装着されたプリント回路基板(PCB)上に構成される。ここで必要なのは、追加の配線を排除して、光信号から電気信号に変換する必要性を低減するか排除するように、電気インターフェイスおよび光学インターフェイスの両方を有するPCBで構成したドーターボードおよびバックプレーンである。このようなPCBはまた、光信号伝達を達成するために、マルチプレクサー、デマルチプレクサー、トランスデューサー、干渉計などのような受動的な構成要素をも含む。
本発明の目的は、光伝送材料をPCBと一体化して、光信号を回路基板間に伝送できるようにすることにある。
本発明の別の目的は、光学ポリマーをPCB製品と一体化して光信号伝送を可能にすることにある。
本発明のさらに別の目的は、接続配線を必要とすることなく、ドーターボードの取り扱い、挿入、取り外しを容易にするために光伝送を用いて通信を行うように、回路基板を光バックプレーンと一体化するということにある。
本発明のまたさらに別の目的は、レーザーで接続構造を書き記すことによって、PCBに光伝送ポリマー(光導波路)を限定することにある。
本発明のさらに別の目的は、レーザー技術を使用して光導波路と一体化したPCBを製造する方法を開発することにある。
本発明のなおさらに別の目的は、異なった屈折率の光伝導材料からなる連続薄層を使用して光導波路をPCBと一体化する方法を開発することにある。
本発明のさらなる別の目的は、光導波路位置付けを整列させるために銅層上に標的マークを使用することにある。
PCBは、光バックプレーンが、挿入した回路基板と電気配線を使用しないで通信するのを可能にする光信号を発生するように設計されている。PCB上の表面またはコネクタは、光エネルギ(信号)の伝送を可能にするように設計されている。好ましく実施するのは、PolyguideTM(登録商標)のようなポリマーを使用することである。ここで使用するポリマーは、良好な光学的性質および高耐熱性を有していることが必要である。
PCBは、或る特定の屈折率(n2)を有する材料から成る表面被覆で薄く覆われている。本発明の一実施例では、外面薄層は、PolyguideTM(登録商標)のようなポリマーである。このポリマー層は、銅層の上に積層される。銅層は、接着性を高めるために、化学的方法であるとか、機械的方法であるとか、またはこれらを組み合わせた方法によって、積層前に粗面加工される。このようにしてから、PCB表面全体がポリマーで覆われる。
次に、第1ポリマー層の上面に第2ポリマー層が積層される。この層は、異なった屈折率(n1)を有する。光信号は、第2ポリマー層内を伝送される。
次いで、たとえばレーザー焼灼法などの自動方法によって、層に溝を切る。この溝切り工程により、ポリマー層に空隙ができる。二重ポリマー層に溝切りがされた所では、銅層が露出されるようになる。レーザー焼灼の照準は、表面銅層上にあるマークとしての認識パターンへ一致させる。銅にエッチング加工したマークは、自動レーザー・ツールによって容易に識別できるように設計された形状である。
次いで、これらの溝または空隙に、屈折率n2を有するポリマーを充填する。もっと高い屈折率(n1)を有する第2ポリマーを第1ポリマーではさむ。このはさまれたポリマー層は、光導波路として機能する。導波路は、光学信号伝達を達成するために、マルチプレクサー、デマルチプレクサー、トランスデューサー、干渉計などのような受動的な構成要素をも含む。
スルーホール穿孔前に、スルーホールを穿孔することになっている位置をレーザー焼灼法で溝切りする。上面と底面の両面に、「プリプグ(prepreg)」の最終薄層および銅箔を付着させることによって、マルチレイヤーPCB(多層PCB)が完成する。そして、スルーホールを穿孔し、光信号伝送を終了する。
図1を参照すると、ここには、光学的一体化の初期段階での、銅の最外方層を備えるマルチレイヤーPCB(多層PC)の断面図が示してある。マルチレイヤーPCB14は、上面と底面が、銅層10,11で覆われている。このようにして、PCBは、まず、電気的な回路および機能を維持するように構築されてから、次いで、その構造内に光伝送層を組み込む。マルチレイヤーPCBのコア部分は、第1光伝送層12を積層する前に処理される。本発明の一実施例では、光伝送層12は、商品名PolyguideTM(登録商標)の下に販売されているポリマー材料である。この第1ポリマー層12は、或る特定の屈折率n2を有する。この層は、上面銅層10を覆うように、PCBの上面表面積全体を覆う。
本発明の一実施例では、上面銅層10は、接着性を向上させるために、ポリマー被覆層12で表面を積層する前に、粗面化される。たとえば、化学的方法や、機械的方法、或いはこれら両方を組み合わせた研磨方法も使用できる。公知の他の研磨方法も使用できる。
以下の特性を有するのであれば、本発明を実施するためには、光学ポリマー材料が最適である。つまり、良好な光学特性(すなわち低分散性);組立て製作中に材料に損傷を与えないような高耐熱耐摩耗性;PCBにおいて使用されるガラス繊維強化材料に匹敵するZ軸膨張係数;という特性である。典型的なエポキシ樹脂ベースのシステムは、Z軸において100〜150ppmの範囲の熱膨張率(CTE)を有する。X軸およびY軸におけるCTEは、16〜18ppmの範囲である。
図2には、部分的に完成しているマルチレイヤーPCBの断面図が、第1ポリマー層の上面に第2ポリマー層を伴った、次に続く処理段階で示してある。第2ポリマー層16は、第1ポリマー層12の上面に積層してある。第2ポリマー層16は、上面表面積全体を覆っている。第2ポリマー層16は、第1ポリマー層12と同じ特性が必要である。
第2ポリマー薄層は、或る特定の屈折率n1を有する。屈折率n1は、屈折率n2より大きい。光信号は、n1屈折率層内を伝送される。
図3には、レーザー焼灼で溝切りされた第1,第2ポリマー層の断面図が示してある。2層の光伝送ポリマー層12,16は溝切りされて、第1,第2ポリマー層に空隙18が出来ている。本発明の一実施例では、レーザー焼灼を使用する。レーザーは、自動深さ制御機能を有する。レーザーでは、銅層10を切断するにはエネルギーが不十分である。従って、銅の保全性が保持されて、銅層10のすぐ下の絶縁層20が貫通されないようになっている。他の、銅層10にまで達しないように2つのポリマー層に空所や空隙を作るという方法を用いても、本発明の実施に影響を及ぼすものではない。
図3Aを参照すると、独特の、容易認識可能パターンで模様付けされた表面銅層の断面図が示してある。銅層には、ポリマー層が空隙18を形成されている位置の内のいくつかにはマーク付けがされている。本発明の一実施例では、レーザー焼灼工程の整合用の標的22を作り出すために、銅層をエッチングまたはマーク付けしている。標的22は、回路およびPCB設計ロジックに支障がないように位置付けられている。本発明の一実施例では、これらの「整合用」標的または特徴付けをPCBの縁に置いている。マークは複数個使用されるが、マークの数が多ければ多いほど、精度は上がる。自動認識を容易にするために、標的22は独特の形状を有する。本発明の一実施態様によれば、銅層は化学物質によってエッチングされる。本発明では、別の方法として、銅層における整合用標的をマーク付けするのに、レーザーを使用する。更に他の選択肢として、銅目標をマーク付けするのに、本発明では機械的工程も使用する。
図4では、第1ポリマー材料からなる被膜が上面ポリマー層上に追加して積層されて、レーザーで作った溝を充填した後の、マルチレイヤーPCBの断面図が示してある。PCBの上面には、この第3ポリマー層24が積層されて、PCBを均一な厚さにする。レーザー焼灼で作った空隙が充填される。第3ポリマー層は、第1ポリマー層12と同じ屈折率(n2)を有する。ポリマー層空隙が埋められると、屈折率n1を有する第2ポリマー層16の島(islands)が生じる。これらの島は「光導波路」と呼ばれる。これら光導波路は、その屈折率よりも小さい屈折率n2を有するポリマー材料で取り囲まれている。
これらの光導波路島16は、電気配線の必要なく光バックプレーンを介して、光信号を送信して、回路基板間相互接続を可能にする。レーザー焼灼工程が光導波路を限定して、PCBおよびバックプレーンに対する接続構成を書き記してゆく。マルチプレクサー、デマルチプレクサー、トランスデューサー、干渉計といった他の受動的な構成要素も、光信号伝達を達成するために、回路内に一体化される。光導波路は、光信号を伝送してインターボード通信を可能にする。
図5を参照すると、ここには、スルーホールを穿設することになる場所にさらに溝切りがされたマルチレイヤーPCBの断面図が示してある。スルーホールが位置付けられる予定の場合には、空隙25が、上面銅層10の上の多層ポリマー層に作られる。先に説明したように、レーザー焼灼処理工程が、銅層10のところまでポリマー材料12,16,24を除去するのに使用される。ここには記載しないが、他の、マルチレイヤーPCBのポリマー層を除去する(すなわち、溝切りする)方法でも、本発明を実行できることは了解されたい。
図6を参照すると、ここには、スルーホールの組み入れ以前に、「プリプグ(prepreg)」と銅箔が適所に圧着された後のマルチレイヤーPCBの断面図が示してある。本発明の一実施例では、プリプグ26(非導電性材料)は、PCBの上面および底面にプレス加工(積層)される。その後に、銅箔28の層が両面に圧着されて、スルーホール組み入れを予定した場合のマルチレイヤーPCBの仕上げ完了となる。
図7を参照すると、ここには、スルーホール穿孔後のマルチレイヤーPCBの断面図が示してあり、スルーホール30が組み入れられている。本発明の一実施例では、マルチレイヤーPCBを機械的に穿孔することによってスルーホールを組み入れるようにする。スルーホール30は、構成要素を装着するために用いられたり、PCBの内部層にアクセスするためのバイア・ホールとして使用されたりする。ポリマー材料を除去することが、スルーホールの一体性を弱めたりすることはない。プリプグ材料26は、スルーホールの側壁を維持する。光導波路16は領域を保存されている点に注意されたい。
本発明の「インターボード通信用のPCBに光学層を一体化するためのシステムおよび方法」を好ましい実施例に関して記載してきたが、説明した実施例に対し、発明の範囲から逸脱することなく種々の修正や変更をなし得ることは当然のことである。
部分的に仕上げたマルチレイヤーPCBの断面図であり、外側銅層がポリマー層で覆われている。 部分的に仕上げたマルチレイヤーPCBの断面図であり、第2ポリマー層が第1ポリマー層の上面に設けられている。 レーザー焼灼によって溝切りされた第1および第2ポリマー層の断面図である。 特有な、容易認識可能なパターンでマーク付けした表面銅層の断面図である。 第1のポリマー材料から成る追加被覆を最上部ポリマー層上に層状に重ねて、レーザーで作成した溝を充填した後の、マルチレイヤーPCBの断面図である。 スルーホールが穿設することになっている位置で更に溝切りされたマルチレイヤーPCBの断面図を示している。 スルーホール組み入れ前に、「プリプグ(prepreg)」および銅箔を適所に圧着した後のマルチレイヤーPCBの断面図である。 スルーホール穿孔後のマルチレイヤーPCBの断面図である。

Claims (10)

  1. 第1銅箔層が接合された絶縁体を含むプリント回路基板において光学層を一体化する方法であって、前記方法が、
    プリント回路基板を用意する工程と、
    n2の屈折率を有する第1ポリマー材料から成る層を銅層上へ積層する工程と、
    n1の屈折率を有する第2ポリマー材料から成る層を前記第1ポリマー材料の層上へ積層し、n1はn2より大きい、という工程と、
    第1および第2ポリマー材料から成る層を貫いて溝を作る工程と、
    前記溝を充填して第2ポリマー材料から成る残りの層を覆うように、第1ポリマー材料から成る上面層を積層する工程と、
    プリプグ材料から成る層を前記上面層上へ積層する工程と、
    第2銅箔層を前記プリプグ材料の上へ積層する工程と、
    から成る方法。
  2. 第1および第2ポリマー材料の熱膨張係数が、プリント回路基板の熱膨張の係数と実質的に同じであることを特徴とする請求項1の方法。
  3. 第1ポリマー層が、PolyguideTM(登録商標)であることを特徴とする請求項1の方法。
  4. 積層用にプリント回路基板を用意する工程が、第1の銅箔層を粗面加工する工程を含むことを特徴とする請求項1の方法。
  5. 第1の銅箔層を粗面加工する工程が、機械的手段によって第1の銅箔層を粗面加工する工程を含むことを特徴とする請求項4の方法。
  6. 第1の銅箔層を粗面加工する工程が、化学手段によって第1の銅箔層を粗面加工する工程を含むことを特徴とする請求項4の方法。
  7. 積層用にプリント回路基板を用意する工程は、更に、第1の銅層上に複数個のマークを付ける工程を含み、これらのマークが溝の経路を限定することを特徴とする請求項4の方法。
  8. 第1および第2ポリマー材料層に溝を作る工程が、レーザーで溝をレーザー焼灼法する工程を含むことを特徴とする請求項1の方法。
  9. 第1および第2ポリマー材料から成る層に溝を作る工程は、更に、
    複数個のマークにレーザーの照準を合わせる工程と、
    複数個のマークによって定められた経路に沿って第1および第2ポリマー材料から成る層を焼灼する工程と、
    を含むことを特徴とする請求項7の方法。
  10. 第1銅箔層が接合された絶縁体を含むプリント回路基板において光学層を一体化する方法であって、前記方法が、
    プリント回路基板を用意する工程と、
    n2の屈折率を有する第1ポリマー材料から成る層を前記銅層上へ積層する工程と、
    n1の屈折率を有する第2ポリマー材料から成る層を前記第1ポリマー材料の層上へ積層し、n1はn2より大きい、という工程と、
    第1および第2ポリマー材料から成る層を貫いて溝を作る工程と、
    開口の位置を確認する工程と、
    開口の位置のところに第1および第2ポリマー材料から成る層に空隙を作る工程と、
    前記溝および空隙を充填して第2ポリマー材料から成る残りの層を覆うように、第1ポリマー材料から成る上面層を積層する工程と、
    プリプグ材料から成る層を前記上面層上へ積層する工程と、
    第2銅箔層を前記プリプグ材料の上へ積層する工程と、
    開口の位置に開口を作る工程と、
    とから成る方法。
JP2003511455A 2001-07-06 2002-06-24 インターボード通信用pcbに光学層を一体化するためのシステムおよび方法 Expired - Fee Related JP3666752B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30338001P 2001-07-06 2001-07-06
PCT/US2002/019840 WO2003005616A2 (en) 2001-07-06 2002-06-24 System and method for integrating optical layers in a pcb for inter-board communications

Publications (3)

Publication Number Publication Date
JP2004535070A JP2004535070A (ja) 2004-11-18
JP3666752B2 true JP3666752B2 (ja) 2005-06-29
JP2004535070A5 JP2004535070A5 (ja) 2005-12-22

Family

ID=23171822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003511455A Expired - Fee Related JP3666752B2 (ja) 2001-07-06 2002-06-24 インターボード通信用pcbに光学層を一体化するためのシステムおよび方法

Country Status (7)

Country Link
US (3) US6834131B2 (ja)
EP (1) EP1405446A4 (ja)
JP (1) JP3666752B2 (ja)
KR (1) KR20040035673A (ja)
CN (2) CN1281367C (ja)
HK (1) HK1068838A1 (ja)
WO (1) WO2003005616A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005616A2 (en) * 2001-07-06 2003-01-16 Viasystems Group, Inc. System and method for integrating optical layers in a pcb for inter-board communications
US7405364B2 (en) * 2002-12-30 2008-07-29 Intel Corporation Decoupled signal-power substrate architecture
DE10347331A1 (de) * 2003-10-10 2005-05-04 Univ Dortmund Verfahren zur Herstellung von elektrisch-optischen Leiterplatten mit Polysiloxanwellenleitern und ihre Verwendung
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법
TWI294258B (en) * 2004-08-03 2008-03-01 Rohm & Haas Elect Mat Methods of forming devices having optical functionality
TW200623993A (en) 2004-08-19 2006-07-01 Rohm & Haas Elect Mat Methods of forming printed circuit boards
JP5243692B2 (ja) 2004-12-22 2013-07-24 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 光学乾燥フィルム及び乾燥フィルムを有する光学デバイス形成方法
JP2006178466A (ja) 2004-12-22 2006-07-06 Rohm & Haas Electronic Materials Llc 光学乾燥フィルム及び乾燥フィルムを有する光学デバイス形成方法
EP1674905B1 (en) 2004-12-22 2008-10-15 Rohm and Haas Electronic Materials, L.L.C. Methods of forming optical devices having polymeric layers
TWI283490B (en) * 2005-10-17 2007-07-01 Phoenix Prec Technology Corp Circuit board structure of integrated optoelectronic component
DE102005053202A1 (de) * 2005-11-08 2007-05-10 Comet Gmbh Vorrichtung zum Vorbereiten einer Mehrschicht-Leiterplatte auf das Bohren von Kontaktierungsbohrungen
US7496249B2 (en) * 2005-12-29 2009-02-24 Intel Corporation Optical and/or electrical communications fabrics in circuit boards and/or other composite structures
US20080044130A1 (en) * 2006-08-16 2008-02-21 Xyratex Technology Limited Optical printed circuit board, a method of making an optical printed circuit board and an optical waveguide
EP2096473B1 (en) * 2006-12-26 2012-08-08 Mitsui Chemicals, Inc. Optical / electrical hybrid circuit board and manufacturing method of the same
EP1950587B1 (en) * 2006-12-31 2017-11-08 Rohm and Haas Electronic Materials LLC Methods of forming printed circuit boards having embedded optical waveguides
US8009992B2 (en) 2007-06-11 2011-08-30 Hewlett-Packard Development Company, L.P. Optical interconnect
KR101531054B1 (ko) * 2008-09-12 2015-06-23 주식회사 엔씨소프트 통합 메시징 환경에서의 지리정보 전송장치 및 그 방법
AT12322U1 (de) * 2009-01-27 2012-03-15 Dcc Dev Circuits & Components Gmbh Verfahren zur herstellung einer mehrlagigen leiterplatte, haftverhinderungsmaterial sowie mehrlagige leiterplatte und verwendung eines derartigen verfahrens
US7949211B1 (en) 2010-02-26 2011-05-24 Corning Incorporated Modular active board subassemblies and printed wiring boards comprising the same
US8731343B2 (en) 2011-02-24 2014-05-20 Xyratex Technology Limited Optical printed circuit board, a method of making an optical printed circuit board and an optical waveguide
US9081137B2 (en) 2013-01-21 2015-07-14 International Business Machines Corporation Implementing embedded hybrid electrical-optical PCB construct
US10141623B2 (en) 2016-10-17 2018-11-27 International Business Machines Corporation Multi-layer printed circuit board having first and second coaxial vias coupled to a core of a dielectric waveguide disposed in the circuit board
CN111901963B (zh) * 2019-05-05 2022-01-04 诺沛半导体有限公司 在发光二极管载板上形成焊垫的方法
US20210136928A1 (en) * 2019-11-06 2021-05-06 Ttm Technologies, Inc. Systems and methods for removing undesired metal within vias from printed circuit boards

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972755A (en) * 1972-12-14 1976-08-03 The United States Of America As Represented By The Secretary Of The Navy Dielectric circuit board bonding
DE3910710A1 (de) * 1989-04-03 1990-10-04 Standard Elektrik Lorenz Ag Optisch-elektrische mehrfachverbindung
US5106211A (en) * 1991-02-14 1992-04-21 Hoechst Celanese Corp. Formation of polymer channel waveguides by excimer laser ablation and method of making same
US5263111A (en) * 1991-04-15 1993-11-16 Raychem Corporation Optical waveguide structures and formation methods
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5685995A (en) * 1994-11-22 1997-11-11 Electro Scientific Industries, Inc. Method for laser functional trimming of films and devices
US5590456A (en) * 1994-12-07 1997-01-07 Lucent Technologies Inc. Apparatus for precise alignment and placement of optoelectric components
US5891795A (en) * 1996-03-18 1999-04-06 Motorola, Inc. High density interconnect substrate
CN100521883C (zh) * 1997-12-11 2009-07-29 伊比登株式会社 多层印刷电路板的制造方法
US6185354B1 (en) * 1998-05-15 2001-02-06 Motorola, Inc. Printed circuit board having integral waveguide
DE19838519A1 (de) * 1998-08-25 2000-03-02 Bosch Gmbh Robert Leiterplatte und Verfahren zur Herstellung
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
US6760497B1 (en) * 1999-02-23 2004-07-06 Ppc Electronic Ag Printed circuit board for electrical and optical signals and method for producing the same
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
US6731857B2 (en) * 2001-03-29 2004-05-04 Shipley Company, L.L.C. Photodefinable composition, method of manufacturing an optical waveguide with the photodefinable composition, and optical waveguide formed therefrom
US6705124B2 (en) * 2001-06-04 2004-03-16 Lightwave Microsystems Corporation High-density plasma deposition process for fabricating a top clad for planar lightwave circuit devices
WO2003005616A2 (en) * 2001-07-06 2003-01-16 Viasystems Group, Inc. System and method for integrating optical layers in a pcb for inter-board communications

Also Published As

Publication number Publication date
WO2003005616A2 (en) 2003-01-16
CN1870862A (zh) 2006-11-29
WO2003005616A3 (en) 2003-03-20
EP1405446A4 (en) 2006-07-19
US20060165345A1 (en) 2006-07-27
EP1405446A2 (en) 2004-04-07
JP2004535070A (ja) 2004-11-18
US6834131B2 (en) 2004-12-21
US20030006068A1 (en) 2003-01-09
HK1068838A1 (en) 2005-05-06
CN1524026A (zh) 2004-08-25
CN1281367C (zh) 2006-10-25
KR20040035673A (ko) 2004-04-29
US7024086B2 (en) 2006-04-04
US20050129349A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
JP3666752B2 (ja) インターボード通信用pcbに光学層を一体化するためのシステムおよび方法
US9417415B2 (en) Interposer with polymer-filled or polymer-lined optical through-vias in thin glass substrate
KR100952478B1 (ko) 인쇄회로기판 및 그 제조방법
Lehmacher et al. Integration of polymer optical waveguides into printed circuit boards
CN101939677B (zh) 光布线印刷基板的制造方法和光布线印刷电路基板
CA2347568C (en) Circuit board and method of manufacturing a circuit board
KR100499004B1 (ko) 광비아홀을 구비하는 인쇄회로기판 및 가공 공정
KR100688845B1 (ko) 광도파로 제조방법, 상기 광도파로를 포함하는 광전기인쇄회로기판 및 그 제조방법
KR100449876B1 (ko) 블록형 다채널 광신호를 연결할 수 있는 다층인쇄회로기판 및 그 방법
CN101605428B (zh) 具有光波导层的线路板及其制造方法
Schröder et al. Waveguide and packaging technology for optical backplanes and hybrid electrical-optical circuit boards
KR100467833B1 (ko) 광도파로용 다층 인쇄회로기판을 형성하는 방법
JP4628044B2 (ja) 積層型基板、積層型基板の製造方法および半導体装置
AU2002312569A1 (en) System and method for integrating optical layers in a PCB for inter-board communications
KR100584955B1 (ko) 인쇄회로기판의 광도파로 인입구 가공 방법
JP3843861B2 (ja) 光・電気複合基板及びその製造方法
TWI831167B (zh) 光迴路基板及使用該光迴路基板的光學零件安裝構造體
JP2005150671A (ja) 印刷回路基板及びその製造方法
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム
KR100525228B1 (ko) 광도파로를 구비한 인쇄회로기판 제조 방법
KR101875952B1 (ko) 광 연결 모듈, 이를 포함하는 광 인쇄회로기판 및 이의 제조 방법
KR101067117B1 (ko) 광도파로의 미러홈 형성방법, 광도파로 및 광도파로를 갖는인쇄회로기판
KR20130064648A (ko) 광 연결 블록, 이를 포함하는 광 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040825

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040825

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20041105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees