JP3662755B2 - Sequence control device - Google Patents

Sequence control device Download PDF

Info

Publication number
JP3662755B2
JP3662755B2 JP37150498A JP37150498A JP3662755B2 JP 3662755 B2 JP3662755 B2 JP 3662755B2 JP 37150498 A JP37150498 A JP 37150498A JP 37150498 A JP37150498 A JP 37150498A JP 3662755 B2 JP3662755 B2 JP 3662755B2
Authority
JP
Japan
Prior art keywords
output
target machine
sequence
branch information
detection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP37150498A
Other languages
Japanese (ja)
Other versions
JP2000200105A (en
Inventor
順一 馬庭
穣 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Machine Co Ltd
Original Assignee
Toshiba Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Machine Co Ltd filed Critical Toshiba Machine Co Ltd
Priority to JP37150498A priority Critical patent/JP3662755B2/en
Publication of JP2000200105A publication Critical patent/JP2000200105A/en
Application granted granted Critical
Publication of JP3662755B2 publication Critical patent/JP3662755B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、対象機械の動作を制御するシーケンス制御装置に関し、特に、リレーラダー回路をアルゴリズムで表現したプログラムとして演算処理するシーケンス制御装置に関する。
【0002】
【従来の技術】
従来、シーケンス制御装置の主要部であるシーケンス回路としては、リレーの接点(スイッチ)と駆動コイルとを配線でOR又はAND接続して構成されたリレーラダー回路が用いられていた。
【0003】
しかし、このリレーラダー回路はハードウェア的な回路であるため、その一部を修正しようとする場合は、その配線接続を繋ぎ換える等の作業を要し、その作業が繁雑であるとともに、シーケンス制御装置の仕様を変更するのに長時間要するという問題があった。
【0004】
これに対し、近年においては前記ハード的なリレーラダー回路に換えて、これをアルゴリズムで表現したプログラムを用いるプログラマブルシーケンスコントローラが開発されている。このプログラマブルシーケンスコントローラによれば、シーケンス制御装置内に保持されたシーケンスプログラムを書き換えるだけで、従来行われていた配線の繋ぎ換える作業を実現することができ、迅速にシーケンス制御装置の仕様を変更することができる。図9は、従来のプログラマブルシーケンスコントローラ500の構成及び動作についての説明図である。
【0005】
同図(a)に示すように、従来のプログラマブルシーケンスコントローラ500は、シーケンスプログラムが格納されるメモリ501と、対象機械に対する入出力を行う入出力部502と、システム全体の制御を行うCPU503と、ラダー回路に関する論理演算処理を行う演算部504とから構成される。
【0006】
このような構成のプログラマブルシーケンスコントローラ500では、シーケンスラダー回路を行方向、列方向に展開するスイッチマトリックスとしてみなし、この列情報と行情報とを左方端側から右方の出力部へ向けて順次演算し、各行における出力の状態を算出する。
【0007】
詳述すると、図9(b)に示すラダー回路は、対象機械に設けられた各種センサからの信号に基づいてON/OFFされるスイッチ(接点)Cijを、n行m列で展開される格子状の配線で接続したものであり、実際は、アルゴリズムで表現されたシーケンスプログラムとして装置内に格納されるものである。このプログラム上のラダー回路における配線は、行方向に平行に配置されているとともに、列方向に隣接する配線同士を分岐線Bijで相互に接続している。また、各行の右方端側には対象機械の駆動部に対する出力OUT1〜nが配置されている。このようなラダー回路では、接点のON/OFF及び分岐線のAND/ORを切り換えることによってあらゆる形態の回路を表現することができる。
【0008】
そして、プログラマブルシーケンスコントローラ500では、対象機械の動作条件から接点の常時開、閉接点及び分岐情報を設定し、シーケンスプログラムを形成し、これを実行することによって対象機械からの入力情報に応じて、対象機械の動作を制御する。
【0009】
また、このシーケンスプログラムは、ラダー回路の列毎に演算処理が行われる。具体的には、先ず、対象機械から、第1列目のCi1〜Cn1及びBi1〜Bn1についての入力情報を前記入出力部502を介して取得し、CPU503ではメモリ501からシーケンスプログラムを読み出して、この第1列目についての演算を演算部504に行わせる。演算部504は、第1列目についての演算結果をCPU503に受け渡す。次いで、CPU503は、第2列目Ci2〜Cn2及びBi2〜Bn2についての入力を入出力部502を介して取得し、第1列目の演算結果とともに、演算部504に送出する。演算部504は、第1列目の演算結果と第2列目の入力情報に基づいて、第2列目についての演算結果をCPU503に受け渡す。このような処理を繰り返すことによって、マトリックスの左方端側から右方端側へ移動して行き、各出力OUT1〜nを求める。この出力OUT1〜nは、入出力部502を介して対象機械の駆動部に対して出力される。
【0010】
【発明が解決しようとする課題】
しかしながら、従来のプログラマブルシーケンスコントローラでは、第1列目について演算を行いその演算結果を用いて、次の第2列目の演算を行っているため、回路が複雑になるに従って、演算処理に時間がかかり、対象機械に対する応答が遅延するという問題があった。
【0011】
また、従来のプログラマブルシーケンスコントローラでは、出力OUT1〜nを求めるのに演算部504が必要であったため、この演算部504に要する費用によって装置全体のコストが上昇するとともに、この演算部504を取り付けるために要するスペースによって装置の小形化が実現され難いという問題があった。
【0012】
そこで、本発明は上記事情に鑑みて成されたものであり、その目的は、プログラマブルシーケンスコントローラにおいて、対象機械からの入力があってから制御信号を出力するまでの応答時間を短縮し、制御処理をより迅速なものとするとともに、コストの低減及び装置の小形化を実現することのできるシーケンス制御装置を提供することにある。
【0013】
上記課題を解決するために本発明は、対象機械から入力される検出信号によってON・OFFする複数の接点をOR又はAND接続してなるラダー回路に基づき、前記対象機械の動作を制御する制御信号を出力するシーケンス制御装置であって、前記ラダー回路n行m列で展開される格子状の配線としてアルゴリズムによって表現したシーケンスプログラムを分岐情報として保持する分岐情報記憶部と、前記検出信号及び前記分岐情報と、これらに対応する前記制御信号との全ての組み合わせを格納するシーケンステーブルとを有し、前記対象機械から入力される検出信号及び前記分岐情報記憶部に記憶された分岐情報と前記シーケンステーブルとを参照し、該検出信号及び該分岐情報に対応する制御信号を前記対象機械に対して出力することを特徴とするものである。
【0014】
また、本発明は、対象機械から出力される検出信号によってON・OFFする複数の接点をOR又はAND接続してなるラダー回路に基づき、前記対象機械の動作を制御する対象機械の制御方法であって、前記ラダー回路n行m列で展開される格子状の配線としてアルゴリズムによって表現したシーケンスプログラムを分岐情報として記憶手段に格納しておくとともに、前記検出信号及び前記分岐情報と、これらに対応する前記制御信号との全ての組み合わせをシーケンステーブルとして前記記憶手段に格納しておき、前記検出信号を前記対象機械から取得するとともに、この取得した検出信号と前記分岐情報に基づいて前記シーケンステーブルを参照し、前記制御信号を求め、これを前記対象機械に出力することを特徴とするものである。
【0015】
さらに、本発明は、対象機械から出力される検出信号によってON・OFFする複数の接点をOR又はAND接続してなるラダー回路に基づき、前記対象機械の動作を制御するシーケンスプログラムを記録したコンピュータ読み取り可能な記録媒体であって、前記ラダー回路n行m列で展開される格子状の配線としてアルゴリズムによって表現したシーケンスプログラムを分岐情報として記憶手段に格納しておくステップと、前記検出信号及び前記分岐情報と、これらに対応する前記制御信号との全ての組み合わせをシーケンステーブルとして前記記憶手段に格納しておくステップと、取得した検出信号と前記分岐情報に基づいて前記シーケンステーブルを参照し、前記制御信号を求めるステップと、求められた制御信号を前記対象機械に出力するステップとを含むことを特徴とするものである。
【0016】
このような本発明によれば、接点情報と分岐情報から導出される制御出力信号の全ての組み合わせを予め求めておき、これをシーケンステーブルとして保持しておくため、対象機械を制御する際には、接点情報及び分岐情報を取得し、これらとシーケンステーブルとを参照することによって、迅速に制御出力信号を求めることができる。従って、演算処理に要する時間を省略することができ、迅速なシーケンス制御を実現することができる。また、演算処理を省略することができる結果、演算処理用の手段を不要とすることができるため、これによって装置の小形化を図ることができる。
【0017】
【発明の実施の形態】
[第1の実施形態]
(プログラマブルシーケンスコントローラ100の構成)
以下、この発明の第1実施形態について説明する。図1は本実施形態に係るプログラマブルシーケンスコントローラ100の概略構成を示すブロック図である。
【0018】
同図において、プログラマブルシーケンスコントローラ100は、対象機械8からの接点情報を取得する入力回路1と、プログラマブルシーケンスコントローラ100全体の制御を行うCPU2と、対象機械8に対する制御信号を出力する出力回路3と、シーケンスプログラム41やシーケンステーブル42を格納しておくメモリ4と、このプログラマブルシーケンスコントローラ100の操作を行うための表示部5及び操作部6と、外部装置と接続するためのインターフェース(IF)7とから概略構成される。
【0019】
対象機械8は検出部81と駆動部82とを備えている。検出部81は、有接触センサや無接触センサ、電流・電圧・温度等の各種センサによって、対象機械8の動作状態をプログラマブルシーケンスコントローラ100に接点情報として送出するものである。この検出部81からの出力された接点情報はプログラマブルシーケンスコントローラ100の入力回路1に送出される。駆動部82は、対象機械8の各部駆動モータ等の駆動手段であり、これらは出力回路3から出力される制御信号によって制御される。
【0020】
CPU2は、操作部6をユーザーが操作に応じて駆動するとともに、各部の動作状態を表示部5を介してユーザーに対して表示する。ここで操作部6としては、例えば押ボタンスイッチや操作スイッチ等の、CPU2に対して命令を入力する種々の手段を採用することができる。また、表示部5としては、例えば、ランプやLED、CRT等によって表示するものがあり、この表示部5によって各部の動作状態が表示される。また、表示部5は、入力回路1への入力信号を表示することによって対象機械8の動作状態を表示することもできる。
【0021】
そして特に、このCPU2は、入力回路1から受け渡される接点情報及び、メモリ4に格納されたプログラム41から取得される分岐情報について、シーケンステーブル42を参酌して、対象機械8の制御信号を出力する。
(プログラマブルシーケンスコントローラ100の動作)
以上説明したような構成のプログラマブルシーケンスコントローラ100の動作について説明する。図2は、本実施形態に係るプログラマブルシーケンスコントローラ100の動作を示すフロー図である。
【0022】
対象機械8のシーケンス制御が開始(S201)されると、CPU2は、検出部81から入力回路1を介して接点情報を取得する(S202)。次いで、CPU2は、メモリ4内に格納されたシーケンスプログラム41から分岐情報を取得する(S203)。そして、CPU2は、このように取得した接点情報及び分岐情報からオフセットアドレスを生成し、このオフセットアドレスについてシーケンステーブル42を参照し(S204)、コイル出力データを取得する。このコイル出力データを、対象機械8に対する制御信号として、出力回路3より対象機械8に出力する(S205)。
(シーケンステーブル42の構成)
前記シーケンステーブル42は、本実施形態では、接点情報のON及びOFFと、分岐情報のOR及びANDとに対する出力OUTの全ての組み合わせを、16進法で表現したデータテーブルである。図3は、このシーケンステーブル42の説明図である。
【0023】
同図において(a)は、かかるシーケンステーブル42を説明するために、ラダー回路の一例として2行2列接点−2出力のラダー回路110を示すものである。すなわち、同図(a)に示すように、ラダー回路110は、接点(スイッチ)9A〜9Dと、出力11A,11Bと、分岐線10a、10bとから構成される。
【0024】
同図(a)において、接点9A〜9Cは、対象機械8の検出部81からの信号によってON及びOFFが切り替わるものである。また、同図(a)において、分岐線10a、10bは、ON又はOFFすることによってOR接続又はAND接続が切り替わるものである。すなわち、ONの状態でOR接続を形成し、OFFの状態でAND接続を形成する。この分岐線のON、OFFはメモリ4に格納されたシーケンスプログラム41から取得される。なお、同図に示す例では、分岐線10a、10bはともに、ONの状態となりOR接続を形成している。
【0025】
接点9Cは、接点9Aと9bにOR接続によって接続されており、一方、出力11A及び11Bは、OR接続によって接点9Cに接続されている。なお、同図(a)において、接点9Dは、常時OFFの状態にある閉接点であるため、接点9Bと出力11Bとを直接繋ぐ配線(図中の点線)は存在しないこととなる。
【0026】
従って、接点9A又は9BのいずれかがONの状態にあり、且つ接点9CがONの状態にあるとき、出力11A及び11BはともにONとなる。また、接点9A又は9BがいずれもOFFの場合、或いは接点9A又は9BのいずれかがONであって接点9CがOFFの場合には、出力11A、11BはともにOFFとなる。いま、同図(a)において、対象機械8からの出力によって接点9AはOFFの状態にあり、接点9BはONの状態にあり、接点9CはONの状態にある。よって、出力11A及び11BともにONの状態となっている。
【0027】
このような各接点・分岐情報はオフセットアドレス信号としてメモリ4に送出され、シーケンステーブル42と参照される。このオフセットアドレス信号は、本実施形態では、上位4ビットに接点情報(9A〜9D)が記述され、下位2ビットに分岐情報(10a,10b)が記述されている。具体的には、
オフセットアドレス=A,B,C,D,a,b
で表現される。ここで、

Figure 0003662755
とすると、図3(a)に示した例では、
Figure 0003662755
となる。
【0028】
そして、このオフセットアドレスに対応するコイル出力データ(制御信号)をシーケンステーブル42から求める。この本実施形態に係るシーケンステーブル42には、前記オフセットアドレスの全てのパターンに対応したコイル出力データが記録されている。すなわち、図3(b)に示すように、左欄にオフセットアドレスが記述され、これらの各オフセットアドレスに対応するコイル出力データが右欄に記述されている。上述した例では、オフセットアドレスは”1B”であるため、これに対応するコイル出力データは”3”である。
【0029】
このコイル出力データは、本実施形態では、コイル出力がア、イの2つであることから、2ビットで表現される。具体的には、
コイル出力データ=ア,イ
で表現される。ここで、
Figure 0003662755
とすると、図3(a)に示した例では、
Figure 0003662755
となる。すなわち、図3(a)で示した例では、コイル出力ア、イともにONとなった状態となる。
【0030】
さらに、このシーケンステーブルに関する他の例を説明する。図4は、他の例として2行2列接点−2出力のラダー回路120を示すものである。すなわち、同図に示すように、ラダー回路120は、接点(スイッチ)9A〜9Dと、出力11A,11Bと、分岐線10a、10bとから構成される。
【0031】
同図において、接点9A〜9Cは、対象機械8の検出部81からの信号によってON及びOFFが切り替わるものである。また、同図において、分岐線10aはOR接続を形成しているため、接点9Cは、接点9Aと9bにOR接続によって接続されており、接点9Dは、常時ONの状態にある開接点であるため、接点9Bと出力11Bとは常に接続された状態にある。
【0032】
また、分岐線10bがOFFとなっているため、出力11Aは、接点9CにAND接続の状態となり、出力11Bは、OR接続によって接点9A及び9Bに接続されていることとなる。従って、出力11Aは、接点9A又は9BのいずれかがONの状態にあり且つ9CがONの状態にあるときONとなるが、出力11Bは、接点9A又は9BのいずれかがONの状態にあればONとなる。
【0033】
いま、対象機械8からの出力によって接点9AはOFFの状態にあり、接点9BはONの状態にあり、接点9CはOFFの状態にある。従って、出力11AはOFFの状態となり、出力11BはONの状態となっている。
【0034】
このような各接点・分岐情報はオフセットアドレス信号としてメモリ4に送出され、シーケンステーブル42と参照される。図4に示した例では、
Figure 0003662755
となる。
【0035】
そして、このオフセットアドレスに対応するコイル出力データ(制御信号)をシーケンステーブル42から求めると、オフセットアドレスは”16”に対応するコイル出力データは”1”である。従って、図4に示した例では、
Figure 0003662755
となる。すなわち、図4で示した例では、コイル出力アは、OFFの状態となり、コイル出力イは、ONとなった状態となる。
(シーケンスプログラムの改変)
次に、メモリ4に記憶されているシーケンスプログラムを改変する際の手順について説明する。この改変は、例えば、対象機械8の動作条件が変更されたとき等に行われる。図5は、プログラマブルシーケンスコントローラ100内に記録されたシーケンスプログラム41を改変する手順についての説明図である。
【0036】
同図に示すように、シーケンスプログラム41の改変は例えばパーソナルコンピュータ等の外部コンピュータ14を、プログラマブルシーケンスコントローラ100に備えられているIF7を介して接続する。
【0037】
この外部コンピュータ14には、シーケンスプログラム41を改変するための専用ソフトウェアがインストールされている。この専用ソフトウェアは、メモリ4に記憶されたシーケンスプログラム41が保持する分岐情報を、外部コンピュータ14のディスプレイ14aにラダー回路図として表示する機能を有する。これにより、ユーザーは分岐情報をラダー回路図として視覚的に把握することができる。そして、この専用ソフトウェアでは、キーボード14bやマウス14cを操作して、ディスプレイ14a上のラダー回路を変更することによって、メモリ4内のプログラム41を変更することができる。
【0038】
また、プログラマブルシーケンスコントローラ100を稼働させた状態でこの専用プログラムを実行した場合には、ディスプレイ14a上に接点のON/OFFをリアルタイムで表示することができ、対象機械8の動作状態をディスプレイ14aによって把握することができる。
[第2の実施形態]
(第2実施形態に係るプログラマブルシーケンスコントローラの構成)
次いで、本発明の第2実施形態について説明する。なお、この第2実施形態では、上述した第1実施形態で用いたプログラマブルシーケンスコントローラ100のメモリ4内に格納されるシーケンスプログラム41及びシーケンステーブル42の内容を変更したうえで、第1実施形態で用いたプログラマブルシーケンスコントローラ100をそのまま用いることができる。
【0039】
本実施形態では、ラダー回路の規模が大きい場合に、ラダー回路を所定の単位ブロックに分割するとともに、この単位ブロックについてのオフセットアドレスと出力データをシーケンステーブル42に格納しておき、各単位ブロックについてのラダー演算を順次行って対象機械8に対する制御信号を求めることを特徴とする。
【0040】
図6は、上述したプログラマブルシーケンスコントローラ100で対象機械8を制御する場合において、シーケンスラダー回路の最大要素数が多い場合の動作を示す説明図である。なお、同図(a)には、最大要素数が多いラダー回路図の一例として6行6列接点・6出力のラダー回路130が示されている。
【0041】
同図(a)に示すように、ラダー回路の最大要素数が多い場合には、ラダー回路130を複数ブロックに分割し、各ブロック単位でシーケンス演算を行う。具体的には、列毎にブロック201〜206に分割する。同図(b)は、これらブロックのうちブロック201のみを示すものである。
【0042】
同図(b)に示すように、ブロック201は、接点9A〜9Fと分岐線10a〜10bと、当該ブロック201からの出力15A〜15Fとから構成されている。詳しくは、ブロック201では、接点9Aと出力15A、及び接点9Bと出力15BはAND接続となっている。また、接点9C及び9Dは、分岐線10cがONになっていることによって出力15C及び15Dに対してOR接続となっている。さらに、接点9E及び9Fは、分岐線10dがONになっていることによって15E及び15Fに対してOR接続となっている。いま、接点9A,9C,9FがONの状態となっており、接点9B,9D,9EがOFFの状態となっている。
【0043】
従って、ブロック201におけるオフセットアドレスデータは、
Figure 0003662755
となる。
【0044】
このオフセットアドレスに対応するブロック出力は、図6(c)に示すような、シーケンステーブル42に格納されている。このシーケンステーブル42によれば、オフセットアドレス”525”に対応する出力データは、”2F”となる。
【0045】
これについて詳述すると、図6(a)に示すように、ブロック出力15A〜15Fについては、15BがOFFの状態となっており、それ以外のブロック出力は全てONとなっている。すなわち、
Figure 0003662755
である。
【0046】
このようにシーケンステーブル42には、オフセットアドレスと次ブロックへの出力データとの全ての組み合わせが格納されており、このシーケンステーブル42を参照することにより、演算を行うことなく各ブロックから次のブロックへの出力を求めることができる。
【0047】
このようにして求められたブロック201からの出力結果を用いて、次ブロックであるブロック202の出力を求める。すなわち、ブロック201からの出力”2F”と接点情報とについてAND演算を行う。このAND演算によって得られた結果とブロック202についての分岐情報とからオフセットアドレスを求める。
【0048】
ブロック201からの出力は、上述したように、”1,0,1,1,1,1(2進)”である。また、ブロック202において、接点9G及び9HはOFFであり、接点9Cと9Eは、開接点となっており、それ以外は全て閉接点となっていることから、ブロック202における接点情報は、”0,0,1,0,1,0(2進)”である。従って、これらのAND演算の結果は、”0,0,1,0,1,0”となる。また、ブロック202における分岐情報は、上4行が全てOR接続となっている。よって、ブロック202におけるオフセットアドレスは、
Figure 0003662755
となる。このオフセットアドレス”15E”に対応する次列への出力データは、シーケンステーブル42より、”3E”となる。同様にして、ブロック203〜206についての出力を求めると、図5(a)に示したように、各ブロックの出力は、各々”20”、”3F”、”3E”、”1C”となる。これらのうち最後に求まるブロック206からの出力が、当該ラダー回路のコイル出力データとなる。この例では、ブロック206からの出力は”1C”であることから、
Figure 0003662755
となる。
【0049】
この第2の実施形態に係るプログラマブルシーケンスコントローラによれば、ラダー回路の演算によって求めるべきコイル出力データをシーケンステーブルに予め格納しておくため、演算を要することなくコイル出力を求めることができる。
【0050】
殊に、本実施形態では、最大要素数が多いラダー回路を複数のブロックに分割し、ブロック毎にブロック出力を求めるため、効率よくシーケンステーブルの参照処理を行うことができる。このとき、1つのシーケンステーブルを繰り返し用いることができるため、シーケンステーブルを格納するメモリ容量を減少することができる。
(第2実施形態に係るプログラマブルシーケンスコントローラの動作)
次いで本実施形態に係るプログラマブルシーケンスコントローラの動作について詳述する。図7は、本実施形態に係るプログラマブルシーケンスコントローラの動作を示すフロー図である。
【0051】
対象機械8のシーケンス制御が開始されると(S601)、CPU2は、検出部81から入力回路1を介して接点情報を取得する(S602)。次いで、CPU2は、第1列目のブロック201についてのラダー演算を行う。
【0052】
先ず、ブロック201に対する入力値と接点情報とのAND演算を行う(S603)。このとき、ブロック201は、第1列目なので、入力値は全てONの値となる。その後、メモリ4内に格納されたシーケンスプログラム41からブロック201における分岐情報を取得する(S604)。そして、CPU2は、AND演算の結果と分岐情報とからオフセットアドレスを生成し、このオフセットアドレスについてシーケンステーブル42を参照し(S605)、コイル出力データを取得する(S606)。
【0053】
このようにして求められたブロック201の出力値は、次のブロック202の入力値となることから、ブロック出力値を次ブロックの入力値に代入して(S607)、次のブロック202のラダー演算を行う(S608)。
【0054】
上記S603からS607のステップを繰り返すことによって、全てのブロック202〜206についてラダー演算処理を行う。そして、最後のブロック206からのコイル出力が対象機械8に対する制御信号となることから、このコイル出力データを制御信号として、出力回路3より対象機械8に対して出力し(S609)、制御を終了する(S610)。
(変更例)
なお、この第2実施形態では、ラダー回路を列毎に分割したが、本発明はこれに限定されるものではない。例えば、上段と下段とに分割して、各段毎に演算を行うようにすることもできる。
[シーケンスプログラムを記録したコンピュータ読み取り可能な記録媒体]
以上説明した第1,2の実施形態における対象機械8の制御は、所定のプログラム言語で表現されたソフトウェアとすることができる。なお、このソフトウェアとしては、例えば周知のOS又は専用のOSに関連するものであっても、関連しないものでなくてもよい。OSに関連するものでは、本発明のシーケンスプログラムの機能の一部をOSが負担するような場合であっても本発明に含まれる。
そして、このソフトウェアは、図8に示すような、フロッピーディスク等の磁気記録媒体801や、CD−R、CD−RW、DVD等の光ディスク802、RAMカード803、カセットテープ804等のコンピュータ読み取り可能な記録媒体に記録することができる。なお、このコンピュータ読み取り可能な記録媒体としては、例えばLANで構築されたネットワークにおけるサーバーコンピュータのハードディスク等も含まれる。この場合には、サーバーコンピュータのハードディスク等に保存されたシーケンスプログラムを呼び出し、端末コンピュータで実行するような形態も、本発明の実施の形態に含まれる。
【0055】
そして、このような記録媒体801〜804によれば、シーケンス制御プログラムの保存、運搬を容易に行うことができる。また、PC805に対象機械8を接続するとともに、この記録媒体を介してシーケンス制御プログラムをパーソナルコンピュータ(PC)805等で実行することによってPC805を用いて対象機械8の制御を行うことができる。さらに、PC805上で本発明のシーケンス制御プログラムを実行し、本プログラムに仮想の検出情報を与えることによって、対象機械の動作をシミュレーションすることができる。
【0056】
【発明の効果】
本発明に係るシーケンス制御装置によれば、プログラマブルシーケンスコントローラにおいて、対象機械からの入力があってから制御信号を出力するまでの応答時間を短縮し、制御処理をより迅速なものとするとともに、コストの低減及び装置の小形化を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るプログラマブルシーケンスコントローラの全体構成を示すブロック図である。
【図2】本発明の第1の実施形態に係るプログラマブルシーケンスコントローラの動作を示すフローチャート図である。
【図3】本発明の第1の実施形態に係るプログラマブルシーケンスコントローラの動作を示す説明図であり、(a)は本実施形態に係るラダー回路図であり、(b)はシーケンステーブルの内容を示す図である。
【図4】本発明の第1の実施形態に係るプログラマブルシーケンスコントローラの他の動作を示す説明図である。
【図5】本発明の第1の実施形態に係るプログラマブルシーケンスコントローラにおいて、シーケンスプログラムを改変する際の構成を示すブロック図である。
【図6】本発明の第2の実施形態に係るプログラマブルシーケンスコントローラの動作を示す説明図であり、(a)は本実施形態に係るラダー回路図であり、(b)は(a)中に示すブロック201のみを拡大して示した図であり、(c)はシーケンステーブルの内容を示す図である。
【図7】本発明の第2の実施形態に係るプログラマブルシーケンスコントローラの動作を示すフローチャート図である。
【図8】本発明の第1,2の実施形態に係るプログラマブルシーケンスコントローラの動作をプログラム化したソフトウェアを記録したコンピュータ読み取り可能な記録媒体を示す説明図である。
【図9】従来プログラマブルシーケンスコントローラの説明図である。
【符号の説明】
1…入力回路、2…CPU、3…出力回路、4…メモリ、5…表示部、6…操作部、7…インターフェース、8…対象機械、81…検出部、82…駆動部、100…プログラマブルシーケンスコントローラ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a sequence control device that controls the operation of a target machine, and more particularly to a sequence control device that performs arithmetic processing as a program that expresses a relay ladder circuit using an algorithm.
[0002]
[Prior art]
Conventionally, as a sequence circuit that is a main part of a sequence control device, a relay ladder circuit configured by OR or AND connection of a relay contact (switch) and a drive coil with a wiring has been used.
[0003]
However, since this relay ladder circuit is a hardware circuit, when it is intended to modify a part of it, work such as rewiring the wiring connection is required, and the work is complicated and sequence control is required. There was a problem that it took a long time to change the specifications of the apparatus.
[0004]
On the other hand, in recent years, a programmable sequence controller has been developed that uses a program that represents the hardware relay ladder circuit instead of the hardware relay ladder circuit. According to this programmable sequence controller, it is possible to realize the work of reconnecting wiring, which has been conventionally performed, by simply rewriting the sequence program held in the sequence control device, and quickly change the specifications of the sequence control device. be able to. FIG. 9 is an explanatory diagram of the configuration and operation of a conventional programmable sequence controller 500.
[0005]
As shown in FIG. 2A, a conventional programmable sequence controller 500 includes a memory 501 in which a sequence program is stored, an input / output unit 502 that performs input / output with respect to a target machine, a CPU 503 that controls the entire system, And an arithmetic unit 504 that performs logical operation processing on the ladder circuit.
[0006]
In the programmable sequence controller 500 having such a configuration, the sequence ladder circuit is regarded as a switch matrix that expands in the row direction and the column direction, and the column information and the row information are sequentially transmitted from the left end side toward the right output unit. Calculate the output state in each row.
[0007]
More specifically, the ladder circuit shown in FIG. 9B is a grid in which switches (contact points) Cij that are turned ON / OFF based on signals from various sensors provided in the target machine are developed in n rows and m columns. In actuality, they are stored in the apparatus as a sequence program expressed by an algorithm. Wirings in the ladder circuit on this program are arranged in parallel in the row direction, and wirings adjacent in the column direction are connected to each other by branch lines Bij. Outputs OUT1 to OUTn for the drive unit of the target machine are arranged on the right end side of each row. In such a ladder circuit, all types of circuits can be expressed by switching ON / OFF of the contact and AND / OR of the branch line.
[0008]
And in the programmable sequence controller 500, according to the input information from the target machine by setting the normally open, closed contact and branch information of the contact from the operating conditions of the target machine, forming a sequence program and executing this Control the operation of the target machine.
[0009]
In addition, this sequence program is subjected to arithmetic processing for each column of the ladder circuit. Specifically, first, input information about Ci1 to Cn1 and Bi1 to Bn1 in the first column is acquired from the target machine via the input / output unit 502, and the CPU 503 reads a sequence program from the memory 501. The calculation unit 504 is caused to perform calculation for the first column. The calculation unit 504 passes the calculation result for the first column to the CPU 503. Next, the CPU 503 acquires the inputs for the second column Ci2 to Cn2 and Bi2 to Bn2 via the input / output unit 502, and sends them to the calculation unit 504 together with the calculation result of the first column. The calculation unit 504 transfers the calculation result for the second column to the CPU 503 based on the calculation result of the first column and the input information of the second column. By repeating such processing, the matrix moves from the left end side to the right end side of the matrix, and outputs OUT1 to n are obtained. The outputs OUT1 to OUTn are output to the drive unit of the target machine via the input / output unit 502.
[0010]
[Problems to be solved by the invention]
However, in the conventional programmable sequence controller, the calculation for the first column is performed and the calculation for the next second column is performed using the calculation result. Therefore, there is a problem that the response to the target machine is delayed.
[0011]
Further, in the conventional programmable sequence controller, the calculation unit 504 is required to obtain the outputs OUT1 to OUTn. Therefore, the cost required for the calculation unit 504 increases the cost of the entire apparatus and attaches the calculation unit 504. There is a problem that it is difficult to reduce the size of the apparatus due to the space required for the above.
[0012]
Therefore, the present invention has been made in view of the above circumstances, and its purpose is to reduce the response time from the input from the target machine to the output of the control signal in the programmable sequence controller, and control processing It is another object of the present invention to provide a sequence control apparatus that can realize a more rapid process, a reduction in cost, and a reduction in the size of the apparatus.
[0013]
In order to solve the above problems, the present invention provides a control signal for controlling the operation of the target machine based on a ladder circuit formed by ORing or ANDing a plurality of contacts that are turned ON / OFF by a detection signal input from the target machine. A sequence control device for outputting Ladder circuit The A sequence program expressed by an algorithm as a grid-like wiring developed in n rows and m columns A branch information storage unit that holds as branch information, a sequence table that stores all combinations of the detection signal and the branch information, and the control signals corresponding to the detection signal, and a detection input from the target machine Signal and branch information Memory And the control signal corresponding to the branch information is output to the target machine with reference to the branch information stored in the sequence table and the sequence table.
[0014]
Further, the present invention is a control method for a target machine that controls the operation of the target machine based on a ladder circuit formed by OR or ANDing a plurality of contacts that are turned ON / OFF by a detection signal output from the target machine. And said Ladder circuit The A sequence program expressed by an algorithm as a grid-like wiring developed in n rows and m columns The branching information is stored in the storage means, and all combinations of the detection signal and the branch information and the control signals corresponding thereto are stored in the storage means as a sequence table, and the detection signal is stored in the storage means. In addition to obtaining from the target machine, the control table is obtained by referring to the sequence table based on the obtained detection signal and the branch information, and is output to the target machine.
[0015]
Furthermore, the present invention provides a computer-readable recording of a sequence program for controlling the operation of the target machine based on a ladder circuit formed by OR or ANDing a plurality of contacts that are turned ON / OFF by a detection signal output from the target machine. A possible recording medium, Ladder circuit The A sequence program expressed by an algorithm as a grid-like wiring developed in n rows and m columns A step of storing in the storage means as branch information, a step of storing in the storage means as a sequence table all combinations of the detection signal and the branch information and the control signals corresponding thereto, and acquisition The sequence table is referred to based on the detected signal and the branch information, and the control signal is obtained, and the obtained control signal is output to the target machine.
[0016]
According to the present invention, since all combinations of the control output signals derived from the contact information and the branch information are obtained in advance and stored as a sequence table, when controlling the target machine By acquiring contact information and branch information and referring to these and the sequence table, a control output signal can be quickly obtained. Therefore, the time required for the arithmetic processing can be omitted, and quick sequence control can be realized. In addition, as a result of omitting the arithmetic processing, it is possible to eliminate the need for arithmetic processing means, thereby reducing the size of the apparatus.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
(Configuration of programmable sequence controller 100)
The first embodiment of the present invention will be described below. FIG. 1 is a block diagram showing a schematic configuration of a programmable sequence controller 100 according to the present embodiment.
[0018]
In the figure, a programmable sequence controller 100 includes an input circuit 1 that acquires contact information from the target machine 8, a CPU 2 that controls the entire programmable sequence controller 100, and an output circuit 3 that outputs a control signal for the target machine 8. A memory 4 for storing the sequence program 41 and the sequence table 42, a display unit 5 and an operation unit 6 for operating the programmable sequence controller 100, and an interface (IF) 7 for connecting to an external device. It is roughly composed of
[0019]
The target machine 8 includes a detection unit 81 and a drive unit 82. The detection unit 81 sends the operation state of the target machine 8 as contact information to the programmable sequence controller 100 using a contact sensor, a non-contact sensor, and various sensors such as current, voltage, and temperature. The contact information output from the detector 81 is sent to the input circuit 1 of the programmable sequence controller 100. The drive unit 82 is a drive unit such as each unit drive motor of the target machine 8, and these are controlled by a control signal output from the output circuit 3.
[0020]
The CPU 2 drives the operation unit 6 according to an operation by the user, and displays the operation state of each unit to the user via the display unit 5. Here, as the operation unit 6, various means for inputting a command to the CPU 2, such as a push button switch or an operation switch, can be employed. Moreover, as the display part 5, there exists what displays by a lamp | ramp, LED, CRT etc., for example, The operation state of each part is displayed by this display part 5. FIG. The display unit 5 can also display the operation state of the target machine 8 by displaying an input signal to the input circuit 1.
[0021]
In particular, the CPU 2 outputs the control signal of the target machine 8 with reference to the sequence table 42 for the contact information transferred from the input circuit 1 and the branch information acquired from the program 41 stored in the memory 4. To do.
(Operation of Programmable Sequence Controller 100)
The operation of the programmable sequence controller 100 configured as described above will be described. FIG. 2 is a flowchart showing the operation of the programmable sequence controller 100 according to the present embodiment.
[0022]
When the sequence control of the target machine 8 is started (S201), the CPU 2 acquires contact information from the detection unit 81 via the input circuit 1 (S202). Next, the CPU 2 acquires branch information from the sequence program 41 stored in the memory 4 (S203). Then, the CPU 2 generates an offset address from the contact information and branch information acquired in this way, refers to the sequence table 42 for the offset address (S204), and acquires coil output data. The coil output data is output from the output circuit 3 to the target machine 8 as a control signal for the target machine 8 (S205).
(Configuration of sequence table 42)
In this embodiment, the sequence table 42 is a data table in which all combinations of ON and OFF of the contact information and the output OUT for the branch information OR and AND are expressed in hexadecimal. FIG. 3 is an explanatory diagram of the sequence table 42.
[0023]
FIG. 2A shows a ladder circuit 110 having 2 rows and 2 columns of contacts and 2 outputs as an example of a ladder circuit in order to explain the sequence table 42. That is, as shown in FIG. 5A, the ladder circuit 110 is composed of contacts (switches) 9A to 9D, outputs 11A and 11B, and branch lines 10a and 10b.
[0024]
In FIG. 2A, the contacts 9A to 9C are switched ON and OFF by a signal from the detection unit 81 of the target machine 8. Further, in FIG. 6A, branch lines 10a and 10b are switched between OR connection and AND connection by turning them ON or OFF. That is, an OR connection is formed in the ON state, and an AND connection is formed in the OFF state. ON / OFF of this branch line is acquired from the sequence program 41 stored in the memory 4. In the example shown in the figure, the branch lines 10a and 10b are both in the ON state and form an OR connection.
[0025]
Contact 9C is connected to contacts 9A and 9b by OR connection, while outputs 11A and 11B are connected to contact 9C by OR connection. In FIG. 9A, the contact 9D is a closed contact that is normally OFF, and therefore there is no wiring (dotted line in the figure) that directly connects the contact 9B and the output 11B.
[0026]
Accordingly, when either the contact 9A or 9B is in the ON state and the contact 9C is in the ON state, both the outputs 11A and 11B are turned on. Further, when either the contact 9A or 9B is OFF, or when either the contact 9A or 9B is ON and the contact 9C is OFF, the outputs 11A and 11B are both OFF. In FIG. 9A, the contact 9A is in an OFF state, the contact 9B is in an ON state, and the contact 9C is in an ON state by an output from the target machine 8. Therefore, both outputs 11A and 11B are in an ON state.
[0027]
Such contact / branch information is sent to the memory 4 as an offset address signal and referred to as a sequence table 42. In this embodiment, the offset address signal has contact information (9A to 9D) described in the upper 4 bits and branch information (10a, 10b) described in the lower 2 bits. In particular,
Offset address = A, B, C, D, a, b
It is expressed by here,
Figure 0003662755
Then, in the example shown in FIG.
Figure 0003662755
It becomes.
[0028]
Then, coil output data (control signal) corresponding to this offset address is obtained from the sequence table 42. In the sequence table 42 according to this embodiment, coil output data corresponding to all patterns of the offset address is recorded. That is, as shown in FIG. 3B, offset addresses are described in the left column, and coil output data corresponding to these offset addresses are described in the right column. In the above example, since the offset address is “1B”, the corresponding coil output data is “3”.
[0029]
In this embodiment, the coil output data is represented by 2 bits because the coil outputs are two, i. In particular,
Coil output data = A, A
It is expressed by here,
Figure 0003662755
Then, in the example shown in FIG.
Figure 0003662755
It becomes. That is, in the example shown in FIG. 3A, both the coil outputs A and B are turned on.
[0030]
Furthermore, another example regarding this sequence table will be described. FIG. 4 shows a ladder circuit 120 with 2 rows and 2 columns of contacts-2 output as another example. That is, as shown in the figure, the ladder circuit 120 includes contacts (switches) 9A to 9D, outputs 11A and 11B, and branch lines 10a and 10b.
[0031]
In the figure, the contacts 9 </ b> A to 9 </ b> C are switched ON and OFF by a signal from the detection unit 81 of the target machine 8. In the same figure, since the branch line 10a forms an OR connection, the contact 9C is connected to the contacts 9A and 9b by an OR connection, and the contact 9D is an open contact that is always in an ON state. Therefore, the contact 9B and the output 11B are always connected.
[0032]
Since the branch line 10b is OFF, the output 11A is in an AND connection state with the contact 9C, and the output 11B is connected to the contacts 9A and 9B by OR connection. Therefore, the output 11A is ON when either the contact 9A or 9B is ON and 9C is ON, but the output 11B is either the contact 9A or 9B is ON. If it is ON.
[0033]
Now, the contact 9A is in the OFF state, the contact 9B is in the ON state, and the contact 9C is in the OFF state by the output from the target machine 8. Therefore, the output 11A is in an OFF state and the output 11B is in an ON state.
[0034]
Such contact / branch information is sent to the memory 4 as an offset address signal and referred to as a sequence table 42. In the example shown in FIG.
Figure 0003662755
It becomes.
[0035]
When the coil output data (control signal) corresponding to the offset address is obtained from the sequence table 42, the coil output data corresponding to the offset address “16” is “1”. Therefore, in the example shown in FIG.
Figure 0003662755
It becomes. That is, in the example shown in FIG. 4, the coil output A is in the OFF state, and the coil output A is in the ON state.
(Sequence program modification)
Next, a procedure for modifying the sequence program stored in the memory 4 will be described. This modification is performed, for example, when the operating condition of the target machine 8 is changed. FIG. 5 is an explanatory diagram of a procedure for modifying the sequence program 41 recorded in the programmable sequence controller 100.
[0036]
As shown in the figure, the sequence program 41 is modified by connecting an external computer 14 such as a personal computer via the IF 7 provided in the programmable sequence controller 100.
[0037]
Dedicated software for modifying the sequence program 41 is installed in the external computer 14. This dedicated software has a function of displaying branch information held by the sequence program 41 stored in the memory 4 on the display 14a of the external computer 14 as a ladder circuit diagram. Thereby, the user can visually grasp the branch information as a ladder circuit diagram. With this dedicated software, the program 41 in the memory 4 can be changed by operating the keyboard 14b and the mouse 14c to change the ladder circuit on the display 14a.
[0038]
In addition, when this dedicated program is executed while the programmable sequence controller 100 is in operation, ON / OFF of the contacts can be displayed on the display 14a in real time, and the operation state of the target machine 8 can be displayed by the display 14a. I can grasp it.
[Second Embodiment]
(Configuration of Programmable Sequence Controller according to Second Embodiment)
Next, a second embodiment of the present invention will be described. In the second embodiment, the contents of the sequence program 41 and the sequence table 42 stored in the memory 4 of the programmable sequence controller 100 used in the first embodiment described above are changed, and then the first embodiment. The used programmable sequence controller 100 can be used as it is.
[0039]
In this embodiment, when the scale of the ladder circuit is large, the ladder circuit is divided into predetermined unit blocks, and offset addresses and output data for the unit blocks are stored in the sequence table 42, and each unit block is stored. The control signal for the target machine 8 is obtained by sequentially performing the following ladder calculation.
[0040]
FIG. 6 is an explanatory diagram showing an operation when the maximum number of elements of the sequence ladder circuit is large when the target machine 8 is controlled by the programmable sequence controller 100 described above. FIG. 6A shows a ladder circuit 130 with 6 rows and 6 columns contacts and 6 outputs as an example of a ladder circuit diagram having a large maximum number of elements.
[0041]
As shown in FIG. 6A, when the maximum number of elements of the ladder circuit is large, the ladder circuit 130 is divided into a plurality of blocks, and a sequence operation is performed for each block. Specifically, it is divided into blocks 201 to 206 for each column. FIG. 2B shows only the block 201 among these blocks.
[0042]
As shown in FIG. 2B, the block 201 is composed of contacts 9A to 9F, branch lines 10a to 10b, and outputs 15A to 15F from the block 201. Specifically, in the block 201, the contact 9A and the output 15A and the contact 9B and the output 15B are AND-connected. Further, the contacts 9C and 9D are OR-connected to the outputs 15C and 15D when the branch line 10c is ON. Further, the contacts 9E and 9F are OR-connected to 15E and 15F when the branch line 10d is ON. Now, the contacts 9A, 9C, 9F are in an ON state, and the contacts 9B, 9D, 9E are in an OFF state.
[0043]
Therefore, the offset address data in the block 201 is
Figure 0003662755
It becomes.
[0044]
The block output corresponding to this offset address is stored in a sequence table 42 as shown in FIG. According to the sequence table 42, the output data corresponding to the offset address “525” is “2F”.
[0045]
More specifically, as shown in FIG. 6A, for the block outputs 15A to 15F, 15B is in an OFF state, and all other block outputs are ON. That is,
Figure 0003662755
It is.
[0046]
As described above, the sequence table 42 stores all combinations of the offset address and the output data to the next block. By referring to the sequence table 42, the next block can be processed from each block without performing an operation. Output can be obtained.
[0047]
Using the output result from the block 201 thus obtained, the output of the block 202, which is the next block, is obtained. That is, an AND operation is performed on the output “2F” from the block 201 and the contact information. An offset address is obtained from the result obtained by the AND operation and the branch information for the block 202.
[0048]
As described above, the output from the block 201 is “1,0,1,1,1,1 (binary)”. Further, in the block 202, the contacts 9G and 9H are OFF, the contacts 9C and 9E are open contacts, and all other contacts are closed contacts. Therefore, the contact information in the block 202 is “0”. , 0,1,0,1,0 (binary) ". Therefore, the result of these AND operations is “0,0,1,0,1,0”. Further, the branch information in the block 202 is OR-connected in the upper four rows. Therefore, the offset address in block 202 is
Figure 0003662755
It becomes. The output data to the next column corresponding to the offset address “15E” is “3E” from the sequence table 42. Similarly, when the outputs of the blocks 203 to 206 are obtained, the outputs of the respective blocks are “20”, “3F”, “3E”, and “1C” as shown in FIG. . Of these, the output from the block 206 obtained last is coil output data of the ladder circuit. In this example, the output from block 206 is “1C”.
Figure 0003662755
It becomes.
[0049]
According to the programmable sequence controller according to the second embodiment, since the coil output data to be obtained by the calculation of the ladder circuit is stored in advance in the sequence table, the coil output can be obtained without requiring the calculation.
[0050]
In particular, in the present embodiment, the ladder circuit having the largest number of elements is divided into a plurality of blocks, and the block output is obtained for each block. Therefore, the sequence table can be referred to efficiently. At this time, since one sequence table can be used repeatedly, the memory capacity for storing the sequence table can be reduced.
(Operation of the programmable sequence controller according to the second embodiment)
Next, the operation of the programmable sequence controller according to the present embodiment will be described in detail. FIG. 7 is a flowchart showing the operation of the programmable sequence controller according to the present embodiment.
[0051]
When the sequence control of the target machine 8 is started (S601), the CPU 2 acquires contact information from the detection unit 81 via the input circuit 1 (S602). Next, the CPU 2 performs a ladder calculation for the block 201 in the first column.
[0052]
First, an AND operation is performed on the input value for the block 201 and the contact information (S603). At this time, since the block 201 is in the first column, all input values are ON values. Thereafter, branch information in the block 201 is acquired from the sequence program 41 stored in the memory 4 (S604). Then, the CPU 2 generates an offset address from the result of the AND operation and the branch information, refers to the sequence table 42 for this offset address (S605), and acquires coil output data (S606).
[0053]
Since the output value of the block 201 thus obtained becomes the input value of the next block 202, the block output value is substituted into the input value of the next block (S607), and the ladder calculation of the next block 202 is performed. (S608).
[0054]
By repeating the steps from S603 to S607, ladder calculation processing is performed for all the blocks 202 to 206. Since the coil output from the last block 206 becomes a control signal for the target machine 8, this coil output data is output as a control signal from the output circuit 3 to the target machine 8 (S609), and the control is terminated. (S610).
(Example of change)
In the second embodiment, the ladder circuit is divided for each column, but the present invention is not limited to this. For example, it can be divided into an upper stage and a lower stage, and the calculation can be performed for each stage.
[Computer-readable recording medium recording a sequence program]
The control of the target machine 8 in the first and second embodiments described above can be software expressed in a predetermined program language. The software may be related to, for example, a well-known OS or a dedicated OS, or may not be related. Regarding the OS, even if the OS bears a part of the functions of the sequence program of the present invention, it is included in the present invention.
The software is readable by a computer such as a magnetic recording medium 801 such as a floppy disk, an optical disk 802 such as a CD-R, CD-RW, or DVD, a RAM card 803, a cassette tape 804, etc. as shown in FIG. It can be recorded on a recording medium. The computer-readable recording medium includes, for example, a hard disk of a server computer in a network constructed by a LAN. In this case, an embodiment in which a sequence program stored in a hard disk or the like of a server computer is called and executed by a terminal computer is also included in the embodiment of the present invention.
[0055]
According to such recording media 801 to 804, the sequence control program can be easily stored and transported. In addition, the target machine 8 can be controlled using the PC 805 by connecting the target machine 8 to the PC 805 and executing a sequence control program on the personal computer (PC) 805 or the like via this recording medium. Further, the operation of the target machine can be simulated by executing the sequence control program of the present invention on the PC 805 and giving virtual detection information to the program.
[0056]
【The invention's effect】
According to the sequence control device of the present invention, in the programmable sequence controller, the response time from the input from the target machine to the output of the control signal is shortened, the control processing is made faster, and the cost is reduced. Reduction and downsizing of the apparatus can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a programmable sequence controller according to a first embodiment of the present invention.
FIG. 2 is a flowchart showing the operation of the programmable sequence controller according to the first embodiment of the present invention.
FIG. 3 is an explanatory diagram showing an operation of the programmable sequence controller according to the first embodiment of the present invention, (a) is a ladder circuit diagram according to the present embodiment, and (b) shows the contents of the sequence table. FIG.
FIG. 4 is an explanatory diagram showing another operation of the programmable sequence controller according to the first embodiment of the present invention.
FIG. 5 is a block diagram showing a configuration when modifying a sequence program in the programmable sequence controller according to the first embodiment of the present invention.
FIG. 6 is an explanatory diagram showing an operation of a programmable sequence controller according to a second embodiment of the present invention, (a) is a ladder circuit diagram according to the present embodiment, and (b) is a diagram in (a). It is the figure which expanded and showed only the block 201 to show, (c) is a figure which shows the content of the sequence table.
FIG. 7 is a flowchart showing the operation of the programmable sequence controller according to the second embodiment of the present invention.
FIG. 8 is an explanatory diagram showing a computer-readable recording medium recording software in which the operation of the programmable sequence controller according to the first and second embodiments of the present invention is programmed.
FIG. 9 is an explanatory diagram of a conventional programmable sequence controller.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Input circuit, 2 ... CPU, 3 ... Output circuit, 4 ... Memory, 5 ... Display part, 6 ... Operation part, 7 ... Interface, 8 ... Target machine, 81 ... Detection part, 82 ... Drive part, 100 ... Programmable Sequence controller

Claims (7)

対象機械から入力される検出信号によってON・OFFする複数の接点をOR又はAND接続してなるラダー回路に基づき、前記対象機械の動作を制御する制御信号を出力するシーケンス制御装置であって、
前記ラダー回路n行m列で展開される格子状の配線としてアルゴリズムによって表現したシーケンスプログラムを分岐情報として保持する分岐情報記憶部と、
前記検出信号及び前記分岐情報と、これらに対応する前記制御信号との全ての組み合わせを格納するシーケンステーブルとを有し、
前記対象機械から入力される検出信号及び前記分岐情報記憶部に記憶された分岐情報と前記シーケンステーブルとを参照し、該検出信号及び該分岐情報に対応する制御信号を前記対象機械に対して出力することを特徴とするシーケンス制御装置。
A sequence control device that outputs a control signal for controlling the operation of the target machine based on a ladder circuit formed by OR or ANDing a plurality of contacts that are turned ON / OFF by a detection signal input from the target machine,
A branch information storage unit that holds, as branch information, a sequence program in which the ladder circuit is expressed by an algorithm as a grid-like wiring developed in n rows and m columns ;
A sequence table storing all combinations of the detection signal and the branch information and the control signals corresponding to the detection signal and the branch information;
The detection signal input from the target machine, the branch information stored in the branch information storage unit and the sequence table are referred to, and the control signal corresponding to the detection signal and the branch information is output to the target machine. A sequence control device.
請求項1に係るシーケンス制御装置において、
前記ラダー回路を所定の単位ブロックに分割し、
前記シーケンステーブルは、各単位ブロックに入力される前記検出信号及び前記分岐情報と、これらに対応する前記ブロックからの出力との全ての組み合わせを格納し、
前記シーケンステーブルを参照することによって、ある単位ブロックについての出力を求め、この出力から次の単位ブロックの出力を求め、これを繰り返すことによって全ての単位ブロックについての出力を求め、最後の単位ブロックからの出力を前記制御信号として前記対象機械に出力することを特徴とするシーケンス制御装置。
In the sequence control device according to claim 1,
Dividing the ladder circuit into predetermined unit blocks;
The sequence table stores all combinations of the detection signal and the branch information input to each unit block, and the output from the block corresponding to these,
By referring to the sequence table, the output of a certain unit block is obtained, the output of the next unit block is obtained from this output, the output for all unit blocks is obtained by repeating this, and the output from the last unit block is obtained. Is output to the target machine as the control signal.
請求項1又は2に係るシーケンス制御装置であって、
前記分岐情報記憶部に格納された分岐情報を、前記対象機械の動作条件に応じて変更するための操作手段を有することを特徴とするシーケンス制御装置。
A sequence control device according to claim 1 or 2,
A sequence control apparatus comprising: an operation unit for changing branch information stored in the branch information storage unit according to an operating condition of the target machine.
対象機械から出力される検出信号によってON・OFFする複数の接点をOR又はAND接続してなるラダー回路に基づき、前記対象機械の動作を制御する対象機械の制御方法であって、
前記ラダー回路n行m列で展開される格子状の配線としてアルゴリズムによって表現したシーケンスプログラムを分岐情報として記憶手段に格納しておくとともに、前記検出信号及び前記分岐情報と、これらに対応する前記制御信号との全ての組み合わせをシーケンステーブルとして前記記憶手段に格納しておき、
前記検出信号を前記対象機械から取得するとともに、この取得した検出信号と前記分岐情報に基づいて前記シーケンステーブルを参照し、前記制御信号を求め、これを前記対象機械に出力する
ことを特徴とする対象機械の制御方法。
A control method of a target machine for controlling the operation of the target machine based on a ladder circuit formed by OR or ANDing a plurality of contacts that are turned ON / OFF by a detection signal output from the target machine,
A sequence program expressing the ladder circuit by an algorithm as a grid-like wiring developed in n rows and m columns is stored in a storage means as branch information, and the detection signal and the branch information and the corresponding to the detection signal and the branch information are stored. All combinations with control signals are stored in the storage means as a sequence table,
The detection signal is acquired from the target machine, the control table is obtained by referring to the sequence table based on the acquired detection signal and the branch information, and the control signal is output to the target machine. Control method of the target machine.
請求項4に係る対象機械の制御方法において、
前記ラダー回路を所定の単位ブロックに分割し、
前記シーケンステーブルは、各単位ブロックに入力される前記検出信号及び前記分岐情報と、これらに対応する前記ブロックからの出力との全ての組み合わせを格納し、
前記シーケンステーブルを参照することによって、ある単位ブロックについての出力を求め、この出力から次の単位ブロックの出力を求め、これを繰り返すことによって全ての単位ブロックについての出力を求め、最後の単位ブロックからの出力を前記制御信号として前記対象機械に出力することを特徴とする対象機械の制御方法。
In the control method of the target machine according to claim 4,
Dividing the ladder circuit into predetermined unit blocks;
The sequence table stores all combinations of the detection signal and the branch information input to each unit block, and the output from the block corresponding to these,
By referring to the sequence table, the output of a certain unit block is obtained, the output of the next unit block is obtained from this output, the output for all unit blocks is obtained by repeating this, and the output from the last unit block is obtained. Is output to the target machine as the control signal.
対象機械から出力される検出信号によってON・OFFする複数の接点をOR又はAND接続してなるラダー回路に基づき、前記対象機械の動作を制御するシーケンスプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記ラダー回路n行m列で展開される格子状の配線としてアルゴリズムによって表現したシーケンスプログラムを分岐情報として記憶手段に格納しておくステップと、
前記検出信号及び前記分岐情報と、これらに対応する前記制御信号との全ての組み合わせをシーケンステーブルとして前記記憶手段に格納しておくステップと、
取得した検出信号と前記分岐情報に基づいて前記シーケンステーブルを参照し、前記制御信号を求めるステップと、
求められた制御信号を前記対象機械に出力するステップと
を含むことを特徴とするシーケンスプログラムを記録したコンピュータ読み取り可能な記録媒体。
A computer-readable recording medium on which a sequence program for controlling the operation of the target machine is recorded based on a ladder circuit in which a plurality of contacts that are turned ON / OFF by a detection signal output from the target machine are connected by OR or AND. And
Storing a sequence program representing the ladder circuit in an algorithm as a grid-like wiring developed in n rows and m columns in a storage means as branch information;
Storing all combinations of the detection signal and the branch information and the control signals corresponding to them in the storage means as a sequence table;
Referring to the sequence table based on the acquired detection signal and the branch information, and obtaining the control signal;
And a step of outputting the obtained control signal to the target machine. A computer-readable recording medium on which a sequence program is recorded.
請求項6に係るシーケンスプログラムを記録したコンピュータ読み取り可能な記録媒体において、
前記シーケンステーブルは、前記ラダー回路を分割してなる所定の単位ブロックに入力される前記検出信号及び前記分岐情報と、これらに対応する前記ブロックからの出力との全ての組み合わせを格納したデータ構造をなし、
前記シーケンスプログラムは、前記シーケンステーブルを参照することによって、ある単位ブロックについての出力を求めるステップと、
この単位ブロックの出力から次の単位ブロックの出力を求めるステップとを含み、
これらのステップを繰り返すことによって全ての単位ブロックについての出力を求めることを特徴とするシーケンスプログラムを記録したコンピュータ読み取り可能な記録媒体。
In a computer-readable recording medium in which the sequence program according to claim 6 is recorded,
The sequence table has a data structure storing all combinations of the detection signal and the branch information input to a predetermined unit block obtained by dividing the ladder circuit, and the output from the block corresponding thereto. None,
The sequence program obtains an output for a certain unit block by referring to the sequence table;
Obtaining the output of the next unit block from the output of this unit block,
A computer-readable recording medium on which a sequence program is recorded, characterized in that outputs for all unit blocks are obtained by repeating these steps.
JP37150498A 1998-12-25 1998-12-25 Sequence control device Expired - Lifetime JP3662755B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37150498A JP3662755B2 (en) 1998-12-25 1998-12-25 Sequence control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37150498A JP3662755B2 (en) 1998-12-25 1998-12-25 Sequence control device

Publications (2)

Publication Number Publication Date
JP2000200105A JP2000200105A (en) 2000-07-18
JP3662755B2 true JP3662755B2 (en) 2005-06-22

Family

ID=18498822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37150498A Expired - Lifetime JP3662755B2 (en) 1998-12-25 1998-12-25 Sequence control device

Country Status (1)

Country Link
JP (1) JP3662755B2 (en)

Also Published As

Publication number Publication date
JP2000200105A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
JP2007004734A (en) Information processing system, information processing method and computer program
JPH08235130A (en) Parallel processor
JPH11126215A (en) Delay analytical result display device
JP3662755B2 (en) Sequence control device
JPH025102A (en) Input system for pc rudder graphic
JP4465176B2 (en) Editor device, program for causing computer to function as editor device, and recording medium
WO2020213129A1 (en) Debugging assistance device, debugging assistance method and debugging assistance program
JP4756317B2 (en) Image editing device
KR200214646Y1 (en) A complex system having several sound controller and graphic controller
JP4433144B2 (en) Simulated failure test method and simulated failure test program
KR20170085600A (en) Engineering tool program and engineering tool
KR20020007035A (en) A complex system having several sound controller and graphic controller
JP2023154349A (en) Module management apparatus, method, and program
JPH0512284A (en) Computer system
JPH1114409A (en) Measuring system
JPH10187849A (en) Data string processor
JPH11212606A (en) Programming device and program monitoring device
JP2023119717A (en) Control device and program
JP2003202906A (en) Output pause setting device for programmable controller, computer program for making computer function as output pause setting device, and recording medium with the program recorded thereon
JPH0648467B2 (en) Power control device
JPH05297840A (en) Flat display device
JP2010152695A (en) Display control apparatus and method, program, and recording medium
JPH08340457A (en) Processor and method for image processing
JP2002044504A (en) Camera controller and its method
JPH06202920A (en) Data converting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 9

EXPY Cancellation because of completion of term