JP3661778B2 - デュアルバンド増幅器 - Google Patents
デュアルバンド増幅器 Download PDFInfo
- Publication number
- JP3661778B2 JP3661778B2 JP2001138626A JP2001138626A JP3661778B2 JP 3661778 B2 JP3661778 B2 JP 3661778B2 JP 2001138626 A JP2001138626 A JP 2001138626A JP 2001138626 A JP2001138626 A JP 2001138626A JP 3661778 B2 JP3661778 B2 JP 3661778B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- circuit
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信などの無線通信用の装置に用いられる増幅器に関し、特に、２種類の周波数信号を処理するデュアルバンド増幅器に関する。
【０００２】
【従来の技術】
近年の移動体通信分野における技術の進歩は目覚しい。国内では、８００ＭＨｚ帯及び１．５ＧＨｚの無線周波数を使用したＰＤＣシステムや１．９ＧＨｚ帯の無線周波数を使用したＰＨＳシステムのサービスが開始されている。また、１．９ＧＨｚ帯を使用するＷ−ＣＤＭＡシステムはサービス開始に向けて装置開発等が行われている。
【０００３】
海外では、欧州を中心として、０．８ＧＨｚ帯の無線周波数を使用したＧＳＭシステムのサービスが行われている。また、米国においては、０．８ＧＨｚ帯を使用したＩＳ−９５システムのサービスが行われている。
【０００４】
上述したように、国内及び海外には、異なる方式を採用した様々な移動体通信システムが存在する。そして、各移動体通信システムのサービスは、それぞれに特徴を有している。また、各移動体通信システムのサービスエリアは互いに異なる場合がある。そのため、複数の移動体通信システムのサービスを利用可能な携帯端末を要求する声が高まっている。２つの移動体通信システムのサービスを利用可能な携帯端末はデュアルモード携帯端末と呼ばれている。
【０００５】
サービスエリアが同じか或は重複する各移動体通信システムには、それぞれに使用可能な周波数帯が割り当てられている。したがって、移動体通信システム毎に使用周波数帯が異なる場合がある。
【０００６】
携帯端末の送信機や受信機で使用される増幅器では、送受信する信号の周波数により整合条件が異なる。そのため、デュアルモード携帯端末の送信機や受信機の増幅器は、周波数毎に異なる２つの増幅回路を備えている。このような増幅器はデュアルバンド増幅器と呼ばれている。また、デュアルバンド増幅器は、低消費電力化のため、非動作状態にある一方の増幅回路の電流を遮断する切替え機能を有することが好ましい。
【０００７】
従来のデュアルバンド増幅器は、各増幅回路に供給するバイアス電圧や電源電圧を切替える回路を有し、それにより増幅回路を切替えていた。
【０００８】
図７は、従来の、各増幅回路に供給するベースバイアス電圧を切り替える回路を有するディアルバンド増幅器の構成例を示す概略回路図である。
【０００９】
図７に示された従来のデュアルバンド増幅器は、入力整合回路７１１，７１２、出力整合回路７２１，７２２、バイアス供給切替え回路７３、トランジスタＴｒ７１，Ｔｒ７２、インダクタＬ７１，Ｌ７２及び抵抗ＲＢ７１，ＲＢ７２を有している。
【００１０】
入力整合回路７１１には一方の入力信号ＩＮ１が入力している。入力整合回路７１１の出力はトランジスタＴｒ７１のベースに接続されている。また、トランジスタＴｒ７１のベースには抵抗ＲＢ７１の一方の端子が接続されている。抵抗ＲＢ７１の他方の端子はバイアス供給切替え回路７３の一方の出力に接続されている。トランジスタＴｒ７１のコレクタは、インダクタＬ７１の一方の端子と、出力整合回路７２１の入力とに接続されている。出力整合回路７２１は一方の出力ＯＵＴ１を出力している。
【００１１】
入力整合回路７１２には他方の入力信号ＩＮ２が入力している。入力整合回路７１２の出力はトランジスタＴｒ７２のベースに接続されている。また、トランジスタＴｒ７２のベースには抵抗ＲＢ７２の一方の端子が接続されている。抵抗ＲＢ７１の他方の端子はバイアス供給切替え回路７３の他方の出力に接続されている。トランジスタＴｒ７２のコレクタは、インダクタＬ７２の一方の端子と、出力整合回路７２２の入力とに接続されている。出力整合回路７２２は他方の出力ＯＵＴ２を出力している。
【００１２】
バイアス供給切替え回路７３とインダクタＬ７１，Ｌ７２の他方の端子には電源Ｖｃｃが供給されている。トランジスタＴｒ７１，Ｔｒ７２のエミッタは接地されている。バイアス供給切替え回路７３には切替え制御信号ＳＷが入力している。
【００１３】
トランジスタＴｒ７１，Ｔｒ７２は周波数の異なる２つの入力信号ＩＮ１，ＩＮ２をそれぞれ増幅するトランジスタである。
【００１４】
バイアス供給切替え回路７３は、切替え制御信号ＳＷの電圧に応じて、トランジスタＴｒ１またはトランジスタＴｒ２のいずれかのベースにバイアスを供給する。
【００１５】
図８は、従来の、各増幅回路に供給する電源電圧を切り替える回路を有するデュアルバンド増幅器の構成例を示す概略回路図である。
【００１６】
図８に示された従来のデュアルバンド増幅器は、入力整合回路８１１，８１２、出力整合回路８２１，８２２、電源電圧供給切替え回路８３、トランジスタＴｒ８１，Ｔｒ８２、インダクタＬ８１，Ｌ８２及び抵抗ＲＢ８１，ＲＢ８２を有する。
【００１７】
入力整合回路８１１には一方の入力信号ＩＮ１が入力している。入力整合回路８１１の出力はトランジスタＴｒ８１のベースに接続されている。また、トランジスタＴｒ８１のベースには抵抗ＲＢ８１の一方の端子が接続されている。抵抗ＲＢ８１の他方の端子はトランジスタＴｒ８１のコレクタに接続されている。また、トランジスタＴｒ８１のコレクタは、インダクタＬ８１の一方の端子と、出力整合回路８２１の入力とに接続されている。出力整合回路８２１は一方の出力ＯＵＴ１を出力している。インダクタＬ８１の他方の端子には電源電圧供給切替え回路８３の一方の出力が供給されている。
【００１８】
入力整合回路８１２には他方の入力信号ＩＮ２が入力している。入力整合回路８１２の出力はトランジスタＴｒ８２のベースに接続されている。また、トランジスタＴｒ８２のベースには抵抗ＲＢ８２の一方の端子が接続されている。抵抗ＲＢ８２の他方の端子はトランジスタＴｒ８２のコレクタに接続されている。また、トランジスタＴｒ８２のコレクタは、インダクタＬ８２の一方の端子と、出力整合回路８２２の入力とに接続されている。出力整合回路８２２は他方の出力ＯＵＴ２を出力している。インダクタＬ８２の他方の端子には電源電圧供給切替え回路８３の他方の出力が供給されている。
【００１９】
電源電圧供給切替え回路８３には電源Ｖｃｃが供給されている。トランジスタＴｒ７１，Ｔｒ７２のエミッタは接地されている。電源電圧供給切替え回路８３には切替え制御信号ＳＷが入力している。
【００２０】
トランジスタＴｒ８１，Ｔｒ８２は周波数の異なる２つの入力信号ＩＮ１，ＩＮ２をそれぞれ増幅するトランジスタである。
【００２１】
電源電圧供給切替え回路８３は、切替え制御信号ＳＷの電圧に応じて、トランジスタＴｒ１またはトランジスタＴｒ２のいずれかに電源電圧を供給する。
【００２２】
図９は、従来の、切り替え回路を有しないデュアルバンド増幅器の構成例を示す概略回路図である。
【００２３】
図９に示された従来のデュアルバンド増幅器は、入力整合回路９１１，９１２、出力整合回路９２１，９２２、トランジスタＴｒ９１，Ｔｒ９２、インダクタＬ９１，Ｌ９２及び抵抗ＲＢ９１，ＲＢ９２，ＲＥＥを有する。
【００２４】
入力整合回路９１１には一方の入力信号ＩＮ１が入力している。入力整合回路９１１の出力はトランジスタＴｒ９１のベースに接続されている。また、トランジスタＴｒ９１のベースには抵抗ＲＢ９１の一方の端子が接続されている。抵抗ＲＢ９１の他方の端子はトランジスタＴｒ９１のコレクタに接続されている。また、トランジスタＴｒ９１のコレクタは、インダクタＬ９１の一方の端子と、出力整合回路９２１の入力とに接続されている。出力整合回路９２１は一方の出力ＯＵＴ１を出力している。
【００２５】
入力整合回路９１２には他方の入力信号ＩＮ２が入力している。入力整合回路９１２の出力はトランジスタＴｒ９２のベースに接続されている。また、トランジスタＴｒ９２のベースには抵抗ＲＢ９２の一方の端子が接続されている。抵抗ＲＢ９２の他方の端子には切替え制御信号ＳＷが入力している。トランジスタＴｒ９２のコレクタは、インダクタＬ９２の一方の端子と、出力整合回路９２２の入力とに接続されている。出力整合回路９２２は他方の出力ＯＵＴ２を出力している。
【００２６】
インダクタＬ９１，Ｌ９２の他方の端子には電源Ｖｃｃが供給されている。トランジスタＴｒ９１，Ｔｒ９２のエミッタには抵抗ＲＥＥの一方の端子が接続されている。抵抗ＲＥＥの他方の端子は接地されている。
【００２７】
トランジスタＴｒ９１，Ｔｒ９２は、周波数の異なる２つの入力信号ＩＮ１，ＩＮ２をそれぞれ増幅するトランジスタである。
【００２８】
トランジスタＴｒ２のベースには切替え制御信号ＳＷにより制御電圧Ｖｓｗが印加される。トランジスタＴｒ１のベースバイアスは、そのコレクタからベース抵抗である抵抗ＲＢ９１を介して供給される。
【００２９】
図９のデュアルバンド増幅器は、エミッタ抵抗である抵抗ＲＥＥの電圧降下を利用して増幅回路を切り替えるため、図７及び図８のような特別な切替え回路を要しない。
【００３０】
【発明が解決しようとする課題】
図７に示したデュアルバンド増幅器はバイアス供給切替え回路７３を必要とし、回路規模が大きいため、小型軽量化が要求される携帯端末等において、それらが設計上の負担となっていた。
【００３１】
図８に示したデュアルバンド増幅器は電源電圧供給切替え回路８３が必要であり、図７の場合と同様に、携帯端末等の小型軽量化が阻害されていた。
【００３２】
図９に示したデュアルバンド増幅器は、特別な切替え回路を要しない。
【００３３】
しかし、図９のデュアルバンド増幅器では、エミッタ抵抗である抵抗ＲＥＥを設けたことにより利得が劣化し、雑音が増大する。そのため、実際には、抵抗ＲＥＥと並列に１０ｐＦ以上という大きな容量のキャパシタＣＣを設ける必要がある。１０ｐＦ以上の容量のキャパシタＣＣは回路面積が大きいため、図９のデュアルバンド増幅器の回路規模（面積）は大きく、そのため携帯端末等の小型軽量化が阻害されていた。
【００３４】
本発明の目的は、小さな回路規模で、非動作状態の増幅回路の電流を遮断可能なデュアルバンド増幅器を提供することである。
【００３５】
【課題を解決するための手段】
上記目的を達成するために、本発明のデュアルバンド増幅器は、
第１の入力部と第１の出力部を備え、第１の入力信号を増幅する第１のトランジスタと、
第２の入力部と第２の出力部とを備え、周波数が前記第１の入力信号と異なる第２の入力信号を増幅する第２のトランジスタと、
前記第２のトランジスタの前記第２の出力部と電源との間に接続された第１の抵抗と、
前記第２のトランジスタの前記第２の出力部と前記第１の抵抗との接続点に一方の端子が接続され、他方の端子が前記第１のトランジスタの前記第１の入力部に接続された第１の入力バイアス回路と、
前記第２のトランジスタの前記第２の入力部に接続された第２の入力バイアス回路とを有している。
また、本発明の他のデュアルバンド増幅器は、
第１の入力信号がベースから入力されコレクタから増幅信号を取り出す第１のトランジスタと、
電源との間に第１の抵抗が接続され、周波数が前記第１の入力信号と異なる第２の入力信号がベースから入力されコレクタから増幅信号を取り出す第２のトランジスタと、
前記第２のトランジスタの前記第１の抵抗との接続点から前記第１のトランジスタにベースバイアス電圧を供給する第１のベースバイアス供給回路と、
前記第２のトランジスタにベースバイアス電圧を供給する第２のベースバイアス供給回路とを有している。
【００３６】
本発明によれば、回路規模の小さいベースバイアス供給回路を設けるだけで、十分な利得が得られ雑音の少ない増幅が可能である。
【００３７】
本発明の実施態様によれば、前記第１のベースバイアス供給回路が、前記接続点と前記第１のトランジスタのベースの間に接続された第２の抵抗である。
【００３８】
本発明の他の態様によれば、前記第１のベースバイアス供給回路がカレントミラー回路である。
【００３９】
本発明の実施態様によれば、前記第２のトランジスタのベースバイアス電圧が制御信号により外部から供給されており、該制御信号の電圧に従って前記第１のトランジスタまたは前記第２のトランジスタのいずれか一方の電流を遮断する。
【００４０】
本発明の実施態様によれば、前記第１及び第２のトランジスタの入力及び出力に、それぞれ整合回路を有する。
【００４１】
本発明の実施態様によれば、前記第１及び第２のトランジスタと前記第１のベースバイアス供給回路が集積化されている。
【００４２】
したがって、パッド面積が従来のデュアルバンド増幅器より縮小される。また、第１の抵抗が外付けなので、デュアルバンド増幅器の特性を容易に最適化することができる。
【００４５】
【発明の実施の形態】
本発明の一実施形態について図面を参照して詳細に説明する。
【００４６】
図１は本発明の一実施形態のデュアルバンド増幅器の構成を示す概略回路図である。本実施形態のデュアルバンド増幅器は周波数の異なる２つの入力信号ＩＮ１，ＩＮ２を入力とし、切替え制御信号ＳＷにより選択されたいずれか一方を増幅し、選択された入力信号に対応する出力信号ＯＵＴ１，ＯＵＴ２として出力するものである。
【００４７】
本実施形態のデュアルバンド増幅器は、入力整合回路１１１，１１２、出力整合回路１２１，１２２、トランジスタＴｒ１１，Ｔｒ１２、インダクタＬ１１，Ｌ１２及び抵抗ＲＢ１１，ＲＢ１２，ＲＬＣ１を有する。
【００４８】
入力整合回路１１１には一方の入力信号ＩＮ１が入力している。入力整合回路１１１の出力はトランジスタＴｒ１１のベースに接続されている。また、トランジスタＴｒ１１のベースには抵抗ＲＢ１１の一方の端子が接続されている。トランジスタＴｒ１１のコレクタは、インダクタＬ１１の一方の端子と、出力整合回路１２１の入力とに接続されている。出力整合回路１２１は一方の出力ＯＵＴ１を出力している。インダクタＬ１１の他方の端子には電源Ｖｃｃが供給されている。
【００４９】
入力整合回路１１２には他方の入力信号ＩＮ２が入力している。入力整合回路１１２の出力はトランジスタＴｒ１２のベースに接続されている。また、トランジスタＴｒ１２のベースには抵抗ＲＢ１２の一方の端子が接続されている。抵抗ＲＢ１２の他方の端子には切替え制御信号ＳＷが入力している。トランジスタＴｒ１２のコレクタは、インダクタＬ１２の一方の端子と、出力整合回路９２２の入力と、抵抗ＲＢ１１の他方の端子に接続されている。出力整合回路９２２は他方の出力ＯＵＴ２を出力している。インダクタＬ１２の他方の端子は、抵抗ＲＬＣ１の一方の端子に接続されている。抵抗ＲＬＣ１の他方の端子には電源Ｖｃｃが供給されている。
【００５０】
トランジスタＴｒ１１，Ｔｒ１２のエミッタは接地されている。
【００５１】
トランジスタＴｒ１１，Ｔｒ１２は周波数の異なる２つの入力信号ＩＮ１，ＩＮ２をそれぞれ増幅するトランジスタである。トランジスタＴｒ１２のコレクタと電源Ｖｃｃとの間には抵抗ＲＬＣ１と負荷素子としてのインダクタＬ１２が接続されており、そのコレクタが抵抗ＲＢ１１を介してトランジスタＴｒ１１のベースにバイアス電圧を供給している。そのため、切替え制御信号ＳＷに応じて、トランジスタＴｒ１１或はトランジスタＴｒ１２のいずれかの電流が遮断される。
【００５２】
図２は、切替え制御信号ＳＷの電圧Ｖｓｗと、２つのトランジスタＴｒ１１，Ｔｒ１２を流れるコレクタ電流の関係を示すグラフである。
【００５３】
図１に示されたデュアルバンド増幅器の動作について説明する。
【００５４】
切替え制御信号ＳＷの電圧Ｖｓｗが小さく、トランジスタＴｒ１２のベース電圧がトランジスタＴｒ１２のオン電圧に達しない場合、トランジスタＴｒ１２にコレクタ電流が流れない。その場合、トランジスタＴｒ１２のコレクタ電圧ＶＣ２はほぼ電源Ｖｃｃの電圧と等しくなるので、トランジスタＴｒ１１のベースにはオン電圧を超える十分な電圧が印加され、トランジスタＴｒ１１にコレクタ電流が流れる。図２を参照すると、▲１▼の領域では電圧Ｖｓｗが小さいので、トランジスタＴｒ１１にコクレタ電流が流れ、トランジスタＴｒ１２にコレクタ電流が流れていない。
【００５５】
切替え制御信号ＳＷの電圧Ｖｓｗが大きく、トランジスタＴｒ１２のベース電圧がトランジスタＴｒ１２のオン電圧に達している場合、トランジスタＴｒ１２にコレクタ電流が流れる。その場合、抵抗ＲＬＣ１における電圧降下によりトランジスタＴｒ１２のコレクタ電圧ＶＣ２が低下するので、トランジスタＴｒ１１のベース電圧はオン電圧に達しず、トランジスタＴｒ１１にはコレクタ電流が流れない。図２を参照すると、▲３▼の領域では電圧Ｖｓｗが大きいので、トランジスタＴｒ１１にコレクタ電流が流れず、トランジスタＴｒ１２にコレクタ電流が流れている。
【００５６】
なお、図２の▲２▼の領域は▲１▼の領域と▲３▼の領域の間の遷移状態であり、切替えの途中では一時的に２つのトランジスタＴｒ１１，Ｔｒ１２の両方にコレクタ電流が流れている。
【００５７】
なお、抵抗ＲＬＣ１の値は、切替え制御信号が“ハイ”のとき、即ち、トランジスタＴｒ１２をオンにしようとするときの電圧Ｖｓｗ（Ｖｓｗｏ）が図２の▲３▼の領域内となるように定められている。このとき、トランジスタＴｒ１１，Ｔｒ１２のベース電圧は以下の式を満足する必要ある。
【００５８】
【数１】
【００５９】
式（１）及び（２）において、ＶON1，ＶON2は各トランジスタＴｒ１，Ｔｒ２のオン電圧である。ＩB1，ＩB2は各トランジスタＴｒ１１，Ｔｒ１２のベース電流である。ＩC2はトランジスタＴｒ１２のコレクタ電流である。
【００６０】
抵抗ＲＬＣ１が大きいほど、図２の▲２▼の領域は狭くなるが、抵抗ＲＬＣ１による電圧降下が大きくなる。抵抗ＲＬＣ１による電圧降下が大きすぎると、トランジスタＴｒ１２のコレクタ容量が影響を受け、トランジスタＴｒ１２の利得が低下する。ＶC2limは利得の低下を考慮したトランジスタＴｒ１２のコレクタ電圧ＶＣ２の下限値であり、デバイス構造により異なった値となる。そのため、抵抗ＲＬＣ１の値には最適値が存在する。
【００６１】
なお、抵抗ＲＬＣ１を可変抵抗器としてもよく、その場合、抵抗ＲＬＣ１の抵抗値を変更することにより容易に最適化を行うことができる。
【００６２】
以上に説明したように、本実施形態のデュアルバンド増幅器はコレクタ抵抗ＲＬＣ１の電圧降下を利用して切り替えを行なう。
【００６３】
本実施形態によれば、コレクタ抵抗ＲＬＣ１を追加しただけの回路により切替え動作が可能なので、デュアルバンド増幅器の回路の小型化が可能である。
【００６４】
図３は、本実施形態のデュアルバンド増幅器を集積化した場合の構成を示す図である。図３に示すように、本実施形態のデュアルバンド増幅器の、トランジスタＴｒ１１，Ｔｒ１２及び抵抗ＲＢ１１の部分を集積化して集積回路５とする場合、パッド６は５個となる。
【００６５】
これに対して、図７及び図８に示した従来のデュアルバンド増幅器を同様に集積化した場合、ベースバイアス供給切替え回路や電源電圧供給切替え回路があるため、６個のパッドが必要である。
【００６６】
本実施形態によれば、パッド面積が従来のデュアルバンド増幅器より縮小されるので、更に小型化が可能である。
【００６７】
本実施形態のデュアルバンド増幅器の具体的な実施例について説明する。
【００６８】
ここでは本発明の実施例として、ＧａＡｓ系ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す）により、８００ＭＨｚと１．５ＧＨｚの２つの周波数の信号を増幅するデュアルバンド低雑音増幅器（以下、ＬＮＡと称す）について説明する。
【００６９】
図４は、本実施例のＬＮＡの構成を示す概略回路図である。
【００７０】
図４のＬＮＡは、２つの入力信号８００ＭＨｚＩＮ、１．５ＧＨｚＩＮを入力とし、切替え絵制御信号ＳＷにより選択されたいずれか一方を増幅し、選択された入力信号に対応する出力信号８００ＭＨｚＯＵＴまたは１．５ＧＨｚＯＵＴとして出力するものである。
【００７１】
図４のＬＮＡは、インダクタＬ４１１，Ｌ４１２，Ｌ４２１，Ｌ４２２，ＬＬ４１，ＬＬ４２，ＬＥ４、キャパシタＣ４１１，Ｃ４１２，Ｃ４２１，Ｃ４２２，ＣＯ４１，ＣＯ４２、抵抗ＲＢ４１ａ，ＲＢ４１ｂ，ＲＢ４２，ＲＢ４３，ＲＬＣ４、トランジスタＴｒ４１，Ｔｒ４２，Ｔｒ４３を有する。
【００７２】
インダクタＬ４１１とキャパシタＣ４１１とにより一方の入力整合回路が構成されており、同様に、インダクタＬ４２１とキャパシタＣ４２１とにより他方の入力整合回路が構成されている。また、インダクタＬ４１２とキャパシタＣ４１２とにより一方の出力整合回路が構成されており、同様に、インダクタＬ４２２とキャパシタＣ４２２とにより他方の出力整合回路が構成されている。これら整合回路においてインダクタＬ４１１，Ｌ４１２，Ｌ４２１，Ｌ４２２が直列インダクタンスであり、キャパシタＣ４１１，Ｃ４１２，Ｃ４２１，Ｃ４２２が並列容量である。
【００７３】
トランジスタＴｒ４１，Ｔｒ４２は２つの入力信号をそれぞれ増幅するＨＢＴである。トランジスタＴｒ４２のベースには、バイアス供給用の抵抗ＲＢ４２を介して、切替え制御信号ＳＷが入力している。トランジスタＴｒ４１のベースバイアスは、トランジスタＴｒ４２のコレクタからミラー型バイアス回路を介して供給する。
【００７４】
ミラー型バイアス回路は、トランジスタＴｒ４３、バイアス供給用の抵抗ＲＢ４１ｂ，ＲＢ４１ｃ及びＲＦ遮断用の抵抗ＲＢ４３から構成されており、電源電圧及び温度変動特性が良好である。
【００７５】
トランジスタＴｒ４２のコレクタは、切替え動作用コレクタ抵抗である抵抗ＲＬＣ４を介して、電源に接続されている。インダクタＬＥはインダクタＬＮＡの入力リターンロスを改善する。インダクタＬＬ４１，ＬＬ４２は負荷インダクタンス素子である。キャパシタＣＯ１，ＣＯ２はＤＣ遮断用の容量素子である。
【００７６】
本実施例では、トランジスタＴｒ４１，Ｔｒ４２及びミラー型バイアス回路を集積化して集積回路４５とし、それ以外の部分を外付け回路とした。また、電源電圧は２．８Ｖとし、切替え制御信号ＳＷの制御電圧Ｖｓｗは０Ｖ及び２．８Ｖとした。そして、本実施例のＬＮＡは、制御電圧Ｖｓｗが０Ｖのときに８００ＭＨｚ用のトランジスタＴｒ４１のみが動作し、制御電圧Ｖｓｗが２．８Ｖのときに１．５ＧＨｚ用のトランジスタＴｒ４２のみが動作するような回路構成とした。
【００７７】
図４のＬＮＡの動作について説明する。
【００７８】
切替え制御信号ＳＷの電圧Ｖｓｗが小さく、トランジスタＴｒ４２のベース電圧がそのオン電圧に達しない場合、トランジスタＴｒ４２にコレクタ電流が流れない。その場合、トランジスタＴｒ４２のコレクタ（図４中のＶＣ２）の電位は電源電圧とほぼ等しくなるため、トラジスタＴｒ４１には十分な大きさのベース電圧がかかりコレクタ電流が流れる。
【００７９】
切替え制御信号ＳＷの電圧Ｖｓｗが大きく、トランジスタＴｒ４２のベース電圧がそのオン電圧に達している場合、トランジスタＴｒ４２にコレクタ電流が流れる。その場合、トランジスタＴｒ４２のコレクタ（ＶＣ２）の電位は、抵抗ＲＬＣによる電圧降下により、電源電圧より低下してているため、トランジスタＴｒ４１のベース電圧はオン電圧に達しない。そのため、トランジスタＴｒ４１が遮断されてコレクタ電流が流れない。
【００８０】
なお、抵抗ＲＬＣ４の抵抗値は、切替え制御信号として希望する電圧値Ｖｓｗｏ＝２．８Ｖがこの範囲に入るように定められる。本実施例のＧａＡｓ系ＨＢＴのオン電圧は１．１Ｖである。抵抗ＲＬＣ４の抵抗値が大きいほど切り替りは早くなるが、抵抗ＲＬＣ４による電圧降下が大きくなる。抵抗ＲＬＣ４の電圧降下が大きすぎると、トランジスタＴｒ４２のコレクタ容量が影響を受け、トランジスタＴｒ４２の利得が低下する。
【００８１】
切替えの早さと利得とから抵抗ＲＬＣ４の抵抗値を最適化した。図５はコレクタ抵抗ＲＬＣ４を最適化した本実施例のＬＮＡの電流切替え特性を示すグラフであり、図６はそのときの利得特性である。図５を参照すると、十分に早い切替えが可能であることが分かる。また、図６を参照すると、切り替え制御信号の電圧Ｖｓｗ＝２．８Ｖで利得の劣化は見られない。また、抵抗ＲＬＣ４の抵抗値を最適化した本実施例のＬＮＡの雑音指数は１ｄＢ程度であり、雑音特性についても問題ない。
【００８２】
以上説明した本実施例のＬＮＡにおいては、切替え用に別の回路を備える必要がなく、利得改善用の大きな容量も必要としないことから、デュアルバンド増幅器の回路規模を小型化することができることに加え、以下のような特徴がある。
【００８３】
本実施例では、図４に示すように集積回路４５のパッド数が５であり、図７或は図８に示した従来例に比べてパッド数が削減されている。
【００８４】
また、切替え動作の特性を支配するコレクタ抵抗ＲＬＣ４が外付けであるため、外付け回路により切替え電圧に対する特性を容易に最適化することができる。図９の従来例のようにエミッタ抵抗ＲＥＥにより切り替えを行う回路構成では、エミッタ抵抗ＲＥＥが外付け回路にできないため、外付け回路により容易に最適化することができない。
【００８５】
ここでは、受信系の低雑音増幅器に本発明を適用した場合を実施例として示したが、本発明は大電流を必要とする送信系の高出力増幅器にも適用可能である。
【００８６】
また、ここでは、ヘテロ接合バイポーラトランジスタによるデュアルバンド増幅器に本発明を適用した場合を実施例として示したが、本発明はＳｉバイポーラトランジスタやＦＥＴにも適用可能である。
【００８７】
【発明の効果】
本発明によれば、回路規模の小さいベースバイアス供給回路を設けるだけで、十分な利得が得られ雑音の少ない増幅が可能なので、デュアルモードの携帯端末等の小型軽量化が可能である。
【００８８】
また、集積化において、パッド面積が従来のデュアルバンド増幅器より縮小されるので、更に小型化が可能である。
【００８９】
また、外付けの第１の抵抗によりデュアルバンド増幅器の特性を容易に最適化することができる。
【００９０】
また、可変抵抗器により、デュアルバンド増幅器の特性を容易に最適化することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のデュアルバンド増幅器の構成を示す概略回路図である。
【図２】切替え制御信号ＳＷの電圧Ｖｓｗと、２つのトランジスタＴｒ１１，Ｔｒ１２を流れるコレクタ電流の関係を示すグラフである。
【図３】本実施形態のデュアルバンド増幅器を集積化した場合の構成を示す図である。
【図４】本発明の具体的な実施例のＬＮＡの構成を示す概略回路図である。
【図５】コレクタ抵抗を最適化した本実施例のＬＮＡの電流切替え特性を示すグラフであり。
【図６】コレクタ抵抗を最適化した本実施例のＬＮＡの利得特性である。
【図７】従来の、各増幅回路に供給するベースバイアス電圧を切り替える回路を有するディアルバンド増幅器の構成例を示す概略回路図である。
【図８】従来の、各増幅回路に供給する電源電圧を切り替える回路を有するデュアルバンド増幅器の構成例を示す概略回路図である。
【図９】従来の、切り替え回路を有しないデュアルバンド増幅器の構成例を示す概略回路図である。
【符号の説明】
１１１，１１２ 入力整合回路
１２１，１２２ 出力整合回路
Ｔｒ１１，Ｔｒ１２ トランジスタ
Ｌ１１，Ｌ１２ インダクタ
ＲＢ１１，ＲＢ１２，ＲＬＣ１ 抵抗
５ 集積回路
６ パッド
Ｌ４１１，Ｌ４１２，Ｌ４２１，Ｌ４２２，ＬＬ４１，ＬＬ４２，ＬＥ４ インダクタ
Ｃ４１１，Ｃ４１２，Ｃ４２１，Ｃ４２２，ＣＯ４１，ＣＯ４２ キャパシタ
ＲＢ４１ａ，ＲＢ４１ｂ，ＲＢ４２，ＲＢ４３，ＲＬＣ４ 抵抗
Ｔｒ４１，Ｔｒ４２，Ｔｒ４３ トランジスタ
【発明の属する技術分野】
本発明は、移動体通信などの無線通信用の装置に用いられる増幅器に関し、特に、２種類の周波数信号を処理するデュアルバンド増幅器に関する。
【０００２】
【従来の技術】
近年の移動体通信分野における技術の進歩は目覚しい。国内では、８００ＭＨｚ帯及び１．５ＧＨｚの無線周波数を使用したＰＤＣシステムや１．９ＧＨｚ帯の無線周波数を使用したＰＨＳシステムのサービスが開始されている。また、１．９ＧＨｚ帯を使用するＷ−ＣＤＭＡシステムはサービス開始に向けて装置開発等が行われている。
【０００３】
海外では、欧州を中心として、０．８ＧＨｚ帯の無線周波数を使用したＧＳＭシステムのサービスが行われている。また、米国においては、０．８ＧＨｚ帯を使用したＩＳ−９５システムのサービスが行われている。
【０００４】
上述したように、国内及び海外には、異なる方式を採用した様々な移動体通信システムが存在する。そして、各移動体通信システムのサービスは、それぞれに特徴を有している。また、各移動体通信システムのサービスエリアは互いに異なる場合がある。そのため、複数の移動体通信システムのサービスを利用可能な携帯端末を要求する声が高まっている。２つの移動体通信システムのサービスを利用可能な携帯端末はデュアルモード携帯端末と呼ばれている。
【０００５】
サービスエリアが同じか或は重複する各移動体通信システムには、それぞれに使用可能な周波数帯が割り当てられている。したがって、移動体通信システム毎に使用周波数帯が異なる場合がある。
【０００６】
携帯端末の送信機や受信機で使用される増幅器では、送受信する信号の周波数により整合条件が異なる。そのため、デュアルモード携帯端末の送信機や受信機の増幅器は、周波数毎に異なる２つの増幅回路を備えている。このような増幅器はデュアルバンド増幅器と呼ばれている。また、デュアルバンド増幅器は、低消費電力化のため、非動作状態にある一方の増幅回路の電流を遮断する切替え機能を有することが好ましい。
【０００７】
従来のデュアルバンド増幅器は、各増幅回路に供給するバイアス電圧や電源電圧を切替える回路を有し、それにより増幅回路を切替えていた。
【０００８】
図７は、従来の、各増幅回路に供給するベースバイアス電圧を切り替える回路を有するディアルバンド増幅器の構成例を示す概略回路図である。
【０００９】
図７に示された従来のデュアルバンド増幅器は、入力整合回路７１１，７１２、出力整合回路７２１，７２２、バイアス供給切替え回路７３、トランジスタＴｒ７１，Ｔｒ７２、インダクタＬ７１，Ｌ７２及び抵抗ＲＢ７１，ＲＢ７２を有している。
【００１０】
入力整合回路７１１には一方の入力信号ＩＮ１が入力している。入力整合回路７１１の出力はトランジスタＴｒ７１のベースに接続されている。また、トランジスタＴｒ７１のベースには抵抗ＲＢ７１の一方の端子が接続されている。抵抗ＲＢ７１の他方の端子はバイアス供給切替え回路７３の一方の出力に接続されている。トランジスタＴｒ７１のコレクタは、インダクタＬ７１の一方の端子と、出力整合回路７２１の入力とに接続されている。出力整合回路７２１は一方の出力ＯＵＴ１を出力している。
【００１１】
入力整合回路７１２には他方の入力信号ＩＮ２が入力している。入力整合回路７１２の出力はトランジスタＴｒ７２のベースに接続されている。また、トランジスタＴｒ７２のベースには抵抗ＲＢ７２の一方の端子が接続されている。抵抗ＲＢ７１の他方の端子はバイアス供給切替え回路７３の他方の出力に接続されている。トランジスタＴｒ７２のコレクタは、インダクタＬ７２の一方の端子と、出力整合回路７２２の入力とに接続されている。出力整合回路７２２は他方の出力ＯＵＴ２を出力している。
【００１２】
バイアス供給切替え回路７３とインダクタＬ７１，Ｌ７２の他方の端子には電源Ｖｃｃが供給されている。トランジスタＴｒ７１，Ｔｒ７２のエミッタは接地されている。バイアス供給切替え回路７３には切替え制御信号ＳＷが入力している。
【００１３】
トランジスタＴｒ７１，Ｔｒ７２は周波数の異なる２つの入力信号ＩＮ１，ＩＮ２をそれぞれ増幅するトランジスタである。
【００１４】
バイアス供給切替え回路７３は、切替え制御信号ＳＷの電圧に応じて、トランジスタＴｒ１またはトランジスタＴｒ２のいずれかのベースにバイアスを供給する。
【００１５】
図８は、従来の、各増幅回路に供給する電源電圧を切り替える回路を有するデュアルバンド増幅器の構成例を示す概略回路図である。
【００１６】
図８に示された従来のデュアルバンド増幅器は、入力整合回路８１１，８１２、出力整合回路８２１，８２２、電源電圧供給切替え回路８３、トランジスタＴｒ８１，Ｔｒ８２、インダクタＬ８１，Ｌ８２及び抵抗ＲＢ８１，ＲＢ８２を有する。
【００１７】
入力整合回路８１１には一方の入力信号ＩＮ１が入力している。入力整合回路８１１の出力はトランジスタＴｒ８１のベースに接続されている。また、トランジスタＴｒ８１のベースには抵抗ＲＢ８１の一方の端子が接続されている。抵抗ＲＢ８１の他方の端子はトランジスタＴｒ８１のコレクタに接続されている。また、トランジスタＴｒ８１のコレクタは、インダクタＬ８１の一方の端子と、出力整合回路８２１の入力とに接続されている。出力整合回路８２１は一方の出力ＯＵＴ１を出力している。インダクタＬ８１の他方の端子には電源電圧供給切替え回路８３の一方の出力が供給されている。
【００１８】
入力整合回路８１２には他方の入力信号ＩＮ２が入力している。入力整合回路８１２の出力はトランジスタＴｒ８２のベースに接続されている。また、トランジスタＴｒ８２のベースには抵抗ＲＢ８２の一方の端子が接続されている。抵抗ＲＢ８２の他方の端子はトランジスタＴｒ８２のコレクタに接続されている。また、トランジスタＴｒ８２のコレクタは、インダクタＬ８２の一方の端子と、出力整合回路８２２の入力とに接続されている。出力整合回路８２２は他方の出力ＯＵＴ２を出力している。インダクタＬ８２の他方の端子には電源電圧供給切替え回路８３の他方の出力が供給されている。
【００１９】
電源電圧供給切替え回路８３には電源Ｖｃｃが供給されている。トランジスタＴｒ７１，Ｔｒ７２のエミッタは接地されている。電源電圧供給切替え回路８３には切替え制御信号ＳＷが入力している。
【００２０】
トランジスタＴｒ８１，Ｔｒ８２は周波数の異なる２つの入力信号ＩＮ１，ＩＮ２をそれぞれ増幅するトランジスタである。
【００２１】
電源電圧供給切替え回路８３は、切替え制御信号ＳＷの電圧に応じて、トランジスタＴｒ１またはトランジスタＴｒ２のいずれかに電源電圧を供給する。
【００２２】
図９は、従来の、切り替え回路を有しないデュアルバンド増幅器の構成例を示す概略回路図である。
【００２３】
図９に示された従来のデュアルバンド増幅器は、入力整合回路９１１，９１２、出力整合回路９２１，９２２、トランジスタＴｒ９１，Ｔｒ９２、インダクタＬ９１，Ｌ９２及び抵抗ＲＢ９１，ＲＢ９２，ＲＥＥを有する。
【００２４】
入力整合回路９１１には一方の入力信号ＩＮ１が入力している。入力整合回路９１１の出力はトランジスタＴｒ９１のベースに接続されている。また、トランジスタＴｒ９１のベースには抵抗ＲＢ９１の一方の端子が接続されている。抵抗ＲＢ９１の他方の端子はトランジスタＴｒ９１のコレクタに接続されている。また、トランジスタＴｒ９１のコレクタは、インダクタＬ９１の一方の端子と、出力整合回路９２１の入力とに接続されている。出力整合回路９２１は一方の出力ＯＵＴ１を出力している。
【００２５】
入力整合回路９１２には他方の入力信号ＩＮ２が入力している。入力整合回路９１２の出力はトランジスタＴｒ９２のベースに接続されている。また、トランジスタＴｒ９２のベースには抵抗ＲＢ９２の一方の端子が接続されている。抵抗ＲＢ９２の他方の端子には切替え制御信号ＳＷが入力している。トランジスタＴｒ９２のコレクタは、インダクタＬ９２の一方の端子と、出力整合回路９２２の入力とに接続されている。出力整合回路９２２は他方の出力ＯＵＴ２を出力している。
【００２６】
インダクタＬ９１，Ｌ９２の他方の端子には電源Ｖｃｃが供給されている。トランジスタＴｒ９１，Ｔｒ９２のエミッタには抵抗ＲＥＥの一方の端子が接続されている。抵抗ＲＥＥの他方の端子は接地されている。
【００２７】
トランジスタＴｒ９１，Ｔｒ９２は、周波数の異なる２つの入力信号ＩＮ１，ＩＮ２をそれぞれ増幅するトランジスタである。
【００２８】
トランジスタＴｒ２のベースには切替え制御信号ＳＷにより制御電圧Ｖｓｗが印加される。トランジスタＴｒ１のベースバイアスは、そのコレクタからベース抵抗である抵抗ＲＢ９１を介して供給される。
【００２９】
図９のデュアルバンド増幅器は、エミッタ抵抗である抵抗ＲＥＥの電圧降下を利用して増幅回路を切り替えるため、図７及び図８のような特別な切替え回路を要しない。
【００３０】
【発明が解決しようとする課題】
図７に示したデュアルバンド増幅器はバイアス供給切替え回路７３を必要とし、回路規模が大きいため、小型軽量化が要求される携帯端末等において、それらが設計上の負担となっていた。
【００３１】
図８に示したデュアルバンド増幅器は電源電圧供給切替え回路８３が必要であり、図７の場合と同様に、携帯端末等の小型軽量化が阻害されていた。
【００３２】
図９に示したデュアルバンド増幅器は、特別な切替え回路を要しない。
【００３３】
しかし、図９のデュアルバンド増幅器では、エミッタ抵抗である抵抗ＲＥＥを設けたことにより利得が劣化し、雑音が増大する。そのため、実際には、抵抗ＲＥＥと並列に１０ｐＦ以上という大きな容量のキャパシタＣＣを設ける必要がある。１０ｐＦ以上の容量のキャパシタＣＣは回路面積が大きいため、図９のデュアルバンド増幅器の回路規模（面積）は大きく、そのため携帯端末等の小型軽量化が阻害されていた。
【００３４】
本発明の目的は、小さな回路規模で、非動作状態の増幅回路の電流を遮断可能なデュアルバンド増幅器を提供することである。
【００３５】
【課題を解決するための手段】
上記目的を達成するために、本発明のデュアルバンド増幅器は、
第１の入力部と第１の出力部を備え、第１の入力信号を増幅する第１のトランジスタと、
第２の入力部と第２の出力部とを備え、周波数が前記第１の入力信号と異なる第２の入力信号を増幅する第２のトランジスタと、
前記第２のトランジスタの前記第２の出力部と電源との間に接続された第１の抵抗と、
前記第２のトランジスタの前記第２の出力部と前記第１の抵抗との接続点に一方の端子が接続され、他方の端子が前記第１のトランジスタの前記第１の入力部に接続された第１の入力バイアス回路と、
前記第２のトランジスタの前記第２の入力部に接続された第２の入力バイアス回路とを有している。
また、本発明の他のデュアルバンド増幅器は、
第１の入力信号がベースから入力されコレクタから増幅信号を取り出す第１のトランジスタと、
電源との間に第１の抵抗が接続され、周波数が前記第１の入力信号と異なる第２の入力信号がベースから入力されコレクタから増幅信号を取り出す第２のトランジスタと、
前記第２のトランジスタの前記第１の抵抗との接続点から前記第１のトランジスタにベースバイアス電圧を供給する第１のベースバイアス供給回路と、
前記第２のトランジスタにベースバイアス電圧を供給する第２のベースバイアス供給回路とを有している。
【００３６】
本発明によれば、回路規模の小さいベースバイアス供給回路を設けるだけで、十分な利得が得られ雑音の少ない増幅が可能である。
【００３７】
本発明の実施態様によれば、前記第１のベースバイアス供給回路が、前記接続点と前記第１のトランジスタのベースの間に接続された第２の抵抗である。
【００３８】
本発明の他の態様によれば、前記第１のベースバイアス供給回路がカレントミラー回路である。
【００３９】
本発明の実施態様によれば、前記第２のトランジスタのベースバイアス電圧が制御信号により外部から供給されており、該制御信号の電圧に従って前記第１のトランジスタまたは前記第２のトランジスタのいずれか一方の電流を遮断する。
【００４０】
本発明の実施態様によれば、前記第１及び第２のトランジスタの入力及び出力に、それぞれ整合回路を有する。
【００４１】
本発明の実施態様によれば、前記第１及び第２のトランジスタと前記第１のベースバイアス供給回路が集積化されている。
【００４２】
したがって、パッド面積が従来のデュアルバンド増幅器より縮小される。また、第１の抵抗が外付けなので、デュアルバンド増幅器の特性を容易に最適化することができる。
【００４５】
【発明の実施の形態】
本発明の一実施形態について図面を参照して詳細に説明する。
【００４６】
図１は本発明の一実施形態のデュアルバンド増幅器の構成を示す概略回路図である。本実施形態のデュアルバンド増幅器は周波数の異なる２つの入力信号ＩＮ１，ＩＮ２を入力とし、切替え制御信号ＳＷにより選択されたいずれか一方を増幅し、選択された入力信号に対応する出力信号ＯＵＴ１，ＯＵＴ２として出力するものである。
【００４７】
本実施形態のデュアルバンド増幅器は、入力整合回路１１１，１１２、出力整合回路１２１，１２２、トランジスタＴｒ１１，Ｔｒ１２、インダクタＬ１１，Ｌ１２及び抵抗ＲＢ１１，ＲＢ１２，ＲＬＣ１を有する。
【００４８】
入力整合回路１１１には一方の入力信号ＩＮ１が入力している。入力整合回路１１１の出力はトランジスタＴｒ１１のベースに接続されている。また、トランジスタＴｒ１１のベースには抵抗ＲＢ１１の一方の端子が接続されている。トランジスタＴｒ１１のコレクタは、インダクタＬ１１の一方の端子と、出力整合回路１２１の入力とに接続されている。出力整合回路１２１は一方の出力ＯＵＴ１を出力している。インダクタＬ１１の他方の端子には電源Ｖｃｃが供給されている。
【００４９】
入力整合回路１１２には他方の入力信号ＩＮ２が入力している。入力整合回路１１２の出力はトランジスタＴｒ１２のベースに接続されている。また、トランジスタＴｒ１２のベースには抵抗ＲＢ１２の一方の端子が接続されている。抵抗ＲＢ１２の他方の端子には切替え制御信号ＳＷが入力している。トランジスタＴｒ１２のコレクタは、インダクタＬ１２の一方の端子と、出力整合回路９２２の入力と、抵抗ＲＢ１１の他方の端子に接続されている。出力整合回路９２２は他方の出力ＯＵＴ２を出力している。インダクタＬ１２の他方の端子は、抵抗ＲＬＣ１の一方の端子に接続されている。抵抗ＲＬＣ１の他方の端子には電源Ｖｃｃが供給されている。
【００５０】
トランジスタＴｒ１１，Ｔｒ１２のエミッタは接地されている。
【００５１】
トランジスタＴｒ１１，Ｔｒ１２は周波数の異なる２つの入力信号ＩＮ１，ＩＮ２をそれぞれ増幅するトランジスタである。トランジスタＴｒ１２のコレクタと電源Ｖｃｃとの間には抵抗ＲＬＣ１と負荷素子としてのインダクタＬ１２が接続されており、そのコレクタが抵抗ＲＢ１１を介してトランジスタＴｒ１１のベースにバイアス電圧を供給している。そのため、切替え制御信号ＳＷに応じて、トランジスタＴｒ１１或はトランジスタＴｒ１２のいずれかの電流が遮断される。
【００５２】
図２は、切替え制御信号ＳＷの電圧Ｖｓｗと、２つのトランジスタＴｒ１１，Ｔｒ１２を流れるコレクタ電流の関係を示すグラフである。
【００５３】
図１に示されたデュアルバンド増幅器の動作について説明する。
【００５４】
切替え制御信号ＳＷの電圧Ｖｓｗが小さく、トランジスタＴｒ１２のベース電圧がトランジスタＴｒ１２のオン電圧に達しない場合、トランジスタＴｒ１２にコレクタ電流が流れない。その場合、トランジスタＴｒ１２のコレクタ電圧ＶＣ２はほぼ電源Ｖｃｃの電圧と等しくなるので、トランジスタＴｒ１１のベースにはオン電圧を超える十分な電圧が印加され、トランジスタＴｒ１１にコレクタ電流が流れる。図２を参照すると、▲１▼の領域では電圧Ｖｓｗが小さいので、トランジスタＴｒ１１にコクレタ電流が流れ、トランジスタＴｒ１２にコレクタ電流が流れていない。
【００５５】
切替え制御信号ＳＷの電圧Ｖｓｗが大きく、トランジスタＴｒ１２のベース電圧がトランジスタＴｒ１２のオン電圧に達している場合、トランジスタＴｒ１２にコレクタ電流が流れる。その場合、抵抗ＲＬＣ１における電圧降下によりトランジスタＴｒ１２のコレクタ電圧ＶＣ２が低下するので、トランジスタＴｒ１１のベース電圧はオン電圧に達しず、トランジスタＴｒ１１にはコレクタ電流が流れない。図２を参照すると、▲３▼の領域では電圧Ｖｓｗが大きいので、トランジスタＴｒ１１にコレクタ電流が流れず、トランジスタＴｒ１２にコレクタ電流が流れている。
【００５６】
なお、図２の▲２▼の領域は▲１▼の領域と▲３▼の領域の間の遷移状態であり、切替えの途中では一時的に２つのトランジスタＴｒ１１，Ｔｒ１２の両方にコレクタ電流が流れている。
【００５７】
なお、抵抗ＲＬＣ１の値は、切替え制御信号が“ハイ”のとき、即ち、トランジスタＴｒ１２をオンにしようとするときの電圧Ｖｓｗ（Ｖｓｗｏ）が図２の▲３▼の領域内となるように定められている。このとき、トランジスタＴｒ１１，Ｔｒ１２のベース電圧は以下の式を満足する必要ある。
【００５８】
【数１】
【００６０】
抵抗ＲＬＣ１が大きいほど、図２の▲２▼の領域は狭くなるが、抵抗ＲＬＣ１による電圧降下が大きくなる。抵抗ＲＬＣ１による電圧降下が大きすぎると、トランジスタＴｒ１２のコレクタ容量が影響を受け、トランジスタＴｒ１２の利得が低下する。ＶC2limは利得の低下を考慮したトランジスタＴｒ１２のコレクタ電圧ＶＣ２の下限値であり、デバイス構造により異なった値となる。そのため、抵抗ＲＬＣ１の値には最適値が存在する。
【００６１】
なお、抵抗ＲＬＣ１を可変抵抗器としてもよく、その場合、抵抗ＲＬＣ１の抵抗値を変更することにより容易に最適化を行うことができる。
【００６２】
以上に説明したように、本実施形態のデュアルバンド増幅器はコレクタ抵抗ＲＬＣ１の電圧降下を利用して切り替えを行なう。
【００６３】
本実施形態によれば、コレクタ抵抗ＲＬＣ１を追加しただけの回路により切替え動作が可能なので、デュアルバンド増幅器の回路の小型化が可能である。
【００６４】
図３は、本実施形態のデュアルバンド増幅器を集積化した場合の構成を示す図である。図３に示すように、本実施形態のデュアルバンド増幅器の、トランジスタＴｒ１１，Ｔｒ１２及び抵抗ＲＢ１１の部分を集積化して集積回路５とする場合、パッド６は５個となる。
【００６５】
これに対して、図７及び図８に示した従来のデュアルバンド増幅器を同様に集積化した場合、ベースバイアス供給切替え回路や電源電圧供給切替え回路があるため、６個のパッドが必要である。
【００６６】
本実施形態によれば、パッド面積が従来のデュアルバンド増幅器より縮小されるので、更に小型化が可能である。
【００６７】
本実施形態のデュアルバンド増幅器の具体的な実施例について説明する。
【００６８】
ここでは本発明の実施例として、ＧａＡｓ系ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す）により、８００ＭＨｚと１．５ＧＨｚの２つの周波数の信号を増幅するデュアルバンド低雑音増幅器（以下、ＬＮＡと称す）について説明する。
【００６９】
図４は、本実施例のＬＮＡの構成を示す概略回路図である。
【００７０】
図４のＬＮＡは、２つの入力信号８００ＭＨｚＩＮ、１．５ＧＨｚＩＮを入力とし、切替え絵制御信号ＳＷにより選択されたいずれか一方を増幅し、選択された入力信号に対応する出力信号８００ＭＨｚＯＵＴまたは１．５ＧＨｚＯＵＴとして出力するものである。
【００７１】
図４のＬＮＡは、インダクタＬ４１１，Ｌ４１２，Ｌ４２１，Ｌ４２２，ＬＬ４１，ＬＬ４２，ＬＥ４、キャパシタＣ４１１，Ｃ４１２，Ｃ４２１，Ｃ４２２，ＣＯ４１，ＣＯ４２、抵抗ＲＢ４１ａ，ＲＢ４１ｂ，ＲＢ４２，ＲＢ４３，ＲＬＣ４、トランジスタＴｒ４１，Ｔｒ４２，Ｔｒ４３を有する。
【００７２】
インダクタＬ４１１とキャパシタＣ４１１とにより一方の入力整合回路が構成されており、同様に、インダクタＬ４２１とキャパシタＣ４２１とにより他方の入力整合回路が構成されている。また、インダクタＬ４１２とキャパシタＣ４１２とにより一方の出力整合回路が構成されており、同様に、インダクタＬ４２２とキャパシタＣ４２２とにより他方の出力整合回路が構成されている。これら整合回路においてインダクタＬ４１１，Ｌ４１２，Ｌ４２１，Ｌ４２２が直列インダクタンスであり、キャパシタＣ４１１，Ｃ４１２，Ｃ４２１，Ｃ４２２が並列容量である。
【００７３】
トランジスタＴｒ４１，Ｔｒ４２は２つの入力信号をそれぞれ増幅するＨＢＴである。トランジスタＴｒ４２のベースには、バイアス供給用の抵抗ＲＢ４２を介して、切替え制御信号ＳＷが入力している。トランジスタＴｒ４１のベースバイアスは、トランジスタＴｒ４２のコレクタからミラー型バイアス回路を介して供給する。
【００７４】
ミラー型バイアス回路は、トランジスタＴｒ４３、バイアス供給用の抵抗ＲＢ４１ｂ，ＲＢ４１ｃ及びＲＦ遮断用の抵抗ＲＢ４３から構成されており、電源電圧及び温度変動特性が良好である。
【００７５】
トランジスタＴｒ４２のコレクタは、切替え動作用コレクタ抵抗である抵抗ＲＬＣ４を介して、電源に接続されている。インダクタＬＥはインダクタＬＮＡの入力リターンロスを改善する。インダクタＬＬ４１，ＬＬ４２は負荷インダクタンス素子である。キャパシタＣＯ１，ＣＯ２はＤＣ遮断用の容量素子である。
【００７６】
本実施例では、トランジスタＴｒ４１，Ｔｒ４２及びミラー型バイアス回路を集積化して集積回路４５とし、それ以外の部分を外付け回路とした。また、電源電圧は２．８Ｖとし、切替え制御信号ＳＷの制御電圧Ｖｓｗは０Ｖ及び２．８Ｖとした。そして、本実施例のＬＮＡは、制御電圧Ｖｓｗが０Ｖのときに８００ＭＨｚ用のトランジスタＴｒ４１のみが動作し、制御電圧Ｖｓｗが２．８Ｖのときに１．５ＧＨｚ用のトランジスタＴｒ４２のみが動作するような回路構成とした。
【００７７】
図４のＬＮＡの動作について説明する。
【００７８】
切替え制御信号ＳＷの電圧Ｖｓｗが小さく、トランジスタＴｒ４２のベース電圧がそのオン電圧に達しない場合、トランジスタＴｒ４２にコレクタ電流が流れない。その場合、トランジスタＴｒ４２のコレクタ（図４中のＶＣ２）の電位は電源電圧とほぼ等しくなるため、トラジスタＴｒ４１には十分な大きさのベース電圧がかかりコレクタ電流が流れる。
【００７９】
切替え制御信号ＳＷの電圧Ｖｓｗが大きく、トランジスタＴｒ４２のベース電圧がそのオン電圧に達している場合、トランジスタＴｒ４２にコレクタ電流が流れる。その場合、トランジスタＴｒ４２のコレクタ（ＶＣ２）の電位は、抵抗ＲＬＣによる電圧降下により、電源電圧より低下してているため、トランジスタＴｒ４１のベース電圧はオン電圧に達しない。そのため、トランジスタＴｒ４１が遮断されてコレクタ電流が流れない。
【００８０】
なお、抵抗ＲＬＣ４の抵抗値は、切替え制御信号として希望する電圧値Ｖｓｗｏ＝２．８Ｖがこの範囲に入るように定められる。本実施例のＧａＡｓ系ＨＢＴのオン電圧は１．１Ｖである。抵抗ＲＬＣ４の抵抗値が大きいほど切り替りは早くなるが、抵抗ＲＬＣ４による電圧降下が大きくなる。抵抗ＲＬＣ４の電圧降下が大きすぎると、トランジスタＴｒ４２のコレクタ容量が影響を受け、トランジスタＴｒ４２の利得が低下する。
【００８１】
切替えの早さと利得とから抵抗ＲＬＣ４の抵抗値を最適化した。図５はコレクタ抵抗ＲＬＣ４を最適化した本実施例のＬＮＡの電流切替え特性を示すグラフであり、図６はそのときの利得特性である。図５を参照すると、十分に早い切替えが可能であることが分かる。また、図６を参照すると、切り替え制御信号の電圧Ｖｓｗ＝２．８Ｖで利得の劣化は見られない。また、抵抗ＲＬＣ４の抵抗値を最適化した本実施例のＬＮＡの雑音指数は１ｄＢ程度であり、雑音特性についても問題ない。
【００８２】
以上説明した本実施例のＬＮＡにおいては、切替え用に別の回路を備える必要がなく、利得改善用の大きな容量も必要としないことから、デュアルバンド増幅器の回路規模を小型化することができることに加え、以下のような特徴がある。
【００８３】
本実施例では、図４に示すように集積回路４５のパッド数が５であり、図７或は図８に示した従来例に比べてパッド数が削減されている。
【００８４】
また、切替え動作の特性を支配するコレクタ抵抗ＲＬＣ４が外付けであるため、外付け回路により切替え電圧に対する特性を容易に最適化することができる。図９の従来例のようにエミッタ抵抗ＲＥＥにより切り替えを行う回路構成では、エミッタ抵抗ＲＥＥが外付け回路にできないため、外付け回路により容易に最適化することができない。
【００８５】
ここでは、受信系の低雑音増幅器に本発明を適用した場合を実施例として示したが、本発明は大電流を必要とする送信系の高出力増幅器にも適用可能である。
【００８６】
また、ここでは、ヘテロ接合バイポーラトランジスタによるデュアルバンド増幅器に本発明を適用した場合を実施例として示したが、本発明はＳｉバイポーラトランジスタやＦＥＴにも適用可能である。
【００８７】
【発明の効果】
本発明によれば、回路規模の小さいベースバイアス供給回路を設けるだけで、十分な利得が得られ雑音の少ない増幅が可能なので、デュアルモードの携帯端末等の小型軽量化が可能である。
【００８８】
また、集積化において、パッド面積が従来のデュアルバンド増幅器より縮小されるので、更に小型化が可能である。
【００８９】
また、外付けの第１の抵抗によりデュアルバンド増幅器の特性を容易に最適化することができる。
【００９０】
また、可変抵抗器により、デュアルバンド増幅器の特性を容易に最適化することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のデュアルバンド増幅器の構成を示す概略回路図である。
【図２】切替え制御信号ＳＷの電圧Ｖｓｗと、２つのトランジスタＴｒ１１，Ｔｒ１２を流れるコレクタ電流の関係を示すグラフである。
【図３】本実施形態のデュアルバンド増幅器を集積化した場合の構成を示す図である。
【図４】本発明の具体的な実施例のＬＮＡの構成を示す概略回路図である。
【図５】コレクタ抵抗を最適化した本実施例のＬＮＡの電流切替え特性を示すグラフであり。
【図６】コレクタ抵抗を最適化した本実施例のＬＮＡの利得特性である。
【図７】従来の、各増幅回路に供給するベースバイアス電圧を切り替える回路を有するディアルバンド増幅器の構成例を示す概略回路図である。
【図８】従来の、各増幅回路に供給する電源電圧を切り替える回路を有するデュアルバンド増幅器の構成例を示す概略回路図である。
【図９】従来の、切り替え回路を有しないデュアルバンド増幅器の構成例を示す概略回路図である。
【符号の説明】
１１１，１１２ 入力整合回路
１２１，１２２ 出力整合回路
Ｔｒ１１，Ｔｒ１２ トランジスタ
Ｌ１１，Ｌ１２ インダクタ
ＲＢ１１，ＲＢ１２，ＲＬＣ１ 抵抗
５ 集積回路
６ パッド
Ｌ４１１，Ｌ４１２，Ｌ４２１，Ｌ４２２，ＬＬ４１，ＬＬ４２，ＬＥ４ インダクタ
Ｃ４１１，Ｃ４１２，Ｃ４２１，Ｃ４２２，ＣＯ４１，ＣＯ４２ キャパシタ
ＲＢ４１ａ，ＲＢ４１ｂ，ＲＢ４２，ＲＢ４３，ＲＬＣ４ 抵抗
Ｔｒ４１，Ｔｒ４２，Ｔｒ４３ トランジスタ
Claims (7)
- 第１の入力部と第１の出力部を備え、第１の入力信号を増幅する第１のトランジスタと、
第２の入力部と第２の出力部とを備え、周波数が前記第１の入力信号と異なる第２の入力信号を増幅する第２のトランジスタと、
前記第２のトランジスタの前記第２の出力部と電源との間に接続された第１の抵抗と、
前記第２のトランジスタの前記第２の出力部と前記第１の抵抗との接続点に一方の端子が接続され、他方の端子が前記第１のトランジスタの前記第１の入力部に接続された第１の入力バイアス回路と、
前記第２のトランジスタの前記第２の入力部に接続された第２の入力バイアス回路とを有するデュアルバンド増幅器。 - 第１の入力信号がベースから入力されコレクタから増幅信号を取り出す第１のトランジスタと、
電源との間に第１の抵抗が接続され、周波数が前記第１の入力信号と異なる第２の入力信号がベースから入力されコレクタから増幅信号を取り出す第２のトランジスタと、
前記第２のトランジスタの前記第１の抵抗との接続点から前記第１のトランジスタにベースバイアス電圧を供給する第１のベースバイアス供給回路と、
前記第２のトランジスタにベースバイアス電圧を供給する第２のベースバイアス供給回路とを有するデュアルバンド増幅器。 - 前記第１のベースバイアス供給回路が、前記接続点と前記第１のトランジスタのベースの間に接続された第２の抵抗である、請求項２記載のデュアルバンド増幅器。
- 前記第１のベースバイアス供給回路がカレントミラー回路である、請求項２記載のデュアルバンド増幅器。
- 前記第２のトランジスタのベースバイアス電圧が制御信号により外部から供給されており、該制御信号の電圧に従って前記第１のトランジスタまたは前記第２のトランジスタのいずれか一方の電流を遮断する、請求項２から４のいずれか１項に記載のデュアルバンド増幅器。
- 前記第１及び第２のトランジスタの入力及び出力に、それぞれ整合回路を有する、請求項５記載のデュアルバンド増幅器。
- 前記第１及び第２のトランジスタと前記第１のベースバイアス供給回路が集積化されている、請求項２から６のいずれか１項に記載のデュアルバンド増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001138626A JP3661778B2 (ja) | 2001-05-09 | 2001-05-09 | デュアルバンド増幅器 |
| PCT/JP2002/004225 WO2002091566A1 (en) | 2001-05-09 | 2002-04-26 | Dual-band amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001138626A JP3661778B2 (ja) | 2001-05-09 | 2001-05-09 | デュアルバンド増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002335134A JP2002335134A (ja) | 2002-11-22 |
| JP3661778B2 true JP3661778B2 (ja) | 2005-06-22 |
Family
ID=18985532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001138626A Expired - Fee Related JP3661778B2 (ja) | 2001-05-09 | 2001-05-09 | デュアルバンド増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3661778B2 (ja) |
| WO (1) | WO2002091566A1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264405A (ja) * | 1988-04-15 | 1989-10-20 | Toshiba Corp | 切換回路 |
| JP2000269755A (ja) * | 1999-03-17 | 2000-09-29 | Asahi Chem Ind Co Ltd | 増幅装置および通信装置 |
| JP3892630B2 (ja) * | 1999-09-30 | 2007-03-14 | 株式会社東芝 | 半導体装置 |
-
2001
- 2001-05-09 JP JP2001138626A patent/JP3661778B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-26 WO PCT/JP2002/004225 patent/WO2002091566A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002335134A (ja) | 2002-11-22 |
| WO2002091566A1 (en) | 2002-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0886384B1 (en) | Single-stage dual-band low-noise amplifier for use in a wireless communication system receiver | |
| KR100914730B1 (ko) | 무선 단말기 가변이득 저잡음 증폭기 | |
| US6806767B2 (en) | Power amplifier with load switching circuit | |
| US7193477B2 (en) | Concurrent triple-band gain amplifier for multi-standard coexist communications | |
| US7170350B2 (en) | Gain adjusting and circuit arrangement | |
| US6215359B1 (en) | Impedance matching for a dual band power amplifier | |
| EP1127408B1 (en) | Variable gain amplifier with improved linearity | |
| KR101011829B1 (ko) | 스위칭 이득 증폭기 | |
| US6400227B1 (en) | Stepped gain controlled RF driver amplifier in CMOS | |
| US6819179B2 (en) | Variable gain low noise amplifier | |
| US6522195B2 (en) | Low noise amplifier having bypass circuitry | |
| US6724259B2 (en) | Variable gain amplifier | |
| US7944306B2 (en) | Dual bias control circuit | |
| JP2688476B2 (ja) | Ｈｂｔ直結低ノイズ広帯域マイクロ波増幅器 | |
| JPH10163913A (ja) | 高周波増幅回路および中間周波増幅器 | |
| US6985698B2 (en) | Impedeance matching circuit for a multi-band radio frequency device | |
| JP2000091861A (ja) | 可変利得増幅回路及び利得制御方法 | |
| US7023279B2 (en) | Linear pre-amplifier for radio-frequency power amplifier | |
| JP2004521545A (ja) | 直結バイアス回路を有する高周波増幅回路 | |
| JP3661778B2 (ja) | デュアルバンド増幅器 | |
| JP2002261554A (ja) | 半導体集積回路およびこれを用いた無線通信装置 | |
| JP3596361B2 (ja) | ダイオードによる増幅器バイパス回路 | |
| US7071782B2 (en) | HF amplifier with switchable gain | |
| WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
| JP2010278833A (ja) | 多段増幅回路およびそれを使用した送信機、送受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |