JP3659186B2

JP3659186B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3659186B2
Application number: JP2001078873A
Authority: JP
Inventors: 孝好成瀬
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-03-19
Filing date: 2001-03-19
Publication date: 2005-06-15
Anticipated expiration: 2021-03-19
Also published as: JP2002280289A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、少量多品種の半導体装置を製造する方法に用いて好適である。
【０００２】
【従来の技術】
半導体装置では年々微細化が進み高性能化、低コスト化が図られている。そのため、抵抗、ロジック回路、アナログ回路及び電源等を１チップ化し、部品点数を削減して半導体装置を小型化することで低コスト化するという複合ＩＣプロセスが開発されている。
【０００３】
この複合ＩＣには、ＭＯＳトランジスタ、バイポーラトランジスタ、パワーデバイス及び抵抗といったデバイスが１チップに混載されており、１つの基板にトレンチ絶縁分離技術を用いてこれらの異なるデバイスを形成する。その際、各デバイス間で共有できる工程は共有する。以下に、例えば、各デバイスにおける配線を形成する工程を共有する場合について説明する。
【０００４】
図４〜図６にバイポーラトランジスタ、ＭＯＳトランジスタ及びＬＤＭＯＳトランジスタの模式図を示す。各図において、（ａ）はレイアウト図であり、（ｂ）は（ａ）におけるＡ−Ａ断面を模式的に示す図である。まず、シリコンウェハ等の基板１０の所望の部位に、バイポーラトランジスタ、ＭＯＳトランジスタ及びＬＤＭＯＳトランジスタ等を図４〜図６に示す構成になるまで形成する。
【０００５】
具体的には、図４に示すように、基板１０をトレンチ１１により絶縁分離した後、基板１０の表面にＬＯＣＯＳ酸化膜１４や各種の半導体領域１２、１３、１５を形成して、ベース、エミッタ及びコレクタを形成することで、バイポーラトランジスタを途中まで形成する。
【０００６】
また、図５に示すように、基板１０にトレンチ２１を形成した後ＬＯＣＯＳ酸化膜２６や各種の半導体領域２２〜２４を形成し、ＰｏｌｙＳｉ膜等からなるゲート電極２５を形成することでＭＯＳトランジスタを途中まで形成する。また、図６に示すように、基板１０にＬＯＣＯＳ酸化膜３５や各種の半導体領域３１〜３４を形成し、ＰｏｌｙＳｉ膜等からなるゲート電極３６を形成することでＬＤＭＯＳトランジスタを途中まで形成する。
【０００７】
次に、層間絶縁膜を各々のデバイス上に形成した後コンタクトを形成する。その後、複数のデバイスに渡って層間絶縁膜上に配線となる導体膜を一面に形成し、導体膜をパターニングして配線を形成する。
【０００８】
この導体膜をパターニングする際は、まず導体膜上にレジストを形成し、このレジストにフォトリソグラフィ技術を用いてパターンを露光して現像することでレジストパターンを形成する。そしてこのレジストパターンをマスクとして導体膜をエッチングすることにより配線を形成する。
【０００９】
このレジストにパターンを露光する際は、レジストを露光する前にレジストの露光条件を設定する。例えば、露光条件の１つであるフォーカス高さを決定する際は、まずレジストの表面のうち露光装置に設定されている複数の部位においてフォーカス測定を行う。
【００１０】
そして、その平均値に基づいて、レジストを露光する際にレジストがフォーカス深度（露光する際に露光方向において焦点が合っている距離）内にあるように、フォーカス高さを露光毎に求める。その後、所望のパターンが形成されたガラス基板等を介してフォーカス高さを反映した条件でレジストを露光することで、レジストにパターンを露光する。
【００１１】
【発明が解決しようとする課題】
通常、基板には種々のデバイスが回路ブロック毎に配置されており、各種のデバイスがランダムに配置されていないため、デバイスの配置状態（半導体装置のパターン）により各種のデバイスのうちの特定のデバイスが形成された部位においてフォーカス測定を行ってしまう場合がある。
【００１２】
また、この様な複合ＩＣでは、各デバイスによって表面の凹凸の状態が異なる。具体的には、図４〜図６に示すように、表面の凹凸の原因となっているＬＯＣＯＳ酸化膜１４、２６、３５やＰｏｌｙＳｉ膜２５、３６の配置や割合が各デバイスによって異なる。そのため、半導体装置のパターンが変わる毎に露光装置で測定されるフォーカス高さが異なってしまう恐れがある。しかし、半導体装置において合わせたいフォーカス高さは半導体装置のパターンが変わっても変わらない。
【００１３】
一般に、フォーカスが合っている範囲であるフォーカス深度は、フォーカス高さを基準として上下に例えば０．４μｍ程度ある。そのため、フォーカス高さがばらついてもレジストがフォーカス深度内にあれば問題はない。しかしながら、フォーカス深度から外れると、この外れた部位ではフォーカスが合っていないために転写されたパターンがぼけてしまい、その部位のレジストパターンが丸くなって所望のパターンからずれることでパターンの線幅がばらついてしまう。
【００１４】
また、露光装置では測定したフォーカス高さが適切でない場合に、実際に露光する際のフォーカス高さを調節するために、フォーカス補正値を設定することができるようになっている。しかしながら、上述の様な半導体装置のパターンに依存したフォーカス高さのずれを調節しようとすると、このパターン毎にフォーカス補正値を設定しなければならない。そのため、少量多品種の半導体装置を製造する場合には、半導体装置のパターンが変更される度にフォーカス補正値を設定しなければならず、時間や手間がかかってしまい迅速な対応ができない。
【００１５】
本発明は上記問題点に鑑み、フォトレジストの露光条件を半導体装置毎に容易に設定することができる半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、基板（１０）上にパターニングすることで所望の領域に下地膜（１４、２５、２６、３５、３６）を形成する工程と、下地膜上を含む基板上にパターン形成用膜を形成する工程と、パターン形成用膜上にレジストを形成する工程と、レジストに対してパターンを露光する工程と、その後、レジストを現像してレジストパターンを形成する工程と、レジストパターンをマスクとしてパターン形成用膜をパターニングする工程とを有し、基板に複数種類のデバイスを形成する半導体装置の製造方法において、レジストを露光する工程では、下地膜を形成する工程で下地膜を所望パターンとするために用いられる下地膜用フォトマスクの情報（Ｘ、Ｙ、Ｚ）が記録された情報記録フォトマスク（１）を用意し、情報に基づいてレジストの露光条件を設定し、露光条件により情報記録フォトマスクを介してレジストを露光することを特徴としている。
【００１７】
本発明では、下地膜用フォトマスクの情報を情報記録フォトマスクに記録させているため、半導体装置毎に露光前にこの情報を読み取ることで製造中の半導体装置の構成が分かり、半導体装置毎に容易に露光条件を設定することができる。従って、フォトレジストの露光条件を半導体装置毎に容易に設定することができる半導体装置の製造方法を提供することができる。
【００１９】
また、請求項１に記載の発明では、下地膜用フォトマスクの情報として、下地膜用フォトマスクにおける表面積に対するパターンの開口面積の割合である面積率を用い、この面積率から下地膜の平均高さ（Ｈ）を求め、該平均高さに基づいて露光条件としてフォーカス補正値（Ｆ）を設定することを特徴としている。
【００２０】
これにより下地膜の凹凸によるフォーカスのずれを適切に補正することができる。
【００２１】
また、請求項２に記載の発明の様に、請求項１の発明において、パラメータを記録する方法として、１次元コード、磁気テープ、若しくは２次元コードを用いることができる。
【００２２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２３】
【発明の実施の形態】
（第１実施形態）
以下、本発明の実施形態について説明する。本実施形態は、デバイスとしてバイポーラトランジスタ（以下、単にバイポーラという）、ＭＯＳトランジスタ（以下、単にＭＯＳという）及びＬＤＭＯＳトランジスタ（以下、単にＬＤＭＯＳという）が同一基板上に形成された半導体装置の製造方法に本発明を適用するものである。基板としてはＳＯＩ基板を用いることができ、埋め込み酸化膜上の素子形成領域に埋め込みＮ⁺層が形成されたＮ型基板を用いている。
【００２４】
まず、図４〜図６を参照して本実施形態の半導体装置の構成について簡単に説明する。図４に示すように、基板１０のうちバイポーラが形成される部位は、トレンチ１１によって周囲から絶縁分離されている。このトレンチ１１は、孔の内壁が酸化膜により覆われており孔の内部がＰｏｌｙＳｉにより充填されている。
【００２５】
また、基板１０の表層にはＰ型のベース領域１２が形成されており、このベース領域１２の表層にはＮ⁺型のエミッタ領域１３が形成されている。そして、基板１０の表面にはＬＯＣＯＳ酸化膜１４が形成されており、ＬＯＣＯＳ酸化膜１４によってベース領域１２から分離された領域がコレクタ領域１５となっている。
【００２６】
また、図５に示すように、基板１０のうちＭＯＳが形成される部位は、トレンチ２１によって周囲から絶縁分離されている。また、基板１０の表層には図示しないがＰｗｅｌｌ領域が形成され、Ｐｗｅｌｌ領域の表層にはＮ⁺型のソース領域２２とＮ⁺型のドレイン領域２３と電位固定用のＰ⁺領域２４とが形成されている。
【００２７】
また、ソース領域２２とドレイン領域２３の間の基板１０の表面にはゲート絶縁膜としてのゲート酸化膜が形成され、ゲート酸化膜上にゲート電極としてのＰｏｌｙＳｉ膜２５が形成されている。また、基板１０の表面におけるソース領域２２、ドレイン領域２３、Ｐ⁺領域２４及びゲート電極２５以外の部位にはＬＯＣＯＳ酸化膜２６が形成されている。
【００２８】
また、図６に示すように、基板１０のうちＬＤＭＯＳが形成される部位は、図示しないが適宜トレンチにより絶縁分離され、基板１０の表層にはＮｗｅｌｌ領域が形成されている。また、Ｎｗｅｌｌ領域の表層には、Ｐ^-型のチャネル部領域３１が形成され、チャネル部領域３１の表層にはＮ⁺型のソース領域３２が形成されている。また、ソース領域３２の間にＰ型のコンタクト領域３３が形成されている。また、基板１０の表層にはＮ⁺型のドレイン領域３４が形成されている。
【００２９】
また、基板１０の表面においてドレイン領域３４を囲む様にしてＬＯＣＯＳ酸化膜３５が形成されている。また、基板１０の表面のうちチャネル部領域３１上にゲート酸化膜が形成され、ゲート酸化膜上にゲート電極としてのＰｏｌｙＳｉ膜３６が形成されている。
【００３０】
また、図示しないが、上記各デバイスにおいては、基板１０の表面及びＬＯＣＯＳ酸化膜１４、２６、３５上に層間絶縁膜としてのＢＰＳＧ膜が形成され、このＢＰＳＧ膜のうちデバイスの所望の領域やゲート電極等、電気的な接続をとる部位においてコンタクトホールが形成されている。そして、ＢＰＳＧ膜の上に導体膜としてのＡｌ膜が形成され、パターニングされて配線が形成されている。また、コンタクトホールにもＡｌが充填されている。
【００３１】
次に、この様な半導体装置の製造方法について説明する。本実施形態はＦＡ（Factory Automation）により半導体装置を製造するものである。まず、基板１０を用意してトレンチ１１、２１を形成する。その後、バイポーラにおけるベース領域１２と、ＭＯＳにおけるＰｗｅｌｌ領域と、ＬＤＭＯＳにおけるＮｗｅｌｌ領域とコンタクト領域３３とをマスクを用いてイオン注入及び拡散等により形成する。
【００３２】
その後、基板１０の表面に酸化膜と窒化膜とを形成し、フォトリソグラフィ技術を用いて窒化膜をパターニングしてＬＯＣＯＳ酸化膜１４、２６、３５を形成する予定の部位における窒化膜を除去し、酸化膜を露出させる。この窒化膜をパターニングする際に用いたフォトマスクを第１の下地膜用フォトマスクとする。
【００３３】
次に、窒化膜をマスクとしてＬＯＣＯＳ酸化を行いＬＯＣＯＳ酸化膜１４、２６、３５を形成する。この際、ＬＯＣＯＳ酸化膜１４、２６、３５の厚みは、０．６μｍ程度である。なお、このＬＯＣＯＳ酸化膜を形成する工程は基板１０上にパターニングすることで所望の領域に下地膜を形成する工程である。
【００３４】
その後、ＬＯＣＯＳ酸化膜１４、２６、３５以外の部位において酸化膜を除去し、熱酸化等によりゲート酸化膜を形成する。そして、基板１０の表面上にＰｏｌｙＳｉを堆積させ、フォトリソグラフィ技術を用いてＰｏｌｙＳｉをパターニングすることにより、ＭＯＳのＰｏｌｙＳｉ膜２５とＬＤＭＯＳのＰｏｌｙＳｉ膜３６を形成する。このＰｏｌｙＳｉをパターニングする際に用いたフォトマスクを第２の下地膜用フォトマスクとする。この際、ＰｏｌｙＳｉ膜２５、３６の厚みは、０．３μｍ程度である。なお、ＰｏｌｙＳｉ膜を形成する工程も基板１０上にパターニングすることで所望の領域に下地膜を形成する工程である。
【００３５】
その後、ＬＤＭＯＳのチャネル部領域３１及びＭＯＳのＰ⁺領域２４を、基板１０にイオンを注入して拡散を行うことにより形成する。また、バイポーラのエミッタ領域１３、ＭＯＳのソース領域２２及びドレイン領域２３、ＬＤＭＯＳのソース領域３２及びドレイン領域３４を、基板１０にイオンを注入して拡散を行うことにより形成する。
【００３６】
次に、絶縁膜としてのＢＰＳＧ膜を基板１０の表面一面に形成する。その後、フォトリソグラフィ技術を用いてＢＰＳＧ膜をパターニングすることによりコンタクトホールを形成する。このＢＰＳＧ膜をパターニングする際に用いたフォトマスクを第３の下地膜用フォトマスクとする。この際、ＢＰＳＧ膜の厚みは、０．６μｍ程度である。なお、ＢＰＳＧ膜を形成する工程も基板１０の表面上にパターニングすることで所望の領域に下地膜を形成する工程である。
【００３７】
その後、ＬＯＣＯＳ酸化膜１４、２６、３５、ＰｏｌｙＳｉ膜２５、３６、及びＢＰＳＧ膜を含む基板１０の上に、パターン形成用膜としてのＡｌ膜を形成する。これによりコンタクトホールにＡｌが充填される。そして、Ａｌ膜の上にレジストを堆積し（パターン形成用膜上にレジストを形成する工程）、フォトリソグラフィ技術を用いてレジストをパターニングする。この際、露光装置としては、例えばｉ線縮小投影露光装置を用いる。
【００３８】
レジストは軟らかい樹脂からなるためレジストの表面はほぼ平滑な形状になっている。しかし、レジストの下地膜には、ＬＯＣＯＳ酸化膜１４、２６、３５、ＰｏｌｙＳｉ膜２５、３６及びＢＰＳＧ膜の各々が形成されているか否かにより凹凸が生じている。以下に、レジストを露光する際のフォーカス高さを適切に合わせる方法について詳細に説明する。
【００３９】
まず、レジストに対してパターンを露光する工程を行う。この工程では、レジストの露光条件を決定するための情報が記録された情報記録フォトマスクを用意する。図１はこの情報記録フォトマスク１の模式的な上面図である。
【００４０】
この情報記録フォトマスク１はガラス基板からなり、枠状に形成された遮光体２の内側にＣｒ等によりパターン３が形成されている。また、遮光体２の外側にはフォトマスクと露光装置とを位置合わせするためのパターン４が形成されている。また、遮光体２の外側で露光には直接関係しない部位にレジストの露光条件を決定するための情報が記録されている。本実施形態ではこの情報の記録を１次元コードとしてのバーコード５を貼ることにより行っている。
【００４１】
このバーコード５には、下地膜を形成する工程において基板１０の表面上に形成された凹凸の状態を表わす情報が記録されている。本実施形態では、基板１０の表面上に凹凸が形成されるのは、上述の様にＬＯＣＯＳ酸化膜１４、２６、３５とＰｏｌｙＳｉ膜２５、３６とＢＰＳＧ膜による。従って、下地膜の形状に依存する情報として、これらの膜を形成する際に用いた第１〜第３の下地膜用フォトマスクの情報が情報記録フォトマスク１に記録されている。
【００４２】
この第１〜第３の下地膜用フォトマスクの情報としては、各々のフォトマスクの形状に依存するものを用いることができ、具体的には、各々のフォトマスクの面積率、つまり、第１〜第３の下地膜用フォトマスクにおけるガラス基板の表面積に対するパターンの開口面積の割合が記録されている。以下、第１の下地膜用フォトマスク（ＬＯＣＯＳ酸化膜用）の面積率をＸ、第２の下地膜用フォトマスク（ＰｏｌｙＳｉ膜用）の面積率をＹ、第３の下地膜用フォトマスク（ＢＰＳＧ膜用）の面積率をＺとする。
【００４３】
なお、本実施形態では、第１〜第３のフォトマスクにおけるパターンが開口している部位に相当する部位において、各下地膜（ＬＯＣＯＳ酸化膜１４、２６、３５、ＰｏｌｙＳｉ膜２５、３６及びＢＰＳＧ膜）が残されるネガ型フォトレジストを用いているものとする。
【００４４】
次に、これらのＸ、Ｙ、Ｚを用いた露光条件の設定方法について説明する。図２は露光条件の設定方法について示す図である。まず、製造している半導体装置の下地膜の平均高さＨを求める。ここで、平均高さとは、下地膜の凹凸による高さのばらつきを積分平均した値であり、具体的には、下地膜の凹凸のうち同じ高さとなっている部位の面積とその部位の高さとの積の和を各々の部位の面積の総和で割った値である。以下、本実施形態では特に示さない限り平均高さとは積分平均した高さを示すものとする。
【００４５】
本実施形態では、基板１０の表面に凹凸が形成される下地膜としてＬＯＣＯＳ酸化膜１４、２６、３５、ＰｏｌｙＳｉ膜２５、３６及びＢＰＳＧ膜を形成している。そのため、各々の膜の平均高さの和が下地膜の平均高さとなる。また、各々の膜の平均高さは、各々の膜の最終膜厚と面積率Ｘ、Ｙ、Ｚとの積で表わすことができる。
【００４６】
従って、ＬＯＣＯＳ酸化膜１４、２６、３５の最終膜厚をＴ_LOCOS、ＰｏｌｙＳｉ膜２５、３６の最終膜厚をＴ_PolySi、ＢＰＳＧ膜の最終膜厚をＴ_BPSGとすると、下地膜の平均高さＨは、Ｈ＝Ｔ_LOCOS×Ｘ＋Ｔ_PolySi×Ｙ＋Ｔ_BPSG×Ｚの式により求めることができる。
【００４７】
この際、この式とＬＯＣＯＳ酸化膜１４、２６、３５の最終膜厚Ｔ_LOCOS、ＰｏｌｙＳｉ膜２５、３６の最終膜厚Ｔ_PolySi、ＢＰＳＧ膜の最終膜厚Ｔ_BPSGを予めホストコンピュータにインプットしておく。これらのＴ_LOCOS、Ｔ_PolySi、Ｔ_BPSGは、半導体装置のパターン毎に変わる値ではなく、半導体装置の製造工程等によってほぼ値が決まっている。
【００４８】
また、Ｘ、Ｙ、Ｚの値は、半導体装置のパターン毎に情報記録フォトマスク１に対して設定しておく。これは、半導体装置のパターン毎に第１〜第３の下地膜用フォトマスクのパターンも異なるためである。
【００４９】
そして、情報記録フォトマスク１のバーコード５を読み込むことによりＸ、Ｙ、Ｚをホストコンピュータにインプットする。これにより、ホストコンピュータ内で上記式（Ｈ＝Ｔ_LOCOS×Ｘ＋Ｔ_PolySi×Ｙ＋Ｔ_BPSG×Ｚ）を用いて平均高さＨを求める。従って、この平均高さＨは半導体装置のパターン毎に求めることができる。
【００５０】
次に、この平均高さＨを用いて、露光条件としてのフォーカス補正値を設定する方法について、図３に示す半導体装置の模式的な断面図を参照して説明する。なお、（ａ）は基準となる各種の値を測定するために予備工程で用いる半導体装置であり、（ｂ）は製造している半導体装置である。また、図３において、ＬＯＣＯＳ酸化膜、ＰｏｌｙＳｉ膜、及びＢＰＳＧ膜等は、簡略的に一括して下地膜４０として示している。また、下地膜４０の上にはレジスト４１が形成されている。
【００５１】
まず、予め予備工程としてデバイスの配置がそれほど偏っていない半導体装置を製造する。この際、露光装置が自動的に測定する下地膜４０の平均高さＨ_Typとフォーカス高さ（図中一点鎖線で示している）を求める。そして、図中、太線で示す半導体装置において実際に合わせたいフォーカス高さと露光装置が測定したフォーカス高さとのずれであるフォーカス補正値の最適値Ｆ_Typを求める。この最適値Ｆ_Typは、フォーカス補正値を様々に変化させた実験を行って求めることができる。
【００５２】
以下、この平均高さＨ_Typとフォーカス補正値の最適値Ｆ_Typとを基準平均高さと基準フォーカス補正値という。なお、この基準平均高さＨ_Typは従来の様に露光装置において設定された任意の複数の部位における高さの平均であり、この複数の部位において積分平均された値である。また、予備工程では、デバイスの配置がそれほど偏っていない半導体装置を製造しているため、基準平均高さＨ_Typに対して正確な基準フォーカス補正値Ｆ_Typが求まっている。
【００５３】
一方、製造している半導体装置においてもレジスト４１を露光する際に、露光装置が自動的にフォーカス高さ（図中二点鎖線で示している）を測定する。しかし、このフォーカス高さは下地膜４０の平均高さＨに応じて変化するため、基準平均高さＨ_Typと平均高さＨが異なれば、実際に合わせたいフォーカス高さとこのフォーカス高さとの差であるフォーカス補正値Ｆは基準フォーカス補正値Ｆ_Typとは異なる。そこで、基準フォーカス補正値Ｆ_Typからフォーカス補正値Ｆを求める。
【００５４】
一般に、フォーカスが合っている範囲であるフォーカス深度はフォーカス高さを中心として上下にある。そのため、フォーカスを合わせたい範囲が変化した場合、露光装置ではフォーカスを合わせる範囲の変化量の１／２の量だけフォーカス高さを変化させるようにしている。
【００５５】
従って、予備工程で用いる半導体装置において露光装置が測定したフォーカス高さ（図３中の一点鎖線）と製造している半導体装置において露光装置が測定したフォーカス高さ（図３中の二点鎖線）の差は、予備工程で用いる半導体装置において露光装置がフォーカスを合わせる範囲の基準とした基準平均高さＨ_Typと製造している半導体装置において露光装置がフォーカスを合わせる範囲の基準とした平均高さＨとの差の１／２である。
【００５６】
つまり、フォーカス補正値Ｆは、Ｆ＝Ｆ_Typ＋（Ｈ_Typ−Ｈ）／２の式により求めることができる。この際、基準フォーカス補正値Ｆ_Typと基準平均高さＨ_Typ、及び式Ｆ＝Ｆ_Typ＋（Ｈ_Typ−Ｈ）／２をホストコンピュータにインプットしておき、上述の様に求めた平均高さＨをこの式にインプットすることによりフォーカス補正値Ｆを求める。
【００５７】
そして、このフォーカス補正値Ｆを露光条件を設定する露光ファイルにインプットすることにより、レジストに露光する際のフォーカス高さを設定する。そして、この設定に基づいて、情報記録フォトマスク１を介してレジストを露光させる。
【００５８】
次に、レジストを現像してレジストパターンを形成する工程を行う。そして、このレジストパターンをマスクとしてＡｌ膜をエッチングしてパターニングする。これにより、各デバイスの配線が形成される。この様にして、基板１０上に複数種類のデバイスを形成する。
【００５９】
本実施形態では、第１〜第３の下地膜用フォトマスクの情報を情報記録フォトマスク１に記録させているため、半導体装置毎にこの情報を読み取ることで製造中の半導体装置の構成が分かり、半導体装置毎にこの情報に基づいて適切な露光条件を容易に設定することができる。
【００６０】
また、この情報として、下地膜の凹凸の状態を表わす第１〜第３の下地膜用フォトマスクの面積率を用いているため、下地膜の平均高さＨを求めてフォーカス補正値Ｆを半導体装置のパターン毎に適切に設定することができる。そのため、レジストがフォーカス深度の範囲からずれてしまうことを好適に抑制することができる。その結果、フォーカスが適切でないためにレジストの線が丸まって線幅がばらついてしまうことを抑制することができる。
【００６１】
この様に、本実施形態では製品毎に露光条件を設定することができるため、少量多品種の半導体装置を製造する際に適用すると特に有効である。また、計算式を用いて露光条件を設定しているため、露光条件を変更する必要性が生じた場合に計算式を変更するだけで露光条件を変更することができ、全ての半導体装置を製造する際に容易にこの変更を適用することができる。
【００６２】
また、情報記録フォトマスク１にバーコード５を形成しているため、情報記録フォトマスク１の管理も同時に行うことができ、間違ったフォトマスクを用意することを防止できる。
【００６３】
（第２実施形態）
上記第１実施形態では、予め情報記録フォトマスク１に第１〜第３の下地膜用フォトマスクの面積率をバーコードによって貼りつけておいたが、製造工程内で情報記録フォトマスク１に対して、第１〜第３の下地膜用フォトマスクの面積率を書き込むようにしても良い。
【００６４】
（他の実施形態）
上記各実施形態では、第１〜第３の下地膜用フォトマスクの情報として各々のフォトマスクの面積率を用いているが、各々のフォトマスクにおける透過率を用いても良い。この透過率は、露光した光の量に対するフォトマスクを通過した光の量で示される。
【００６５】
また、第１〜第３の下地膜用フォトマスクの開口部の輪郭の長さを第１〜第３の下地膜用フォトマスクの情報として用いても良い。
【００６６】
また、露光条件としてはフォーカス補正値の他に露光量がある。露光量はレジストの感度に応じて変える必要があるため、レジストの感度が変わった場合は露光量に関する情報を含む計算式を用いて、露光量を適切に設定すれば良い。これにより、計算式を少し変更して感度に関する情報を変更するだけで、全ての半導体装置の製造方法に露光量の変更を適用することができる。また、露光量を決定するための情報として下地膜の反射率を用いても良い。
【００６７】
また、第１〜第３の下地膜用フォトマスクの情報の記録方法は、バーコード以外にも、２次元コードや磁気テープを用いることができる。また、自動的に装置がこの情報を読み取らなくても、人が読み取り器をあてて情報を読み取っても良い。また、読み取った情報から人が計算し、露光装置に入力するようにしてもよい。また、別のコンピュータで計算させた結果を露光装置に入力してもよい。
【００６８】
また、ガラス基板を用いたフォトマスク以外にも、レジストにパターンを露光するためのフォトマスク一般に本発明を適用することができる。
【００６９】
また、基板１０に抵抗やパワーデバイス等が形成される半導体装置にも本発明を適用することできる。また、上記各実施形態では配線を形成する工程に本発明を適用しているが、下地に凹凸がある状態でレジストパターンを形成するあらゆる工程に本発明を適用することができる。
【図面の簡単な説明】
【図１】情報記録フォトマスクの模式的な上面図である。
【図２】露光条件の設定方法について示す図である。
【図３】フォーカス補正値の設定方法について示す半導体装置の概略断面図である。
【図４】バイポーラトランジスタを模式的に示す図である。
【図５】ＭＯＳトランジスタを模式的に示す図である。
【図６】ＬＤＭＯＳトランジスタを模式的に示す図である。
【符号の説明】
１…情報記録フォトマスク、５…バーコード（１次元コード）、１０…基板、Ｆ…フォーカス補正値、Ｘ、Ｙ、Ｚ…情報。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and is particularly suitable for use in a method for manufacturing a small variety of semiconductor devices.
[0002]
[Prior art]
In semiconductor devices, miniaturization is progressing year by year, and high performance and low cost are achieved. Therefore, a composite IC process has been developed in which a resistor, a logic circuit, an analog circuit, a power supply, and the like are integrated into one chip, the number of components is reduced, and the semiconductor device is downsized to reduce the cost.
[0003]
In this composite IC, devices such as a MOS transistor, a bipolar transistor, a power device, and a resistor are mixedly mounted on one chip, and these different devices are formed on one substrate using a trench insulation isolation technique. In that case, the process which can be shared between each device is shared. Hereinafter, for example, a case where a process of forming a wiring in each device is shared will be described.
[0004]
4 to 6 schematically show bipolar transistors, MOS transistors, and LDMOS transistors. In each figure, (a) is a layout diagram, and (b) is a diagram schematically showing an AA cross section in (a). First, bipolar transistors, MOS transistors, LDMOS transistors, and the like are formed on desired portions of the substrate 10 such as a silicon wafer until the configuration shown in FIGS.
[0005]
Specifically, as shown in FIG. 4, after the substrate 10 is insulated and separated by the trench 11, a LOCOS oxide film 14 and various semiconductor regions 12, 13, and 15 are formed on the surface of the substrate 10, and the base and emitter are formed. And the bipolar transistor is formed partway by forming the collector.
[0006]
Further, as shown in FIG. 5, after forming the trench 21 in the substrate 10, the LOCOS oxide film 26 and various semiconductor regions 22 to 24 are formed, and the gate electrode 25 made of a PolySi film or the like is formed, thereby forming the MOS transistor. Form halfway. Further, as shown in FIG. 6, the LOCOS oxide film 35 and various semiconductor regions 31 to 34 are formed on the substrate 10, and the gate electrode 36 made of a PolySi film or the like is formed, so that the LDMOS transistor is formed halfway.
[0007]
Next, after forming an interlayer insulating film on each device, a contact is formed. Thereafter, a conductor film to be a wiring is formed on the entire surface of the interlayer insulating film over a plurality of devices, and the conductor film is patterned to form a wiring.
[0008]
When patterning this conductor film, a resist is first formed on the conductor film, and a resist pattern is formed by exposing and developing a pattern on this resist using a photolithography technique. Then, the conductor film is etched using this resist pattern as a mask to form a wiring.
[0009]
When exposing the pattern to the resist, the resist exposure conditions are set before the resist is exposed. For example, when determining the focus height, which is one of the exposure conditions, first, focus measurement is performed at a plurality of sites set in the exposure apparatus on the resist surface.
[0010]
Then, based on the average value, the focus height is determined for each exposure so that the resist is within the focus depth (the distance in focus in the exposure direction when the resist is exposed) when the resist is exposed. Thereafter, the resist is exposed under conditions reflecting the focus height through a glass substrate or the like on which a desired pattern is formed, thereby exposing the pattern to the resist.
[0011]
[Problems to be solved by the invention]
Usually, various devices are arranged on the substrate for each circuit block, and various devices are not randomly arranged. Therefore, a specific device among various devices depends on the arrangement state of the device (semiconductor device pattern). In some cases, the focus measurement is performed at the site where the is formed.
[0012]
Further, in such a composite IC, the state of surface unevenness varies depending on each device. Specifically, as shown in FIGS. 4 to 6, the arrangement and ratio of the LOCOS oxide films 14, 26, 35 and the PolySi films 25, 36 that cause surface irregularities differ depending on each device. Therefore, every time the pattern of the semiconductor device changes, the focus height measured by the exposure apparatus may be different. However, the focus height to be adjusted in the semiconductor device does not change even if the pattern of the semiconductor device changes.
[0013]
In general, the focus depth, which is a focused range, is, for example, about 0.4 μm above and below the focus height. Therefore, even if the focus height varies, there is no problem if the resist is within the focus depth. However, if it is out of the focus depth, the transferred pattern is blurred because it is out of focus, and the resist pattern at that part becomes round and deviates from the desired pattern. It will vary.
[0014]
Further, when the measured focus height is not appropriate in the exposure apparatus, a focus correction value can be set in order to adjust the focus height at the time of actual exposure. However, in order to adjust the shift in the focus height depending on the pattern of the semiconductor device as described above, a focus correction value must be set for each pattern. For this reason, when manufacturing a small amount of various types of semiconductor devices, it is necessary to set a focus correction value every time the pattern of the semiconductor device is changed.
[0015]
SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a method for manufacturing a semiconductor device in which the exposure condition of a photoresist can be easily set for each semiconductor device.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a step of forming a base film (14, 25, 26, 35, 36) in a desired region by patterning on the substrate (10), A step of forming a pattern forming film on a substrate including the base film, a step of forming a resist on the pattern forming film, a step of exposing a pattern to the resist, and then developing the resist to form a resist pattern And a step of patterning a film for pattern formation using a resist pattern as a mask. In the method of manufacturing a semiconductor device in which a plurality of types of devices are formed on a substrate, in the step of exposing the resist, Information recording photomask on which information (X, Y, Z) of a photomask for a base film used for forming a base film into a desired pattern in the forming step is recorded 1) was prepared, to set the resist exposure conditions on the basis of the information, it is characterized by exposing the resist through the information recording photomask by exposure conditions.
[0017]
In the present invention, since the information of the underlayer photomask is recorded on the information recording photomask, by reading this information before exposure for each semiconductor device, the configuration of the semiconductor device being manufactured can be understood. The exposure conditions can be set easily. Therefore, it is possible to provide a method for manufacturing a semiconductor device in which the exposure condition of the photoresist can be easily set for each semiconductor device.
[0019]
Claims 1 In the invention described in Use the area ratio, which is the ratio of the opening area of the pattern to the surface area of the photomask for the base film, as information on the photomask for the base film. The average height (H) of the base film is obtained from the above, and a focus correction value (F) is set as an exposure condition based on the average height.
[0020]
Thereby, it is possible to appropriately correct the focus shift due to the unevenness of the base film.
[0021]
Claims 2 Like the invention described in claim 1 In the invention, a one-dimensional code, a magnetic tape, or a two-dimensional code can be used as a method for recording parameters.
[0022]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, embodiments of the present invention will be described. This embodiment is a method for manufacturing a semiconductor device in which bipolar transistors (hereinafter simply referred to as bipolar), MOS transistors (hereinafter simply referred to as MOS), and LDMOS transistors (hereinafter simply referred to as LDMOS) are formed on the same substrate as devices. The present invention is applied. As the substrate, an SOI substrate can be used, and a buried N is buried in an element formation region on the buried oxide film. ⁺ An N-type substrate on which a layer is formed is used.
[0024]
First, the configuration of the semiconductor device of this embodiment will be briefly described with reference to FIGS. As shown in FIG. 4, the portion of the substrate 10 where the bipolar is formed is insulated and isolated from the surroundings by the trench 11. In the trench 11, the inner wall of the hole is covered with an oxide film, and the inside of the hole is filled with PolySi.
[0025]
Further, a P-type base region 12 is formed on the surface layer of the substrate 10, and N is formed on the surface layer of the base region 12. ⁺ A mold emitter region 13 is formed. A LOCOS oxide film 14 is formed on the surface of the substrate 10, and a region separated from the base region 12 by the LOCOS oxide film 14 is a collector region 15.
[0026]
Further, as shown in FIG. 5, the portion of the substrate 10 where the MOS is formed is insulated and isolated from the surroundings by the trench 21. Moreover, although not shown in figure on the surface layer of the board | substrate 10, Pwell area | region is formed and N surface is formed in the surface layer of Pwell area | region. ⁺ Type source region 22 and N ⁺ Type drain region 23 and potential fixing P ⁺ Region 24 is formed.
[0027]
A gate oxide film as a gate insulating film is formed on the surface of the substrate 10 between the source region 22 and the drain region 23, and a PolySi film 25 as a gate electrode is formed on the gate oxide film. Further, the source region 22, the drain region 23, P on the surface of the substrate 10. ⁺ A LOCOS oxide film 26 is formed in a portion other than the region 24 and the gate electrode 25.
[0028]
As shown in FIG. 6, a portion of the substrate 10 where the LDMOS is formed is appropriately insulated and separated by a trench (not shown), and an Nwell region is formed on the surface layer of the substrate 10. The surface of the Nwell region has P ^- Type channel portion region 31 is formed, and N is formed on the surface layer of channel portion region 31. ⁺ A mold source region 32 is formed. A P-type contact region 33 is formed between the source regions 32. The surface layer of the substrate 10 is N ⁺ A type drain region 34 is formed.
[0029]
A LOCOS oxide film 35 is formed so as to surround the drain region 34 on the surface of the substrate 10. A gate oxide film is formed on the channel region 31 in the surface of the substrate 10, and a PolySi film 36 as a gate electrode is formed on the gate oxide film.
[0030]
Although not shown in the drawings, in each of the above devices, a BPSG film as an interlayer insulating film is formed on the surface of the substrate 10 and the LOCOS oxide films 14, 26, 35, and a desired region or gate of the device in the BPSG film. A contact hole is formed at a site where electrical connection is made, such as an electrode. Then, an Al film as a conductor film is formed on the BPSG film and patterned to form wiring. The contact hole is also filled with Al.
[0031]
Next, a method for manufacturing such a semiconductor device will be described. In the present embodiment, a semiconductor device is manufactured by FA (Factory Automation). First, the substrate 10 is prepared and the trenches 11 and 21 are formed. Thereafter, the base region 12 in the bipolar, the Pwell region in the MOS, the Nwell region in the LDMOS, and the contact region 33 are formed by ion implantation and diffusion using a mask.
[0032]
Thereafter, an oxide film and a nitride film are formed on the surface of the substrate 10, and the nitride film is patterned by using a photolithography technique to remove the nitride film at a site where the LOCOS oxide films 14, 26, 35 are to be formed, The oxide film is exposed. The photomask used for patterning this nitride film is used as the first underlayer photomask.
[0033]
Next, LOCOS oxidation is performed using the nitride film as a mask to form LOCOS oxide films 14, 26, and 35. At this time, the thickness of the LOCOS oxide films 14, 26, and 35 is about 0.6 μm. The step of forming the LOCOS oxide film is a step of forming a base film in a desired region by patterning on the substrate 10.
[0034]
Thereafter, the oxide film is removed at portions other than the LOCOS oxide films 14, 26, and 35, and a gate oxide film is formed by thermal oxidation or the like. Then, PolySi is deposited on the surface of the substrate 10, and the PolySi is patterned using a photolithography technique, thereby forming a MOS PolySi film 25 and an LDMOS PolySi film 36. The photomask used when patterning this PolySi is used as a second underlayer photomask. At this time, the thickness of the PolySi films 25 and 36 is about 0.3 μm. The step of forming the PolySi film is also a step of forming a base film in a desired region by patterning on the substrate 10.
[0035]
Thereafter, the channel region 31 of the LDMOS and the P of the MOS ⁺ Region 24 is formed by implanting ions into substrate 10 and diffusing. The bipolar emitter region 13, the MOS source region 22 and the drain region 23, and the LDMOS source region 32 and the drain region 34 are formed by implanting ions into the substrate 10 and performing diffusion.
[0036]
Next, a BPSG film as an insulating film is formed on the entire surface of the substrate 10. Thereafter, a contact hole is formed by patterning the BPSG film using a photolithography technique. The photomask used for patterning this BPSG film is used as a third underlayer photomask. At this time, the thickness of the BPSG film is about 0.6 μm. The step of forming the BPSG film is also a step of forming a base film in a desired region by patterning on the surface of the substrate 10.
[0037]
Thereafter, an Al film as a pattern forming film is formed on the substrate 10 including the LOCOS oxide films 14, 26, 35, the PolySi films 25, 36, and the BPSG film. As a result, the contact hole is filled with Al. Then, a resist is deposited on the Al film (step of forming a resist on the pattern forming film), and the resist is patterned using a photolithography technique. At this time, for example, an i-line reduced projection exposure apparatus is used as the exposure apparatus.
[0038]
Since the resist is made of a soft resin, the surface of the resist has a substantially smooth shape. However, the resist underlayer has irregularities depending on whether or not the LOCOS oxide films 14, 26, 35, the PolySi films 25, 36, and the BPSG film are formed. Hereinafter, a method for appropriately adjusting the focus height when the resist is exposed will be described in detail.
[0039]
First, a process of exposing a pattern to a resist is performed. In this step, an information recording photomask on which information for determining resist exposure conditions is recorded is prepared. FIG. 1 is a schematic top view of the information recording photomask 1.
[0040]
This information recording photomask 1 is made of a glass substrate, and a pattern 3 is formed of Cr or the like inside a light shielding body 2 formed in a frame shape. Further, a pattern 4 for aligning the photomask and the exposure apparatus is formed outside the light shielding body 2. In addition, information for determining the resist exposure conditions is recorded outside the light shield 2 at a portion not directly related to exposure. In this embodiment, this information is recorded by attaching a barcode 5 as a one-dimensional code.
[0041]
The bar code 5 stores information indicating the state of the irregularities formed on the surface of the substrate 10 in the step of forming the base film. In the present embodiment, the unevenness is formed on the surface of the substrate 10 by the LOCOS oxide films 14, 26, 35, the PolySi films 25, 36, and the BPSG film as described above. Therefore, information on the first to third base film photomasks used when forming these films is recorded on the information recording photomask 1 as information depending on the shape of the base film.
[0042]
As information of the first to third base film photomasks, information depending on the shape of each photomask can be used. Specifically, the area ratio of each photomask, that is, the first photomask is used. -The ratio of the opening area of the pattern with respect to the surface area of the glass substrate in the 3rd base film photomask is recorded. Hereinafter, the area ratio of the first base film photomask (for LOCOS oxide film) is X, the area ratio of the second base film photomask (for PolySi film) is Y, and the third base film photomask ( The area ratio of the BPSG film is Z.
[0043]
In this embodiment, each base film (LOCOS oxide films 14, 26, 35, PolySi films 25, 36, and BPSG film is formed in a portion corresponding to a portion where the pattern in the first to third photomasks is opened. ) Is used, and a negative photoresist is used.
[0044]
Next, an exposure condition setting method using these X, Y, and Z will be described. FIG. 2 is a diagram showing a method for setting exposure conditions. First, the average height H of the base film of the semiconductor device being manufactured is obtained. Here, the average height is a value obtained by integrating and averaging the variation in height due to the unevenness of the base film, and specifically, the area of the same height of the unevenness of the base film and the height of that part. Is the value obtained by dividing the sum of the product with the sum of the areas of each part. Hereinafter, unless otherwise indicated in the present embodiment, the average height indicates a height obtained by integrating and averaging.
[0045]
In the present embodiment, the LOCOS oxide films 14, 26, 35, the PolySi films 25, 36, and the BPSG film are formed as a base film on which irregularities are formed on the surface of the substrate 10. Therefore, the sum of the average heights of the respective films becomes the average height of the base film. The average height of each film can be expressed by the product of the final film thickness of each film and the area ratios X, Y, and Z.
[0046]
Therefore, the final film thickness of the LOCOS oxide films 14, 26, and 35 is set to T _LOCOS The final film thickness of the PolySi films 25 and 36 is T _PolySi , The final film thickness of the BPSG film is T _BPSG Then, the average height H of the base film is H = T _LOCOS × X + T _PolySi × Y + T _BPSG It can be obtained by the formula of × Z.
[0047]
At this time, this equation and the final film thickness T of the LOCOS oxide films 14, 26, 35 are obtained. _LOCOS Final film thickness T of PolySi films 25 and 36 _PolySi , Final film thickness T of BPSG film _BPSG Is input to the host computer in advance. These T _LOCOS , T _PolySi , T _BPSG Is not a value that changes for each pattern of the semiconductor device, but is almost determined by the manufacturing process of the semiconductor device.
[0048]
The values of X, Y, and Z are set for the information recording photomask 1 for each pattern of the semiconductor device. This is because the patterns of the first to third base film photomasks are different for each pattern of the semiconductor device.
[0049]
Then, X, Y, and Z are input to the host computer by reading the barcode 5 of the information recording photomask 1. As a result, the above formula (H = T _LOCOS × X + T _PolySi × Y + T _BPSG The average height H is determined using × Z). Therefore, this average height H can be obtained for each pattern of the semiconductor device.
[0050]
Next, a method for setting a focus correction value as an exposure condition using the average height H will be described with reference to a schematic cross-sectional view of the semiconductor device shown in FIG. Note that (a) is a semiconductor device used in a preliminary process for measuring various values serving as a reference, and (b) is a semiconductor device being manufactured. In FIG. 3, the LOCOS oxide film, the PolySi film, the BPSG film, and the like are simply shown as a base film 40 collectively. A resist 41 is formed on the base film 40.
[0051]
First, as a preliminary process, a semiconductor device in which the arrangement of devices is not so biased is manufactured. At this time, the average height H of the base film 40 automatically measured by the exposure apparatus _Typ And the focus height (indicated by the alternate long and short dash line in the figure). In the figure, the optimum value F of the focus correction value, which is the deviation between the focus height that is actually desired in the semiconductor device indicated by the bold line and the focus height measured by the exposure apparatus. _Typ Ask for. This optimum value F _Typ Can be obtained by conducting experiments with various focus correction values.
[0052]
Hereinafter, this average height H _Typ And optimum focus correction value F _Typ Are referred to as a reference average height and a reference focus correction value. This reference average height H _Typ Is the average of the heights at any of a plurality of parts set in the exposure apparatus as in the prior art, and is an integrated average value at the plurality of parts. Further, in the preliminary process, since the semiconductor device in which the device arrangement is not biased is manufactured, the reference average height H _Typ Accurate reference focus correction value F _Typ Is demanded.
[0053]
On the other hand, also in the semiconductor device being manufactured, when the resist 41 is exposed, the exposure device automatically measures the focus height (indicated by a two-dot chain line in the figure). However, since the focus height changes according to the average height H of the base film 40, the reference average height H _Typ If the average height H is different from the focus height F, the focus correction value F, which is the difference between the actual focus height and the focus height, is the reference focus correction value F. _Typ Is different. Therefore, the reference focus correction value F _Typ From this, the focus correction value F is obtained.
[0054]
In general, the focus depth, which is the in-focus range, is above and below the focus height. For this reason, when the range to be focused changes, the exposure apparatus changes the focus height by an amount that is ½ of the amount of change in the range to be focused.
[0055]
Therefore, the focus height measured by the exposure apparatus in the semiconductor device used in the preliminary process (one-dot chain line in FIG. 3) and the focus height measured by the exposure apparatus in the manufactured semiconductor device (two-dot chain line in FIG. 3). The difference of the reference average height H as a reference of the range in which the exposure apparatus focuses in the semiconductor device used in the preliminary process _Typ And ½ of the difference from the average height H as a reference for the range in which the exposure apparatus focuses in the semiconductor device being manufactured.
[0056]
That is, the focus correction value F is F = F _Typ + (H _Typ -H) / 2. At this time, the reference focus correction value F _Typ And standard average height H _Typ And the formula F = F _Typ + (H _Typ -H) / 2 is input to the host computer, and the average height H calculated as described above is input to this equation to determine the focus correction value F.
[0057]
Then, by inputting this focus correction value F to an exposure file for setting the exposure conditions, the focus height for exposure on the resist is set. Then, based on this setting, the resist is exposed through the information recording photomask 1.
[0058]
Next, a step of developing the resist to form a resist pattern is performed. Then, the Al film is etched and patterned using this resist pattern as a mask. Thereby, the wiring of each device is formed. In this manner, a plurality of types of devices are formed on the substrate 10.
[0059]
In this embodiment, since the information on the first to third underlayer photomasks is recorded on the information recording photomask 1, the configuration of the semiconductor device being manufactured can be understood by reading this information for each semiconductor device. An appropriate exposure condition can be easily set based on this information for each semiconductor device.
[0060]
Further, as this information, the area ratios of the first to third base film photomasks representing the uneven state of the base film are used. Therefore, the average height H of the base film is obtained to obtain the focus correction value F as the semiconductor. It can be set appropriately for each pattern of the apparatus. Therefore, it is possible to suitably suppress the resist from deviating from the focus depth range. As a result, it is possible to prevent the line of the resist from being rounded and the line width from being varied because the focus is not appropriate.
[0061]
As described above, in this embodiment, since the exposure conditions can be set for each product, it is particularly effective when applied to the manufacture of a small variety of semiconductor devices. In addition, since the exposure conditions are set using calculation formulas, if there is a need to change the exposure conditions, the exposure conditions can be changed simply by changing the calculation formula, and all semiconductor devices are manufactured. This change can be easily applied when doing so.
[0062]
Further, since the barcode 5 is formed on the information recording photomask 1, the information recording photomask 1 can be managed at the same time, and it is possible to prevent the wrong photomask from being prepared.
[0063]
(Second Embodiment)
In the first embodiment, the area ratios of the first to third base film photomasks are pasted on the information recording photomask 1 in advance by the bar code. Thus, the area ratio of the first to third base film photomasks may be written.
[0064]
(Other embodiments)
In each of the above embodiments, the area ratio of each photomask is used as information of the first to third base film photomasks, but the transmittance of each photomask may be used. This transmittance is indicated by the amount of light that has passed through the photomask relative to the amount of light exposed.
[0065]
The length of the outline of the opening of the first to third base film photomasks may be used as information of the first to third base film photomasks.
[0066]
The exposure condition includes an exposure amount in addition to the focus correction value. Since the exposure amount needs to be changed according to the sensitivity of the resist, when the sensitivity of the resist changes, the exposure amount may be set appropriately using a calculation formula including information on the exposure amount. Thereby, the change of exposure amount can be applied to the manufacturing methods of all semiconductor devices by changing the calculation formula a little and changing the information on sensitivity. Further, the reflectivity of the base film may be used as information for determining the exposure amount.
[0067]
In addition to the barcode, a two-dimensional code or a magnetic tape can be used as the information recording method for the first to third underlayer photomasks. Further, even if the apparatus does not automatically read this information, a person may read the information by applying a reader. Further, a person may calculate from the read information and input it to the exposure apparatus. Further, the result calculated by another computer may be input to the exposure apparatus.
[0068]
In addition to a photomask using a glass substrate, the present invention can be generally applied to a photomask for exposing a pattern to a resist.
[0069]
The present invention can also be applied to a semiconductor device in which a resistor, a power device, and the like are formed on the substrate 10. Further, in each of the above embodiments, the present invention is applied to the process of forming the wiring. However, the present invention can be applied to any process of forming a resist pattern in a state where the ground is uneven.
[Brief description of the drawings]
FIG. 1 is a schematic top view of an information recording photomask.
FIG. 2 is a diagram showing a method for setting exposure conditions.
FIG. 3 is a schematic cross-sectional view of a semiconductor device illustrating a method for setting a focus correction value.
FIG. 4 is a diagram schematically showing a bipolar transistor.
FIG. 5 is a diagram schematically showing a MOS transistor.
FIG. 6 is a diagram schematically showing an LDMOS transistor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Information recording photomask, 5 ... Bar code (one-dimensional code), 10 ... Substrate, F ... Focus correction value, X, Y, Z ... Information.

Claims

Patterning on the substrate (10) forms a base film (14, 25, 26, 35, 36) in a desired region, and forms a pattern forming film on the substrate including the base film. A step of forming a resist on the pattern forming film, a step of exposing a pattern to the resist, a step of developing the resist to form a resist pattern, and a masking of the resist pattern And patterning the pattern forming film as a semiconductor device manufacturing method for forming a plurality of types of devices on the substrate,
Exposing the resist, wherein in the step of forming the base film of the base film for a photomask used for the underlying film of the desired pattern information (X, Y, Z) information recording photomask was recorded (1) is prepared, the exposure condition of the resist is set based on the information, and the resist is exposed through the information recording photomask according to the exposure condition .
Using the area ratio, which is the ratio of the opening area of the pattern to the surface area of the base film photomask, as the information of the base film photomask, the average height (H) of the base film is determined from this area ratio, A method of manufacturing a semiconductor device, wherein a focus correction value (F) is set as the exposure condition based on an average height .

2. The method of manufacturing a semiconductor device according to claim 1 , wherein information recording of the underlayer photomask is performed using a one-dimensional code (5), a magnetic tape, or a two-dimensional code.