JP3658357B2

JP3658357B2 - Signal transmission circuit, solid-state imaging device, camera, and liquid crystal display device

Info

Publication number: JP3658357B2
Application number: JP2001329787A
Authority: JP
Inventors: 琢己山口
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-10-26
Filing date: 2001-10-26
Publication date: 2005-06-08
Anticipated expiration: 2021-10-26
Also published as: JP2003133940A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶デイスプレイ、ＭＯＳ型撮像装置を駆動するためのシフトレジスタに適用され、低電圧で駆動できる信号伝送回路に関する。
【０００２】
【従来の技術】
図３は、従来の信号伝送回路の一構成例を示す回路図である。なお、図３には、説明の便宜上、多数段構成のうち４段部分のみを示している。この信号伝送回路は、次段への出力トランジスタＴ１２、Ｔ２２、Ｔ３２、Ｔ４２と、ブートストラップ用容量Ｃ１、Ｃ２、Ｃ３、Ｃ４と、ブートストラップ用容量充電トランジスタＴ１１、Ｔ２１、Ｔ３１、Ｔ４１と、放電トランジスタＴ１３、Ｔ１４、Ｔ２３、Ｔ２４、Ｔ３３、Ｔ３４、Ｔ４３、Ｔ４４とで構成され、電源電圧ＶＤＤ、駆動パルスＶ１、Ｖ２、およびスタートパルスＶＳＴが供給される。
【０００３】
次に、このように構成された従来の信号伝送回路の動作について説明する。
【０００４】
スタートパルスＶＳＴが論理「Ｈｉｇｈ」レベルになると、初段のブートストラップ用容量充電トランジスタＴ１１がオンになり、ブートストラップ用容量Ｃ１が電源電圧ＶＤＤへと充電され、ブートストラップ用容量Ｃ１の充電電圧が出力トランジスタＴ１２の閾値電圧レベルを超えると、初段の出力トランジスタＴ１２がオンする。
【０００５】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ１が出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧とブートストラップ用容量Ｃ１両端の電位差とが足されて印加されることとなり、出力トランジスタＴ１２のゲート電位が駆動パルスＶ１の電位よりも上昇すると、駆動パルスＶ１が初段の出力ノードＮ１２から出力パルスＯＵＴ１として利用される。
【０００６】
ここで、この信号伝送回路の利点は、ブートストラップ用容量Ｃ１のプラス側の端子に接続されたノードＮ１１の電圧が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに印加されるため、トランジスタＴ２１のゲートに高い電圧を印加することができる点にある。これによって、２段目のブートストラップ用容量充電トランジスタＴ２１が、たとえエンハンスメント型のＮＭＯＳであっても、ブートストラップ用容量Ｃ２１を電源電圧ＶＤＤに確実に充電でき、出力トランジスタＴ２２をオンにすることができる。
【０００７】
その後、論理「Ｈｉｇｈ」レベルの駆動パルスＶ２が出力トランジスタＴ２２のドレインに入力すると、出力トランジスタＴ２２のゲートには、駆動パルスＶ２の電位とブートストラップ用容量Ｃ２両端の電位差とが足されて印加されることとなり、出力トランジスタＴ２２のゲート電位が駆動パルスＶ２の電位よりも上昇すると、駆動パルスＶ２が２段目の出力ノードＮ２２から出力パルスＯＵＴ２として利用される。
【０００８】
また同時に、ブートストラップ用容量Ｃ２のプラス側の端子に接続されたノードＮ２１の高い電圧が、３段目のブートストラップ用容量充電トランジスタＴ３１のゲートに印加され、トランジスタＴ３１がオンになり、ブートストラップ用容量Ｃ３が電源電圧ＶＤＤに確実に充電され、出力トランジスタＴ３２がオンする。
【０００９】
このような動作が繰り返されることで、信号伝送回路は、さらに出力パルスＯＵＴ３、ＯＵＴ４と順次出力することになる。
【００１０】
このようにして、全ての信号伝送段において、ブートストラップ用容量のプラス側の端子電圧が、次段のブートストラップ用容量充電トランジスタのゲートに加わるため、次段のブートストラップ用容量を確実に電源電圧ＶＤＤに充電できることとなり、電圧降下の無い低電圧の出力パルスを生成可能な信号伝送回路を実現できる。
【００１１】
また、ブートストラップ用容量に充電した電圧を放電する手段として、回路のトランジスタや電源を少なくするために、ブートストラップ用容量Ｃ１の場合は、放電トランジスタＴ１３のドレインをブートストラップ用容量Ｃ１のプラス側端子に接続し、放電トランジスタＴ１４のドレインをブートストラップ用容量Ｃ１のマイナス側端子に接続し、放電トランジスタＴ１３およびＴ１４のゲートに、２段目の出力トランジスタＴ２２のソースに接続された出力ノードＮ２２を接続する。これにより、２段目の出力ノードＮ２２に駆動パルスＶ２が出力された時に、ブートストラップ用容量Ｃ１が放電されることになる。
【００１２】
【発明が解決しようとする課題】
上記従来の信号伝送回路の問題点について、図４を参照して説明する。
【００１３】
図４は、ＮＭＯＳのみを用いた従来の信号伝送回路における各部のパルス電圧を示すタイミングチャートである。この回路では、駆動パルスＶ１、Ｖ２の電圧振幅、および電源電圧ＶＤＤが３Ｖで、スタートパルスＶＳＴの電圧振幅が５Ｖである。ここで、スタートパルスＶＳＴの電圧振幅のみ５Ｖとするのは、スタートパルスＶＳＴが入力される初段のブートストラップ用容量充電トランジスタＴ１１の場合のみ、前段からの高い電圧が供給できないため、スタートパルスＶＳＴのみ駆動パルスＶ１、Ｖ２の電圧振幅である３Ｖよりも高い５ＶでトランジスタＴ１１を駆動することにより、トランジスタＴ１１による電圧降下を防止し、ブートストラップ用容量Ｃ１を電源電圧ＶＤＤである３Ｖに充電可能にするためである。
【００１４】
図４において、時刻ｔ０において、スタートパルスＶＳＴの電圧が５Ｖに立ち上がり、エンハンスメント型のＮＭＯＳであるブートストラップ用容量充電トランジスタＴ１１の閾値電圧Ｖｔがあった場合でも、トランジスタＴ１１を介してブートストラップ用容量Ｃ１が電源電圧ＶＤＤである３Ｖに充電され、出力トランジスタＴ１２がオンする。
【００１５】
次に、時刻ｔ１において、駆動パルスＶ１が３Ｖに立ち上がり、出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧３Ｖとブートストラップ用容量Ｃ１両端の電位差３Ｖとが足された高い電圧ＨＢ１電圧が印加されるめ、出力ノードＮ１２から３Ｖ振幅の駆動パルスＶ１が出力パルスＯＵＴ１として確実に出力されることになる。
【００１６】
また同時に、ブートストラップ用容量Ｃ１のプラス側の端子に接続されたノードＮ１１の高電圧ＨＢ１が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに入力され、トランジスタＴ２１がオンして、ブートストラップ用容量Ｃ２が確実に電源電圧ＶＤＤである３Ｖに充電されることになる。
【００１７】
同様にして、時刻ｔ２、ｔ３、ｔ４の場合も、時刻ｔ１の動作を繰り返すこととなる。
【００１８】
しかしながら、上記従来の信号伝送回路では、駆動パルスＶ１、Ｖ２および電源電圧ＶＤＤは３Ｖにできるものの、スタートパルスＶＳＴのみ５Ｖ駆動となり、３Ｖと５Ｖという２種類の電源回路が必要となり、回路規模が大きくなってしまう、という問題があった。
【００１９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、回路電源を低電圧化しても安定な動作が可能で、かつ駆動パルスとスタートパルスで電源回路を共通化し、回路規模を小さくできる信号伝送回路、およびかかる信号伝送回路が適用される固体撮像装置、かかる固体撮像装置を搭載したカメラ、および上記信号伝送回路が適用される液晶表示装置を提供することにある。
【００２０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る信号伝送回路は、複数段回路で構成され、各段回路から駆動パルスに従ったパルス電圧が順次出力される信号伝送回路であって、各段回路は、駆動パルスを前記パルス電圧としてソースに出力する出力トランジスタと、出力トランジスタのゲートとソースとの間に接続されたブートストラップ用容量と、少なくとも２段目以降には、ブートストラップ用容量を充電するために、ドレインが電源または接地線に接続され、ソースが出力トランジスタのゲートに接続され、ゲートが前段の出力トランジスタに接続された充電トランジスタと、初段の場合は、ブートストラップ用容量を充電するために、ドレインが電源または接地線あるいはスタートパルスに接続され、ソースが出力トランジスタのゲートに接続され、ゲートに１つの容量または複数の容量からなる直列容量を介してスタートパルスが供給される充電トランジスタとを備えたことを特徴とする。
【００２１】
本発明に係る信号伝送回路において、初段回路は、ソースまたはドレインが１つの容量または直列容量の充電トランジスタ側の一端に接続され、ドレインまたはソースがそれぞれ電源または接地線に接続された第１の初期充電トランジスタと、ソースまたはドレインが１つの容量または直列容量の他端に接続され、ドレインまたはソースがそれぞれ接地または電源線に接続された第２の初期充電トランジスタとを備えることが好ましい。
【００２２】
この場合、第１および第２の初期充電トランジスタのゲートは共通接続され、そのゲートに駆動パルスが印加されることが好ましい。
【００２３】
または、本発明に係る信号伝送回路において、初段回路は、ソースまたはドレインが直列容量中の容量の充電トランジスタ側の一端に接続され、ドレインまたはソースがそれぞれ電源または接地線に接続された第１の初期充電トランジスタと、ソースまたはドレインが直列容量中の容量の他端に接続され、ドレインまたはソースがそれぞれ接地または電源線に接続された第２の初期充電トランジスタとを備えることが好ましい。
【００２４】
この場合、第１および第２の初期充電トランジスタのゲートは共通接続され、かつ容量毎に入力パルスが設定されていることが好ましく、入力パルスが充電トランジスタに近い方の容量に対応する第１および第２の初期充電トランジスタをオンおよびオフした後に、次の容量に対応する第１および第２の初期充電トランジスタをオンおよびオフすることが好ましい。
【００２５】
また、本発明に係る信号伝送回路において、初段回路の充電トランジスタはＮ型ＭＯＳトランジスタであり、第１の初期充電トランジスタのドレインまたはソースに接続される電源線の電圧を、第２の初期充電トランジスタのドレインまたはソースに接続される電源線の電圧よりも高くすることが好ましい。
【００２６】
または、初段回路の充電トランジスタはＰ型ＭＯＳトランジスタであり、前記第１の初期充電トランジスタのドレインまたはソースに接続される電源線の電圧を、前記第２の初期充電トランジスタのドレインまたはソースに接続される電源線の電圧よりも低くすることが好ましい。
【００２７】
また、本発明に係る信号伝送回路において、第１および第２の初期充電トランジスタを共にオン状態にした後、共にオフ状態にし、その後スタートパルスが印加され、容量または前記直列容量を介して初段回路の充電トランジスタがオン状態になることが好ましい。
【００２８】
上記の構成によれば、初段の充電トランジスタのゲートに一端が接続された容量または直列容量（入力用ブートストラップ容量）を、ゲートに駆動パルス（例えば、Ｖ２）が共通に印加されてオン状態になる第１および第２の初期充電トランジスタにより、入力用ブートストラップ容量の一端を電源電圧ＶＤＤ、その他端を接地電圧ＶＳＳにして充電した後、第１および第２の初期充電トランジスタをオフ状態にし、入力用ブートストラップ容量の他端にスタートパルスＶＳＴを印加することで、初段の充電トランジスタのゲート電圧を高くすることができる。これにより、初段の充電トランジスタのソースに接続されたブートストラップ用容量への充電電圧の降下を防ぐことができる。したがって、伝送段数が増えることにより、出力パルス電圧が次第に低下したり、何段か先で出力パルスが出なくなることを防止することができる。また同時に、駆動パルス用とスタートパルス用に共通の電源回路（３Ｖ系）を使用することができ、回路規模を小さくすることができる。
【００２９】
前記の目的を達成するため、本発明に係る固体撮像装置は、複数段回路で構成され、各段回路から駆動パルスに従った走査パルス電圧が順次出力される信号伝送回路を有する固体撮像装置であって、信号伝送回路の各段回路は、駆動パルスを走査パルス電圧としてソースに出力する出力トランジスタと、出力トランジスタのゲートとソースとの間に接続されたブートストラップ用容量と、少なくとも２段目以降には、ブートストラップ用容量を充電するために、ドレインが電源または接地線に接続され、ソースが出力トランジスタのゲートに接続され、ゲートが前段の出力トランジスタに接続された充電トランジスタと、初段の場合は、ブートストラップ用容量を充電するために、ドレインが電源または接地線あるいはスタートパルスに接続され、ソースが出力トランジスタのゲートに接続され、ゲートに１つの容量または複数の容量からなる直列容量を介してスタートパルスが供給される充電トランジスタとを備えたことを特徴とする。
【００３０】
前記の目的を達成するため、本発明に係るカメラは、本発明に係る固体撮像装置を搭載したことを特徴とする。
【００３１】
前記の目的を達成するため、本発明に係る液晶表示装置は、複数段回路で構成され、各段回路から駆動パルスに従った走査パルス電圧が順次出力される信号伝送回路を有する液晶表示装置であって、信号伝送回路の各段回路は、駆動パルスを走査パルス電圧としてソースに出力する出力トランジスタと、出力トランジスタのゲートとソースとの間に接続されたブートストラップ用容量と、少なくとも２段目以降には、ブートストラップ用容量を充電するために、ドレインが電源または接地線に接続され、ソースが出力トランジスタのゲートに接続され、ゲートが前段の出力トランジスタに接続された充電トランジスタと、初段の場合は、ブートストラップ用容量を充電するために、ドレインが電源または接地線あるいはスタートパルスに接続され、ソースが出力トランジスタのゲートに接続され、ゲートに１つの容量または複数の容量からなる直列容量を介してスタートパルスが供給される充電トランジスタとを備えたことを特徴とする。
【００３２】
上記の構成によれば、回路電源を低電圧化しても安定な動作を保証し、かつ回路規模を小さくすることができ、特に低消費電力化および小型化を図る必要のある携帯用機器に適用される、固体撮像装置、それを搭載したカメラ、および液晶表示装置において効果を発揮することができる。
【００３３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照して説明する。
【００３４】
図１は、本発明の一実施形態に係る信号伝送回路の構成例を示す回路図である。図１において、本実施形態が図３に示す従来例と異なる点は、一端が初段のブートストラップ用容量充電トランジスタＴ１１のゲートに接続され、他端にスタートパルスＶＳＴが供給される入力用ブートストラップ容量Ｃ０と、ソースが入力用ブートストラップ容量Ｃ０の一端に接続され、ドレインに電源電圧ＶＤＤが供給され、ゲートに駆動パルスＶ２が印加される第１の初期充電トランジスタＴ０１と、ドレインが入力用ブートストラップ容量Ｃ０の他端に接続され、ソースに接地電圧（０Ｖ）が供給され、ゲートに駆動パルスＶ２が印加される第２の初期充電トランジスタＴ０２と、入力用ブートストラップ容量Ｃ０の電荷を放電するための放電トランジスタＴ０３、Ｔ０４とを設けた点にある。その他の構成については、図３の従来例と同じであり、図１において同一の符号を付して説明を省略する。
【００３５】
このように構成された信号伝送回路の動作について、図２を参照して説明する。
【００３６】
図２は、ＮＭＯＳのみを用いた図１の信号伝送回路における各部のパルス電圧を示すタイミングチャートである。この回路は３Ｖ系の回路であり、スタートパルスＶＳＴの電圧振幅、駆動パルスＶ１、Ｖ２の電圧振幅、および電源電圧ＶＤＤが３Ｖの場合を示す。
【００３７】
図２において、まず時刻ｔ０において、駆動パルスＶ２が３Ｖに立ち上がることで、第１の初期充電トランジスタＴ０１と第２の初期充電トランジスタＴ０２が共にオンとなり、入力用ブートストラップ容量Ｃ０が３Ｖに充電される。
【００３８】
次に、時刻ｔ１において、駆動パルスＶ２が０Ｖに立ち下がることで、第１の初期充電トランジスタＴ０１と第２の初期充電トランジスタＴ０２が共にオフとなる。
【００３９】
次に、時刻ｔ２において、スタートパルスＶＳＴが３Ｖに立ち上がると、初段のブートストラップ用容量充電トランジスタＴ１１のゲートに、スタートパルスＶＳＴの電圧と入力用ブートストラップ容量Ｃ０の充電電圧とが足されて印加されることで、トランジスタＴ１１のゲート電圧が電源電圧ＶＤＤである３Ｖ以上になり、トランジスタＴ１１を介して、ブートストラップ用容量Ｃ１を電源電圧ＶＤＤである３Ｖに充電することができる。したがって、スタートパルスＶＳＴの電圧振幅が駆動パルスＶ１、Ｖ２と同じ３Ｖでも駆動を行うことができる。
【００４０】
次に、時刻ｔ３において、駆動パルスＶ１が３Ｖに立ち上がり、出力トランジスタＴ１２のドレインに入力すると、出力トランジスタＴ１２のゲートには、駆動パルスＶ１の電圧３Ｖとブートストラップ用容量Ｃ１両端の電位差３Ｖとが足された高い電圧ＨＢ１が印加されるめ、出力ノードＮ１２から３Ｖ振幅の駆動パルスＶ１が出力パルスＯＵＴ１として確実に出力されることになる。
【００４１】
また同時に、ブートストラップ用容量Ｃ１のプラス側の端子に接続されたノードＮ１１の高電圧ＨＢ１が、２段目のブートストラップ用容量充電トランジスタＴ２１のゲートに入力され、トランジスタＴ２１がオンして、ブートストラップ用容量Ｃ２が確実に電源電圧ＶＤＤである３Ｖに充電されることになる。
【００４２】
同様にして、時刻ｔ４、ｔ５、ｔ６の場合も、時刻ｔ３の動作を繰り返すこととなる。
【００４３】
以上のように、本実施形態によれば、初段の充電トランジスタＴ１１のゲートとスタートパルスＶＳＴの配線との間に、入力用ブートストラップ容量Ｃ０を設け、第１の初期充電トランジスタＴ０１と第２の初期充電トランジスタＴ０２を介して入力用ブートストラップ容量Ｃ０を充電した後、スタートパルスＶＳＴを印加することで、スタートパルスＶＳＴの電圧振幅が駆動パルスＶ１、Ｖ２の電圧振幅と同じ３Ｖという低い電圧であっても、電圧降下の無い、３Ｖの低電圧の出力パルスを安定に生成可能な信号伝送回路を実現することができる。また同時に、スタートパルスＶＳＴと駆動パルスＶ１、Ｖ２用に３Ｖの共通の電源回路を使用することができるため、従来に比べて電源回路の数を削減して、回路規模を小さくすることが可能になる。
【００４４】
なお、本実施形態において、入力用ブートストラップ容量Ｃ０が１個の場合について例示および説明したが、複数個の入力用ブートストラップ容量を直列に接続し、スタートパルスＶＳＴの配線に近い入力用ブートストラップ容量から順番に充電した後、スタートパルスＶＳＴを印加した場合には、初段のブートストラップ用容量充電トランジスタＴ１１に入力するゲート電圧を大きくすることができる。
【００４５】
このように、複数個の入力用ブートストラップ容量を直列に接続した場合、各入力用ブートストラップ容量の両端に接続した初期充電トランジスタに供給する電源のうち、初段のブートストラップ用容量充電トランジスタＴ１１のゲートに近い側の初期充電トランジスタに供給する電源電圧を、遠い側の初期充電トランジスタに供給する電源電圧よりも高くすることで、最も高い電圧を初段のブートストラップ用容量充電トランジスタＴ１１のゲートに印加することができる。
【００４６】
また、本実施形態では、入力用ブートストラップ容量Ｃ０の両端に接続された初期充電トランジスタＴ０１、Ｔ０２のゲートに共通パルスを供給しているため、初期充電トランジスタ用のゲート回路が一つで良く、回路規模を小さくすることができ、また充電の高速化を図ることができる。
【００４７】
また、本実施形態では、入力用ブートストラップ容量Ｃ０の両端に接続された初期充電トランジスタのゲートに供給する共通パルスに、信号伝送回路の駆動パルスＶ２を用いることで、回路規模を小さくすることができ、また充電と駆動パルスとの位相合わせができ、高速駆動ができる。
【００４８】
また、本実施形態では、N型ＭＯＳトランジスタを用いた場合について例示および説明したが、全てP型ＭＯＳトランジスタを用いた場合でも、同様な効果を得ることができる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、回路電源を低電圧化しても安定な動作が可能で、かつ駆動パルスとスタートパルスで電源回路を共通化し、回路規模を小さくできる信号伝送回路を実現することが可能になる。
【００５０】
また、かかる信号伝送回路は、液晶デイスプレイ、ＭＯＳ型撮像装置の低電圧駆動実現の要請に沿いながら、信号伝送回路をシフトレジスタに使用して、低電圧化を実現とするものであって、産業上極めて有用である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る信号伝送回路の構成例を示す回路図
【図２】本発明の第１の実施形態に係る信号伝送回路における各部のパルス電圧を示すタイミングチャート
【図３】従来の信号伝送回路の構成例を示す回路図
【図４】従来の信号伝送回路における各部のパルス電圧を示すタイミングチャート
【符号の説明】
Ｃ０入力用ブートストラップ容量（容量または直列容量）
Ｃ１、Ｃ２、Ｃ３、Ｃ４ブートストラップ用容量
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４出力パルス（走査パルス）
Ｔ０１第１の初期充電トランジスタ
Ｔ０２第２の初期充電トランジスタ
Ｔ０３、Ｔ０４入力用ブートストラップ容量Ｃ０の放電トランジスタ
Ｔ１１、Ｔ２１、Ｔ３１、Ｔ４１ブートストラップ用容量充電トランジスタ（充電トランジスタ）
Ｔ１２、Ｔ２２、Ｔ３２、Ｔ４２出力トランジスタ
Ｔ１３、Ｔ１４、Ｔ２３、Ｔ２４、Ｔ３３、Ｔ３４、Ｔ４３、Ｔ４４放電トランジスタ
Ｖ１、Ｖ２駆動パルス
ＶＤＤ電源電圧
ＶＳＴスタートパルス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal transmission circuit that is applied to a shift register for driving a liquid crystal display and a MOS type imaging device and can be driven at a low voltage.
[0002]
[Prior art]
FIG. 3 is a circuit diagram showing a configuration example of a conventional signal transmission circuit. For convenience of explanation, FIG. 3 shows only the four-stage portion of the multi-stage configuration. This signal transmission circuit includes output transistors T12, T22, T32, T42 to the next stage, bootstrap capacitors C1, C2, C3, C4, bootstrap capacitor charging transistors T11, T21, T31, T41, and discharge. The transistors T13, T14, T23, T24, T33, T34, T43, and T44 are supplied with a power supply voltage VDD, drive pulses V1 and V2, and a start pulse VST.
[0003]
Next, the operation of the conventional signal transmission circuit configured as described above will be described.
[0004]
When the start pulse VST becomes a logic “High” level, the bootstrap capacitor charging transistor T11 in the first stage is turned on, the bootstrap capacitor C1 is charged to the power supply voltage VDD, and the charge voltage of the bootstrap capacitor C1 is output. When the threshold voltage level of the transistor T12 is exceeded, the first-stage output transistor T12 is turned on.
[0005]
After that, when the driving pulse V1 having the logic “High” level is input to the drain of the output transistor T12, the voltage of the driving pulse V1 and the potential difference between both ends of the bootstrap capacitor C1 are added to the gate of the output transistor T12. Thus, when the gate potential of the output transistor T12 rises higher than the potential of the drive pulse V1, the drive pulse V1 is used as the output pulse OUT1 from the output node N12 in the first stage.
[0006]
Here, the advantage of this signal transmission circuit is that the voltage of the node N11 connected to the positive side terminal of the bootstrap capacitor C1 is applied to the gate of the bootstrap capacitor charging transistor T21 at the second stage. The high voltage can be applied to the gate of the transistor T21. Thus, even if the second-stage bootstrap capacitor charging transistor T21 is an enhancement type NMOS, the bootstrap capacitor C21 can be reliably charged to the power supply voltage VDD, and the output transistor T22 can be turned on. it can.
[0007]
After that, when the drive pulse V2 having the logic “High” level is input to the drain of the output transistor T22, the potential of the drive pulse V2 and the potential difference between both ends of the bootstrap capacitor C2 are applied to the gate of the output transistor T22. Thus, when the gate potential of the output transistor T22 rises above the potential of the drive pulse V2, the drive pulse V2 is used as the output pulse OUT2 from the second-stage output node N22.
[0008]
At the same time, a high voltage at the node N21 connected to the positive terminal of the bootstrap capacitor C2 is applied to the gate of the third-stage bootstrap capacitor charging transistor T31, turning on the transistor T31 and bootstrap. The capacitor C3 is reliably charged to the power supply voltage VDD, and the output transistor T32 is turned on.
[0009]
By repeating such an operation, the signal transmission circuit further sequentially outputs output pulses OUT3 and OUT4.
[0010]
In this way, in all signal transmission stages, the positive terminal voltage of the bootstrap capacitor is applied to the gate of the next bootstrap capacitor charging transistor, so that the next bootstrap capacitor can be reliably powered. Since the voltage VDD can be charged, a signal transmission circuit capable of generating a low-voltage output pulse with no voltage drop can be realized.
[0011]
Further, as a means for discharging the voltage charged in the bootstrap capacitor, in order to reduce circuit transistors and power supplies, in the case of the bootstrap capacitor C1, the drain of the discharge transistor T13 is connected to the positive side of the bootstrap capacitor C1. The drain of the discharge transistor T14 is connected to the negative terminal of the bootstrap capacitor C1, and the output node N22 connected to the source of the second-stage output transistor T22 is connected to the gates of the discharge transistors T13 and T14. Connecting. As a result, the bootstrap capacitor C1 is discharged when the drive pulse V2 is output to the second-stage output node N22.
[0012]
[Problems to be solved by the invention]
The problems of the conventional signal transmission circuit will be described with reference to FIG.
[0013]
FIG. 4 is a timing chart showing pulse voltages at various parts in a conventional signal transmission circuit using only NMOS. In this circuit, the voltage amplitude of the drive pulses V1 and V2 and the power supply voltage VDD are 3V, and the voltage amplitude of the start pulse VST is 5V. Here, only the voltage amplitude of the start pulse VST is set to 5 V. Only in the case of the first-stage bootstrap capacitive charging transistor T11 to which the start pulse VST is input, a high voltage from the previous stage cannot be supplied, so only the start pulse VST is set. By driving the transistor T11 with 5V higher than the voltage amplitude 3V of the drive pulses V1 and V2, a voltage drop due to the transistor T11 is prevented, and the bootstrap capacitor C1 can be charged to 3V which is the power supply voltage VDD. Because.
[0014]
In FIG. 4, even when the voltage of the start pulse VST rises to 5 V at time t0 and there is a threshold voltage Vt of the bootstrap capacitive charging transistor T11 that is an enhancement type NMOS, the bootstrap capacitance is passed through the transistor T11. C1 is charged to 3V which is the power supply voltage VDD, and the output transistor T12 is turned on.
[0015]
Next, at time t1, when the drive pulse V1 rises to 3V and is input to the drain of the output transistor T12, the voltage 3V of the drive pulse V1 and the potential difference 3V across the bootstrap capacitor C1 are applied to the gate of the output transistor T12. Since the added high voltage HB1 is applied, the drive pulse V1 having an amplitude of 3 V is reliably output as the output pulse OUT1 from the output node N12.
[0016]
At the same time, the high voltage HB1 of the node N11 connected to the positive terminal of the bootstrap capacitor C1 is input to the gate of the second-stage bootstrap capacitor charging transistor T21, turning on the transistor T21 and The strap capacitor C2 is reliably charged to 3 V, which is the power supply voltage VDD.
[0017]
Similarly, at times t2, t3, and t4, the operation at time t1 is repeated.
[0018]
However, in the conventional signal transmission circuit, although the drive pulses V1 and V2 and the power supply voltage VDD can be 3V, only the start pulse VST is driven by 5V, and two kinds of power supply circuits of 3V and 5V are required, and the circuit scale is large. There was a problem of becoming.
[0019]
The present invention has been made in view of the above problems, and an object of the present invention is to enable stable operation even when the circuit power supply is lowered in voltage, and to share a power supply circuit with a drive pulse and a start pulse. It is an object of the present invention to provide a signal transmission circuit that can be reduced in scale, a solid-state imaging device to which the signal transmission circuit is applied, a camera equipped with the solid-state imaging device, and a liquid crystal display device to which the signal transmission circuit is applied.
[0020]
[Means for Solving the Problems]
In order to achieve the above object, a signal transmission circuit according to the present invention is a signal transmission circuit composed of a plurality of stage circuits, in which a pulse voltage according to a driving pulse is sequentially output from each stage circuit. The output transistor that outputs the drive pulse as the pulse voltage to the source, the bootstrap capacitor connected between the gate and source of the output transistor, and at least the second and subsequent stages are charged with the bootstrap capacitor to a drain connected to the power supply or the ground line, a source connected to the gate of the output transistor, and a charging transistor having a gate connected to the output of the previous stage transistor motor, in the case of the first stage, charging the capacitor bootstrap The drain is connected to the power supply, ground line or start pulse, and the source is the gate of the output transistor. Connected, a start pulse via a series capacitor comprising a single capacitor or a plurality of capacity gate is characterized in that a charging transistor supplied.
[0021]
In the signal transmission circuit according to the present invention, the first stage circuit includes a first initial circuit in which a source or a drain is connected to one end of a capacitor or a series capacitor on the charging transistor side, and a drain or a source is connected to a power source or a ground line, respectively. It is preferable to include a charging transistor and a second initial charging transistor having a source or drain connected to the other end of one capacitor or series capacitor, and a drain or source connected to ground or a power line, respectively.
[0022]
In this case, it is preferable that the gates of the first and second initial charging transistors are connected in common and a drive pulse is applied to the gates.
[0023]
Alternatively, in the signal transmission circuit according to the present invention, the first-stage circuit includes a first circuit in which the source or drain is connected to one end of the capacitor in the series capacitor on the charging transistor side, and the drain or source is connected to the power supply or the ground line, respectively. It is preferable to include an initial charging transistor and a second initial charging transistor in which the source or drain is connected to the other end of the capacitor in the series capacitor, and the drain or source is connected to the ground or the power supply line, respectively.
[0024]
In this case, it is preferable that the gates of the first and second initial charging transistors are connected in common and an input pulse is set for each capacitor, and the first and second input pulses correspond to the capacitor closer to the charging transistor. It is preferable to turn on and off the first and second initial charging transistors corresponding to the next capacitance after the second initial charging transistor is turned on and off.
[0025]
In the signal transmission circuit according to the present invention, the charging transistor of the first stage circuit is an N-type MOS transistor, and the voltage of the power supply line connected to the drain or source of the first initial charging transistor is used as the second initial charging transistor. It is preferable that the voltage be higher than the voltage of the power supply line connected to the drain or source of the transistor.
[0026]
Alternatively, the charge transistor of the first stage circuit is a P-type MOS transistor, and the voltage of the power supply line connected to the drain or source of the first initial charge transistor is connected to the drain or source of the second initial charge transistor. It is preferable that the voltage is lower than the voltage of the power line.
[0027]
In the signal transmission circuit according to the present invention, both the first and second initial charging transistors are turned on and then both are turned off, and then a start pulse is applied to the first stage circuit via the capacitor or the series capacitor. It is preferable that the charging transistor is turned on.
[0028]
According to the above configuration, the capacitor or one end capacitor connected to the gate of the first-stage charging transistor (input bootstrap capacitor) and the drive pulse (for example, V2) are commonly applied to the gates to be turned on. The first and second initial charging transistors are charged with one end of the input bootstrap capacitor at the power supply voltage VDD and the other end at the ground voltage VSS, and then the first and second initial charging transistors are turned off. By applying the start pulse VST to the other end of the input bootstrap capacitor, the gate voltage of the first stage charging transistor can be increased. As a result, it is possible to prevent the charging voltage from dropping to the bootstrap capacitor connected to the source of the first stage charging transistor. Therefore, the increase in the number of transmission stages can prevent the output pulse voltage from gradually decreasing or the output pulse from not being output several stages earlier. At the same time, a common power supply circuit (3 V system) can be used for the drive pulse and the start pulse, and the circuit scale can be reduced.
[0029]
In order to achieve the above object, a solid-state imaging device according to the present invention is a solid-state imaging device having a signal transmission circuit configured by a plurality of stage circuits and sequentially outputting a scanning pulse voltage from each stage circuit according to a driving pulse. Each stage circuit of the signal transmission circuit includes an output transistor that outputs a drive pulse as a scan pulse voltage to a source, a bootstrap capacitor connected between the gate and source of the output transistor, and at least a second stage. the later, in order to charge the capacitor bootstrap, a drain connected to a power source or ground line, a source connected to the gate of the output transistor, and a charging transistor having a gate connected to the output of the previous stage transistor motor, the first stage In this case, the drain is connected to the power supply, ground line or start pulse to charge the bootstrap capacitor. Are a source connected to the gate of the output transistor, a start pulse via a series capacitor comprising a single capacitor or a plurality of capacity gate it is characterized in that a charging transistor supplied.
[0030]
In order to achieve the above object, a camera according to the present invention includes the solid-state imaging device according to the present invention.
[0031]
In order to achieve the above object, a liquid crystal display device according to the present invention is a liquid crystal display device having a signal transmission circuit that is configured by a plurality of stage circuits and that sequentially outputs a scanning pulse voltage according to a drive pulse from each stage circuit. Each stage circuit of the signal transmission circuit includes an output transistor that outputs a drive pulse as a scan pulse voltage to a source, a bootstrap capacitor connected between the gate and source of the output transistor, and at least a second stage. the later, in order to charge the capacitor bootstrap, a drain connected to a power source or ground line, a source connected to the gate of the output transistor, and a charging transistor having a gate connected to the output of the previous stage transistor motor, the first stage In this case, the drain is connected to the power supply, ground line or start pulse to charge the bootstrap capacitor. Are a source connected to the gate of the output transistor, a start pulse via a series capacitor comprising a single capacitor or a plurality of capacity gate it is characterized in that a charging transistor supplied.
[0032]
According to the above configuration, stable operation can be ensured even when the circuit power supply voltage is lowered, and the circuit scale can be reduced. Especially, the present invention is applied to portable devices that require low power consumption and downsizing. The effect can be exhibited in the solid-state imaging device, the camera on which the solid-state imaging device is mounted, and the liquid crystal display device.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
[0034]
FIG. 1 is a circuit diagram showing a configuration example of a signal transmission circuit according to an embodiment of the present invention. In FIG. 1, this embodiment differs from the conventional example shown in FIG. 3 in that one end is connected to the gate of the bootstrap capacitive charging transistor T11 in the first stage and the other end is supplied with a start pulse VST. The capacitor C0, the source is connected to one end of the input bootstrap capacitor C0, the power supply voltage VDD is supplied to the drain, the drive pulse V2 is applied to the gate, and the drain is the input boot The second initial charge transistor T02 connected to the other end of the strap capacitor C0, supplied with the ground voltage (0V) to the source, and applied with the drive pulse V2 to the gate, and the input bootstrap capacitor C0 are discharged. This is in that discharge transistors T03 and T04 are provided. Other configurations are the same as those of the conventional example of FIG. 3, and the same reference numerals are given in FIG.
[0035]
The operation of the signal transmission circuit configured as described above will be described with reference to FIG.
[0036]
FIG. 2 is a timing chart showing pulse voltages at various parts in the signal transmission circuit of FIG. 1 using only NMOS. This circuit is a 3V system circuit, and shows a case where the voltage amplitude of the start pulse VST, the voltage amplitudes of the drive pulses V1 and V2, and the power supply voltage VDD are 3V.
[0037]
In FIG. 2, first, at time t0, when the drive pulse V2 rises to 3V, both the first initial charge transistor T01 and the second initial charge transistor T02 are turned on, and the input bootstrap capacitor C0 is charged to 3V. The
[0038]
Next, at time t1, the drive pulse V2 falls to 0V, so that both the first initial charge transistor T01 and the second initial charge transistor T02 are turned off.
[0039]
Next, when the start pulse VST rises to 3 V at time t2, the voltage of the start pulse VST and the charge voltage of the input bootstrap capacitor C0 are applied to the gate of the first stage bootstrap capacitor charge transistor T11. As a result, the gate voltage of the transistor T11 becomes 3V or higher which is the power supply voltage VDD, and the bootstrap capacitor C1 can be charged to 3V which is the power supply voltage VDD via the transistor T11. Therefore, driving can be performed even when the voltage amplitude of the start pulse VST is 3 V, which is the same as that of the driving pulses V1 and V2.
[0040]
Next, at time t3, when the drive pulse V1 rises to 3V and is input to the drain of the output transistor T12, the voltage 3V of the drive pulse V1 and the potential difference 3V across the bootstrap capacitor C1 are applied to the gate of the output transistor T12. Since the added high voltage HB1 is applied, the drive pulse V1 having an amplitude of 3 V is reliably output as the output pulse OUT1 from the output node N12.
[0041]
At the same time, the high voltage HB1 of the node N11 connected to the positive terminal of the bootstrap capacitor C1 is input to the gate of the second-stage bootstrap capacitor charging transistor T21, turning on the transistor T21 and The strap capacitor C2 is reliably charged to 3 V, which is the power supply voltage VDD.
[0042]
Similarly, at times t4, t5, and t6, the operation at time t3 is repeated.
[0043]
As described above, according to the present embodiment, the input bootstrap capacitor C0 is provided between the gate of the first-stage charging transistor T11 and the wiring of the start pulse VST, and the first initial charging transistor T01 and the second initial charging transistor T01 are connected. After the input bootstrap capacitor C0 is charged via the initial charging transistor T02, the start pulse VST is applied so that the voltage amplitude of the start pulse VST is as low as 3 V, which is the same as the voltage amplitude of the drive pulses V1 and V2. However, it is possible to realize a signal transmission circuit that can stably generate an output pulse of a low voltage of 3 V without a voltage drop. At the same time, since a common power supply circuit of 3 V can be used for the start pulse VST and the drive pulses V1 and V2, the number of power supply circuits can be reduced and the circuit scale can be reduced as compared with the prior art. Become.
[0044]
In the present embodiment, the case where there is one input bootstrap capacitor C0 has been illustrated and described. However, a plurality of input bootstrap capacitors are connected in series, and the input bootstrap capacitor close to the wiring of the start pulse VST is used. When the start pulse VST is applied after charging in order from the capacitor, the gate voltage input to the first stage bootstrap capacitor charging transistor T11 can be increased.
[0045]
In this way, when a plurality of input bootstrap capacitors are connected in series, of the power supplies supplied to the initial charge transistors connected to both ends of each input bootstrap capacitor, The power supply voltage supplied to the initial charge transistor closer to the gate is made higher than the power supply voltage supplied to the initial charge transistor on the far side, so that the highest voltage is applied to the gate of the bootstrap capacitive charge transistor T11 in the first stage. can do.
[0046]
In this embodiment, since the common pulse is supplied to the gates of the initial charging transistors T01 and T02 connected to both ends of the input bootstrap capacitor C0, one gate circuit for the initial charging transistor is sufficient. The circuit scale can be reduced, and the charging speed can be increased.
[0047]
In this embodiment, the circuit scale can be reduced by using the driving pulse V2 of the signal transmission circuit as a common pulse supplied to the gates of the initial charging transistors connected to both ends of the input bootstrap capacitor C0. In addition, the phase of charging and driving pulses can be matched, and high-speed driving can be performed.
[0048]
Further, in the present embodiment, the case where the N-type MOS transistor is used is illustrated and described, but the same effect can be obtained even when all the P-type MOS transistors are used.
[0049]
【The invention's effect】
As described above, according to the present invention, a signal transmission circuit that can operate stably even when the circuit power supply voltage is lowered, and can share the power supply circuit by the drive pulse and the start pulse, and can reduce the circuit scale is realized. It becomes possible to do.
[0050]
In addition, such a signal transmission circuit achieves a low voltage by using a signal transmission circuit as a shift register in line with a request for realizing a low voltage drive of a liquid crystal display and a MOS type imaging device. It is extremely useful.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration example of a signal transmission circuit according to an embodiment of the present invention. FIG. 2 is a timing chart showing pulse voltages at various parts in the signal transmission circuit according to the first embodiment of the present invention. 3] A circuit diagram showing a configuration example of a conventional signal transmission circuit. [Fig. 4] A timing chart showing pulse voltages at various parts in a conventional signal transmission circuit.
C0 input bootstrap capacity (capacitance or series capacity)
C1, C2, C3, C4 Bootstrap capacitors OUT1, OUT2, OUT3, OUT4 Output pulse (scanning pulse)
T01 First initial charge transistor T02 Second initial charge transistors T03, T04 Discharge transistors T11, T21, T31, T41 of input bootstrap capacitor C0 Bootstrap capacitor charge transistor (charge transistor)
T12, T22, T32, T42 Output transistors T13, T14, T23, T24, T33, T34, T43, T44 Discharge transistors V1, V2 Drive pulse VDD Power supply voltage VST Start pulse

Claims

A signal transmission circuit composed of a plurality of stage circuits and sequentially outputting a pulse voltage in accordance with a driving pulse from each stage circuit, wherein each stage circuit is
An output transistor for outputting the drive pulse as the pulse voltage to a source;
A bootstrap capacitor connected between the gate and source of the output transistor;
At least the second and subsequent stages, in order to charge the capacitor the bootstrap, a drain connected to a power source or ground line, a source connected to the gate of said output transistor, a gate connected to the output of the previous stage transistor motor Charging transistor,
In the first stage, in order to charge the bootstrap capacitor, the drain is connected to the power supply, the ground line or the start pulse, the source is connected to the gate of the output transistor, and the gate is connected to one capacitor or a plurality of capacitors. And a charge transistor to which a start pulse is supplied via a series capacitor.

The first stage circuit is:
A first initial charge transistor having a source or drain connected to one end of the one capacitor or the series capacitor on the charge transistor side, and a drain or source connected to a power source or a ground line, respectively;
2. A second initial charging transistor having a source or a drain connected to the other end of the one capacitor or the series capacitor, and a drain or a source connected to a ground or a power line, respectively. The signal transmission circuit described.

3. The signal transmission circuit according to claim 2, wherein gates of the first and second initial charging transistors are connected in common.

4. The signal transmission circuit according to claim 3, wherein the drive pulse is applied to the gates of the first and second initial charge transistors connected in common.

The first stage circuit is:
A first initial charge transistor having a source or drain connected to one end of the capacitor in the series capacitor on the charge transistor side, and a drain or source connected to a power supply or a ground line, respectively;
2. The second initial charge transistor having a source or a drain connected to the other end of the capacitor in the series capacitor and a drain or a source connected to a ground or a power line, respectively. Signal transmission circuit.

6. The signal transmission circuit according to claim 5, wherein the gates of the first and second initial charging transistors are connected in common and an input pulse is set for each of the capacitors.

After the input pulse turns on and off the first and second initial charging transistors corresponding to the capacitance closer to the charging transistor, the first and second initial charging transistors corresponding to the next capacitance are turned on. 7. The signal transmission circuit according to claim 6, wherein the signal transmission circuit is turned off.

The charging transistor of the first stage circuit is an N-type MOS transistor, and the voltage of the power line connected to the drain or source of the first initial charging transistor is connected to the drain or source of the second initial charging transistor. 8. The signal transmission circuit according to claim 2, wherein the voltage is higher than the voltage of the power supply line.

The charging transistor of the first stage circuit is a P-type MOS transistor, and the voltage of the power line connected to the drain or source of the first initial charging transistor is connected to the drain or source of the second initial charging transistor. 8. The signal transmission circuit according to claim 2, wherein the voltage is lower than the voltage of the power supply line.

After both the first and second initial charge transistors are turned on, both are turned off, and then the start pulse is applied, and the charge transistor of the first stage circuit is turned on via the capacitor or the series capacitor. The signal transmission circuit according to claim 2, wherein:

A solid-state imaging device having a signal transmission circuit configured by a multi-stage circuit and sequentially outputting a scanning pulse voltage according to a driving pulse from each stage circuit,
Each stage circuit of the signal transmission circuit,
An output transistor that outputs the drive pulse to the source as the scan pulse voltage;
A bootstrap capacitor connected between the gate and source of the output transistor;
At least the second and subsequent stages, in order to charge the capacitor the bootstrap, a drain connected to a power source or ground line, a source connected to the gate of said output transistor, a gate connected to the output of the previous stage transistor motor Charging transistor,
In the first stage, in order to charge the bootstrap capacitor, the drain is connected to the power supply, the ground line or the start pulse, the source is connected to the gate of the output transistor, and the gate is connected to one capacitor or a plurality of capacitors. A solid-state imaging device comprising: a charge transistor to which a start pulse is supplied through a series capacitor.

A camera comprising the solid-state imaging device according to claim 11.

A liquid crystal display device having a signal transmission circuit composed of a plurality of stage circuits and sequentially outputting a scanning pulse voltage according to a driving pulse from each stage circuit,
Each stage circuit of the signal transmission circuit,
An output transistor that outputs the drive pulse to the source as the scan pulse voltage;
A bootstrap capacitor connected between the gate and source of the output transistor;
At least the second and subsequent stages, in order to charge the capacitor the bootstrap, a drain connected to a power source or ground line, a source connected to the gate of said output transistor, a gate connected to the output of the previous stage transistor motor Charging transistor,
In the first stage, in order to charge the bootstrap capacitor, the drain is connected to the power supply, the ground line or the start pulse, the source is connected to the gate of the output transistor, and the gate is connected to one capacitor or a plurality of capacitors. And a charge transistor to which a start pulse is supplied via a series capacitor.