JP3657906B2 - 静電気センサを搭載したディスク記憶装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ヘッドにより少なくとも情報の読み取りが行われるディスク記憶装置に係り、特に静電気の印加を検知する静電気センサを搭載したディスク記憶装置に関する。
【０００２】
【従来の技術】
近時、ヘッドにより情報の読み出し／書き込みが行われるディスク記憶装置、例えば磁気ディスク装置では、読み取りヘッドに、再生出力が大きく高記録密度化に適したＭＲヘッドと呼ばれる磁気抵抗効果型（Magneto Resistive）ヘッドを用いるのが一般的になっている。
【０００３】
ところが、ＭＲヘッドは薄膜構造であるため、静電気の印加によって破壊されやすいという問題がある。加えてＭＲヘッドは、高記録密度化を目的とする狭トラックピッチ化、高感度化に対応するため、年々微細化の傾向をたどっており、ますます静電気に弱くなりつつある。
【０００４】
【発明が解決しようとする課題】
磁気ディスク装置における静電気の印加によるヘッド破壊は、磁気ディスクに記録されているデータが読み出せなくなることから、つまりデータの喪失を招くことから、磁気ディスク装置において致命的である。しかしながら、静電気の印加によるヘッド破壊の回避は難しい問題でもある。特にヘッドの一部が破壊された場合は、完全な破壊まで徐々に症状が進行し、そのため製造時の検査において破壊を検知できないこともあり得る。また静電気が頻繁に印加される環境で使用されるような場合には筐体の金属部分からの放電や誘導によるヘッド破壊も発生し得る。
【０００５】
そのような場合にエンドユーザにおいてヘッドの破壊という最悪の状況を回避するため、ヘッドの破壊水準を超えるような静電気が過去に印加されたか、或いは使用環境において静電気がたびたび印加されていないかを検知することは重要な問題である。
【０００６】
しかしながら、ＭＲヘッドを備えたディスク記憶装置において、現在のところ、そうした問題への対策はなされていないのが現実である。
【０００７】
本発明は上記事情を考慮してなされたものでその目的は、近年のディスク記憶装置において最も深刻な問題の１つである静電気によるヘッド破壊を予知することができ、これにより重要なデータの喪失を回避して、信頼性を高めることができる静電気センサを搭載したディスク記憶装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の第１の観点に係るディスク記憶装置は、ヘッドにより少なくとも情報の読み取りが行われるディスク記憶装置であって、コンデンサタイプの静電気センサと、この静電気センサに蓄積された電荷を強制的に放電する放電手段と、この放電手段による電荷の放電の後に、静電気の印加によって上記静電気センサに蓄積された電荷の量を反映した当該静電気センサの電位を監視し、その監視結果に応じて上記ヘッドに基準レベルを超える静電気が印加されたことを検知する手段とを備えたことを特徴とする。
【００１１】
このような構成のディスク記憶装置において、コンデンサタイプの静電気センサ、つまり非破壊型の静電気センサの電位は、当該センサに蓄積される電荷の量によって変化し、その電荷量は、当該センサに印加される静電気のエネルギ量によって変化する。したがってディスク記憶装置の動作時には、静電気センサに蓄積された電荷を放電手段により強制的に放電した後に、静電気センサの電位を監視することで、その監視結果から、ヘッドに基準レベルを超える静電気が印加されたことを簡単に検知することができる。また、コンデンサタイプの静電気センサは非破壊型のため、破壊型の静電気センサと異なって何度でもヘッドへの静電気印加を検知できる。
【００１３】
本発明の第２の観点に係るディスク記憶装置は、コンデンサタイプの静電気センサと、静電気の印加によって前記静電気センサに蓄積された電荷の量を反映した当該静電気センサの電位を予め定められた基準電位と比較する比較手段と、この比較手段の比較結果を定期的にチェックすることにより上記静電気センサの電位を監視して、一定時間内で上記静電気センサの電位が上記基準電位を超えたことが検知された回数を計測し、その検知回数が予め定められた基準回数を超えた場合に、ヘッドに基準レベルを超える静電気が印加されたと判定する手段とを備えたことを特徴とする。
【００１４】
このような構成のディスク記憶装置においては、上記基準電位を変えることで、センサの感度を容易に変えることが可能となる。また、比較手段の比較結果を定期的にチェックして、一定時間内で静電気センサの電位が基準電位を超えたことが検知された回数を計測し、その検知回数が予め定められた基準回数を超えた場合、つまり静電気センサの電位が基準電位を超えたことが検知される頻度が高い場合だけ、ヘッドに基準レベルを超える静電気が印加されたと判定する構成とすることにより、ノイズなどの影響で誤って判定されるのを防止することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明を磁気ディスク装置に適用した実施の形態につき図面を参照して説明する。
図１は本発明の一実施形態に係る磁気ディスク装置の内部構造を示す斜視図である。
【００１７】
図１に示す磁気ディスク装置（以下、ＨＤＤと称する）は、上面の開口した矩形箱状の導電性ケース１０と、複数のねじにより当該ケース１０にねじ止めされてケース１０の上端開口を閉塞するトップカバー（図示せず）とを有している。
【００１８】
ケース１０内には、少なくとも１枚、例えば２枚のディスク（磁気ディスク媒体）１１-0及び１１-1と、当該ディスク１１-0及び１１-1を支持及び回転駆動するスピンドルモータ（以下、ＳＰＭと称する）１２と、当該ディスク１１-0及び１１-1の各記録面に対して情報の読み出し／書き込みを行うヘッド（磁気ヘッド、複合ヘッド）３５-0，３５-1及び３５-2，３５-3（図２及び図３参照）を備えたロータリ型のアクチュエータ（キャリッジ）１３と、ヘッド３５-0〜３５-3がディスク１１-0，１１-1の最外周の退避位置に移動した際、当該ヘッドをディスク１１-0，１１-1から離間した位置に保持するランプ（ランプ機構）１４と、基板ユニット１５とが収納されている。ヘッド３５-i（ｉ＝１〜３）は、ＭＲ（Magneto Resistive）素子からなるリードヘッドと、誘導型の記録用薄膜素子からなるライトヘッド（インダクティブヘッド）とがスライダ上に一体化された複合ヘッドである。ここでは、複合ヘッド３５-iを便宜的にＭＲヘッド３５-iと称することにする。
【００１９】
各ディスク１１-0，１１-1は、例えば直径６５ｍｍに形成された２．５インチ型の磁気記録媒体である。ディスク１１-0，１１-1の上面及び下面の少なくとも一方の面、例えば両面はデータを記録するための記録面をなしている。ディスク１１-0，１１-1は、ＳＰＭ１２の図示せぬハブに互いに同軸的に嵌合されると共にクランプばね１６により保持されている。ディスク１１-0，１１-1は、ＳＰＭ１２によって所定の速度で回転駆動される。
【００２０】
アクチュエータ１３は、ディスク１１-0及び１１-1の各記録面にそれぞれ対応して配置されるヘッドサスペンションアセンブリ（以下、ＨＳＡと称する）２０-0，２０-1及び２０-2，２０-3と、これらのＨＳＡ２０-0，２０-1及び２０-2，２０-3をディスク１１-0及び１１-1に対して回動自在に支持した軸受組立体２２と、当該アクチュエータ１３の駆動源となるボイスコイルモータ（以下、ＶＣＭと使用する）２４とを備えている。
【００２１】
ランプ１４は、ディスク１１-0，１１-1の外周側に位置し、各ＨＳＡ２０-i（ｉ＝０〜３）のタブ２９（図２及び図３参照）をガイド及び支持するガイド面を有している。各ガイド面は、それぞれ対応するサスペンション２８のレベルに合わせて配置され、ディスク１１-0，１１-1の半径方向に沿って、ディスク１１-0，１１-1の外周縁近傍まで延びていると共に、タブ２９の移動経路上に配置されている。
【００２２】
ケース１０の底壁外面には、ＳＰＭ１２、ＶＣＭ２４及びヘッド３５-0〜３５-3（図２及び図３参照）の動作等を基板ユニット１５を介して制御する（回路群が実装された）図示せぬメインプリント回路基板（以下、メインＰＣＢと称する）がねじ止めされている。
【００２３】
各ＨＳＡ２０-iは、図２に示すように、アーム２６及びサスペンション２８を備えている。サスペンション２８は、その基端がアーム２６の先端にスポット溶接あるいは接着により固定され、アーム２６から延出している。サスペンション２８の先端には、タブ２９が形成されている。アーム２６は、例えば、ＳＵＳ３０４等のステンレス系の材料により、板厚０．３ｍｍ程度の薄い平板状に形成され、その基端には軸受組立体２２を挿通するための円形の透孔３０（図３参照）が形成されている。サスペンション２８は、板厚５０〜７５μｍの細長い板ばねにより構成されている。なお、スペンション２８は、アーム２６と同一の材料によりアームと一体に形成されていてもよい。
【００２４】
ＨＳＡ２０-iはまた、サスペンション２８及びアーム２６上に固定されたフレクシャ（flexure）と呼ばれる中継用のフレキシブルプリントケーブル（フレキシブルプリント基板）（以下、中継ＦＰＣと称する）３２-iと、この中継ＦＰＣ３２-i上に実装されたＭＲヘッド３５-iを備えている。
【００２５】
中継ＦＰＣ３２-iは細長い帯状に形成されており、図３に示すようにＭＲヘッド３５-iと接続されたヘッド配線パターン３２０-iを備えている。ヘッド配線パターン３２０-iは、ステンレス板上に形成されたポリイミド等からなる絶縁層上に形成されている。中継ＦＰＣ３２-iは、サスペンション２８及びアーム２６のうち、ディスクの記録面と対向する側の表面上に固定され、サスペンション２８の先端からアーム２６の中途部まで延びている。中継ＦＰＣ３２-iの基端部には、後述するメインＦＰＣ１７（図１乃至図３参照）と接続するためのＦＰＣ接続部（図示せず）が設けられている。中継ＦＰＣ３２-iのＦＰＣ接続部は、ヘッド配線パターン３２０-iの端部と接続されており、アーム２６から外方に延出している。なお、図２及び図３に示すヘッド３５-0，３５-1，３５-2，３５-3は実際にはスライダであり、本来のヘッドは当該スライダの所定箇所に形成されるものであるが、ここでは作図の都合上、当該スライダがヘッドを表しているものとする。
【００２６】
アクチュエータ１３は、図２に示すように、軸受組立体２２と、軸受組立体２２に取り付けられ、ＨＳＡ２０-0〜２０-3の各アーム２６と反対方向に延出している支持フレーム２５と、この支持フレーム２５に一体的に埋め込まれているボイスコイル２４０とを備えている。軸受組立体２２は、基台として機能する図１に示すケース１０の底壁上に固定されている。ボイスコイル２４０は、図１に示すトップヨーク２４１と図示せぬボトムヨークとの間に位置し、これら両ヨークとボトムヨークに固定された図示せぬ永久磁石と共にＶＣＭ２４を構成する。各ＨＳＡ２０-iは、軸受組立体２２のハブをアーム２６の透孔３０（図３参照）に挿通することにより、当該軸受組立体２２に取り付けられ、ボイスコイル２４０を有するＶＣＭ２４によって軸受組立体２２の回りで回動される。各ＨＳＡ２０-iが回動することにより、サスペンション２８の先端部に支持されたＭＲヘッド３５-iは、ほぼディスク１１-j（ｊ＝０，１）の半径方向に沿って移動される。
【００２７】
各ＨＳＡ２０-iに設けられている中継ＦＰＣ３２-iのＦＰＣ接続部は、いずれも基板ユニット１５から延出したメインＦＰＣ１７のＦＰＣ接続部１７０と電気的且つ機械的に接続されている。メインＦＰＣ１７上には、各中継ＦＰＣ３２-i上のヘッド配線パターン３２０-iとＦＰＣ接続部を介して接続されるヘッド配線パターン１７１-iが並行に形成されている。メインＦＰＣ１７上にはまた、ＶＣＭ２４と接続されているＶＣＭ配線パターン１７２が形成されている。メインＦＰＣ１７上にはまた、グラウンド配線パターン（以下、ＧＮＤ配線パターンと称する）１７３が形成されている。メインＦＰＣ１７の先端部にはＧＮＤ配線パターン１７３の先端部を貫通する透孔（図示せず）が形成されている。メインＦＰＣ１７の先端部は、上記透孔を介して導電性のねじ１７４によりアクチュエータ（キャリッジ）１３の軸受組立体２２に固定されている。これにより、ＧＮＤ配線パターン１７３の電位は、基本的には、軸受組立体２２が固定されている（基台としての）ケース１０の底壁と同レベルとなる。ここで、各配線パターンの並びは、上から、配線パターン１７１-0，１７１-1，１７１-2，１７１-3，１７３，１７２の順である。ＧＮＤ配線パターン１７３は、電気的なシールドとしての機能を実現するために、ヘッド配線パターン１７１-0〜１７１-3とＶＣＭ配線パターン１７２との間に設けられている。つまり、ＧＮＤ配線パターン１７３は、ＶＣＭ２４のボイスコイル２４０にスパイク状の電流が流れた際に、その誘導電流がヘッド配線パターン１７１-0〜１７１-3に流れるのを防止する目的で設けられている。
【００２８】
基板ユニット１５は、ケース１０の底壁上に固定された基板本体１５０を有し、この基板本体１５０には、メインＰＣＢとコネクタ接続するためのコネクタ１５６等が隣接して実装されている。メインＦＰＣ１７は、フレキシブルプリント回路基板により基板本体１５０と一体的に形成されている。つまり、基板本体１５０はメインＦＰＣ１７の固定部といえる。
【００２９】
さて、静電気によってＭＲヘッド３５-i（ｉ＝０〜３）の破壊が起きる場合を考えると、本発明者は当該静電気の経路が、図４に示すように、主として３つ存在することを認識するに至っている。第１の経路は、静電気が基板ユニット１５（図２参照）側及びＶＣＭ２４のボイスコイル２４０側（図２参照）から矢印４１及び４２に示すようにＶＣＭ配線パターン１７２に印加される経路（電気的な経路）であり、このＶＣＭ配線パターン１７２に印加された静電気がヘッド配線パターン１７１-i，３２０-i（図４の例ではｉ＝３）を介してヘッド３５-iに影響を及ぼす。第２の経路は、静電気が基台としてのケース１０（図１参照）側から矢印４３に示すように軸受組立体２２を介してヘッド配線パターン１７１-i，３２０-i（図４の例ではｉ＝３）に印加される経路である。第３の経路は、静電気が矢印４４に示すように直接ヘッド配線パターン１７１-i，３２０-i（図４の例ではｉ＝３）に印加される経路である。但し、第３の経路で静電気が印加される確率は第１または第２の経路で静電気が印加される確率より低い。第１または第２の経路で静電気が印加される場合、ＶＣＭ配線パターン１７２により近い位置、或いはケース１０により近い位置にあるヘッド配線パターンほど、つまりヘッド配線パターン１７１-3，３２０-3ほど、静電気が印加される確率が高い。したがってヘッド３５-0〜３５-3が静電気によって破壊される確率は、ヘッド配線パターン１７１-3，３２０-3に対応するヘッド３５-3が最も高く、以下ヘッド３５-2→ヘッド３５-1→ヘッド３５-0の順に低くなる。
【００３０】
そこで本実施形態では、図４に示した静電気の経路と当該経路に最も近いヘッド３５-3との間に、図２及び図３に示すように、静電気を検知する静電気センサ４０を設けるようにしている。具体的には、図３に示すように、メインＦＰＣ１７の面上の、当該のＦＰＣ１７先端側で且つヘッド配線パターン１７１-3の近傍の位置に、静電気センサ４０を設けるようにしている。そのため、メインＦＰＣ１７上には、静電気センサ４０と接続されたセンサ配線パターン１７５が形成されている。本実施形態で適用される静電気センサ４０は、例えば２つの端子を有する薄膜抵抗体から構成されている。静電気センサ４０は、ＭＲヘッド３５-0〜３５-3（を構成するＭＲ素子）に比べてより低いレベルの静電気量で破壊されるように、予め設定されている。つまり静電気センサ４０は一種の破壊型センサである。ここでは、静電気センサ４０を構成する薄膜抵抗体の幅を、ヘッド３５-0〜３５-3を構成するＭＲ素子（ＭＲ膜）より細くすることで、静電気センサ４０がＭＲヘッド３５-0〜３５-3に比べてより静電気破壊に弱くなるようにしている。
【００３１】
図５は、図１の内部構造を持つＨＤＤの主として回路構成を示す。
図５において、ＳＰＭ１２及びＶＣＭ２４は、モータドライバ（ドライバＩＣ）５１からそれぞれ供給される駆動電流により駆動される。モータドライバ５１からＳＰＭ１２及びＶＣＭ２４にそれぞれ供給される駆動電流を決定するための値（制御量）は、ＣＰＵ５７により決定される。
【００３２】
各ヘッド３５-0〜３５-3はヘッドＩＣ５２と接続されている。このヘッドＩＣ５２は、図１乃至図３では省略されているが、メインＦＰＣ１７に実装されているものとする。ヘッドＩＣ５２は、ヘッド３５-0〜３５-3により読み出されたリード信号を増幅するリードアンプ、及びライトデータをライト電流に変換するライトアンプを含む、１チップ化されたヘッドアンプ回路である。
【００３３】
ヘッドＩＣ５２は、リード／ライトチャネル（以下、Ｒ／Ｗチャネルと称する）５３と接続されている。Ｒ／Ｗチャネル５３は、ヘッドＩＣ１７から出力される増幅されたリード信号（アナログ信号）に対するＡ／Ｄ（アナログ／デジタル）変換処理、ライトデータの符号化処理及びリードデータの復号化処理等の各種の信号処理を実行する。Ｒ／Ｗチャネル５３はまた、リード信号からヘッド３５-iの位置決めに必要な情報（サーボ情報）を抽出してゲートアレイ（ＡＳＩＣ）５４に出力する。
【００３４】
ゲートアレイ５４は、Ｒ／Ｗチャネル５３により抽出されたサーボ情報からヘッド３５-iの位置決めに必要なヘッド位置信号を検出する。このヘッド位置信号はＣＰＵ５７に送られて、ヘッド３５-iを目標位置に位置決めするための制御に用いられる。ゲートアレイ５４はまた、ＨＤＤを利用するホストとの間のコマンド、データの通信を制御するインタフェース機能と、Ｒ／Ｗチャネル５３との間のデータの通信を制御するディスクコントローラ機能と、ホストに転送すべきデータ及びＲ／Ｗチャネル５３に転送すべきデータが一時記憶されるバッファＲＡＭ５５を制御するバッファコントローラ機能とを有する。ゲートアレイ５４は更に、静電気センサ４０の検知出力をセンサアンプ回路５６を介して入力し、ディジタルデータに変換してＣＰＵ５７から読み込み可能な特定レジスタ（図示せず）に設定する機能も有する。
【００３５】
センサアンプ回路５６は、図６に示すように、アンプ５６１を含んでいる。アンプ５６１は、静電気センサ４０の一端と接続される入力と、当該センサ４０の他端と接続される入力との２つの入力を有している。この静電気センサ４０とセンサアンプ回路５６との接続には、メインＦＰＣ１７上のセンサ配線パターン１７５が用られている。アンプ５６１の一方の入力はプルアップ抵抗５６２を介して電源電圧Ｖｃｃに接続され、アンプ５６１の他方の入力は接地されている。プルアップ抵抗５６２には、静電気センサ４０を構成する薄膜抵抗体に比べて十分高い抵抗値の抵抗が用いられている。
【００３６】
再び図５を参照すると、ＣＰＵ５７は、制御プログラムが格納された不揮発性メモリ、例えば書き換えが可能なＦＲＯＭ（フラッシュＲＯＭ）５８を内蔵している。ＣＰＵ５７は、ＦＲＯＭ５８に格納されている制御プログラムに従ってＨＤＤ内各部を制御する。ＣＰＵ５７が制御プログラムを実行することにより実現される制御には、ゲートアレイ５４から送られるヘッド位置信号に基づいてヘッド３５-iをディスク１１-j上の目標位置に位置決めする周知の制御が含まれている。ＣＰＵ５７はまた、ＨＤＤ内各部を制御する他に、ゲートアレイ５４を介して静電気センサ４０の検知出力を監視することで、更に具体的に述べるならば静電気センサ４０の導通状態を監視することで、ヘッド３５-iへの過大な静電気印加を判定（検知）するように構成されている。
【００３７】
次に本実施形態の動作について、ヘッド３５-0〜３５-3への静電気の印加状態を、静電気センサ４０の導通状態により監視する場合を例に説明する。
まず、静電気センサ４０に静電気が印加されていないか、静電気が印加されていても静電気量が低レベルの場合には、静電気センサ４０は破壊されない。この状態では、当該静電気センサ４０を構成する薄膜抵抗体の抵抗値はセンサアンプ回路５６のプルアップ抵抗５６２より十分低い。したがって、静電気センサ４０と接続されているセンサアンプ回路５６内のアンプ５６１の入力レベルは、ＧＮＤレベル（接地レベル）に近い。
【００３８】
これに対し、図４に示したような経路で静電気がヘッド３５-0〜３５-3に印加され、これにより当該経路上に設けられた静電気センサ４０にも静電気が印加されるようになると、その静電気の大きさによっては、静電気センサ４０が破壊される可能性がある。静電気センサ４０が破壊されると、当該静電気センサ４０が非導通状態となり、アンプ５６１の入力レベルは、ほぼＧＮＤレベルからＶｃｃレベル近くまで上がる。
【００３９】
したがって、アンプ５６１の出力を監視することで、静電気センサ４０の破壊の有無、つまりヘッド３５-0〜３５-3への危険な静電気印加の有無を検知することが可能となる。そこで本実施形態では、アンプ５６１の出力レベルをゲートアレイ５４内の図示せぬＡ／Ｄ変換器でディジタル値に変換して、そのディジタル値をＣＰＵ５７から読み込み可能な特定レジスタに設定する動作を例えば定期的に行うことにより、アンプ５６１の出力レベルをＣＰＵ５７から監視できるようにしている。ＣＰＵ５７は、例えばＨＤＤの起動時及び又はＨＤＤの動作期間に定期的（例えば１分毎）に、ゲートアレイ５４内の上記特定レジスタの設定値を読み込む。そしてＣＰＵ５７は、読み込んだ値、即ちアンプ５６１の出力レベルがしきい値を超えているか否かにより、静電気センサ４０の破壊の有無を判定する。ＣＰＵ５７は、静電気センサ４０の破壊の有無の判定結果から、静電気センサ４０により検知された静電気の印加状態、即ちヘッド３５-0〜３５-3、特にヘッド３５-3を破壊する恐れのある静電気が当該ヘッドに印加されているか否かを認識する。
【００４０】
ＣＰＵ５７はヘッド３５-0〜３５-3を破壊する恐れのある静電気印加状態が静電気センサ４０により検知されたと判定した場合、その検知結果を、故障予知等のためのデータの１つとして、ディスク１１-0，１１-1の各記録面に予め確保されているシステム領域（図示せず）の少なくとも１つに保存する動作を行う。システム領域は、システムのみが使用する、つまりユーザからは見えないリング状の非ユーザ領域である。ここでは、システム領域上の特定位置が、静電気センサ４０による静電気印加状態の検知結果を示す特定のパラメータ（システムパラメータ）の格納位置に予め割り当てられている。ＣＰＵ５７は上記特定パラメータ（フラグ）を所定値に設定する（ＯＮする）制御を行うことで、静電気センサ４０による静電気印加状態の検知結果を保存する。システム領域内の故障予知等のためのデータは、ホストからの専用のコマンドでホスト内に読み込むことが可能である。
【００４１】
ホストは、自身の起動時に、或いは自身が動作状態にある場合に定期的に、例えば静電気センサ４０による静電気印加状態の検知結果の通知を要求する特定コマンドをＨＤＤに発行する。ＨＤＤ内のＣＰＵ５７は、ホストから上記特定コマンドが与えられた場合、ディスク１１-0または１１-1のシステム領域内の特定位置に保存されている特定パラメータを読み出し、当該パラメータの示す静電気センサ４０による静電気印加状態の検知結果をホストに通知する。
【００４２】
なお、ＣＰＵ５７が上記特定パラメータを所定値に設定して静電気センサ４０による静電気印加状態の検知結果を保存した際に、当該ＣＰＵ５７の制御によりゲートアレイ５４からホストに割り込みを発生して、上記特定パラメータの読み取りをホストに要求するようにしてもよい。
【００４３】
この他に、ホストからＨＤＤに上記特定コマンドが与えられた際に、ＣＰＵ５７がゲートアレイ５４内の上記特定レジスタの設定値を読み込んで静電気印加状態を判定し、その判定結果を静電気センサ４０による静電気印加状態の検知結果としてホストに通知するようにしてもよい。また、特定パラメータをディスク１１-0または１１-1のシステム領域ではなくて、ＦＲＯＭ５８内の特定領域に書き込むようにしてもよい。
【００４４】
ホストは、ＨＤＤから通知された静電気センサ４０による静電気印加状態の検知結果により、ヘッド３５-0〜３５-3を破壊する恐れのある静電気が印加されたことが示されている場合、この静電気印加によりヘッド３５-0〜３５-3にダメージが与えられた可能性があったと判断する。この場合、ホストは、近い将来にＨＤＤの故障が発生し得る旨の警告を、例えば表示画面等を通してユーザに提示し、ＨＤＤに格納されているデータのバックアップを促す。
【００４５】
このように本実施形態においては、静電気の印加でヘッド３５-0〜３５-3よりも破壊されやすい構造の薄膜抵抗体から構成された静電気センサ４０を、ＨＤＤ内の、静電気の経路と当該経路から最も近いヘッド３５-3との間に設けることにより、ヘッド３５-0〜３５-3にダメージを与える可能性のある静電気が印加されたことを、ヘッド３５-0〜３５-3が実際に破壊され前に、静電気センサ４０の破壊により高感度に検知できる。また、この状態をＨＤＤ（内のゲートアレイ５４）からホストに通知することで、ホストでは、ユーザに対してＨＤＤに格納されているデータのバックアップを促すことができるため、その後にヘッド３５-0〜３５-3に静電気が頻繁に印加されていずれかのヘッドが破壊されたとしても、重要なデータが喪失するのを未然に防止できる。しかも本実施形態においては、静電気センサ４０に、基準レベル以上の静電気が印加されると破壊（切断）される、薄膜抵抗体から構成される破壊型静電気センサを用いている。このため、ＨＤＤの非動作状態で例えばケース１０を介して基準レベル以上の静電気が印加されても、当該静電気センサ４０が破壊されることで、ヘッド３５-0〜３５-3にダメージが与えられた可能性があったと簡単に判定できる。
【００４６】
［第１の変形例］
次に、本実施形態の第１の変形例について説明する。
第１の変形例の特徴は、静電気センサ４０に、上記実施形態で適用した薄膜抵抗体から構成される破壊型静電気センサに代えて、コンデンサ（キャパシタ）と同様の構造の非破壊型静電気センサ、つまりコンデンサタイプの非破壊型静電気センサを用いた点にある。このコンデンサタイプの非破壊型静電気センサの端子間電圧は、静電気が印加されることにより蓄積される電荷の量に比例することから、当該電圧を監視することにより静電気の印加状態を静電気のレベルも含めて検知できる。
【００４７】
静電気センサ４０に、コンデンサタイプの非破壊型静電気センサを用いた第１の変形例では、図６の構成のセンサアンプ回路５６に代えて、図７に示す構成のセンサアンプ回路５６′が用いられる。センサアンプ回路５６′は、静電気センサ４０に蓄積されている電荷を強制的に放電させるリセットスイッチ５６３と、静電気センサ４０の電位を増幅する入力抵抗値が非常に高い高入力抵抗型アンプ５６４と、コンパレータ５６５とを含んでいる。リセットスイッチ５６３は、ゲートアレイ５４からの制御信号５６６によりオン／オフされる。コンパレータ５６５は、アンプ５６４の出力電位をしきい値電位５６７と比較することで、静電気センサ４０に一定レベル以上の電荷が蓄積されたか否かを示す静電気検知信号５６８を出力する。しきい値電位５６７は、ＣＰＵ５７の指示によりゲートアレイ５４を介して可変設定することが可能である。また、静電気検知信号５６８はゲートアレイ５４を介してＣＰＵ５７から監視可能である。
【００４８】
次に、静電気センサ４０にコンデンサタイプの非破壊型静電気センサを適用した第１の変形例の動作について、図８に示すゲートアレイ５４の処理手順を説明するためのフローチャート及び図９に示すＣＰＵ５７の処理手順を説明するためのフローチャートを適宜参照して説明する。
【００４９】
まず、例えばＨＤＤの起動時には、ゲートアレイ５４は、センサアンプ回路５６′に制御信号５６６を出力して、リセットスイッチ５６３をオンさせる（ステップＳ１）。リセットスイッチ５６３がオンする（閉じる）と、静電気センサ４０の端子間が短絡されて、その時点までに当該静電気センサ４０に蓄積されていた電荷が直ちに（強制的に）放電される。ゲートアレイ５４は、リセットスイッチ５６３をオンしてから静電気センサ４０に蓄積されていた電荷が放電されるのに必要な第１の一定時間が経過すると、リセットスイッチ５６３をオフする（開く）（ステップＳ２）。この状態でゲートアレイ５４は、第２の一定時間経過後にセンサアンプ回路５６′からの静電気検知信号５６８の２値状態を取り込み（ステップＳ３）、しかる後にリセットスイッチ５６３をオンする（閉じる）動作（ステップＳ１）を、例えば定期的（ここでは、ディスク１１-0，１１-1の１回転毎）に繰り返す。ここでは、第１の一定時間≪第２の一定時間であり、第１の一定時間＋第２の一定時間≒ディスク１１-0，１１-1の１回転時間である。
【００５０】
さて、コンデンサタイプの非破壊型静電気センサ４０の端子間電圧Ｖは、当該静電気センサ４０に印加される静電気によって当該静電気センサ４０に蓄積された電荷Ｑに比例し、当該センサ４０のキャパシタンス（容量）をＣとすると、Ｖ＝Ｑ／Ｃで表される。本実施形態では、静電気センサ４０の一端は接地されている。したがって、静電気センサ４０の他端の電位は、当該センサ４０の両端電圧Ｖに一致する。センサアンプ回路５６′内の高入力抵抗型アンプ５６４は、静電気センサ４０の上記他端の電位を増幅する。コンパレータ５６５は、アンプ５６４の増幅出力電位をしきい値電位５６７と比較し、アンプ５６４の増幅出力電位がしきい値電位５６７を超えている期間だけ、例えば論理“１”の有効な静電気検知信号５６８を出力する。
【００５１】
ゲートアレイ５４は、センサアンプ回路５６′内のコンパレータ５６５からの静電気検知信号５６８の２値状態をディスク１１-0，１１-1の１回転毎に取り込んで（ステップＳ３）、当該ゲートアレイ５４内の特定レジスタにセットし（ステップＳ４）、しかる後に再度リセットスイッチ５６３をオンさせる（ステップＳ１）。明らかなように、静電気検知信号５６８は、一定期間（ディスク１１-0，１１-1が１回転する期間）内に静電気センサ４０に印加された静電気によって当該センサ４０に蓄積された電荷の量が、しきい値電位５６７（と静電気センサ４０のキャパシタンスと）で決まるしきい値の電荷量より多いか否か、つまり基準レベル以上の静電気が静電気センサ４０に印加された異常状態が検知されたか否かを示す。
【００５２】
一方、ＣＰＵ５７は、ＨＤＤが起動されて一定時間（例えばディスク１１-0，１１-1が１回転する期間）が経過すると、２つの変数ｎ，ｃを初期値０に設定する（ステップＳ１１）。変数ｎは、ゲートアレイ５４内の特定レジスタからの、静電気検知信号５６８の２値状態の読み込み回数を示すカウンタ値であり、変数ｃは、読み込んだ２値状態が“１”である回数を示すカウンタ値である。
【００５３】
次にＣＰＵ５７は、ゲートアレイ５４内の特定レジスタをアクセスして、センサアンプ回路５６′からの静電気検知信号５６８の２値状態を読み込む（ステップＳ１２）。またＣＰＵ５７は、静電気検知信号５６８の２値状態を読み込む毎に、その２値状態が“１”であるか否かを判定する（ステップＳ１３）。
【００５４】
ＣＰＵ５７は、読み込んだ２値状態が“１”である場合だけ、変数ｃを１だけインクリメントして（ステップＳ１４）、ステップＳ１５に進む。これに対し、読み込んだ２値状態が“０”の場合には、そのままステップＳ１５に進む。ＣＰＵ５７は、ステップＳ１５で変数ｎを１だけインクリメントした後、そのインクリメント後のｎの値がしきい値ｎsを超えたか否かを判定する（ステップＳ１６）。ここで、ｎsの値は、例えば１００である。もし、ｎの値がｎsを超えていないならば、ＣＰＵ５７は上記ステップＳ１２の処理に戻る。
【００５５】
これに対し、ｎの値がしきい値ｎsを超えたならば、ＣＰＵ５７はステップＳ１２〜Ｓ１５の処理を予め定められたｎs回繰り返し、したがってステップＳ１１の実行後一定時間が経過したと判断して、現在の変数ｃの値がしきい値ｃsを超えているか否かを判定する（ステップＳ１７）。もし、ｃの値がｃsを超えているならば、ＣＰＵ５７は上記一定時間内で基準レベル以上の静電気が静電気センサ４０に印加された頻度が高く、したがってヘッド３５-0〜３５-3にも基準レベル以上の静電気が印加されており、ホストへの警告が必要であるものと判定する（ステップＳ１８）。この場合、ＣＰＵ５７は上記実施形態において静電気センサ４０の破壊を判定した場合と同様に、上記システム領域内の上記特定パラメータを所定値に設定する（ＯＮする）ことで、ヘッド３５-0〜３５-3を破壊する恐れのある静電気印加状態が検知されたことを記録して（ステップＳ１９）、ステップＳ２１に進む。これに対し、ｃの値がｃsを超えていないならば、ＣＰＵ５７は基準レベル以上の静電気が静電気センサ４０に印加された頻度が低く、したがってヘッド３５-0〜３５-3には基準レベル以上の静電気が印加されなかったものと判定する（ステップＳ２０）。この場合、ＣＰＵ５７はそのままステップＳ２１に進む。ＣＰＵ５７は、ステップＳ２１では終了条件が成立したか否かを判定し、終了条件が成立していないならば、ＣＰＵ５７はステップＳ１１以降の処理を再度実行する。これに対し、終了条件が成立しているならば、ＣＰＵ５７はステップＳ１１以降の一連の処理を終了する。ここで終了条件は、例えば、ＨＤＤが動作状態から非動作状態となる場合、或いはＨＤＤが起動されてから、静電気印加の判定（ステップＳ１７，Ｓ１８またはＳ１７，Ｓ２０）を予め定められた回数実行した場合などである。
【００５６】
第１の変形例におけるホストの動作は上記実施形態と同様である。即ちホストは、自身の起動時に、或いは自身が動作状態にある場合に定期的に、上記特定コマンドをＨＤＤに発行する。ＨＤＤ内のＣＰＵ５７は、ホストから上記特定コマンドが与えられた場合、ディスク１１-0または１１-1のシステム領域内の特定位置に保存されている特定パラメータを読み出し、当該パラメータの示す静電気センサ４０による静電気印加状態の検知結果をホストに通知する。ホストは、ＨＤＤから通知された静電気センサ４０による静電気印加状態の検知結果により、ヘッド３５-0〜３５-3を破壊する恐れのある静電気が印加されたことが示されている場合、近い将来にＨＤＤの故障が発生し得ることを、表示画面等を通してユーザに提示し、ＨＤＤに格納されているデータのバックアップを促す。
【００５７】
上記した第１の変形例によれば、静電気センサ４０にコンデンサ（キャパシタ）タイプの非破壊型静電気センサを用いていることから、ヘッド３５-0〜３５-3にダメージを与えるような静電気印加を何度でも検知できる。但し、非破壊型静電気センサに蓄積された電荷は自然放電されることから、上記実施形態で適用された破壊型静電気センサと異なって、ＨＤＤが非動作状態にあるときの静電気印加は検知できない。
【００５８】
また、第１の変形例では、基準レベル以上の静電気が静電気センサ４０に印加された頻度によって、ヘッド３５-0〜３５-3にダメージを与えるような静電気が印加されたか否かを判定しているため、ノイズの影響で誤って静電気印加が判定されるのを防ぐことができる。
【００５９】
なお、第１の変形例では、変数ｃの値、即ち基準レベル以上の静電気が静電気センサ４０に印加された回数がしきい値ｃsを超えている場合に、特定パラメータを所定値に設定することで、ヘッド３５-0〜３５-3にダメージを与えるような静電気が印加されたことを記録しているが、これに限るものではない。例えば、ステップＳ１１以降の一連の処理をｎs回繰り返した後に、その時点の変数ｃの値自体、つまりｎs回の検査で（一定時間内に）基準レベル以上の静電気が静電気センサ４０に印加されたと判定された回数自体、或いは当該回数の累積値を、故障予知等のためのデータとして記録するようにしてもよい。
【００６０】
また、ユーザの操作で、ホストからＨＤＤに対して、異常検知のためのしきい値電位５６７、或いは警告を発するのに及ぶしきい値ｃsを可変設定することも可能である。また、ＨＤＤの出荷段階で、一定のノイズ環境下で、しきい値電位５６７を低電位から順次上げていき、静電気検知信号５６８が論理“０”となるしきい値電位５６７を求めて、そのしきい値電位から、当該ＨＤＤの出荷後に当該ＨＤＤで使用するしきい値電位５６７を決定することも可能である。このようにすると、しきい値電位５６７を適切に設定できるため、静電気検知信号５６８が論理“１”となったこと、即ちアンプ５６４の出力がしきい値電位５６７を超えたことをもって、直ちにヘッド３５-0〜３５-3にダメージを与えるような静電気が印加されたと判定することも可能である。
【００６１】
［第２の変形例］
次に、本実施形態の第２の変形例について、図１０を参照して説明する。
第２の変形例の特徴は、図１０に示すように、静電気センサ４０をメインＦＰＣ１７上ではなくてＭＲヘッド３５-3と接続されたヘッド配線パターン３２０-3を含む中継ＦＰＣ３２-3上に配置した点にある。ここでは、静電気センサ４０は、ＨＳＡ２０-3のサスペンション２８に対応する中継ＦＰＣ３２-3上に設けられている。そのため、中継ＦＰＣ３２-3上には、静電気センサ４０と接続されるセンサ配線パターン３２１が形成されている。このセンサ配線パターン３２１はメインＦＰＣ１７上のセンサ配線パターン１７５と接続されている。
【００６２】
この第２の変形例においても、図４に示した静電気の経路と当該経路に最も近いヘッド３５-3との間に、静電気センサ４０が設けられているため、ヘッド３５-0〜３５-3、特にヘッド３５-3にダメージを与えるような静電気の印加を確実に検知できる。なお、静電気センサ４０を、ＨＳＡ２０-3のアーム２６に対応する中継ＦＰＣ３２-3上に設けてもよい。
【００６３】
上記実施形態と第１及び第２の実施形態では、ヘッド３５-0〜３５-3とは別に静電気センサ４０を設けた場合について説明したが、これに限るものではない。例えば、ヘッド３５-3に代えて静電気センサ４０を実装することも可能である。以下、このような構成が適用可能なＨＤＤについて説明する。まずＨＤＤには、基本構造は同一でありながら、実際にデータが記録可能なデータ面の数が異なる複数種類のモデル、つまり同一シリーズで複数種類のモデルが存在することがある。例えば、４本ヘッドモデルのＨＤＤと同じシリーズで３本ヘッドモデルや２本ヘッドモデルのＨＤＤも製造する場合が、これに該当する。この種の３本ヘッドモデルや２本ヘッドモデルのＨＤＤでは、通常は該当するヘッドに同じ重量のダミーヘッドが搭載される。そこで、例えばヘッド３５-3のダミーヘッドに代えて、静電気センサ４０を搭載することも可能である。
【００６４】
以上は、本発明をＨＤＤ（磁気ディスク装置）に適用した場合について説明したが、本発明は、ヘッドにより少なくとも情報の読み取りが行われるＨＤＤ以外のディスク記憶装置、例えば光磁気ディスク装置、フレキシブルディスク装置等のディスク記憶装置にも適用可能である。
【００６５】
なお、本発明は、上記実施形態及びその変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態または変形例には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６６】
【発明の効果】
以上詳述したように本発明によれば、コンデンサタイプの静電気センサにより、ヘッド破壊を招く前に静電気によるヘッド破壊を予知することができるため、ヘッド破壊によりディスク媒体からデータが読み取れなくなることによる重要なデータの喪失を回避して、ディスク記憶装置の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る磁気ディスク装置（ＨＤＤ）の内部構造を示す斜視図。
【図２】図１中のアクチュエータ１３と当該アクチュエータ１３の軸受組立体２２に固定されるメインＦＰＣ１７とを示す斜視図。
【図３】メインＦＰＣ１７及び中継ＦＰＣ３２-0〜３２-3上の配線パターン位置と静電気センサ４０の位置との関係を示す図。
【図４】図１のＨＤＤにおける静電気の経路を説明するための図。
【図５】図１のＨＤＤの回路構成を示すブロック図。
【図６】上記静電気センサ４０が破壊型静電気センサの場合の図５中のセンサアンプ回路５６の構成を示す図。
【図７】上記静電気センサ４０に非破壊型静電気センサを用いた上記実施形態の第１の変形例において、上記センサアンプ回路５６に代えて用いられるセンサアンプ回路５６′の構成を示す図。
【図８】同第１の変形例におけるゲートアレイ５４の処理手順を説明するためのフローチャート。
【図９】同第１の変形例におけるＣＰＵ５７の処理手順を説明するためのフローチャート。
【図１０】静電気センサ４０を中継ＦＰＣ３２-3上に配置した上記実施形態の第２の変形例を説明するための図。
【符号の説明】
１０…ケース（基台）
１１-0，１１-1…ディスク（ディスク媒体）
１２…ＳＰＭ（スピンドルモータ）
１３…アクチュエータ
１７…メインＦＰＣ（フレキシブルプリント回路基板）
２２…軸受組立体
２４…ＶＣＭ（ボイスコイルモータ）
２６…アーム
２８…サスペンション
３２-0〜３２-3…中継ＦＰＣ
３５-0〜３５-3…ヘッド
４０…静電気センサ
５４…ゲートアレイ
５６…センサアンプ回路
５７…ＣＰＵ（検知手段、通知手段）
１７１-0〜１７１-3，３２０-0〜３２０-3…ヘッド配線パターン
１７２…ＶＣＭ配線パターン
１７３…ＧＮＤ配線パターン
１７４…ねじ
１７５，３２１…センサ配線パターン
５６３…リセットスイッチ（放電手段）
５６５…コンパレータ（比較手段）

Claims (2)

1. ヘッドにより少なくとも情報の読み取りが行われるディスク記憶装置において、
   コンデンサタイプの静電気センサと、
   前記静電気センサに蓄積された電荷を強制的に放電する放電手段と、
   前記放電手段による電荷の放電の後に、静電気の印加によって前記静電気センサに蓄積された電荷の量を反映した当該静電気センサの電位を監視し、その監視結果に応じて前記ヘッドに基準レベルを超える静電気が印加されたことを検知する手段と
   を具備することを特徴とする静電気センサを搭載したディスク記憶装置。
2. ヘッドにより少なくとも情報の読み取りが行われるディスク記憶装置において、
   コンデンサタイプの静電気センサと、
   静電気の印加によって前記静電気センサに蓄積された電荷の量を反映した当該静電気センサの電位を予め定められた基準電位と比較する比較手段と、
   前記比較手段の比較結果を定期的にチェックすることにより前記静電気センサの電位を監視して、一定時間内で前記静電気センサの電位が前記基準電位を超えたことが検知された回数を計測し、その検知回数が予め定められた基準回数を超えた場合に、前記ヘッドに基準レベルを超える静電気が印加されたと判定する手段と
   を具備することを特徴とする静電気センサを搭載したディスク記憶装置。

Images