JP3656580B2

JP3656580B2 - Light emitting element driving circuit and light emitting display device using the same

Info

Publication number: JP3656580B2
Application number: JP2001258903A
Authority: JP
Inventors: 勝美安部
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-08-29
Filing date: 2001-08-29
Publication date: 2005-06-08
Anticipated expiration: 2021-08-29
Also published as: JP2003066909A

Description

【０００１】
【発明の属する技術分野】
本発明は発光素子駆動回路及びそれを用いた発光表示装置に関し、特に供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路及びそれを用いた発光表示装置に関するものである。
【０００２】
【従来の技術】
供給される電流によって階調表示が可能な発光素子を複数個マトリックス状に配列して、これ等発光素子を制御信号により線順次走査（アクティブ表示）を行う発光表示装置がある。かかる発光表示装置においては、１画素毎に上記の発光素子を設け、これ等各発光素子にそれぞれ対応して駆動回路を配置するようになっている。
【０００３】
かかる発光表示装置において、階調制御を行う方法として、特開平１１−２８１４１９号公報に開示のものがある。当該公報において、従来例としてあげられている構成及び動作について、図１７及び図１９を参照しつつ説明する。図１７の回路構成は図１９に示した表示装置におけるＫ行Ｌ列目の１画素分の表示部の構成を示している。
【０００４】
この表示部は、信号線Ｌと、電源線Ｖと、接地線Ｇと、制御線Ｋと、ＴＦＴ１（Thin Film Transistor：薄膜トランジスタ）と、スイッチＳＷ１と、容量Ｃと、発光素子Ｐとにより構成されている。ＴＦＴ１は、ソース端が接地線Ｇに接続されており、スイッチＳＷ１は制御線Ｋにより制御されるものであり、ＴＦＴ１のゲート端と信号線Ｌとの間に設けられている。容量ＣはＴＦＴ１のゲート端と接地線Ｇとの間に設けられており、発光素子ＰはＴＦＴ１のドレイン端と電源線Ｖとの間に設けられている。
【０００５】
この回路の動作は以下の通りである。第Ｋラインが選択されて制御線Ｋに“Ｈ（ハイレベル）”の信号が印加されると、図１７中のスイッチＳＷ１はオン状態になる。この時、信号線Ｌには、目的の階調の輝度を得るために、発光素子Ｐの電流−輝度特性に応じた電流を供給するような電圧が印加され、この電圧がＴＦＴ１のゲート端子に印加される。この電圧が容量Ｃにより保持（記憶）されることで、第Ｋライン以外の別のラインが選択されてスイッチＳＷ１がオフになった場合も保持される。この動作により、発光素子Ｐは期待された階調の輝度を保持できるのである。
【０００６】
この図１７に示した回路の問題点は、ＴＦＴ１は一般にポリシリコンＴＦＴで作成されるのであるが、ポリシリコンＴＦＴはゲート電圧に対する電流能力のばらつきが大きいため、同じ電圧をゲートに印加しても発光素子ごとに供給される電流が異なってしまい、輝度も変わるため、表示装置として画質が低下する点である。
【０００７】
そこで、上記公報はかかる図１７の回路の問題点を改善したものであり、図１８にその回路例を示している。なお、図１８において、図１７と同等部分は同一符号にて示している。図１８においても、図１９におけるＫ行Ｌ列目の１画素分の表示部構成を示している。この表示部は、信号線Ｌ、電源線Ｖ、接地線Ｇ、制御線Ｋ、ＴＦＴ１，２、スイッチＳＷ１，２、容量Ｃ、発光素子Ｐにより構成されている。
【０００８】
ＴＦＴ１は、ソース端が接地されており、ＴＦＴ２は、ソース端が接地され、ゲート端−ドレイン端間がショートされており、スイッチＳＷ１は制御線Ｋにより制御され、信号線ＬとＴＦＴ２のドレイン端との間に設けられている。スイッチＳＷ２は制御線Ｋにより制御され、ＴＦＴ１，２のゲート端間に設けられている。容量ＣはＴＦＴ１のゲート端と接地線Ｇとの間にあり、発光素子ＰはＴＦＴ１のドレイン端と電源線Ｖとの間に設けられている。
【０００９】
この回路の動作は、以下の通りである。第Ｋラインが選択されて制御線Ｋに“Ｈ”の信号が印加されると、スイッチＳＷ１，２はオン状態になる。この時、信号線Ｌには、目的の階調の輝度を得るために、発光素子Ｐの電流−輝度特性に応じた電流を流す。この電流はＴＦＴ２のドレイン−ソース間に流れ、ＴＦＴ２はゲート−ドレイン端子がショートされているために、ゲート電圧はＴＦＴ２トランジスタが飽和領域で本電流を流すような電圧に設定される。ＴＦＴ１はＴＦＴ２とカレントミラー構成をしているため、ＴＦＴ２と同じ特性である場合、ＴＦＴ１にはＴＦＴ２と同じ電流、つまり信号線Ｌに流れる電流と同じ電流が流れて発光素子Ｐに供給される。
【００１０】
この後、第Ｋライン以外の別のラインが選択された場合でも、容量Ｃによりゲート電圧が保持（記憶）されることで、ＴＦＴ１は上記と同一の電流を発光素子Ｐに供給し、発光素子Ｐは期待された階調の輝度を保持できるのである。
【００１１】
上記例では、信号線Ｌに発光素子Ｐの電流−輝度特性に応じた電流を供給するのであるが、単一の画素ではなく、表示装置として、例えば６４階調の表示を実現するためには、列毎のばらつきなしに高精度の６４レベルの電流を供給しなければ、列毎の表示画質が低下する。つまり、多出力・多階調・高精度の電流供給回路を必要とする。
【００１２】
しかし、液晶表示装置向けに多出力・多階調・高精度の電圧を出力できる駆動回路（ドライバ）は考案されているが、電流を供給するような駆動回路はほとんど考案されておらず、また、集積回路上に実現するのが難しい。また、最も低い輝度に対応する暗表示での電流値は、明表示に比べ非常に小さい。そのため、暗表示の場合、明表示に比べ、信号線Ｌや表示素子Ｐの持つ容量負荷Ｃを充電するのに時間がかかり、電流を記憶する時間が増大する。従って、高精細表示では、１ラインの選択期間が短くなり、暗表示に対応する電流を記憶することができなくなることがある。
【００１３】
【発明が解決しようとする課題】
供給電流により輝度が決まるような発光素子を使用した表示装置において、第１の問題点は、ポリシリコンＴＦＴのゲート電圧によって変動する電流能力を利用して、ポリシリＴＦＴのゲート電圧に印加する電圧を調整することで、発光素子に供給する電流を決める方式の表示装置では、輝度にばらつきが現れやすい点である。その理由は、ポリシリコンＴＦＴの場合、ゲート電圧と電流能力がばらつきやすく、同じ電圧を印加しても発光表示素子に供給する電流が異なるためである。
【００１４】
第２の問題点は、電流供給駆動によって上記ばらつきを減らすことができるが、そのためには、多出力・多階調・高精度の電流供給する駆動回路が必要な点である。その理由は、多出力・多階調・高精度の電流供給する駆動回路は、現状ほとんど存在せず、集積回路上に実現するのが難しいためである。
【００１５】
第３の問題点は、電流供給駆動の場合、最も低い輝度を表示する場合には、最も低い値の電流値を供給する必要があるが、電流値が低いため、その電流値を記憶するのに必要な時間が長くなる点である。その理由は、特定の電流値を記憶する場合、その電流により配線の容量負荷や、ポリシリコンＴＦＴの持つ容量負荷を充電する必要があるが、その充電するスピードは、電流値に反比例するためである。
【００１６】
本発明の目的は、高精度な表示を可能とすると共に、動作の高速化、構成の簡易化、消費する電力の低下をも実現し得る発光素子駆動回路及びそれを用いた発光表示装置を提供することである。
【００１７】
【課題を解決するための手段】
本発明によれば、供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、ゲートとドレインとが短絡されて飽和動作を行い前記複数の駆動トランジスタと共にカレントミラー回路を構成する飽和トランジスタと、前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチ素子からなる第一のスイッチ群と、前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、前記デジタルデータ線による前記第一のスイッチ群の各スイッチのオンオフ制御を可能とするか否かを定める複数のスイッチからなる第二のスイッチ群と、前記飽和トランジスタのゲートと前記駆動トランジスタのゲートとの間に設けられた第三のスイッチと、前記飽和トランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第四のスイッチと、前記第一〜第四のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路が得られる。
【００１８】
本発明によれば、供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、前記デジタルデータ線による前記第一のスイッチ群の各スイッチのオンオフ制御を可能とするか否かを定める複数のスイッチからなる第二のスイッチ群と、前記駆動トランジスタのうちの一つのトランジスタのゲートとドレインとの間に設けられた第三のスイッチと、前記一つのトランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第四のスイッチと、前記第一〜第四のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路が得られる。
【００１９】
本発明によれば、供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、ゲートとドレインとが短絡されて飽和動作を行い前記複数の駆動トランジスタと共にカレントミラー回路を構成する飽和トランジスタと、前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、前記デジタルデータ線の各データをラッチして前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のラッチからなるラッチ群と、前記飽和トランジスタのゲートと前記駆動トランジスタのゲートとの間に設けられた第二のスイッチと、前記飽和トランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第三のスイッチと、前記第一〜第三のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路が得られる。
【００２０】
本発明によれば、供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、前記デジタルデータ線の各データをラッチして前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のラッチからなるラッチ群と、前記駆動トランジスタのうちの一つのトランジスタのゲートとドレインとの間に設けられた第二のスイッチと、前記一つのトランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第三のスイッチと、前記第一〜第三のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路が得られる。
【００２１】
上記のように構成された本発明においては、ポリシリコンＴＦＴにばらつきが存在しても、画素ごとに電流を記憶するため、発光素子には精度の高い電流を供給することができ、高精度な発光表示装置を提供することができる。また、階調表示はデジタル信号により制御でき、供給する電流値は１種類のみであるため、装置全体、特に駆動回路（ドライバ）の構成も簡単になる。さらに、記憶する電流値を、階調表示に必要な最も小さな電流値である必要がなく、中間レベルや最大の電流値とすることが可能であり、また、常に一定の値なので変化分だけ充電すればよいため、負荷に充電する時間を短くすることができ、それに伴い電流を記憶する時間も短縮できる。さらにはまた、各画素にラッチ回路を設けることで、同一階調を表示する場合にはデジタルデータの書き込みをする必要がなくなるため、消費電力を少なくすることができる。
【００２２】
【発明の実施の形態】
以下に図面を参照しつつ本発明の実施の形態につき説明する。以下の全ての説明においては、輝度表示の階調度を“８＝２の３乗”とするが、一般的には、２のｎ乗の階調度に適用されることは明白である。
【００２３】
図１は本発明の第一の実施の形態を示す図である。本発明の実施の形態は、Ｋ行Ｌ列目の画素の表示部として、４個のＰ（チャネル）型ポリシリコン薄膜トランジスタPchTFT0 〜3 と、第一のスイッチ群ＳＷ1A〜3Aと、第二のスイッチ群ＳＷ1B〜3Bと、２個のスイッチＳＷ0A、ＳＷ0Bと、制御線ＫＡと、制御線ＫＢと、信号線Ｌと、３本のデータ線Ｄ0 〜Ｄ2 と、電源線Ｖと、接地線Ｇと、発光素子Ｐとを備える。また、図では、電圧保持用容量ＣをPchTFT1 〜3 のゲート端子と電源線Ｖとの間に備えるように示しているが、ＴＦＴ素子のゲート浮遊容量を当該容量Ｃとして用いても良く、別に容量を付加しても良い。
【００２４】
PchTFT１〜3 は、全ゲート端子が共通接続されており、全ソース端子の電位も同電位とし、ドレイン端子には各々スイッチＳＷ1A〜3Aの一端が接続されている。スイッチＳＷ1A〜3Aの他端は短絡されており、発光素子Ｐの一端に接続されており、スイッチＳＷ1A〜3Aは、各々制御線ＫＢによって制御されるスイッチＳＷ1B〜3Bを通して、データ線Ｄ0 〜Ｄ2 によって制御される。
【００２５】
発光素子Ｐの他の一端は接地線Ｇと接続されている。また、PchTFT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電流−輝度特性が一般に比例関係にあるため、１：２：４とする。PchTFT0 はPchTFT1 〜3 のうち最も電流能力の大きなPchTFT3 と同じ電流供給能力を持ち、PchTFT0 のソース端子はPchTFT1 〜3 のソース端子と同電位とし、ゲート端子とドレイン端子とは短絡されている。
【００２６】
スイッチＳＷ0Aは信号線ＬとPchTFT0 のドレイン端子との間に設けられており、制御線ＫＡにより制御される。スイッチＳＷ0BはPchTFT0 のゲート端子とPchTFT1 〜3 のゲート端子との間に設けられており、制御線ＫＡによって制御される。制御線ＫＡとＫＢとは制御部１により制御されるものとする。
【００２７】
図１に示した回路の動作を図２のタイミングチャートに従い説明する。ただし、各々のスイッチは制御信号が“Ｈ”の場合オン、“Ｌ（ローレベル）”の場合オフとする。
【００２８】
第一の動作状態である電流記憶期間では、制御線ＫＡと制御線ＫＢとを“Ｈ”とし、データ線Ｄ0 〜Ｄ2 を“Ｌ”とする。従って、スイッチＳＷ0A、ＳＷ0B、ＳＷ1B〜3Bはオン、スイッチＳＷ1A〜3Aはオフとなる。また、信号線Ｌには、発光素子Ｐの電流−輝度特性より、０〜７階調の内の、例えば４階調目の電流が流れるようにする。この時、PchTFT0 のゲート電圧とドレイン電圧、PchTFT1 〜3 のゲート電圧は同電位であり、４階調目に対応する電流がPchTFT0 に流れるような電圧が加えられる。PchTFT0 とPchTFT1 〜3 とはカレントミラー回路構成であるために、PchTFT0 の電流に対し、１／４：１／２：１の電流を流すことができる状態になっている。
【００２９】
第二の動作状態である階調決定期間では、制御線ＫＡを“Ｌ”、制御線ＫＢを“Ｈ”とする。この時、スイッチＳＷ0A、ＳＷ0Bはオフ、スイッチＳＷ1B〜3Bはオンとなる。また、データ線Ｄ0 〜Ｄ2 は、図３に示すように、表示したい階調に従って“Ｈ”又は“Ｌ”として、スイッチＳＷ1A〜3Aをオン／オフする。例えば、０階調を表示する場合には、データ線Ｄ0 〜Ｄ2 を“Ｌ”とすることで、発光素子Ｐに供給される電流は０、つまり０階調となる。２階調の表示には、Ｄ0 、Ｄ1 を“Ｈ”、Ｄ2 を“Ｌ”とすることで、４階調目の電流の３／４倍、つまり３階調目に対応する電流を発光素子Ｐに供給できる。また、７階調を表示する場合には、Ｄ0 〜Ｄ2 を“Ｈ”とすることで、４階調目の電流の７／４倍、つまり７階調目に対応する電流を発光素子Ｐに供給できる。
【００３０】
第三の動作状態である出力期間では、制御線ＫＡと制御線ＫＢを“Ｌ”とする。この時、スイッチＳＷ1A〜3Aは、自己保持機能を有するスイッチであるものとすると、階調決定時の状態を保持し、発光素子Ｐには階調決定時で選択された電流が供給されるため、発光素子Ｐは期待された階調にて発光を維持することになる。これ等スイッチＳＷ1A〜3Aとして、後述するように、ポリシリコンＴＦＴを使用すれば、そのゲート端には容量が形成されるので、この容量により自己保持が可能である。また、上記ポリシリコンＴＦＴのゲートと一定電位の間に適当な容量値を持つ容量を備えることで、前記ポリシリコンＴＦＴのゲート端に形成される容量を使用した場合よりもより安定な自己保持機能が実現できる。
【００３１】
なお、スイッチＳＷ1A〜3Aは、第一の動作状態の初期時において、制御部１によって強制的に自己保持機能がリセットされ、全てオフ状態にリセットされるものとする。
【００３２】
以上のような動作を行うことにより、隣接領域にあるPchTFT0 〜PchTFT3 の特性ばらつきにしか影響されない精度の高い電流を、発光素子Ｐに供給することができるため、高精度な表示が可能となる。また、記憶される電流値は最も低い階調に対応する電流値に比べ十分高く、配線などの負荷を充電する時間は最も低い階調により充電する時間よりも短時間ですみ、常に一定値であるため、記憶動作が高速になり第一の動作状態の電流記憶期間を短縮できる。さらに、記憶される電流値は、単一レベルであり、階調制御はデジタル動作により行われるため、簡単な構成の駆動回路（ドライバ）により、画素部を制御できる。
【００３３】
次に、図１に示した第一の実施の形態における具体的な実施例を図４に示し、その動作タイミングチャートを図５に示す。本実施例は、第一のスイッチ群（ＳＷ1A〜ＳＷ3A）、第二のスイッチ群（ＳＷ1B〜ＳＷ3B）、２個のスイッチ（ＳＷ0A、ＳＷ0B）として、それぞれPch ポリシリコンＴＦＴを使用した（PchTFT1-2 〜3-2 、PchTFT1-3 〜3-3 、PchTFT0-2 、PchTFT0-3 ）ものである。本実施例では、PchTFTを用いているため、図１の回路例の動作タイミングチャート（図２参照）に対して、制御線の“Ｈ”、“Ｌ”が逆となっている。また、入力デジタルデータＤ0 〜Ｄ2 と階調度との関係を図６に示す。入力デジタルデータも上述のデータに対し“Ｈ”、“Ｌ”が逆となっている。動作の意味する内容は、先の例と同じである。
【００３４】
本発明の第一の実施の形態における他の具体的な実施例を図７に示し、その動作タイミングチャートを図８に示す。本実施例では、上述の実施例におけるスイッチングノイズの影響を最小限に抑えるために制御線を追加している。その他の構成要素は図４に示した実施例と同じである。本実施例では、３本の制御線ＫＡ、ＫＢ、ＫＣを備え、制御線ＫＡによりPchTFT0-2 のゲート電圧を制御し、制御線ＫＢによりPchTFT0-3 を制御し、制御線ＫＣによりPchTFT1-3 〜3-3 を制御する。これ等各制御線の制御は制御部１により行われる。
【００３５】
本実施例において、第一の動作状態である電流記憶期間は制御線ＫＣの立ち上げ、PchTFT0-3 をOFF 状態にすることにより終了し、その後制御線ＫＡを立ち上げ、PchTFT0-2 をOFF とする。その後の動作は上述の図４の実施例と同じである。
【００３６】
本実施例では、第一の動作状態の終了時において、制御線ＫＡはまだ“Ｌ”状態であり、PchTFT0-2 によるスイッチングノイズは、記憶される電流に影響を与えない。従って、本実施例において記憶される電流は、上述の図４の実施例と比べ精度を高くすることができる。
【００３７】
本発明の第一の実施の形態の具体的な更に他の実施例を図９に示す。本実施例は、第一の実施例でＰチャネルポリシリコンＴＦＴを使用した代わりに、ＮチャネルポリシリコンＴＦＴを備えたものである。従って、上述の図４の実施例にて、PchTFT0 〜3 の代わりに、NchTFT0 〜3 を備える。また、図４の実施例における電源線から接地線までの発光素子、第一のスイッチ群（ＳＷ1A〜3A）、NchTFT0 〜3 の順序が、本実施例では逆の順序となっている。本実施例における動作タイミングチャートを図１０に示す。スイッチ動作の意味するところは、第一の実施例と同じである。
【００３８】
また、図７の実施例のPchTFTの代わりに、同様に、NchTFTを用いて同じ機能を実現できる。この場合も、制御信号と入力デジタルデータは信号を反転し、“Ｈ”の代わりに“Ｌ”、“Ｌ”の代わりに“Ｈ”とすれば良いことになる。
【００３９】
本発明の第二の実施形態を図１１に示す。本例でも、Ｋ行Ｌ列目の画素の表示部として、３個のＰ型ポリシリコン薄膜トランジスタPchTFT0 〜n と、３個の第一のスイッチ群ＳＷ1A〜ＳＷ3Aと、３個の第二のスイッチ群ＳＷ1B〜ＳＷ3Bと、２個のスイッチＳＷ0A、ＳＷ0Bと、制御線ＫＡと、制御線ＫＢと、信号線Ｌと、３本のデータ線Ｄ0D〜Ｄ2 と、電源線Ｖと、接地線Ｇと、発光素子Ｐ、制御線を制御するための制御部１とを備える。ただし、電圧保持用容量ＣはPchTFT1 〜3 のゲート浮遊容量でも良く、またこれ等PchTFT1 〜3 のゲート端子と一定電位との間に、積極的に設ける場合がある。
【００４０】
PchTFT１〜3 は、全ゲート端子が共通接続されており、全ソース端子の電位も同電位とし、ドレイン端子には各々スイッチＳＷ1A〜3Aの一端が接続されている。スイッチＳＷ1A〜3Aの他端は短絡され、発光素子Ｐの一端に接続されており、スイッチＳＷ1A〜3Aは、各々制御線ＫＢによって制御されるスイッチＳＷ1B〜3Bを通して、データ線Ｄ0 〜Ｄ2 によって制御される。発光素子Ｐの他の一端は接地線Ｇと接続される。また、PchTFT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電流−輝度特性が一般に比例関係にあるため、１：２：４とする。
【００４１】
スイッチＳＷ0Aは信号線ＬとPchTFT3 のドレイン端子との間に設けられており、制御線ＫＡにより制御される。スイッチＳＷ0BはPchTFT3 のゲート端子とドレイン端子との間に設けられており、制御線ＫＡによって制御される。
【００４２】
この回路の動作タイミングチャートを図１２に示す。ただし、各々のスイッチは制御信号が“Ｈ”の場合オン、“Ｌ”の場合オフとする。第一の動作状態である電流記憶期間では、制御線ＫＡと制御線ＫＢとを“Ｈ”とし、データ線Ｄ0 〜Ｄ2 を“Ｌ”とする。従って、スイッチＳＷ0A、ＳＷ0B、ＳＷ1B〜3Bはオン、スイッチＳＷ1A〜3Aはオフとなる。また、信号線Ｌには、発光素子Ｐの電流−輝度特性より、０〜７階調の内の４階調目の電流が流れるようにする。この時、PchTFT3 は、ゲート−ドレイン間が短絡されているため飽和領域で動作し、４階調目に対応する電流が流れるような電圧がゲート端子に蓄積される。PchTFT1 〜3 のゲート電圧は短絡されているため同電位であり、PchTFT1 、2 はPchTFT3 に対しカレントミラー構成となっているため、PchTFT1 〜3 が流すことができる電流比は、４階調目の電流に対し、１／４：１／２：１となっている。
【００４３】
第二の動作状態である階調決定期間では、制御線ＫＡを“Ｌ”、制御線ＫＢを“Ｈ”とする。この時、スイッチＳＷ0A、ＳＷ0Bはオフ、スイッチＳＷ1B〜3Bはオンとなる。また、データ線Ｄ0 〜Ｄ2 は、図１３に示すように、表示したい階調に従って“Ｈ”又は“Ｌ”として、スイッチＳＷ1A〜3Aをオン／オフする。例えば、０階調を表示する場合には、Ｄ0 〜Ｄ2 を“Ｌ”とすることで、発光素子Ｐに供給する電流は０、つまり０階調となる。３階調の表示には、Ｄ0 、Ｄ1 を“Ｈ”、Ｄ2 を“Ｌ”とすることで、４階調目の電流の３／４倍つまり３階調目に対応する電流を発光素子Ｐに供給できる。７階調を表示する場合には、Ｄ0D〜Ｄ3 を“Ｈ”とすることで、４階調目の電流の７／４倍、つまり７階調目に対応する電流を発光素子Ｐに供給できる。
【００４４】
第三の動作状態である出力期間では、制御線ＫＡと制御線ＫＢを“Ｌ”とする。この時、スイッチＳＷ1A〜3Aは、図１の例と同様に、その自己保持機能により階調決定時の状態を保持し、発光素子Ｐには階調決定時で選択された電流が供給されるため、発光素子Ｐは期待された階調にて発光を維持するのである。
【００４５】
以上のような動作を行うことにより、隣接領域にあるPchTFT1 〜PchTFT3 の特性ばらつきにしか影響されない精度の高い電流を、発光素子Ｐに供給することができるため、高精度な表示が可能となる。また、記憶される電流値は最も低い階調に対応する電流値に比べ十分高く、配線などの負荷を充電する時間は、最も低い階調により充電する時間よりも短時間ですみ、常に一定電流値であるため、記憶動作が高速になり第一の動作状態の電流記憶期間を短縮できる。さらに、この記憶される電流値は、単一レベルであり、階調制御はデジタル動作により行われるため、簡単な構成の駆動回路（ドライバ）により、画素部を制御できる。
【００４６】
本実施の形態は、上述の第一の実施の形態に比べ、ＴＦＴの数が少ない構成である。さらに、PchTFT3 は、信号線Ｌに流れる電流を記憶し、発光素子Ｐにそのまま供給するため、上述の第一の実施の形態に発光素子に供給する電流の精度も高くなるという特徴を持つ。また、本実施の形態において、上述の第一の実施の形態と同様に、上述した各具体的実施例に対応する実施例を実現できることは明白である。
【００４７】
本発明の第三の実施の形態を図１４に示す。Ｋ行Ｌ列目の画素の表示部として、４個のＰチャネルポリシリコン薄膜トランジスタPchTFT0 〜3 と、３個の第一のスイッチ群ＳＷ1A〜3Aと、３個のラッチＬ１〜Ｌ３と、２個のスイッチＳＷ0A、0Bと、制御線Ｋと、信号線Ｌと、３本のデータ線Ｄ0 〜Ｄ2 と、電源線Ｖと、接地線Ｇと、発光素子Ｐと、制御部１とを備える。ただし、電圧保持用容量Ｃをについては、上述した各実施の形態の場合と同様である。
【００４８】
図１５に本実施の形態で使用するラッチの例を示しており、３個のインバータと、ノアゲートと、スイッチとからなる周知の構成であり、その詳細は省略する。なお、図１５におるスイッチは制御線Ｋにより制御されるものとする。
【００４９】
PchTFT１〜3 は、全ゲート端子が共通接続されており、全ソース端子の電位も同電位であり、ドレイン端子には各スイッチＳＷ1A〜3Aの一端が接続されている。スイッチＳＷ1A〜3Aの他端は短絡されており、発光素子Ｐの一端に接続されている。スイッチＳＷ1A〜3Aは、制御線Ｋによって制御されるラッチＬ１〜Ｌ３を通して、データ線Ｄ0 〜Ｄ2 によって制御される。発光素子Ｐの他の一端は接地線Ｇと接続されている。また、PchTFT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電流−輝度特性が一般に比例関係にあるため、１：２：４とする。
【００５０】
PchTFT0 は、PchTFT1 〜3 中最も電流能力の大きなPchTFT3 と同じ電流能力を持ち、PchTFT0 のソース端子はPchTFT1 〜3 のソース端子と同電位とされ、ゲート端子とドレイン端子は短絡されている。スイッチＳＷ0Aは信号線ＬとPchTFT0 のドレイン端子との間に設けられており、制御線Ｋにより制御される。スイッチＳＷ0BはTFT0のゲート端子とPchTFT1 〜3 のゲート端子との間に設けられおり、制御線Ｋによって制御される。
【００５１】
本実施の形態の動作タイミングチャートを図１６に示す。第一の動作状態である電流記憶＋階調決定期間では、制御線Ｋを“Ｈ”とする。従って、スイッチＳＷ0A、ＳＷ0Bはオン、スイッチＳＷ1A〜3Aはオフとなる。また、信号線Ｌには、発光素子Ｐの電流−輝度特性より、０〜７階調の内の４階調目の電流が流れるようにする。この時、PchTFT0 のゲート電圧とドレイン電圧、PchTFT1 〜3 のゲート電圧は同電位であり、４階調目に対応する電流がPchTFT0 に流れるような電圧が加えられる。
【００５２】
PchTFT0 とPchTFT1 〜3 とによりカレントミラーが構成されているため、PchTFT0 の電流に対し、１／４：１／２：１の電流を流すことができる状態になっている。一方、データ線Ｄ0 〜Ｄ2 は、表示したい階調に従って“Ｈ”又は“Ｌ”とし、ラッチＬ１〜Ｌ３に表示階調をラッチさせる。
【００５３】
第二の動作状態である出力期間では、制御線Ｋを“Ｌ”とする。この時、スイッチＳＷ0A、ＳＷ0BはOFF 、スイッチＳＷ1A〜3Aは、ラッチＬ１〜Ｌ３にラッチされた階調データに従ってオン／オフする。よって、発光素子Ｐには選択された電流が供給されるため、発光素子は期待された階調にて発光する。
【００５４】
以上のような動作を行うことにより、隣接領域にあるPchTFT0 〜PchTFT3 の特性ばらつきにしか影響されない精度の高い電流を、発光素子Ｐに供給することができるため、高精度な表示が可能となる。また、記憶される電流値は最も低い階調に対応する電流値に比べ十分高く、配線などの負荷を充電する時間は最も低い階調により充電する時間よりも短時間ですみ、常に一定値であるため、記憶動作が高速になり第一の動作状態の電流記憶期間を短縮できる。さらに、記憶される電流値は、単一レベルであり、階調制御はデジタル動作により行われるため、簡単な構成の駆動回路（ドライバ）により、画素部を制御できる。
【００５５】
また、本実施の形態では、ラッチＬ１〜Ｌ３を使用しているため、制御線の数が少なくてすむ。さらに、同じ階調を表示する場合には、デジタルデータを再度書き込む必要がなく、消費電力を少なくすることができる。
【００５６】
この図１４に示した実施の形態においても、上述した図４や図７のＴＦＴによるスイッチ構成や、また、図１１の構成にも同様に適用できることは明白である。その場合には、制御線が上述の例よりも少なく、消費電力を少なくすることができる。
【００５７】
上記の各実施の態様においては、信号線Ｌに流す電流としては、階調度０以外の電流であれば良く、最大電流や、他の階調に対応する電流でも動作を行うことが可能であるが、この場合の電流は、第一の実施の形態や第三の実施の形態におけるPchTFT0 の電流供給能力を記憶する電流に対応する電流とする。この時、電流を記憶するのに必要な時間が、最大の電流の場合に比べ、長くなる。ただし、信号線に流れる電流が小さくなるため、消費電力を少なくすることができる。
【００５８】
【発明の効果】
第１の効果は、電圧を印加して発光素子の輝度を制御する場合に比べ、高精度な階調表示ができる発光表示装置が可能な点である。その理由は、電流を記憶するようにすることで、隣接領域にあるポリシリコン薄膜トランジスタの特性ばらつきにしか影響されないためである。
【００５９】
第２の効果は、従来の電流駆動方法に比べ、発光表示装置全体の構成の簡易化が可能となる点である。その理由は、従来の電流駆動法においては、階調数分の高精度な電流値を各画素に供給する必要があった。本発明では、任意の一種類の電流値のみで良く、階調制御はデジタルデータで行うことができるため、発光表示装置、特に駆動回路（ドライバ）の構成が簡易化される。
【００６０】
第３の効果は、従来の電流駆動方法に比べ、高速に動作することができる発光表示装置が可能な点である。その理由は、従来の電流駆動法においては、すべての階調に対応する電流を記憶する必要があり、最低の電流値では、配線負荷などへの充電時間が長時間必要であった。本発明では、記憶する電流を前階調の内の中央レベルに設定することができるため、充電時間が短くてすみ、高速動作が可能となる。
【００６１】
第４の効果は、従来の駆動法よりも、消費電力の少ない発光表示装置が可能な点である。その理由は、階調制御をデジタル制御によって行うため、各画素にラッチを設けることで、同じ画素で同一階調を表示する場合には、再度デジタルデータを書き込む必要がないためである。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態を示す図である。
【図２】図２の動作タイミングチャートである。
【図３】図１の回路のデジタル階調データの例である。
【図４】図１の具体的な実施例を示す図である。
【図５】図４の動作タイミングチャートである。
【図６】図４の回路のデジタル階調データの例である。
【図７】図１の具体的な他の実施例を示す図である。
【図８】図７の動作タイミングチャートである。
【図９】図１の具体的な別の実施例を示す図である。
【図１０】図９の動作タイミングチャートである。
【図１１】本発明の第二の実施の形態を示す図である。
【図１２】図１１の動作タイミングチャートてある。
【図１３】図１１の回路のデジタル階調データ例である。
【図１４】本発明の第三の実施の形態を示す図である。
【図１５】図１４のラッチの例を示す図である。
【図１６】図１４の動作タイミングチャート
【図１７】従来の発光表示駆動装置の一例を示す図である。
【図１８】従来の発光表示駆動装置の他の例を示す図である。
【図１９】表示装置の概略図である。
【符号の説明】
１制御部
Ｌ信号線
Ｇ接地線
ＫＡ，ＫＢ，ＫＣ制御線
Ｐ発光素子
Ｖ電源線
Ｄ0 〜Ｄ2 デジタル階調データ
PchTFT0 〜PchTFT3 ，
PchTFT1-2 〜PchTFT3-2 ，
PchTFT1-3 〜PchTFT3-3 Ｐ型薄膜トランジスタ
NchTFT0 〜NchTFT Ｎ型薄膜トランジスタ
Ｃ容量
ＳＷ0A，ＳＷ0B，
ＳＷ1A〜ＳＷ3A，
ＳＷ1B〜ＳＷ3B スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emitting element driving circuit and a light emitting display device using the light emitting element driving circuit, and more particularly to a light emitting element driving circuit for driving a light emitting element that emits light with luminance corresponding to a supplied current and a light emitting display device using the light emitting element driving circuit.
[0002]
[Prior art]
There is a light-emitting display device in which a plurality of light-emitting elements capable of gradation display by a supplied current are arranged in a matrix, and these light-emitting elements are subjected to line sequential scanning (active display) by a control signal. In such a light emitting display device, the above light emitting element is provided for each pixel, and a drive circuit is arranged corresponding to each of these light emitting elements.
[0003]
In such a light emitting display device, there is a method disclosed in JP-A-11-281419 as a method for performing gradation control. With reference to FIGS. 17 and 19, the configuration and operation described as a conventional example in this publication will be described. The circuit configuration in FIG. 17 shows the configuration of the display portion for one pixel in the Kth row and the Lth column in the display device shown in FIG.
[0004]
The display unit includes a signal line L, a power line V, a ground line G, a control line K, a TFT 1 (Thin Film Transistor), a switch SW1, a capacitor C, and a light emitting element P. ing. The TFT 1 has a source end connected to the ground line G, and the switch SW 1 is controlled by the control line K, and is provided between the gate end of the TFT 1 and the signal line L. The capacitor C is provided between the gate end of the TFT 1 and the ground line G, and the light emitting element P is provided between the drain end of the TFT 1 and the power supply line V.
[0005]
The operation of this circuit is as follows. When the Kth line is selected and a signal of “H (high level)” is applied to the control line K, the switch SW1 in FIG. 17 is turned on. At this time, in order to obtain the luminance of the target gradation, a voltage that supplies a current according to the current-luminance characteristics of the light emitting element P is applied to the signal line L, and this voltage is applied to the gate terminal of the TFT 1. Applied. Since this voltage is held (stored) by the capacitor C, it is also held when another line other than the Kth line is selected and the switch SW1 is turned off. With this operation, the light emitting element P can maintain the luminance of the expected gradation.
[0006]
The problem with the circuit shown in FIG. 17 is that the TFT 1 is generally made of a polysilicon TFT. However, since the polysilicon TFT has a large variation in current capability with respect to the gate voltage, the same voltage is applied to the gate. Since the current supplied to each light emitting element is different and the luminance is changed, the image quality of the display device is lowered.
[0007]
Therefore, the above publication has improved the problem of the circuit of FIG. 17, and FIG. 18 shows an example of the circuit. In FIG. 18, the same parts as those in FIG. 18 also shows the configuration of the display unit for one pixel in the Kth row and the Lth column in FIG. This display unit is configured by a signal line L, a power supply line V, a ground line G, a control line K, TFTs 1 and 2, switches SW 1 and 2, a capacitor C, and a light emitting element P.
[0008]
The source terminal of the TFT1 is grounded, the source terminal of the TFT2 is grounded, and the gate terminal and the drain terminal are short-circuited. The switch SW1 is controlled by the control line K, and the drain terminal of the signal line L and the TFT2 Between. The switch SW2 is controlled by the control line K and is provided between the gate ends of the TFTs 1 and 2. The capacitor C is provided between the gate end of the TFT 1 and the ground line G, and the light emitting element P is provided between the drain end of the TFT 1 and the power supply line V.
[0009]
The operation of this circuit is as follows. When the Kth line is selected and an “H” signal is applied to the control line K, the switches SW1 and SW2 are turned on. At this time, a current corresponding to the current-luminance characteristic of the light emitting element P is passed through the signal line L in order to obtain the luminance of the target gradation. This current flows between the drain and source of the TFT 2, and since the gate and drain terminals of the TFT 2 are short-circuited, the gate voltage is set to a voltage that allows the TFT 2 transistor to flow this current in the saturation region. Since the TFT 1 has a current mirror configuration with the TFT 2 and has the same characteristics as the TFT 2, the same current as the TFT 2, that is, the same current as the current flowing through the signal line L flows through the TFT 1 and is supplied to the light emitting element P.
[0010]
Thereafter, even when another line other than the K-th line is selected, the gate voltage is held (stored) by the capacitor C, so that the TFT 1 supplies the same current to the light-emitting element P as described above. P can maintain the brightness of the expected gradation.
[0011]
In the above example, a current corresponding to the current-luminance characteristics of the light emitting element P is supplied to the signal line L. However, in order to realize, for example, 64 gradation display as a display device instead of a single pixel. If high-precision 64 level current is not supplied without variation among columns, the display image quality for each column is degraded. That is, a multi-output / multi-gradation / high-accuracy current supply circuit is required.
[0012]
However, although a drive circuit (driver) that can output multi-output, multi-gradation, and high-accuracy voltages for liquid crystal display devices has been devised, few drive circuits that supply current have been devised. Difficult to implement on an integrated circuit. Further, the current value in the dark display corresponding to the lowest luminance is very small compared to the bright display. For this reason, in the case of dark display, it takes time to charge the capacitive load C of the signal line L and the display element P compared to bright display, and the time for storing current increases. Therefore, in high-definition display, the selection period of one line is shortened, and it may be impossible to store a current corresponding to dark display.
[0013]
[Problems to be solved by the invention]
In a display device using a light-emitting element whose luminance is determined by the supply current, the first problem is that the voltage applied to the gate voltage of the polysilicon TFT is changed using the current capability that varies depending on the gate voltage of the polysilicon TFT. In the display device that determines the current to be supplied to the light emitting element by adjusting, the luminance is likely to vary. The reason is that in the case of polysilicon TFTs, the gate voltage and current capability tend to vary, and the current supplied to the light emitting display element is different even when the same voltage is applied.
[0014]
The second problem is that the above-mentioned variation can be reduced by current supply driving. To this end, a drive circuit for supplying current with multiple outputs, multiple gradations, and high accuracy is required. This is because there are currently few drive circuits that supply currents with multiple outputs, multiple gradations, and high precision, and it is difficult to realize them on an integrated circuit.
[0015]
The third problem is that in the case of current supply driving, when displaying the lowest luminance, it is necessary to supply the lowest current value. However, since the current value is low, the current value is stored. It takes a long time to complete. The reason for this is that when storing a specific current value, it is necessary to charge the capacitive load of the wiring and the capacitive load of the polysilicon TFT with that current, but the charging speed is inversely proportional to the current value. is there.
[0016]
SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting element driving circuit that enables high-accuracy display, and also realizes high-speed operation, simplification of configuration, and reduction of power consumption, and a light-emitting display device using the same. It is to be.
[0017]
[Means for Solving the Problems]
According to the present invention, there is provided a light emitting element driving circuit for driving a light emitting element that emits light with a luminance corresponding to a supply current, the gates are connected in common, and a predetermined current supply capacity ratio is set to supply current to the light emitting element. A plurality of driving transistors, a saturation operation in which a gate and a drain are short-circuited to perform a saturation operation and constitute a current mirror circuit together with the plurality of driving transistors, and between each drain of the driving transistor and the light emitting element, respectively A first switch group composed of a plurality of switch elements provided, a plurality of digital data lines for performing on / off control of each switch of the first switch group to determine a luminance gradation of the light emitting element; A plurality of switches that determine whether or not each switch of the first switch group can be controlled by a digital data line. A second switch group comprising: a third switch provided between the gate of the saturation transistor and the gate of the drive transistor; and a drain of the saturation transistor and a signal line for determining a current of the transistor. A light emitting element driving circuit comprising: a fourth switch provided in the first and fourth switches; and a control means for performing on / off control of the first to fourth switches.
[0018]
According to the present invention, there is provided a light emitting element driving circuit for driving a light emitting element that emits light with a luminance corresponding to a supply current, the gates are connected in common, and a predetermined current supply capacity ratio is set to supply current to the light emitting element. A plurality of driving transistors, a first switch group including a plurality of switches provided between each of the drains of the driving transistors and the light emitting element, and the luminance level of the light emitting element to determine the luminance gradation A plurality of digital data lines that perform on / off control of each switch of the first switch group, and a plurality of switches that determine whether the on / off control of each switch of the first switch group by the digital data line is enabled A second switch group, and a third switch provided between the gate and drain of one of the drive transistors, And a fourth switch provided between a drain of the one transistor and a signal line for defining a current of the transistor, and a control means for performing on / off control of the first to fourth switches. A light emitting element driving circuit is obtained.
[0019]
According to the present invention, there is provided a light emitting element driving circuit for driving a light emitting element that emits light with a luminance corresponding to a supply current, the gates are connected in common, and a predetermined current supply capacity ratio is set to supply current to the light emitting element. A plurality of driving transistors, a saturation operation in which a gate and a drain are short-circuited to perform a saturation operation and constitute a current mirror circuit together with the plurality of driving transistors, and between each drain of the driving transistor and the light emitting element, respectively A first switch group comprising a plurality of switches provided; a plurality of digital data lines for performing on / off control of each switch of the first switch group to determine a luminance gradation of the light emitting element; and the digital It consists of a plurality of latches for latching each data on the data line and controlling on / off of each switch of the first switch group. A switch group, a second switch provided between the gate of the saturation transistor and the gate of the driving transistor, and a drain of the saturation transistor and a signal line for determining a current of the transistor. A light emitting element driving circuit comprising a third switch and control means for performing on / off control of the first to third switches can be obtained.
[0020]
According to the present invention, there is provided a light emitting element driving circuit for driving a light emitting element that emits light with a luminance corresponding to a supply current, the gates are connected in common, and a predetermined current supply capacity ratio is set to supply current to the light emitting element. A plurality of driving transistors, a first switch group including a plurality of switches provided between each of the drains of the driving transistors and the light emitting element, and the luminance level of the light emitting element to determine the luminance gradation A plurality of digital data lines that perform on / off control of each switch of the first switch group, and a plurality of latches that perform on / off control of each switch of the first switch group by latching each data of the digital data line. A latch group; a second switch provided between a gate and a drain of one of the drive transistors; and the one switch. A third switch provided between the signal line for determining the drain current of the transistor of Njisuta, the first to Third And a light emitting element driving circuit including a control means for performing on / off control of the switch.
[0021]
In the present invention configured as described above, even if there are variations in polysilicon TFTs, current is stored for each pixel, so that a highly accurate current can be supplied to the light emitting element, and high accuracy can be achieved. A light-emitting display device can be provided. In addition, gradation display can be controlled by digital signals, and since only one type of current value is supplied, the entire apparatus, particularly the configuration of a driver circuit (driver) can be simplified. Furthermore, the current value to be stored need not be the smallest current value necessary for gradation display, and can be set to an intermediate level or the maximum current value. Also, since it is always a constant value, charging is performed for the amount of change. Therefore, the time for charging the load can be shortened, and accordingly, the time for storing the current can be shortened. Furthermore, by providing a latch circuit in each pixel, it is not necessary to write digital data when displaying the same gradation, so that power consumption can be reduced.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In all of the following description, the gradation level of the luminance display is “8 = 2 to the third power”, but it is obvious that it is generally applied to a gradation level of 2 n power.
[0023]
FIG. 1 is a diagram showing a first embodiment of the present invention. In the embodiment of the present invention, four P (channel) type polysilicon thin film transistors PchTFT0 to PchTFT0 to 3, a first switch group SW1A to 3A, a second switch, Group SW1B-3B, two switches SW0A, SW0B, control line KA, control line KB, signal line L, three data lines D0-D2, power line V, ground line G, And a light emitting element P. In the figure, the voltage holding capacitor C is provided between the gate terminals of the Pch TFTs 1 to 3 and the power supply line V. However, the gate stray capacitance of the TFT element may be used as the capacitor C. A capacity may be added.
[0024]
In Pch TFTs 1 to 3, all gate terminals are commonly connected, all source terminals have the same potential, and drain terminals are connected to one ends of switches SW1A to 3A, respectively. The other ends of the switches SW1A to 3A are short-circuited and connected to one end of the light emitting element P. The switches SW1A to 3A are respectively connected to the data lines D0 to D2 through the switches SW1B to 3B controlled by the control line KB. Be controlled.
[0025]
The other end of the light emitting element P is connected to the ground line G. Further, the current supply capacity ratio of each of Pch TFTs 1 to 3 is set to 1: 2: 4 because the current-luminance characteristics of the light emitting element P are generally in a proportional relationship. PchTFT0 has the same current supply capability as PchTFT3 having the greatest current capability among PchTFT1 to PchTFT3. The source terminal of PchTFT0 is set to the same potential as the source terminals of PchTFT1 to 3, and the gate terminal and the drain terminal are short-circuited.
[0026]
The switch SW0A is provided between the signal line L and the drain terminal of PchTFT0 and is controlled by the control line KA. The switch SW0B is provided between the gate terminal of PchTFT0 and the gate terminals of PchTFT1-3, and is controlled by the control line KA. The control lines KA and KB are controlled by the control unit 1.
[0027]
The operation of the circuit shown in FIG. 1 will be described with reference to the timing chart of FIG. However, each switch is turned on when the control signal is “H” and turned off when the control signal is “L (low level)”.
[0028]
In the current storage period which is the first operation state, the control line KA and the control line KB are set to “H”, and the data lines D0 to D2 are set to “L”. Accordingly, the switches SW0A, SW0B, and SW1B to 3B are turned on, and the switches SW1A to 3A are turned off. Further, for example, the current of the fourth gradation of 0 to 7 gradations flows through the signal line L from the current-luminance characteristics of the light emitting element P. At this time, the gate voltage and drain voltage of PchTFT0 and the gate voltages of PchTFT1 to PchTFT1-3 are the same potential, and a voltage is applied so that a current corresponding to the fourth gradation flows to PchTFT0. Since PchTFT0 and PchTFT1 to 3 have a current mirror circuit configuration, a current of 1/4: 1/2: 1 can flow with respect to the current of PchTFT0.
[0029]
In the gradation determination period which is the second operation state, the control line KA is set to “L” and the control line KB is set to “H”. At this time, the switches SW0A and SW0B are turned off, and the switches SW1B to 3B are turned on. Further, as shown in FIG. 3, the data lines D0 to D2 are set to "H" or "L" according to the gradation to be displayed to turn on / off the switches SW1A to 3A. For example, when displaying 0 gradation, the data lines D0 to D2 are set to "L" so that the current supplied to the light emitting element P becomes 0, that is, 0 gradation. In the display of two gradations, D0 and D1 are set to “H” and D2 is set to “L”, so that the current corresponding to the third gradation, that is, the current corresponding to the third gradation, is emitted from the light emitting element. P can be supplied. Further, when displaying seven gradations, D0 to D2 are set to “H”, so that a current corresponding to the seventh gradation, that is, a current corresponding to the seventh gradation is supplied to the light emitting element P. Can supply.
[0030]
In the output period which is the third operation state, the control line KA and the control line KB are set to “L”. At this time, if the switches SW1A to 3A are switches having a self-holding function, the state at the time of gradation determination is maintained, and the current selected at the time of gradation determination is supplied to the light emitting element P. The light emitting element P maintains light emission at the expected gradation. As will be described later, if a polysilicon TFT is used as these switches SW1A to 3A, a capacitance is formed at the gate end of the switch, and self-holding is possible by this capacitance. Further, by providing a capacitor having an appropriate capacitance value between the gate of the polysilicon TFT and a constant potential, the self-holding function is more stable than when a capacitor formed at the gate end of the polysilicon TFT is used. Can be realized.
[0031]
In the initial stage of the first operation state, the switches SW1A to 3A are forcibly reset by the control unit 1 and are all reset to the off state.
[0032]
By performing the operation as described above, a highly accurate current that is only affected by the characteristic variation of PchTFT0 to PchTFT3 in the adjacent region can be supplied to the light emitting element P, so that highly accurate display is possible. In addition, the stored current value is sufficiently higher than the current value corresponding to the lowest gradation, and the time to charge the load such as wiring is shorter than the time to charge with the lowest gradation, and is always a constant value. As a result, the memory operation becomes faster and the current storage period in the first operation state can be shortened. Furthermore, since the current value to be stored is a single level and gradation control is performed by digital operation, the pixel portion can be controlled by a drive circuit (driver) with a simple configuration.
[0033]
Next, a specific example of the first embodiment shown in FIG. 1 is shown in FIG. 4, and its operation timing chart is shown in FIG. In this embodiment, Pch polysilicon TFTs are used as the first switch group (SW1A to SW3A), the second switch group (SW1B to SW3B), and the two switches (SW0A and SW0B), respectively (PchTFT1-2). ~ 3-2, PchTFT1-3 to 3-3, PchTFT0-2, PchTFT0-3). In this embodiment, since PchTFT is used, “H” and “L” of the control lines are reversed with respect to the operation timing chart of the circuit example of FIG. 1 (see FIG. 2). FIG. 6 shows the relationship between the input digital data D0 to D2 and the gradation. In the input digital data, “H” and “L” are opposite to the above data. The meaning of the operation is the same as the previous example.
[0034]
FIG. 7 shows another specific example of the first embodiment of the present invention, and FIG. 8 shows an operation timing chart thereof. In this embodiment, a control line is added in order to minimize the influence of switching noise in the above-described embodiment. Other components are the same as those in the embodiment shown in FIG. In this embodiment, three control lines KA, KB, KC are provided, the gate voltage of PchTFT0-2 is controlled by the control line KA, PchTFT0-3 is controlled by the control line KB, and PchTFT1-3 is controlled by the control line KC. Control ~ 3-3. These control lines are controlled by the control unit 1.
[0035]
In this embodiment, the current storage period, which is the first operating state, is terminated by raising the control line KC and turning off the PchTFT0-3, and then raising the control line KA and turning off the PchTFT0-2. To do. The subsequent operation is the same as that of the above-described embodiment of FIG.
[0036]
In this embodiment, at the end of the first operation state, the control line KA is still in the “L” state, and the switching noise due to PchTFT0-2 does not affect the stored current. Therefore, the current stored in this embodiment can be more accurate than the embodiment of FIG. 4 described above.
[0037]
FIG. 9 shows still another specific example of the first embodiment of the present invention. In this embodiment, instead of using the P-channel polysilicon TFT in the first embodiment, an N-channel polysilicon TFT is provided. Therefore, in the embodiment of FIG. 4 described above, NchTFT0 to 3 are provided instead of PchTFT0 to 3. Further, the order of the light emitting elements from the power supply line to the ground line, the first switch group (SW1A to 3A), and the Nch TFTs 0 to 3 in the embodiment of FIG. 4 is reversed in this embodiment. An operation timing chart in this embodiment is shown in FIG. The meaning of the switch operation is the same as in the first embodiment.
[0038]
Further, the same function can be realized by using NchTFT instead of PchTFT in the embodiment of FIG. Also in this case, the control signal and the input digital data can be inverted by “L” instead of “H” and “H” instead of “L”.
[0039]
A second embodiment of the present invention is shown in FIG. Also in this example, three P-type polysilicon thin film transistors PchTFT0 to n, three first switch groups SW1A to SW3A, and three second switch groups are used as the display portion of the pixel in the Kth row and the Lth column. SW1B to SW3B, two switches SW0A and SW0B, a control line KA, a control line KB, a signal line L, three data lines D0D to D2, a power line V, a ground line G, and light emission The control part 1 for controlling the element P and a control line is provided. However, the voltage holding capacitor C may be a gate stray capacitance of PchTFT1-3, and may be positively provided between the gate terminal of these PchTFT1-3 and a constant potential.
[0040]
In Pch TFTs 1 to 3, all gate terminals are commonly connected, all source terminals have the same potential, and drain terminals are connected to one ends of switches SW1A to 3A, respectively. The other ends of the switches SW1A to 3A are short-circuited and connected to one end of the light emitting element P. The switches SW1A to 3A are controlled by the data lines D0 to D2 through the switches SW1B to 3B controlled by the control lines KB, respectively. The The other end of the light emitting element P is connected to the ground line G. Further, the current supply capacity ratio of each of Pch TFTs 1 to 3 is set to 1: 2: 4 because the current-luminance characteristics of the light emitting element P are generally in a proportional relationship.
[0041]
The switch SW0A is provided between the signal line L and the drain terminal of PchTFT3, and is controlled by the control line KA. The switch SW0B is provided between the gate terminal and the drain terminal of PchTFT3 and is controlled by the control line KA.
[0042]
An operation timing chart of this circuit is shown in FIG. However, each switch is turned on when the control signal is “H” and turned off when it is “L”. In the current storage period which is the first operation state, the control line KA and the control line KB are set to “H”, and the data lines D0 to D2 are set to “L”. Accordingly, the switches SW0A, SW0B, and SW1B to 3B are turned on, and the switches SW1A to 3A are turned off. Further, the current of the fourth gradation of 0 to 7 gradations flows through the signal line L due to the current-luminance characteristics of the light emitting element P. At this time, PchTFT3 operates in the saturation region because the gate and drain are short-circuited, and a voltage at which a current corresponding to the fourth gradation flows is accumulated in the gate terminal. Since the gate voltages of PchTFT1 to 3 are short-circuited, they are at the same potential, and PchTFT1 and 2 have a current mirror configuration with respect to PchTFT3, so the current ratio that PchTFT1 to 3 can flow is the fourth gradation 1/4: 1/2: 1 with respect to the current.
[0043]
In the gradation determination period which is the second operation state, the control line KA is set to “L” and the control line KB is set to “H”. At this time, the switches SW0A and SW0B are turned off, and the switches SW1B to 3B are turned on. Further, as shown in FIG. 13, the data lines D0 to D2 are set to "H" or "L" according to the gradation to be displayed to turn on / off the switches SW1A to 3A. For example, when displaying 0 gradation, the current supplied to the light emitting element P becomes 0, that is, 0 gradation by setting D0 to D2 to "L". In the display of three gradations, D0 and D1 are set to “H” and D2 is set to “L”, so that a current corresponding to the third gradation, that is, the current corresponding to the third gradation is supplied to the light emitting element P. Can supply. When displaying seven gradations, D0D to D3 are set to “H”, so that the current corresponding to the seventh gradation, that is, the current corresponding to the seventh gradation can be supplied to the light emitting element P. .
[0044]
In the output period which is the third operation state, the control line KA and the control line KB are set to “L”. At this time, as in the example of FIG. 1, the switches SW1A to 3A hold the state at the time of gradation determination by the self-holding function, and the current selected at the time of gradation determination is supplied to the light emitting element P. Therefore, the light emitting element P maintains light emission at the expected gradation.
[0045]
By performing the operation as described above, a highly accurate current that is only affected by the characteristic variation of PchTFT1 to PchTFT3 in the adjacent region can be supplied to the light emitting element P, so that a highly accurate display is possible. In addition, the stored current value is sufficiently higher than the current value corresponding to the lowest gradation, and the time to charge the load such as wiring is shorter than the time to charge with the lowest gradation, and it always has a constant current. Because of the value, the storage operation becomes faster and the current storage period in the first operation state can be shortened. Further, since the stored current value is a single level and gradation control is performed by digital operation, the pixel portion can be controlled by a drive circuit (driver) having a simple configuration.
[0046]
This embodiment has a configuration with a smaller number of TFTs than the first embodiment described above. Further, since the PchTFT3 stores the current flowing through the signal line L and supplies it to the light emitting element P as it is, the accuracy of the current supplied to the light emitting element in the first embodiment is increased. In addition, in the present embodiment, it is obvious that the examples corresponding to the specific examples described above can be realized in the same manner as the first embodiment described above.
[0047]
A third embodiment of the present invention is shown in FIG. As a display portion of the pixel in the Kth row and the Lth column, four P-channel polysilicon thin film transistors PchTFT0-3, three first switch groups SW1A-3A, three latches L1-L3, two Switches SW0A and 0B, a control line K, a signal line L, three data lines D0 to D2, a power supply line V, a ground line G, a light emitting element P, and a control unit 1 are provided. However, the voltage holding capacitor C is the same as in the above-described embodiments.
[0048]
FIG. 15 shows an example of a latch used in this embodiment, which is a known configuration including three inverters, a NOR gate, and a switch, and details thereof are omitted. 15 is controlled by a control line K.
[0049]
In Pch TFTs 1 to 3, all gate terminals are connected in common, all source terminals have the same potential, and one end of each of the switches SW1A to 3A is connected to the drain terminal. The other ends of the switches SW1A to 3A are short-circuited and connected to one end of the light emitting element P. The switches SW1A to 3A are controlled by the data lines D0 to D2 through the latches L1 to L3 controlled by the control line K. The other end of the light emitting element P is connected to the ground line G. Further, the current supply capacity ratio of each of Pch TFTs 1 to 3 is set to 1: 2: 4 because the current-luminance characteristics of the light emitting element P are generally in a proportional relationship.
[0050]
PchTFT0 has the same current capability as PchTFT3 having the largest current capability among PchTFT1 to PchTFT3. The source terminal of PchTFT0 is set to the same potential as the source terminals of PchTFT1 to PchTFT3, and the gate terminal and the drain terminal are short-circuited. The switch SW0A is provided between the signal line L and the drain terminal of PchTFT0 and is controlled by the control line K. The switch SW0B is provided between the gate terminal of TFT0 and the gate terminals of PchTFT1-3, and is controlled by the control line K.
[0051]
An operation timing chart of this embodiment is shown in FIG. In the current storage + grayscale determination period, which is the first operation state, the control line K is set to “H”. Accordingly, the switches SW0A and SW0B are turned on, and the switches SW1A to 3A are turned off. Further, the current of the fourth gradation of 0 to 7 gradations flows through the signal line L due to the current-luminance characteristics of the light emitting element P. At this time, the gate voltage and the drain voltage of PchTFT0 and the gate voltages of PchTFT1 to PchTFT1-3 are the same potential, and a voltage is applied so that a current corresponding to the fourth gradation flows to PchTFT0.
[0052]
Since PchTFT0 and PchTFT1 to PchTFT3 constitute a current mirror, a current of 1/4: 1/2: 1 can flow with respect to the current of PchTFT0. On the other hand, the data lines D0 to D2 are set to "H" or "L" according to the gradation to be displayed, and the display gradation is latched by the latches L1 to L3.
[0053]
In the output period that is the second operation state, the control line K is set to “L”. At this time, the switches SW0A and SW0B are OFF, and the switches SW1A to 3A are turned on / off according to the gradation data latched in the latches L1 to L3. Therefore, since the selected current is supplied to the light emitting element P, the light emitting element emits light with the expected gradation.
[0054]
By performing the operation as described above, a highly accurate current that is only affected by the characteristic variation of PchTFT0 to PchTFT3 in the adjacent region can be supplied to the light emitting element P, so that highly accurate display is possible. In addition, the stored current value is sufficiently higher than the current value corresponding to the lowest gradation, and the time to charge the load such as wiring is shorter than the time to charge with the lowest gradation, and is always a constant value. As a result, the memory operation becomes faster and the current storage period in the first operation state can be shortened. Furthermore, since the current value to be stored is a single level and gradation control is performed by digital operation, the pixel portion can be controlled by a drive circuit (driver) with a simple configuration.
[0055]
In the present embodiment, since the latches L1 to L3 are used, the number of control lines can be reduced. Further, when displaying the same gradation, it is not necessary to rewrite digital data, and power consumption can be reduced.
[0056]
It is obvious that the embodiment shown in FIG. 14 can be similarly applied to the switch configuration using the TFTs shown in FIGS. 4 and 7 and the configuration shown in FIG. In that case, the number of control lines is smaller than in the above example, and the power consumption can be reduced.
[0057]
In each of the above embodiments, the current flowing through the signal line L may be a current other than the gradation level 0, and the operation can be performed with the maximum current or a current corresponding to another gradation. However, the current in this case is assumed to be a current corresponding to the current for storing the current supply capability of PchTFT0 in the first embodiment or the third embodiment. At this time, the time required to store the current becomes longer than in the case of the maximum current. However, since the current flowing through the signal line is reduced, power consumption can be reduced.
[0058]
【The invention's effect】
The first effect is that a light-emitting display device capable of highly accurate gradation display is possible as compared with the case where the luminance of a light-emitting element is controlled by applying a voltage. The reason is that by storing the current, only the characteristic variation of the polysilicon thin film transistor in the adjacent region is affected.
[0059]
The second effect is that the configuration of the entire light emitting display device can be simplified as compared with the conventional current driving method. This is because in the conventional current driving method, it is necessary to supply each pixel with a highly accurate current value corresponding to the number of gradations. In the present invention, only one arbitrary current value is sufficient, and gradation control can be performed with digital data, so that the configuration of the light-emitting display device, particularly the drive circuit (driver), is simplified.
[0060]
The third effect is that a light emitting display device capable of operating at a higher speed than the conventional current driving method is possible. The reason is that in the conventional current driving method, it is necessary to store currents corresponding to all the gradations, and at the lowest current value, it takes a long time to charge the wiring load or the like. In the present invention, since the current to be stored can be set to the middle level of the previous gradation, the charging time can be shortened and high speed operation is possible.
[0061]
A fourth effect is that a light-emitting display device that consumes less power than a conventional driving method is possible. The reason is that since gradation control is performed by digital control, it is not necessary to write digital data again when the same gradation is displayed by the same pixel by providing a latch in each pixel.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention.
FIG. 2 is an operation timing chart of FIG.
FIG. 3 is an example of digital gradation data of the circuit of FIG. 1;
FIG. 4 is a diagram illustrating a specific example of FIG. 1;
FIG. 5 is an operation timing chart of FIG. 4;
6 is an example of digital gradation data of the circuit of FIG.
FIG. 7 is a diagram showing another specific example of FIG. 1;
FIG. 8 is an operation timing chart of FIG.
FIG. 9 is a diagram showing another specific example of FIG. 1;
10 is an operation timing chart of FIG. 9;
FIG. 11 is a diagram showing a second embodiment of the present invention.
12 is an operation timing chart of FIG.
13 is an example of digital gradation data of the circuit of FIG.
FIG. 14 is a diagram showing a third embodiment of the present invention.
15 is a diagram illustrating an example of the latch in FIG. 14;
16 is an operation timing chart of FIG.
FIG. 17 is a diagram illustrating an example of a conventional light emitting display driving device.
FIG. 18 is a diagram showing another example of a conventional light emitting display driving device.
FIG. 19 is a schematic view of a display device.
[Explanation of symbols]
1 Control unit
L signal line
G Grounding wire
KA, KB, KC control lines
P light emitting device
V power line
D0 to D2 Digital gradation data
PchTFT0 to PchTFT3,
PchTFT1-2 to PchTFT3-2,
PchTFT1-3 to PchTFT3-3 P-type thin film transistor
NchTFT0 to NchTFT N-type thin film transistor
C capacity
SW0A, SW0B,
SW1A to SW3A,
SW1B to SW3B switch

Claims

A light-emitting element driving circuit for driving a light-emitting element that emits light at a luminance corresponding to a supply current,
A plurality of driving transistors having gates connected to each other and having a predetermined current supply capability ratio to supply current to the light emitting elements;
A saturation transistor in which a gate and a drain are short-circuited to perform a saturation operation and constitute a current mirror circuit together with the plurality of drive transistors;
A first switch group comprising a plurality of switches provided between each drain of the driving transistor and the light emitting element;
A plurality of digital data lines for performing on / off control of each switch of the first switch group to determine a luminance gradation of the light emitting element;
A second switch group comprising a plurality of switches for determining whether to enable on / off control of each switch element of the first switch group by the digital data line;
A third switch provided between the gate of the saturation transistor and the gate of the driving transistor;
A fourth switch provided between the drain of the saturation transistor and a signal line defining the current of the transistor;
A light emitting element driving circuit comprising: control means for performing on / off control of the first to fourth switches.

The control means controls each switch of the first switch group to a first operation state to turn off the third switch and the fourth switch,
In this first operating state, these drive transistor and saturation transistor are operated as the current mirror circuit that receives the current from the signal line, and a current corresponding to the current supply capability ratio is supplied to each of the drive transistors. 2. The light emitting element driving circuit according to claim 1, wherein a gate voltage that can flow is stored in a common gate of these transistors.

A light-emitting element driving circuit for driving a light-emitting element that emits light at a luminance corresponding to a supply current,
A plurality of driving transistors having gates connected to each other and having a predetermined current supply capability ratio to supply current to the light emitting elements;
A first switch group comprising a plurality of switches provided between each drain of the driving transistor and the light emitting element;
A plurality of digital data lines for performing on / off control of each switch of the first switch group to determine a luminance gradation of the light emitting element;
A second switch group comprising a plurality of switches for determining whether or not to enable on / off control of each switch of the first switch group by the digital data line;
A third switch provided between the gate and drain of one of the drive transistors;
A fourth switch provided between the drain of the one transistor and a signal line defining the current of the transistor;
A light emitting element driving circuit comprising: control means for performing on / off control of the first to fourth switches.

The control means controls each switch of the first switch group to a first operation state to turn off the third switch and the fourth switch,
In this first operating state, the driving transistor operates as a current mirror circuit that receives current from the signal line, and a gate voltage that allows a current corresponding to the current supply capability ratio to flow through each of the driving transistors. The light emitting element driving circuit according to claim 3, wherein the transistor is stored in a common gate of these transistors.

The control means turns off the third and fourth switches, turns on each switch of the second switch group, and enables on / off control of each switch of the first switch group by the digital data line. Control to the second operating state,
In this second operating state, digital data for determining the luminance gradation of the light emitting element is applied to the digital data line, whereby the current of the light emitting element corresponding to the target gradation is applied to the light emitting element. 5. The light emitting element driving circuit according to claim 2, wherein a current suitable for luminance characteristics can be supplied.

Each switch of the first switch group has a self-holding function,
The control means controls each switch of the second switch group, the third and fourth switches to be turned off, and controls to a third operation state,
In the third operation state, the supply of current corresponding to the target gradation determined in the second operation state can be maintained by the self-holding function of each switch of the first switch group. The light emitting element drive circuit according to claim 5, wherein

6. The control device according to claim 5, wherein the control unit turns off the third switch earlier than the fourth switch at the time of transition from the first operation state to the second operation state. 7. The light emitting element driving circuit according to 6.

A light-emitting element driving circuit for driving a light-emitting element that emits light at a luminance corresponding to a supply current,
A plurality of driving transistors having gates connected to each other and having a predetermined current supply capability ratio to supply current to the light emitting elements;
A saturation transistor in which a gate and a drain are short-circuited to perform a saturation operation and constitute a current mirror circuit together with the plurality of drive transistors;
A first switch group comprising a plurality of switches provided between each drain of the driving transistor and the light emitting element;
A plurality of digital data lines for performing on / off control of each switch of the first switch group to determine a luminance gradation of the light emitting element;
A latch group comprising a plurality of latches for latching each data of the digital data line and controlling on / off of each switch of the first switch group;
A second switch provided between the gate of the saturation transistor and the gate of the driving transistor;
A third switch provided between the drain of the saturation transistor and a signal line defining the current of the transistor;
A light emitting element driving circuit comprising: control means for performing on / off control of the first to third switches.

The control means controls each of the switches in the first switch group to a first operation state in which the switches are turned off and the second and third switches are turned on.
In this first operating state, these drive transistor and saturation transistor are operated as the current mirror circuit that receives the current from the signal line, and a current corresponding to the current supply capability ratio is supplied to each of the drive transistors. 9. The light emitting element driving circuit according to claim 8, wherein a gate voltage capable of flowing is stored in a common gate of these transistors.

A light-emitting element driving circuit for driving a light-emitting element that emits light at a luminance corresponding to a supply current,
A plurality of driving transistors having gates connected to each other and having a predetermined current supply capability ratio to supply current to the light emitting elements;
A first switch group comprising a plurality of switches provided between each drain of the driving transistor and the light emitting element;
A plurality of digital data lines for performing on / off control of each switch of the first switch group to determine a luminance gradation of the light emitting element;
A latch group comprising a plurality of latches for latching each data of the digital data line and controlling on / off of each switch of the first switch group;
A second switch provided between the gate and drain of one of the drive transistors;
A third switch provided between the drain of the one transistor and a signal line defining the current of the transistor;
A light emitting element driving circuit comprising: control means for performing on / off control of the first to third switches.

The control means controls each of the switches in the first switch group to a first operation state in which the switches are turned off and the second and third switches are turned on.
In this first operating state, the driving transistor operates as a current mirror circuit that receives current from the signal line, and a gate voltage that allows a current corresponding to the current supply capability ratio to flow through each of the driving transistors. 11. The light emitting device according to claim 10, wherein the data is stored in a common gate of each of these transistors, and data for determining a luminance gradation of the light emitting device is supplied to the digital data line. Driving circuit.

The control means turns off the second and third switches to control to a second operation state,
In the second operation state, each switch of the first switch group is controlled by digital data that determines the gradation supplied in the first operation state stored in the latch, The light emitting element driving circuit according to claim 9 or 11, wherein a current suitable for a current-luminance characteristic of the light emitting element corresponding to a target gradation can be supplied to the light emitting element.

When there is no change in the gradation displayed by the light emitting element, the digital data for determining the gradation is not supplied to the digital data line, and each of the first switch groups is determined by the digital data stored in the latch. 13. The light emitting element driving circuit according to claim 12, wherein a current that matches a current-luminance characteristic of the light emitting element corresponding to a target gradation can be supplied to the light emitting element by controlling the switch.

13. The control unit according to claim 12, wherein the second switch is turned off earlier than the third switch at the time of transition from the first operation state to the second operation state. 14. A light emitting element driving circuit according to item 13.

The light emitting element driving circuit according to claim 1, wherein a constant current other than a current corresponding to the minimum value of the gradation is constantly supplied to the signal line.

16. The light emitting element driving circuit according to claim 1, wherein the transistor and the switch are polysilicon TFTs (Thin Film Transistors).

7. The light emitting element driving circuit according to claim 1, wherein the third and fourth switches are polysilicon TFTs having the same polarity.

14. The light emitting element driving circuit according to claim 8, wherein the second and third switches are polysilicon TFTs having the same polarity.

The light emitting element drive circuit according to claim 1, wherein a plurality of light emitting elements that emit light at a luminance corresponding to a supply current are arranged in a matrix, and each of the light emitting elements is provided correspondingly. A light-emitting display device characterized by that.