JP3655222B2 - Receiver circuit - Google Patents

Description

この変調信号を受信し、周波数変換用局部周波数ωＣ で周波数変換すると、周波数変換出力ＳＲ は次のように表される。
【００２０】
【数２】

この周波数変換出力ＳＲ をローパスフィルタに通して高周波数成分２ωＣ を除去すると、その出力ＳＲＦは、次のようになり、２値ＰＳＫすなわちＢＰＳＫ信号が復調できる。
【００２１】
【数３】

しかし、受信の周波数変換において局部発振周波数を搬送周波数と同一のωＣで行なったため、受信機からはこの局部発振周波数信号が空中に放射され、近接の他の受信機に妨害を与える。
【００２２】
本発明は、このような問題を解決するめに局部発振周波数を次のように設定する。図２０は本発明の局部発振周波数の設定の方法を示すものである。図２０において、Ａは希望するチャネルの帯域を示し、搬送周波数はωＣ である。Ｂは上側の隣接チャネルの帯域を示し、搬送周波数はωＣＵである。Ｃは下側の隣接チャネルの帯域を示し、搬送周波数はωＣＬである。各チャネルの搬送波の間の間隔はＢＰＳＫの基底周波数ωｂ の約４倍である。
【００２３】
各チャネルの帯域は搬送周波数を中心に±２ωｂ となる。したがって、各搬送周波数から基底周波数２ωｂ の量を離れた位置はどのチャネルから見ても谷間になり、この位置に線スペクトルの妨害波が存在してもいずれのチャネルにとっても妨害は少ない。すなわち、本発明はこの点に注目し、受信機の局部発振周波数を隣接チャネル搬送周波数との中間に設定することを課題解決のための主たる方法とした。
【００２４】
次に、このように受信機の局部発振周波数を設定した場合に、復調が従来同様に得られるよう、以降の回路をどのように構築すべきかという、本発明のもう一つのポイントについて再び数式を用いて説明する。
【００２５】
変調信号を受信し、受信機の周波数変換を行なうための局部発振周波数を前述の通りωＣ ＋ωＯ に設定すると、周波数変換出力ＳＲ は次のようになる。
【００２６】
【数４】

この周波数変換出力ＳＲ をローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＲＦは、
【００２７】
【数５】

となり、周波数ωＯ だけオフセットの掛かった２値ＰＳＫすなわちＢＰＳＫ信号が発生する。
【００２８】
次に局部発振周波数を希望チャネルの発送周波数からωＯ だけ低いωＣ −ωＯ に設定する。この場合の周波数変換出力ＳＬ は次のようになる。
【００２９】
【数６】

この周波数変換出力ＳＬ をローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＬＦは、
【００３０】
【数７】

となり、ＳＲＦとは位相も等しいＢＰＳＫ信号が発生する。
【００３１】
ところで、受信の局部発振周波数が隣接チャネルからも等距離にあるため、復調される信号には隣接チャネルの成分も発生混入する。上側の隣接チャネルの信号は、搬送周波数をωＣｈで表すと、ωＣｈ＝ωＣ ＋２ωＯ であるから、前述の受信側の周波数変換は次のようになる。
【００３２】
まず、変調信号を受信し、受信機の周波数変換を行なうための局部発振周波数を前述のとうりωＣ ＋ωＯ に設定すると、周波数変換出力ＳＲｈは次のようになる。
【００３３】
【数８】

この周波数変換出力ＳＲｈをローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＲＦｈ は、
【００３４】
【数９】

となり、希望チャネルと同一の帯域に存在するＢＰＳＫ信号が発生する。
【００３５】
他方、下側の隣接チャネルの信号は、搬送周波数をωＣｌで表すと、ωＣｌ＝ωＣ −２ωＯ であるから、前述の受信側の周波数変換は次のようになる。
【００３６】
まず、受信機の局部発振周波数は、前述のとおりωＣ ＋ωＯ に設定すると、周波数変換出力ＳＲｌは次のようになる。
【００３７】
【数１０】

この周波数変換出力ＳＲｌをローパスフィルタに通して高周波数成分２ωＣ を除去すると、その出力ＳＲＦｌ は、
【００３８】
【数１１】

となり、希望チャネルよりも３ωＯ 離れた周波数にＢＰＳＫ信号が発生する。
【００３９】
次に、局部発振数がωＣ −ωＯ である場合の隣接チャネルの周波数変換される状態について検証する。上側の隣接チャネルの信号は、搬送周波数をωＣｈで表すと、ωＣｈ＝ωＣ ＋２ωＯ であるから、局部発振周波数がωＣ −ωＯ である場合の周波数変換は次のようになる。
【００４０】
まず、変調信号を受信し、受信機の周波数変換を行なうための局部発振周波数を前述のとおりωＣ −ωＯ に設定すると、周波数変換出力ＳＬｈは次のようになる。
【００４１】
【数１２】

この周波数変換出力ＳＬｈをローパスフィルタに通して高周波数成分２ωＣ を除去すると、その出力ＳＬＦｌ は、次のようになる。
【００４２】
【数１３】

【００４３】
他方、下側の隣接チャネルの信号は、搬送周波数をωＣｌで表すと、ωＣｌ＝ωＣ −２ωＯ であるから、前述の受信側の周波数変換は次のようになる。
【００４４】
まず、受信機の局部発振周波数は前述のとおりωＣ −ωＯ に設定すると、周波数変換出力ＳＬｌは次のようになる。
【００４５】
【数１４】

この周波数変換出力ＳＬｌをローパスフィルタに通して高周波数成分２ωＣ を除去すると、その出力ＳＬＦｌ は、
【００４６】
【数１５】

となり、希望チャネルと同一の周波数にＢＰＳＫ信号が発生する。
【００４７】
以上からまとめると、局部周波数を上側にωＯ だけシフトした場合の出力は以下の３種である。
【００４８】
【数１６】

局部周波数を下側にωＯ だけシフトした場合の出力は以下の３種である。
【００４９】
【数１７】

【００５０】
この両グループに共通な成分は希望チャネルだけである。したがって、双方を２入力として加算器に供給すれば、その出力には希望チャネルのみが取り出せることになる。また、その出力は、ωＯ だけ周波数オフセットが掛かっているが、これは簡単な周波数オフセット回路で除去することができる。
【００５１】
本発明は、このような原理を以下に示す実施の形態により実現したものである。
【００５２】
（実施の８態１）
図１は本発明の第１の実施の形態の構成を示すものである。図１において、１は受信信号を受ける空中線、２および３は受信信号を入力とする第１および第２の周波数変換回路、４は受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、上下の２波の周波数のうち上側周波数を第１の周波数変換回路２の変換用周波数入力として供給し、下側周波数を第２の周波数変換回路３の変換用周波数入力として供給する局部周波数信号発生回路、５は第１の周波数変換回路２の出力と第２の周波数変換回路３の出力の双方に共通に存在する成分を抽出する共通波抽出回路、６は共通波抽出回路５の出力に残存する周波数オフセット分を除去する周波数オフセット回路、７は微小な周波数変換を行なってオフセット量を周波数オフセット回路６に供給するオフセット周波数発生回路、８は周波数オフセット回路６の出力に残存する不要周波数成分を除去するフィルタである。
【００５３】
次に上記第１の実施の形態の動作について説明する。前記した数式に従えば、空中線１から得られる受信信号は、第１の周波数変換回路２および第２の周波数変換回路３に供給され、局部周波数信号発生回路４から２つの異なるすなわちチャネル間の中央値に匹敵する上下の周波数を第１の周波数変換回路２および第２の周波数変換回路３に別個に供給することにより、希望チャネルおよび上側チャネルと下側チャネルの３つの信号についてそれぞれ２つの出力信号が生み出される。数式展開に従えば、第１の周波数変換回路２および第２の周波数変換回路３に共通に存在する信号成分は、希望チャネルの信号だけであり、平衡成分を抽出する共通波抽出回路５に供給することにより、希望波を主とする平衡成分が得られる。共通波抽出回路５の出力には、ωＯ なる周波数オフセットが残留しているので、オフセット周波数発生回路７において微小な周波数変換を行ない、オフセット量を周波数オフセット回路６において除去する。さらにこの過程で発生した不要周波数成分をフィルタ８で除去した後、ベースバンド信号としてベースバンド信号処理部に供給する。
【００５４】
（実施の形態２）
図２は本発明の第２の実施の形態の構成を示すものである。図２において、１は受信信号を受ける空中線、２および３は受信信号を入力とする第１および第２の周波数変換回路、４は受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、上下の２波の周波数のうち上側周波数を第１の周波数変換回路２の変換用周波数入力として供給し、下側周波数を第２の周波数変換回路３の変換用周波数入力として供給する局部周波数信号発生回路、６Ａは第１の周波数変換回路２の出力に含まれている周波数オフセット分を除去する第１の周波数オフセット回路、６Ｂは第２の周波数変換回路３の出力に含まれている周波数オフセットを除去する第２の周波数オフセット回路、７Ａは微小な周波数変換を行なってオフセット量を各周波数オフセット回路６Ａ、６Ｂに供給するオフセット周波数発生回路、５Ａは第１の周波数オフセット回路６Ａと第２の周波数オフセット回路６Ｂの出力の双方に共通に存在する成分を抽出する共通波抽出回路、８Ａは共通波抽出回路５Ａの出力に残存する不要周波数成分を除去するフィルタである。
【００５５】
次に、上記第２の実施の形態の動作について説明する。本実施の形態は、上記第１の実施の形態における共通波抽出を行なう過程と周波数オフセットを行なう過程とを置換したものである。すなわち、周波数オフセットを行なう過程を先行することにより、希望チャネルの信号はそのままベースバンド信号となり、より安定な抽出作業が期待できる。
【００５６】
以下、周波数オフセットを先行した場合の妥当性について説明する。局部周波数を上側にωＯ だけシフトした信号群に対する周波数オフセットは、ωＯ だけ除去するシフトを行なうことになり、出力は以下の３種となる。
【００５７】
【数１８】

【００５８】
また、局部周波数を下側にωＯ だけシフトした信号群に対する周波数オフセットは、ωＯ だけ除去するシフトを行なうことになり、出力は以下の３種となる。
【００５９】
【数１９】

この両グループに共通な成分は、やはり希望チャネルだけである。したがって、双方を２入力として加算器に供給すれば、その出力には希望チャネルのみのＢＰＳＫ信号が取り出せる。
【００６０】
（実施の形態３）
図３は本発明の第３の実施の形態の構成を示すものである。図３において、１は受信信号を受ける空中線、２および３は受信信号を入力とする第１および第２の周波数変換回路、４は受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、上下の２波の周波数のうち上側周波数を第１の周波数変換回路２の変換用周波数入力として供給し、下側周波数を第２の周波数変換回路３の変換用周波数入力として供給する局部周波数信号発生回路、９Ａは第１の周波数変換回路２の出力を波形整形する第１のバンドパスフィルタ、１０Ａは第１のバンドパスフィルタ９Ａの出力をディジタル信号に変換する第１のＡ／Ｄ変換器、９Ｂは第２の周波数変換回路３の出力を波形整形する第２のバンドパスフィルタ、１０Ｂは第２のバンドパスフィルタ９Ｂの出力をディジタル信号に変換する第２のＡ／Ｄ変換器、５Ｂは第１のＡ／Ｄ変換器１０Ａおよび第２のＡ／Ｄ変換器１０Ｂの出力の双方に共通に存在する成分を抽出する共通波抽出回路、６Ｃは共通波抽出回路５Ｂの出力に残存する周波数オフセット分を除去する周波数オフセット回路、７Ｂは微小な周波数変換を行なってオフセット量を周波数オフセット回路６Ｃに供給するオフセット周波数発生回路、８Ｂは周波数オフセット回路６Ｃの出力に残存する不要周波数成分を除去するフィルタである。
【００６１】
次に上記第３の実施の形態の動作について説明する。本実施の形態は、上記第１の実施の形態における２つの周波数変換回路２、３の出力をそれぞれＡ／Ｄ変換器１０Ａ、１０Ｂにより量子化し、ディジタル演算を用いて第１の実施の形態と等価の作用、すなわち共通波抽出と周波数オフセットおよびフィルタリングを行なうものである。共通波抽出とフィルタリングは、ディジタルフィルタ技術を用い、周波数オフセットは、ディジタル直交変調を用いることで可能となる。
【００６２】
以下、本実施の形態の原理について、ディジタル変調方式の中で多用されている直交ＰＳＫすなわちＱＰＳＫあるいは４値ＱＡＭを対象に説明する。
【００６３】
基底周波数すなわちベースバンドにおけるＱＰＳＫ信号ＳＢ は次のように表現できる。
【００６４】
【数２０】

このベースバンド信号を搬送角周波数ωＣ で変調した変調出力ＳＣ は次のように表現できる。
【００６５】
【数２１】

ここで、一般に実軸成分をＩ軸信号、虚軸成分をＱ軸信号と呼ぶ。この変調信号を受信し、周波数変換用局部周波数ωＣ で直交復調をすると、直交復調Ｉ軸出力ＳＩＲは次のように表現される。
【００６６】
【数２２】

この直交復調Ｉ軸出力ＳＩＲをローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＩＲＦ は、
【００６７】
【数２３】

となり、直交ＰＳＫすなわちＱＰＳＫ信号のＩ軸信号が復調できる。
【００６８】
しかし、前記説明と同様に、この場合も直交復調における局部発振周波数が搬送周波数と同一のωＣ であるため、受信機からはこの局部発振周波数信号が空中に放射され、近接の他の受信機に妨害を与える。したがって、受信機の局部発振周波数を前記説明と同様にωＣ ＋ωＯ に設定すると、直交復調のＩ軸出力ＳＩＲは次のようになる。
【００６９】
【数２４】

この直交復調Ｉ軸出力ＳＩＲをローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＩＲＦ は、
【００７０】
【数２５】

となり、直交ＰＳＫすなわちＱＰＳＫ信号のＩ軸出力が得られる。
【００７１】
次に局部発振周波数を希望チャネルの搬送周波数からωＯ だけ低いωＣ −ωＯ に設定する。この場合の周波数変換出力ＳＩＬは次のようになる。
【００７２】
【数２６】

この直交復調Ｉ軸出力ＳＩＬをローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＩＬＦ は、
【００７３】
【数２７】

となる。この直交復調Ｉ軸出力ＳＩＲｈ をローパスフィルタに通して高周波成分２ωＣ を除去すると出力ＳＩＲＦｈを得る。
【００７４】
ところで、受信の局部発振周波数から等距離にある隣接チャネルの復調される信号は、次のようになる。上側隣接チャネルの信号は、搬送周波数をωＣｈで表すと、ωＣｈ＝ωＣ ＋２ωＯ であるから、局部発振周波数がωＣ ＋ωＯ の場合は、直交復調Ｉ軸出力ＳＩＲｈ は次のようになる。
【００７５】
【数２８】

この直交復調Ｉ軸出力ＳＩＲｈ をローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＩＲＦｈは、
【００７６】
【数２９】

となり、希望チャネルと同一の帯域に存在する直交ＰＳＫすなわちＱＰＳＫ信号が発生する。
【００７７】
他方、下側の隣接チャネルの信号は、搬送周波数をωＣｌで表すと、ωＣｌ＝ωＣ −２ωＯ であるから、局部発振周波数を前述のとおりωＣ ＋ωＯ に設定した場合、受信側直交復調Ｉ軸出力ＳＩＲｌ は次のようになる。
【００７８】
【数３０】

この直交復調Ｉ軸出力ＳＩＲｌ をローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＩＲＦｌは、
【００７９】
【数３１】

となり、希望チャネルと同じ周波数に直交ＰＳＫすなわちＱＰＳＫ信号が発生する。
【００８０】
次に受信機の局部発振周波数を前述のとおりωＣ ＋ωＯ とし、その位相をπ／２だけ遅らせると、直交復調Ｑ軸出力ＳＱＲは次のように得られる。
【００８１】
【数３２】

この直交復調Ｑ軸出力ＳＱＲをローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＱＲＦ は、
【００８２】
【数３３】

となり、直交ＰＳＫすなわちＱＰＳＫ信号のＱ軸出力が得られる。
【００８３】
次に局部発振周波数を希望チャネルの搬送周波数からωＯ だけ低いωＣ −ωＯ に設定した場合の位相をπ／２を遅らせた場合を考える。この場合の直交復調Ｑ軸出力ＳＱＬは次のようになる。
【００８４】
【数３４】

この直交復調Ｑ軸出力ＳＱＬをローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＱＬＦ は、
【００８５】
【数３５】

となり、ＳＱＲＦ とは極性の異なる直交ＰＳＫ信号Ｑ軸出力が得られる。
【００８６】
次に直交復調Ｑ軸出力について隣接チャネルに対して解析する。上側の隣接チャネルの信号は、搬送周波数をωＣｈで表すと、ωＣｈ＝ωＣ ＋２ωＯ であるから、局部発振周波数をωＣ ＋ωＯ に設定した場合には、上側チャネルの直交復調Ｑ軸出力ＳＱＲｈ は次のようになる。
【００８７】
【数３６】

この周波数変換出力ＳＱＲｈ をローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＱＬＦｈは、
【００８８】
【数３７】

となり、希望チャネルと同一の帯域に存在する直交ＰＳＫすなわちＱＰＳＫ信号Ｑ軸出力が発生する。
【００８９】
同様に、下側の隣接チャネルの信号について行なう。搬送周波数ωＣｌは、ωＣｌ＝ωＣ −２ωＯ であるから、極部発振周波数ωＣ ＋ωＯ における直交復調Ｑ軸出力ＳＱＲｌ は次のようになる。
【００９０】
【数３８】

この直交復調Ｑ軸出力ＳＱＲｌ をローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＱＲＦｌは、
【００９１】
【数３９】

となり、希望チャネルよりも３ωＯ 離れた周波数に直交ＰＳＫすなわちＱＰＳＫ信号Ｑ軸出力が発生する。
【００９２】
次に局部発振周波数をωＣ −ωＯ とした場合の隣接チャネルの直交復調Ｑ軸出力ＳＱＲは次のようになる。上側の隣接チャネルの信号の搬送周波数ωＣｈは、ωＣｈ＝ωＣ ＋２ωＯ であるから、局部発振周波数をωＣ −ωＯ における直交復調Ｑ軸出力ＳＱＲｈ は次のようになる。
【００９３】
【数４０】

この直交復調Ｑ軸出力ＳＱＲｈ をローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＱＲＦｈは、
【００９４】
【数４１】

となり、希望チャネルよりも３ωＯ 離れた帯域に存在する直交ＰＳＫすなわちＱＰＳＫ信号Ｑ軸出力が発生する。
【００９５】
同様に、下側の隣接チャネルの信号について行なう。搬送周波数ωＣｌは、ωＣｌ＝ωＣ −２ωＯ である。受信機の局部発振周波数はωＣ −ωＯ であり、直交復調Ｑ軸出力ＳＱＲｌ は次のようになる。
【００９６】
【数４２】

この直交復調Ｑ軸出力ＳＱＲｌ をローパスフィルタに通して高周波成分２ωＣ を除去すると、その出力ＳＱＲＦｌは、
【００９７】
【数４３】

となり、希望チャネルと同一の周波数に直交ＰＳＫすなわちＱＰＳＫ信号Ｑ軸出力が発生する。
【００９８】
以上をまとめると、以下のようになる。
【数４４】

【００９９】
【数４５】

【０１００】
上記式からは、前述したように、Ｉ軸側は２つの直交復調回路出力に希望チャネルが共通に含まれていることが分かる。また、Ｑ軸側は２つの直交復調回路出力に逆位相で希望チャネルが共通に含まれていることが分かる。本発明の第３の実施の形態は、この原理に基づいて実現されている。
【０１０１】
（実施の形態４）
図４は本発明の第４の実施の形態の構成を示すものである。図４において、１は受信信号を受ける空中線、２および３は受信信号を入力とする第１および第２の周波数変換回路、４は受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、上下の２波の周波数のうち上側周波数を第１の周波数変換回路２の変換用周波数入力として供給し、下側周波数を第２の周波数変換回路３の変換用周波数入力として供給する局部周波数信号発生回路、９Ａは第１の周波数変換回路２の出力を波形整形する第１のバンドパスフィルタ、１０Ａは第１のバンドパスフィルタ９Ａの出力をディジタル信号に変換する第１のＡ／Ｄ変換器、９Ｂは第２の周波数変換回路３の出力を波形整形する第２のバンドパスフィルタ、１０Ｂは第２のバンドパスフィルタ９Ｂの出力をディジタル信号に変換する第２のＡ／Ｄ変換器、６Ｄは第１のＡ／Ｄ変換器１０Ａの出力に含まれている周波数オフセット分を除去する第１の周波数オフセット回路、６Ｅは第２のＡ／Ｄ変換器１０Ｂの出力に含まれている周波数オフセットを除去する第２の周波数オフセット回路、７Ｃは微小な周波数変換を行なってオフセット量を各周波数オフセット回路６Ｄ、６Ｅに供給するオフセット周波数発生回路、５Ｃは第１の周波数オフセット回路６Ｄと第２の周波数オフセット回路６Ｅの出力の双方に共通に存在する成分を抽出する共通波抽出回路、８Ｃは共通波抽出回路５Ｃの出力に残存する不要周波数成分を除去するフィルタである。
【０１０２】
次に上記第４の実施の形態の動作について説明する。本実施の形態は、上記第３の実施の形態における共通波抽出を行なう過程と周波数オフセットを行なう過程とを置換したものである。すなわち、周波数オフセットを行なう過程を先行することにより、希望チャネルの信号はそのままベース信号となり、より安定な抽出作業が期待できる。また、ディジタル化することにより、直交復調機能は高精度になり、集積化に適し、消費電力の低減につながる。
【０１０３】
（実施の形態５）
図５は本発明の第５の実施の形態の構成を示すものである。図５において、１は受信信号を受ける空中線、１１および１２は受信信号を入力とする第１および第２の直交復調回路、４Ａは受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、上下の２波の周波数のうち上側周波数を第１の直交復調回路２の変換用周波数入力として供給し、下側周波数を第２の直交復調回路３の変換用周波数入力として供給する局部周波数信号発生回路、５Ｄは第１の直交復調回路１１のＩ出力と第２の直交復調回路１２のＩ出力の双方に共通に存在する成分を抽出する第１の共通波抽出回路、５Ｅは第１の直交復調回路１１のＱ出力と第２の直交復調回路１２のＱ出力の極性反転出力の双方に共通に存在する成分を抽出する第２の共通波抽出回路、６Ｆは第１の共通波抽出回路５Ｄで抽出したＩ側出力に残存する周波数オフセット分を除去する第１の周波数オフセット回路、６Ｇは第２の共通波抽出回路５Ｅで抽出したＱ側出力に残存する周波数オフセット分を除去する第２の周波数オフセット回路、７Ｄは微小な周波数変換を行なってオフセット量を各周波数オフセット回路６Ｆ、６Ｇに供給するオフセット周波数発生回路、８Ｄは第１の周波数オフセット回路６Ｆの出力に残存する不要周波数成分を除去する第１のフィルタ、８Ｅは第２の周波数オフセット回路６Ｇの出力に残存する不要周波数成分を除去する第２のフィルタである。
【０１０４】
次に上記第５の実施の形態の動作について説明する。本実施の形態は、ディジタル変調の中の４値ＰＳＫすなわちＱＰＳＫに対して本発明を具現化したものである。前述した数式による説明に従えば、空中線１から得られる受信信号は、第１の直交復調回路１１および第２の直交復調回路１２に供給され、局部周波数信号発生回路４Ａから２つの異なる、すなわちチャネル間の中央値に匹敵する上下の周波数を第１の直交復調回路１１および第２の直交復調回路１２に別個に供給することにより、希望チャネルおよび上側チャネルと下側チャネルの３つの信号についてそれぞれ４つの出力信号が生み出される。数式展開に従えば、第１の直交復調回路１１および第２の直交復調回路１２に共通に存在する信号成分は、希望チャネルの信号だけであり、Ｉ軸側は平衡成分として、Ｑ軸側は差動成分として抽出することが可能である。したがって、Ｉ軸側の平衡成分を共通波抽出回路５Ｄに、またＱ軸側の差動成分を共通波抽出回路５Ｅに供給することにより、希望チャネルのＩ軸、Ｑ軸信号が得られる。共通波抽出回路５Ｄ、５Ｅに出力には、ωＯ なる周波数オフセットが残留しているの、オフセット周波数発生回路７Ｄにおいて微小な周波数変換を行ない、オフセット量を周波数オフセット回路６Ｆ、６Ｇにおいて除去する。さらにこの過程で発生した不要周波数成分をフィルタ８Ｄ、８Ｅで除去した後、ベースバンド信号としてベースバンド信号処理部に供給する。
【０１０５】
（実施の形態６）
図６は本発明の第６の実施の形態の構成を示すものである。図６において、１は受信信号を受ける空中線、１１および１２は受信信号を入力とする第１および第２の直交復調回路、４Ａは受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、上下の２波の周波数のうち上側周波数を第１の直交復調回路１１の変換用周波数入力として供給し、下側周波数を第２の直交復調回路１２の変換用周波数入力として供給する局部周波数信号発生回路、６Ｈおよび６Ｉは各直交復調回路１１および１２のＩ出力とＱ出力に共通に含まれている周波数オフセット分を除去する第１および第２の周波数オフセット回路、７Ｅは微小な周波数変換を行なってオフセット量を各周波数オフセット回路６Ｈ、６Ｉに供給するオフセット周波数発生回路、５Ｆは第１の周波数オフセット回路６ＨのＩ出力と第２の周波数オフセット回路６ＩのＩ出力の双方に共通に存在する成分を抽出する第１の共通波抽出回路、５Ｇは第１の周波数オフセット回路６ＨのＱ出力と第２の周波数オフセット回路６ＩのＱ出力の極性反転出力の双方に共通に存在する成分を抽出する第２の共通波抽出回路、８Ｆおよび８Ｇは各共通波抽出回路５Ｆおよび５Ｇの出力に残存する不要周波数成分を除去する第１および第２のフィルタである。
【０１０６】
次に上記第６の実施の形態の動作について説明する。本実施の形態は、上記第５の実施の形態における共通波抽出を行なう過程と周波数オフセットを行なう過程とを置換したものである。すなわち、周波数オフセットを行なう過程を先行することにより、希望チャネルの信号はそのままベース信号となり、より安定な抽出作業が期待できる。
【０１０７】
（実施の形態７）
図７は本発明の第７の実施の形態の構成を示すものである。図７において、１は受信信号を受ける空中線、１１および１２は受信信号を入力とする第１および第２の直交復調回路、４Ａは受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、上下の２波の周波数のうち上側周波数を第１の直交復調回路１１の変換用周波数入力として供給し、下側周波数を第２の直交復調回路１２の変換用周波数入力として供給する局部周波数信号発生回路、９Ｃおよび９Ｄは第１の直交復調回路１１のＩ出力とＱ出力をそれぞれ波形整形する第１および第２のバンドパスフィルタ、１０Ｃおよび１０Ｄは第１および第２のバンドパスフィルタ９Ｃ、９Ｄの出力をディジタル信号に変換する第１および第２のＡ／Ｄ変換器、９Ｅおよび９Ｆは第２の直交復調回路１２のＩ出力とＱ出力をそれぞれ波形整形する第３および第４のバンドパスフィルタ、１０Ｅおよび１０Ｆは第３および第４のバンドパスフィルタ９Ｅ、９Ｆの出力をディジタル信号に変換する第３および第４のＡ／Ｄ変換器、５Ｈは第１および第３のＡ／Ｄ変換器１０Ｃおよび１０ＥのＩ出力に共通に存在する成分を抽出する第１の共通波抽出回路、５Ｉは第２のＡ／Ｄ変換器１０ＤのＱ出力と第４のＡ／Ｄ変換器１０ＥのＱ出力の極性反転出力の双方に共通に存在する成分を抽出する第２の共通波抽出回路、６Ｊは第１の共通波抽出回路５Ｈで抽出したＩ側出力に残存する周波数オフセット分を除去する第１の周波数オフセット回路、６Ｋは第２の共通波抽出回路５Ｉで抽出したＱ側出力に残存する周波数オフセット分を除去する第２の周波数オフセット回路、７Ｆは微小な周波数変換を行なってオフセット量を各周波数オフセット回路６Ｊ、６Ｋに供給するオフセット周波数発生回路、８Ｈは第１の周波数オフセット回路６Ｊの出力に残存する不要周波数成分を除去する第１のフィルタ、８Ｉは第２の周波数オフセット回路６Ｋの出力に残存する不要周波数成分を除去する第２のフィルタである。
【０１０８】
次に上記第７の実施の形態の動作について説明する。本実施の形態は、上記第５の実施の形態における２つの直交復調回路１１、１２の出力をＡ／Ｄ変換器１０Ｃ〜１０Ｆにより量子化し、ディジタル演算を用いて第５の実施の形態と等価の作用、すなわち共通波抽出と周波数オフセットおよびフィルタリングを行なうものである。共通波抽出とフィルタリングは、ディジタルフィルタ技術を用い、周波数オフセットはディジタル直交変調を用いることで可能となる。
【０１０９】
（実施の形態８）
図８は本発明の第８の実施の形態の構成を示すものである。図８において、１は受信信号を受ける空中線、１１および１２は受信信号を入力とする第１および第２の直交復調回路、４Ａは受信信号が有する無線搬送波周波数と隣接する上下のチャネルの持つ無線搬送波周波数との中間の周波数を発生するとともに、上下の２波の周波数のうち上側周波数を第１の直交復調回路１１の変換用周波数入力として供給し、下側周波数を第２の直交復調回路１２の変換用周波数入力として供給する局部周波数信号発生回路、９Ｃおよび９Ｄは第１の直交復調回路１１のＩ出力とＱ出力をそれぞれ波形整形する第１および第２のバンドパスフィルタ、１０Ｃおよび１０Ｄは第１および第２のバンドパスフィルタ９Ｃ、９Ｄの出力をディジタル信号に変換する第１および第２のＡ／Ｄ変換器、９Ｅおよび９Ｆは第２の直交復調回路１２のＩ出力とＱ出力をそれぞれ波形整形する第３および第４のバンドパスフィルタ、１０Ｅおよび１０Ｆは第３および第４のバンドパスフィルタ９Ｅ、９Ｆの出力をディジタル信号に変換する第３および第４のＡ／Ｄ変換器、６Ｌは各Ａ／Ｄ変換器１０Ｃ〜１０ＦのＩ出力とＱ出力に残存する周波数オフセット分をそれぞれ除去する周波数オフセット回路、７Ｇは微小な周波数変換を行なってオフセット量を各周波数オフセット回路６Ｌに供給するオフセット周波数発生回路、５Ｊは周波数オフセット回路６ＬのＩ出力に共通に存在する成分を抽出する第１の共通波抽出回路、５Ｋは周波数オフセット回路６ＬのＱ出力とＱ出力の極性反転出力との双方に共通に存在する成分を抽出する第２の共通波抽出回路、８Ｊは第１の共通波抽出回路５Ｊで抽出したＩ出力に残存する不要周波数成分を除去する第１のフィルタ、８Ｋは第２の共通波抽出回路５ＫのＱ出力に残存する不要周波数成分を除去する第２のフィルタである。
【０１１０】
次に上記第８の実施の形態の動作について説明する。本実施の形態は、上記第７の実施の形態における共通波抽出を行なう過程と周波数オフセットを行なう過程とを置換したものである。すなわち、周波数オフセットを行なう過程を先行することにより、希望チャネルの信号はそのままベース信号となり、より安定な抽出作業が期待できる。また、ディジタル化することにより、直交復調機能は高精度になり、集積化に適し、消費電力の低減につながる。
【０１１１】
（実施の形態９）
図９は本発明の第９の実施の形態の構成を示すものである。本実施の形態は、図３に示した第３の実施の形態における共通波抽出回路５Ｂの代わりに、相互相関を演算する相関器１３を用いたものである。
【０１１２】
したがって本実施の形態によれば、共通波抽出をディジタルフィルタ技術で行なうことから相関器１３を用いることにより、共通に含まれる成分の極性が異なっていても、相関係数の極性が反転するだけで振幅は確保される利点を有する。
【０１１３】
なお本実施の形態は、第４、第７および第８の実施の形態にも同様に適用することができる。
【０１１４】
（実施の形態１０）
図１０は本発明の第１０の実施の形態の構成を示すものである。本実施の形態は、図１に示した第１の実施の形態における受信信号を入力する周波数変換回路を第１の周波数変換回路２のみとし、この第１の周波数変換回路２による周波数変換後に、局部周波数信号発生回路４Ｂからチャネル間周波数２ωＯ に相当する周波数を供給された第２の周波数変換回路１５により、第１の周波数変換回路２により周波数変換を行なわなかった側の周波数変換出力を得て、共通波抽出回路５Ｌによる希望チャネル抽出に必要な２つの周波数変換出力を確保するようにしたものである。
【０１１５】
しがって本実施の形態によれば、第１の周波数変換回路２と第２の周波数変換回路１５の出力を共に用いることにより、第１の実施の形態における第１および第２の周波数変換回路２および３を用いた場合の２つの出力と一致するため、搬送周波数を対象とする高周波回路を一組だけで済ますことができ、回路に必要な空間だけでなく電力消費をも低減することができる。
【０１１６】
なお本実施の形態は、第２の実施の形態にも同様に適用することができる。
【０１１７】
（実施の形態１１）
図１１は本発明の第１１の実施の形態の構成を示すものである。本実施の形態は、図３に示した第３の実施の形態における受信信号を入力する周波数変換回路を第１の周波数変換回路２のみとするとともに量子化手段も第１の周波数変換回路２の出力を受けるバンドパスフィルタ９ＣおよびＡ／Ｄ変換器１０Ｃのみとし、Ａ／Ｄ変換器１０ＣによるＡ／Ｄ変換後に、ディジタル周波数発生回路１７からチャネル間周波数２ωＯ に相当する周波数を供給されたディジタル周波数変換回路１６によりディジタル周波数変換を行なうことにより、第１の周波数変換回路２により周波数変換を行なわなかった側の周波数変換出力を得て、共通波抽出回路５Ｍによる希望チャネル抽出に必要な２つの周波数変換ディジタル出力を確保するようにしたものである。
【０１１８】
したがって本実施の形態によれば、第１の周波数変換回路２をＡ／Ｄ変換器１０ＣによりＡ／Ｄ変換した出力とディジタル周波数変換回路１６の出力を共に用いることにより、第３の実施の形態における第１および第２の周波数変換回路２および３を用いた場合の２つの出力と一致するため、搬送周波数を対象とする高周波回路を一組だけで済ますことができ、回路に必要な空間だけでなく電力消費をも低減することができる。
【０１１９】
なお本実施の形態は、第４の実施の形態にも同様に適用することができる。
【０１２０】
（実施の形態１２）
図１２は本発明の第１２の実施の形態の構成を示すものである。本実施の形態は、図５に示した第５の実施の形態における受信信号を入力する直交復調回路を一方の直交復調回路１１のみとし、この直交復調回路１１の２つの出力を、局部周波数信号発生回路４Ｂからチャネル間周波数２ωＯ に相当する周波数を供給された周波数変換回路１５Ａにより周波数変換を施すことにより、直交復調を行なわなかった側の周波数変換出力を得て、各共通波抽出回路５Ｎおよび５Ｐによる希望チャネル抽出に必要な２つの直交復調出力を確保するようにしたものである。
【０１２１】
しがって本実施の形態によれば、直交復調回路１１と周波数変換回路１５Ａの出力を共に用いることにより、第５の実施の形態における第１および第２の直交復調回路１１および１２を用いた場合の２つの直交復調出力と一致するため、搬送周波数を対象とする高周波回路を一組だけで済ますことができ、回路に必要な空間だけでなく電力消費をも低減することができる。
【０１２２】
なお本実施の形態は、第６の実施の形態にも同様に適用することができる。
【０１２３】
（実施の形態１３）
図１３は本発明の第１３の実施の形態の構成を示すものである。本実施の形態は、図７に示した第７の実施の形態における受信信号を入力する直交復調回路を一方の直交復調回路１１のみとするとともに量子化手段も一方のバンドパスフィルタ９Ｄ、９ＥおよびＡ／Ｄ変換器１０Ｄ、１０Ｅのみとし、Ａ／Ｄ変換器１０Ｄ、１０ＥによるＡ／Ｄ変換後に、ディジタル周波数発生回路１７Ａからチャネル間周波数２ωＯ に相当する周波数を供給されたディジタル周波数変換回路１６Ａによりディジタル周波数変換を行なうことにより、直交復調回路１１により直交復調を行なわなかった側の周波数変換出力を得て、各共通波抽出回路５Ｑ、５Ｒによる希望チャネル抽出に必要な２つの直交復調出力を確保するようにしたものである。
【０１２４】
したがって本実施の形態によれば、直交復調回路１１の出力をＡ／Ｄ変換器１０Ｄ、１０ＥによりＡ／Ｄ変換した出力とディジタル周波数変換回路１６Ａの出力を共に用いることにより、第７の実施の形態における第１および第２の直交復調回路１１および１２を用いた場合の２つの出力と一致するため、搬送周波数を対象とする高周波回路を一組だけで済ますことができ、回路に必要な空間だけでなく電力消費をも低減することができる。
【０１２５】
なお本実施の形態は、第８の実施の形態にも同様に適用することができる。
【０１２６】
（実施の形態１４）
図１４は、本発明の第１４の実施の形態の構成を示すものである。本実施の形態は、図１に示した第１の実施の形態における共通波抽出回路の改良に関するものである。図１４において、１は空中線、２は第１の周波数変換回路、３は第２の周波数変換回路、４は局部周波数信号発生回路、５は共通波抽出回路、８はフィルタであり、第１の実施の形態と同様な構成である。
【０１２７】
２０は受信入力部の具体的な構成を示し、２１は第１の周波数変換回路２の出力を受ける入力線路であり、２２は第２の周波数変換回路３の出力を受ける入力線路であり、２３および２４はそれぞれ入力線路２１、２２を通して第１および第２の周波数変換回路３、４の出力を受けるローパス・フィルタを兼ねた積分回路である。２５および２６はそれぞれ積分回路２３および積分回路２４の出力を受ける第１および第２の緩衝増幅器である。２７および２８は第１および第２の緩衝増幅器２５および２６のそれぞれの出力を一次コイルの一端に受ける第１および第２のトランスである。第１および第２のトランス２７、２８の一次コイルの他端は双方ともに交流的に接地され、二次コイルは、同一の極性同士を並列に接続するとともに、一次コイルと極性の等しい一端同士の接続点２９を出力とし、他端は接地されている。３０は接続点２９を入力に接続された第３の緩衝増幅器であり、その出力３１は、共通波抽出回路５の出力として次段の周波数オフセット回路６へ供給される。
【０１２８】
次に、上記第１４の実施の形態における共通波抽出回路５の動作について説明する。第１の周波数変換回路２および第２の周波数変換回路３からは、希望波信号成分の共通波ｅＤ と隣接チャネル波信号成分ｅＵ とが得られる。隣接チャネル波信号成分に関しては、第１の周波数変換回路２から得られる成分と第２の周波数変換回路３から得られる成分は、中心周波数が異なるので、第１の周波数変換回路２から得られる成分をｅＵ１とし、第２の周波数変換回路３から得られる成分をｅＵ２と表現する。すなわち、第１の周波数変換回路２から得られる信号はｅＤ ＋ｅＵ１であり、第２の周波数変換回路３から得られる信号はｅＤ ＋ｅＵ２である。第1 の周波数変換回路２および第２の周波数変換回路３からは、これらの信号以外にも周波数の高い不要な成分が含まれる可能性があり、これら高域周波数成分はローパス・フィルタを兼ねた積分回路２３および積分回路２４により低減される。
【０１２９】
このローパス・フィルタを兼ねた積分回路２３および積分回路２４を通過した第１の周波数変換回路２から得られた信号ｅＤ ＋ｅＵ１と、第２の周波数変換回路３から得られた信号ｅＤ ＋ｅＵ２は、それぞれ緩衝増幅器２５および２６に対応して供給される。緩衝増幅器２５および２６は、出力インピーダンスを低くしてある。緩衝増幅器２５および２６を経た第１の周波数変換回路２から得られた信号ｅＤ ＋ｅＵ１と、第２の周波数変換回路３から得られた信号ｅＤ ＋ｅＵ２は、それぞれトランス２７および２８の一次コイルに供給される。トランス２７および２８の一次コイルに対する二次コイルの捲線比は１とする。これにより、トランス２７および２８の二次コイルには、それぞれ第１の周波数変換回路２から得られた信号ｅＤ ＋ｅＵ１と、第２の周波数変換回路３から得られた信号ｅＤ ＋ｅＵ２が対応して発生する。
【０１３０】
ここで、トランス２７および２８の二次コイルは、端子を一次コイルと極性を合わせて並列に接続してあるので、二次コイルに発生した第１の周波数変換回路２から得られた信号ｅＤ ＋ｅＵ１と、第２の周波数変換回路３から得られた信号ｅＤ ＋ｅＵ２の各成分のうちの共通成分すなわち希望波信号成分ｅＤ に関しては、二次コイル同士の出力が衝突するなどの問題がなく、端子にその信号が得られる。他方、トランス２７の二次コイルに発生する第１の周波数変換回路２から得られた成分ｅＵ１と、トランス２８の二次コイルに発生する第2 の周波数変換回路３から得られた成分ｅＵ２とは周波数的に成分が異なるので、相互に相手側の二次コイルに流入する。このとき、二次コイルから見るトランスの入力インピーダンスは、それぞれ一次コイルに接続した信号源の出力インピーダンスに等しいものとなるが、前述のように各信号源である緩衝増幅器２５、２６は、出力インピーダンスを非常に低く設定してあるので、共通波成分以外の成分すなわちトランス２７の二次コイルに発生する第１の周波数変換回路２から得られた成分ｅＵ１と、トランス２８の二次コイルに発生する第２の周波数変換回路３から得られた成分ｅＵ２とは、この低インピーダンスにより低減される。
【０１３１】
一般に、緩衝増幅器はトランジスタによるエミッタ・フォロワを用いて実現でき、これを用いた場合、図１４に示す結線による緩衝増幅器の出力インピーダンスは数オーム以下である。この原理を図１５を用いて説明する。図１５において、トランスは２捲線Ｌ１、 Ｌ２から構成してあり、コイルＬ１ を一次コイルとしコイルＬ２ を二次コイルとする。
【０１３２】
それぞれのコイル端子における電圧と電流は次のように設定する。すなわち、一次電流をＩ１ 、二次電流をＩ２ 、一次コイルＬ１ の端子間に発生する電圧をＶ１ 、二次コイルＬ２ の端子間に発生する電圧をＶ２ とする。また、一次コイルＬ１ と二次コイルＬ２ との間の相互インダクタンスをＭとする。このとき二次コイルＬ２ に負荷Ｚを接続すると、一次コイルＬ１ の端子から見た入力インピーダンスＺinは次式（１）で表される。ωは角周波数であり、Ｌ１ Ｌ２ ・Ｍ² が成り立つものとする。
【０１３３】
【数４６】

ここで、負荷Ｚを短絡状態にした場合、すなわちＺ＝０における入力インピーダンスＺinは、以下のようにゼロとなる。
【０１３４】
【数４７】

【０１３５】
次に負荷Ｚを開放状態にした場合、すなわちＺ＝∞における入力インピーダンスＺinは、
【０１３６】
【数４８】

となり、単に一次コイルのみのインダクタンスによるインピーダンスとなる。
【０１３７】
このように、トランス２７、２８の一次側コイルの入力インピーダンスは、二次側コイルの負荷により支配される。
【０１３８】
図１４に戻り、図１５による原理を当てはめると、トランス２７、２８の各一次コイルは緩衝増幅器２５、２６負荷が短絡しており、トランス２７、２８の二次コイルの各入力インピーダンスはゼロ( 短絡状態) として作用することになる。したがって図１４における信号電流ｉＵ１とｉＵ２は、各二次コイルの端子間に電圧を誘起することはない。
【０１３９】
なお、通常、トランスを駆動する場合は、トランスに対する信号は電流で扱うものであり、その電流と一次コイルのインダクタンスの積に比例した磁束がトランスの磁心内に発生し、この磁束の時間変化率( 微分係数）に応じ、二次コイルに電圧が誘起するものである。いま、二次コイルＬ２ の端子に誘起する電位をｅ２ と置くと、次のように定義できる。
【０１４０】
【数４９】

【０１４１】
すなわち、この場合においては、トランスを駆動する信号源は電流源であるので、その出力インピーダンスは∞であり、二次コイル側から見た場合には前述のように、二次コイルのみのインダクタンスによるインピーダンスで定まるものである。本実施の形態の特徴の一つは、この通常の方法とは異なり、トランスを電圧源で駆動し合うことにある。
【０１４２】
次に、図１４におけるローパス・フィルタを兼ねた積分器２３、２４について簡単に説明する。積分器２３、２４は、積分容量をＣとした場合に1 ／Ｃが積分比例係数となる。ただし入力信号が正弦波で表現できる場合は、その角周波数をωとすると積分比例係数は1 ／ωＣとなり周波数特性を呈する。この周波数特性は、トランス２７、２８の持つ微分作用すなわちインダクタンスをＬとした場合に微分比例係数ωＬが微分出力に現れ、周波数特性を持つことを相殺する目的を併せ持たせたものである。すなわち、第１の周波数変換回路２および第２の周波数変換回路３から共通波抽出出力までの総合の周波数特性を平坦にする。他の回路要素に対象とする信号の周波数範囲で周波数特性が平坦であるとすると、第１の周波数変換回路２および第２の周波数変換回路３から共通波抽出出力までの総合周波数特性Ｈは次式で表現され、周波数変数ωはなくなり、平坦となる。
【０１４３】
【数５０】

【０１４４】
以上のように、本実施の形態によれば、受信回路の構成要素のひとつである共通波抽出回路において、従来はトランスを駆動する信号源を電流源としていたところを電圧源とし、さらにトランスの二次コイル同士を並列接続にすることにより、トランスの二次コイルの接続の極性により、共通波である同相信号に対して、または逆相の信号に対してのみトランスのインピーダンスを高くでき、非共通波に対しては、ゼロに近いインピーダンスの負荷効果となって、従来では高々２：１にしかできなかった共通波と非共通波との回路内の格差を、少なくとも従来の倍以上とすることができ、従来にない除去作用を得ることができる。
【０１４５】
（実施の形態１５）
図１６は本発明の第１５の実施の形態の構成を示すものである。本実施の形態は図１４に示した第１４の実施の形態を変形したものであり、共通の要素には同様な符号を付してある。第１４の実施の形態と異なるのは、第１の周波数変換回路２の出力を受ける入力線路２１と第２の周波数変換回路３の出力を受ける入力線路２２は、それぞれを第１の入力とする第１および第２の非共通波信号除去回路４６、４７に接続され、第１および第２の非共通波信号除去回路４６、４７は、その出力を共通波抽出回路５ｎに供給する。第１の周波数変換回路２の出力を受ける入力線路２１と第２の周波数変換回路３の出力を受ける入力線路２２はまた、それぞれの入力を比較信号入力とする平衡性監視回路４３に接続される。共通波信号抽出回路５ｎの出力３１ａは、周波数オフセット回路６に接続されるとともに平衡性監視回路４３の第３の入力として供給される。共通波信号抽出回路５ｎの他の出力は、それぞれ第１および第２の非共通波信号検出回路４１、４２に供給される。第１および第２の非共通波信号検出回路４１、４２は、第１の周波数変換回路２の出力を受ける入力線路２１と、第２の周波数変換回路３の出力を受ける入力線路２２とを第２の入力として受け、その出力を平衡性監視回路４３の出力とともにそれぞれ第１および第２の合成回路４４、４５へ供給する。第１および第２の合成回路４４、４５の出力のそれぞれは、第１および第２の非共通波信号除去回路４６、４７の第２の入力として供給される。その他の構成は、共通波抽出回路を図１４で５としているところを５ｎとして一般化している以外、図１４と同じであるので説明を省略する。
【０１４６】
次に、本実施の形態の動作について説明する。図１４と同様に、第１の周波数変換回路２からは信号ｅＤ ＋ｅＵ１が供給され、第２の周波数変換回路３からは信号ｅＤ ＋ｅＵ２が得られる。第１の周波数変換回路２および第２の周波数変換回路３の各出力は、それぞれ第１および第２の非共通波信号除去回路４６、４７に対応して供給される。ここでは後述する第２の入力で減算し、その出力を共通波信号抽出回路５ｎへ供給する。共通波信号抽出回路５ｎへのこれらの入力は、基本的には第１の周波数変換回路２側の信号ｅＤ ＋ｅＵ１と、第２の周波数変換回路３側の信号ｅＤ ＋ｅＵ２に他ならない。したがって共通波抽出回路５ｎでは、図１４に示した第１４の実施の形態で共通波信号抽出回路５として具体的に説明した通り、共通波信号ｅＤ を抽出する。しかし、共通波抽出回路５ｎにおいては、図１４に示す例からも明らかなように、非共通波信号を完全に除去できるわけではない。すなわち、共通波抽出回路５ｎの中のトランス２７と２８の一次コイルと二次コイルの結合度が不完全である場合、またはトランスを駆動する増幅器２５または２６の出力インピーダンスが充分に低くなければ、非共通波成分の除去能力が不十分となる。そこで本実施の形態では、一旦抽出した共通波信号出力３１ａを帰還して、第１の周波数変換回路２側の信号ｅＤ ＋ｅＵ１または第２の周波数変換回路３側の信号ｅＤ ＋ｅＵ２と比較する。この比較器が前述の第１および第２の非共通波信号検出回路４１と４２である。
【０１４７】
この結果は第１および第２の合成回路４４、４５を通じて第１の周波数変換回路２の出力を受ける入力線路２１と、第２の周波数変換回路３の出力を受ける入力線路２２とからの入力信号に修正を加える。この修正を加える回路が前記第１および第２の非共通波信号除去回路４６と４７である。他方、共通波信号ｅＤ に関して、第１の周波数変換回路２側の信号強度と、第２の周波数変換回路３側の信号強度とが、第１の周波数変換回路２の出力を受ける入力線路２１と、第２の周波数変換回路３の出力を受ける入力線路２２とから得る段階で、または共通波抽出回路５ｎまでの全体を通じてみた場合に、いつでも等しいことを保証されてはいない。したがって、この信号強度に著しい差がある場合は、差が非共通波成分として扱われ、一方に充分な信号強度があっても有効に活かされない。そこで共通波抽出回路５ｎの出力と第１および第２の非共通波信号除去回路４６、４７の出力間の中点とを比較し、その結果を回路全体を等しくオフセットを施して修正することが有効である。この機能を実現する部分が平衡性監視回路４３とその出力を第１および第２の合成回路４４、４５を経由し、それぞれ第１および第２の非共通波信号除去回路４６と４７に帰還する経路である。
【０１４８】
図１７は図１６に示した第１５の実施の形態を、より具体化したものであり、同様な要素には同様な符号を付してある。
【０１４９】
図１６と同様に、第１の周波数変換回路２の出力を受ける入力線路２１と第２の周波数変換回路３の出力を受ける入力線路２２とは、それぞれを第１の入力とする第１および第２の差動増幅器４６ａ、４７ａに供給され、その出力は、それぞれローパス・フィルタを兼ねた第１および第２の積分回路２３、積分回路２４に対応して供給される。この第１および第２の積分回路２３、積分回路２４の出力を、第１および第２の緩衝増幅器２５、２６にそれぞれ供給する。第１および第２の緩衝増幅器２５、２６は、負入力側に出力から帰還を掛けている。第１および第２の緩衝増幅器２５、２６は、それぞれその出力をトランス２７および２８の一次コイルの一端に供給する。トランス２７および２８の一次コイルの他端は交流的に接地し、二次コイルは、同一の極性同士を並列に接続するとともに、一次コイルと極性の等しい一端同士の接続点２９を出力とし、他端は少なくとも交流的に接地されている。二次コイルの接続点２９は、第３の緩衝増幅器３０に接続され、第３の緩衝増幅器３０は、負入力側に出力から帰還を掛けている。第３の緩衝増幅器３０の出力３１ａは、周波数オフセット回路６へ供給されるとともに、第３および第４の差動増幅器４１ａ、４２ａの正の入力側に接続され、また差動増幅器５０の正の入力側に接続される。第３および第４の差動増幅器４１ａ、４２ａの負の入力端は、第１の周波数変換回路２の出力を受ける入力線路２１と、第２の周波数変換回路３の出力を受ける入力線路２２とにそれぞれ接続される。第４および第５の緩衝増幅器４８、４９の出力は、それぞれ等しい抵抗器Ｒで結合し、結合点は第８の差動増幅器５０の負の入力端に接続される。また、第３および第４の差動増幅器４１ａ、４２ａの出力は、それぞれ第６および第７の差動増幅器４４ａ、４５ａの正の入力端に接続され、差動増幅器４４ａ、４５ａの負の入力端は、第８の差動増幅器５０の出力に接続される。第６および第７の差動増幅器４４ａ、４５ａの各出力は、それぞれ第１および第２の差動増幅器４６ａ、４７ａの負の入力端にそれぞれ接続される。
【０１５０】
図１６と図１７の対応は、非共通波信号除去回路４６および４７がそれぞれ第１および第２の差動増幅器４６ａ、４７ａ、共通波抽出回路５ｎが共通波抽出回路５ｐ、平衡性監視回路４３が第４および第５の緩衝増幅器４８、４９と抵抗器Ｒおよび差動増幅器５０からなる平衡性監視回路４３ａ、非共通波信号検出回路４１、４２が第３および第４の差動増幅器４１ａ、４２ａ、合成回路４４および４５がそれぞれ第６および第７の差動増幅器４４ａと４５ａとなっている。
【０１５１】
次に、本実施の形態の具体例の動作について説明する。図１６と同様に、第１の周波数変換回路２からは信号ｅＤ ＋ｅＵ１が供給され、第２の周波数変換回路３からは信号ｅＤ ＋ｅＵ２が供給される。第１の周波数変換回路２および第２の周波数変換回路３の各出力は、それぞれ非共通波信号除去のための差動増幅器４６ａおよび４７ａの正の入力端に供給される。ここでは後述する第２の入力を減算し、その出力を共通波抽出回路５ｐへ供給する。共通波抽出回路５ｐでは、ローパス・フィルタを兼ねた積分回路２３または積分回路２４により周波数の高い不要な成分が低減され、第１および第２の緩衝増幅器２５、２６へ供給される。緩衝増幅器２５、２６から第１の周波数変換回路２側の信号ｅＤ ＋ｅＵ１と、第２の周波数変換回路３側の信号ｅＤ ＋ｅＵ２を供給されたトランス２７および２８では、図１５に示した実施の形態１４で説明した通り、共通波信号ｅＤ を抽出すると同時に非共通波成分の除去残差が発生する。この非共通波成分の残差を含むトランス２７および２８の二次コイル出力は、差動増幅器４１ａと４２ａの正の入力端に供給される。差動増幅器４１ａと４２ａは、比較信号として第１の周波数変換回路２の出力２１と第２の周波数変換回路３の出力２２の信号を得て、ほぼ共通波成分として抽出された共通波信号出力３１ａとの差を差動増幅器４４ａ、４５ａに伝える。他方、差動増幅器４４ａ、４５ａに共通波抽出出力３１ａを帰還して第１の周波数変換回路２側の信号ｅＤ ＋ｅＵ１または第２の周波数変換回路３側の信号ｅＤ ＋ｅＵ２と比較する。この差動増幅器４１ａと４２ａが前述の非共通波信号検出回路４１と４２である。この結果は合成回路４４および４５である差動増幅器４４ａ、４５ａの正の入力端に伝える。他方、共通波信号ｅＤ に関して、第１の周波数変換回路２側に入る信号強度または出力２１から出力３１ａまでの回路利得と、第２の周波数変換回路３側に入る信号強度または出力２２から出力３１ａまでの回路利得とが、差がある場合に出力を効率高く得るために、第１の周波数変換回路２の出力２１と第２の周波数変換回路３の出力２２の信号を緩衝増幅器４８、４９で得た後、抵抗器Ｒによる中間値と共通波抽出出力３１ａとを差動増幅器５０により比較し、その結果を第１の周波数変換回路２の出力２１と第２の周波数変換回路３の出力２２とに加えるために、合成回路４４または４５である差動増幅器４４ａ、４５ａの負の入力端に伝える。
【０１５２】
差動増幅器４４ａ、４５ａより合成されたこれらの信号は、それぞれ差動増幅器４６ａと４７ａの負側の入力端に対応して供給され、第１の周波数変換回路２の出力２１と第２の周波数変換回路３の出力２２に修正が加えられる。
【０１５３】
このように、本実施の形態によれば、共通波抽出出力に残存する非共通波成分を除去する機能と、共通波信号ｅＤ に関して、第１の周波数変換回路２側に入る信号強度または出力２１から出力３１ａまでの回路利得と、第２の周波数変換回路３側に入る信号強度または出力２２から出力３１ａまでの回路利得との間に、差がある場合にその差を除去する機能とを実現することができる。
【０１５４】
（実施の形態１６）
図１８は本発明の第１６の実施の形態の構成を示すものである。本願の対象とする通信方式にはＱＰＳＫもあり、図１４、図１６、図１７に示したものだけでは、位相が同一のものすなわちＱＰＳＫにおけるＩ軸成分しか抽出できない。本実施の形態は、位相の１８０度異なった信号同士を抽出するようにしたものであり、図１８に示すように、図１４と基本的に同じ構成をとり、２基のトランスの二次側の取り出し方を２基の間で逆に接続するものである。構成についてはこの点を除いて図１４と同一であるので説明を省略する。作用については、図１４では同相信号同士が二次側で干渉することなく生成できた作用が、一方の二次コイルの極性が反転しているので、干渉のない信号は受信時に逆相の信号すなわちＱＰＳＫにおけるＱ信号が対象となる。同相信号は二次コイル側では互いに逆相の関係になり、干渉し合う関係となって、減衰させられる。
【０１５５】
（実施の形態１７）
図１９は本発明の第１７の実施の形態の構成を示すものであり、上記実施の形態１６に示した逆相信号を対象にした場合を、図１６および図１７に示した受信回路に適用したものである。図１７において同相信号について非共通波信号成分の除去と平衡性の向上が図られたことが、本実施の形態では、共通波信号は逆相信号として同等の効果を得るように扱われる。
【０１５６】
（実施の形態１８）
図２１は本発明の第１８の実施の形態における受信回路の構成を示すブロック図である。この実施の形態においては、受信の方式としては図５に示された本発明の第５の実施の形態による受信回路と同様の方式を採用している。したがって、図５と同じ構成部分については同一の符号を付することにより詳細な説明は省略し、図２１独自の構成について以下説明する。上記第５の実施の形態における局部周波数信号発生回路４Ａは、希望波搬送波周波数信号を生成する希望波搬送波周波数信号発生源３２と、この希望波搬送波周波数信号発生源３２と並列の関係に設けられオフセット周波数信号を生成するオフセット周波数信号発生源３３と、希望波搬送波周波数信号発生源３２からの搬送波周波数信号を移相（すなわち遅延）させる手段である搬送波周波数信号移相回路３４と、オフセット周波数信号発生源３３からのオフセット周波数信号を移相させる手段であるオフセット周波数信号移相回路３５と、第１の直交変調器３６ａと、第２の直交変調器３６ｂとを有してなる。
【０１５７】
第１の直交変調器３６ａは、希望波搬送波周波数信号発生源３２により生成された希望波搬送波周波数信号とオフセット周波数信号発生源３３により生成されたオフセット周波数信号とを乗算する第１の乗算器３７ａと、搬送波周波数信号移相回路３４により移相処理された後の希望波搬送波周波数信号とオフセット周波数信号移相回路３５により移相処理された後のオフセット周波数信号とを乗算する第２の乗算器３８ａと、第１の乗算器３７ａの乗算結果と第２の乗算器３８ａの乗算結果とを加算し負オフセット側局部周波数（ωc −ωo ）を出力する負オフセット側局部周波数出力用加算器５１とから構成されている。
【０１５８】
第２の直交変調器３６ｂは、希望波搬送波周波数信号発生源３２により生成された希望波搬送波周波数信号とオフセット周波数信号移相回路３５により移相処理された後のオフセット周波数信号とを乗算する第３の乗算器３７ｂと、搬送波周波数信号移相回路３４により移相処理された後の希望波搬送波周波数信号とオフセット周波数信号発生源３３により生成されたオフセット周波数信号とを乗算する第４の乗算器３８ｂと、第３の乗算器３７ｂの乗算結果と第４の乗算器３８ｂの乗算結果とを加算し正オフセット側局部周波数（ωc ＋ωo ）を出力する正オフセット側局部周波数出力用加算器５２とから構成されている。そして、負オフセット側局部周波数出力用加算器５１の出力は第２の直交復調１２へ送付される一方、正オフセット側局部周波数出力用加算器５２の出力は第１の直交復調１１へ送付される構成となっている。
【０１５９】
次に上記第１８の実施の形態の動作原理および作用について説明する。希望波搬送波周波数信号発生源３２からの希望波搬送波周波数信号ωｃは搬送波周波数信号移相回路３４に供給されて希望波搬送波周波数信号におけるπ／２だけ位相が遅延される。オフセット周波数信号発生源３３からのオフセット周波数信号ωｏはオフセット周波数信号移相回路３５に供給されてオフセット周波数信号におけるπ／２だけ位相が遅延される。第１の直交変調器３６ａを構成する２基の乗算器３７ａ、３８ａのうち第１の乗算器３７ａには、上記希望波搬送波周波数信号発生源３２からの希望波搬送波周波数信号ｃｏｓωｃｔとオフセット周波数信号発生源３３からのオフセット周波数信号ｃｏｓωｏｔとが入力される。第２の乗算器３８ａには搬送波周波数信号移相回路３４からのπ／２だけ位相が遅延された希望波搬送波周波数信号ｓｉｎωｃｔとオフセット周波数信号移相回路３５からのπ／２だけ位相が遅延されたオフセット周波数信号ｓｉｎωｏｔとが入力される。この結果、第１の直交変調器３６ａの負オフセット側局部周波数出力用加算器５１の出力には下式に示す通り、ωｃ−ωｏなる周波数が得られる。
ｃｏｓωｃｔ×ｃｏｓωｏｔ＋ｓｉｎωｃｔ×ｓｉｎωｏｔ＝ｃｏｓ（ωｃ−ωｏ）ｔ
【０１６０】
第２の直交変調器３６ｂを構成する２基の乗算器３７ｂ、３８ｂのうち第３の乗算器３７ｂには、上記希望波搬送波周波数信号発生源３２からの希望波搬送波周波数信号ｃｏｓωｃｔとオフセット周波数信号移相回路３５からのπ／２だけ位相が遅延されたオフセット周波数信号ｓｉｎωｏｔとが入力される。第４の乗算器３８ｂには搬送波周波数信号移相回路３４からのπ／２だけ位相が遅延された希望波搬送波周波数信号ｓｉｎωｃｔとオフセット周波数信号移相回路３５からのオフセット周波数信号ｃｏｓωｏｔとが入力される。この結果、第２の直交変調器３６ｂの負オフセット側局部周波数出力用加算器５２の出力には下式に示す通り、ωｃ＋ωｏなる周波数が得られる。
ｃｏｓωｃｔ×ｓｉｎωｏｔ＋ｓｉｎωｃｔ×ｃｏｓωｏｔ＝ｓｉｎ（ωｃ＋ωｏ）ｔ
【０１６１】
以上述べたように、上記実施の形態によれば本発明の基本構成が必要とする相補型局部発振周波数を発生させ独立の出力として得られることが明らかである。さらに、それぞれの周波数に対応するフィルタを用いる必要もなく、希望信号の搬送波周波数が可変であっても問題なく対応することができることも明らかである。
【０１６２】
（実施の形態１９）
図２２は本発明の第１９の実施の形態における受信回路の構成を示すブロック図である。この実施の形態は、ｆc ＋ｆo とｆc −ｆo とを得るために２基の移相器基と、１基の直交変調器と２基の加算器と１基の極性反転回路を用いるようにしたものである。この実施の形態信の方式としては図５に示された本発明の第５の実施の形態による受信回路と同様の方式を採用している。したがって、図５と同じ構成部分については同一の符号を付することにより詳細な説明は省略し、図２１独自の構成について以下説明する。上記第５の実施の形態における局部周波数信号発生回路４Ａは、希望波搬送波周波数信号を生成する希望波搬送波周波数信号発生源３２と、この希望波搬送波周波数信号発生源３２と並列の関係に設けられオフセット周波数信号を生成するオフセット周波数信号発生源３３と、希望波搬送波周波数信号発生源３２からの搬送波周波数信号を移相させる手段である搬送波周波数信号移相回路３４と、オフセット周波数信号発生源３３からのオフセット周波数信号を移相させる手段であるオフセット周波数信号移相回路３５と、直交変調器３６ａと、極性反転回路５３と、正オフセット側局部周波数出力用加算器５４とを有してなる。
【０１６３】
直交変調器３６ａは、上記第１８の実施の形態における第１の直交変調器と同じ構成を有しており、希望波搬送波周波数信号発生源３２により生成された希望波搬送波周波数信号とオフセット周波数信号発生源３３により生成されたオフセット周波数信号とを乗算する第１の乗算器３７ａと、搬送波周波数信号移相回路３４により移相処理された後の希望波搬送波周波数信号とオフセット周波数信号移相回路３５により移相処理された後のオフセット周波数信号とを乗算する第２の乗算器３８ａと、第１の乗算器３７ａの乗算結果と第２の乗算器３８ａの乗算結果とを加算し負オフセット側局部周波数（ωc −ωo ）を出力する負オフセット側局部周波数出力用加算器５１とから構成されている。
【０１６４】
極性反転回路５３は第２の乗算器３８ａの出力を極性反転処理する。正オフセット側局部周波数出力用加算器５４は第１の乗算器３７ａによる乗算結果出力と極性反転回路５３による極性反転出力とを加算し、正オフセット側局部周波数・・（ωc ＋ωo ）を出力する。そして、負オフセット側局部周波数出力用加算器５１の出力は第２の直交復調１２へ送付される一方、正オフセット側局部周波数出力用加算器５４の出力は第１の直交復調１１へ送付される構成となっている。
【０１６５】
次に上記第１９の実施の形態の動作原理および作用について説明する。希望波搬送波周波数信号発生源３２からの希望波搬送波周波数信号ωｃは搬送波周波数信号移相回路３４に供給されて希望波搬送波周波数信号におけるπ／２だけ位相が遅延される。オフセット周波数信号発生源３３からのオフセット周波数信号ωｏはオフセット周波数信号移相回路３５に供給されてオフセット周波数信号におけるπ／２だけ位相が遅延される。
【０１６６】
直交変調器３６ａを構成する２基の乗算器３７ａ、３８ａのうち第１の乗算器３７ａには、上記希望波搬送波周波数信号発生源３２からの希望波搬送波周波数信号ｃｏｓωｃｔとオフセット周波数信号発生源３３からのオフセット周波数信号ｃｏｓωｏｔとが入力される。第２の乗算器３８ａには搬送波周波数信号移相回路３４からのπ／２だけ位相が遅延された希望波搬送波周波数信号ｓｉｎωｃｔとオフセット周波数信号移相回路３５からのπ／２だけ位相が遅延されたオフセット周波数信号ｓｉｎωｏｔとが入力される。この結果、直交変調器３６ａの負オフセット側局部周波数出力用加算器５１の出力には下式に示す通り、ωｃ−ωｏなる周波数が得られる。
ｃｏｓωｃｔ×ｃｏｓωｏｔ＋ｓｉｎωｃｔ×ｓｉｎωｏｔ＝ｃｏｓ（ωｃ−ωｏ）ｔ
【０１６７】
直交変調器３６ａを構成する２基の乗算器３７ａ、３８ａの出力のうち第２の乗算器３８ａの出力の一部は極性反転回路５３に供給され、その反転出力は上記第１の乗算器３７ａの出力とともに正オフセット側局部周波数出力用加算器５４に入力し下式に示す通り、ωｃ＋ωｏなる周波数を発生する。
ｃｏｓωｃｔ×ｓｉｎωｏｔ＋（−１）ｓｉｎωｃｔ×ｃｏｓωｏｔ＝ｃｏｓ（ωｃ＋ωｏ）ｔ
【０１６８】
以上述べたように、上記実施の形態によれば本発明の基本構成が必要とする相補型局部発振周波数を発生させ独立の出力として得られることが明らかである。さらに、それぞれの周波数に対応するフィルタを用いる必要もなく、希望信号の搬送波周波数が可変であっても問題なく対応することができることも明らかである。
【０１６９】
（実施の形態２０）
図２３は本発明の第２０の実施の形態における受信回路の構成を示すブロック図である。この実施の形態は、ｆc ＋ｆo とｆc −ｆo とを得るために２基の移相器基と、１基の直交変調器と２基の加算器と１基の極性反転回路を用いるようにしたものである。この実施の形態信の方式としては図５に示された本発明の第５の実施の形態による受信回路と同様の方式を採用している。したがって、図５と同じ構成部分については同一の符号を付することにより詳細な説明は省略し、図２１独自の構成について以下説明する。上記第５の実施の形態における局部周波数信号発生回路４Ａは、希望波搬送波周波数信号を生成する希望波搬送波周波数信号発生源３２と、この希望波搬送波周波数信号発生源３２と並列の関係に設けられオフセット周波数信号を生成するオフセット周波数信号発生源３３と、希望波搬送波周波数信号発生源３２からの搬送波周波数信号を移相させる手段である搬送波周波数信号移相回路３４と、オフセット周波数信号発生源３３からのオフセット周波数信号を移相させる手段であるオフセット周波数信号移相回路３５と、直交変調器３６ａと、極性反転回路５３と、正オフセット側局部周波数出力用加算器５４とを有してなる。
【０１７０】
直交変調器３６ａは、上記第１８の実施の形態における第１の直交変調器と同じ構成を有しており、希望波搬送波周波数信号発生源３２により生成された希望波搬送波周波数信号とオフセット周波数信号発生源３３により生成されたオフセット周波数信号とを乗算する第１の乗算器３７ａと、搬送波周波数信号移相回路３４により移相処理された後の希望波搬送波周波数信号とオフセット周波数信号移相回路３５により移相処理された後のオフセット周波数信号とを乗算する第２の乗算器３８ａと、第１の乗算器３７ａの乗算結果と第２の乗算器３８ａの乗算結果とを加算し負オフセット側局部周波数（ωc −ωo ）を出力する負オフセット側局部周波数出力用加算器５１とから構成されている。
【０１７１】
極性反転回路５３は第２の乗算器３８ａの出力を極性反転処理する。正オフセット側局部周波数出力用加算器５４は第１の乗算器３７ａによる乗算結果出力と極性反転回路５３による極性反転出力とを加算し、正オフセット側局部周波数・・（ωc ＋ωo ）を出力する。そして、上記第１９の実施の形態とは異なり、負オフセット側局部周波数出力用加算器５１の出力は第１の直交復調１１へ送付される一方、正オフセット側局部周波数出力用加算器５４の出力は第２の直交復調１２へ送付される構成となっている。
【０１７２】
次に上記第２０の実施の形態の動作原理および作用について説明する。希望波搬送波周波数信号発生源３２からの希望波搬送波周波数信号ωｃは搬送波周波数信号移相回路３４に供給されて希望波搬送波周波数信号におけるπ／２だけ位相が遅延される。オフセット周波数信号発生源３３からのオフセット周波数信号ωｏはオフセット周波数信号移相回路３５に供給されてオフセット周波数信号におけるπ／２だけ位相が遅延される。
【０１７３】
直交変調器３６ａを構成する２基の乗算器３７ａ、３８ａのうち第１の乗算器３７ａには、上記希望波搬送波周波数信号発生源３２からの希望波搬送波周波数信号ｃｏｓωｃｔとオフセット周波数信号発生源３３からのオフセット周波数信号ｃｏｓωｏｔとが入力される。第２の乗算器３８ａには搬送波周波数信号移相回路３４からのπ／２だけ位相が遅延された希望波搬送波周波数信号ｓｉｎωｃｔとオフセット周波数信号移相回路３５からのπ／２だけ位相が遅延されたオフセット周波数信号ｓｉｎωｏｔとが入力される。この結果、直交変調器３６ａの負オフセット側局部周波数出力用加算器５１の出力には下式に示す通り、ωｃ−ωｏなる周波数が得られる。
ｃｏｓωｃｔ×ｃｏｓωｏｔ＋ｓｉｎωｃｔ×ｓｉｎωｏｔ＝ｃｏｓ（ωｃ−ωｏ）ｔ
【０１７４】
直交変調器３６ａを構成する２基の乗算器３７ａ、３８ａの出力のうち第２の乗算器３８ａの出力の一部は極性反転回路５３に供給され、その反転出力は上記第１の乗算器３７ａの出力とともに正オフセット側局部周波数出力用加算器５４に入力し下式に示す通り、ωｃ＋ωｏなる周波数を発生する。
ｃｏｓωｃｔ×ｓｉｎωｏｔ＋（−１）ｓｉｎωｃｔ×ｃｏｓωｏｔ＝ｃｏｓ（ωｃ＋ωｏ）ｔ
【０１７５】
以上述べたように、上記実施の形態によれば本発明の基本構成が必要とする相補型局部発振周波数を発生させ独立の出力として得られることが明らかである。さらに、それぞれの周波数に対応するフィルタを用いる必要もなく、希望信号の搬送波周波数が可変であっても問題なく対応することができることも明らかである。
【０１７６】
（実施の形態２１）
図２４は本発明の第２１の実施の形態における受信回路の構成を示すブロック図である。この実施の形態は、主として複数のチャネルを有するディジタル変調方式の通信システムにおいて、受信系の電力を低減し、回路を簡素化し、消費電力を低減することを図るものである。図２４において、符号６１は周波数変換回路または直交復調回路により得られた第１の受信信号のデータが入力される第１のデータ入力線、６２は第１のデータ入力線６１から入力された信号に対してフーリエ変換を行なう第１のフーリエ変換器、６３は第１のフーリエ変換器６２によって得られた第１のフーリエ変換出力を表す。また６４は周波数変換回路または直交復調回路により得られた第２の受信信号のデータが入力される第２のデータ入力線、６５は第２のデータ入力線６４から入力された信号に対してフーリエ変換を行なう第２のフーリエ変換器、６６は第２のフーリエ変換器６５によって得られた第２のフーリエ変換出力を表す。
【０１７７】
６７は上記第１および第２のフーリエ変換器６２、６５のそれぞれ周波数成分の出力を周波数ごとに受けて相関係数を算出する相関器、６８は第１および第２のフーリエ変換器６２、６５の出力を加算する加算器、６９は相関器６７の出力、７０は得られた相関器出力６９を受けて重み付けを行なう重み付け関数器、７１は加算器６８の加算出力と重み付け関数器７０の出力とを乗算する重み付け値乗算器、７２は重み付け値乗算器による乗算操作の後処理を行なう後処理回路、７３は重み付け値乗算器の出力が後処理されて生成された逆フーリエ変換器入力、７４は逆フーリエ変換器入力を受けて逆フーリエ変換処理を行なう逆フーリエ変換器、７５は逆フーリエ変換出力である。
【０１７８】
次に上記第２１の実施の形態の動作原理および作用について説明する。先に述べた第１乃至第１３の実施の形態においては、第１の周波数変換回路２および第２の周波数変換回路３を備えるか、第１の直交復調回路１１および第２の直交復調回路を備えるか、或いはまた１基の周波数変換回路と１基の直交復調回路を備えるかの基本構成を有している。この構成により受信動作に当たっては受信回路では第１の受信信号と第２の受信信号とが得られる。この実施の形態においては、第１の受信信号はｘ（ｔ）で表され、第１のデータ入力線６１に入力する。
第２の受信信号はｙ（ｔ）で表され、第２のデータ入力線６４に入力する。第１のデータ入力線６１に入力した第１の受信信号ｘ（ｔ）は第１のフーリエ変換器６２に入力しここでフーリエ変換処理され第１のフーリエ変換出力６３が得られる。また第２の受信信号はｙ（ｔ）は第２のフーリエ変換器６５に入力しここでフーリエ変換処理され第２のフーリエ変換出力６６が得られる。これら第１および第２のフーリエ変換器６２、６５におけるフーリエ変換処理により、上記入力された第１および第２の受信信号のデータは時間軸情報から周波数軸情報へと変換される。
【０１７９】
第１および第２のフーリエ変換出力６３、６５は相関器６７に取り込まれ、この相関器６７は上記第１および第２のフーリエ変換出力６３、６６のそれぞれ周波数成分の出力を周波数ごとに受けて相関係数を算出する。一方、第１および第２のフーリエ変換出力６３、６５は、上記相関器６７によって相関係数を算出されるのとは別に加算器６８に入力せしめられ、この加算器によって両フーリエ変換された出力信号が加算される。また、相関器６７によって出力された相関係数は、重み付け関数器７０に入力されここで重み付け処理が行なわれる。そして、重み付け値乗算器７１は加算器６８の加算出力と重み付け関数器７０の出力とを受けて量出力信号を乗算する。その後は後処理回路７２が重み付け値乗算器による乗算操作の後処理を行ない、この後処理が実行されて生成された逆フーリエ変換器入力７３を逆フーリエ変換器７４が受けて逆フーリエ変換処理を行なって、処理データを周波数軸情報から時間軸情報に戻し、逆フーリエ変換出力７５として希望波抽出結果となる。
【０１８０】
次に上記希望波が抽出される原理を理論で説明する。まず、希望波が到来しない場合の非希望波に対する抑圧作用の理論を示す。非希望波（２信号系間で時間的に独立に存在する）は同期加算された後、振幅成分がＲ倍（Ｒは相関係数）される。相関器における演算式を以下に示す。
【０１８１】
【数５１】

相関係数算出のための各平均化窓内において非希望波のパワーＰＮＯが一定値であるとすると、処理出力のパワーＰＮ は下式で表される。
ＰＮ ＝（Ｒ² ＰＮＯ）／２
ここで、
ＰＮＯ ：非希望波の電力
Ｒ ：相関係数
である。
【０１８２】
この相関係数Ｒは、有限な平均化窓を用いて算出されるので、統計的誤差を生じ、真の相関係数の値とは一致しない。サンプル数Ｎ個の独立のサンプルでＲの算出を行ない、真の相関係数が０になるべきことからすると、Ｒの分布は次式の確率密度関数で表される。
【０１８３】
【数５２】

以上から処理出力の平均パワーは次式で表される。
【０１８４】
【数５３】

【０１８５】
ここで、相関係数算出の平均化窓を長さＴｃの方形窓であるとし、フーリエ変換を行なう際のハミング窓の長さをＴＦとすると、平均窓の中に存在する独立サンプルの個数Ｎは次式となる。
Ｎ＝（Ｔｃ）／（ＴＦ）
したがって、個数Ｎが多い場合の非希望波の処理出力は次式で表現できる。
【０１８６】
【数５４】

すなわち、１／Ｎに比例することになる。
【０１８７】
次に、希望波が到来している場合の非希望波に対する抑制作用について説明する。信号成分に帯域分割を施すと、さらに希望波信号が存在する区間と存在しない区間に区別できる。希望波成分を含むｋ番目の帯域成分の振幅は、その帯域での相関係数Ｒ（ｋ）を乗じて出力される。Ｒ（ｋ）は次式で表すことができる。
【０１８８】
【数５５】

ｋに関し、ＰＳＯ（ｋ）、ＰＮＯ（ｋ）を一定値ＰＳＯ、ＰＮＯとすると、非希望波の抑制効果を次式により求めることができる。
【０１８９】
【数５６】

この式により、希望波成分が含まれている帯域数が少ないほど、希望波／非希望波比の改善効果が大きいことがわかる。
【０１９０】
したがって、本実施の形態によれば、有限な平均化窓すなわち平均時間により求められた相関係数の統計的誤差を用いて、非希望波が第１の受信信号と第２の受信信号との２信号系間で時間的に独立に存在し、不平衡信号として扱える性質を利用し、この非希望波に対する抑圧機能を実現することができる。
【０１９１】
（実施の形態２２）
図２５乃至図３３は本発明の第２２の実施の形態における受信回路の構成および動作原理を説明する図である。これまでに述べてきた各実施の形態は直交変調信号など多重化ディジタル変調方式に対応した方法である。この方法では、直交復調器が２基必要となり、電力削減や装置の簡素化には最善とは言えない。本実施の形態ではこの点についての改良を進めたものである。そのために、本実施の形態では直交復調器を１基にする。そのために、Ａ／Ｄ変換器において２次サンプリングを行なうことで周波数軸上の折り返しを防ぎ、Ａ／Ｄ変換出力からディジタル信号処理により本来必要な欠損した側の相補局発周波数による直交復調出力を生成するような構成にしている。
【０１９２】
図２５は上記第２２の実施の形態に係る受信回路の構成を示すブロック図である。図２５において、１は受信信号を受ける空中線、９６は受信信号を所定の周波数帯域で波形整形する帯域フィルタである受信帯域フィルタ（バンドパスフィルタ）、１１は受信信号を入力とする直交復調器、４は局部周波数信号発生回路、８６は直交復調器からの一方の出力信号の高周波帯域をカットする第１のローパスフィルタ、８７は直交復調器からの他方の出力信号の高周波帯域をカットする第２のローパスフィルタ、９０は第１のローパスフィルタ出力をＡ／Ｄ変換する第１のＡ／Ｄ変換器、９１は第２のローパスフィルタ出力をＡ／Ｄ変換する第２のＡ／Ｄ変換器、９２はこれら第１および第２のＡ／Ｄ変換器９０、９１に受信信号の持つ帯域幅に相当する周波数以上のクロックを発生する機能と、サンプリングクロックパルス列に遅延パルス列を付加する機能と、サンプリングクロックパルス列と遅延パルス列とを前記第１および第２のＡ／Ｄ変換器９０、９１のサンプリングパルスとして提供する機能とを有するサンプリング信号発生源、９３は前記第１および第２のＡ／Ｄ変換器９０、９１のディジタル出力データから希望する受信チャネル信号を抽出する演算器である。
【０１９３】
この実施の形態において、直交復調器１１は、受信帯域フィルタ９６からの受信信号を入力して周波数変換を行なう第１の乗算器７８と、第２の乗算器７９と、局部周波数信号発生回路４からの局部発振周波数信号をオフセットして第２の乗算器７９に入力する周波数オフセット回路９８とを備え、受信信号に対して周波数変換処理を行なう。
【０１９４】
次に上記第２２の実施の形態の動作原理および作用について説明する。図２５において、空中線１で受信された受信信号は受信帯域フィルタ９６を通って対象とする帯域内信号群になった後、直交復調器１１によりＩ軸成分とＱ軸成分とが抽出される。この信号は第１および第２のローパスフィルタ８６、８７で高域の不要周波数成分を除去された後、第１および第２のＡ／Ｄ変換器９０、９１に入力される。Ａ／Ｄ変換器９０、９１におけるＡ／Ｄ変換動作に当たっては、サンプリング信号発生源９２からのサンプリング信号がＡ／Ｄ変換器９０、９１へ供給されてサンプリング動作を行なう。そして、このサンプリング動作を経て得られたディジタルデータは演算器９３へ送られてディジタル信号処理が行なわれ、ベースバンド出力が得られる。ここで、Ａ／Ｄ変換器９０、９１において通常のサンプリングを行なうと、サンプリングによるエイリアスを発生し、その後予定しているディジタル周波数変換が不可能となる。
【０１９５】
図２６はＡ／Ｄ変換器９０、９１でサンプリングを行なった結果エイリアスが発生する様子を説明する図である。まず図２６（Ａ）に示すような信号が供給され、この信号をローパスフィルタに通すと図２６（Ｂ）に示すように高域成分が除去された信号となる。そしてこの信号をサンプリングすると図２６（Ｃ）のＡ／Ｄ変換出力図に示すようにエイリアスが発生する。そこで、本実施の形態においては、エイリアスを発生させるもととなっている周波数軸上での折り返しを防ぐ手段を設けた。以下数式で説明する。
【０１９６】
いま、搬送波周波数をｆｃ、ＱＰＳＫ副搬送波周波数をｆｏとおくと、ＱＰＳＫ無線信号ｆＲＦは、
【０１９７】
【数５７】

と表現できる。
ここで、位相信号θ（ｔ）は、
θ（ｔ）＝０，±π／２，π
である。ＰＤＣなどの多チャネル通信システムにおける状況を考える。図２７は多チャネル通信システムにおける受信チャネルの状況（並び状況）をモデル化して示す図である。いま、図２７に示されているように、各チャネルが周波数上、等間隔で配置されているものとする。また、チャネル間隔周波数をｆｂとする。そして、受信機の入力フィルタを通してＮ個のチャネルがはいるとすると、入力信号ｆＩＮは、
【０１９８】
【数５８】

この場合において、各チャネルが接しているとすれば、
２ｆｏ＝ｆｂ
となるので、
【０１９９】
【数５９】

と記述できる。
【０２００】
この信号群にダイレクトコンバージョンとしての周波数変換を施す。一般的に周波数をｆＬＯだけ引き下げる周波数変換を行なって得られる信号の周波数をｆＤＣとすると、このｆＤＣは、次式で表現することができる。
【０２０１】
【数６０】

上式で、後半の２項は周波数がＲＦ周波数の２倍に高まり、通常は回路の周波数特性で簡単に通過阻止される。したがって、周波数変換された後の周波数ｆＤＣは次式のように表現して差し支えない。
【０２０２】
【数６１】

【０２０３】
ここで、チャネルの中にはｆｃ−ｆＬＯが負となるものができる。周波数が負ということであるが、これはＱＰＳＫ信号の位相回転面の極性のうちＱ軸が反転するということであり、これはすなわちＱＰＳＫ信号の回転が逆になることを意味しているにすぎない。したがって、周波数の極性が負であるからといって信号が消滅することにはならない。
【０２０４】
次に、この信号をディジタル化するためにＡ／Ｄ変換器９０、９１に供給する。Ａ／Ｄ変換器９０、９１は、この場合、サンプリングと等価でありその出力は離散化されたものになる。離散化処理は、処理前と処理後の信号が必ずしも一対一対応にならない。多くの場合にエイリアスが発生する。したがって、エイリアスを発生しないように被Ａ／Ｄ変換信号をＡ／Ｄ変換周波数の１／２より低いものに抑えるか、またはＡ／Ｄ変換の変換信号列を複数化（高次標本化）する。
【０２０５】
ここで、負の周波数がもつ物理的意味を考察する。これにより周波数軸の負領域を用いる途を開く。下式はＱＰＳＫの搬送波を負の周波数にしたものである。負信号を数学的に位置を移動し、時間、関数値に書き換えた式を並べてある。
【０２０６】
【数６２】

【０２０７】
図２８は負の周波数領域を持ったＡ／Ｄ変換出力を表す図である。周波数の負領域の物理的意味は、上式から見るかぎり正の周波数領域の振舞いと異ならない。ただし、−ｆｃと表現していることはｆｃを正として扱っており、周波数軸上の進行方向或いは視線の方向が正反対であることを意味する。すなわち、周波数円周上での回転が逆向きになったことを意味し、周波数がゼロということは円周上のどこかで動かなくなった状態とみればよい。その位置でθａ（ｔ）の振舞うＱＰＳＫ動作が行なわれるので、スペクトルはＱＰＳＫ情報の帯域幅を示すことになる。
【０２０８】
例えで示すと、ＲＦ信号と第１および第２の乗算器９４、９５に加えられるローカル信号とは周波数変換の際にそれぞれの周波数円で回転方向についての闘いが行なわれていると考えられる。周波数引き下げにおいては、それぞれが互いに逆方向の回転を与えようと競合している。周波数がゼロに近づくにしたがい、回転スピードは落ち、ついに回転が停止する。さらに進むとローカル信号側の逆回転数が勝り、回転方向は逆となる。
【０２０９】
以上から、ここでの理論展開においては、周波数変換などにより結果が負の周波数領域になる信号スペクトルを、一般に表しているような正領域への折り返し表現はせず、周波数軸を正負連続に用いて表現することとする。その目的は、ＱＰＳＫ信号などのように信号自体が複数の軸からなる情報を持つことの表現を可能にすることである。従来一般の表現は周波数領域を正領域に限定し、スペクトルを折り返すことで周波数空間を狭めてしまうことになり、その表現する自由度を１つ失うことになっている。
【０２１０】
他方、信号自体も時間すなわち位相の関数として位相空間を形成していることを直交空間で識別できる形に分解する必要がある。図２９はπ／２の位相差を利用して信号成分をコサイン関数（ｃｏｓ関数）とサイン関数（ｓｉｎ関数）とにより直交成分に分解する方法を示したものである。この図において、ｆＩ （ｔ）はｃｏｓ関数により表現されるので周波数軸上の正負の支配は受けない（偶関数である）。ｆＱ （ｔ）はｓｉｎ関数により表現されるので周波数が負の領域で関数値の符号が反転する（奇関数である）。
【０２１１】
以上の２つの手法を用いることにより、一般にＡ／Ｄ変換において変換周波数（或いはサンプリング周波数）ｆｓを折り目にして高域側を変換周波数ｆｓ以下に折り返すという従来のスペクトル配置から脱し、変換周波数ｆｓ以上にイメージスペクトルをそのまま表せることになる。
【０２１２】
次に、この直交する２信号をＡ／Ｄ変換する。直交２信号の周波数領域はベースバンド付近にあり、変換速度はシャノンの標本化定理によって対象信号の２倍以上であればよい。図３０は直交する２信号をＡ／Ｄ変換する場合の直交サンプリングの一例を示す図であり、図３０に示す構成は図２５に示す構成のうち、受信帯域フィルタ９６以下第１および第２のＡ／Ｄ変換器９０、９１までの構成を、各部位において流れる信号を明らかにしつつ表したものである。図３０中、Ｔｓはサンプリング周期を表す。このＡ／Ｄ変換動作において、サンプリング周波数ωｓは、
ωｓ≧Ｗｏ
においてｆＩ （ｔ）、ｆＱ （ｔ）の一対の標本列を形成する。この方法で信号ｆ（ｔ）はＩＱ平面上の点としてサンプリングされるので信号の回転方向などの情報が確保でき、ディジタル化することができる。
【０２１３】
ここで、本実施の形態の骨子である周波数オフセットを考慮すると、図３０の構成は図３１のようになる。すなわち、ローカル周波数をωｃからωｃ−ωｏとし、出力信号にωｏなるオフセット周波数が残留するようにする。Ａ／Ｄ変換器９０、９１に供給される信号ｆＩ （ωｏｔ）とｆＱ （ωｏｔ）とにはベースバンド信号の伝送速度である周波数ωｏと周波数オフセットωｏとが含まれるので、ロールオフ率０．５以下のベースバンド伝送に対しては搬送波周波数を中心に３ωｏの周波数帯域幅を持つと見られる。したがって、サンプリングクロックの周波数は６ωｏ以上であれば必要且つ十分であり、信号ｆ（ｔ）はＩＱ直交平面上の点としてサンプリングされるので信号の回転方向などの情報が確保でき、且つ周波数軸の正負連続性が保存されてディジタル化できる。
【０２１４】
したがって、この受信回路のディジタル信号出力をディジタル信号処理により正負どちらの周波数変換もすることが可能となる。すなわち、マイナス２ωｏのディジタル周波数変換を施すことで信号ｆＩ （ωｏｔ）とｆＱ （ωｏｔ）から信号ｆＩ （−ωｏｔ）とｆＱ （−ωｏｔ）とを得ることが可能となる。この結果、上記方法によれば、コンプリメンタリな局部発振周波数による双対の直交復調器は、一方のみで済むことになり、高周波回路が約１／２に簡素化でき消費電力も軽減される。
【０２１５】
図３２は上述したＡ／Ｄ変換動作を行なう場合の直交サンプリング（図３０、３１）とは異なる別のサンプリング動作を説明する図である。これはシャノンの２次サンプリングと呼ぶサンプリングを応用したものである。このサンプリング方法においては、図３２に示すように、高周波入力信号ｆ（ｔ）を周波数変換でベースバンドに下ろした信号ｆｂ（ｔ）を２系統のＡ／Ｄ変換器に接続する。このような構成を採用すると、変換用パルス（サンプリングパルス）として図３３に示すような等時間間隔のサンプリングパルスを、遅延時間がτで２系統のパルス列として得る。この結果、図３３に示すように被標本化信号はダブルパルスでサンプリングされることになる。サンプリング周波数は信号の周波数帯域幅以上の値にする。すなわち、上記の場合はベースバンド信号ｆｂ（ｔ）は伝送速度がωｏであるから、ロールオフ率が０．５以下の場合は周波数帯域幅は３ωｏ程度となる。したがって、サンプリング周波数も３ωｏであればよい。このようなサンプリングにより、被標本化信号の周波数での位相空間は実軸以外の成分も抽出できるので、得られた情報は周波数軸上の正負に連続したものとなる。ただし、遅延量をπに相当する値にすると、実軸成分のみとなるので、π以外の移相量を選ばなければならない。この方式を本願の周波数オフセット型にすると図３３のようになる。
【０２１６】
（実施の形態２３）
図３４および図３５は本発明の第２３の実施の形態における受信回路の構成および動作原理を説明する図である。この第２３の実施の形態においても、上記第２２の実施の形態におけると同様の考えに基づくもので直交復調器の数を１基に減らして電力削減や装置の簡素化を達成しようとするものである。そのために、Ａ／Ｄ変換器において２次サンプリングを行なうことで周波数軸上の折り返しを防ぎ、Ａ／Ｄ変換出力からディジタル信号処理により本来必要な欠損した側の相補局発周波数による周波数変換出力を生成するような構成にしている。
【０２１７】
図３４は第２３の実施の形態に係る受信回路の構成を示すブロック図である。図３４において、１は受信信号を受ける空中線、９６は受信信号を所定の周波数帯域で波形整形する帯域フィルタである受信帯域フィルタ、１１は受信信号を入力とする直交復調器、４は局部周波数信号発生回路、８６は直交復調器１１からの一方の出力信号（Ｉ）の高周波帯域をカットする第１のローパスフィルタ、８７は直交復調器１１からの上記一方の出力信号（Ｉ）の高周波帯域をカットする第２のローパスフィルタ、９０は第１のローパスフィルタ出力をＡ／Ｄ変換する第１のＡ／Ｄ変換器、９１は第２のローパスフィルタ出力をＡ／Ｄ変換する第２のＡ／Ｄ変換器、９２はこれら第１および第２のＡ／Ｄ変換器９０、９１に受信信号の持つ帯域幅に相当する周波数以上のクロックを発生してサンプリングパルスとして提供する機能を有するサンプリング信号発生源、９７はサンプリング信号発生源９２からのサンプリングクロック信号をオフセットして第２のＡ／Ｄ変換器９１に供給する遅延回路である。また、直交復調器１１の他方の出力信号Ｑは、上記フィルタ８６、８７、第１および第２のＡ／Ｄ変換器９０、９１、サンプリング信号発生源９２、遅延回路９７により構成されるＩ軸側回路部分と同一構成のＱ軸側回路部分に与えられる。Ｑ軸側回路部分を構成する要素はＩ軸側の参照番号にダッシュを付して対応を示している。９３はＩ軸側とＱ軸側双方の第１および第２のＡ／Ｄ変換器９０、９０’、９１、、９１’のディジタル出力データから希望する受信チャネル信号を抽出する演算器である。なお、２つのローパスフィルタ８６、８７を設ける代わりに、単一のローパスフィルタ（例えばローパスフィルタ８６）を２つのＡ／Ｄ変換器９０、９１に共用すべく、ローパスフィルタの出力をＡ／Ｄ変換器９０、９１の入力に接続することができる。
【０２１８】
次に上記第２３の実施の形態の動作原理および作用について説明する。図３４において、空中線１で受信された受信信号は受信帯域フィルタ９６を通って対象とする帯域内信号群になった後、直交復調器１１によりＩ軸成分とＱ軸成分とが抽出される。このＩ軸成分の信号は第１および第２のローパスフィルタ８６、８７で高域の不要周波数成分を除去された後、第１および第２のＡ／Ｄ変換器９０、９１に入力される。Ａ／Ｄ変換器９０、９１におけるＡ／Ｄ変換動作に当たっては、サンプリング信号発生源９２からのサンプリング信号が、第１のＡ／Ｄ変換器９０へはそのまま供給され、また第２のＡ／Ｄ変換器９１へは周波数オフセット処理を受けてから供給されてサンプリング動作を行なう。Ｑ軸成分についても同様のサンプリングが行なわれる。そして、このサンプリング動作を経て得られたディジタルデータは演算器９３へ送られてディジタル信号処理が行なわれ、ベースバンド出力が得られる。
【０２１９】
図３５は、この第２３の実施の形態において、直交する２信号をＡ／Ｄ変換する場合の直交サンプリングの一例を説明する図であり、図３５に示す構成は図３４に示す受信帯域フィルタ９６以下Ｉ軸側回路部分の第１および第２のＡ／Ｄ変換器９０、９１までの構成を、各部位において流れる信号を明らかにしつつ表したものであり、Ｑ軸側回路部分は図示省略している。図３５中、Ｔｓ１はサンプリング周期を表す。
【０２２０】
この実施の形態において、周波数変換はオフセット周波数ωｏを含むので出力信号にはオフセット残量ωｏが存在する。この状態では前記第２２の実施の形態においても説明した通り、オフセット周波数ωｏを搬送波とし伝送速度ωｏを持つスペクトルの信号帯域ができる。このとき、シャノンの２次サンプリング定理は信号帯域幅以上のサンプリング周波数を持ち、遅延τを施したパルス列をも加えることにより本来の信号の持つ情報量をもれなくサンプリングすることができるというものである。したがって、ロールオフ率０．５以下の場合は上記の信号ｆｂ（ｔ）の周波数帯域幅は３ωｏ程度であるのでサンプリング周波数は３ωｏとすることができる。遅延時間τは、前述の通り、信号ｆｂ（ｔ）の位相π以外の値であればよい。特に、
τ＝π／２
とすれば出力はＩＱ直交平面を形成することができる。
【０２２１】
以上から、信号ｆ（ｔ）はＩＱ直交平面上の点としてサンプリングされるので信号の回転方向などの情報が確保でき、且つ周波数軸の正負連続性が保存されてディジタル化できる。したがって、この受信回路のディジタル信号出力をディジタル信号処理により正負どちらの周波数変換もすることが可能となる。すなわち、マイナス２ωｏのディジタル周波数変換を施すことで信号ｆＩ （ωｏｔ）とｆＱ （ωｏｔ）から信号ｆＩ （−ωｏｔ）とｆＱ （−ωｏｔ）とを得ることが可能となる。この結果、上記方法によれば、コンプリメンタリな局部発振周波数による双対の周波数変換器は、一方のみで済むことになり、高周波回路が約１／２に簡素化でき消費電力も軽減される。なお、Ａ／Ｄ変換器を１基としサンプリングパルスは統合して供給することも等価であることは言うまでもない。すなわち、図２５の例では、第１のＡ／Ｄ変換器９０と第２のＡ／Ｄ変換器９１とを１基のＡ／Ｄ変換器とし、第１のＡ／Ｄ変換器９０のサンプリングパルスと第２のＡ／Ｄ変換器９１の遅延パルス列によるサンプリングパルスを１基のＡ／Ｄ変換器の有する共通のサンプリング入力部から受けるようにし、ディジタル出力データ出力部を２系統設け、遅延されないサンプリングパルスによるディジタル出力データの出力と遅延されたサンプリングパルスによるディジタル出力データの出力とを分離して提供するようにした受信回路も構成することができる。
【０２２２】
（実施の形態２４）
図３６および図３７は本発明の第２４の実施の形態における受信回路の構成および動作原理を説明する図である。この第２４の実施の形態においても、上記第１８および第２３の実施の形態におけると同様の考えに基づくもので直交復調器の数を１基に減らして電力削減や装置の簡素化を達成しようとするものである。ただし、Ａ／Ｄ変換器を複数（２基以上）備え、これらのＡ／Ｄ変換器において２次サンプリングを行なうことで周波数軸上の折り返しを防ぎ、Ａ／Ｄ変換出力からディジタル信号処理により本来必要な欠損した側の相補局発周波数による周波数変換出力を生成するような構成にしている。
【０２２３】
図３６は本発明の第２４の実施の形態に係る受信回路の構成を示すブロック図である。図３６において、１は受信信号を受ける空中線、９は受信信号を所定の周波数帯域で波形整形する帯域フィルタである受信帯域フィルタ、１１は受信信号を入力とする直交復調器、４は局部周波数信号発生回路、８６は直交復調器１１からの一方の出力信号（Ｉ）の高周波帯域をカットする第１のローパスフィルタ、８７ａ〜８７ｍは直交復調器１１からの上記一方の出力信号（Ｉ）の高周波帯域をカットすべく、後述の第２以降のＡ／Ｄ変換器の個数に合わせて複数個設けられた第２以降のローパスフィルタ、９０は第１のローパスフィルタ８６の出力をＡ／Ｄ変換する第１のＡ／Ｄ変換器、９１ａ〜９１ｍは第２以降のローパスフィルタ８７ａ〜８７ｍの出力をＡ／Ｄ変換すべく複数個設けられた第２以降のＡ／Ｄ変換器、９２はこれら第１および第２以降のＡ／Ｄ変換器９０、９１ａ〜９１ｍに受信信号の持つ帯域幅に相当する周波数以上のクロックを発生してサンプリングパルスとして提供する機能を有するサンプリング信号発生源、９７ａ〜９７ｍはサンプリング信号発生源９２からのサンプリングクロック信号をオフセットして第２以降のＡ／Ｄ変換器９１ａ〜９１ｍのそれぞれに入力すべく複数個設けられた遅延回路である。図３６においても、図３４と同様に直交復調器１１の一方の出力（Ｉ）はＩ軸側回路部分に、他方の出力信号（Ｑ）は、上述の構成のＩ軸側回路部分と同様のＱ軸側回路部分１０５に供給される。９３は前記第１および第２以降のＡ／Ｄ変換器９０、９１ａ〜９１ｍのディジタル出力データから希望する受信チャネル信号を抽出する演算器である。なお、この実施の形態においては、第２以降のＡ／Ｄ変換器９１ａ〜９１ｍの個数はｍ個とする。他のローパスフィルタ８７、遅延回路９７についても同様である。
【０２２４】
次に上記第２４の実施の形態の動作原理および作用について説明する。図３６において、空中線１で受信された受信信号は受信帯域フィルタ９６を通って対象とする帯域内信号群になった後、直交復調器１１によりＩ軸成分とＱ軸成分とが抽出される。このＩ軸成分の信号は第１および第２以降のローパスフィルタ８６、８７ａ〜８７ｍで高域の不要周波数成分を除去された後、第１および第２以降のＡ／Ｄ変換器９０、９１ａ〜９１ｍに入力される。Ａ／Ｄ変換器９０、９１ａ〜９１ｍにおけるＡ／Ｄ変換動作に当たっては、サンプリング信号発生源９２からのサンプリング信号が、第１のＡ／Ｄ変換器９０へはそのまま供給され、また複数個設けられた第２以降のＡ／Ｄ変換器９１ａ〜９１ｍへは各対応する遅延回路９７ａ〜９７ｍによる周波数オフセット処理を受けてから供給されてサンプリング動作を行なう。Ｑ軸成分についても同様のサンプリングが行なわれる。そして、このサンプリング動作を経て得られたＩ軸側とＱ軸側のディジタルデータは演算器９３へ送られて、ディジタル信号処理が行なわれ、ベースバンド出力が得られる。
【０２２５】
図３７は、この第２４の実施の形態において、直交する２信号をＡ／Ｄ変換する場合の直交サンプリングの一例を説明する図であり、図３７に示す構成は図３６に示す構成の受信帯域フィルタ９６以下Ｉ軸側回路部分の第１および第２以降のＡ／Ｄ変換器９０、９１ａ〜９１ｍまでの構成を、各部位において流れる信号を明らかにしつつ表したものである。図３７中、Ｔｓ１はサンプリング周期を表す。
【０２２６】
この実施の形態において、遅延時間を異にする（ｍ＋１）個のＡ／Ｄ変換器により（ｍ＋１）次のサンプリングが行なわれる。したがって、ディジタル変調を多重化して伝送する場合の信号に対して高周波回路を簡略化することができる。この結果、上記方法によれば、複雑に多重化されたディジタル変調信号に対してもコンプリメンタリな局部発振周波数による双対の周波数変換器は、一方のみで対処できることになり、高周波回路が約１／２に簡素化でき消費電力も軽減される。なお、Ａ／Ｄ変換器を１基としサンプリングパルスは統合して供給することも等価であることは言うまでもない。
【０２２７】
（実施の形態２５）
図３８は本発明の第２５の実施の形態における受信回路の構成を示すブロック図である。図３８において、符号１は空中線、８１は空中線１から受信された受信信号を受ける受信入力回路、８８は受信信号についてゲイン調整を行なう利得制御（ＡＧＣ：オートゲインコントロール）回路、９０は利得制御回路８８からの出力信号をＡ／Ｄ変換する第１のＡ／Ｄ変換器、９１は周波数変換器８４からの出力信号を上記第１のＡ／Ｄ変換器９０とは別系統の信号として受けこの信号をＡ／Ｄ変換する第２のＡ／Ｄ変換器、９２はこれら第１および第２のＡ／Ｄ変換器９０、９１に受信信号の持つ帯域幅に相当する周波数以上のクロックを発生する機能と、サンプリングクロックパルス列に遅延パルス列を付加する機能と、サンプリングクロックパルス列と遅延パルス列とを前記第１および第２のＡ／Ｄ変換器９０、９１のサンプリングパルスとして提供する機能とを有するサンプリング信号発生源、９３は前記第１および第２のＡ／Ｄ変換器９０、９１のディジタル出力データから希望する受信チャネル信号を抽出する演算器である。受信入力部８１は、増幅回路９４と、帯域フィルタ（受信帯域）９６とから構成されている。また、利得制御回路８８と第２のＡ／Ｄ変換器９１との間には移相器９９が設けられている。
【０２２８】
次に上記第２５の実施の形態の動作原理および作用について説明する。空中線１から受信される信号群は受信帯域フィルタ９６を含む受信入力回路８１により通信チャネル帯域のみの信号となる。この信号は利得制御回路８８によりゲイン調整されて所定のレベルの信号になり、第１のＡ／Ｄ変換器９０に供給される。ここで、サンプリング信号発生源９２から周波数ωｏのｎ倍の周波数（ｎは整・・数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、受信信号は、第１のＡ／Ｄ変換器９０により２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。
【０２２９】
利得制御回路８８により所定のレベルの信号にゲイン調整された受信信号は別系統の信号線を通して移相器９９による移相処理作用を受けながら第２のＡ／Ｄ変換器９１に供給される。ここで、サンプリング信号発生源９２から周波数ωｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、第２のＡ／Ｄ変換器９１は２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。演算器９３においては、双方のデータより周波数ωｃ−ωｏで周波数変換を行なった場合の情報を生成するとともに相関演算を行ない、希望信号を共通波として抽出する。
【０２３０】
図３９はこの第２５の実施の形態におけるサンプリング信号発生源９２の動作の一例を説明するために図３８に表された構成を一方のＡ／Ｄ変換器（たとえば９０）、サンプリング信号発生源９２および演算器９３以外の部分を簡略化して表した概略ブロック図である。図３９の例ではサンプリング信号発生源９２からは周波数ωｏのｎ倍の周波数（ｎは整数）のパルス群が生成せしめられ、また遅延回路はωｏに対してτ時間の遅延操作を行なってサンプリングクロック発生器からのパルス列に付加する。
【０２３１】
図４０はこの第２５の実施の形態におけるサンプリング信号発生源９２の動作の別の例を説明するために図３８に表された構成を第１のＡ／Ｄ変換器９０、サンプリング信号発生源９２および演算器９３以外の部分を簡略化して表した概略ブロック図である。図４０の例ではサンプリング信号発生源９２からは周波数ωｏのｎ倍の周波数（ｎは整数）のパルス群が生成せしめられ、また遅延回路はωｏに対してπ／２時間の遅延操作を行ない、サンプリングクロック発生器からのパルス列と、遅延パルス列を付加する回路からの遅延パルス列とを、特に希望チャネル信号の周波数のπ／２に相当する位相差時間としている。
【０２３２】
図４１はこの第２５の実施の形態におけるサンプリング信号発生源９２の動作の別の例を説明するために図３８に表された構成を第１のＡ／Ｄ変換器９０、サンプリング信号発生源９２および演算器９３以外の部分を簡略化して表した概略ブロック図である。図４１の例ではサンプリング信号発生源９２からは周波数ωｏのｎ倍の周波数（ｎは整数）のパルス群が生成せしめられ、また遅延回路はωｏに対してπ／２時間の遅延操作を複数回行ない、サンプリングクロック発生器からのパルス列と、遅延パルス列を付加する回路からの遅延パルス列とを、特に希望チャネル信号の周波数のπ／２に相当する位相差時間とする遅延パルスを複数列発生させている。
【０２３３】
以上から本実施の形態によれば受信信号の搬送周波数ではなく、その帯域幅に基づく周波数をＡ／Ｄ変換器のサンプリングクロック周波数とすることで、仮にそのサンプリング周波数成分が空中に漏洩しても当該通信に妨害を与えることはなく、受信信号入力回路８１に組み込まれている受信帯域フィルタ９６で容易に漏洩を防止することができる。さらに、サンプリング周波数は搬送波周波数よりもはるかに低いことから、回路の消費電力を支配する周波数が低くてすむことが明らかである。また、受信回路にはアナログ方式の周波数変換回路が全く存在しないので、これに関わる能動素子やフィルタ素子が全く不要になる。Ａ／Ｄ変換器９０、９１およびその後のディジタル信号処理回路はすべてを集積回路化でき、小型化できる上に集積回路内部での配線要領が微小で済むことにともなう消費電力の低減効果が大である。以上より、本実施の形態は局部発振周波数の漏洩に起因する通信妨害を発生することなく、受信系の電力を低減し、受信回路を簡素化 し、消費電力を低減することができる。
【０２３４】
（実施の形態２６）
次に本発明の第２６の実施の形態について説明する。これまでの移動体通信装置の受信回路では高周波回路部分を削減し消費電力を低減するための改良が種々なされてきているが、いずれも決定的な改善には至っていない。ここで、図４２として日本標準ディジタル方式自動車電話システムの周波数配置概観図を示す。図４２において、たとえば、日本標準の一例であるＰＤＣの８１０ＭＨｚ〜８２６ＭＨｚでは６４０波が包含される。すなわち、２５ＫＨｚで１２００チャネルが並ぶことになる。この周波数帯に対して直接にサンプリングをすることは甚だ無駄が多い。なぜなら、伝送情報が収容されるチャネルの帯域幅は２３ＫＨｚと狭く、情報量は少ない。したがって、受信した無線帯域信号を直にその搬送波周波数帯域である８００ＭＨｚを相手にサンプリングすれば、数ＧＨｚ（ギガヘルツ）のサンプリングが必要になる計算であるが、情報量は２５ＫＨｚしかないことになり、殆どのサンプリングデータは冗長となる。
【０２３５】
本実施の形態の受信装置は、受信信号を直接Ａ／Ｄ変換器に加える方法を実現し、周波数変換器の削除を可能にしたものである。
【０２３６】
シャノンの標本化定理により、任意の時間関数ｆ（ｔ）を規定するために必要な標本の時間間隔の最大値を均等標本の場合について考えるとき、次の式で表され、これはよく知られたオーバーサンプリングの定理となる。
【０２３７】
【数６３】

【０２３８】
ここで、周波数Ｗは時間関数ｆ（ｔ）が含む周波数成分の上限、すなわちこの場合では８２６ＭＨｚを示す。したがって、サンプリング速度は８２６ＭＨｚの２倍以上の、数ギガＳ／ｓのものとなる。ここで、スペクトルがｆ１からｆ２に限定される場合について考える。この場合にシャノンの２次標本化定理を用いた式は次式となる。
【０２３９】
【数６４】

この式は、標本間隔
Ｔ＝１／（ｆ２−ｆ１）
ごとにｆ（ｔ）とｆｑ （ｔ）の値をサンプリングすれば原信号ｆ（ｔ）が完全に表現できることを示す。したがって、
ｆ２−ｆ１＝Ｗ（Ｈｚ）
とするとき、サンプリング時間間隔は１／Ｗで、ｆ（ｔ）とｆｑ （ｔ）を交互にサンプリングすればよい。すなわち、受信入力回路に設けたフィルタの帯域幅が２５ｋＨｚであれば２５ｋＨｚのサンプリング速度で対処できる。実際に受信入力回路に設けたフィルタは隣接するチャネルをすべて含んだ状態で設計するので、その帯域幅は、
８２６（ＭＨｚ）−８１０（ＭＨｚ）＝１６（ＭＨｚ）
の１６ＭＨｚ幅となり、サンプリング速度は１５ＭＳ／ｓとなる。この受信信号の配置状況を図４３に示す。この図４３は日本標準ディジタル方式自動車電話システムのチャネル配置概観図である。
【０２４０】
図４４は本発明の第２６の実施の形態における受信回路の構成を示すブロック図である。図４４において、符号１は空中線、８１は空中線１から受信された受信信号を受ける受信入力回路、８８は受信信号についてゲイン調整を行なう利得制御回路、９０は利得制御回路８８からの出力信号をＡ／Ｄ変換するＡ／Ｄ変換器、９２はこのＡ／Ｄ変換器９０に受信信号の持つ帯域幅に相当する周波数以上のクロックを発生するサンプリングクロック発生部９２ａと、サンプリングクロックパルス列に遅延パルス列を付加する遅延パルス付加部９２ｂと、サンプリングクロックパルス列と遅延パルス列とを前記Ａ／Ｄ変換器９０のサンプリングパルスとして提供するパルス加算部９２ｃとを有するサンプリング信号発生源、９３は前記Ａ／Ｄ変換器９０のディジタル出力データから希望する受信チャネル信号を抽出する演算器である。受信入力部８１は、増幅回路９４と、受信帯域フィルタ９６とから構成されている。
【０２４１】
次に上記第２６の実施の形態の動作原理および作用について説明する。空中線１から受信される信号群は受信帯域フィルタ９６を含む受信入力回路８１により通信チャネル帯域のみの信号となる。この信号は利得制御回路８８によりゲイン調整されて所定のレベルの信号になり、Ａ／Ｄ変換器９０に供給される。ここで、サンプリング信号発生源９２から周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、受信信号は、Ａ／Ｄ変換器９０は２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。このデータにより演算器９３においては、周波数ｆｃ−ｆｏで周波数変換を行なった場合の情報を生成するとともに相関演算を行ない希望信号を共通波としてＢＰＳＫ信号を抽出する。
【０２４２】
以上から、本実施の形態によれば、主として複数のチャネルを有するＢＰＳＫ方式のディジタル変調方式を持つ通信システムなどにおいて、周波数変換器を用いずに希望波チャネルを受信することができ、電力の低減、回路の簡素化を可能にした受信回路を実現することができる。なお、この第２６の実施の形態においては、Ａ／Ｄ変換器９０を１基用いてＡ／Ｄ変換処理を行なう構成としているが、２基のＡ／Ｄ変換器を並列配置して２種類のサンプリングパルス列を別けて供給し、ディジタル信号信号出力を得た後合成する方式によってもよい。
【０２４３】
（実施の形態２７）
図４５は本発明の第２７の実施の形態における受信回路の構成を示すブロック図である。図４５において、符号１は空中線、８１は空中線１から受信された受信信号を受ける受信入力回路、８８は受信信号についてゲイン調整を行なう利得制御回路、９０は利得制御回路８８からの出力信号をＡ／Ｄ変換する第１のＡ／Ｄ変換器、９１は第２の利得制御回路８８からの出力信号を上記第１のＡ／Ｄ変換器９０とは別系統の信号として受けこの信号をＡ／Ｄ変換する第２のＡ／Ｄ変換器、９２はこれら第１および第２のＡ／Ｄ変換器９０に受信信号の持つ帯域幅に相当する周波数以上のクロックを発生するサンプリングクロック発生部９２ａと、サンプリングクロックパルス列に遅延パルス列を付加する遅延パルス付加部９２ｂと、サンプリングクロックパルス列と遅延パルス列とを前記Ａ／Ｄ変換器９０のサンプリングパルスとして提供するパルス加算部９２ｃとを有するサンプリング信号発生源、９３は前記Ａ／Ｄ変換器９０のディジタル出力データから希望する受信チャネル信号を抽出する演算器、９９は上記利得制御回路８８の出力を受けて移相処理を行ない、これによって得られた信号を第２のＡ／Ｄ変換器９２に送付する移相器である。受信入力部８１は、増幅回路９４と、受信帯域フィルタ９６とから構成されている。
【０２４４】
次に上記第２７の実施の形態の動作原理および作用について説明する。空中線１から受信される信号群は受信帯域フィルタ９６を含む受信入力回路８１により通信チャネル帯域のみの信号となる。この信号は利得制御回路８８によりゲイン調整されて所定のレベルの信号になる。利得制御回路８８の出力は２系統に分配される。１つの系統は第１のＡ／Ｄ変換器９０に入力され、受信信号の持つ帯域幅に相当する周波数以上のクロックパルス列、すなわち周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスをサンプリング信号発生器９２から受け、サンプリング制御される。第１のＡ／Ｄ変換器９０は上記第２６の実施の形態におけるＡ／Ｄ変換器と全く同様なディジタル信号出力を生成し、これを演算器９３に供給する。
【０２４５】
他方、利得制御回路８８の出力はもう１つの系統（第２の系統）に分配される。第２の系統は移相器９９に接続し、この移相器９９で受信信号は９０度の位相変化を与えられる。この移相処理をされた信号は、第２のＡ／Ｄ変換器９１に入力され、受信信号の持つ帯域幅に相当する周波数以上のクロックパルス列、すなわち周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスをサンプリング信号発生器９２から受け、サンプリング制御される。演算器９３においては、周波数ｆｃ−ｆｏで周波数変換を行なった場合の情報を生成するとともに相関演算を行ない希望信号を共通波としてＢＰＳＫ信号を抽出する。この結果、第２のＡ／Ｄ変換器９１のディジタル出力から、演算器９３により抽出されるＢＰＳＫ信号は、第１のＡ／Ｄ変換器９０側の出力と９０度の位相差をもつ情報である。この２種類の情報はＱＰＳＫ信号系を形成している。よって、以上からＱＰＳＫ系の通信方式の信号に関して復調ができることを示している。
【０２４６】
以上から、本実施の形態によれば、主として複数のチャネルを有するＱＰＳＫ方式のディジタル変調方式を持つ通信システムなどにおいて、周波数変換器を用いずに希望波チャネルを受信することができ、電力の低減、回路の簡素化を可能にした受信回路を実現することができる。
【０２４７】
（実施の形態２８）
図４６は本発明の第２８の実施の形態における受信回路の構成を示すブロック図である。この実施の形態は、本発明の根幹をなす局部周波数相補オフセット型直接周波数変換方式に加えたもので、単一の直接直交検波回路を基本とする受信回路によりスペース・ダイバーシティ機能を実現する。図４６において、符号１は空中線であり第１の空中線１ａと第２の空中線１ｂの複数の空中線からなる。８１は第１の空中線１ａから受信された第１の受信信号を受ける第１の受信入力回路、８２は第２の空中線１ｂから受信された第２の受信信号を受ける第２の受信入力回路、８３は第１の受信入力回路８１からの受信信号を入力して周波数変換を行なう第１の周波数変換器、８４は第２の受信入力回路８２からの受信信号を入力して周波数変換を行なう第２の周波数変換器、８５は第１および第２の周波数変換器８３、８４のそれぞれにに希望波搬送波周波数にチャネル間隔周波数の１／２の周波数オフセットを施した周波数で出力を提供する局部発振器、８６は第１の周波数変換器８３の出力信号の高周波帯域をカットする第１のローパスフィルタ、８７は第２の周波数変換器８４の出力信号の高周波帯域をカットする第２のローパスフィルタ、８８は第１の受信信号についてゲイン調整を行なう第１の利得制御（ＡＧＣ：オートゲインコントロール）回路、８９は第２の受信信号についてゲイン調整を行なう第２の利得制御回路、９０は第１の周波数変換器８３からの出力信号をＡ／Ｄ変換する第１のＡ／Ｄ変換器、９１は第２の周波数変換器８４からの出力信号をＡ／Ｄ変換する第２のＡ／Ｄ変換器、９２はこれら第１および第２のＡ／Ｄ変換器９０、９１に受信信号の持つ帯域幅に相当する周波数以上のクロックを発生する機能と、サンプリングクロックパルス列に遅延パルス列を付加する機能と、サンプリングクロックパルス列と遅延パルス列とを前記第１および第２のＡ／Ｄ変換器９０、９１のサンプリングパルスとして提供する機能とを有するサンプリング発生源、９３は前記第１および第２のＡ／Ｄ変換器９０、９１のディジタル出力データから希望する受信チャネル信号を抽出する演算器である。第１および第２の受信入力部８１は、それぞれ増幅回路９４、９５と、受信帯域フィルタ（バンドパス・フィルタ）９６、９７とから構成されている。
【０２４８】
次に上記第２８の実施の形態の動作原理および作用について説明する。第１の空中線１ａから受信される信号群は受信帯域フィルタ９６により通信チャネル帯域のみの信号となり、第１の周波数変換器８３によりオフセットの加えられた局部発振周波数ｆｃ＋ｆｏで周波数変換される。この局部発振周波数は局部発振器８５より供給される。この結果、第１のローパスフィルタ８６には周波数２ｆｃ＋ｆｏと周波数−ｆｏの出力が供給されるが、低域通過特性により周波数−ｆｏの信号が取り出される。この信号は第１の利得制御回路８８により所定のレベルの信号になり、第１のＡ／Ｄ変換器９０に供給される。ここで、サンプリング発生源９２から周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、第１のＡ／Ｄ変換器９０は２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。
【０２４９】
第２の空中線１ｂから受信される信号群は受信帯域フィルタ９７により通信チャネル帯域のみの信号となり、第２の周波数変換器８４によりオフセットの加えられた局部発振周波数ｆｃ＋ｆｏで周波数変換される。この局部発振周波数は局部発振器８５より供給される。この結果、第２のローパスフィルタ８７には周波数２ｆｃ＋ｆｏと周波数−ｆｏの出力が供給されるが、低域通過特性により周波数−ｆｏの信号が取り出される。この信号は第２の利得制御回路８９により所定のレベルの信号になり、第２のＡ／Ｄ変換器９１に供給される。ここで、サンプリング発生源９２から周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、第２のＡ／Ｄ変換器９１は２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。演算器９３においては、双方のデータより周波数ｆｃ−ｆｏで周波数変換を行なった場合の情報を生成するとともに相関演算を行ない、希望信号を共通波として抽出する。
【０２５０】
（実施の形態２９）
図４７は本発明の第２９の実施の形態における受信回路の構成を示すブロック図である。この実施の形態に係る受信回路は、上記第２８の実施の形態に係る受信装置と殆ど同様の構成を有するから同一の部分については同じ符号を付することにより詳細な説明を省略する。この第２９の実施の形態においては、局部発振器が２基設けられている。一方の局部発振器８５ａは第２８の実施の形態の局部発振器８５と同一であり、この局部発振器８５ａは第１の周波数変換器８３に接続されて当該周波数変換器８３に局部発振周波数ｆｃ＋ｆｏを供給する。もう一方の局部発振器８５ｂは第２の周波数変換器８４に接続されて当該周波数変換器８４に局部発振周波数ｆｃ−ｆｏを供給する構成となっている。
【０２５１】
次に上記第２９の実施の形態の動作原理および作用について説明する。第１の空中線１ａから受信される信号群は受信帯域フィルタ９６により通信チャネル帯域のみの信号となり、第１の周波数変換器８３によりオフセットの加えられた局部発振周波数ｆｃ＋ｆｏで周波数変換される。この局部発振周波数は局部発振器８５ａより供給される。この結果、第１のローパスフィルタ８６には周波数２ｆｃ＋ｆｏと周波数−ｆｏの出力が供給されるが、低域通過特性により周波数−ｆｏの信号が取り出される。この信号は第１の利得制御回路８８により所定のレベルの信号になり、第１のＡ／Ｄ変換器９０に供給される。ここで、サンプリング発生源９２から周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、第１のＡ／Ｄ変換器９０は２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。
【０２５２】
第１の空中線１ｂから受信される信号群は受信帯域フィルタ９７により通信チャネル帯域のみの信号となり、第２の周波数変換器８４によりオフセットの加えられた局部発振周波数ｆｃ−ｆｏで周波数変換される。この局部発振周波数は局部発振器８５より供給される。この結果、第２のローパスフィルタ８７には周波数２ｆｃ−ｆｏと周波数ｆｏの出力が供給されるが、低域通過特性により周波数ｆｏの信号が取り出される。この信号は第２の利得制御回路８９により所定のレベルの信号になり、第２のＡ／Ｄ変換器９１に供給される。ここで、サンプリング発生源９２から周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、第２のＡ／Ｄ変換器９１は２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。演算器９３においては、双方のデータより周波数ｆｃ−ｆｏで周波数変換を行なった場合の情報を生成するとともに相関演算を行ない、希望信号を共通波として抽出する。
【０２５３】
（実施の形態３０）
図４８は本発明の第３０の実施の形態における受信回路の構成を示すブロック図である。この実施の形態に係る受信回路は、上記第２８および第２９の実施の形態に係る受信装置と基本的に同じ構成を有し、さらに構成を簡略化したものである。よって上記２つの実施の形態と同一の部分については同じ符号を付し、簡単に構成の説明をする。
【０２５４】
図４８において、符号１は空中線であり第１の空中線１ａと第２の空中線１ｂの複数の空中線からなる。８１は第１の空中線１ａから受信された第１の受信信号を受ける第１の受信入力回路、８２は第２の空中線１ｂから受信された第２の受信信号を受ける第２の受信入力回路、８８は第１の受信信号についてゲイン調整を行なう第１の利得制御回路、８９は第２の受信信号についてゲイン調整を行なう第２の利得制御回路、９０は第１の利得制御回路８８からの出力信号をＡ／Ｄ変換する第１のＡ／Ｄ変換器、９１は第２の利得制御回路８９からの出力信号をＡ／Ｄ変換する第２のＡ／Ｄ変換器、９２はこれら第１および第２のＡ／Ｄ変換器９０、９１に受信信号の持つ帯域幅に相当する周波数以上のクロックを供給する機能と、サンプリングクロックパルス列に遅延パルス列を付加する機能と、サンプリングクロックパルス列とその遅延パルス列とを前記第１および第２のＡ／Ｄ変換器９０、９１のサンプリングパルスとして提供する機能とを有するサンプリング発生源、９３は前記第１および第２のＡ／Ｄ変換器９０、９１のディジタル出力データから希望する受信チャネル信号を抽出する演算器である。第１および第２の受信入力部８１は、それぞれ増幅回路９４、９５と、受信帯域フィルタ ９６、９７とから構成されている。
【０２５５】
次に上記第３０の実施の形態の動作原理および作用について説明する。第１の空中線１ａから受信される信号群は受信帯域フィルタ９６により通信チャネル帯域のみの信号となり、この信号は第１の利得制御回路８８により所定のレベルの信号になり、第１のＡ／Ｄ変換器９０に供給される。ここで、サンプリング発生源９２から周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、第１のＡ／Ｄ変換器９０は２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。
【０２５６】
第２の空中線１ｂから受信される信号群は受信帯域フィルタ９７により通信チャネル帯域のみの信号となり、この信号は第２の利得制御回路８９により所定のレベルの信号になり、第２のＡ／Ｄ変換器９１に供給される。ここで、サンプリング発生源９２から周波数ｆｏのｎ倍の周波数（ｎは整数）のパルス群と、遅延を施した同一周波数のパルス群の合わされたパルス群によるサンプリングパルスを得る。これにより、第２のＡ／Ｄ変換器９１は２次サンプリング作用を得て希望チャネル信号を中心とするデータに変換され、演算器９３に供給される。演算器９３においては、双方のデータより周波数ｆｃ−ｆｏで周波数変換を行なった場合の情報を生成するとともに相関演算を行ない、希望信号を共通波として抽出する。
【０２５７】
以上から、本実施の形態によれば、本発明の根幹をなす局発周波数相補オフセット型周波数変換方式に加えたスペース・ダイバーシティ機能を実現することができる。
【０２５８】
【発明の効果】
本発明は、上記各実施の形態から明らかなように、通信システムの有するチャネルの間の谷間となる周波数を受信機の局部周波数として直接周波数変換を行なうとともに、その出力信号に生じる周波数オフセットおよび隣接チャネルの信号が混入するのを防ぐことができるので、結果として受信系の電力を低減し、回路を簡素化し、消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における受信回路の構成を示すブロック図
【図２】本発明の第２の実施の形態における受信回路の構成を示すブロック図
【図３】本発明の第３の実施の形態における受信回路の構成を示すブロック図
【図４】本発明の第４の実施の形態における受信回路の構成を示すブロック図
【図５】本発明の第５の実施の形態における受信回路の構成を示すブロック図
【図６】本発明の第６の実施の形態における受信回路の構成を示すブロック図
【図７】本発明の第７の実施の形態における受信回路の構成を示すブロック図
【図８】本発明の第８の実施の形態における受信回路の構成を示すブロック図
【図９】本発明の第９の実施の形態における受信回路の構成を示すブロック図
【図１０】本発明の第１０の実施の形態における受信回路の構成を示すブロック図
【図１１】本発明の第１１の実施の形態における受信回路の構成を示すブロック図
【図１２】本発明の第１２の実施の形態における受信回路の構成を示すブロック図
【図１３】本発明の第１３の実施の形態における受信回路の構成を示すブロック図
【図１４】本発明の第１４の実施の形態における受信回路の構成を示すブロック図
【図１５】本発明の第１４の実施の形態におけるトランスの概念図
【図１６】本発明の第１５の実施の形態における受信回路の構成を示すブロック図
【図１７】本発明の第１５の実施の形態における受信回路の構成を示すブロック図
【図１８】本発明の第１６の実施の形態における受信回路の構成を示すブロック図
【図１９】本発明の第１７の実施の形態における受信回路の構成を示すブロック図
【図２０】本発明の各実施の形態における局部周波数設定方法を説明するための模式図
【図２１】本発明の第１８の実施の形態における受信回路の構成を示すブロック図
【図２２】本発明の第１９の実施の形態における受信回路の構成を示すブロック図
【図２３】本発明の第２０の実施の形態における受信回路の構成を示すブロック図
【図２４】本発明の第２１の実施の形態における受信回路の構成を示すブロック図
【図２５】本発明の第２２の実施の形態におけるトランスの概念図
【図２６】本発明の第２２の実施の形態においてＡ／Ｄ変換器でサンプリングを行なった結果エイリアスが発生する様子を説明する図
【図２７】本発明において用いられる多チャネル通信システムにおける受信チャネルの状況を示す図
【図２８】本発明の第２２の実施の形態において現れる負の周波数領域を持ったＡ／Ｄ変換出力を表す図
【図２９】本発明の第２２の実施の形態におけるπ／２の位相差を利用して信号成分をコサインおよびサイン関数により直交成分に分解する方法を示す図
【図３０】本発明の第２２の実施の形態における直交する２信号をＡ／Ｄ変換する場合の直交サンプリング動作の一例を示す図
【図３１】図３０の直交サンプリング説明図においてオフセットを考慮した場合の図
【図３２】本発明の第２２の実施の形態における直交する２信号をＡ／Ｄ変換する場合における図３０、図３１とは異なる別の直交サンプリング動作の一例を示す図
【図３３】本発明の第２２の実施の形態において図３２に示す直交サンプリング動作を行なった場合に得られるサンプリングパルスを示す図
【図３４】本発明の第２３の実施の形態における受信回路の構成を示すブロック図
【図３５】本発明の第２３の実施の形態における直交する２信号をＡ／Ｄ変換する場合の直交サンプリング動作の一例を示す図
【図３６】本発明の第２４の実施の形態における受信回路の構成を示すブロック図
【図３７】本発明の第２４の実施の形態における直交する２信号をＡ／Ｄ変換する場合の直交サンプリング動作の一例を示す図
【図３８】本発明の第２５の実施の形態における受信回路の構成を示すブロック図
【図３９】本発明の第２５の実施の形態においてサンプリング信号発生源部分の一動作を説明するための簡略化したブロック図
【図４０】本発明の第２５の実施の形態においてサンプリング信号発生源部分の他の動作を説明するための簡略化したブロック図
【図４１】本発明の第２５の実施の形態においてサンプリング信号発生源部分のさらに他の動作を説明するための簡略化したブロック図
【図４２】本発明の第２６の実施の形態の説明に用いる日本標準ディジタル方式自動車電話システムの周波数配置概観図
【図４３】図４２で示した日本標準ディジタル方式自動車電話システムのチャネル配置概観図
【図４４】本発明の第２６の実施の形態における受信回路の構成を示すブロック図
【図４５】本発明の第２７の実施の形態における受信回路の構成を示すブロック図
【図４６】本発明の第２８の実施の形態における受信回路の構成を示すブロック図
【図４７】本発明の第２９の実施の形態における受信回路の構成を示すブロック図
【図４８】本発明の第３０の実施の形態における受信回路の構成を示すブロック図
【符号の説明】
１ 空中線
２、３ 周波数変換回路
４ 局部周波数信号発生回路
５ 共通波抽出回路
６ 周波数オフセット回路
７ オフセット周波数発生回路
８ フィルタ
９Ａ、９Ｂ バンドパスフィルタ
１０Ａ、１０Ｂ Ａ／Ｄ変換器
１１、１２ 直交復調回路
１３ 相関器
１４ フィルタ
１５ 第２の周波数変換回路
１６ ディジタル周波数変換回路
１７ ディジタル周波数発生回路
２０ 受信入力部
２１、２２ 入力線路
２３、２４ 積分回路
２５、２６、３０ 緩衝増幅器
２７、２８ トランス
２９ 接続点
４１、４２ 非共通信号検出回路
４３ 平衡性監視回路
４４、４５ 合成回路
４６、４７ 非共通信号除去回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiving circuit of a mobile communication device, and more particularly to a receiving circuit that can reduce power of a receiving system, simplify a circuit configuration, and reduce power consumption.
[0002]
[Prior art]
One of the points of the receiving circuit of the mobile communication device is to reduce the number of high-frequency circuit parts, and to reduce the high power consumption element and the unstable operation element, the manufacturing cost and the space occupied in the high-frequency circuit. Among these, for reducing the high frequency circuit portion, conventionally, multiple frequency conversion and a direct demodulation method at a carrier frequency have been proposed, and direct conversion to a low frequency band and direct demodulation to a baseband band have been attempted. A function that occupies the high-frequency circuit portion is a space diversity function that requires two antenna lines.
[0003]
[Problems to be solved by the invention]
Here, considering the direct demodulation method, a number of methods have been developed to generate a signal equal to the carrier frequency with a local oscillator and mix it with the received input wave to extract the baseband signal. Is easily radiated through the receiver antenna to the air. For this reason, it interferes with other adjacent receivers and hinders communication. Therefore, this method is mainly used for communication of a frequency modulation method that is relatively strong against single frequency interference.
[0004]
On the other hand, the rapid spread of wireless mobile phones in recent years uses PSK, which is one of amplitude transfer modulations, and single frequency interference causes an offset in the demodulated output, leading to a deterioration in the error rate of the received signal. is there. That is, since the carrier frequency cannot be selected as the local oscillation frequency, direct frequency conversion or direct demodulation in this type of communication system is difficult. As a method for solving such a technical problem, when the carrier frequency of a wireless mobile phone is fc and the offset frequency is fo, fc + fo and fc−fo are obtained, and the complementary local oscillation frequency subjected to frequency offset is obtained. There is a method of performing frequency conversion by providing the above. In executing this method, in order to obtain fc + fo and fc−fo, fc and fo may be multiplied by a mixer (frequency mixer). At this time, signals of fc + fo and fc−fo are output. Coexist. That is, in order to perform the above processing, each frequency signal is required independently, but this requirement is not met. In the conventional apparatus, a filter corresponding to each frequency is inevitably used, but the carrier frequency of the desired signal is variable and requires a variable special filter, which is not practical. There was a problem that.
[0005]
The present invention solves such a conventional problem. In a digital modulation communication system mainly having a plurality of channels, the power of the receiving system is reduced, the circuit is simplified, and the power consumption is reduced. An object of the present invention is to provide a receiving circuit that can handle the above-described problem.
Another object of the present invention is to provide a receiving circuit in which fc + fo and fc -fo can be obtained in order to solve the problem in the conventional method as described above.
[0006]
More specifically, the present invention performs direct frequency conversion using the frequency between the channels of the receiving system as a local frequency of the receiver, and the frequency offset generated in the output signal and the signal of the adjacent channel are mixed. It is an object of the present invention to provide a receiving circuit that prevents this from happening.
[0007]
Another object of the present invention is to review the configuration of each functional unit constituting the receiving circuit and to reduce or replace the functional unit having a larger power consumption.
[0008]
[Means for Solving the Problems]
The invention according to claim 1 of the present invention is a quadrature demodulator that receives a reception signal from an antenna and a frequency conversion process on the reception signal from the reception input means to obtain two outputs having different phases. , First and second A / D converters that input one output signal from the quadrature demodulator and convert an analog signal into a digital signal, and the first and second A / D converters A first sampling clock generator for generating a clock having a frequency equal to or greater than twice the frequency corresponding to the bandwidth of the received signal, and a first delay pulse train added to the pulse train from the first sampling clock generator. 1 delay circuit, a pulse train from the first sampling clock generator, and the first delay pulse train are provided as sampling pulses for the first and second A / D converters. Means for inputting the other output signal from the quadrature demodulator and converting an analog signal into a digital signal, and the third and fourth A / D converters A second sampling clock generator for generating a clock having a frequency equal to or greater than twice the frequency corresponding to the bandwidth of the received signal in the detector, and a second delayed pulse train by delaying the pulse train from the second sampling clock generator And a means for providing a pulse train from the second sampling clock generator and the second delay pulse train as sampling pulses for the third and fourth A / D converters. Means for extracting a quadrature component of a desired reception channel signal from the digital output data of the first to fourth A / D converters. The delay time of each delay circuit is a delay time of a phase difference corresponding to π / 2 in relation to the frequency of the desired channel signal. The receiving circuit is characterized by the above.
[0010]
Claims of the invention 2 According to the invention, a reception input unit that receives a reception signal from an antenna, a quadrature demodulator that performs frequency conversion processing on the reception signal from the reception input unit and obtains two outputs having different phases, and the quadrature demodulation The first and second A / D converters that input one output signal from the converter and convert the analog signal into a digital signal, and the band that the received signal has in the first and second A / D converters A first sampling clock generator that generates a clock having a frequency equal to or higher than a frequency corresponding to a width; a first delay circuit that adds a first delay pulse train to a pulse train from the first sampling clock generator; Means for providing a pulse train from the sampling clock generator and the first delay pulse train as sampling pulses of the first and second A / D converters; The third and fourth A / D converters that input the other output signal from the converter and convert the analog signal into a digital signal, and the band that the received signal has in the third and fourth A / D converters A second sampling clock generator that generates a clock that is twice or more the frequency corresponding to the width, and a second delay that generates a second delayed pulse train by delaying the pulse train from the second sampling clock generator A circuit, means for providing a pulse train from the second sampling clock generator and the second delay pulse train as sampling pulses for the third and fourth A / D converters; Means for extracting a quadrature component of a desired reception channel signal from the digital output data of the A / D converter, and the delay time of each delay circuit is set to a frequency of the desired channel signal. Is obtained by a receiving circuit, characterized in that the delay time of other than phase difference corresponding to π in relation to the number.
[0011]
The invention according to claim 3 of the present invention comprises a receiving input means for receiving a received signal from an antenna, From the reception input means A first A / D converter that receives the received signal and performs A / D conversion; A received signal from the receiving input means is input as a signal of a different system from the first A / D converter via a phase shifter and A / D converted. A second A / D converter; The first and second Generate a clock with a frequency equal to or greater than the bandwidth of the received signal in the A / D converter And the clock Add a delayed pulse train to the pulse train And the clock Pulse train and Said Delay pulse train each Provided as sampling pulse for A / D converter A sampling signal generating means having a function; Means for extracting a desired reception channel signal from the digital output data of the A / D converter; Preparation The delayed pulse In a row The receiving circuit is characterized in that the delay time is a phase difference time corresponding to π / 2 in relation to the frequency of the desired channel signal.
[0013]
Claims of the invention 4 The invention described in claim 3 In the receiving circuit described above, a means for generating a plurality of the delay pulses is provided, and the delay time of the delay pulse is set to a delay time other than the phase difference corresponding to π particularly in relation to the frequency of the desired channel signal. It is a feature.
[0014]
The invention according to claim 5 of the present invention is a reception input means for receiving a reception signal from an antenna, From the reception input means A single A / D converter that inputs A received signal and performs A / D conversion, and generates a clock with a frequency equal to or higher than the bandwidth of the received signal in the A / D converter And the clock Add a delayed pulse train to the pulse train And the clock Pulse train and Said A delayed pulse train is provided as a sampling pulse of the A / D converter. A sampling signal generating means having a function; Means for extracting a desired reception channel signal from the digital output data of the A / D converter; Prepared This is a receiving circuit characterized by the above.
[0015]
Claims of the invention 6 According to the invention, a reception input unit that receives a reception signal from an antenna, a quadrature demodulator that performs frequency conversion processing on the reception signal from the reception input unit and obtains two outputs having different phases, and the quadrature demodulation The first A / D converter that inputs one output signal from the converter and converts the analog signal to a digital signal, and the other output signal from the quadrature demodulator inputs and converts the analog signal to a digital signal A second A / D converter, a sampling clock generator for supplying a clock having a frequency equal to or higher than a bandwidth of a received signal to the first and second A / D converters, and the sampling clock generation A delay circuit for delaying a pulse train from the generator to generate a delayed pulse train; a pulse train from the sampling clock generator; and the delayed pulse train. Yes means for providing both a sampling pulse of the A / D converter, and means for extracting a quadrature component of the received channel signal desired from the digital output data of said first and second A / D converter A delay time of the phase difference corresponding to π / 2 in relation to the frequency of the desired channel signal. The receiving circuit is characterized by the above.
[0017]
Claims of the invention 7 According to the invention, a reception input unit that receives a reception signal from an antenna, a quadrature demodulator that performs frequency conversion processing on the reception signal from the reception input unit and obtains two outputs having different phases, and the quadrature demodulation The first A / D converter that inputs one output signal from the converter and converts the analog signal to a digital signal, and the other output signal from the quadrature demodulator inputs and converts the analog signal to a digital signal A second A / D converter, a sampling clock generator for supplying a clock having a frequency equal to or higher than a bandwidth of a received signal to the first and second A / D converters, and the sampling clock generation A delay circuit for delaying a pulse train from the generator to generate a delayed pulse train; a pulse train from the sampling clock generator; and the delayed pulse train. Means for providing together as sampling pulses of an A / D converter; and means for extracting a quadrature component of a desired received channel signal from the digital output data of the first and second A / D converters; The delay time of the circuit is a delay time other than the phase difference corresponding to π in relation to the frequency of the desired channel signal.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described, but before that, the theoretical basis of the present invention will be described. First, binary PSK, that is, BPSK, which is frequently used in digital modulation systems, will be described.
[0019]
The BPSK signal SB at the base frequency, that is, the baseband can be expressed as follows.
SB = Acos (θk)
Where A is the amplitude, θk is the phase representing BPSK information,
θk = 0, π
The modulation output SC obtained by modulating this baseband signal with the carrier angular frequency ωC can be expressed as follows.
[Expression 1]

When this modulation signal is received and frequency-converted at the frequency conversion local frequency ωC, the frequency conversion output SR is expressed as follows.
[0020]
[Expression 2]

When the frequency conversion output SR is passed through a low-pass filter to remove the high frequency component 2ωC, the output SRF becomes as follows, and a binary PSK, that is, a BPSK signal can be demodulated.
[0021]
[Equation 3]

However, since the local oscillation frequency is set at the same ωC as the carrier frequency in the frequency conversion of reception, the local oscillation frequency signal is radiated from the receiver into the air, and interferes with other nearby receivers.
[0022]
In order to solve such a problem, the present invention sets the local oscillation frequency as follows. FIG. 20 shows a method of setting the local oscillation frequency according to the present invention. In FIG. 20, A indicates the band of the desired channel, and the carrier frequency is ωC. B indicates the band of the upper adjacent channel, and the carrier frequency is ωCU. C indicates the band of the adjacent channel on the lower side, and the carrier frequency is ωCL. The spacing between the carrier waves of each channel is about 4 times the base frequency ωb of BPSK.
[0023]
The band of each channel is ± 2ωb centered on the carrier frequency. Therefore, the position away from each carrier frequency by the amount of the base frequency 2ωb becomes a valley when viewed from any channel, and even if a line spectrum interference wave exists at this position, the interference is small for any channel. That is, the present invention pays attention to this point, and sets the local oscillation frequency of the receiver to the middle of the adjacent channel carrier frequency as a main method for solving the problem.
[0024]
Next, when the local oscillation frequency of the receiver is set in this way, the mathematical formula is again expressed with respect to another point of the present invention as to how to construct the subsequent circuit so that demodulation can be obtained as in the conventional case. It explains using.
[0025]
When the modulation signal is received and the local oscillation frequency for frequency conversion of the receiver is set to ωC + ωO as described above, the frequency conversion output SR is as follows.
[0026]
[Expression 4]

When this frequency conversion output SR is passed through a low pass filter to remove the high frequency component 2ωC, the output SRF is
[0027]
[Equation 5]

Thus, a binary PSK, that is, a BPSK signal with an offset of the frequency ωO is generated.
[0028]
Next, the local oscillation frequency is set to ωC −ωO which is lower than the dispatch frequency of the desired channel by ωO. The frequency conversion output SL in this case is as follows.
[0029]
[Formula 6]

When this frequency conversion output SL is passed through a low pass filter to remove the high frequency component 2ωC, the output SLF is
[0030]
[Expression 7]

Thus, a BPSK signal having the same phase as that of the SRF is generated.
[0031]
By the way, since the reception local oscillation frequency is equidistant from the adjacent channel, the component of the adjacent channel is generated and mixed in the demodulated signal. The signal on the upper adjacent channel is ωCh = ωC + 2ωO when the carrier frequency is represented by ωCh, and the above-described frequency conversion on the receiving side is as follows.
[0032]
First, when the local oscillation frequency for receiving the modulation signal and performing the frequency conversion of the receiver is set to ωC + ωO as described above, the frequency conversion output SRh is as follows.
[0033]
[Equation 8]

When this frequency conversion output SRh is passed through a low-pass filter to remove the high frequency component 2ωC, its output SRFh is
[0034]
[Equation 9]

Thus, a BPSK signal existing in the same band as the desired channel is generated.
[0035]
On the other hand, the signal of the adjacent channel on the lower side is ωCl = ωC −2ωO when the carrier frequency is represented by ωCl, and the frequency conversion on the receiving side described above is as follows.
[0036]
First, when the local oscillation frequency of the receiver is set to ωC + ωO as described above, the frequency conversion output SR1 is as follows.
[0037]
[Expression 10]

When this frequency conversion output SRl is passed through a low-pass filter and the high frequency component 2ωC is removed, the output SRFl becomes
[0038]
[Expression 11]

Thus, a BPSK signal is generated at a frequency 3ωO away from the desired channel.
[0039]
Next, the state of frequency conversion of the adjacent channel when the local oscillation number is ωC −ωO will be verified. When the carrier frequency is represented by ωCh, the signal of the upper adjacent channel is ωCh = ωC + 2ωO. Therefore, the frequency conversion when the local oscillation frequency is ωC−ωO is as follows.
[0040]
First, when the local oscillation frequency for receiving the modulation signal and performing the frequency conversion of the receiver is set to ωC −ωO as described above, the frequency conversion output SLh is as follows.
[0041]
[Expression 12]

When the frequency conversion output SLh is passed through a low-pass filter to remove the high frequency component 2ωC, the output SLF1 is as follows.
[0042]
[Formula 13]

[0043]
On the other hand, the signal of the adjacent channel on the lower side is ωCl = ωC −2ωO when the carrier frequency is represented by ωCl, and the frequency conversion on the receiving side described above is as follows.
[0044]
First, when the local oscillation frequency of the receiver is set to ωC −ωO as described above, the frequency conversion output SL1 is as follows.
[0045]
[Expression 14]

When this frequency conversion output SLl is passed through a low-pass filter to remove the high frequency component 2ωC, the output SLFl becomes
[0046]
[Expression 15]

Thus, a BPSK signal is generated at the same frequency as the desired channel.
[0047]
In summary, the outputs when the local frequency is shifted upward by ωO are the following three types.
[0048]
[Expression 16]

The output when the local frequency is shifted downward by ωO is the following three types.
[0049]
[Expression 17]

[0050]
The only component common to both groups is the desired channel. Therefore, if both are supplied to the adder as two inputs, only the desired channel can be taken out from the output. Further, the output is frequency offset by ω 0, but this can be removed by a simple frequency offset circuit.
[0051]
The present invention realizes such a principle by the following embodiment.
[0052]
(Eighth implementation mode 1)
FIG. 1 shows the configuration of the first embodiment of the present invention. In FIG. 1, 1 is an antenna for receiving a received signal, 2 and 3 are first and second frequency conversion circuits that receive the received signal, and 4 is a radio wave having upper and lower channels adjacent to the radio carrier frequency of the received signal. A frequency intermediate between the carrier wave frequency is generated, the upper frequency of the two upper and lower frequencies is supplied as a frequency input for conversion of the first frequency conversion circuit 2, and the lower frequency is supplied to the second frequency conversion circuit 3. A local frequency signal generation circuit 5 for supplying a frequency input for conversion of the common frequency extraction circuit 5 extracts components that are present in common to both the output of the first frequency conversion circuit 2 and the output of the second frequency conversion circuit 3. , 6 is a frequency offset circuit that removes the frequency offset remaining in the output of the common wave extraction circuit 5, and 7 is a minute frequency converter that converts the offset amount into a frequency offset circuit. Offset frequency generating circuit for supplying to 6, 8 is a filter for removing an unnecessary frequency component remaining in an output of the frequency offset circuit 6.
[0053]
Next, the operation of the first embodiment will be described. According to the above formula, the reception signal obtained from the antenna 1 is supplied to the first frequency conversion circuit 2 and the second frequency conversion circuit 3, and the local frequency signal generation circuit 4 supplies two different signals, ie, the center between the channels. By separately supplying upper and lower frequencies comparable to the values to the first frequency conversion circuit 2 and the second frequency conversion circuit 3, two output signals for the desired channel and the three signals of the upper channel and the lower channel, respectively. Is produced. According to the mathematical expression expansion, the signal component that exists in common in the first frequency conversion circuit 2 and the second frequency conversion circuit 3 is only the signal of the desired channel, and is supplied to the common wave extraction circuit 5 that extracts the balanced component. By doing so, an equilibrium component mainly including the desired wave is obtained. Since the frequency offset of ωO remains in the output of the common wave extraction circuit 5, minute frequency conversion is performed in the offset frequency generation circuit 7, and the offset amount is removed in the frequency offset circuit 6. Further, unnecessary frequency components generated in this process are removed by the filter 8 and then supplied to the baseband signal processing unit as a baseband signal.
[0054]
(Embodiment 2)
FIG. 2 shows the configuration of the second embodiment of the present invention. In FIG. 2, 1 is an antenna for receiving a received signal, 2 and 3 are first and second frequency conversion circuits that receive the received signal, and 4 is a radio signal having upper and lower channels adjacent to the radio carrier frequency of the received signal. A frequency intermediate between the carrier wave frequency is generated, the upper frequency of the two upper and lower frequencies is supplied as a frequency input for conversion of the first frequency conversion circuit 2, and the lower frequency is supplied to the second frequency conversion circuit 3. A local frequency signal generating circuit supplied as a frequency input for conversion, 6A is a first frequency offset circuit for removing a frequency offset included in the output of the first frequency conversion circuit 2, and 6B is a second frequency conversion A second frequency offset circuit 7A for removing the frequency offset contained in the output of the circuit 3, 7A performs a minute frequency conversion and converts the offset amount to each frequency offset. An offset frequency generation circuit 5A supplied to the set circuits 6A and 6B, 5A is a common wave extraction circuit that extracts components that are present in common to both the outputs of the first frequency offset circuit 6A and the second frequency offset circuit 6B, and 8A This filter removes unnecessary frequency components remaining at the output of the common wave extraction circuit 5A.
[0055]
Next, the operation of the second embodiment will be described. In the present embodiment, the process of performing the common wave extraction and the process of performing the frequency offset in the first embodiment are replaced. That is, by preceding the process of performing frequency offset, the signal of the desired channel becomes the baseband signal as it is, and more stable extraction work can be expected.
[0056]
Hereinafter, the validity in the case of preceding the frequency offset will be described. The frequency offset for the signal group whose local frequency is shifted upward by ωO will be shifted by removing ωO, and the output will be the following three types.
[0057]
[Expression 18]

[0058]
Further, the frequency offset for the signal group in which the local frequency is shifted downward by ωO is shifted to remove only ωO, and the outputs are the following three types.
[0059]
[Equation 19]

The only component common to both groups is the desired channel. Therefore, if both are supplied to the adder as two inputs, the BPSK signal of only the desired channel can be taken out from the output.
[0060]
(Embodiment 3)
FIG. 3 shows the configuration of the third embodiment of the present invention. In FIG. 3, 1 is an antenna for receiving a received signal, 2 and 3 are first and second frequency conversion circuits that receive the received signal, and 4 is a radio signal having upper and lower channels adjacent to the radio carrier frequency of the received signal. A frequency intermediate between the carrier wave frequency is generated, the upper frequency of the two upper and lower frequencies is supplied as a frequency input for conversion of the first frequency conversion circuit 2, and the lower frequency is supplied to the second frequency conversion circuit 3. A local frequency signal generating circuit that is supplied as a frequency input for conversion, 9A is a first bandpass filter that shapes the output of the first frequency conversion circuit 2, and 10A is a digital signal that outputs the output of the first bandpass filter 9A. A first A / D converter for converting into a second frequency band, 9B a second bandpass filter for shaping the waveform of the output of the second frequency conversion circuit 3, and 10B a second bandpass filter The second A / D converter for converting the output of the filter 9B into a digital signal, 5B is a component that is commonly present in both the outputs of the first A / D converter 10A and the second A / D converter 10B. 6C is a frequency offset circuit that removes the frequency offset remaining in the output of the common wave extraction circuit 5B, and 7B is an offset that performs minute frequency conversion and supplies an offset amount to the frequency offset circuit 6C. A frequency generation circuit 8B is a filter for removing unnecessary frequency components remaining in the output of the frequency offset circuit 6C.
[0061]
Next, the operation of the third embodiment will be described. In the present embodiment, the outputs of the two frequency conversion circuits 2 and 3 in the first embodiment are quantized by A / D converters 10A and 10B, respectively, and the digital calculation is used to compare with the first embodiment. Equivalent actions, ie, common wave extraction and frequency offset and filtering. Common wave extraction and filtering can be performed using digital filter technology, and frequency offset can be achieved using digital quadrature modulation.
[0062]
Hereinafter, the principle of the present embodiment will be described with respect to orthogonal PSK, that is, QPSK or quaternary QAM, which is frequently used in digital modulation systems.
[0063]
The QPSK signal SB at the base frequency, that is, the baseband can be expressed as follows.
[0064]
[Expression 20]

The modulation output SC obtained by modulating this baseband signal with the carrier angular frequency ωC can be expressed as follows.
[0065]
[Expression 21]

Here, the real axis component is generally called an I-axis signal and the imaginary axis component is called a Q-axis signal. When this modulated signal is received and subjected to quadrature demodulation at the local frequency ωC for frequency conversion, the quadrature demodulated I-axis output SIR is expressed as follows.
[0066]
[Expression 22]

When this orthogonal demodulated I-axis output SIR is passed through a low-pass filter to remove the high frequency component 2ωC, the output SIRF is
[0067]
[Expression 23]

Thus, the orthogonal PSK, that is, the I-axis signal of the QPSK signal can be demodulated.
[0068]
However, as in the above description, in this case as well, the local oscillation frequency in quadrature demodulation is ωC which is the same as the carrier frequency, so this local oscillation frequency signal is radiated from the receiver into the air and transmitted to other nearby receivers. Give interference. Therefore, when the local oscillation frequency of the receiver is set to ωC + ωO as described above, the I-axis output SIR of the quadrature demodulation is as follows.
[0069]
[Expression 24]

When this orthogonal demodulated I-axis output SIR is passed through a low-pass filter to remove the high frequency component 2ωC, the output SIRF is
[0070]
[Expression 25]

Thus, the I-axis output of the orthogonal PSK, that is, the QPSK signal is obtained.
[0071]
Next, the local oscillation frequency is set to ωC −ωO which is lower than the carrier frequency of the desired channel by ωO. The frequency conversion output SIL in this case is as follows.
[0072]
[Equation 26]

When this orthogonal demodulated I-axis output SIL is passed through a low-pass filter to remove the high frequency component 2ωC, the output SILF is
[0073]
[Expression 27]

It becomes. This quadrature demodulated I-axis output SIRh is passed through a low-pass filter to remove the high frequency component 2ωC to obtain an output SIRFh.
[0074]
By the way, a signal to be demodulated in an adjacent channel equidistant from the local oscillation frequency of reception is as follows. When the carrier frequency is represented by ωCh, the signal of the upper adjacent channel is ωCh = ωC + 2ωO. Therefore, when the local oscillation frequency is ωC + ωO, the orthogonal demodulated I-axis output SIRh is as follows.
[0075]
[Expression 28]

When this orthogonal demodulated I-axis output SIRh is passed through a low-pass filter to remove the high frequency component 2ωC, the output SIRFh becomes
[0076]
[Expression 29]

Thus, an orthogonal PSK, that is, a QPSK signal existing in the same band as the desired channel is generated.
[0077]
On the other hand, the signal of the adjacent channel on the lower side is represented by ωCl = ωC−2ωO when the carrier frequency is represented by ωCl. Therefore, when the local oscillation frequency is set to ωC + ωO as described above, the reception side orthogonal demodulation I-axis output SIRl Is as follows.
[0078]
[30]

When this orthogonal demodulated I-axis output SIRl is passed through a low-pass filter to remove the high frequency component 2ωC, the output SIRFl is
[0079]
[31]

Thus, an orthogonal PSK, that is, a QPSK signal is generated at the same frequency as the desired channel.
[0080]
Next, when the local oscillation frequency of the receiver is set to ωC + ωO as described above and the phase is delayed by π / 2, the quadrature demodulated Q-axis output SQR is obtained as follows.
[0081]
[Expression 32]

When this orthogonal demodulated Q-axis output SQR is passed through a low-pass filter to remove the high frequency component 2ωC, the output SQRF is
[0082]
[Expression 33]

Thus, an orthogonal PSK, that is, a Q-axis output of a QPSK signal is obtained.
[0083]
Next, consider a case where the phase is delayed by π / 2 when the local oscillation frequency is set to ωC −ωO which is lower than the carrier frequency of the desired channel by ωO. The quadrature demodulated Q-axis output SQL in this case is as follows.
[0084]
[Expression 34]

When this orthogonal demodulated Q-axis output SQL is passed through a low-pass filter to remove the high frequency component 2ωC, the output SQLLF is
[0085]
[Expression 35]

Thus, an orthogonal PSK signal Q-axis output having a polarity different from that of SQRF is obtained.
[0086]
Next, the orthogonal demodulated Q-axis output is analyzed for the adjacent channel. When the carrier frequency is represented by ωCh, the signal of the upper adjacent channel is ωCh = ωC + 2ωO. Therefore, when the local oscillation frequency is set to ωC + ωO, the quadrature demodulation Q-axis output SQRh of the upper channel is as follows: become.
[0087]
[Expression 36]

When this frequency conversion output SQRh is passed through a low-pass filter to remove the high frequency component 2ωC, the output SQLLFh becomes
[0088]
[Expression 37]

Thus, an orthogonal PSK that exists in the same band as the desired channel, that is, a QPSK signal Q-axis output is generated.
[0089]
Similarly, the processing is performed on the signal of the lower adjacent channel. Since the carrier frequency ωCl is ωCl = ωC −2ωO, the quadrature demodulated Q-axis output SQRl at the pole oscillation frequency ωC + ωO is as follows.
[0090]
[Formula 38]

When this orthogonal demodulated Q-axis output SQRl is passed through a low pass filter to remove the high frequency component 2ωC, the output SQRFl is
[0091]
[39]

Thus, an orthogonal PSK, that is, a QPSK signal Q-axis output is generated at a frequency 3ωO away from the desired channel.
[0092]
Next, when the local oscillation frequency is ωC−ωO, the orthogonal demodulation Q-axis output SQR of the adjacent channel is as follows. Since the carrier frequency ωCh of the signal of the upper adjacent channel is ωCh = ωC + 2ωO, the orthogonal demodulation Q-axis output SQRh at the local oscillation frequency ωC−ωO is as follows.
[0093]
[Formula 40]

When this orthogonal demodulated Q-axis output SQRh is passed through a low-pass filter to remove the high frequency component 2ωC, the output SQRFh is
[0094]
[Expression 41]

Thus, an orthogonal PSK, that is, a QPSK signal Q-axis output existing in a band 3ωO away from the desired channel is generated.
[0095]
Similarly, the processing is performed on the signal of the lower adjacent channel. The carrier frequency ωCl is ωCl = ωC −2ωO. The local oscillation frequency of the receiver is ωC −ωO, and the quadrature demodulated Q-axis output SQRl is as follows.
[0096]
[Expression 42]

When this orthogonal demodulated Q-axis output SQRl is passed through a low pass filter to remove the high frequency component 2ωC, the output SQRFl is
[0097]
[Expression 43]

Thus, an orthogonal PSK, that is, a QPSK signal Q-axis output is generated at the same frequency as the desired channel.
[0098]
The above is summarized as follows.
(44)

[0099]
[Equation 45]

[0100]
As can be seen from the above formula, the desired channel is commonly included in the outputs of the two orthogonal demodulation circuits on the I-axis side, as described above. It can also be seen that on the Q-axis side, the desired channel is commonly included in the opposite phase in the outputs of the two orthogonal demodulation circuits. The third embodiment of the present invention is realized based on this principle.
[0101]
(Embodiment 4)
FIG. 4 shows the configuration of the fourth embodiment of the present invention. In FIG. 4, 1 is an antenna for receiving a received signal, 2 and 3 are first and second frequency conversion circuits that receive the received signal, and 4 is a radio signal having upper and lower channels adjacent to the radio carrier frequency of the received signal. A frequency intermediate between the carrier wave frequency is generated, the upper frequency of the two upper and lower frequencies is supplied as a frequency input for conversion of the first frequency conversion circuit 2, and the lower frequency is supplied to the second frequency conversion circuit 3. A local frequency signal generating circuit that is supplied as a frequency input for conversion, 9A is a first bandpass filter that shapes the output of the first frequency conversion circuit 2, and 10A is a digital signal that outputs the output of the first bandpass filter 9A. A first A / D converter for converting into a second frequency band, 9B is a second band pass filter for shaping the waveform of the output of the second frequency conversion circuit 3, and 10B is a second band pass filter. A second A / D converter for converting the output of the filter 9B into a digital signal; 6D, a first frequency offset circuit for removing the frequency offset included in the output of the first A / D converter 10A; 6E is a second frequency offset circuit that removes the frequency offset contained in the output of the second A / D converter 10B, and 7C performs a minute frequency conversion to transfer the offset amount to each frequency offset circuit 6D, 6E. The offset frequency generation circuit 5C to be supplied is a common wave extraction circuit for extracting components common to both the outputs of the first frequency offset circuit 6D and the second frequency offset circuit 6E, and 8C is a common wave extraction circuit 5C. It is a filter that removes unnecessary frequency components remaining in the output.
[0102]
Next, the operation of the fourth embodiment will be described. In the present embodiment, the process of performing the common wave extraction and the process of performing the frequency offset in the third embodiment are replaced. That is, by preceding the process of performing frequency offset, the signal of the desired channel becomes the base signal as it is, and more stable extraction work can be expected. Further, by digitizing, the quadrature demodulation function becomes highly accurate, suitable for integration, and leads to reduction of power consumption.
[0103]
(Embodiment 5)
FIG. 5 shows the configuration of the fifth embodiment of the present invention. In FIG. 5, 1 is an antenna for receiving a received signal, 11 and 12 are first and second quadrature demodulation circuits that receive the received signal, and 4A is a radio signal having upper and lower channels adjacent to the radio carrier frequency of the received signal. A frequency intermediate between the carrier wave frequency is generated, the upper frequency of the two upper and lower wave frequencies is supplied as a conversion frequency input of the first orthogonal demodulation circuit 2, and the lower frequency is supplied to the second orthogonal demodulation circuit 3. The local frequency signal generation circuit 5D supplied as a conversion frequency input of the first extracts a component that is present in common to both the I output of the first quadrature demodulation circuit 11 and the I output of the second quadrature demodulation circuit 12. Common wave extraction circuit 5E is a second common wave extraction circuit that extracts components that are common to both the Q output of the first orthogonal demodulation circuit 11 and the polarity inversion output of the Q output of the second orthogonal demodulation circuit 12. Times , 6F is a first frequency offset circuit for removing the frequency offset remaining in the I-side output extracted by the first common wave extraction circuit 5D, and 6G is the Q-side output extracted by the second common wave extraction circuit 5E. A second frequency offset circuit for removing the remaining frequency offset, 7D performs a minute frequency conversion and supplies an offset amount to the frequency offset circuits 6F and 6G, and 8D represents a first frequency offset circuit. A first filter for removing unnecessary frequency components remaining at the output of 6F, and 8E a second filter for removing unnecessary frequency components remaining at the output of the second frequency offset circuit 6G.
[0104]
Next, the operation of the fifth embodiment will be described. In the present embodiment, the present invention is embodied for four-value PSK, that is, QPSK in digital modulation. According to the above description by the mathematical formula, the reception signal obtained from the antenna 1 is supplied to the first quadrature demodulation circuit 11 and the second quadrature demodulation circuit 12, and is supplied from the local frequency signal generation circuit 4A to two different channels, that is, channels. By separately supplying upper and lower frequencies comparable to the median between them to the first quadrature demodulator circuit 11 and the second quadrature demodulator circuit 12, 4 signals for the desired channel and the three signals of the upper channel and the lower channel respectively. Two output signals are produced. According to the mathematical expression expansion, the signal component that exists in common in the first quadrature demodulation circuit 11 and the second quadrature demodulation circuit 12 is only the signal of the desired channel, the I-axis side is a balanced component, and the Q-axis side is It can be extracted as a differential component. Accordingly, by supplying the balanced component on the I axis side to the common wave extracting circuit 5D and the differential component on the Q axis side to the common wave extracting circuit 5E, the I axis and Q axis signals of the desired channel can be obtained. Since the frequency offset of ωO remains in the outputs of the common wave extraction circuits 5D and 5E, the offset frequency generation circuit 7D performs minute frequency conversion, and the offset amount is removed by the frequency offset circuits 6F and 6G. Further, unnecessary frequency components generated in this process are removed by the filters 8D and 8E, and then supplied as baseband signals to the baseband signal processing unit.
[0105]
(Embodiment 6)
FIG. 6 shows the configuration of the sixth embodiment of the present invention. In FIG. 6, reference numeral 1 denotes an antenna that receives a received signal, 11 and 12 are first and second orthogonal demodulation circuits that receive the received signal, and 4A is a radio that the upper and lower channels adjacent to the radio carrier frequency of the received signal have. A frequency intermediate between the carrier wave frequency is generated, the upper frequency of the two upper and lower frequencies is supplied as a conversion frequency input of the first orthogonal demodulation circuit 11, and the lower frequency is supplied to the second orthogonal demodulation circuit 12. The local frequency signal generating circuits 6H and 6I supplied as conversion frequency inputs of the first and second circuits remove first and second frequency offset components commonly included in the I and Q outputs of the quadrature demodulation circuits 11 and 12, respectively. An offset frequency generation circuit 7E performs minute frequency conversion and supplies an offset amount to the frequency offset circuits 6H and 6I. Reference numeral 5F denotes a first common wave extraction circuit that extracts components that are commonly present in both the I output of the first frequency offset circuit 6H and the I output of the second frequency offset circuit 6I, and 5G denotes a first frequency offset circuit. The second common wave extraction circuit 8F and 8G extract components that are present in common to both the Q output of 6H and the polarity inversion output of the Q output of the second frequency offset circuit 6I. The common wave extraction circuits 5F and 5G These are first and second filters that remove unnecessary frequency components remaining in the output.
[0106]
Next, the operation of the sixth embodiment will be described. In the present embodiment, the process of performing common wave extraction and the process of performing frequency offset in the fifth embodiment are replaced. That is, by preceding the process of performing frequency offset, the signal of the desired channel becomes the base signal as it is, and more stable extraction work can be expected.
[0107]
(Embodiment 7)
FIG. 7 shows the configuration of the seventh embodiment of the present invention. In FIG. 7, 1 is an antenna for receiving a received signal, 11 and 12 are first and second quadrature demodulation circuits that receive the received signal, and 4A is a radio signal having upper and lower channels adjacent to the radio carrier frequency of the received signal. A frequency intermediate between the carrier wave frequency is generated, the upper frequency of the two upper and lower frequencies is supplied as a conversion frequency input of the first orthogonal demodulation circuit 11, and the lower frequency is supplied to the second orthogonal demodulation circuit 12. The local frequency signal generation circuits 9C and 9D, which are supplied as conversion frequency inputs of the first and second band-pass filters 10C and 10D, which respectively shape the I and Q outputs of the first quadrature demodulation circuit 11, respectively. First and second A / D converters 9E and 9F for converting the outputs of the first and second bandpass filters 9C and 9D into digital signals are second Third and fourth bandpass filters 10E and 10F for waveform shaping the I output and Q output of the quadrature demodulation circuit 12, respectively, convert the outputs of the third and fourth bandpass filters 9E and 9F into digital signals. The third and fourth A / D converters 5H are first common wave extraction circuits that extract components that are commonly present in the I outputs of the first and third A / D converters 10C and 10E. A second common wave extraction circuit for extracting a common component in both the Q output of the second A / D converter 10D and the polarity inversion output of the Q output of the fourth A / D converter 10E; A first frequency offset circuit for removing the frequency offset remaining in the I-side output extracted by one common wave extraction circuit 5H, and 6K a frequency offset remaining in the Q-side output extracted by the second common wave extraction circuit 5I Minutes The second frequency offset circuit to be left, 7F performs an minute frequency conversion and supplies an offset amount to the frequency offset circuits 6J and 6K, and 8H remains at the output of the first frequency offset circuit 6J. A first filter 8I for removing unnecessary frequency components, and a second filter 8I for removing unnecessary frequency components remaining at the output of the second frequency offset circuit 6K.
[0108]
Next, the operation of the seventh embodiment will be described. In the present embodiment, the outputs of the two quadrature demodulation circuits 11 and 12 in the fifth embodiment are quantized by A / D converters 10C to 10F, and equivalent to the fifth embodiment using digital arithmetic. That is, common wave extraction, frequency offset and filtering are performed. Common wave extraction and filtering can be performed using digital filter technology, and frequency offset can be achieved using digital quadrature modulation.
[0109]
(Embodiment 8)
FIG. 8 shows the configuration of the eighth embodiment of the present invention. In FIG. 8, 1 is an antenna for receiving a received signal, 11 and 12 are first and second quadrature demodulation circuits that receive the received signal, and 4A is a radio of the upper and lower channels adjacent to the radio carrier frequency of the received signal. A frequency intermediate between the carrier wave frequency is generated, the upper frequency of the two upper and lower frequencies is supplied as a conversion frequency input of the first orthogonal demodulation circuit 11, and the lower frequency is supplied to the second orthogonal demodulation circuit 12. The local frequency signal generation circuits 9C and 9D, which are supplied as conversion frequency inputs of the first and second band-pass filters 10C and 10D, which respectively shape the I and Q outputs of the first quadrature demodulation circuit 11, respectively. First and second A / D converters 9E and 9F for converting the outputs of the first and second bandpass filters 9C and 9D into digital signals are second Third and fourth bandpass filters 10E and 10F for waveform shaping the I output and Q output of the quadrature demodulation circuit 12, respectively, convert the outputs of the third and fourth bandpass filters 9E and 9F into digital signals. The third and fourth A / D converters 6L are frequency offset circuits for removing frequency offsets remaining in the I and Q outputs of the A / D converters 10C to 10F, and 7G performs minute frequency conversion. An offset frequency generating circuit that supplies an offset amount to each frequency offset circuit 6L, 5J is a first common wave extraction circuit that extracts components that are commonly present in the I output of the frequency offset circuit 6L, and 5K is a frequency offset circuit 6L. A second common wave extraction circuit for extracting a component common to both the Q output and the polarity inversion output of the Q output, A first filter for removing unnecessary frequency components remaining in the I output extracted by the wave extracting circuit 5J, and a second filter for removing unnecessary frequency components remaining in the Q output of the second common wave extracting circuit 5K. It is.
[0110]
Next, the operation of the eighth embodiment will be described. In the present embodiment, the process of performing the common wave extraction and the process of performing the frequency offset in the seventh embodiment are replaced. That is, by preceding the process of performing frequency offset, the signal of the desired channel becomes the base signal as it is, and more stable extraction work can be expected. Further, by digitizing, the quadrature demodulation function becomes highly accurate, suitable for integration, and leads to reduction of power consumption.
[0111]
(Embodiment 9)
FIG. 9 shows the configuration of the ninth embodiment of the present invention. In the present embodiment, a correlator 13 for calculating cross-correlation is used instead of the common wave extraction circuit 5B in the third embodiment shown in FIG.
[0112]
Therefore, according to the present embodiment, since the common wave extraction is performed by the digital filter technique, using the correlator 13, even if the polarities of the components included in common are different, only the polarity of the correlation coefficient is inverted. Thus, the amplitude is secured.
[0113]
The present embodiment can be similarly applied to the fourth, seventh, and eighth embodiments.
[0114]
(Embodiment 10)
FIG. 10 shows the configuration of the tenth embodiment of the present invention. In the present embodiment, the frequency conversion circuit for inputting the reception signal in the first embodiment shown in FIG. 1 is only the first frequency conversion circuit 2, and after the frequency conversion by the first frequency conversion circuit 2, The second frequency conversion circuit 15 supplied with a frequency corresponding to the inter-channel frequency 2ωO from the local frequency signal generation circuit 4B obtains the frequency conversion output on the side where the frequency conversion is not performed by the first frequency conversion circuit 2. The two frequency conversion outputs necessary for extracting the desired channel by the common wave extraction circuit 5L are ensured.
[0115]
Therefore, according to the present embodiment, by using both the outputs of the first frequency conversion circuit 2 and the second frequency conversion circuit 15, the first and second frequency conversions in the first embodiment. Since it matches the two outputs when using circuits 2 and 3, only one set of high-frequency circuits for the carrier frequency can be used, reducing not only the space required for the circuit but also power consumption. Can do.
[0116]
Note that this embodiment can be applied to the second embodiment as well.
[0117]
(Embodiment 11)
FIG. 11 shows the configuration of the eleventh embodiment of the present invention. In the present embodiment, only the first frequency conversion circuit 2 is used as the frequency conversion circuit for inputting the reception signal in the third embodiment shown in FIG. Only the band-pass filter 9C and the A / D converter 10C that receive the output, and after the A / D conversion by the A / D converter 10C, the digital frequency supplied with a frequency corresponding to the interchannel frequency 2ωO from the digital frequency generation circuit 17 By performing the digital frequency conversion by the conversion circuit 16, the frequency conversion output on the side where the frequency conversion is not performed by the first frequency conversion circuit 2 is obtained, and two frequencies necessary for the desired channel extraction by the common wave extraction circuit 5M are obtained. The conversion digital output is ensured.
[0118]
Therefore, according to the present embodiment, by using both the output of the first frequency conversion circuit 2 A / D converted by the A / D converter 10C and the output of the digital frequency conversion circuit 16, the third embodiment Since it matches the two outputs when the first and second frequency conversion circuits 2 and 3 are used, only one set of high-frequency circuits for the carrier frequency can be used, and only the space required for the circuit In addition, power consumption can be reduced.
[0119]
Note that this embodiment can also be applied to the fourth embodiment.
[0120]
(Embodiment 12)
FIG. 12 shows the configuration of the twelfth embodiment of the present invention. In this embodiment, only one orthogonal demodulation circuit 11 is used as the orthogonal demodulation circuit for inputting the reception signal in the fifth embodiment shown in FIG. 5, and two outputs of the orthogonal demodulation circuit 11 are used as local frequency signals. Frequency conversion is performed by the frequency conversion circuit 15A supplied with a frequency corresponding to the inter-channel frequency 2ωO from the generation circuit 4B to obtain a frequency conversion output on the side where the orthogonal demodulation is not performed, and each common wave extraction circuit 5N and Two quadrature demodulation outputs necessary for extracting a desired channel by 5P are secured.
[0121]
Therefore, according to the present embodiment, by using both the orthogonal demodulation circuit 11 and the output of the frequency conversion circuit 15A, the first and second orthogonal demodulation circuits 11 and 12 in the fifth embodiment are used. Therefore, only one set of high frequency circuits for the carrier frequency can be used, and not only the space required for the circuit but also power consumption can be reduced.
[0122]
Note that this embodiment can be applied to the sixth embodiment as well.
[0123]
(Embodiment 13)
FIG. 13 shows the configuration of the thirteenth embodiment of the present invention. In the present embodiment, the orthogonal demodulation circuit for inputting the received signal in the seventh embodiment shown in FIG. 7 is only one orthogonal demodulation circuit 11 and the quantization means is also one bandpass filter 9D, 9E and Only the A / D converters 10D and 10E are used, and after the A / D conversion by the A / D converters 10D and 10E, the digital frequency conversion circuit 16A to which the frequency corresponding to the interchannel frequency 2ωO is supplied from the digital frequency generation circuit 17A. By performing digital frequency conversion, the orthogonal frequency demodulating circuit 11 obtains the frequency converted output on the side not subjected to quadrature demodulation, and secures two orthogonal demodulated outputs necessary for extracting the desired channel by the common wave extracting circuits 5Q and 5R. It is what you do.
[0124]
Therefore, according to the present embodiment, the output of the quadrature demodulation circuit 11 is A / D converted by the A / D converters 10D and 10E and the output of the digital frequency conversion circuit 16A is used together, so that the seventh embodiment Since the first and second quadrature demodulation circuits 11 and 12 in the configuration coincide with the two outputs, only one set of high-frequency circuits for the carrier frequency can be used, and the space required for the circuit In addition, power consumption can be reduced.
[0125]
Note that this embodiment can be similarly applied to the eighth embodiment.
[0126]
(Embodiment 14)
FIG. 14 shows the configuration of the fourteenth embodiment of the present invention. This embodiment relates to the improvement of the common wave extraction circuit in the first embodiment shown in FIG. In FIG. 14, 1 is an antenna, 2 is a first frequency conversion circuit, 3 is a second frequency conversion circuit, 4 is a local frequency signal generation circuit, 5 is a common wave extraction circuit, 8 is a filter, The configuration is the same as that of the embodiment.
[0127]
20 indicates a specific configuration of the reception input unit, 21 is an input line that receives the output of the first frequency conversion circuit 2, 22 is an input line that receives the output of the second frequency conversion circuit 3, and 23 Reference numerals 24 and 24 denote integrating circuits that also serve as low-pass filters that receive the outputs of the first and second frequency conversion circuits 3 and 4 through the input lines 21 and 22, respectively. Reference numerals 25 and 26 denote first and second buffer amplifiers that receive the outputs of the integrating circuit 23 and the integrating circuit 24, respectively. Reference numerals 27 and 28 denote first and second transformers that receive the outputs of the first and second buffer amplifiers 25 and 26 at one end of the primary coil, respectively. The other ends of the primary coils of the first and second transformers 27 and 28 are both grounded in an alternating current manner, and the secondary coil connects the same polarity in parallel with each other and has one end having the same polarity as the primary coil. The connection point 29 is an output, and the other end is grounded. Reference numeral 30 denotes a third buffer amplifier having the connection point 29 connected to the input, and the output 31 is supplied to the frequency offset circuit 6 in the next stage as the output of the common wave extraction circuit 5.
[0128]
Next, the operation of the common wave extraction circuit 5 in the fourteenth embodiment will be described. From the first frequency conversion circuit 2 and the second frequency conversion circuit 3, the common wave eD of the desired wave signal component and the adjacent channel wave signal component eU are obtained. Regarding the adjacent channel wave signal component, the component obtained from the first frequency conversion circuit 2 and the component obtained from the second frequency conversion circuit 3 have different center frequencies. Is represented as eU1, and the component obtained from the second frequency conversion circuit 3 is represented as eU2. That is, the signal obtained from the first frequency conversion circuit 2 is eD + eU1, and the signal obtained from the second frequency conversion circuit 3 is eD + eU2. The first frequency conversion circuit 2 and the second frequency conversion circuit 3 may contain unnecessary components having a high frequency in addition to these signals, and these high frequency components also serve as a low-pass filter. It is reduced by the integration circuit 23 and the integration circuit 24.
[0129]
The signal eD + eU1 obtained from the first frequency conversion circuit 2 that has passed through the integration circuit 23 and the integration circuit 24 that also serves as the low-pass filter, and the signal eD + eU2 obtained from the second frequency conversion circuit 3, respectively. It is supplied corresponding to the buffer amplifiers 25 and 26. The buffer amplifiers 25 and 26 have a low output impedance. The signal eD + eU1 obtained from the first frequency conversion circuit 2 through the buffer amplifiers 25 and 26 and the signal eD + eU2 obtained from the second frequency conversion circuit 3 are supplied to the primary coils of the transformers 27 and 28, respectively. The The winding ratio of the secondary coil to the primary coil of the transformers 27 and 28 is 1. As a result, the secondary coils of the transformers 27 and 28 generate the signal eD + eU1 obtained from the first frequency conversion circuit 2 and the signal eD + eU2 obtained from the second frequency conversion circuit 3, respectively. To do.
[0130]
Here, since the terminals of the secondary coils of the transformers 27 and 28 are connected in parallel with the polarity of the primary coil, the signal eD + eU1 obtained from the first frequency conversion circuit 2 generated in the secondary coil. As for the common component of the components of the signal eD + eU2 obtained from the second frequency conversion circuit 3, that is, the desired wave signal component eD, there is no problem that the outputs of the secondary coils collide with each other. That signal is obtained. On the other hand, the component eU1 obtained from the first frequency conversion circuit 2 generated in the secondary coil of the transformer 27 and the component eU2 obtained from the second frequency conversion circuit 3 generated in the secondary coil of the transformer 28 are Since the components are different in frequency, they flow into each other's secondary coils. At this time, the input impedance of the transformer viewed from the secondary coil is equal to the output impedance of the signal source connected to the primary coil. However, as described above, the buffer amplifiers 25 and 26 serving as the signal sources have the output impedance. Is set to a very low value, the component eU1 obtained from the first frequency conversion circuit 2 generated in the secondary coil of the transformer 27, and the component other than the common wave component, and generated in the secondary coil of the transformer 28. The component eU2 obtained from the second frequency conversion circuit 3 is reduced by this low impedance.
[0131]
In general, the buffer amplifier can be realized by using an emitter follower by a transistor, and when this is used, the output impedance of the buffer amplifier by the connection shown in FIG. 14 is several ohms or less. This principle will be described with reference to FIG. In FIG. 15, the transformer is composed of two-wire L1 and L2, and the coil L1 is a primary coil and the coil L2 is a secondary coil.
[0132]
The voltage and current at each coil terminal are set as follows. That is, the primary current is I1, the secondary current is I2, the voltage generated between the terminals of the primary coil L1 is V1, and the voltage generated between the terminals of the secondary coil L2 is V2. Also, let M be the mutual inductance between the primary coil L1 and the secondary coil L2. At this time, when the load Z is connected to the secondary coil L2, the input impedance Zin viewed from the terminal of the primary coil L1 is expressed by the following equation (1). ω is the angular frequency, L1 L2 · M ² Is assumed to hold.
[0133]
[Equation 46]

Here, when the load Z is short-circuited, that is, the input impedance Zin when Z = 0 is zero as follows.
[0134]
[Equation 47]

[0135]
Next, when the load Z is opened, that is, the input impedance Zin at Z = ∞ is
[0136]
[Formula 48]

Thus, the impedance is simply due to the inductance of only the primary coil.
[0137]
Thus, the input impedance of the primary side coils of the transformers 27 and 28 is governed by the load of the secondary side coil.
[0138]
Returning to FIG. 14, when the principle according to FIG. 15 is applied, the loads of the buffer amplifiers 25 and 26 are short-circuited in the primary coils of the transformers 27 and 28, and the input impedances of the secondary coils of the transformers 27 and 28 are zero (short-circuited). State). Therefore, the signal currents iU1 and iU2 in FIG. 14 do not induce a voltage between the terminals of each secondary coil.
[0139]
Normally, when driving a transformer, the signal for the transformer is handled by current, and a magnetic flux proportional to the product of the current and the inductance of the primary coil is generated in the magnetic core of the transformer, and the rate of time change of this magnetic flux Depending on the (differential coefficient), a voltage is induced in the secondary coil. If the potential induced at the terminal of the secondary coil L2 is set to e2, it can be defined as follows.
[0140]
[Formula 49]

[0141]
That is, in this case, since the signal source for driving the transformer is a current source, its output impedance is ∞, and when viewed from the secondary coil side, as described above, it depends on the inductance of only the secondary coil. It is determined by the impedance. One of the features of the present embodiment is that, unlike this normal method, the transformer is driven by a voltage source.
[0142]
Next, the integrators 23 and 24 that also serve as the low-pass filter in FIG. 14 will be briefly described. The integrators 23 and 24 have an integral proportionality factor of 1 / C, where C is the integration capacity. However, when the input signal can be expressed as a sine wave, if the angular frequency is ω, the integral proportionality coefficient is 1 / ωC and exhibits frequency characteristics. This frequency characteristic has a purpose of canceling out the fact that the differential proportionality coefficient ωL appears in the differential output when the differential action of the transformers 27 and 28, that is, the inductance is L, and appears in the differential output. That is, the overall frequency characteristics from the first frequency conversion circuit 2 and the second frequency conversion circuit 3 to the common wave extraction output are flattened. Assuming that the frequency characteristic is flat in the frequency range of the signal targeted for other circuit elements, the total frequency characteristic H from the first frequency conversion circuit 2 and the second frequency conversion circuit 3 to the common wave extraction output is Expressed by the equation, the frequency variable ω disappears and becomes flat.
[0143]
[Equation 50]

[0144]
As described above, according to the present embodiment, in the common wave extraction circuit that is one of the components of the receiving circuit, the signal source that conventionally drives the transformer is used as the current source, and the transformer By connecting the secondary coils in parallel, the impedance of the transformer can be increased only for the in-phase signal that is a common wave or the signal of the opposite phase, depending on the polarity of the connection of the secondary coil of the transformer. For non-common waves, the impedance effect is close to zero, and the difference in the circuit between the common wave and the non-common wave, which could only be at most 2: 1 in the past, is at least double that of the conventional wave. It is possible to obtain a removal action that is not possible in the past.
[0145]
(Embodiment 15)
FIG. 16 shows the configuration of the fifteenth embodiment of the present invention. The present embodiment is a modification of the fourteenth embodiment shown in FIG. 14, and the same reference numerals are given to common elements. The difference from the fourteenth embodiment is that the input line 21 that receives the output of the first frequency conversion circuit 2 and the input line 22 that receives the output of the second frequency conversion circuit 3 each have a first input. The first and second non-common wave signal removal circuits 46 and 47 are connected to the first and second non-common wave signal removal circuits 46 and 47, and the first and second non-common wave signal removal circuits 46 and 47 supply their outputs to the common wave extraction circuit 5n. The input line 21 that receives the output of the first frequency conversion circuit 2 and the input line 22 that receives the output of the second frequency conversion circuit 3 are also connected to a balance monitoring circuit 43 that uses the respective inputs as comparison signal inputs. . The output 31 a of the common wave signal extraction circuit 5 n is connected to the frequency offset circuit 6 and supplied as a third input of the balance monitoring circuit 43. The other outputs of the common wave signal extraction circuit 5n are supplied to the first and second non-common wave signal detection circuits 41 and 42, respectively. The first and second non-common wave signal detection circuits 41 and 42 include an input line 21 that receives the output of the first frequency conversion circuit 2 and an input line 22 that receives the output of the second frequency conversion circuit 3. 2 and the output thereof is supplied to the first and second synthesis circuits 44 and 45 together with the output of the balance monitoring circuit 43, respectively. The outputs of the first and second synthesis circuits 44 and 45 are supplied as second inputs of the first and second non-common wave signal removal circuits 46 and 47, respectively. The other configurations are the same as those in FIG. 14 except that the common wave extraction circuit in FIG.
[0146]
Next, the operation of the present embodiment will be described. Similarly to FIG. 14, the signal eD + eU1 is supplied from the first frequency conversion circuit 2, and the signal eD + eU2 is obtained from the second frequency conversion circuit 3. The outputs of the first frequency conversion circuit 2 and the second frequency conversion circuit 3 are supplied corresponding to the first and second non-common wave signal removal circuits 46 and 47, respectively. Here, subtraction is performed at a second input described later, and the output is supplied to the common wave signal extraction circuit 5n. These inputs to the common wave signal extraction circuit 5n are basically nothing but the signal eD + eU1 on the first frequency conversion circuit 2 side and the signal eD + eU2 on the second frequency conversion circuit 3 side. Therefore, the common wave extraction circuit 5n extracts the common wave signal eD as specifically described as the common wave signal extraction circuit 5 in the fourteenth embodiment shown in FIG. However, as is apparent from the example shown in FIG. 14, the common wave extraction circuit 5n cannot completely remove the non-common wave signal. That is, if the coupling degree between the primary coil and the secondary coil of the transformers 27 and 28 in the common wave extraction circuit 5n is incomplete, or if the output impedance of the amplifier 25 or 26 that drives the transformer is not sufficiently low, The ability to remove non-common wave components becomes insufficient. Therefore, in the present embodiment, the extracted common wave signal output 31a is fed back and compared with the signal eD + eU1 on the first frequency conversion circuit 2 side or the signal eD + eU2 on the second frequency conversion circuit 3 side. This comparator is the first and second non-common wave signal detection circuits 41 and 42 described above.
[0147]
The result is an input signal from the input line 21 that receives the output of the first frequency conversion circuit 2 through the first and second synthesis circuits 44 and 45 and the input line 22 that receives the output of the second frequency conversion circuit 3. Make corrections. The circuits for applying this correction are the first and second non-common wave signal removal circuits 46 and 47. On the other hand, with respect to the common wave signal eD, the input line 21 that receives the output of the first frequency conversion circuit 2 has the signal intensity on the first frequency conversion circuit 2 side and the signal intensity on the second frequency conversion circuit 3 side. It is not guaranteed that they are equal at all times when they are obtained from the input line 22 that receives the output of the second frequency conversion circuit 3, or when viewed through the common wave extraction circuit 5n. Therefore, when there is a significant difference in the signal strength, the difference is treated as a non-common wave component, and even if there is a sufficient signal strength on one side, it is not utilized effectively. Therefore, the output of the common wave extraction circuit 5n and the midpoint between the outputs of the first and second non-common wave signal removal circuits 46 and 47 are compared, and the result is corrected by equally offsetting the entire circuit. It is valid. The part that realizes this function feeds back the balance monitoring circuit 43 and its output to the first and second non-common wave signal removal circuits 46 and 47 via the first and second synthesis circuits 44 and 45, respectively. It is a route.
[0148]
FIG. 17 is a more specific version of the fifteenth embodiment shown in FIG. 16, and like reference numerals denote like elements.
[0149]
Similarly to FIG. 16, the input line 21 that receives the output of the first frequency conversion circuit 2 and the input line 22 that receives the output of the second frequency conversion circuit 3 are the first and second input respectively. The two differential amplifiers 46a and 47a are supplied corresponding to the first and second integrating circuits 23 and 24 that also function as low-pass filters. The outputs of the first and second integrating circuits 23 and 24 are supplied to the first and second buffer amplifiers 25 and 26, respectively. The first and second buffer amplifiers 25 and 26 apply feedback from the output to the negative input side. The first and second buffer amplifiers 25 and 26 supply their outputs to one ends of primary coils of the transformers 27 and 28, respectively. The other ends of the primary coils of the transformers 27 and 28 are grounded in an alternating manner, and the secondary coil connects the same polarities in parallel and outputs a connection point 29 between one ends having the same polarity as the primary coil. The ends are at least AC grounded. The connection point 29 of the secondary coil is connected to the third buffer amplifier 30, and the third buffer amplifier 30 applies feedback from the output to the negative input side. The output 31a of the third buffer amplifier 30 is supplied to the frequency offset circuit 6 and is connected to the positive input side of the third and fourth differential amplifiers 41a and 42a. Connected to the input side. The negative input ends of the third and fourth differential amplifiers 41a and 42a are an input line 21 that receives the output of the first frequency conversion circuit 2, and an input line 22 that receives the output of the second frequency conversion circuit 3. Connected to each. The outputs of the fourth and fifth buffer amplifiers 48 and 49 are respectively coupled by the same resistor R, and the coupling point is connected to the negative input terminal of the eighth differential amplifier 50. The outputs of the third and fourth differential amplifiers 41a and 42a are connected to the positive input terminals of the sixth and seventh differential amplifiers 44a and 45a, respectively, and the negative inputs of the differential amplifiers 44a and 45a. The end is connected to the output of the eighth differential amplifier 50. The outputs of the sixth and seventh differential amplifiers 44a and 45a are connected to the negative input terminals of the first and second differential amplifiers 46a and 47a, respectively.
[0150]
The correspondence between FIG. 16 and FIG. 17 is that the non-common wave signal removal circuits 46 and 47 are the first and second differential amplifiers 46a and 47a, the common wave extraction circuit 5n is the common wave extraction circuit 5p, and the balance monitoring circuit 43, respectively. The fourth and fifth buffer amplifiers 48 and 49, the resistor R and the differential amplifier 50, and the non-common wave signal detection circuits 41 and 42 are the third and fourth differential amplifiers 41a, 42a and synthesis circuits 44 and 45 are sixth and seventh differential amplifiers 44a and 45a, respectively.
[0151]
Next, the operation of a specific example of the present embodiment will be described. Similarly to FIG. 16, the signal eD + eU1 is supplied from the first frequency conversion circuit 2, and the signal eD + eU2 is supplied from the second frequency conversion circuit 3. The outputs of the first frequency conversion circuit 2 and the second frequency conversion circuit 3 are respectively supplied to positive input terminals of differential amplifiers 46a and 47a for removing non-common wave signals. Here, a second input, which will be described later, is subtracted, and the output is supplied to the common wave extraction circuit 5p. In the common wave extraction circuit 5p, an unnecessary component having a high frequency is reduced by the integration circuit 23 or the integration circuit 24 that also serves as a low-pass filter, and is supplied to the first and second buffer amplifiers 25 and 26. The transformers 27 and 28 to which the signal eD + eU1 on the first frequency conversion circuit 2 side and the signal eD + eU2 on the second frequency conversion circuit 3 side are supplied from the buffer amplifiers 25 and 26 are shown in FIG. As described in FIG. 14, the removal residual of the non-common wave component is generated simultaneously with the extraction of the common wave signal eD. The secondary coil outputs of the transformers 27 and 28 including the residual of the non-common wave component are supplied to the positive input terminals of the differential amplifiers 41a and 42a. The differential amplifiers 41a and 42a obtain the signals of the output 21 of the first frequency conversion circuit 2 and the output 22 of the second frequency conversion circuit 3 as comparison signals, and output the common wave signal extracted almost as a common wave component. The difference from 31a is transmitted to the differential amplifiers 44a and 45a. On the other hand, the common wave extraction output 31a is fed back to the differential amplifiers 44a and 45a and compared with the signal eD + eU1 on the first frequency conversion circuit 2 side or the signal eD + eU2 on the second frequency conversion circuit 3 side. The differential amplifiers 41a and 42a are the aforementioned non-common wave signal detection circuits 41 and 42. This result is transmitted to the positive input terminals of the differential amplifiers 44a and 45a which are the synthesis circuits 44 and 45. On the other hand, with respect to the common wave signal eD, the signal strength entering the first frequency conversion circuit 2 side or the circuit gain from the output 21 to the output 31a and the signal strength entering the second frequency conversion circuit 3 side or the output 22a to the output 31a In order to obtain an output with high efficiency when there is a difference between the circuit gains up to 1 and 2, the signals of the output 21 of the first frequency conversion circuit 2 and the output 22 of the second frequency conversion circuit 3 are output by buffer amplifiers 48 and 49. After being obtained, the intermediate value by the resistor R and the common wave extraction output 31a are compared by the differential amplifier 50, and the result is compared with the output 21 of the first frequency conversion circuit 2 and the output 22 of the second frequency conversion circuit 3. Is added to the negative input terminals of the differential amplifiers 44a and 45a, which are the combining circuit 44 or 45.
[0152]
These signals synthesized by the differential amplifiers 44a and 45a are supplied corresponding to the negative input ends of the differential amplifiers 46a and 47a, respectively, and the output 21 and the second frequency of the first frequency conversion circuit 2 are supplied. Correction is applied to the output 22 of the conversion circuit 3.
[0153]
Thus, according to the present embodiment, the function of removing the non-common wave component remaining in the common wave extraction output and the signal strength or output 21 that enters the first frequency conversion circuit 2 side with respect to the common wave signal eD. When there is a difference between the circuit gain from the output to the output 31a and the signal strength entering the second frequency conversion circuit 3 side or the circuit gain from the output 22 to the output 31a, a function for removing the difference is realized. can do.
[0154]
(Embodiment 16)
FIG. 18 shows the configuration of the sixteenth embodiment of the present invention. There is QPSK as a communication method targeted by the present application, and only those shown in FIGS. 14, 16, and 17 can extract only those having the same phase, that is, an I-axis component in QPSK. In the present embodiment, signals having phases different by 180 degrees are extracted. As shown in FIG. 18, the configuration is basically the same as that of FIG. 14, and the secondary side of two transformers is used. Are connected in reverse between the two units. Except for this point, the configuration is the same as that shown in FIG. Regarding the action, in FIG. 14, the in-phase signals can be generated without interfering with each other on the secondary side, but the polarity of one of the secondary coils is reversed. The signal, that is, the Q signal in QPSK is targeted. The in-phase signals are in an opposite phase relationship to each other on the secondary coil side and are attenuated in an interfering relationship.
[0155]
(Embodiment 17)
FIG. 19 shows the configuration of the seventeenth embodiment of the present invention. The case where the negative phase signal shown in the sixteenth embodiment is targeted is applied to the receiving circuit shown in FIGS. It is a thing. In FIG. 17, the removal of the non-common wave signal component and the improvement of the balance are achieved for the in-phase signal, and in this embodiment, the common wave signal is handled as an anti-phase signal so as to obtain the same effect.
[0156]
(Embodiment 18)
FIG. 21 is a block diagram showing a configuration of a receiving circuit according to the eighteenth embodiment of the present invention. In this embodiment, the reception method is the same as that of the reception circuit according to the fifth embodiment of the present invention shown in FIG. Therefore, the same components as those in FIG. 5 are denoted by the same reference numerals, and detailed description thereof will be omitted, and the configuration unique to FIG. 21 will be described below. The local frequency signal generation circuit 4A in the fifth embodiment is provided in a parallel relationship with a desired wave carrier frequency signal generation source 32 that generates a desired wave carrier frequency signal and the desired wave carrier frequency signal generation source 32. An offset frequency signal generation source 33 for generating an offset frequency signal, a carrier frequency signal phase shift circuit 34 as means for shifting (ie, delaying) the carrier frequency signal from the desired wave carrier frequency signal generation source 32, and an offset frequency signal An offset frequency signal phase shift circuit 35, which is means for shifting the phase of the offset frequency signal from the generation source 33, a first quadrature modulator 36a, and a second quadrature modulator 36b are provided.
[0157]
The first quadrature modulator 36 a multiplies the desired wave carrier frequency signal generated by the desired wave carrier frequency signal generation source 32 by the offset frequency signal generated by the offset frequency signal generation source 33. And a second multiplier that multiplies the desired wave carrier frequency signal that has been phase shifted by the carrier frequency signal phase shift circuit 34 and the offset frequency signal that has been phase shifted by the offset frequency signal phase shift circuit 35 38a, a negative offset side local frequency output adder 51 that adds the multiplication result of the first multiplier 37a and the multiplication result of the second multiplier 38a and outputs a negative offset side local frequency (ωc−ωo), It is composed of
[0158]
The second quadrature modulator 36b multiplies the desired wave carrier frequency signal generated by the desired wave carrier frequency signal generation source 32 by the offset frequency signal after the phase shift processing by the offset frequency signal phase shift circuit 35. 3, and a fourth multiplier that multiplies the desired wave carrier frequency signal that has been phase-shifted by the carrier frequency signal phase shift circuit 34 and the offset frequency signal generated by the offset frequency signal generation source 33. 38b and a positive offset side local frequency output adder 52 that adds the multiplication result of the third multiplier 37b and the multiplication result of the fourth multiplier 38b and outputs the positive offset side local frequency (ωc + ωo). It is configured. The output of the negative offset side local frequency output adder 51 is sent to the second quadrature demodulation 12, while the output of the positive offset side local frequency output adder 52 is sent to the first quadrature demodulation 11. It has a configuration.
[0159]
Next, the operation principle and operation of the eighteenth embodiment will be described. The desired wave carrier frequency signal ωc from the desired wave carrier frequency signal generation source 32 is supplied to the carrier frequency signal phase shift circuit 34, and the phase is delayed by π / 2 in the desired wave carrier frequency signal. The offset frequency signal ωo from the offset frequency signal generation source 33 is supplied to the offset frequency signal phase shift circuit 35, and the phase is delayed by π / 2 in the offset frequency signal. Of the two multipliers 37a and 38a constituting the first quadrature modulator 36a, the first multiplier 37a includes a desired wave carrier frequency signal cosωct and an offset frequency signal from the desired wave carrier frequency signal generation source 32. The offset frequency signal cosωot from the generation source 33 is input. The phase of the second multiplier 38a is delayed by π / 2 from the desired wave carrier frequency signal sin ωct from the carrier frequency signal phase shift circuit 34 and from the desired frequency carrier phase signal sin ωct from the offset frequency signal phase shift circuit 35. The offset frequency signal sinωot is input. As a result, a frequency of ωc−ωo is obtained from the output of the negative offset side local frequency output adder 51 of the first quadrature modulator 36a as shown in the following equation.
cos ωct × cos ωot + sin ωct × sin ωot = cos (ωc−ωo) t
[0160]
Of the two multipliers 37b and 38b constituting the second quadrature modulator 36b, the third multiplier 37b includes a desired wave carrier frequency signal cosωct and an offset frequency signal from the desired wave carrier frequency signal generation source 32. An offset frequency signal sin ωot whose phase is delayed by π / 2 from the phase shift circuit 35 is input. The fourth multiplier 38b receives the desired wave carrier frequency signal sin ωct having a phase delayed by π / 2 from the carrier frequency signal phase shift circuit 34 and the offset frequency signal cos ω ot from the offset frequency signal phase shift circuit 35. The As a result, a frequency of ωc + ωo is obtained from the output of the negative offset side local frequency output adder 52 of the second quadrature modulator 36b as shown in the following equation.
cos ωct × sin ωot + sin ωct × cos ωot = sin (ωc + ωo) t
[0161]
As described above, according to the above embodiment, it is clear that the complementary local oscillation frequency required by the basic configuration of the present invention is generated and obtained as an independent output. Further, it is clear that it is not necessary to use a filter corresponding to each frequency, and it is possible to cope with the problem even if the carrier frequency of the desired signal is variable.
[0162]
(Embodiment 19)
FIG. 22 is a block diagram showing the configuration of the receiving circuit according to the nineteenth embodiment of the present invention. In this embodiment, two phase shifter groups, one quadrature modulator, two adders, and one polarity inverting circuit are used to obtain fc + fo and fc -fo. Is. As the system of this embodiment, the same system as that of the receiving circuit according to the fifth embodiment of the present invention shown in FIG. 5 is adopted. Therefore, the same components as those in FIG. 5 are denoted by the same reference numerals, and detailed description thereof will be omitted, and the configuration unique to FIG. 21 will be described below. The local frequency signal generation circuit 4A in the fifth embodiment is provided in a parallel relationship with a desired wave carrier frequency signal generation source 32 that generates a desired wave carrier frequency signal and the desired wave carrier frequency signal generation source 32. From an offset frequency signal generation source 33 that generates an offset frequency signal, a carrier frequency signal phase shift circuit 34 that is a means for shifting the carrier frequency signal from the desired wave carrier frequency signal generation source 32, and the offset frequency signal generation source 33 The offset frequency signal phase shift circuit 35, which is a means for shifting the offset frequency signal, a quadrature modulator 36a, a polarity inversion circuit 53, and a positive offset side local frequency output adder 54 are provided.
[0163]
The quadrature modulator 36a has the same configuration as the first quadrature modulator in the eighteenth embodiment, and the desired wave carrier frequency signal and the offset frequency signal generated by the desired wave carrier frequency signal generation source 32. A first multiplier 37 a that multiplies the offset frequency signal generated by the generation source 33, and the desired wave carrier frequency signal and the offset frequency signal phase shift circuit 35 that have been subjected to phase shift processing by the carrier frequency signal phase shift circuit 34. The second multiplier 38a that multiplies the offset frequency signal after the phase shift processing by the step, the multiplication result of the first multiplier 37a and the multiplication result of the second multiplier 38a, and the negative offset side local part It comprises a negative offset side local frequency output adder 51 that outputs a frequency (ωc−ωo).
[0164]
The polarity inversion circuit 53 performs polarity inversion processing on the output of the second multiplier 38a. The positive offset side local frequency output adder 54 adds the multiplication result output from the first multiplier 37a and the polarity inversion output from the polarity inversion circuit 53, and outputs the positive offset side local frequency (.omega.c + .omega.o). The output of the negative offset side local frequency output adder 51 is sent to the second quadrature demodulation 12, while the output of the positive offset side local frequency output adder 54 is sent to the first quadrature demodulation 11. It has a configuration.
[0165]
Next, the operation principle and operation of the nineteenth embodiment will be described. The desired wave carrier frequency signal ωc from the desired wave carrier frequency signal generation source 32 is supplied to the carrier frequency signal phase shift circuit 34, and the phase is delayed by π / 2 in the desired wave carrier frequency signal. The offset frequency signal ωo from the offset frequency signal generation source 33 is supplied to the offset frequency signal phase shift circuit 35, and the phase is delayed by π / 2 in the offset frequency signal.
[0166]
Of the two multipliers 37a and 38a constituting the quadrature modulator 36a, the first multiplier 37a includes a desired wave carrier frequency signal cosωct from the desired wave carrier frequency signal generation source 32 and an offset frequency signal generation source 33. To the offset frequency signal cosωot. The phase of the second multiplier 38a is delayed by π / 2 from the desired wave carrier frequency signal sin ωct from the carrier frequency signal phase shift circuit 34 and from the desired frequency carrier phase signal sin ωct from the offset frequency signal phase shift circuit 35. The offset frequency signal sinωot is input. As a result, a frequency of ωc−ωo is obtained from the output of the negative offset side local frequency output adder 51 of the quadrature modulator 36a as shown in the following equation.
cos ωct × cos ωot + sin ωct × sin ωot = cos (ωc−ωo) t
[0167]
Among the outputs of the two multipliers 37a and 38a constituting the quadrature modulator 36a, a part of the output of the second multiplier 38a is supplied to the polarity inversion circuit 53, and the inverted output thereof is supplied to the first multiplier 37a. Is output to the positive offset side local frequency output adder 54 and a frequency of ωc + ωo is generated as shown in the following equation.
cos ωct × sin ωot + (− 1) sin ωct × cos ωot = cos (ωc + ωo) t
[0168]
As described above, according to the above embodiment, it is clear that the complementary local oscillation frequency required by the basic configuration of the present invention is generated and obtained as an independent output. Further, it is clear that it is not necessary to use a filter corresponding to each frequency, and it is possible to cope with the problem even if the carrier frequency of the desired signal is variable.
[0169]
(Embodiment 20)
FIG. 23 is a block diagram showing a configuration of a receiving circuit in the twentieth embodiment of the present invention. In this embodiment, two phase shifter groups, one quadrature modulator, two adders, and one polarity inverting circuit are used to obtain fc + fo and fc -fo. Is. As the system of this embodiment, the same system as that of the receiving circuit according to the fifth embodiment of the present invention shown in FIG. 5 is adopted. Therefore, the same components as those in FIG. 5 are denoted by the same reference numerals, and detailed description thereof will be omitted, and the configuration unique to FIG. 21 will be described below. The local frequency signal generation circuit 4A in the fifth embodiment is provided in a parallel relationship with a desired wave carrier frequency signal generation source 32 that generates a desired wave carrier frequency signal and the desired wave carrier frequency signal generation source 32. From an offset frequency signal generation source 33 that generates an offset frequency signal, a carrier frequency signal phase shift circuit 34 that is a means for shifting the carrier frequency signal from the desired wave carrier frequency signal generation source 32, and the offset frequency signal generation source 33 The offset frequency signal phase shift circuit 35, which is a means for shifting the offset frequency signal, a quadrature modulator 36a, a polarity inversion circuit 53, and a positive offset side local frequency output adder 54 are provided.
[0170]
The quadrature modulator 36a has the same configuration as the first quadrature modulator in the eighteenth embodiment, and the desired wave carrier frequency signal and the offset frequency signal generated by the desired wave carrier frequency signal generation source 32. A first multiplier 37 a that multiplies the offset frequency signal generated by the generation source 33, and the desired wave carrier frequency signal and the offset frequency signal phase shift circuit 35 that have been subjected to phase shift processing by the carrier frequency signal phase shift circuit 34. The second multiplier 38a that multiplies the offset frequency signal after the phase shift processing by the step, the multiplication result of the first multiplier 37a and the multiplication result of the second multiplier 38a, and the negative offset side local part It comprises a negative offset side local frequency output adder 51 that outputs a frequency (ωc−ωo).
[0171]
The polarity inversion circuit 53 performs polarity inversion processing on the output of the second multiplier 38a. The positive offset side local frequency output adder 54 adds the multiplication result output from the first multiplier 37a and the polarity inversion output from the polarity inversion circuit 53, and outputs the positive offset side local frequency (.omega.c + .omega.o). Unlike the nineteenth embodiment, the output of the negative offset side local frequency output adder 51 is sent to the first quadrature demodulation 11, while the output of the positive offset side local frequency output adder 54 is output. Is configured to be sent to the second quadrature demodulation 12.
[0172]
Next, the operation principle and operation of the twentieth embodiment will be described. The desired wave carrier frequency signal ωc from the desired wave carrier frequency signal generation source 32 is supplied to the carrier frequency signal phase shift circuit 34, and the phase is delayed by π / 2 in the desired wave carrier frequency signal. The offset frequency signal ωo from the offset frequency signal generation source 33 is supplied to the offset frequency signal phase shift circuit 35, and the phase is delayed by π / 2 in the offset frequency signal.
[0173]
Of the two multipliers 37a and 38a constituting the quadrature modulator 36a, the first multiplier 37a includes a desired wave carrier frequency signal cosωct from the desired wave carrier frequency signal generation source 32 and an offset frequency signal generation source 33. To the offset frequency signal cosωot. The phase of the second multiplier 38a is delayed by π / 2 from the desired wave carrier frequency signal sin ωct from the carrier frequency signal phase shift circuit 34 and from the desired frequency carrier phase signal sin ωct from the offset frequency signal phase shift circuit 35. The offset frequency signal sinωot is input. As a result, a frequency of ωc−ωo is obtained from the output of the negative offset side local frequency output adder 51 of the quadrature modulator 36a as shown in the following equation.
cos ωct × cos ωot + sin ωct × sin ωot = cos (ωc−ωo) t
[0174]
Among the outputs of the two multipliers 37a and 38a constituting the quadrature modulator 36a, a part of the output of the second multiplier 38a is supplied to the polarity inversion circuit 53, and the inverted output thereof is supplied to the first multiplier 37a. Is output to the positive offset side local frequency output adder 54 and a frequency of ωc + ωo is generated as shown in the following equation.
cos ωct × sin ωot + (− 1) sin ωct × cos ωot = cos (ωc + ωo) t
[0175]
As described above, according to the above embodiment, it is clear that the complementary local oscillation frequency required by the basic configuration of the present invention is generated and obtained as an independent output. Further, it is clear that it is not necessary to use a filter corresponding to each frequency, and it is possible to cope with the problem even if the carrier frequency of the desired signal is variable.
[0176]
(Embodiment 21)
FIG. 24 is a block diagram showing a configuration of a receiving circuit according to the twenty-first embodiment of the present invention. This embodiment is intended to reduce the power of the receiving system, simplify the circuit, and reduce the power consumption in a digital modulation communication system mainly having a plurality of channels. In FIG. 24, reference numeral 61 denotes a first data input line to which data of a first reception signal obtained by a frequency conversion circuit or an orthogonal demodulation circuit is input, and 62 denotes a signal input from the first data input line 61. A first Fourier transformer 63 for performing Fourier transformation on the first Fourier transform output obtained by the first Fourier transformer 62. Reference numeral 64 denotes a second data input line to which data of the second received signal obtained by the frequency conversion circuit or the quadrature demodulation circuit is input, and reference numeral 65 denotes a Fourier signal for the signal input from the second data input line 64. A second Fourier transformer 66 performing the transformation represents a second Fourier transform output obtained by the second Fourier transformer 65.
[0177]
67 is a correlator that receives the output of each frequency component of the first and second Fourier transformers 62 and 65 for each frequency and calculates a correlation coefficient, and 68 is the first and second Fourier transformers 62 and 65. 69 is an output of the correlator 67, 70 is a weighting function unit that receives the obtained correlator output 69 and performs weighting, and 71 is an addition output of the adder 68 and an output of the weighting function unit 70. , 72 is a post-processing circuit for performing post-processing of the multiplication operation by the weight value multiplier, 73 is an inverse Fourier transformer input generated by post-processing the output of the weight value multiplier, 74 Is an inverse Fourier transformer which receives an inverse Fourier transformer input and performs an inverse Fourier transform process, and 75 is an inverse Fourier transform output.
[0178]
Next, the operation principle and operation of the twenty-first embodiment will be described. In the first to thirteenth embodiments described above, the first frequency conversion circuit 2 and the second frequency conversion circuit 3 are provided, or the first orthogonal demodulation circuit 11 and the second orthogonal demodulation circuit are provided. Or a basic configuration of whether to include one frequency conversion circuit and one orthogonal demodulation circuit. With this configuration, in the reception operation, the reception circuit can obtain the first reception signal and the second reception signal. In this embodiment, the first received signal is represented by x (t) and is input to the first data input line 61.
The second received signal is represented by y (t) and is input to the second data input line 64. The first received signal x (t) input to the first data input line 61 is input to the first Fourier transformer 62, where it is Fourier transformed to obtain a first Fourier transform output 63. Further, y (t) of the second received signal is input to the second Fourier transformer 65, where it is Fourier-transformed to obtain a second Fourier transform output 66. By the Fourier transform processing in the first and second Fourier transformers 62 and 65, the data of the input first and second received signals is converted from time axis information to frequency axis information.
[0179]
The first and second Fourier transform outputs 63 and 65 are taken into a correlator 67. The correlator 67 receives the output of the frequency components of the first and second Fourier transform outputs 63 and 66 for each frequency. A correlation coefficient is calculated. On the other hand, the first and second Fourier transform outputs 63 and 65 are input to the adder 68 separately from the correlation coefficient calculated by the correlator 67, and the outputs subjected to both Fourier transforms by the adder. The signals are added. The correlation coefficient output by the correlator 67 is input to the weighting function unit 70 where weighting processing is performed. The weighting value multiplier 71 receives the addition output of the adder 68 and the output of the weighting function unit 70 and multiplies the quantity output signal. Thereafter, the post-processing circuit 72 performs post-processing of the multiplication operation by the weight value multiplier, and the inverse Fourier transformer 74 receives the inverse Fourier transformer input 73 generated by executing this post-processing and performs the inverse Fourier transform processing. The processing data is returned from the frequency axis information to the time axis information, and a desired wave extraction result is obtained as an inverse Fourier transform output 75.
[0180]
Next, the principle of extracting the desired wave will be explained by theory. First, the theory of the suppression action for the non-desired wave when the desired wave does not arrive is shown. Undesired waves (which exist independently in time between the two signal systems) are synchronously added, and then the amplitude component is multiplied by R (R is a correlation coefficient). An arithmetic expression in the correlator is shown below.
[0181]
[Equation 51]

If the power PNO of the undesired wave is a constant value within each averaging window for calculating the correlation coefficient, the power PN of the processing output is expressed by the following equation.
PN = (R ² PNO) / 2
here,
PNO: Undesired wave power
R: correlation coefficient
It is.
[0182]
Since the correlation coefficient R is calculated using a finite averaging window, a statistical error occurs and does not match the true correlation coefficient value. If R is calculated from N independent samples, and the true correlation coefficient should be 0, the distribution of R is expressed by the probability density function of the following equation.
[0183]
[Formula 52]

From the above, the average power of the processing output is expressed by the following equation.
[0184]
[53]

[0185]
Here, assuming that the averaging window for calculating the correlation coefficient is a rectangular window of length Tc, and the length of the Hamming window when performing Fourier transform is TF, the number N of independent samples existing in the averaging window is N. Is as follows.
N = (Tc) / (TF)
Therefore, the processing output of the undesired wave when the number N is large can be expressed by the following equation.
[0186]
[Formula 54]

That is, it is proportional to 1 / N.
[0187]
Next, the suppression action with respect to the non-desired wave when the desired wave has arrived will be described. When band division is performed on the signal component, it is further possible to distinguish between a section where the desired wave signal exists and a section where the desired wave signal does not exist. The amplitude of the kth band component including the desired wave component is output by multiplying the correlation coefficient R (k) in that band. R (k) can be expressed by the following formula.
[0188]
[Expression 55]

With respect to k, if PSO (k) and PNO (k) are constant values PSO and PNO, the suppression effect of undesired waves can be obtained by the following equation.
[0189]
[Expression 56]

From this equation, it can be seen that the smaller the number of bands containing the desired wave component, the greater the effect of improving the desired / undesired wave ratio.
[0190]
Therefore, according to the present embodiment, an undesired wave is generated between the first received signal and the second received signal by using a statistical error of the correlation coefficient obtained by a finite averaging window, that is, the average time. The suppression function for this undesired wave can be realized by utilizing the property that it exists independently in time between the two signal systems and can be treated as an unbalanced signal.
[0191]
(Embodiment 22)
25 to 33 are diagrams for explaining the configuration and operating principle of a receiving circuit according to the twenty-second embodiment of the present invention. Each embodiment described so far is a method corresponding to a multiplexed digital modulation system such as an orthogonal modulation signal. This method requires two quadrature demodulators, which is not the best for reducing power and simplifying the apparatus. In the present embodiment, this point has been improved. Therefore, in this embodiment, one orthogonal demodulator is used. Therefore, secondary sampling is performed in the A / D converter to prevent aliasing on the frequency axis, and quadrature demodulated output based on the missing local complementary frequency originally required by digital signal processing from the A / D conversion output. It is configured to generate.
[0192]
FIG. 25 is a block diagram showing a configuration of the receiving circuit according to the twenty-second embodiment. In FIG. 25, 1 is an antenna that receives a received signal, 96 is a reception band filter (bandpass filter) that is a bandpass filter that shapes the waveform of the received signal in a predetermined frequency band, 11 is an orthogonal demodulator that receives the received signal, 4 is a local frequency signal generation circuit, 86 is a first low-pass filter that cuts the high frequency band of one output signal from the quadrature demodulator, and 87 is a second low frequency filter that cuts the high frequency band of the other output signal from the quadrature demodulator. , 90 is a first A / D converter for A / D converting the first low-pass filter output, 91 is a second A / D converter for A / D-converting the second low-pass filter output, Reference numeral 92 denotes a function of generating a clock having a frequency equal to or higher than the bandwidth of the received signal in the first and second A / D converters 90 and 91, and a sampling clock pulse train. A sampling signal generation source 93 having a function of adding a delay pulse train and a function of providing a sampling clock pulse train and a delay pulse train as sampling pulses of the first and second A / D converters 90 and 91; This is an arithmetic unit for extracting a desired reception channel signal from the digital output data of the first and second A / D converters 90 and 91.
[0193]
In this embodiment, the quadrature demodulator 11 receives a reception signal from the reception band filter 96 and performs frequency conversion, a first multiplier 78, a second multiplier 79, and the local frequency signal generation circuit 4. And a frequency offset circuit 98 for offsetting the local oscillation frequency signal from the input signal to the second multiplier 79 and performing frequency conversion processing on the received signal.
[0194]
Next, the operation principle and operation of the twenty-second embodiment will be described. In FIG. 25, the reception signal received by the antenna 1 passes through the reception band filter 96 to become a target in-band signal group, and then the I-axis component and the Q-axis component are extracted by the orthogonal demodulator 11. This signal is input to the first and second A / D converters 90 and 91 after removing unnecessary high frequency components by the first and second low pass filters 86 and 87. In the A / D conversion operation in the A / D converters 90 and 91, the sampling signal from the sampling signal generation source 92 is supplied to the A / D converters 90 and 91 to perform the sampling operation. Then, the digital data obtained through this sampling operation is sent to the arithmetic unit 93 for digital signal processing to obtain a baseband output. Here, if normal sampling is performed in the A / D converters 90 and 91, aliasing due to sampling is generated, and then the planned digital frequency conversion becomes impossible.
[0195]
FIG. 26 is a diagram for explaining how aliases are generated as a result of sampling by the A / D converters 90 and 91. First, a signal as shown in FIG. 26A is supplied, and when this signal is passed through a low-pass filter, a signal from which a high frequency component has been removed is obtained as shown in FIG. When this signal is sampled, aliasing occurs as shown in the A / D conversion output diagram of FIG. Therefore, in the present embodiment, means for preventing aliasing on the frequency axis that is the source of aliasing is provided. This will be described below using mathematical expressions.
[0196]
Now, assuming that the carrier frequency is fc and the QPSK subcarrier frequency is fo, the QPSK radio signal fRF is
[0197]
[Equation 57]

Can be expressed as
Here, the phase signal θ (t) is
θ (t) = 0, ± π / 2, π
It is. Consider the situation in a multi-channel communication system such as a PDC. FIG. 27 is a diagram showing a model of reception channel status (alignment status) in a multi-channel communication system. Now, as shown in FIG. 27, it is assumed that the channels are arranged at equal intervals in frequency. Further, the channel interval frequency is assumed to be fb. And if N channels pass through the input filter of the receiver, the input signal fIN is
[0198]
[Formula 58]

In this case, if each channel is in contact,
2fo = fb
So,
[0199]
[Formula 59]

Can be described.
[0200]
This signal group is subjected to frequency conversion as direct conversion. In general, when the frequency of a signal obtained by performing frequency conversion for reducing the frequency by fLO is fDC, this fDC can be expressed by the following equation.
[0201]
[Expression 60]

In the above equation, in the latter two terms, the frequency increases twice as high as the RF frequency, and is normally simply blocked by the frequency characteristics of the circuit. Therefore, the frequency fDC after the frequency conversion may be expressed as the following equation.
[0202]
[Equation 61]

[0203]
Here, some channels have fc−fLO negative. Although the frequency is negative, this means that the Q axis of the polarity of the phase rotation plane of the QPSK signal is reversed, which means that the rotation of the QPSK signal is reversed. Absent. Therefore, the signal does not disappear just because the polarity of the frequency is negative.
[0204]
Next, this signal is supplied to A / D converters 90 and 91 for digitization. In this case, the A / D converters 90 and 91 are equivalent to sampling, and their outputs are discretized. In the discretization process, signals before and after processing do not always have a one-to-one correspondence. Alias often occurs. Therefore, the A / D conversion signal is suppressed to be lower than half of the A / D conversion frequency so as not to cause aliasing, or a plurality of conversion signal sequences for A / D conversion (high-order sampling) are performed. .
[0205]
Here, the physical meaning of negative frequencies is considered. This opens the way to use the negative region of the frequency axis. The following equation is a QPSK carrier having a negative frequency. The negative signals are moved mathematically and their formulas are rewritten into time and function values.
[0206]
[62]

[0207]
FIG. 28 is a diagram showing an A / D conversion output having a negative frequency region. The physical meaning of the negative frequency domain is not different from the positive frequency domain behavior as seen from the above equation. However, expressing -fc means that fc is treated as positive, and the traveling direction on the frequency axis or the direction of the line of sight is opposite. In other words, it means that the rotation on the frequency circumference has been reversed, and the fact that the frequency is zero can be regarded as a state where it has stopped moving somewhere on the circumference. Since the QPSK operation in which θa (t) behaves at that position, the spectrum indicates the bandwidth of the QPSK information.
[0208]
For example, it is considered that the RF signal and the local signal applied to the first and second multipliers 94 and 95 are fighting in the direction of rotation in the respective frequency circles at the time of frequency conversion. In frequency reduction, each competes to give rotations in opposite directions. As the frequency approaches zero, the rotational speed decreases and finally stops rotating. As the process proceeds further, the reverse rotation speed on the local signal side is won and the rotation direction is reversed.
[0209]
From the above, in the theoretical development here, the signal spectrum that results in a negative frequency domain due to frequency conversion etc. is not expressed in the positive domain as shown in general, and the frequency axis is used positively and negatively continuously. To express. The purpose is to enable the expression that the signal itself has information consisting of a plurality of axes, such as a QPSK signal. In the conventional general expression, the frequency region is limited to the positive region, and the frequency space is narrowed by folding back the spectrum, and one degree of freedom of the expression is lost.
[0210]
On the other hand, the signal itself needs to be decomposed into a form that can be identified in orthogonal space that it forms a phase space as a function of time, that is, phase. FIG. 29 shows a method of decomposing a signal component into orthogonal components using a cosine function (cos function) and a sine function (sin function) using a phase difference of π / 2. In this figure, fI (t) is expressed by a cos function, and thus is not subject to positive or negative control on the frequency axis (an even function). Since fQ (t) is expressed by a sin function, the sign of the function value is inverted (an odd function) in the negative frequency region.
[0211]
By using the above two methods, in general, the conversion frequency (or sampling frequency) fs is creased in A / D conversion and the high frequency side is turned back to the conversion frequency fs or less, and the conversion frequency fs or more is removed. The image spectrum can be expressed as it is.
[0212]
Next, the two orthogonal signals are A / D converted. The frequency region of the two orthogonal signals is near the baseband, and the conversion speed may be at least twice that of the target signal according to Shannon's sampling theorem. FIG. 30 is a diagram showing an example of quadrature sampling when A / D converting two orthogonal signals. The configuration shown in FIG. 30 is the first and second components below the reception band filter 96 in the configuration shown in FIG. The structure up to the A / D converters 90 and 91 is shown while clarifying the signals flowing in each part. In FIG. 30, Ts represents a sampling period. In this A / D conversion operation, the sampling frequency ωs is
ωs ≧ Wo
A pair of sample strings of fI (t) and fQ (t) is formed. By this method, the signal f (t) is sampled as a point on the IQ plane, so that information such as the rotation direction of the signal can be secured and digitized.
[0213]
Here, considering the frequency offset which is the gist of the present embodiment, the configuration of FIG. 30 is as shown in FIG. That is, the local frequency is changed from ωc to ωc−ωo so that an offset frequency of ωo remains in the output signal. Since the signals fI (ωot) and fQ (ωot) supplied to the A / D converters 90 and 91 include the frequency ωo and the frequency offset ωo that are the transmission speed of the baseband signal, the roll-off rate of 0. For baseband transmission of 5 or less, it is considered to have a frequency bandwidth of 3ωo centering on the carrier frequency. Therefore, if the frequency of the sampling clock is 6ωo or more, it is necessary and sufficient. Since the signal f (t) is sampled as a point on the IQ orthogonal plane, information such as the rotation direction of the signal can be secured, and the frequency axis Positive / negative continuity is preserved and can be digitized.
[0214]
Therefore, the digital signal output of this receiving circuit can be converted into either positive or negative frequency by digital signal processing. That is, it is possible to obtain the signals fI (−ωot) and fQ (−ωot) from the signals fI (ωot) and fQ (ωot) by performing digital frequency conversion of minus 2ωo. As a result, according to the above method, only one dual orthogonal demodulator with complementary local oscillation frequencies is required, and the high-frequency circuit can be simplified to about ½ and the power consumption can be reduced.
[0215]
FIG. 32 is a diagram for explaining another sampling operation different from the orthogonal sampling (FIGS. 30 and 31) in the case of performing the A / D conversion operation described above. This is an application of sampling called Shannon secondary sampling. In this sampling method, as shown in FIG. 32, a signal fb (t) obtained by reducing the high-frequency input signal f (t) to the baseband by frequency conversion is connected to two A / D converters. When such a configuration is adopted, sampling pulses at equal time intervals as shown in FIG. 33 are obtained as conversion pulses (sampling pulses) as a two-sequence pulse train with a delay time τ. As a result, the sampled signal is sampled with a double pulse as shown in FIG. The sampling frequency is set to a value equal to or greater than the signal frequency bandwidth. That is, in the above case, since the transmission speed of the baseband signal fb (t) is ωo, the frequency bandwidth is about 3ωo when the roll-off rate is 0.5 or less. Therefore, the sampling frequency may be 3ωo. By such sampling, the phase space at the frequency of the sampled signal can extract components other than the real axis, and thus the obtained information is continuous in positive and negative on the frequency axis. However, if the delay amount is set to a value corresponding to π, only the real axis component is obtained, and a phase shift amount other than π must be selected. If this method is the frequency offset type of the present application, it is as shown in FIG.
[0216]
(Embodiment 23)
FIG. 34 and FIG. 35 are diagrams for explaining the configuration and operating principle of a receiving circuit according to the twenty-third embodiment of the present invention. This 23rd embodiment is also based on the same idea as in the 22nd embodiment, and reduces the number of quadrature demodulators to one to achieve power reduction and device simplification. It is. Therefore, secondary sampling is performed in the A / D converter to prevent aliasing on the frequency axis, and the frequency conversion output by the complementary local oscillation frequency on the missing side which is originally necessary by digital signal processing from the A / D conversion output. It is configured to generate.
[0217]
FIG. 34 is a block diagram showing a configuration of a receiving circuit according to the twenty-third embodiment. In FIG. 34, 1 is an antenna that receives a received signal, 96 is a reception band filter that is a bandpass filter that shapes the received signal in a predetermined frequency band, 11 is an orthogonal demodulator that receives the received signal, and 4 is a local frequency signal. A generation circuit 86 is a first low-pass filter that cuts a high-frequency band of one output signal (I) from the quadrature demodulator 11, and 87 is a high-frequency band of the one output signal (I) from the quadrature demodulator 11. The second low-pass filter to be cut, 90 is a first A / D converter for A / D converting the first low-pass filter output, and 91 is a second A / D converter for A / D-converting the second low-pass filter output. The D converter 92 generates a clock having a frequency equal to or higher than the bandwidth corresponding to the received signal to the first and second A / D converters 90 and 91 and provides them as sampling pulses. Sampling signal generating source having a 97 is a delay circuit supplied to the second A / D converter 91 by offsetting the sampling clock signal from the sampling signal generating source 92. The other output signal Q of the quadrature demodulator 11 is an I axis composed of the filters 86 and 87, the first and second A / D converters 90 and 91, the sampling signal generation source 92, and the delay circuit 97. It is given to the Q-axis side circuit portion having the same configuration as the side circuit portion. Elements constituting the Q-axis side circuit portion indicate correspondence by attaching dashes to reference numbers on the I-axis side. An arithmetic unit 93 extracts a desired reception channel signal from the digital output data of the first and second A / D converters 90, 90 ', 91, 91' on both the I-axis side and the Q-axis side. Instead of providing two low-pass filters 86 and 87, the output of the low-pass filter is A / D converted so that a single low-pass filter (for example, low-pass filter 86) is shared by the two A / D converters 90 and 91. Can be connected to the inputs of the devices 90, 91.
[0218]
Next, the operation principle and operation of the twenty-third embodiment will be described. In FIG. 34, the received signal received by the antenna 1 passes through the reception band filter 96 and becomes a target in-band signal group, and then the I-axis component and the Q-axis component are extracted by the orthogonal demodulator 11. The I-axis component signal is input to the first and second A / D converters 90 and 91 after the unnecessary high-frequency components are removed by the first and second low-pass filters 86 and 87. In the A / D conversion operation in the A / D converters 90 and 91, the sampling signal from the sampling signal generation source 92 is supplied to the first A / D converter 90 as it is, and the second A / D is also supplied. The converter 91 is supplied after receiving a frequency offset process and performs a sampling operation. Similar sampling is performed for the Q-axis component. Then, the digital data obtained through this sampling operation is sent to the arithmetic unit 93 for digital signal processing to obtain a baseband output.
[0219]
FIG. 35 is a diagram for explaining an example of orthogonal sampling when A / D conversion is performed on two orthogonal signals in the twenty-third embodiment, and the configuration shown in FIG. 35 is the reception band filter 96 shown in FIG. Hereinafter, the configuration up to the first and second A / D converters 90 and 91 of the I-axis side circuit part is shown while clarifying the signals flowing in each part, and the Q-axis side circuit part is not shown. ing. In FIG. 35, Ts1 represents a sampling period.
[0220]
In this embodiment, since the frequency conversion includes the offset frequency ωo, the output signal has an offset remaining amount ωo. In this state, as described in the twenty-second embodiment, a signal band of a spectrum having an offset frequency ωo as a carrier wave and a transmission speed ωo is formed. At this time, Shannon's secondary sampling theorem has a sampling frequency that is equal to or greater than the signal bandwidth, and by adding a pulse train to which a delay τ has been added, the information amount of the original signal can be sampled without exception. Therefore, when the roll-off rate is 0.5 or less, the frequency bandwidth of the signal fb (t) is about 3ωo, so the sampling frequency can be 3ωo. As described above, the delay time τ may be a value other than the phase π of the signal fb (t). In particular,
τ = π / 2
Then, the output can form an IQ orthogonal plane.
[0221]
From the above, since the signal f (t) is sampled as a point on the IQ orthogonal plane, information such as the rotation direction of the signal can be secured, and the positive / negative continuity of the frequency axis can be preserved and digitized. Therefore, the digital signal output of this receiving circuit can be converted into either positive or negative frequency by digital signal processing. That is, it is possible to obtain the signals fI (−ωot) and fQ (−ωot) from the signals fI (ωot) and fQ (ωot) by performing digital frequency conversion of minus 2ωo. As a result, according to the above method, only one dual frequency converter with a complementary local oscillation frequency is required, the high-frequency circuit can be simplified to about ½, and power consumption can be reduced. Needless to say, it is equivalent to supply one sampling pulse with one A / D converter. That is, in the example of FIG. 25, the first A / D converter 90 and the second A / D converter 91 are one A / D converter, and the sampling of the first A / D converter 90 is performed. The sampling pulse by the delay pulse train of the pulse and the second A / D converter 91 is received from a common sampling input section of one A / D converter, and two digital output data output sections are provided, and are not delayed. It is also possible to configure a receiving circuit that provides separately the output of the digital output data by the sampling pulse and the output of the digital output data by the delayed sampling pulse.
[0222]
(Embodiment 24)
FIG. 36 and FIG. 37 are diagrams for explaining the configuration and operating principle of the receiving circuit in the twenty-fourth embodiment of the present invention. The twenty-fourth embodiment is based on the same idea as in the eighteenth and twenty-third embodiments, and reduces the number of quadrature demodulators to one to achieve power reduction and simplification of the apparatus. It is what. However, a plurality of (two or more) A / D converters are provided, and by performing secondary sampling in these A / D converters, aliasing on the frequency axis is prevented and digital signal processing is originally performed from the A / D conversion output. It is configured to generate a frequency conversion output based on a complementary local oscillation frequency on the missing side.
[0223]
FIG. 36 is a block diagram showing a configuration of a receiving circuit according to the twenty-fourth embodiment of the present invention. In FIG. 36, 1 is an antenna that receives a received signal, 9 is a reception band filter that is a band filter for shaping the waveform of the received signal in a predetermined frequency band, 11 is an orthogonal demodulator that receives the received signal, and 4 is a local frequency signal. A generation circuit 86 is a first low-pass filter that cuts a high-frequency band of one output signal (I) from the quadrature demodulator 11, and 87a to 87m are high-frequency signals of the one output signal (I) from the quadrature demodulator 11. In order to cut the band, a plurality of second and subsequent low-pass filters 90 corresponding to the number of second and subsequent A / D converters described later, A / D convert the output of the first low-pass filter 86. The first A / D converters 91a to 91m are a plurality of second and subsequent A / D converters 92 that are provided to A / D convert the outputs of the second and subsequent low pass filters 87a to 87m. Sampling signal generators 97a to 97m having a function of generating clocks having a frequency equal to or higher than the bandwidth corresponding to the received signal to the first and second and subsequent A / D converters 90 and 91a to 91m and providing them as sampling pulses. Is a plurality of delay circuits provided to offset the sampling clock signal from the sampling signal generation source 92 and input it to each of the second and subsequent A / D converters 91a to 91m. 36, similarly to FIG. 34, one output (I) of the quadrature demodulator 11 is in the I-axis side circuit portion, and the other output signal (Q) is the same as that in the I-axis side circuit portion having the above-described configuration. It is supplied to the Q-axis side circuit portion 105. An arithmetic unit 93 extracts a desired reception channel signal from the digital output data of the first and second and subsequent A / D converters 90, 91a to 91m. In this embodiment, the number of second and subsequent A / D converters 91a to 91m is m. The same applies to the other low-pass filters 87 and delay circuits 97.
[0224]
Next, the operation principle and operation of the twenty-fourth embodiment will be described. In FIG. 36, the received signal received by the antenna 1 passes through the reception band filter 96 to become a target in-band signal group, and then the I-axis component and the Q-axis component are extracted by the orthogonal demodulator 11. The I-axis component signals are subjected to first and second and subsequent low-pass filters 86, 87a to 87m to remove unnecessary high frequency components, and then the first and second and subsequent A / D converters 90 and 91a to 90m. 91m is input. In the A / D conversion operation in the A / D converters 90 and 91a to 91m, the sampling signal from the sampling signal generation source 92 is supplied to the first A / D converter 90 as it is, and a plurality of sampling signals are provided. The second and subsequent A / D converters 91a to 91m are supplied after receiving the frequency offset processing by the corresponding delay circuits 97a to 97m to perform the sampling operation. Similar sampling is performed for the Q-axis component. The digital data on the I-axis side and the Q-axis side obtained through this sampling operation is sent to the calculator 93, where digital signal processing is performed, and a baseband output is obtained.
[0225]
FIG. 37 is a diagram for explaining an example of orthogonal sampling when A / D conversion is performed on two orthogonal signals in the twenty-fourth embodiment, and the configuration shown in FIG. 37 is a reception band of the configuration shown in FIG. The configurations of the first and second and subsequent A / D converters 90 and 91a to 91m of the I-axis side circuit portion below the filter 96 are shown while clarifying the signals flowing in the respective portions. In FIG. 37, Ts1 represents a sampling period.
[0226]
In this embodiment, (m + 1) th sampling is performed by (m + 1) A / D converters having different delay times. Therefore, it is possible to simplify the high-frequency circuit for a signal when digital modulation is multiplexed and transmitted. As a result, according to the above method, a dual frequency converter with a complementary local oscillation frequency can cope with a complex multiplexed digital modulation signal by only one side, and the high frequency circuit is about 1/2. The power consumption can be reduced. Needless to say, it is equivalent to supply one sampling pulse with one A / D converter.
[0227]
(Embodiment 25)
FIG. 38 is a block diagram showing the configuration of the receiving circuit according to the twenty-fifth embodiment of the present invention. In FIG. 38, reference numeral 1 is an antenna, 81 is a reception input circuit that receives a reception signal received from the antenna 1, 88 is a gain control (AGC: auto gain control) circuit that performs gain adjustment on the reception signal, and 90 is a gain control circuit. The first A / D converter 91 performs A / D conversion on the output signal from 88, and 91 receives the output signal from the frequency converter 84 as a signal of a system different from that of the first A / D converter 90. A second A / D converter 92 for A / D-converting the signal generates a clock having a frequency equal to or higher than the frequency corresponding to the bandwidth of the received signal in the first and second A / D converters 90 and 91. A function of adding a delay pulse train to the sampling clock pulse train, and a sampling clock pulse train and a delay pulse train of the first and second A / D converters 90 and 91. Sampling signal generating source having a function of providing a pulse, 93 is a calculator for extracting a received channel signal desired from the digital output data of said first and second A / D converter 90, 91. The reception input unit 81 includes an amplifier circuit 94 and a band filter (reception band) 96. A phase shifter 99 is provided between the gain control circuit 88 and the second A / D converter 91.
[0228]
Next, the operation principle and operation of the twenty-fifth embodiment will be described. A signal group received from the antenna 1 becomes a signal of only the communication channel band by the reception input circuit 81 including the reception band filter 96. This signal is gain-adjusted by the gain control circuit 88 to become a signal of a predetermined level, and is supplied to the first A / D converter 90. Here, a sampling pulse is obtained from the sampling signal generation source 92 by a pulse group in which a pulse group having a frequency n times the frequency ωo (where n is an integer) is combined with a delayed pulse group having the same frequency. As a result, the received signal is converted into data centered on the desired channel signal by obtaining the secondary sampling action by the first A / D converter 90 and supplied to the calculator 93.
[0229]
The received signal whose gain is adjusted to a predetermined level by the gain control circuit 88 is supplied to the second A / D converter 91 while undergoing a phase shift processing action by the phase shifter 99 through a signal line of another system. Here, a sampling pulse is obtained from the sampling signal generation source 92 by combining a pulse group having a frequency n times the frequency ωo (n is an integer) and a delayed pulse group having the same frequency. As a result, the second A / D converter 91 obtains a secondary sampling action, converts it into data centered on the desired channel signal, and supplies it to the calculator 93. The calculator 93 generates information when frequency conversion is performed at the frequency ωc−ωo from both data and performs correlation calculation to extract a desired signal as a common wave.
[0230]
FIG. 39 shows the configuration shown in FIG. 38 in order to explain an example of the operation of the sampling signal generation source 92 in the twenty-fifth embodiment, with one A / D converter (for example, 90) and the sampling signal generation source 92. FIG. 7 is a schematic block diagram showing a part other than the arithmetic unit 93 in a simplified manner. In the example of FIG. 39, a pulse group having a frequency n times the frequency ωo (n is an integer) is generated from the sampling signal generation source 92, and the delay circuit performs a delay operation of τ time on ωo to obtain a sampling clock. It is added to the pulse train from the generator.
[0231]
FIG. 40 shows the configuration shown in FIG. 38 in order to explain another example of the operation of the sampling signal generation source 92 in the twenty-fifth embodiment, and the first A / D converter 90 and the sampling signal generation source 92 are arranged. FIG. 7 is a schematic block diagram showing a part other than the arithmetic unit 93 in a simplified manner. In the example of FIG. 40, the sampling signal generation source 92 generates a pulse group having a frequency n times the frequency ωo (n is an integer), and the delay circuit performs a delay operation of π / 2 time on ωo. The pulse train from the sampling clock generator and the delay pulse train from the circuit to which the delay pulse train is added have a phase difference time corresponding to π / 2 of the frequency of the desired channel signal.
[0232]
FIG. 41 shows the configuration shown in FIG. 38 in order to explain another example of the operation of the sampling signal generation source 92 in the twenty-fifth embodiment, and the first A / D converter 90 and the sampling signal generation source 92 are arranged. FIG. 7 is a schematic block diagram showing a part other than the arithmetic unit 93 in a simplified manner. In the example of FIG. 41, a pulse group having a frequency n times the frequency ωo (n is an integer) is generated from the sampling signal generation source 92, and the delay circuit performs a delay operation of π / 2 time for ωo a plurality of times. A plurality of delay pulses having a phase difference time corresponding to π / 2 of the frequency of the desired channel signal, in particular, from the pulse train from the sampling clock generator and the delay pulse train from the circuit to which the delay pulse train is added, are generated. Yes.
[0233]
As described above, according to the present embodiment, by setting the frequency based on the bandwidth of the received signal instead of the carrier frequency of the received signal as the sampling clock frequency of the A / D converter, even if the sampling frequency component leaks into the air. The communication is not disturbed, and the reception band filter 96 incorporated in the reception signal input circuit 81 can easily prevent leakage. Furthermore, since the sampling frequency is much lower than the carrier frequency, it is clear that the frequency governing the power consumption of the circuit can be low. Further, since there is no analog frequency conversion circuit in the receiving circuit, no active element or filter element related to this is required. The A / D converters 90 and 91 and the subsequent digital signal processing circuit can be integrated into an integrated circuit, which can be miniaturized and has a great effect of reducing power consumption due to the fact that the wiring procedure inside the integrated circuit is very small. is there. As described above, this embodiment can reduce the power of the receiving system, simplify the receiving circuit, and reduce the power consumption without causing communication interference due to leakage of the local oscillation frequency.
[0234]
(Embodiment 26)
Next, a twenty-sixth embodiment of the present invention is described. Various conventional improvements have been made in the receiving circuits of mobile communication devices in order to reduce the high-frequency circuit portion and reduce the power consumption, but none has achieved a decisive improvement. Here, FIG. 42 shows an overview of the frequency arrangement of the Japanese standard digital automobile telephone system. In FIG. 42, for example, 640 waves are included in 810 MHz to 826 MHz of PDC which is an example of the Japanese standard. That is, 1200 channels are arranged at 25 KHz. Sampling directly in this frequency band is very wasteful. This is because the bandwidth of a channel accommodating transmission information is as narrow as 23 KHz and the amount of information is small. Therefore, if the received radio band signal is directly sampled against the carrier frequency band of 800 MHz, it is a calculation that requires sampling of several GHz (gigahertz), but the amount of information is only 25 KHz, Most sampling data is redundant.
[0235]
The receiving apparatus of the present embodiment realizes a method of directly adding a received signal to an A / D converter, and enables the frequency converter to be deleted.
[0236]
According to Shannon's sampling theorem, when considering the maximum value of the time interval of samples necessary to define an arbitrary time function f (t) in the case of uniform samples, this is expressed by the following equation, which is well known. Oversampling theorem.
[0237]
[Equation 63]

[0238]
Here, the frequency W indicates the upper limit of the frequency component included in the time function f (t), that is, 826 MHz in this case. Therefore, the sampling rate is several giga S / s, which is twice or more of 826 MHz. Here, consider a case where the spectrum is limited from f1 to f2. In this case, the formula using Shannon's quadratic sampling theorem is as follows.
[0239]
[Expression 64]

This formula is the sample interval
T = 1 / (f2-f1)
If the values of f (t) and fq (t) are sampled every time, the original signal f (t) can be expressed completely. Therefore,
f2-f1 = W (Hz)
, The sampling time interval is 1 / W, and f (t) and fq (t) may be sampled alternately. That is, if the bandwidth of the filter provided in the reception input circuit is 25 kHz, it can be dealt with at a sampling rate of 25 kHz. Since the filter actually provided in the receiving input circuit is designed to include all adjacent channels, its bandwidth is
826 (MHz) -810 (MHz) = 16 (MHz)
The sampling rate is 15 MS / s. FIG. 43 shows the arrangement state of the received signals. FIG. 43 is an overview of the channel arrangement of the Japanese standard digital automobile telephone system.
[0240]
FIG. 44 is a block diagram showing the configuration of the receiving circuit according to the twenty-sixth embodiment of the present invention. In FIG. 44, reference numeral 1 is an antenna, 81 is a reception input circuit that receives a reception signal received from the antenna 1, 88 is a gain control circuit that performs gain adjustment on the reception signal, and 90 is an output signal from the gain control circuit 88. An A / D converter 92 for / D conversion, a sampling clock generator 92a for generating a clock having a frequency equal to or higher than the bandwidth of the received signal in the A / D converter 90, and a delay pulse train for the sampling clock pulse train A sampling signal generation source having a delay pulse adding unit 92b to be added, and a pulse adding unit 92c for providing a sampling clock pulse train and a delay pulse train as sampling pulses of the A / D converter 90; 93, the A / D converter; This is an arithmetic unit for extracting a desired reception channel signal from 90 digital output data. The reception input unit 81 includes an amplifier circuit 94 and a reception band filter 96.
[0241]
Next, the operation principle and operation of the twenty-sixth embodiment will be described. A signal group received from the antenna 1 becomes a signal of only the communication channel band by the reception input circuit 81 including the reception band filter 96. This signal is gain-adjusted by the gain control circuit 88 to become a signal of a predetermined level, and is supplied to the A / D converter 90. Here, a sampling pulse is obtained from the sampling signal generating source 92 by combining a pulse group having a frequency n times the frequency fo (n is an integer) and a delayed pulse group having the same frequency. As a result, the A / D converter 90 obtains the secondary sampling action to convert the received signal into data centered on the desired channel signal and is supplied to the calculator 93. Based on this data, the calculator 93 generates information when frequency conversion is performed at the frequency fc-fo and performs a correlation calculation to extract a BPSK signal using the desired signal as a common wave.
[0242]
As described above, according to the present embodiment, it is possible to receive a desired wave channel without using a frequency converter in a communication system having a BPSK digital modulation system mainly having a plurality of channels, thereby reducing power. Therefore, it is possible to realize a receiving circuit that can simplify the circuit. In the twenty-sixth embodiment, A / D conversion processing is performed using one A / D converter 90, but two types of A / D converters are arranged in parallel. Alternatively, the sampling pulse train may be supplied separately, and a digital signal signal output may be obtained and then combined.
[0243]
(Embodiment 27)
FIG. 45 is a block diagram showing a configuration of a receiving circuit according to the twenty-seventh embodiment of the present invention. In FIG. 45, reference numeral 1 is an antenna, 81 is a reception input circuit that receives a reception signal received from the antenna 1, 88 is a gain control circuit that performs gain adjustment on the reception signal, and 90 is an output signal from the gain control circuit 88. A first A / D converter 91 for D / D conversion receives an output signal from the second gain control circuit 88 as a signal of a system different from that of the first A / D converter 90, and receives this signal as A / D A second A / D converter 92 that performs D conversion includes a sampling clock generator 92 a that generates a clock having a frequency equal to or higher than the bandwidth corresponding to the bandwidth of the received signal in the first and second A / D converters 90. A delay pulse adding unit 92b for adding a delay pulse train to the sampling clock pulse train, and the sampling clock pulse train and the delay pulse train as sampling pulses of the A / D converter 90. A sampling signal generation source having a pulse addition unit 92c to be provided; 93 an arithmetic unit for extracting a desired reception channel signal from the digital output data of the A / D converter 90; and 99 an output of the gain control circuit 88 The phase shifter performs a phase shift process and sends a signal obtained thereby to the second A / D converter 92. The reception input unit 81 includes an amplifier circuit 94 and a reception band filter 96.
[0244]
Next, the operation principle and operation of the twenty-seventh embodiment will be described. A signal group received from the antenna 1 becomes a signal of only the communication channel band by the reception input circuit 81 including the reception band filter 96. This signal is gain-adjusted by the gain control circuit 88 to become a signal of a predetermined level. The output of the gain control circuit 88 is distributed to two systems. One system is input to the first A / D converter 90, and a clock pulse train having a frequency equal to or higher than the frequency of the received signal, that is, a pulse group having a frequency n times the frequency fo (n is an integer), Sampling pulses are received from the sampling signal generator 92 by the pulse group in which the delayed pulse groups having the same frequency are combined, and sampling control is performed. The first A / D converter 90 generates a digital signal output exactly the same as the A / D converter in the twenty-sixth embodiment, and supplies this to the arithmetic unit 93.
[0245]
On the other hand, the output of the gain control circuit 88 is distributed to another system (second system). The second system is connected to the phase shifter 99, and the received signal is given a phase change of 90 degrees. The phase-shifted signal is input to the second A / D converter 91 and is a clock pulse train having a frequency equal to or higher than the frequency corresponding to the bandwidth of the received signal, that is, a frequency n times the frequency fo (n is an integer) The sampling pulse is received from the sampling signal generator 92 and the sampling control is performed by the pulse group in which the delayed pulse group of the same frequency subjected to the delay is combined. The calculator 93 generates information when frequency conversion is performed at the frequency fc-fo and performs a correlation calculation to extract a BPSK signal using the desired signal as a common wave. As a result, the BPSK signal extracted by the calculator 93 from the digital output of the second A / D converter 91 is information having a 90-degree phase difference from the output of the first A / D converter 90 side. is there. These two types of information form a QPSK signal system. Therefore, from the above, it is shown that demodulation can be performed for a signal of a QPSK communication system.
[0246]
As described above, according to the present embodiment, it is possible to receive a desired wave channel without using a frequency converter in a communication system having a QPSK digital modulation system mainly having a plurality of channels, thereby reducing power. Therefore, it is possible to realize a receiving circuit that can simplify the circuit.
[0247]
(Embodiment 28)
FIG. 46 is a block diagram showing a configuration of a receiving circuit in the twenty-eighth embodiment of the present invention. This embodiment is in addition to the local frequency complementary offset direct frequency conversion system that forms the basis of the present invention, and realizes a space diversity function by a receiving circuit based on a single direct quadrature detection circuit. In FIG. 46, reference numeral 1 denotes an aerial line, which includes a plurality of aerial lines including a first aerial line 1a and a second aerial line 1b. 81 is a first reception input circuit that receives a first reception signal received from the first antenna 1a; 82 is a second reception input circuit that receives a second reception signal received from the second antenna 1b; Reference numeral 83 denotes a first frequency converter that inputs a reception signal from the first reception input circuit 81 and performs frequency conversion. Reference numeral 84 denotes a first frequency converter that inputs a reception signal from the second reception input circuit 82 and performs frequency conversion. 2 is a local oscillator that provides an output at a frequency obtained by applying a frequency offset of ½ of the channel interval frequency to the desired wave carrier frequency to each of the first and second frequency converters 83 and 84. , 86 is a first low-pass filter that cuts the high-frequency band of the output signal of the first frequency converter 83, and 87 is a second low-pass filter that cuts the high-frequency band of the output signal of the second frequency converter 84. , 88 is a first gain control (AGC: auto gain control) circuit that performs gain adjustment on the first received signal, 89 is a second gain control circuit that performs gain adjustment on the second received signal, and 90 is the first gain control circuit. A first A / D converter that performs A / D conversion on the output signal from the first frequency converter 83, and a second A / D that performs A / D conversion on the output signal from the second frequency converter 84. The converter 92 has a function of generating a clock having a frequency equal to or higher than the bandwidth of the received signal in the first and second A / D converters 90 and 91 and a function of adding a delay pulse train to the sampling clock pulse train. And a sampling source having a function of providing a sampling clock pulse train and a delay pulse train as sampling pulses of the first and second A / D converters 90 and 91, 3 is a calculator for extracting a received channel signal desired from the digital output data of said first and second A / D converter 90, 91. The first and second reception input units 81 are configured by amplification circuits 94 and 95 and reception band filters (bandpass filters) 96 and 97, respectively.
[0248]
Next, the operation principle and operation of the twenty-eighth embodiment will be described. The signal group received from the first antenna 1a becomes a signal only in the communication channel band by the reception band filter 96, and is frequency-converted by the first frequency converter 83 at the local oscillation frequency fc + fo to which the offset is added. This local oscillation frequency is supplied from the local oscillator 85. As a result, the output of the frequency 2fc + fo and the frequency −fo is supplied to the first low-pass filter 86, but the signal of the frequency −fo is extracted by the low-pass characteristic. This signal becomes a signal of a predetermined level by the first gain control circuit 88 and is supplied to the first A / D converter 90. Here, a sampling pulse is obtained from the sampling source 92 by combining a pulse group having a frequency n times the frequency fo (n is an integer) and a delayed pulse group having the same frequency. As a result, the first A / D converter 90 obtains the secondary sampling action, converts it into data centered on the desired channel signal, and supplies it to the calculator 93.
[0249]
The signal group received from the second antenna 1b becomes a signal only in the communication channel band by the reception band filter 97, and is frequency-converted by the second frequency converter 84 at the local oscillation frequency fc + fo to which the offset is added. This local oscillation frequency is supplied from the local oscillator 85. As a result, the output of the frequency 2fc + fo and the frequency −fo is supplied to the second low-pass filter 87, but the signal of the frequency −fo is extracted by the low-pass characteristic. This signal becomes a signal of a predetermined level by the second gain control circuit 89 and is supplied to the second A / D converter 91. Here, a sampling pulse is obtained from the sampling source 92 by combining a pulse group having a frequency n times the frequency fo (n is an integer) and a delayed pulse group having the same frequency. As a result, the second A / D converter 91 obtains a secondary sampling action, converts it into data centered on the desired channel signal, and supplies it to the calculator 93. The calculator 93 generates information when frequency conversion is performed with the frequency fc-fo from both data, performs correlation calculation, and extracts a desired signal as a common wave.
[0250]
(Embodiment 29)
FIG. 47 is a block diagram showing the configuration of the receiving circuit according to the twenty-ninth embodiment of the present invention. Since the receiving circuit according to this embodiment has almost the same configuration as the receiving device according to the twenty-eighth embodiment, the same parts are denoted by the same reference numerals and detailed description thereof is omitted. In the twenty-ninth embodiment, two local oscillators are provided. One local oscillator 85a is the same as the local oscillator 85 in the twenty-eighth embodiment, and this local oscillator 85a is connected to the first frequency converter 83 and supplies the local frequency fc + fo to the frequency converter 83. . The other local oscillator 85 b is connected to the second frequency converter 84 and supplies the local oscillation frequency fc-fo to the frequency converter 84.
[0251]
Next, the operation principle and operation of the twenty-ninth embodiment will be described. The signal group received from the first antenna 1a becomes a signal only in the communication channel band by the reception band filter 96, and is frequency-converted by the first frequency converter 83 at the local oscillation frequency fc + fo to which the offset is added. This local oscillation frequency is supplied from the local oscillator 85a. As a result, the output of the frequency 2fc + fo and the frequency −fo is supplied to the first low-pass filter 86, but the signal of the frequency −fo is extracted by the low-pass characteristic. This signal becomes a signal of a predetermined level by the first gain control circuit 88 and is supplied to the first A / D converter 90. Here, a sampling pulse is obtained from the sampling source 92 by combining a pulse group having a frequency n times the frequency fo (n is an integer) and a delayed pulse group having the same frequency. As a result, the first A / D converter 90 obtains the secondary sampling action, converts it into data centered on the desired channel signal, and supplies it to the calculator 93.
[0252]
The signal group received from the first antenna 1b becomes a signal only in the communication channel band by the reception band filter 97, and is frequency-converted by the second frequency converter 84 at the local oscillation frequency fc-fo to which the offset is added. This local oscillation frequency is supplied from the local oscillator 85. As a result, the output of the frequency 2fc-fo and the frequency fo is supplied to the second low-pass filter 87, but the signal of the frequency fo is extracted by the low-pass characteristic. This signal becomes a signal of a predetermined level by the second gain control circuit 89 and is supplied to the second A / D converter 91. Here, a sampling pulse is obtained from the sampling source 92 by combining a pulse group having a frequency n times the frequency fo (n is an integer) and a delayed pulse group having the same frequency. As a result, the second A / D converter 91 obtains a secondary sampling action, converts it into data centered on the desired channel signal, and supplies it to the calculator 93. The calculator 93 generates information when frequency conversion is performed with the frequency fc-fo from both data, performs correlation calculation, and extracts a desired signal as a common wave.
[0253]
Embodiment 30
FIG. 48 is a block diagram showing a configuration of a receiving circuit in the thirtieth embodiment of the present invention. The receiving circuit according to this embodiment has basically the same configuration as the receiving apparatus according to the 28th and 29th embodiments, and further simplifies the configuration. Therefore, the same reference numerals are given to the same parts as those in the above two embodiments, and the configuration will be briefly described.
[0254]
In FIG. 48, reference numeral 1 denotes an aerial line, which includes a plurality of aerial lines including a first aerial line 1a and a second aerial line 1b. 81 is a first reception input circuit that receives a first reception signal received from the first antenna 1a; 82 is a second reception input circuit that receives a second reception signal received from the second antenna 1b; Reference numeral 88 denotes a first gain control circuit that performs gain adjustment on the first received signal, 89 denotes a second gain control circuit that performs gain adjustment on the second received signal, and 90 denotes an output from the first gain control circuit 88. A first A / D converter for A / D converting the signal, 91 a second A / D converter for A / D converting the output signal from the second gain control circuit 89, and 92 for the first and A function of supplying a clock having a frequency equal to or higher than the bandwidth of the received signal to the second A / D converters 90 and 91; a function of adding a delay pulse train to the sampling clock pulse train; and a sampling clock pulse train and its delay pulse A sampling source 93 having the function of providing a column as a sampling pulse of the first and second A / D converters 90 and 91, and 93 of the first and second A / D converters 90 and 91. It is a computing unit that extracts a desired reception channel signal from digital output data. The first and second reception input sections 81 are composed of amplification circuits 94 and 95 and reception band filters 96 and 97, respectively.
[0255]
Next, the operation principle and operation of the thirtieth embodiment will be described. The signal group received from the first antenna 1a becomes a signal of only the communication channel band by the reception band filter 96, and this signal becomes a signal of a predetermined level by the first gain control circuit 88, and the first A / D It is supplied to the converter 90. Here, a sampling pulse is obtained from the sampling source 92 by combining a pulse group having a frequency n times the frequency fo (n is an integer) and a delayed pulse group having the same frequency. As a result, the first A / D converter 90 obtains the secondary sampling action, converts it into data centered on the desired channel signal, and supplies it to the calculator 93.
[0256]
The signal group received from the second antenna 1b becomes a signal of only the communication channel band by the reception band filter 97, and this signal becomes a signal of a predetermined level by the second gain control circuit 89, and the second A / D It is supplied to the converter 91. Here, a sampling pulse is obtained from the sampling source 92 by combining a pulse group having a frequency n times the frequency fo (n is an integer) and a delayed pulse group having the same frequency. As a result, the second A / D converter 91 obtains a secondary sampling action, converts it into data centered on the desired channel signal, and supplies it to the calculator 93. The calculator 93 generates information when frequency conversion is performed with the frequency fc-fo from both data, performs correlation calculation, and extracts a desired signal as a common wave.
[0257]
As described above, according to the present embodiment, it is possible to realize a space diversity function in addition to the local frequency complementary offset type frequency conversion system that forms the basis of the present invention.
[0258]
【The invention's effect】
As is clear from the above embodiments, the present invention performs direct frequency conversion using a frequency that is a valley between channels of the communication system as a local frequency of the receiver, and also generates a frequency offset and an adjacency generated in the output signal. Since mixing of channel signals can be prevented, the power of the receiving system can be reduced as a result, the circuit can be simplified, and the power consumption can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a receiving circuit according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a receiving circuit in the second embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a receiving circuit according to a third embodiment of the present invention.
FIG. 4 is a block diagram illustrating a configuration of a receiving circuit according to a fourth embodiment of the present invention.
FIG. 5 is a block diagram showing a configuration of a receiving circuit according to a fifth embodiment of the present invention.
FIG. 6 is a block diagram showing a configuration of a receiving circuit according to a sixth embodiment of the present invention.
FIG. 7 is a block diagram showing a configuration of a receiving circuit according to a seventh embodiment of the present invention.
FIG. 8 is a block diagram showing a configuration of a receiving circuit according to an eighth embodiment of the present invention.
FIG. 9 is a block diagram showing a configuration of a receiving circuit according to a ninth embodiment of the present invention.
FIG. 10 is a block diagram showing a configuration of a receiving circuit according to a tenth embodiment of the present invention.
FIG. 11 is a block diagram showing a configuration of a receiving circuit in an eleventh embodiment of the present invention.
FIG. 12 is a block diagram showing a configuration of a receiving circuit according to a twelfth embodiment of the present invention.
FIG. 13 is a block diagram showing a configuration of a receiving circuit according to a thirteenth embodiment of the present invention.
FIG. 14 is a block diagram showing a configuration of a receiving circuit according to a fourteenth embodiment of the present invention.
FIG. 15 is a conceptual diagram of a transformer according to a fourteenth embodiment of the present invention.
FIG. 16 is a block diagram showing a configuration of a receiving circuit in a fifteenth embodiment of the present invention.
FIG. 17 is a block diagram showing a configuration of a receiving circuit in the fifteenth embodiment of the present invention.
FIG. 18 is a block diagram showing a configuration of a receiving circuit in the sixteenth embodiment of the present invention.
FIG. 19 is a block diagram showing a configuration of a receiving circuit according to a seventeenth embodiment of the present invention.
FIG. 20 is a schematic diagram for explaining a local frequency setting method in each embodiment of the present invention.
FIG. 21 is a block diagram showing a configuration of a receiving circuit according to an eighteenth embodiment of the present invention.
FIG. 22 is a block diagram showing a configuration of a receiving circuit according to a nineteenth embodiment of the present invention.
FIG. 23 is a block diagram showing a configuration of a receiving circuit in the twentieth embodiment of the present invention.
FIG. 24 is a block diagram showing a configuration of a receiving circuit according to the twenty-first embodiment of the present invention.
FIG. 25 is a conceptual diagram of a transformer according to a twenty-second embodiment of the present invention.
FIG. 26 is a diagram for explaining how aliases occur as a result of sampling by an A / D converter in the twenty-second embodiment of the present invention;
FIG. 27 is a diagram showing the status of reception channels in the multi-channel communication system used in the present invention.
FIG. 28 is a diagram showing an A / D conversion output having a negative frequency region that appears in the twenty-second embodiment of the present invention;
FIG. 29 is a diagram showing a method of decomposing a signal component into orthogonal components using a cosine and a sine function using a phase difference of π / 2 according to the twenty-second embodiment of the present invention.
FIG. 30 is a diagram illustrating an example of an orthogonal sampling operation when A / D converting two orthogonal signals according to the twenty-second embodiment of the present invention;
31 is a diagram in the case of considering offset in the orthogonal sampling explanatory diagram of FIG. 30;
FIG. 32 is a diagram showing an example of another orthogonal sampling operation different from FIGS. 30 and 31 when A / D converting two orthogonal signals in the twenty-second embodiment of the present invention;
FIG. 33 is a diagram showing sampling pulses obtained when the quadrature sampling operation shown in FIG. 32 is performed in the twenty-second embodiment of the present invention;
FIG. 34 is a block diagram showing a configuration of a receiving circuit according to a twenty-third embodiment of the present invention.
FIG. 35 is a diagram illustrating an example of an orthogonal sampling operation when A / D converting two orthogonal signals according to the twenty-third embodiment of the present invention;
FIG. 36 is a block diagram showing a configuration of a receiving circuit according to a twenty-fourth embodiment of the present invention.
FIG. 37 is a diagram illustrating an example of an orthogonal sampling operation when A / D converting two orthogonal signals according to the twenty-fourth embodiment of the present invention;
FIG. 38 is a block diagram showing a configuration of a receiving circuit in the twenty fifth embodiment of the present invention;
FIG. 39 is a simplified block diagram for explaining an operation of the sampling signal generation source portion in the twenty-fifth embodiment of the present invention.
FIG. 40 is a simplified block diagram for illustrating another operation of the sampling signal generation source portion in the twenty fifth embodiment of the present invention.
FIG. 41 is a simplified block diagram for explaining still another operation of the sampling signal generation source portion in the twenty fifth embodiment of the present invention.
FIG. 42 is an overview of frequency arrangement of a Japanese standard digital automobile telephone system used for explaining the twenty-sixth embodiment of the present invention.
43 is an overview of channel arrangement of the Japanese standard digital automobile telephone system shown in FIG.
FIG. 44 is a block diagram showing a configuration of a receiving circuit in the twenty sixth embodiment of the present invention;
FIG. 45 is a block diagram showing a configuration of a receiving circuit according to a twenty-seventh embodiment of the present invention.
FIG. 46 is a block diagram showing a configuration of a receiving circuit in the twenty-eighth embodiment of the present invention.
FIG. 47 is a block diagram showing a configuration of a receiving circuit according to a twenty-ninth embodiment of the present invention.
FIG. 48 is a block diagram showing a configuration of a receiving circuit in the thirtieth embodiment of the present invention.
[Explanation of symbols]
1 antenna
2, 3 Frequency conversion circuit
4 Local frequency signal generator
5 Common wave extraction circuit
6 Frequency offset circuit
7 Offset frequency generator
8 Filter
9A, 9B Band pass filter
10A, 10B A / D converter
11, 12 Quadrature demodulation circuit
13 Correlator
14 Filter
15 Second frequency conversion circuit
16 Digital frequency converter
17 Digital frequency generator
20 Receive input section
21, 22 Input line
23, 24 Integration circuit
25, 26, 30 Buffer amplifier
27, 28 transformer
29 connection points
41, 42 Non-common signal detection circuit
43 Balance monitoring circuit
44, 45 Synthesis circuit
46, 47 Non-common signal elimination circuit

Claims (7)

A reception input unit that receives a reception signal from an antenna, a quadrature demodulator that performs frequency conversion processing on the reception signal from the reception input unit to obtain two outputs having different phases, and one output from the quadrature demodulator First and second A / D converters for inputting a signal to convert an analog signal into a digital signal, and a frequency corresponding to the bandwidth of the received signal in the first and second A / D converters A first sampling clock generator for generating a clock twice or more; a first delay circuit for adding a first delay pulse train to the pulse train from the first sampling clock generator; and the first sampling clock. Means for providing a pulse train from a generator and the first delayed pulse train as sampling pulses for the first and second A / D converters; The third and fourth A / D converters that input the other output signal and convert an analog signal to a digital signal, and the third and fourth A / D converters correspond to the bandwidth of the received signal A second sampling clock generator that generates a clock that is twice or more the frequency to be transmitted; a second delay circuit that generates a second delayed pulse train by delaying the pulse train from the second sampling clock generator; Means for providing the pulse train from the second sampling clock generator and the second delay pulse train as sampling pulses of the third and fourth A / D converters; and the first to fourth A / D and means for extracting a quadrature component of the received channel signal desired from the digital output data D converter, a delay time of each delay circuit, Seki and frequency of the desired channel signal Reception circuit, characterized in that the delay time of the phase difference corresponding to [pi / 2 in.   A reception input unit that receives a reception signal from an antenna, a quadrature demodulator that performs frequency conversion processing on the reception signal from the reception input unit to obtain two outputs having different phases, and one output from the quadrature demodulator First and second A / D converters for inputting a signal and converting an analog signal into a digital signal, and a frequency corresponding to the bandwidth of the received signal in the first and second A / D converters A first sampling clock generator for generating a first clock, a first delay circuit for adding a first delay pulse train to the pulse train from the first sampling clock generator, and the first sampling clock generator. Means for providing the first and second delayed pulse trains as sampling pulses of the first and second A / D converters, and the other from the quadrature demodulator Third and fourth A / D converters for inputting an input signal to convert an analog signal into a digital signal, and a frequency corresponding to the bandwidth of the received signal in the third and fourth A / D converters A second sampling clock generator that generates a clock that is twice or more of the second sampling clock, a second delay circuit that generates a second delayed pulse train by delaying the pulse train from the second sampling clock generator, Means for providing a pulse train from two sampling clock generators and the second delay pulse train as sampling pulses of the third and fourth A / D converters, and the first to fourth A / D conversions Means for extracting a quadrature component of a desired reception channel signal from the digital output data of the receiver, and the delay time of each delay circuit is set to π in relation to the frequency of the desired channel signal. A receiving circuit having a delay time other than a corresponding phase difference. Reception input means for receiving a reception signal from an antenna, a first A / D converter for inputting the reception signal from the reception input means and performing A / D conversion, and phase shifting the reception signal from the reception input means A second A / D converter for inputting A / D conversion as a signal of a system different from that of the first A / D converter via a converter, and the first and second A / D converters the clocks greater than the frequency corresponding to the bandwidth occurs with the received signal, it adds a delayed pulse train to a pulse train of the clock, and the delayed pulse train and the pulse train of the clock as the sampling pulses of the a / D converter and sampling signal generation means capable of providing, and means for extracting a received channel signal desired from the digital output data of said a / D converter, the delay time definitive to the delay pulse train desired tea Receiving circuit is characterized in that a phase difference time corresponding to [pi / 2 in relation to the frequency of the Le signal. Claim 3, wherein said delay pulse comprises means for generating multiple, and a delay time of the delay pulse, particularly the delay time other than a phase difference corresponding to π in relation to the frequency of the desired channel signal The receiving circuit described. A reception input unit that receives a reception signal from an antenna, a single A / D converter that inputs a reception signal from the reception input unit and performs A / D conversion, and the A / D converter has a reception signal generates a clock of a higher frequency corresponding to the bandwidth, it adds a delayed pulse train to a pulse train of the clock, sampling capable of providing a pulse train of the clock and the delayed pulse train as an sampling pulse for the a / D converter signal generating means and, receiving circuit comprising the means for extracting the received channel signal desired from the digital output data of said a / D converter. A reception input unit that receives a reception signal from an antenna, a quadrature demodulator that performs frequency conversion processing on the reception signal from the reception input unit to obtain two outputs having different phases, and one output from the quadrature demodulator A first A / D converter that inputs a signal to convert an analog signal into a digital signal, and a second A / D converter that receives another output signal from the quadrature demodulator and converts the analog signal into a digital signal. A D converter, a sampling clock generator for supplying a clock having a frequency equal to or higher than a bandwidth of a received signal to the first and second A / D converters, and a delay of a pulse train from the sampling clock generator A delay circuit for generating a delay pulse train, a pulse train from the sampling clock generator, and the delay pulse train of the first and second A / D converters. Amplifier means for providing together a ring pulse, and means for extracting a quadrature component of the received channel signal desired from the digital output data of said first and second A / D converter, the delay time of the delay circuit, A receiving circuit having a delay time of a phase difference corresponding to π / 2 in relation to a frequency of the desired channel signal.   A reception input unit that receives a reception signal from an antenna, a quadrature demodulator that performs frequency conversion processing on the reception signal from the reception input unit to obtain two outputs having different phases, and one output from the quadrature demodulator A first A / D converter that inputs a signal to convert an analog signal into a digital signal, and a second A / D converter that receives another output signal from the quadrature demodulator and converts the analog signal into a digital signal. A D converter, a sampling clock generator for supplying a clock having a frequency equal to or higher than a bandwidth of a received signal to the first and second A / D converters, and a delay of a pulse train from the sampling clock generator A delay circuit for generating a delay pulse train, a pulse train from the sampling clock generator, and the delay pulse train of the first and second A / D converters. Means for providing both as a sampling pulse, and means for extracting a quadrature component of a desired received channel signal from the digital output data of the first and second A / D converters, and the delay time of the delay circuit, A receiving circuit, wherein a delay time other than a phase difference corresponding to π is set in relation to a frequency of the desired channel signal.

Images