JP3654817B2 - プリアンブルパターン識別方法及びプリアンブルパターン識別装置 - Google Patents
プリアンブルパターン識別方法及びプリアンブルパターン識別装置 Download PDFInfo
- Publication number
- JP3654817B2 JP3654817B2 JP2000141647A JP2000141647A JP3654817B2 JP 3654817 B2 JP3654817 B2 JP 3654817B2 JP 2000141647 A JP2000141647 A JP 2000141647A JP 2000141647 A JP2000141647 A JP 2000141647A JP 3654817 B2 JP3654817 B2 JP 3654817B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- complex
- signal
- baseband signal
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受信機に関り、特に受信信号に既知の信号パターンが含まれているか否かを識別する方法に関するものである。
【０００２】
【従来の技術】
デジタル無線通信システムにおいて、送信機は伝送する情報（2値信号のビット列）をある一定のビット数のフレーム毎に区切り、例えば、π/4シフトQPSK(Quaternary Phase Shift Keying)方式のような、デジタル変調を行い信号を送信する。
【０００３】
送信機が送信をしていない状態から初めて送信を開始するフレームを第１フレームという。以下、第１フレームに続いて、第２フレーム、第３フレーム、‥‥‥と送信されていく。
受信機がこの第１フレームを受信し、この第１フレームを用いて送信機に対する同期を行うために、プリアンブルと呼ばれる既知の固定ビットパターンが、フレーム内の決められた位置に、決められた長さで埋め込まれる。
受信機は、送信機が送信する第１フレームの信号を受信する際に、フレーム内に埋め込まれているプリアンブルを用いて、送信機に対して高速同期を行う。ここで、高速同期とは、全く同期が確立されていない状態から同期を行い、同期した情報を現フレームの復調（検波）動作に反映させる処理のことをいう。これに対し、通常同期とは、１つ前のフレームで既に同期が確立されており、現フレームと１つ前のフレームとの間での変動分に対する同期を低速で行い、同期した情報を次のフレームの復調動作に反映する処理のことをいう。
【０００４】
送信機が送信する信号にプリアンブルが埋め込まれるのは、送信を開始する第１フレームのみで、第２フレーム以降にはプリアンブルが埋め込まれないため、受信機は第１フレームを受信する時のみ高速同期を行い、第２フレーム以降では通常同期を行う必要がある。そこで、プリアンブルが含まれている第１フレームを受信しているか否かの判断を行うために、プリアンブルのパターンを識別する方法が考えられている。
【０００５】
プリアンブルのパターン識別方法の説明に入る前に、以降の説明で用いるπ/4シフトQPSKの変調と、変調波の検波処理動作について簡単に説明する。
図３はπ/4シフトQPSK変調の原理を説明する図で、変調部の基本構成を示すブロック図である。情報ビット列を与えられたシリアル・パラレル（S/P）変換器301の出力はそれぞれは差動符号器302に接続している。差動符号器302のI出力はルートロールオフフィルタ（RROF）303-1に接続し、同様に差動符号器302のQ出力はルートロールオフフィルタ（RROF）303-2に接続している。RROF303-1の出力は乗算器304-1に接続し、RROF303-2の出力は乗算器304-2に接続する。乗算器304-1の出力は加算器305の＋（プラス）入力端子に接続し、乗算器304-2の出力は加算器305の−（マイナス）入力端子に接続し、加算器305の出力が変調波306として出力される。また、基準信号発生器308からCOS φ0の搬送波（φ0 = 2πf0t）が出力され（f0は搬送波周波数）、乗算器304-1とπ/2遅延回路307に接続している。そして、π/2遅延回路307は入力信号の位相をπ/2 (rad)だけ遅延した信号出力SIN φ0を乗算器304-2に与える。
【０００６】
図３において、情報ビット列がS/P変換器301に与えられ、S/P変換器301は、入力した情報ビット列を2ビットずつ並列のデータ（b1，b0）として差動符号器302へ時間間隔Tb毎に与える。この時間間隔Tbをシンボル周期と呼ぶ。
差動符号器302は初期位相φ=0 (rad)で動作を開始し、同相成分信号I（I = cosφ）をRROF303-1に与え、直交成分信号Q（Q = sinφ）をRROF303-2に与える。
【０００７】
位相角φ (rad)は、S/P変換器301によって与えられる（b1，b0）データに従って定まり、図４に示す位相変化量Δφだけ増減させる。図４はπ/4シフトQPSK変調方式での（b1，b0）データに対する位相変化量Δφとの関係を表す図である。即ち、（b1，b0）=（0，0）の場合は位相角φをπ/4 (rad)増加させ、（b1，b0）=（0，1）の場合は位相角φを3π/4 (rad)増加させる。また、（b1，b0）=（1，0）の場合は位相角φをπ/4 (rad)減少させ、（b1，b0）=（1，1）の場合は位相角φを3π/4 (rad)減少させる。位相角φの値を増減させた結果、位相角φの値が|φ|≦πの範囲を超えた場合には、位相角φを |φ|≦πの範囲に収まるように、2πを加算または減算する。
【０００８】
差動符号器302にパラレルのデータ（b1，b0）が入力される毎に、同相成分信号Iと直交成分信号Qのレベル値が、同時にステップ状に変化する。この同相成分信号Iと直交成分信号Qは、高調波を含んでおり、このまま変調を行うとその変調波は無限の周波数帯域幅を持ち、他の無線チャネルの帯域を妨害してしまうため、RROF303-1と303-2によりそれぞれ帯域制限を行い、帯域制限された同相成分信号I′と直交成分信号Q′とをそれぞれ出力する。
【０００９】
乗算器304-1は帯域制限された同相成分信号I′と搬送波cos φ0との乗算を行い、乗算器304-2は帯域制限された直交成分信号Q′と、遅延回路307によりπ/2 (rad)だけ位相が遅延した搬送波sin φ0との乗算を行い、加算器305によりそれぞれの乗算器304-1および304-2の出力の差（= I′cos φ0 - Q′sin φ0）を変調波306として出力する。
【００１０】
次に検波の原理を図５によって簡単に説明する。図５はπ/4シフトQPSKの検波の原理を説明する図で、検波部の基本構成を示すブロック図である。
伝搬路を通って受信された変調波501は乗算器502-1と502-2とに与えられ、乗算器502-1の出力はローパスフィルタ（LPF）504-1に接続し、乗算器502-2の出力はローパスフィルタ（LPF）504-2に接続している。LPF504-1の出力はRROF505-1に接続し、ルートロールオフフィルタ（RROF）505-1の出力は同相成分信号Iとなる。同様に、LPF504-2の出力はルートロールオフフィルタ（RROF）505-2に接続し、RROF505-2の出力は直交成分信号Qとなる。また、基準信号発生器506からCOSφ0の搬送波（φ0 = 2πf0t）が出力され（f0は搬送波周波数）、乗算器502-1とπ/2遅延回路503とに接続している。そして、π/2遅延回路503は入力信号の位相をπ/2 (rad)だけ遅延した搬送波SIN φ0を乗算器502-2に与える。
【００１１】
乗算器502-1は変調波501と搬送波cos φ0との乗算を行い、乗算器502-2は変調波501と、遅延回路503によりπ/2だけ位相遅延した搬送波sin φ0との乗算を行う。乗算器502-1と502-2の出力は搬送波の2倍の高調波2f0の成分を含んでいるため、LPF504-1と504-2によりこの成分をそれぞれ取り除き、更にRROF505-1と505-2によりそれぞれ帯域制限を行い、RROF505-1の出力を同相成分信号I、RROF505-2の出力を直交成分信号Qとして出力する。
【００１２】
また次に、プリアンブルのパターン識別方法について説明する。
図２は受信信号（複素数）とプリアンブルパターン（複素数）との相関演算によりプリアンブルをパターン識別するための相関回路の構成を示すブロック図である。
なお、ここで説明に使用する受信信号は、π/4シフトQPSK変調を使用し、フレーム毎に区切られた情報ビット列で変調された変調信号を、図５で示す方法で検波したベースバンド信号（同相成分信号Iと直交成分信号Qとで構成される複素数の信号）で、１シンボル周期Tb当たりN回オーバーサンプリングされたデジタル信号である。ここで、サンプリング（A/D変換）は、図５で示した構成の乗算器502の前段で行う方式と後段で行う方式とがある。
尚、第１フレームの場合はフレームフォーマットの中に、（1，0，0，1）データ（2進数）の繰返しであるプリアンブルが埋め込まれている。
【００１３】
同相成分信号入力端子201-1と直交成分信号入力端子201-2はそれぞれ遅延回路202-1と複素乗算器203-0とに接続し、遅延回路202-1の出力は遅延回路202-2と複素乗算器203-1とに接続する。以下同様に、遅延回路202-mの出力は遅延回路202-(m+1)と複素乗算器203-mとに接続する（m = 1〜6）。複素乗算器203-0にはプリアンブルパターンp(7)の複素共役p*(7)が与えられ、複素乗算器203-1にはプリアンブルパターンp(6)の複素共役p*(6)が与えられる。以下同様に、複素乗算器203-mにはプリアンブルパターンp(7-m)の複素共役p*(7-m)が与えられる。複素乗算器203-0の出力は複素加算器204-1に接続し、複素乗算器203-1の出力は複素加算器204-1に接続する。以下、複素乗算器203-mの出力は複素加算器204-mに接続する。
複素加算器204-1の出力は複素加算器204-2（図示してない）に接続し、以下同様に、複素加算器204-mの出力は複素加算器204-(m+1)に接続する。
遅延回路202-7の出力は複素乗算器202-7に接続し、複素乗算器203-7にはプリアンブルパターンp(0)の複素共役p*(0)が与えられ、複素乗算器203-7の出力は複素加算器204-7に接続する。
以上の接続ではすべて同相成分信号と直交成分信号とがそれぞれが接続する。
【００１４】
最終段の複素加算器204-7の出力実数部Re[r(n)]は、実数乗算器205-1に２本接続し、同様に、複素加算器204-7の出力虚数部Im[r(n)]は、実数乗算器205-2に２本接続する。実数乗算器205-1と205-2の出力はそれぞれ実数加算器206に接続し、実数加算器206の出力は比較器207に接続する。また比較器207には閾値209が与えられ、比較器207の出力は識別結果出力端子208に接続している。
【００１５】
プリアンブルのパターン識別方法は、図２において、同相成分信号入力端子201-1より入力される同相成分信号I(n)と、直交成分信号入力端子201-2より入力される直交成分信号Q(n)とで構成される複素数の受信信号I(n) + jQ(n)（jは虚数単位）を遅延回路202-1と複素乗算器203-0に与える（nはサンプル番号（整数））。
以下の説明では、この複素数受信信号I(n) + jQ(n)をx(n)｛x(n) = I(n) + jQ(n)｝と表す。
【００１６】
複数の遅延回路202-1〜7はそれぞれNサンプル分の遅延すなわち1シンボル周期Tbの遅延を与え、遅延回路202-1は1シンボル周期Tb遅延した受信信号x(n-N)を遅延回路202-2および複素乗算器203-1へ出力し、遅延回路202-2は2シンボル周期2Tb遅延した受信信号x(n-2N)を遅延回路202-3（図示してない）および複素乗算器203-2（図示してない）へ出力し、遅延回路202-7は遅延回路202-6（図示してない）より入力されるx(n-6N)に1シンボルの遅延を与え、7シンボル周期7Tb遅延した受信信号x(n-7N)を複素乗算器203-7へ出力する。
遅延回路202-1〜202-7の出力データ x(n-N)〜x(n-7N)は、言い換えると、x(n-N)が1シンボル周期Tb前の時刻に入力された受信信号、x(n-2N)が2シンボル周期2Tb前の時刻に入力された受信信号、‥‥‥、x(n-7N)が7シンボル周期7Tb前の時刻に入力された受信信号である。
【００１７】
複素乗算器203-0は、同相成分入力端子201-1および直交成分入力端子201-2より入力される受信信号x(n)（複素数）とプリアンブルパターンp(7)の複素共役p*(7)との複素乗算を行い、乗算結果（複素数）を複素乗算器203-1の出力と共に複素加算器204-1へ入力し、複素乗算器203-1は、遅延回路202-1より入力される1シンボル周期Tb遅延した受信信号x(n-N)（複素数）と、プリアンブルパターンp(6)の複素共役p*(6)との複素乗算を行い、乗算結果（複素数）を複素乗算器203-0の出力と共に複素加算器204-1へ入力し、複素乗算器203-2（図示してない）は、遅延回路202-2より入力される2シンボル周期2Tb遅延した受信信号x(n-2N)（複素数）と、プリアンブルパターンp(5)の複素共役p*(5)との複素乗算を行い、乗算結果（複素数）を複素加算器204-1の出力と共に複素加算器204-2（図示してない）へ入力し、以下同様に、次々と複素加算器204-3〜複素加算器204-6（一部しか図示していない）と処理し、複素乗算器203-7は、遅延回路202-7より入力される7シンボル周期7Tb遅延した受信信号x(n-7N)（複素数）と、プリアンブルパターンp(0)の複素共役p*(0)との複素乗算を行い、乗算結果（複素数）を複素加算器204-6の出力と共に複素加算器204-7へ入力する。
【００１８】
複素加算器204-1は、複素乗算器203-0の複素乗算結果x(n)p*(7)と、複素乗算器203-1の複素乗算結果x(n-N)p*(6)とで、複素加算演算を行い、加算結果を複素加算器204-2（図示してない）へ出力し、以下次々と前段の複素加算器で積算した演算結果（複素数）に、複素乗算結果を積算していく。最後に、最終段の複素加算器204-7は、複素加算器204-1〜6で積算した演算結果（複素数）に、複素乗算器203-7の複素乗算結果x(n-7N)p*(0)を積算し、出力を相関r(n)（複素数）とする。
【００１９】
実数乗算器205-1、205-2および実数加算器206は、相関r(n)（複素数）の大きさの自乗|r(n)|2を演算する。
複素加算器204-7より出力される相関r(n)の実数部Re｛r(n)｝を、実数加算器205-1の２つの入力端子へ入力し、実数部の自乗[Re[r(n)]]2を演算し、複素加算器204-7より出力される相関r(n)の虚数部Im[r(n)]を、実数加算器205-2の2つの入力端子へ入力し、虚数部の自乗[Im[r(n)]]2を演算し、実数加算器206は、実数乗算器205-1および205-2で演算した[Re[r(n)]]2と[Im[r(n)]]2を加算し、相関の大きさの自乗|r(n)|2とする。
【００２０】
比較器207は、実数加算器206より出力される相関の大きさの自乗|r(n)|2を閾値209と比較する。1フレームの間に1度でも|r(n)|2が閾値209の値を上回っていれば、そのフレームの受信入力信号にプリアンブルが存在していると判断し、識別結果出力端子208を介して“1”を出力し、1フレームの間に１度も|r(n)|2が閾値209の値を上回らなければ、そのフレームの受信入力信号にプリアンブルが存在していないと判断し、識別結果出力端子208を介して“0”を出力する。
【００２１】
図６は、プリアンブル（1，0，0，1）を図３で説明した方法でπ/4シフトQPSK変調した変調信号を、図５で説明した方法で検波して得た同相成分信号Iと直交成分信号Qのコンスタレーションである。
実線はRROF303-1と303-2のロールオフ率αがα=0.2の場合のコンスタレーションであり、破線はRROF303-1と303-2のロールオフ率αがα=0.5の場合のコンスタレーションで、点線はRROF303-1と303-2のロールオフ率αがα=0.7の場合のコンスタレーションである。図６に示した黒丸(0)〜(8)は、シンボルタイミングでサンプリングした信号である。
【００２２】
図２の下部に示すプリアンブルパターンの数値（複素数）は、図６の黒丸(0)〜(8)に相当し、p(0)が黒丸(7)、p(1)が黒丸(8)または(0)、p(2)が黒丸(1)、p(7)が黒丸(6)に対応しており、2シンボル周期2Tb毎の遷移が原点を中心に点対称となっているため、受信信号としてプリアンブルが入力されている場合には、図２の実数加算器206の出力（相関の大きさの自乗）|r(n)|2は2シンボル周期2Tb毎に極大値を与える。
【００２３】
図７と図８は相関の大きさの自乗、情報ビット列のフレーム長が384ビットで、そのうち56ビットにプリアンブル、プリアンブル以外のビットにランダムなビット列を埋め込んだデータをπ/4シフトQPSKで変調し、図５で説明した方法で検波したベースバンド信号（1シンボル周期Tb当たりN=16回オーバーサンプル）を、図２で説明した回路で演算した相関の大きさの自乗|r(n)|2をプロットしたものである。
【００２４】
図７はフェージングがない場合について、受信信号とプリアンブルパターンとの相関の大きさの自乗の演算結果を、横軸をサンプル番号n、縦軸を相関の大きさの自乗|r(n)|2としてプロットした図である。
入力される信号により異なるが、、受信信号にプリアンブルが含まれているのにプリアンブルではないと判定してしまう識別漏れの確率をp1、受信信号にプリアンブルが含まれていないのにプリアンブルと判定してしまう誤識別の確率をp2とすると、図７の場合には、閾値をプリアンブル部分の相関値の最小値（直線701）より低く設定することにより、識別漏れの確率p1はほぼ0（p1）となる。また、プリアンブルパターン部分の相関値を示すプリアンブル700は、プリアンブルではない部分の相関値に対して、はるかに大きいため、閾値をプリアンブルではない部分の相関値の最大値（直線703）より高く設定することにより、誤識別の確率p2はほぼ0となる。
即ち、閾値を直線703より高く、かつ、直線701の間（例えば、点線702）に設定すれば識別漏れp1と誤認識の確率p2はほぼ0となる。
【００２５】
一方、図８は最大ドップラー周波数fd = 20Hzでレイリーフェージングを与えた場合について、受信信号とプリアンブルパターンとの相関の大きさの自乗の演算結果を、横軸をサンプル番号n、縦軸を相関の大きさの自乗|r(n)|2としてプロットした図である。
フェージングによる振幅変動のため、識別漏れの確率p1を0に近づけるために、閾値を直線803（プリアンブル部分の相関値の最小値）のように小さく設定すると、プリアンブルない部分の相関値の中に直線803より大きな値のものがあるため、誤識別の確率p2が大きくなる。また逆に、誤識別の確率p2を0に近づけようと閾値を高く設定すると識別漏れの確率p1が大きくなり、識別漏れの確率p1と誤識別の確率p2を共に0に近づけるような閾値の設定が困難である。
例えば、閾値をプリアンブル部分の相関の最大値より少し高く（直線802）設定すると、識別漏れの確率p1は1であり、誤識別の確率p2も0＜p2＜1となる。また、更に、閾値を直線801（プリアンブル部分ではない相関の最大値）より高く設定すれば、誤識別の確率p2はほぼ0となるが識別漏れの確率p1が1となり識別できなくなる。
尚、図７と図８では、プリアンブルが２つ以上（第１フレーム、第２フレーム、‥‥‥）続くような説明になっているが、受信信号とプリアンブルパターンとの相関の大きさの自乗のシミュレーションの結果について述べているためであって、実際の無線機での設定は、プリアンブルが送信の都度第１フレームにだけ含まれる条件を想定している。
【００２６】
【発明が解決しようとする課題】
前述の従来技術のプリアンブルパターン識別方法では、演算した相関が受信信号の振幅の変動に影響され、識別漏れの確率と誤識別の確率とが相反する傾向にあり、両方の確率を共に0に近づけるような閾値の設定が困難であるため、閾値判定によるプリアンブルの識別が難しい欠点があった。
本発明の目的は、上記のような欠点を除去し、受信信号の振幅変動に影響されないプリアンブルパターン識別方法を提供することにある。
【００２７】
【課題を解決するための手段】
上記の目的を達成するため、本発明のプリアンブルパターン識別方法は、受信した複素数のベースバンド信号を遅延検波し、遅延検波した信号の実数部の値と虚数部の値との相関を複数サンプル毎に求め、求めた相関値に基づいてプリアンブルパターンの存在を判定する。
また本発明における遅延検波は、受信した複素数のベースバンド信号に１シンボル周期遅延し、遅延したベースバンド信号の複素共役を算出し、算出した複素共役値と、受信した複素数のベースバンド信号より１シンボル周期後のベースバンド信号との複素乗算を行なうことにより求める。
更に、本発明のプリアンブルパターン識別方法は、プリアンブルパターンの存在を判定するための相関値を、−１にほぼ等しく、−１よりわずかに大きい値としている。
【００２８】
また、本発明のプリアンブルパターン識別方法は、π/4シフトQPSK(Quaternary Phase Shift Keying)変調方式で用いる受信機で受信する信号のプリアンブルパターンの識別を行なうために、１シンボル周期前のベースバンド信号の複素共役値を算出し、算出した複素共役値と現在のベースバンド信号との複素乗算を複数サンプルについて演算し、演算した複素乗算結果の実数部の値と虚数部の値との相関を演算し、演算した相関の傾きが所定の条件を満足するか否かによって、プリアンブル信号が存在するか否かを判定する。
更にまた、π/4シフトQPSK(Quaternary Phase Shift Keying)変調方式で用いる受信機での受信信号について１シンボルあたりN回（Nは自然数）オーバーサンプリングした複素数のベースバンド信号x(n)のプリアンブルパターンの識別を行なうプリアンブルパターン識別方法において（nはサンプル毎に増加する整数）、１シンボル周期前のベースバンド信号x(n-N)の複素共役値x*(n-N)を算出し、算出した複素共役値x*(n-N)と現在のベースバンド信号x(n)との複素乗算y(n)を複数サンプルについて演算し（y(n)=x(n)・x*(n-N)）、演算した複素乗算結果y(n)の実数部の値Re[y(n)]と虚数部の値Im[y(n)]との積和Sxyを演算し（Sxy=ΣRe[y(n)]Im[y(n)]）、複素乗算結果y(n)の自乗の総和Sを演算し（S=Σ|y(n)|2）、積和Sxyに“2”を乗じた値2Sxyと記総和Sとの比rを演算し（r = 2Sxy / S）、演算した比rが所定の条件を満足するか否かによって、プリアンブル信号が存在するか否かを判定する。
そして判定に際して、閾値rthを設け、閾値rthと、積和Sxyと、総和Sとについて、2Sxy-rthSを演算し、演算結果D（D=2Sxy-rthS）が負または0ならばプリアンブル信号が存在すると判断する。
【００２９】
本発明のプリアンブルパターン識別装置は、ベースバンド信号を入力し、入力ベースバンド信号を遅延検波する遅延検波部と、遅延検波部が遅延検波した信号の実数部の値と虚数部の値との積和を、所定サンプル数のベースバンド信号にわたって演算する積和演算部と、遅延部回路が遅延検波した信号の自乗値の総和を、所定サンプル数のベースバンド信号にわたって演算する総和演算部と、積和演算部が演算した積和の２倍値と、総和演算部が演算した総和との比を演算し、演算した比が所定の範囲内であるか否かを判定する判定部とを有し、判定部の判定が所定の範囲内であれば、演算した所定サンプル数のベースバンド信号にプリアンブルパターンが存在すると判定する。
また、本発明の遅延検波部は、ベースバンド信号の同相成分と直交成分とを入力し、入力ベースバンド信号の同相成分と直交成分とをそれぞれ１シンボル周期遅延する遅延回路と、遅延回路の遅延した信号の同相成分と直交成分の複素共役をそれぞれ求める複素共役演算回路と、求めた該複素共役と、次シンボル周期に入力した入力ベースバンド信号との複素乗算を、同相成分と直交成分とについてそれぞれ行なう複素乗算回路とを有している。
【００３０】
【発明の実施の形態】
本発明の一実施例を図１によって説明する。図１は本発明のプリアンブルパターン識別回路の構成の一実施例を示すブロック図である。
ここで説明に使用する受信信号は、π/4シフトQPSK変調を使用し、フレーム毎に区切られた情報ビット列で変調された変調信号を、図５で説明した方法で検波したベースバンド信号（同相成分信号Iと直交成分信号Qとで構成される複素数の信号）で、１シンボル周期Tb当たりN回（Nは自然数）オーバーサンプリングされたデジタル信号である。また、サンプリング（A/D変換）は図５で示した構成の乗算器502の前段で行う方式と後段で行う方式とがある。
【００３１】
同相成分入力端子101は遅延回路103と複素乗算回路105とに接続し、直交成分入力端子102は遅延回路103と複素乗算回路105とに接続する。遅延回路103の同相成分出力と直交成分出力は複素共役演算回路104にそれぞれ接続し、複素共役演算回路104の同相成分出力と直交成分出力は複素乗算器105にそれぞれ接続する。複素乗算器105の同相成分出力は乗算器106-3に２本接続し、また乗算器106-1に接続する。同様に、複素乗算器105の直交成分出力は乗算器106-4に２本接続し、また乗算器106-1に接続する。
【００３２】
乗算器106-1の出力はスイッチ112-1に接続し、スイッチ112-1の出力は加算器107-1の一方の入力端子に接続する。加算器107-1の出力は乗算器106-2と遅延回路108-1に接続し、遅延回路108-1の出力に１サンプル時間分の遅延がなされて加算器107-1の他方の入力端子に接続する。乗算器106-2には更に、係数“2”が与えられ、乗算器106-2の出力は加算器107-4の＋（プラス）入力端子に接続する。
【００３３】
乗算器106-3の出力と乗算器106-4の出力は、それぞれ加算器107-2に接続し、加算器107-2の出力はスイッチ112-2に接続し、スイッチ112-2の出力は加算器107-3の一方の入力端子に接続する。加算器107-3の出力は乗算器106-5と遅延回路108-2に接続し、遅延回路108-2の出力に１サンプル時間分の遅延がなされて加算器107-3の他方の入力端子に接続する。乗算器106-5には更に、係数“rth”が与えられ、乗算器106-5の出力は加算器107-4の−（マイナス）入力端子に接続する。
加算器107-4の出力は符号判定器109に接続し、符号判定器109は識別結果出力端子110に接続する。
【００３４】
図１において、同相成分入力端子101を介して与えられるベースバンド信号x(n)の実数部（同相成分）と、直交成分入力端子102を介して与えられるベースバンド信号x(n)の虚数部（直交成分）とからなる複素数のベースバンド信号x(n)は、１シンボル周期Tbの遅延を行なう遅延回路103と複素共役演算回路104及び複素105とにより遅延検波され、遅延検波信号y(n)（y(n) = x(n)x*(n-N)）をサンプル毎に出力する。
例えば，N=16とすると、n=0（t=0）でy(0)=x(0)*(-16)を出力し、n=1（t=Tb/16）でy(1)=x(1)*(-15)を出力し、n=2（t=2Tb/16）でy(2)=x(2)*(-14)を出力し、‥‥‥、n=16（t=Tb）でy(16)=x(16)*(0)を出力する。
【００３５】
遅延回路103は同相成分入力端子101と直交成分入力端子102とにより与えられる複素数のベースバンド信号x(n)にNサンプル分の遅延すなわち1シンボル周期Tbの遅延を与え、Nサンプルだけ遅延したベースバンド信号x(n-N)を複素共役演算回路104に入力する。
複素共役演算回路104は遅延回路103より入力されるx(n-N)の複素共役（虚数部の符号反転）x*(n-N)（xの右肩の「*」は複素共役を表す記号）を、x(n)とともに複素乗算器105へ入力する。
複素乗算器105は同相成分入力端子101および直交成分入力端子102より与えられるベースバンド信号x(n)と、複素共役演算回路104より与えられる、1シンボル前のベースバンド信号の複素共役x*(n-N)との複素乗算を行い、乗算結果を遅延検波信号y(n)として出力する。
【００３６】
図９は、図１の回路を使って同相成分入力端子101および直交成分入力端子102からベースバンド信号x(n)として、プリアンブル信号を入力した場合の、複素乗算器105の出力である遅延検波出力y(n)のコンスタレーションである。横軸は遅延検波出力y(n)の実数部、縦軸は遅延検波出力y(n)の虚数部をとった。
【００３７】
遅延検波出力y(n)のコンスタレーションを表すプロット901は、傾きが“-1”の直線902に沿って分布している。遅延検波出力y(n)のコンスタレーションはプリアンブル信号が入力される場合は直線902に沿って分布し、それ以外の場合は一様に分布するため、本発明は、遅延検波出力y(n)のコンスタレーションが傾き“-1”の直線902に沿って分布していることを検出し、プリアンブルパターン識別を行う。
【００３８】
本発明のプリアンブルパターン識別は、遅延検波出力y(n)の実数部Re[y(n)]と虚数部Im[y(n)]との相関rを算出することにより行う。算出方法の一例を式(1)に示す。Re[y(n)]およびIm[y(n)]の平均値はそれぞれ零であるものとし、相関rの演算はn = n1サンプルからn = n2-1サンプルまで行う。ここでn1とn2は整数で、n1＜n2である。
【数１】
式(1)の相関rは、y(n) (n1≦n≦n2-1)のすべての点が、傾き“-1”の直線902上にある場合にr = -1となり、また図9の901のようにy(n) (n1≦n≦n2-1)が直線902に沿って分布している場合は、相関rの値は-1に近い値となる。
【００３９】
式(1)のままでは、相関rの演算に除算と平方根の演算が必要となるため、処理速度とハード構成を簡単にするため演算式を変形する必要がある。
遅延検波信号y(n)の実数部Re[y(n)]の分散と虚数部Im[y(n)]の分散が等しいものとすると、次の式(2)となり、
【数２】
式(1)の分母は、次の式(3)で示すようになるため、
【数３】
式(1)の相関rは、式(4)に示すようになる。
【数４】
【００４０】
本発明のプリアンブルパターン識別は、-1よりもわずかに大きい値（例えば-0.90）を閾値rthとして、次の式(5)が成立するならばプリアンブルパターンが受信信号に含まれていると判断するものであるが、式(4)の相関rの演算には、除算が含まれている。
【数５】
そこで、式(4)の分子のΣRe[y(k)]Im[y(k)]と分母をそれぞれ、式(6)と式(7)と置き、
【数６】
【数７】
両辺にSを乗じ右辺を左辺に移項すると、式(5)は式(8)となり、除算を行わずに済む。
【数８】
即ち、式(6)と式(7)とでSxyとSを演算し、式(8)の判定を行う。
【００４１】
図１において、乗算器106-1、加算器107-1、遅延回路108-1、およびスイッチ112-1によって、式(6)のSxyの演算を行う。
即ち、乗算器106-1は、複素乗算器105より出力される遅延検波出力y(n)の実数部Re[y(n)]と虚数部Im[y(n)]との乗算を行い、スイッチ112-1を介して加算器107-1へ乗算結果を与える。
遅延回路108-1は加算器107-1の加算結果に1サンプル分の遅延を与え、遅延した信号を加算器107-1に与える。これにより、加算器107-1はスイッチ112-1を介して乗算器106-1より与えられる乗算結果Re[y(n)]×Im[y(n)]と、遅延回路108-1の出力との加算を行い、この加算結果をSxyとする。即ち、加算器107-1と遅延回路108-1とにより、各サンプル毎における乗算器106-1の乗算結果を積算していく。
スイッチ112-1はn=n1〜n2-1サンプルの間で閉じ、それ以外では開いており、また同時に、スイッチ112-1を閉じる際（n=n1）に遅延回路108-1の値を“0”にリセットするため、n=n1〜n2-1の間で、乗算器106の出力Re[y(n)]×Im[y(n)]の積算が行われ、式(6)の演算が行われる。
【００４２】
乗算器106-3と106-4、加算器107-2と107-3、遅延回路108-2およびスイッチ112-2は、式(7)のSの演算を行う。
乗算器106-3は、複素乗算器105より出力される遅延検波出力y(n)の実数部Re[y(n)]の自乗[Re[y(n)]]2を演算し、乗算器106-4はy(n)の虚数部Im[y(n)]の自乗[Im[y(n)]]2を演算する。そして、これらの演算された自乗値は加算器107-2により加算され[Re[y(n)]]2 ＋ [Im[y(n)]]2 = |y(n)|2となって出力され、スイッチ112-2を介して加算器107-3に与えられる。
【００４３】
遅延回路108-2は、加算器107-3の出力|y(n)|2に1サンプル分の遅延を与え、遅延した信号を加算器107-3に与える。これにより加算器107-3は、スイッチ112-2を介して加算器107-2から与えられる加算結果と、遅延回路108-2の出力との加算を行い、この加算結果をSとする。即ち、加算器107-3と遅延回路108-2は、加算器107-2の加算結果[Re[y(n)]]2 + [Im[y(n)]]2 = |y(n)|2を積算していく。
スイッチ112-2はn=n1〜n2-1サンプルの間で閉じ、それ以外では開いており、また同時に、スイッチ112-1を閉じる際（n=n1）に遅延回路108-1の値を“0”にリセットするため、n=n1〜n2-1の間で、加算器107-2の出力[Re[y(n)]]2 + [Im[y(n)]]2 = |y(n)|2の積算が行われ、式(7)の演算が行われる。
【００４４】
次に乗算器106-2は、加算器107-1と遅延回路108-1による積算結果Sxyに“2”を乗じ加算器107-4に与える。乗算器106-5は、加算器107-3と遅延回路108-2による積算結果Sに閾値rth111を乗じ加算器107-4に与える。
加算器107-4は乗算器106-2と106-5の乗算結果の差2Sxy - rthSを演算して、符号判定器109に与える。
【００４５】
符号判定器109は加算器107-4の出力2Sxy - rthSの正負判定を行う。
即ち、符号判定器109は、加算器107-4の出力が負または0（2Sxy - rthS ≦ 0（相関rがr≦rth））ならば、n=n1〜n2-1サンプルの間にプリアンブルが存在すると判定し（即ち、n=n1〜n2-1サンプルの間の信号がプリアンブルであると判定し）、値“1”を出力端子110を介して出力し、加算器107-4の出力が正（2Sxy - rthS ＞ 0（相関rがr＞rth））ならば、n=n1〜n2-1サンプルの間にプリアンブルが存在しないと判定し（即ち、n=n1〜n2-1サンプルの信号はプリアンブルではないと判定し）、値“0”を出力端子110を介して出力する。
【００４６】
図１０と図１１は相関の大きさの自乗、情報ビット列のフレーム長が384ビットで、そのうち56ビットにプリアンブル、プリアンブル以外のビットにランダムなビット列を埋め込んだデータをπ/4シフトQPSKで変調し、図５で説明した方法で検波したベースバンド信号（1シンボル周期Tb当たりN=16回オーバーサンプル）を（即ち、図７と図８と同じ条件）、本発明の一実施例である図１で説明した回路（即ち、式(4)）で演算した結果をプロットしたものである。
【００４７】
図１０は式(4)の相関rをフェージングなしの条件で演算したものであり、プリアンブルの区間で相関rの値が-1に近い値となっているのがわかる。
更に、図１１は最大ドップラー周波数fd=20Hzのレイリーフェージングを与えた場合に、(4)式の相関rを演算したものであり、フェージングにより受信信号の振幅が変動する場合においても、プリアンブル区間の相関の値が-1に近い値を示す。
【００４８】
例えば、図１０と図１１中に点線で示すように、閾値rthをrth = -0.90に設定した場合、プリアンブルの区間でのみ、相関rの値がこの閾値rthを下回っているため、プリアンブルのパターン識別が可能となる。
このように、遅延検波出力y(n)の実数部Re[y(n)]と虚数部Im[y(n)]との相関rは、フェージングによる受信信号の振幅の変動にほとんど影響されず、プリアンブル区間で-1に近い値を示し、閾値111 (rth)の設定は、振幅の変動を考慮せずに行うことができる。
【００４９】
図１の回路を基地局の受信機に適用する場合、端末局は基地局に対する同期を確立した後に送信するため、基地局の受信機が受信する信号のタイミングのずれは伝搬遅延のみであり、プリアンブル部の信号が受信されるタイミングもある程度分かっている。このため、基地局の受信機に適用する場合は相関の演算を１フレームに１回のみ行なう。スイッチ112-1と112-2を開閉するタイミングは、プリアンブル部の信号が受信されると思われるタイミングを設定し、閉じている時間n2−n1はプリアンブル部の継続する長さより短く設定する。
図１０と図１１の実施例では、例えば、n1=1500、n2=1628（n2−n1=8×16）（フレーム内でのサンプル番号）に設定すれば、プリアンブルを識別することができる。
【００５０】
一方、図１の回路を端末局の受信機に適用する場合、端末局が受信を開始した時点では、基地局に対する同期が確立されていないため、プリアンブル部の信号が受信されるタイミングが分からない。このため、端末局の受信機に適用する場合は、相関の演算をフレーム内のすべてのサンプルについて行ない、１度でも出力端子から“1”（プリアンブルが存在する）が出力されれば、そのフレームにプリアンブル信号が存在すると判断する。スイッチ112-1と112-2の開閉は、例えば、n=0で閉じ、n=127で開き、n=128で閉じn=255で開き以下同様に、n=128mで閉じ、n=128m+127で開く（m=0，1，2，‥‥‥，23，nはフレーム内のサンプル番号）。尚，スイッチを閉じる際に遅延回路108-1と108-2を“0”にリセットする。
【００５１】
尚、上記実施例では、閾値以下の場合にプリアンブルパターンが存在し、閾値を超えた場合にはプリアンブルパターンが存在しないとしたが、閾値未満の場合にプリアンブルパターンが存在し、閾値以上の場合にはプリアンブルパターンが存在しないとしてもよいことは自明である。
更に、プリアンブルパターンの存在を判定する閾値と、プリアンブルパターンが存在しないと判定する閾値というように、２つ以上の閾値を用い、その組合せによってプリアンブルパターンの存在・非存在を判定することも可能である。
また、閾値は伝搬路の状態によって逐次変更できることはいうまでもない。
尚、図１０と図１１では、プリアンブルが２つ以上（第１フレーム、第２フレーム、‥‥‥）続くような説明になっているが、受信信号とプリアンブルパターンとの相関の大きさの自乗のシミュレーションの結果について述べているためと従来技術と比較するためとであって、実際の無線機での設定は、プリアンブルが送信の都度第１フレームにだけ含まれる条件を想定している。
【００５２】
【発明の効果】
本発明によれば、プリアンブルパターン識別方法では、演算した相関が受信信号の振幅の変動に影響されず、識別漏れの確率と誤識別の確率とが相反せず、両方の確率を共に0に近づけるような閾値の設定が可能となったため、閾値の設定が容易に行え、振幅の変動に影響されないプリアンブルパターン識別を行うことができる。
【図面の簡単な説明】
【図１】 本発明の一実施例のプリアンブルパターン識別のための相関回路の構成を示すブロック図。
【図２】 従来のプリアンブルパターン識別のための相関回路の構成を示すブロック図。
【図３】 従来のπ/4シフトQPSK変調方式の変調部の基本構成を示すブロック図。
【図４】 情報ビットに対する位相変化量を示す図。
【図５】 従来のπ/4シフトQPSK変調方式の検波部の基本構成を示すブロック図。
【図６】 受信入力信号のプリアンブルのコンスタレーションを示す図。
【図７】 フェージングがない場合の相関の大きさの自乗のプロット図。
【図８】 レイリーフェージングを与えた場合の相関の大きさの自乗のプロット図。
【図９】 本発明の一実施例による遅延検波出力のコンスタレーションを示す図。
【図１０】 本発明の一実施例により、フェージングがない場合の相関の演算結果のプロット図。
【図１１】 本発明の一実施例により、レイリーフェージングを与えた場合の相関の演算結果のプロット図。
【符号の説明】
101，102：入力端子、 103：遅延回路、 104：複素共役演算回路、 105：複素乗算器、 106-1，106-2，106-3，106-4，106-5：乗算器、 107-1，107-2，107-3，107-4：加算器、 108-1，108-2：遅延回路、 109：符号判定器、 110：出力端子、 111：閾値、 112-1，112-2：スイッチ、 201-1，201-2：入力端子、 202-1，202-2，‥‥‥，202-7：遅延回路、 203-0，203-1，‥‥‥，203-6，203-7：複素乗算器、 204-1，‥‥‥，204-6，204-7：複素加算器、 205-1，205-2：実数乗算器、 206：実数加算器、 207：比較器、 208：出力端子、209：閾値、 301：S/P変換器、 302：差動符号器、 303-1，303-2：RROF、 304-1，304-2：乗算器、 305：加算器、 306：変調波、 307：π/2遅延回路、 308：基準信号発生器、 501：変調波、 502-1，502-2：乗算器、 503：π/2遅延回路、 504-1，504-2：LPF、 505-1，505-2：RROF、 506：基準信号発生器、 901：プロット、 902：直線。
【発明の属する技術分野】
本発明は、受信機に関り、特に受信信号に既知の信号パターンが含まれているか否かを識別する方法に関するものである。
【０００２】
【従来の技術】
デジタル無線通信システムにおいて、送信機は伝送する情報（2値信号のビット列）をある一定のビット数のフレーム毎に区切り、例えば、π/4シフトQPSK(Quaternary Phase Shift Keying)方式のような、デジタル変調を行い信号を送信する。
【０００３】
送信機が送信をしていない状態から初めて送信を開始するフレームを第１フレームという。以下、第１フレームに続いて、第２フレーム、第３フレーム、‥‥‥と送信されていく。
受信機がこの第１フレームを受信し、この第１フレームを用いて送信機に対する同期を行うために、プリアンブルと呼ばれる既知の固定ビットパターンが、フレーム内の決められた位置に、決められた長さで埋め込まれる。
受信機は、送信機が送信する第１フレームの信号を受信する際に、フレーム内に埋め込まれているプリアンブルを用いて、送信機に対して高速同期を行う。ここで、高速同期とは、全く同期が確立されていない状態から同期を行い、同期した情報を現フレームの復調（検波）動作に反映させる処理のことをいう。これに対し、通常同期とは、１つ前のフレームで既に同期が確立されており、現フレームと１つ前のフレームとの間での変動分に対する同期を低速で行い、同期した情報を次のフレームの復調動作に反映する処理のことをいう。
【０００４】
送信機が送信する信号にプリアンブルが埋め込まれるのは、送信を開始する第１フレームのみで、第２フレーム以降にはプリアンブルが埋め込まれないため、受信機は第１フレームを受信する時のみ高速同期を行い、第２フレーム以降では通常同期を行う必要がある。そこで、プリアンブルが含まれている第１フレームを受信しているか否かの判断を行うために、プリアンブルのパターンを識別する方法が考えられている。
【０００５】
プリアンブルのパターン識別方法の説明に入る前に、以降の説明で用いるπ/4シフトQPSKの変調と、変調波の検波処理動作について簡単に説明する。
図３はπ/4シフトQPSK変調の原理を説明する図で、変調部の基本構成を示すブロック図である。情報ビット列を与えられたシリアル・パラレル（S/P）変換器301の出力はそれぞれは差動符号器302に接続している。差動符号器302のI出力はルートロールオフフィルタ（RROF）303-1に接続し、同様に差動符号器302のQ出力はルートロールオフフィルタ（RROF）303-2に接続している。RROF303-1の出力は乗算器304-1に接続し、RROF303-2の出力は乗算器304-2に接続する。乗算器304-1の出力は加算器305の＋（プラス）入力端子に接続し、乗算器304-2の出力は加算器305の−（マイナス）入力端子に接続し、加算器305の出力が変調波306として出力される。また、基準信号発生器308からCOS φ0の搬送波（φ0 = 2πf0t）が出力され（f0は搬送波周波数）、乗算器304-1とπ/2遅延回路307に接続している。そして、π/2遅延回路307は入力信号の位相をπ/2 (rad)だけ遅延した信号出力SIN φ0を乗算器304-2に与える。
【０００６】
図３において、情報ビット列がS/P変換器301に与えられ、S/P変換器301は、入力した情報ビット列を2ビットずつ並列のデータ（b1，b0）として差動符号器302へ時間間隔Tb毎に与える。この時間間隔Tbをシンボル周期と呼ぶ。
差動符号器302は初期位相φ=0 (rad)で動作を開始し、同相成分信号I（I = cosφ）をRROF303-1に与え、直交成分信号Q（Q = sinφ）をRROF303-2に与える。
【０００７】
位相角φ (rad)は、S/P変換器301によって与えられる（b1，b0）データに従って定まり、図４に示す位相変化量Δφだけ増減させる。図４はπ/4シフトQPSK変調方式での（b1，b0）データに対する位相変化量Δφとの関係を表す図である。即ち、（b1，b0）=（0，0）の場合は位相角φをπ/4 (rad)増加させ、（b1，b0）=（0，1）の場合は位相角φを3π/4 (rad)増加させる。また、（b1，b0）=（1，0）の場合は位相角φをπ/4 (rad)減少させ、（b1，b0）=（1，1）の場合は位相角φを3π/4 (rad)減少させる。位相角φの値を増減させた結果、位相角φの値が|φ|≦πの範囲を超えた場合には、位相角φを |φ|≦πの範囲に収まるように、2πを加算または減算する。
【０００８】
差動符号器302にパラレルのデータ（b1，b0）が入力される毎に、同相成分信号Iと直交成分信号Qのレベル値が、同時にステップ状に変化する。この同相成分信号Iと直交成分信号Qは、高調波を含んでおり、このまま変調を行うとその変調波は無限の周波数帯域幅を持ち、他の無線チャネルの帯域を妨害してしまうため、RROF303-1と303-2によりそれぞれ帯域制限を行い、帯域制限された同相成分信号I′と直交成分信号Q′とをそれぞれ出力する。
【０００９】
乗算器304-1は帯域制限された同相成分信号I′と搬送波cos φ0との乗算を行い、乗算器304-2は帯域制限された直交成分信号Q′と、遅延回路307によりπ/2 (rad)だけ位相が遅延した搬送波sin φ0との乗算を行い、加算器305によりそれぞれの乗算器304-1および304-2の出力の差（= I′cos φ0 - Q′sin φ0）を変調波306として出力する。
【００１０】
次に検波の原理を図５によって簡単に説明する。図５はπ/4シフトQPSKの検波の原理を説明する図で、検波部の基本構成を示すブロック図である。
伝搬路を通って受信された変調波501は乗算器502-1と502-2とに与えられ、乗算器502-1の出力はローパスフィルタ（LPF）504-1に接続し、乗算器502-2の出力はローパスフィルタ（LPF）504-2に接続している。LPF504-1の出力はRROF505-1に接続し、ルートロールオフフィルタ（RROF）505-1の出力は同相成分信号Iとなる。同様に、LPF504-2の出力はルートロールオフフィルタ（RROF）505-2に接続し、RROF505-2の出力は直交成分信号Qとなる。また、基準信号発生器506からCOSφ0の搬送波（φ0 = 2πf0t）が出力され（f0は搬送波周波数）、乗算器502-1とπ/2遅延回路503とに接続している。そして、π/2遅延回路503は入力信号の位相をπ/2 (rad)だけ遅延した搬送波SIN φ0を乗算器502-2に与える。
【００１１】
乗算器502-1は変調波501と搬送波cos φ0との乗算を行い、乗算器502-2は変調波501と、遅延回路503によりπ/2だけ位相遅延した搬送波sin φ0との乗算を行う。乗算器502-1と502-2の出力は搬送波の2倍の高調波2f0の成分を含んでいるため、LPF504-1と504-2によりこの成分をそれぞれ取り除き、更にRROF505-1と505-2によりそれぞれ帯域制限を行い、RROF505-1の出力を同相成分信号I、RROF505-2の出力を直交成分信号Qとして出力する。
【００１２】
また次に、プリアンブルのパターン識別方法について説明する。
図２は受信信号（複素数）とプリアンブルパターン（複素数）との相関演算によりプリアンブルをパターン識別するための相関回路の構成を示すブロック図である。
なお、ここで説明に使用する受信信号は、π/4シフトQPSK変調を使用し、フレーム毎に区切られた情報ビット列で変調された変調信号を、図５で示す方法で検波したベースバンド信号（同相成分信号Iと直交成分信号Qとで構成される複素数の信号）で、１シンボル周期Tb当たりN回オーバーサンプリングされたデジタル信号である。ここで、サンプリング（A/D変換）は、図５で示した構成の乗算器502の前段で行う方式と後段で行う方式とがある。
尚、第１フレームの場合はフレームフォーマットの中に、（1，0，0，1）データ（2進数）の繰返しであるプリアンブルが埋め込まれている。
【００１３】
同相成分信号入力端子201-1と直交成分信号入力端子201-2はそれぞれ遅延回路202-1と複素乗算器203-0とに接続し、遅延回路202-1の出力は遅延回路202-2と複素乗算器203-1とに接続する。以下同様に、遅延回路202-mの出力は遅延回路202-(m+1)と複素乗算器203-mとに接続する（m = 1〜6）。複素乗算器203-0にはプリアンブルパターンp(7)の複素共役p*(7)が与えられ、複素乗算器203-1にはプリアンブルパターンp(6)の複素共役p*(6)が与えられる。以下同様に、複素乗算器203-mにはプリアンブルパターンp(7-m)の複素共役p*(7-m)が与えられる。複素乗算器203-0の出力は複素加算器204-1に接続し、複素乗算器203-1の出力は複素加算器204-1に接続する。以下、複素乗算器203-mの出力は複素加算器204-mに接続する。
複素加算器204-1の出力は複素加算器204-2（図示してない）に接続し、以下同様に、複素加算器204-mの出力は複素加算器204-(m+1)に接続する。
遅延回路202-7の出力は複素乗算器202-7に接続し、複素乗算器203-7にはプリアンブルパターンp(0)の複素共役p*(0)が与えられ、複素乗算器203-7の出力は複素加算器204-7に接続する。
以上の接続ではすべて同相成分信号と直交成分信号とがそれぞれが接続する。
【００１４】
最終段の複素加算器204-7の出力実数部Re[r(n)]は、実数乗算器205-1に２本接続し、同様に、複素加算器204-7の出力虚数部Im[r(n)]は、実数乗算器205-2に２本接続する。実数乗算器205-1と205-2の出力はそれぞれ実数加算器206に接続し、実数加算器206の出力は比較器207に接続する。また比較器207には閾値209が与えられ、比較器207の出力は識別結果出力端子208に接続している。
【００１５】
プリアンブルのパターン識別方法は、図２において、同相成分信号入力端子201-1より入力される同相成分信号I(n)と、直交成分信号入力端子201-2より入力される直交成分信号Q(n)とで構成される複素数の受信信号I(n) + jQ(n)（jは虚数単位）を遅延回路202-1と複素乗算器203-0に与える（nはサンプル番号（整数））。
以下の説明では、この複素数受信信号I(n) + jQ(n)をx(n)｛x(n) = I(n) + jQ(n)｝と表す。
【００１６】
複数の遅延回路202-1〜7はそれぞれNサンプル分の遅延すなわち1シンボル周期Tbの遅延を与え、遅延回路202-1は1シンボル周期Tb遅延した受信信号x(n-N)を遅延回路202-2および複素乗算器203-1へ出力し、遅延回路202-2は2シンボル周期2Tb遅延した受信信号x(n-2N)を遅延回路202-3（図示してない）および複素乗算器203-2（図示してない）へ出力し、遅延回路202-7は遅延回路202-6（図示してない）より入力されるx(n-6N)に1シンボルの遅延を与え、7シンボル周期7Tb遅延した受信信号x(n-7N)を複素乗算器203-7へ出力する。
遅延回路202-1〜202-7の出力データ x(n-N)〜x(n-7N)は、言い換えると、x(n-N)が1シンボル周期Tb前の時刻に入力された受信信号、x(n-2N)が2シンボル周期2Tb前の時刻に入力された受信信号、‥‥‥、x(n-7N)が7シンボル周期7Tb前の時刻に入力された受信信号である。
【００１７】
複素乗算器203-0は、同相成分入力端子201-1および直交成分入力端子201-2より入力される受信信号x(n)（複素数）とプリアンブルパターンp(7)の複素共役p*(7)との複素乗算を行い、乗算結果（複素数）を複素乗算器203-1の出力と共に複素加算器204-1へ入力し、複素乗算器203-1は、遅延回路202-1より入力される1シンボル周期Tb遅延した受信信号x(n-N)（複素数）と、プリアンブルパターンp(6)の複素共役p*(6)との複素乗算を行い、乗算結果（複素数）を複素乗算器203-0の出力と共に複素加算器204-1へ入力し、複素乗算器203-2（図示してない）は、遅延回路202-2より入力される2シンボル周期2Tb遅延した受信信号x(n-2N)（複素数）と、プリアンブルパターンp(5)の複素共役p*(5)との複素乗算を行い、乗算結果（複素数）を複素加算器204-1の出力と共に複素加算器204-2（図示してない）へ入力し、以下同様に、次々と複素加算器204-3〜複素加算器204-6（一部しか図示していない）と処理し、複素乗算器203-7は、遅延回路202-7より入力される7シンボル周期7Tb遅延した受信信号x(n-7N)（複素数）と、プリアンブルパターンp(0)の複素共役p*(0)との複素乗算を行い、乗算結果（複素数）を複素加算器204-6の出力と共に複素加算器204-7へ入力する。
【００１８】
複素加算器204-1は、複素乗算器203-0の複素乗算結果x(n)p*(7)と、複素乗算器203-1の複素乗算結果x(n-N)p*(6)とで、複素加算演算を行い、加算結果を複素加算器204-2（図示してない）へ出力し、以下次々と前段の複素加算器で積算した演算結果（複素数）に、複素乗算結果を積算していく。最後に、最終段の複素加算器204-7は、複素加算器204-1〜6で積算した演算結果（複素数）に、複素乗算器203-7の複素乗算結果x(n-7N)p*(0)を積算し、出力を相関r(n)（複素数）とする。
【００１９】
実数乗算器205-1、205-2および実数加算器206は、相関r(n)（複素数）の大きさの自乗|r(n)|2を演算する。
複素加算器204-7より出力される相関r(n)の実数部Re｛r(n)｝を、実数加算器205-1の２つの入力端子へ入力し、実数部の自乗[Re[r(n)]]2を演算し、複素加算器204-7より出力される相関r(n)の虚数部Im[r(n)]を、実数加算器205-2の2つの入力端子へ入力し、虚数部の自乗[Im[r(n)]]2を演算し、実数加算器206は、実数乗算器205-1および205-2で演算した[Re[r(n)]]2と[Im[r(n)]]2を加算し、相関の大きさの自乗|r(n)|2とする。
【００２０】
比較器207は、実数加算器206より出力される相関の大きさの自乗|r(n)|2を閾値209と比較する。1フレームの間に1度でも|r(n)|2が閾値209の値を上回っていれば、そのフレームの受信入力信号にプリアンブルが存在していると判断し、識別結果出力端子208を介して“1”を出力し、1フレームの間に１度も|r(n)|2が閾値209の値を上回らなければ、そのフレームの受信入力信号にプリアンブルが存在していないと判断し、識別結果出力端子208を介して“0”を出力する。
【００２１】
図６は、プリアンブル（1，0，0，1）を図３で説明した方法でπ/4シフトQPSK変調した変調信号を、図５で説明した方法で検波して得た同相成分信号Iと直交成分信号Qのコンスタレーションである。
実線はRROF303-1と303-2のロールオフ率αがα=0.2の場合のコンスタレーションであり、破線はRROF303-1と303-2のロールオフ率αがα=0.5の場合のコンスタレーションで、点線はRROF303-1と303-2のロールオフ率αがα=0.7の場合のコンスタレーションである。図６に示した黒丸(0)〜(8)は、シンボルタイミングでサンプリングした信号である。
【００２２】
図２の下部に示すプリアンブルパターンの数値（複素数）は、図６の黒丸(0)〜(8)に相当し、p(0)が黒丸(7)、p(1)が黒丸(8)または(0)、p(2)が黒丸(1)、p(7)が黒丸(6)に対応しており、2シンボル周期2Tb毎の遷移が原点を中心に点対称となっているため、受信信号としてプリアンブルが入力されている場合には、図２の実数加算器206の出力（相関の大きさの自乗）|r(n)|2は2シンボル周期2Tb毎に極大値を与える。
【００２３】
図７と図８は相関の大きさの自乗、情報ビット列のフレーム長が384ビットで、そのうち56ビットにプリアンブル、プリアンブル以外のビットにランダムなビット列を埋め込んだデータをπ/4シフトQPSKで変調し、図５で説明した方法で検波したベースバンド信号（1シンボル周期Tb当たりN=16回オーバーサンプル）を、図２で説明した回路で演算した相関の大きさの自乗|r(n)|2をプロットしたものである。
【００２４】
図７はフェージングがない場合について、受信信号とプリアンブルパターンとの相関の大きさの自乗の演算結果を、横軸をサンプル番号n、縦軸を相関の大きさの自乗|r(n)|2としてプロットした図である。
入力される信号により異なるが、、受信信号にプリアンブルが含まれているのにプリアンブルではないと判定してしまう識別漏れの確率をp1、受信信号にプリアンブルが含まれていないのにプリアンブルと判定してしまう誤識別の確率をp2とすると、図７の場合には、閾値をプリアンブル部分の相関値の最小値（直線701）より低く設定することにより、識別漏れの確率p1はほぼ0（p1）となる。また、プリアンブルパターン部分の相関値を示すプリアンブル700は、プリアンブルではない部分の相関値に対して、はるかに大きいため、閾値をプリアンブルではない部分の相関値の最大値（直線703）より高く設定することにより、誤識別の確率p2はほぼ0となる。
即ち、閾値を直線703より高く、かつ、直線701の間（例えば、点線702）に設定すれば識別漏れp1と誤認識の確率p2はほぼ0となる。
【００２５】
一方、図８は最大ドップラー周波数fd = 20Hzでレイリーフェージングを与えた場合について、受信信号とプリアンブルパターンとの相関の大きさの自乗の演算結果を、横軸をサンプル番号n、縦軸を相関の大きさの自乗|r(n)|2としてプロットした図である。
フェージングによる振幅変動のため、識別漏れの確率p1を0に近づけるために、閾値を直線803（プリアンブル部分の相関値の最小値）のように小さく設定すると、プリアンブルない部分の相関値の中に直線803より大きな値のものがあるため、誤識別の確率p2が大きくなる。また逆に、誤識別の確率p2を0に近づけようと閾値を高く設定すると識別漏れの確率p1が大きくなり、識別漏れの確率p1と誤識別の確率p2を共に0に近づけるような閾値の設定が困難である。
例えば、閾値をプリアンブル部分の相関の最大値より少し高く（直線802）設定すると、識別漏れの確率p1は1であり、誤識別の確率p2も0＜p2＜1となる。また、更に、閾値を直線801（プリアンブル部分ではない相関の最大値）より高く設定すれば、誤識別の確率p2はほぼ0となるが識別漏れの確率p1が1となり識別できなくなる。
尚、図７と図８では、プリアンブルが２つ以上（第１フレーム、第２フレーム、‥‥‥）続くような説明になっているが、受信信号とプリアンブルパターンとの相関の大きさの自乗のシミュレーションの結果について述べているためであって、実際の無線機での設定は、プリアンブルが送信の都度第１フレームにだけ含まれる条件を想定している。
【００２６】
【発明が解決しようとする課題】
前述の従来技術のプリアンブルパターン識別方法では、演算した相関が受信信号の振幅の変動に影響され、識別漏れの確率と誤識別の確率とが相反する傾向にあり、両方の確率を共に0に近づけるような閾値の設定が困難であるため、閾値判定によるプリアンブルの識別が難しい欠点があった。
本発明の目的は、上記のような欠点を除去し、受信信号の振幅変動に影響されないプリアンブルパターン識別方法を提供することにある。
【００２７】
【課題を解決するための手段】
上記の目的を達成するため、本発明のプリアンブルパターン識別方法は、受信した複素数のベースバンド信号を遅延検波し、遅延検波した信号の実数部の値と虚数部の値との相関を複数サンプル毎に求め、求めた相関値に基づいてプリアンブルパターンの存在を判定する。
また本発明における遅延検波は、受信した複素数のベースバンド信号に１シンボル周期遅延し、遅延したベースバンド信号の複素共役を算出し、算出した複素共役値と、受信した複素数のベースバンド信号より１シンボル周期後のベースバンド信号との複素乗算を行なうことにより求める。
更に、本発明のプリアンブルパターン識別方法は、プリアンブルパターンの存在を判定するための相関値を、−１にほぼ等しく、−１よりわずかに大きい値としている。
【００２８】
また、本発明のプリアンブルパターン識別方法は、π/4シフトQPSK(Quaternary Phase Shift Keying)変調方式で用いる受信機で受信する信号のプリアンブルパターンの識別を行なうために、１シンボル周期前のベースバンド信号の複素共役値を算出し、算出した複素共役値と現在のベースバンド信号との複素乗算を複数サンプルについて演算し、演算した複素乗算結果の実数部の値と虚数部の値との相関を演算し、演算した相関の傾きが所定の条件を満足するか否かによって、プリアンブル信号が存在するか否かを判定する。
更にまた、π/4シフトQPSK(Quaternary Phase Shift Keying)変調方式で用いる受信機での受信信号について１シンボルあたりN回（Nは自然数）オーバーサンプリングした複素数のベースバンド信号x(n)のプリアンブルパターンの識別を行なうプリアンブルパターン識別方法において（nはサンプル毎に増加する整数）、１シンボル周期前のベースバンド信号x(n-N)の複素共役値x*(n-N)を算出し、算出した複素共役値x*(n-N)と現在のベースバンド信号x(n)との複素乗算y(n)を複数サンプルについて演算し（y(n)=x(n)・x*(n-N)）、演算した複素乗算結果y(n)の実数部の値Re[y(n)]と虚数部の値Im[y(n)]との積和Sxyを演算し（Sxy=ΣRe[y(n)]Im[y(n)]）、複素乗算結果y(n)の自乗の総和Sを演算し（S=Σ|y(n)|2）、積和Sxyに“2”を乗じた値2Sxyと記総和Sとの比rを演算し（r = 2Sxy / S）、演算した比rが所定の条件を満足するか否かによって、プリアンブル信号が存在するか否かを判定する。
そして判定に際して、閾値rthを設け、閾値rthと、積和Sxyと、総和Sとについて、2Sxy-rthSを演算し、演算結果D（D=2Sxy-rthS）が負または0ならばプリアンブル信号が存在すると判断する。
【００２９】
本発明のプリアンブルパターン識別装置は、ベースバンド信号を入力し、入力ベースバンド信号を遅延検波する遅延検波部と、遅延検波部が遅延検波した信号の実数部の値と虚数部の値との積和を、所定サンプル数のベースバンド信号にわたって演算する積和演算部と、遅延部回路が遅延検波した信号の自乗値の総和を、所定サンプル数のベースバンド信号にわたって演算する総和演算部と、積和演算部が演算した積和の２倍値と、総和演算部が演算した総和との比を演算し、演算した比が所定の範囲内であるか否かを判定する判定部とを有し、判定部の判定が所定の範囲内であれば、演算した所定サンプル数のベースバンド信号にプリアンブルパターンが存在すると判定する。
また、本発明の遅延検波部は、ベースバンド信号の同相成分と直交成分とを入力し、入力ベースバンド信号の同相成分と直交成分とをそれぞれ１シンボル周期遅延する遅延回路と、遅延回路の遅延した信号の同相成分と直交成分の複素共役をそれぞれ求める複素共役演算回路と、求めた該複素共役と、次シンボル周期に入力した入力ベースバンド信号との複素乗算を、同相成分と直交成分とについてそれぞれ行なう複素乗算回路とを有している。
【００３０】
【発明の実施の形態】
本発明の一実施例を図１によって説明する。図１は本発明のプリアンブルパターン識別回路の構成の一実施例を示すブロック図である。
ここで説明に使用する受信信号は、π/4シフトQPSK変調を使用し、フレーム毎に区切られた情報ビット列で変調された変調信号を、図５で説明した方法で検波したベースバンド信号（同相成分信号Iと直交成分信号Qとで構成される複素数の信号）で、１シンボル周期Tb当たりN回（Nは自然数）オーバーサンプリングされたデジタル信号である。また、サンプリング（A/D変換）は図５で示した構成の乗算器502の前段で行う方式と後段で行う方式とがある。
【００３１】
同相成分入力端子101は遅延回路103と複素乗算回路105とに接続し、直交成分入力端子102は遅延回路103と複素乗算回路105とに接続する。遅延回路103の同相成分出力と直交成分出力は複素共役演算回路104にそれぞれ接続し、複素共役演算回路104の同相成分出力と直交成分出力は複素乗算器105にそれぞれ接続する。複素乗算器105の同相成分出力は乗算器106-3に２本接続し、また乗算器106-1に接続する。同様に、複素乗算器105の直交成分出力は乗算器106-4に２本接続し、また乗算器106-1に接続する。
【００３２】
乗算器106-1の出力はスイッチ112-1に接続し、スイッチ112-1の出力は加算器107-1の一方の入力端子に接続する。加算器107-1の出力は乗算器106-2と遅延回路108-1に接続し、遅延回路108-1の出力に１サンプル時間分の遅延がなされて加算器107-1の他方の入力端子に接続する。乗算器106-2には更に、係数“2”が与えられ、乗算器106-2の出力は加算器107-4の＋（プラス）入力端子に接続する。
【００３３】
乗算器106-3の出力と乗算器106-4の出力は、それぞれ加算器107-2に接続し、加算器107-2の出力はスイッチ112-2に接続し、スイッチ112-2の出力は加算器107-3の一方の入力端子に接続する。加算器107-3の出力は乗算器106-5と遅延回路108-2に接続し、遅延回路108-2の出力に１サンプル時間分の遅延がなされて加算器107-3の他方の入力端子に接続する。乗算器106-5には更に、係数“rth”が与えられ、乗算器106-5の出力は加算器107-4の−（マイナス）入力端子に接続する。
加算器107-4の出力は符号判定器109に接続し、符号判定器109は識別結果出力端子110に接続する。
【００３４】
図１において、同相成分入力端子101を介して与えられるベースバンド信号x(n)の実数部（同相成分）と、直交成分入力端子102を介して与えられるベースバンド信号x(n)の虚数部（直交成分）とからなる複素数のベースバンド信号x(n)は、１シンボル周期Tbの遅延を行なう遅延回路103と複素共役演算回路104及び複素105とにより遅延検波され、遅延検波信号y(n)（y(n) = x(n)x*(n-N)）をサンプル毎に出力する。
例えば，N=16とすると、n=0（t=0）でy(0)=x(0)*(-16)を出力し、n=1（t=Tb/16）でy(1)=x(1)*(-15)を出力し、n=2（t=2Tb/16）でy(2)=x(2)*(-14)を出力し、‥‥‥、n=16（t=Tb）でy(16)=x(16)*(0)を出力する。
【００３５】
遅延回路103は同相成分入力端子101と直交成分入力端子102とにより与えられる複素数のベースバンド信号x(n)にNサンプル分の遅延すなわち1シンボル周期Tbの遅延を与え、Nサンプルだけ遅延したベースバンド信号x(n-N)を複素共役演算回路104に入力する。
複素共役演算回路104は遅延回路103より入力されるx(n-N)の複素共役（虚数部の符号反転）x*(n-N)（xの右肩の「*」は複素共役を表す記号）を、x(n)とともに複素乗算器105へ入力する。
複素乗算器105は同相成分入力端子101および直交成分入力端子102より与えられるベースバンド信号x(n)と、複素共役演算回路104より与えられる、1シンボル前のベースバンド信号の複素共役x*(n-N)との複素乗算を行い、乗算結果を遅延検波信号y(n)として出力する。
【００３６】
図９は、図１の回路を使って同相成分入力端子101および直交成分入力端子102からベースバンド信号x(n)として、プリアンブル信号を入力した場合の、複素乗算器105の出力である遅延検波出力y(n)のコンスタレーションである。横軸は遅延検波出力y(n)の実数部、縦軸は遅延検波出力y(n)の虚数部をとった。
【００３７】
遅延検波出力y(n)のコンスタレーションを表すプロット901は、傾きが“-1”の直線902に沿って分布している。遅延検波出力y(n)のコンスタレーションはプリアンブル信号が入力される場合は直線902に沿って分布し、それ以外の場合は一様に分布するため、本発明は、遅延検波出力y(n)のコンスタレーションが傾き“-1”の直線902に沿って分布していることを検出し、プリアンブルパターン識別を行う。
【００３８】
本発明のプリアンブルパターン識別は、遅延検波出力y(n)の実数部Re[y(n)]と虚数部Im[y(n)]との相関rを算出することにより行う。算出方法の一例を式(1)に示す。Re[y(n)]およびIm[y(n)]の平均値はそれぞれ零であるものとし、相関rの演算はn = n1サンプルからn = n2-1サンプルまで行う。ここでn1とn2は整数で、n1＜n2である。
【数１】
【００３９】
式(1)のままでは、相関rの演算に除算と平方根の演算が必要となるため、処理速度とハード構成を簡単にするため演算式を変形する必要がある。
遅延検波信号y(n)の実数部Re[y(n)]の分散と虚数部Im[y(n)]の分散が等しいものとすると、次の式(2)となり、
【数２】
【数３】
【数４】
本発明のプリアンブルパターン識別は、-1よりもわずかに大きい値（例えば-0.90）を閾値rthとして、次の式(5)が成立するならばプリアンブルパターンが受信信号に含まれていると判断するものであるが、式(4)の相関rの演算には、除算が含まれている。
【数５】
【数６】
【数８】
【００４１】
図１において、乗算器106-1、加算器107-1、遅延回路108-1、およびスイッチ112-1によって、式(6)のSxyの演算を行う。
即ち、乗算器106-1は、複素乗算器105より出力される遅延検波出力y(n)の実数部Re[y(n)]と虚数部Im[y(n)]との乗算を行い、スイッチ112-1を介して加算器107-1へ乗算結果を与える。
遅延回路108-1は加算器107-1の加算結果に1サンプル分の遅延を与え、遅延した信号を加算器107-1に与える。これにより、加算器107-1はスイッチ112-1を介して乗算器106-1より与えられる乗算結果Re[y(n)]×Im[y(n)]と、遅延回路108-1の出力との加算を行い、この加算結果をSxyとする。即ち、加算器107-1と遅延回路108-1とにより、各サンプル毎における乗算器106-1の乗算結果を積算していく。
スイッチ112-1はn=n1〜n2-1サンプルの間で閉じ、それ以外では開いており、また同時に、スイッチ112-1を閉じる際（n=n1）に遅延回路108-1の値を“0”にリセットするため、n=n1〜n2-1の間で、乗算器106の出力Re[y(n)]×Im[y(n)]の積算が行われ、式(6)の演算が行われる。
【００４２】
乗算器106-3と106-4、加算器107-2と107-3、遅延回路108-2およびスイッチ112-2は、式(7)のSの演算を行う。
乗算器106-3は、複素乗算器105より出力される遅延検波出力y(n)の実数部Re[y(n)]の自乗[Re[y(n)]]2を演算し、乗算器106-4はy(n)の虚数部Im[y(n)]の自乗[Im[y(n)]]2を演算する。そして、これらの演算された自乗値は加算器107-2により加算され[Re[y(n)]]2 ＋ [Im[y(n)]]2 = |y(n)|2となって出力され、スイッチ112-2を介して加算器107-3に与えられる。
【００４３】
遅延回路108-2は、加算器107-3の出力|y(n)|2に1サンプル分の遅延を与え、遅延した信号を加算器107-3に与える。これにより加算器107-3は、スイッチ112-2を介して加算器107-2から与えられる加算結果と、遅延回路108-2の出力との加算を行い、この加算結果をSとする。即ち、加算器107-3と遅延回路108-2は、加算器107-2の加算結果[Re[y(n)]]2 + [Im[y(n)]]2 = |y(n)|2を積算していく。
スイッチ112-2はn=n1〜n2-1サンプルの間で閉じ、それ以外では開いており、また同時に、スイッチ112-1を閉じる際（n=n1）に遅延回路108-1の値を“0”にリセットするため、n=n1〜n2-1の間で、加算器107-2の出力[Re[y(n)]]2 + [Im[y(n)]]2 = |y(n)|2の積算が行われ、式(7)の演算が行われる。
【００４４】
次に乗算器106-2は、加算器107-1と遅延回路108-1による積算結果Sxyに“2”を乗じ加算器107-4に与える。乗算器106-5は、加算器107-3と遅延回路108-2による積算結果Sに閾値rth111を乗じ加算器107-4に与える。
加算器107-4は乗算器106-2と106-5の乗算結果の差2Sxy - rthSを演算して、符号判定器109に与える。
【００４５】
符号判定器109は加算器107-4の出力2Sxy - rthSの正負判定を行う。
即ち、符号判定器109は、加算器107-4の出力が負または0（2Sxy - rthS ≦ 0（相関rがr≦rth））ならば、n=n1〜n2-1サンプルの間にプリアンブルが存在すると判定し（即ち、n=n1〜n2-1サンプルの間の信号がプリアンブルであると判定し）、値“1”を出力端子110を介して出力し、加算器107-4の出力が正（2Sxy - rthS ＞ 0（相関rがr＞rth））ならば、n=n1〜n2-1サンプルの間にプリアンブルが存在しないと判定し（即ち、n=n1〜n2-1サンプルの信号はプリアンブルではないと判定し）、値“0”を出力端子110を介して出力する。
【００４６】
図１０と図１１は相関の大きさの自乗、情報ビット列のフレーム長が384ビットで、そのうち56ビットにプリアンブル、プリアンブル以外のビットにランダムなビット列を埋め込んだデータをπ/4シフトQPSKで変調し、図５で説明した方法で検波したベースバンド信号（1シンボル周期Tb当たりN=16回オーバーサンプル）を（即ち、図７と図８と同じ条件）、本発明の一実施例である図１で説明した回路（即ち、式(4)）で演算した結果をプロットしたものである。
【００４７】
図１０は式(4)の相関rをフェージングなしの条件で演算したものであり、プリアンブルの区間で相関rの値が-1に近い値となっているのがわかる。
更に、図１１は最大ドップラー周波数fd=20Hzのレイリーフェージングを与えた場合に、(4)式の相関rを演算したものであり、フェージングにより受信信号の振幅が変動する場合においても、プリアンブル区間の相関の値が-1に近い値を示す。
【００４８】
例えば、図１０と図１１中に点線で示すように、閾値rthをrth = -0.90に設定した場合、プリアンブルの区間でのみ、相関rの値がこの閾値rthを下回っているため、プリアンブルのパターン識別が可能となる。
このように、遅延検波出力y(n)の実数部Re[y(n)]と虚数部Im[y(n)]との相関rは、フェージングによる受信信号の振幅の変動にほとんど影響されず、プリアンブル区間で-1に近い値を示し、閾値111 (rth)の設定は、振幅の変動を考慮せずに行うことができる。
【００４９】
図１の回路を基地局の受信機に適用する場合、端末局は基地局に対する同期を確立した後に送信するため、基地局の受信機が受信する信号のタイミングのずれは伝搬遅延のみであり、プリアンブル部の信号が受信されるタイミングもある程度分かっている。このため、基地局の受信機に適用する場合は相関の演算を１フレームに１回のみ行なう。スイッチ112-1と112-2を開閉するタイミングは、プリアンブル部の信号が受信されると思われるタイミングを設定し、閉じている時間n2−n1はプリアンブル部の継続する長さより短く設定する。
図１０と図１１の実施例では、例えば、n1=1500、n2=1628（n2−n1=8×16）（フレーム内でのサンプル番号）に設定すれば、プリアンブルを識別することができる。
【００５０】
一方、図１の回路を端末局の受信機に適用する場合、端末局が受信を開始した時点では、基地局に対する同期が確立されていないため、プリアンブル部の信号が受信されるタイミングが分からない。このため、端末局の受信機に適用する場合は、相関の演算をフレーム内のすべてのサンプルについて行ない、１度でも出力端子から“1”（プリアンブルが存在する）が出力されれば、そのフレームにプリアンブル信号が存在すると判断する。スイッチ112-1と112-2の開閉は、例えば、n=0で閉じ、n=127で開き、n=128で閉じn=255で開き以下同様に、n=128mで閉じ、n=128m+127で開く（m=0，1，2，‥‥‥，23，nはフレーム内のサンプル番号）。尚，スイッチを閉じる際に遅延回路108-1と108-2を“0”にリセットする。
【００５１】
尚、上記実施例では、閾値以下の場合にプリアンブルパターンが存在し、閾値を超えた場合にはプリアンブルパターンが存在しないとしたが、閾値未満の場合にプリアンブルパターンが存在し、閾値以上の場合にはプリアンブルパターンが存在しないとしてもよいことは自明である。
更に、プリアンブルパターンの存在を判定する閾値と、プリアンブルパターンが存在しないと判定する閾値というように、２つ以上の閾値を用い、その組合せによってプリアンブルパターンの存在・非存在を判定することも可能である。
また、閾値は伝搬路の状態によって逐次変更できることはいうまでもない。
尚、図１０と図１１では、プリアンブルが２つ以上（第１フレーム、第２フレーム、‥‥‥）続くような説明になっているが、受信信号とプリアンブルパターンとの相関の大きさの自乗のシミュレーションの結果について述べているためと従来技術と比較するためとであって、実際の無線機での設定は、プリアンブルが送信の都度第１フレームにだけ含まれる条件を想定している。
【００５２】
【発明の効果】
本発明によれば、プリアンブルパターン識別方法では、演算した相関が受信信号の振幅の変動に影響されず、識別漏れの確率と誤識別の確率とが相反せず、両方の確率を共に0に近づけるような閾値の設定が可能となったため、閾値の設定が容易に行え、振幅の変動に影響されないプリアンブルパターン識別を行うことができる。
【図面の簡単な説明】
【図１】 本発明の一実施例のプリアンブルパターン識別のための相関回路の構成を示すブロック図。
【図２】 従来のプリアンブルパターン識別のための相関回路の構成を示すブロック図。
【図３】 従来のπ/4シフトQPSK変調方式の変調部の基本構成を示すブロック図。
【図４】 情報ビットに対する位相変化量を示す図。
【図５】 従来のπ/4シフトQPSK変調方式の検波部の基本構成を示すブロック図。
【図６】 受信入力信号のプリアンブルのコンスタレーションを示す図。
【図７】 フェージングがない場合の相関の大きさの自乗のプロット図。
【図８】 レイリーフェージングを与えた場合の相関の大きさの自乗のプロット図。
【図９】 本発明の一実施例による遅延検波出力のコンスタレーションを示す図。
【図１０】 本発明の一実施例により、フェージングがない場合の相関の演算結果のプロット図。
【図１１】 本発明の一実施例により、レイリーフェージングを与えた場合の相関の演算結果のプロット図。
【符号の説明】
101，102：入力端子、 103：遅延回路、 104：複素共役演算回路、 105：複素乗算器、 106-1，106-2，106-3，106-4，106-5：乗算器、 107-1，107-2，107-3，107-4：加算器、 108-1，108-2：遅延回路、 109：符号判定器、 110：出力端子、 111：閾値、 112-1，112-2：スイッチ、 201-1，201-2：入力端子、 202-1，202-2，‥‥‥，202-7：遅延回路、 203-0，203-1，‥‥‥，203-6，203-7：複素乗算器、 204-1，‥‥‥，204-6，204-7：複素加算器、 205-1，205-2：実数乗算器、 206：実数加算器、 207：比較器、 208：出力端子、209：閾値、 301：S/P変換器、 302：差動符号器、 303-1，303-2：RROF、 304-1，304-2：乗算器、 305：加算器、 306：変調波、 307：π/2遅延回路、 308：基準信号発生器、 501：変調波、 502-1，502-2：乗算器、 503：π/2遅延回路、 504-1，504-2：LPF、 505-1，505-2：RROF、 506：基準信号発生器、 901：プロット、 902：直線。
Claims (9)
- 受信信号の複素数のベースバンド信号を遅延検波し、
該遅延検波した信号の実数部の値と虚数部の値との相関値を求め、
該求めた相関値が−１に近い値であることを検出するか否かにより所定の繰り返しビットパターンを変調したプリアンブルパターンが前記受信信号に存在するか否かを判定することを特徴とするプリアンブルパターン識別方法。 - 請求項１記載のプリアンブルパターン識別方法において、複数サンプル毎に前記相関値を求めることを特徴とするプリアンブルパターン識別方法。
- 請求項１または請求項２記載のプリアンブルパターン識別方法において、
前記遅延検波は、前記受信した複素数のベースバンド信号に1シンボル周期遅延し、
該遅延したベースバンド信号の複素共役を算出し、
算出した該複素共役値と、前記受信した複素数のベースバンド信号より1シンボル周期後のベースバンド信号との複素乗算を行なうことにより求めることを特徴とするプリアンブルパターン識別方法。 - 請求項１乃至請求項３記載のプリアンブルパターン識別方法において、
前記プリアンブルパターンの存在を判定するための、前記相関値は、−１にほぼ等しく、−１よりわずかに大きい値であることを特徴とするプリアンブルパターン識別方法。 - π/4シフトQPSK(Quaternary Phase Shift Keying)変調方式で用いる受信機であって、受信する信号のプリアンブルパターンの識別を行なうプリアンブルパターン識別方法において、
受信信号を直交検波して複素数のベースバンド信号とし、
該ベースバンド信号の１シンボル周期前のベースバンド信号の複素共役値を算出し、
算出した該複素共役値と現在のベースバンド信号との複素乗算を複数サンプルについて演算し、
演算した複素乗算結果の実数部の値と虚数部の値との相関値を演算し、
演算した該相関値が−１に近い値であるか否かによって、所定の繰り返しビットパターンを変調したプリアンブル信号が存在するか否かを判定することを特徴とするプリアンブルパターン識別方法。 - π/4シフトQPSK(Quaternary Phase Shift Keying)変調方式で用いる受信機であって、受信信号について１シンボルあたりN回（Nは自然数）オーバーサンプリングした複素数のベースバンド信号x(n)のプリアンブルパターンの識別を行なうプリアンブルパターン識別方法において（nはサンプル毎に増加する整数）、
受信信号を直交検波して複素数のベースバンド信号とし、
該ベースバンド信号の１シンボル周期前のベースバンド信号x(n-N)の複素共役値x*(n-N)を算出し、
算出した該複素共役値x*(n-N)と現在のベースバンド信号x(n)との複素乗算y(n)を複数サンプルについて演算し（y(n)=x(n)・x*(n-N)）、
演算した前記複素乗算結果y(n)の実数部の値Re[y(n)]と虚数部の値Im[y(n)]との積和Sxyを演算し（Sxy=ΣRe[y(n)]Im[y(n)]）、
前記複素乗算結果y(n)の自乗の総和Sを演算し（S=Σ|y(n)|2）、
前記積和Sxyに“2”を乗じた値2Sxyと前記総和Sとの比rを演算し（r = 2Sxy/S）、
該演算した比rが−１に近い値であるか否かによって、所定の繰り返しビットパターンを変調したプリアンブル信号が存在するか否かを判定することを特徴とする受信機のプリアンブルパターン識別方法。 - 請求項６記載のプリアンブルパターン識別において、
閾値rthを設け、
該閾値rthと、前記積和Sxyと、前記総和Sとについて、2Sxy-rthSを演算し、
演算結果D（D=2Sxy-rthS）が負または0ならばプリアンブル信号が存在すると判断することを特徴とする受信機のプリアンブルパターン識別方法。 - ベースバンド信号を入力し、
該入力ベースバンド信号を遅延検波する遅延検波部と、
該遅延検波部が遅延検波した信号の実数部の値と虚数部の値との積和を、所定サンプル数の前記ベースバンド信号にわたって演算する積和演算部と、
前記遅延部回路が遅延検波した信号の自乗値の総和を、前記所定サンプル数の前記ベースバンド信号にわたって演算する総和演算部と、
前記積和演算部が演算した前記積和の２倍値と、前記総和演算部が演算した前記総和との比を演算し、該演算した比が−１に近い値であるか否かを判定する判定部とを有し、
該判定部の判定が前記所定の値“− 1 ”の所定の範囲内であれば、演算した前記所定サンプル数の前記ベースバンド信号に所定の繰り返しビットパターンを変調したプリアンブルパターンが存在すると判定することを特徴とするプリアンブルパターン識別装置。 - ベースバンド信号の同相成分と直交成分とを入力し、
該入力ベースバンド信号の同相成分と直交成分とをそれぞれ１シンボル周期遅延する遅延回路と、
該遅延回路の遅延した信号の同相成分と直交成分の複素共役をそれぞれ求める複素共役演算回路と、
求めた該複素共役と、次シンボル周期に入力した入力ベースバンド信号との複素乗算を、同相成分と直交成分とについてそれぞれ行なう複素乗算回路と、
該複素乗算回路の出力信号の実数部の値と虚数部の値との積和を、所定サンプル数の前記ベースバンド信号にわたって演算する積和演算部と、
前記遅延部回路が遅延検波した信号の自乗値の総和を、前記所定サンプル数の前記ベースバンド信号にわたって演算する総和演算部と、
前記積和演算部が演算した前記積和の２倍値と、前記総和演算部が演算した前記総和との比を演算し、該演算した比が−１に近い値であるか否かを判定する判定部とを有し、
該判定部の判定が前記所定の値“− 1 ”の所定の範囲内であれば、演算した前記所定サンプル数の前記ベースバンド信号に所定の繰り返しビットパターンを変調したプリアンブルパターンが存在すると判定することを特徴とするプリアンブルパターン識別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141647A JP3654817B2 (ja) | 2000-05-15 | 2000-05-15 | プリアンブルパターン識別方法及びプリアンブルパターン識別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141647A JP3654817B2 (ja) | 2000-05-15 | 2000-05-15 | プリアンブルパターン識別方法及びプリアンブルパターン識別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326699A JP2001326699A (ja) | 2001-11-22 |
| JP3654817B2 true JP3654817B2 (ja) | 2005-06-02 |
Family
ID=18648732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000141647A Expired - Fee Related JP3654817B2 (ja) | 2000-05-15 | 2000-05-15 | プリアンブルパターン識別方法及びプリアンブルパターン識別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3654817B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4807645B2 (ja) * | 2003-11-03 | 2011-11-02 | エスティー‐エリクソン、ソシエテ、アノニム | 周波数オフセットエラーを決定する装置及びそれに基づく受信機 |
| JP4486950B2 (ja) | 2005-11-30 | 2010-06-23 | 三星電機株式会社 | Ｏｑｐｓｋ復調器のタイミング推定器 |
| JP7261677B2 (ja) * | 2019-07-02 | 2023-04-20 | 日本無線株式会社 | プリアンブル判定方法、プリアンブル判定プログラム、プリアンブル判定装置及び遅延検波受信装置 |
-
2000
- 2000-05-15 JP JP2000141647A patent/JP3654817B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326699A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rice et al. | Cramer-Rao lower bounds for QAM phase and frequency estimation | |
| US6415004B1 (en) | Phase detector, timing recovery device using the same, and a demodulator using the timing recovery device | |
| EP1528738A2 (en) | ASK demodulation device and wireless device using the same | |
| US20170373893A1 (en) | Frequency shift keying (fsk) demodulator and method therefor | |
| JP2634319B2 (ja) | コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置 | |
| NO163120B (no) | Fremgangsmaate ved demodulasjon i digitale kommunikasjonssystemer med flerbane-propagasjon. | |
| JP5171291B2 (ja) | 無線送信方法、無線送信装置、及び、無線受信装置 | |
| CN106130941B (zh) | 一种针对残留载波调制的多速率档自适应解调系统 | |
| EP1134928B1 (en) | Method and apparatus for symbol timing recovery for phase modulated signals | |
| JP3654817B2 (ja) | プリアンブルパターン識別方法及びプリアンブルパターン識別装置 | |
| US8300736B2 (en) | Method and apparatus for phase reference tracking of digital phase modulated signals in the receiver | |
| JPH11341094A (ja) | パイロット信号を含む受信信号の復調方法及びその装置 | |
| JP3207900B2 (ja) | 変調伝送における数値信号の搬送周波数値を評価する方法及び装置 | |
| WO2001052493A1 (en) | Method for blind modulation detection | |
| CN112671684B (zh) | 一种短时突发bpsk信号的自适应解调方法 | |
| US4803385A (en) | Phase detecting circuit | |
| KR101718573B1 (ko) | 무선 경로를 통해 디지털 신호를 전송 및 수신하기 위한 시스템 및 방법 | |
| JP3178138B2 (ja) | フレーム同期回路及びフレーム同期方法 | |
| KR20000014912A (ko) | 결정-지향 반송파 복원 장치 | |
| JP2003218969A (ja) | 復調装置 | |
| JP4493669B2 (ja) | プリアンブルパターン識別方法及び周波数偏差検出方法並びにシンボルタイミング検出方法 | |
| Lan et al. | A pipelined synchronization approach for satellite-based automatic identification system | |
| JP2739318B2 (ja) | 最尤受信機 | |
| JP3679299B2 (ja) | シンボルタイミング検出方法 | |
| JP3237322B2 (ja) | Ｃｎ比測定手段 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |