JP3651345B2

JP3651345B2 - Bonding tool and manufacturing method thereof

Info

Publication number: JP3651345B2
Application number: JP2000056834A
Authority: JP
Inventors: 秀隆斉藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-30
Filing date: 2000-03-02
Publication date: 2005-05-25
Anticipated expiration: 2020-03-02
Also published as: JP2000349121A

Description

【０００１】
【発明の属する技術分野】
本発明は、ボンディングツール及びその製造方法に関する。
【０００２】
【発明の背景】
半導体装置の製造方法でＴＡＢ（Tape Automated Bonding）技術が広く適用されている。ＴＡＢ技術では、半導体チップの電極にＡｕバンプを設け、Ｓｎメッキの施されたインナーリードを、Ａｕバンプに接続することが行われる。
【０００３】
近年、半導体チップの小型化及び高集積化に伴って電極が狭ピッチ化し、電極にＡｕパッドを設けることが難しくなってきた。しかし、インナーリードと電極との電気的な接続を確保するには、バンプのＡｕとインナーリードのメッキ材料（Ｓｎ）とでＡｕ／Ｓｎの共晶合金を形成することが必要であるため、Ａｕバンプは不可欠であった。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、狭ピッチの電極が形成された半導体チップに対応できるボンディングツール及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
（１）半導体装置の製造方法は、ほぼ平坦な表面の複数の電極を有する半導体チップの前記電極が形成された面の上方に、前記半導体チップから間隔をあけて、ほぼ平坦な表面の複数のリードを配置する第１工程と、
ボンディングツールによって、前記リードの少なくとも１つを屈曲させて、その先端部を接合部として前記電極に接続する第２工程と、
を含み、
前記第２工程で、前記先端部を前記電極の表面の領域内に配置し、前記リードにおける前記接合部を除く部分を、前記半導体チップと非接触の状態にする。
【０００６】
これによれば、リードの先端部を接合部として、半導体チップの電極に直接接続する。したがって、電極にバンプを設けないので、狭ピッチの電極に対応することができ、バンプ形成のためのコスト、日程を省くことができる。また、リードの先端部（接合部）が電極の表面の領域内に配置されるので、ボンディング時に、半導体チップの能動面へのダメージを抑えることができる。さらに、接合部（先端部）を除く部分が半導体チップと非接触の状態であるので短絡を防止できる。
【０００７】
（２）この半導体装置の製造方法において、
前記ボンディングツールは、複数の前記リードの前記接合部を一括して前記電極に接続するギャングボンディングツールであってもよい。
【０００８】
ギャングボンディングによれば、ボンディング工程の時間を短縮することができる。
【０００９】
（３）この半導体装置の製造方法において、
前記第２工程で、前記電極の表面の領域内で前記リードの前記先端部を押圧し、前記リードの前記接合部を除く部分を、前記接合部から斜めに傾斜した形状にしてもよい。
【００１０】
（４）半導体装置の製造方法は、ほぼ平坦な表面の複数の電極を有する半導体チップの前記電極が形成された面の上方に、前記半導体チップから間隔をあけて、ほぼ平坦な表面の複数のリードを配置する第１工程と、
ギャングボンディングツールによって、前記リードを屈曲させて、先端部を除いた部分のうち前記先端部に近い部分を接合部として前記電極に接続する第２工程と、
を含み、
前記第２工程で、前記先端部を、前記電極の表面の領域外に配置するとともに前記半導体チップから離れる方向に屈曲させ、前記リードにおける前記先端部及び前記接合部を除く部分を、前記半導体チップと非接触の状態にする。
【００１１】
これによれば、リードにおける先端部を除く部分のうち先端部に近い部分を接合部として、半導体チップの電極に直接接続する。したがって、電極にバンプを設けないので、狭ピッチの電極に対応することができ、バンプ形成のためのコスト、日程を省くことができる。また、リードの先端部を半導体チップから離れる方向に屈曲させ、リードにおける先端部及び接合部を除く部分を半導体チップと非接触の状態にするので、半導体チップとの短絡を防止できる。
【００１２】
（５）この半導体装置の製造方法において、
前記第２工程で、前記電極の表面の領域内で前記リードの前記先端部を除いた部分のうち前記先端部に近い部分を押圧し、前記リードの前記接合部を除く部分を、前記接合部から斜めに傾斜した形状にしてもよい。
【００１３】
（６）この半導体装置の製造方法において、
前記電極の少なくとも表面はアルミニウムで形成され、前記リードには、金メッキが施されていてもよい。
【００１４】
（７）半導体装置は、上記方法により製造されたものである。
【００１５】
（８）半導体装置は、ほぼ平坦な表面の複数の電極を有する半導体チップと、
前記電極の前記表面に平行に配置される先端部と、前記半導体チップから離れる方向に屈曲する部分と、を有し、前記先端部が前記電極に接合されるほぼ平坦な表面の複数のリードと、
を含み、
それぞれのリードの先端部は、前記電極の表面の領域内に位置し、前記リードの前記先端部を除く部分は前記半導体チップと非接触の状態である。
【００１６】
これによれば、リードの先端部が半導体チップの電極に直接接続されている。したがって、電極にバンプを設けないので、狭ピッチの電極に対応することができ、バンプ形成のためのコスト、日程を省くことができる。また、リードの先端部が電極の表面の領域内に配置されるので、ボンディング時に、半導体チップの能動面へのダメージを抑えることができる。さらに、先端部を除く部分が半導体チップと非接触の状態であるので短絡を防止できる。
【００１７】
（９）この半導体装置において、
前記リードの前記接合部を除く部分が、前記接合部から斜めに傾斜していてもよい。
【００１８】
（１０）この半導体装置において、
前記電極の少なくとも表面はアルミニウムで形成され、前記リードには、金メッキが施されていてもよい。
【００１９】
（１１）回路基板には、上記半導体装置が実装されている。
【００２０】
（１２）電子機器は、上記半導体装置を有する。
【００２１】
（１３）本発明に係るボンディングツールは、ほぼ平坦な表面の複数の電極を有する半導体チップの前記電極が形成された面の上方に前記半導体チップから間隔をあけて配置されたほぼ平坦な表面の複数のリードを一括して屈曲させる第１の面と、前記リードの屈曲を規制する第２の面と、を有し、
前記第１の面は、前記電極の前記表面とほぼ平行な面であり、前記リードの前記電極に対する接合部となる先端部に対向し、前記リードの先端部を除く部分を避けて形成され、
前記第２の面は、前記第１の面に接続されて前記半導体チップから離れる方向に傾斜した面であり、前記リードの前記先端部を除く部分の屈曲を規制するものであり、
前記第１の面と第２の面の境目が、前記電極の表面の領域内に位置し、前記リードの前記接合部を、前記電極の表面の領域内に位置させるものである。
【００２２】
本発明によれば、第１の面がリードの先端部を押圧することで、リードのその他の部分も屈曲する。リードの先端部は第１の面によって電極に接続される。第２の面は、リードにおける先端部を除く部分を適正な形状にするものである。また、第１及び第２の面の境目は、リードの接合部が電極の表面の領域内に位置するように形成されている。
【００２３】
このボンディングツールを使用して、リードの先端部を接合部として、半導体チップの電極に直接接続する。したがって、電極にバンプを設けないので、狭ピッチの電極に対応することができ、バンプ形成のためのコスト、日程を省くことができる。また、リードの先端部（接合部）が電極の表面の領域内に配置されるので、ボンディング時に、半導体チップの能動面へのダメージを抑えることができる。さらに、リードにおける接合部（先端部）を除く部分も屈曲して、半導体チップと非接触の状態になって短絡が防止される。
【００２４】
（１４）本発明に係るボンディングツールは、ほぼ平坦な表面の複数の電極を有する半導体チップの前記電極が形成された面の上方に前記半導体チップから間隔をあけて配置されたほぼ平坦な表面の複数のリードを一括して屈曲させる第１の面と、前記リードの屈曲を規制する第２及び第３の面と、を有し、
前記第１の面は、前記電極の前記表面とほぼ平行な面であり、前記リードの前記電極に対する接合部として、先端部を除いた部分のうち前記先端部に近い部分に対向し、前記リードの前記接合部を除く部分を避けて形成され、
前記第２の面は、前記第１の面に接続されて前記半導体チップから離れる方向に傾斜した面であり、前記リードの前記先端部及び前記接合部を除く部分の屈曲を規制するものであり、
前記第３の面は、前記第２の面とは反対側で前記第１の面に接続されて前記半導体チップから離れる方向に傾斜した面であり、前記リードの前記先端部の屈曲を規制するものであり、
前記第１及び第２の面の境目と第１及び第３の面の境目とが、前記電極の表面の領域内に位置し、前記リードの前記接合部を、前記電極の表面の領域内に位置させるものである。
【００２５】
本発明によれば、第１の面がリードの接合部を押圧することで、リードのその他の部分も屈曲する。リードの接合部は第１の面によって電極に接続される。第２及び第３の面は、リードにおける接合部を除く部分を適正な形状にするものである。また、第１及び第２の面の境目と第１及び第３の面の境目は、リードの接合部が電極の表面の領域内に位置するように形成されている。
【００２６】
このボンディングツールを使用して、リードにおける先端部を除く部分のうち先端部に近い部分を接合部として、半導体チップの電極に直接接続する。したがって、電極にバンプを設けないので、狭ピッチの電極に対応することができ、バンプ形成のためのコスト、日程を省くことができる。また、リードの接合部が電極の表面の領域内に配置されるので、ボンディング時に、半導体チップの能動面へのダメージを抑えることができる。さらに、リードにおける接合部を除く部分も屈曲して、半導体チップと非接触の状態になって短絡が防止される。
【００２７】
（１５）このボンディングツールにおいて、
前記第３の面は、平面であってもよい。
【００２８】
（１６）このボンディングツールにおいて、
前記第２の面は、平面であってもよい。
【００２９】
（１７）このボンディングツールにおいて、
前記リードの接合部に熱を加える加熱手段を有してもよい。
【００３０】
（１８）本発明に係るボンディングツールにおいて、
前記第１の面を凸面とする凹部が、前記半導体チップを向く側に形成されている。
【００３１】
これによれば、凹部によって、半導体チップの表面に形成されたオーバーコートなどを避けることができる。
【００３２】
（１９）本発明に係るボンディングツールの製造方法では、
上述した凹部をドライエッチングで形成する。
【００３３】
これによれば、チッピングやクラックの発生を避けて凹部を形成することができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。本発明に係る半導体装置の製造方法において、ＴＡＢ（Tape Automated Bonding）技術を適用することができる。本発明に係る半導体装置のパッケージ形態として、Ｔ−ＢＧＡ（Tape Ball Grid Array）やＴＣＰ（Tape Carrier Package）などが挙げられる。
【００３５】
（第１の実施の形態）
図１及び図２は、第１の実施の形態に係る半導体装置の製造方法を説明する図である。この製造方法では、第１の実施の形態に係るボンディングツールを使用することができる。本実施の形態では、半導体チップ１０と、複数のリード２０と、ボンディングツール３０と、を用意する。
【００３６】
半導体チップ１０は、複数の電極（又はパッド）１２を有する。各電極１２は、例えばアルミニウムで形成されることが多い。電極１２の表面は、ほぼ平坦になっているが、バンプの形状をなしていなければ滑らかな面である必要はない。電極１２の表面の形状は特に限定されないが矩形であることが多い。電極１２は、半導体チップ１０の面と面一になっていてもよい。電極１２の表面の少なくとも一部を避けて、半導体チップ１０には絶縁膜１４が形成されている。絶縁膜１４は、例えば、ＳｉＯ₂、ＳｉＮ、ポリイミド樹脂などで形成することができる。複数の電極１２は、半導体チップ１０の端部に並んでいても、半導体チップ１０の中央部に並んでいても良い。また、電極１２は、半導体チップの１０が矩形をなすときに平行な２辺の端部に沿って並んでいても、４辺の端部に並んでいても良い。
【００３７】
リード２０は、銅で形成することができ、銅に金メッキを施すことが好ましい。リード２０は、図４に示すように基板４０に支持されていることが多い。基板４０には配線パターン４２が形成されており、配線パターン４２と同一の材料でリード２０を形成することができる。ＴＡＢ技術が適用される場合には、基板４０にデバイスホール４６が形成されており、デバイスホール４６内にリード２０が突出する。この場合のリード２０は、インナーリードと称される。
【００３８】
（第１工程）
本実施の形態では、図１に示すように半導体チップ１０及び複数のリード２０を配置する。詳しくは、半導体チップ１０における電極１２が形成された面の上方に、半導体チップ１０から間隔をあけて、複数のリード２０を配置する。各リード２０を、いずれかの電極１２の上方に位置させる。リード２０を、その先端を半導体チップ１０の中央方向に向けて配置してもよい。また、図４に示すように、ＴＡＢ技術が適用されるときには、デバイスホール４６の内側に半導体チップ１０を配置する。図２に示すようにリード２０が屈曲したときに、その先端が電極１２の表面の領域から出ないように、屈曲前のリード２０の先端位置を設定しておく。具体的には、リード２０の屈曲角度や、リード２０と半導体チップ１０との間隔に対応して、屈曲前のリード２０の先端位置が決まる。
【００３９】
リード２０の上方に、ボンディングツール３０を配置する。図１には、ボンディングツール３０の一部を切り欠いて示してある。ボンディングツール３０は、ギャングボンディングを行うものである。あるいは、ボンディングツール３０の代わりに、シングルポイントボンディング用のボンディングツールを使用してもよい。すなわち、本実施の形態に係る半導体装置の製造方法では、ギャングボンディング及びシングルポイントボンディングのいずれを適用してもよい。
【００４０】
ボンディングツール３０は、第１の面３２及び第２の面３４を有する。第１及び第２の面３２、３４は接続されて形成されている。第１及び第２の面３２、３４は、角を以て接続されていても曲面を以て接続されていてもよい。第１及び第２の面３２、３４の境目は、電極１２の表面の領域内の上方に位置する。詳しくは、リード２０のボンディングが終了したときに、電極１２におけるリード２０の先端に近い端部とは反対側の端部の上方に、第１及び第２の面３２、３４の境目が位置する。
【００４１】
第１の面３２は、電極１２の表面とほぼ平行な面である。第１の面３２は、リード２０の先端部２２に接触できる大きさになっており、リード２０の先端部２２を超える大きさであってもよい。第１の面３２は、リード２０の先端部２２を接合部として押圧して電極１２に接続しながら、リード２０の先端部２２を除く部分を屈曲させるものである。
【００４２】
第２の面３４は、第１の面３２に接続されて半導体チップ１０から離れる方向に傾斜した面である。第２の面３４は、曲面であってもよいが平面であることが好ましい。第２の面３４は、リード２０の先端部２２を除く部分の屈曲を規制するものである。
【００４３】
第１の面３２から延長された仮想面と、第２の面３４との内角は、３０〜６０°程度であることが好ましい。６０°を超えると、リード２０が急角度で立ち上がるため、先端部２２（電極１２との接合部）にダメージが加わり、３０°を下回ると、半導体チップ１０の表面とリード２０との間隔が狭くなって、半導体チップ１０のエッジとショートする可能性がある。
【００４４】
また、図２に示すように、第１の面３２と第２の面３４との境界は、電極１２の外端から約２０μｍ以上内側に位置していることが好ましい。そうすることで、一般的な厚みのリードを使用した場合、リード２０の電極１２との接合部（先端部２２）が、電極１２の外端から約５μｍ以上内側に位置することになる。こうすることで、リード２０の先端部２２の外周部を電極１２に確実に圧着できるとともに、ボンディングによる電極１２の外縁部へのダメージを低減することができる。
【００４５】
ボンディングツール３０は、ボンディングを行うときに加熱されることが好ましい。これにより、圧力及び熱によってボンディングを行うことができる。例えば、ボンディングツール３０は、ヒータなどの加熱手段を内蔵していてもよい。
【００４６】
（第２工程）
複数のリード２０の少なくとも１つを屈曲させて、リード２０の先端部２２を接合部として電極１２に接続する。図２に示すように、ボンディングツール３０によって、複数のリード２０を一括してギャングボンディングをしてもよいし、リード２０を１本づつシングルポイントボンディングしてもよい。
【００４７】
この工程では、リード２０を屈曲させて、その先端部（接合部）２２を電極１２の表面の領域内に配置して接続する。図３は、リード２０と電極１２の配置を示す平面図である。この配置にすることで、ボンディングツール３０（又はシングルポイントボンディングツール）の圧力が、半導体チップ１０の能動面における電極１２以外の部分に加えられることを避けて、ダメージを抑えることができる。また、リード２０の先端部（接合部）２２を除く部分を屈曲させて、半導体チップ１０とリード２０とを非接触の状態にする。こうすることで、リード２０と半導体チップ１０との短絡を防止できる。ここで、ボンディングツール３０によれば、第２の面３４によってリード２０の屈曲が規制されるので、適切な角度でリード２０を屈曲させることができる。第２の面３４が平らな斜面であるときは、リード２０は、先端部（接合部）２２から傾斜した形状になる。
【００４８】
本実施の形態によれば、リード２０の先端部２２を接合部として、半導体チップ１０の電極１２に直接接続する。電極１２にバンプを設けないので、狭ピッチの電極１２に対応することができ、バンプ形成のためのコスト、日程を省くことができる。なお、電極１２がアルミニウムで形成されている場合には、リード２０の少なくとも先端部２２の表面は金であることが好ましい。リード２０が銅で形成されている場合には、金メッキを施してあることが好ましい。アルミニウムと金によれば確実なボンディングが可能である。
【００４９】
図４は、上記方法を適用して製造された半導体装置を示す図である。この半導体装置は、ＢＧＡパッケージを適用したものである。すなわち、同図に示す半導体装置は、上述した半導体チップ１０と、複数のリード２０と、を含む。リード２０の形状及びリード２０と電極１２との接続状態については上述した通りの構成である。半導体装置は、さらに、基板４０と、基板４０に形成された配線パターン４２と、配線パターン４２に設けられた複数の外部端子４４と、を有し、外部端子４４によって表面実装が可能になっている。
【００５０】
基板４０は、有機系又は無機系のいずれの材料から形成されたものであってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板４０として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、ＴＡＢ技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板４０として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。
【００５１】
基板４０には、配線パターン４２が形成されている。配線パターン４２は、基板４０の一方の面に形成される。また、基板４０には、デバイスホール４６が形成されており、デバイスホール４６の内側に複数のリード２０が突出している。リード２０は、配線パターン４２に電気的に接続されている。基板４０は、リード２０及び配線パターン４２を半導体チップ１０とは反対側に向けて配置されている。また、基板４０は、デバイスホール４６の内側に半導体チップ１０の電極１２が位置するように配置されている。リード２０は、上述したように、電極１２に接続されている。
【００５２】
基板４０として、配線パターン４２が接着剤を介して貼り付けられる３層基板を使用してもよい。あるいは、配線パターン４２は、スパッタリング等により基板に銅などの導電性の膜を被着し、これをエッチングして形成することができる。この場合には、基板に配線パターンが直接形成され、接着剤が介在しない２層基板となる。もしくは、メッキで配線パターンを形成するアディティブ法を適用してもよい。あるいは、基板に絶縁樹脂と配線パターンを積層して構成されるビルドアップ多層構造の基板や、複数の基板が積層された多層基板を使用してもよい。
【００５３】
外部端子４４は、例えばハンダボールであり、配線パターン４２に電気的に接続されたリード２０を介して、半導体チップ１０の電極１２に電気的に接続されている。なお、外部端子４４は、ハンダ以外に例えば銅等で形成してもよい。また、基板４０における配線パターン４２の形成面には、外部端子４４を避けてソルダレジスト４８が塗布されている。ソルダレジスト４８は、特に配線パターン４２の表面を覆って保護するようになっている。
【００５４】
基板４０としてフレキシブル基板が使用される場合には、外部端子４４とは反対側に、プレート状のスティフナ５０が設けられる。スティフナ５０は、銅やステンレス鋼や銅系合金等で形成されて平面形状を維持できる強度を有し、基板４０上に絶縁接着剤５２を介して貼り付けられる。なお、絶縁接着剤５２は、熱硬化性又は熱可塑性のフィルムとして形成されている。また、スティフナ５０は、半導体チップ１０を避けて、基板４０の全体に貼り付けられる。こうすることで、基板４０の歪み、うねりがなくなり、外部端子４４の高さが一定になって平面安定性が向上し、回路基板への実装歩留りが向上する。
【００５５】
さらに、半導体チップ１０における電極１２が形成された面とは反対側の面には、銀ペースト等の熱伝導接着剤５４を介して放熱板５６が接着されている。これによって、半導体チップ１０の放熱性を上げることができる。放熱板５６は、半導体チップ１０よりも大きく形成されており、スティフナ５０の上にも接着されるようになっている。なお、スティフナ５０と放熱板５６との間も、熱伝導接着剤５４で接着されて気密されている。熱伝導接着剤５４は、半導体チップ１０の発熱量によっては通常の絶縁接着剤もしくは上述の絶縁フィルムで代用してもよい。
【００５６】
半導体チップ１０と基板４０との間は、ポッティングされたエポキシ樹脂などの樹脂５８によって封止されている。また、樹脂５８は、デバイスホール４６及び半導体チップ１０の外周にも回り込む。
【００５７】
（第２の実施の形態）
図５及び図６は、第２の実施の形態に係る半導体装置の製造方法を説明する図である。この製造方法では、第２の実施の形態に係るボンディングツールを使用することができる。本実施の形態では、半導体チップ１０と、複数のリード６０と、ボンディングツール７０と、を用意する。半導体チップ１０は、第１の実施の形態で説明したものである。リード６０も、図５に示すように、直線状に延びているときの構成は、図１に示すリード２０と同じである。
【００５８】
（第１工程）
本実施の形態では、図５に示すように半導体チップ１０及び複数のリード６０を配置する。この配置は、図１に示す半導体チップ１０及びリード２０の配置と同じでよい。なお、本実施の形態では、リード６０の先端が電極１２の表面の領域内に位置する必要はない。
【００５９】
リード６０の上方に、ボンディングツール７０を配置する。図５には、ボンディングツール７０の一部を切り欠いて示してある。ボンディングツール７０は、ギャングボンディングを行うものである。本実施の形態に係る半導体装置の製造方法では、ギャングボンディングが適用される。
【００６０】
ボンディングツール７０は、第１、第２及び第３の面７２、７４、７６を有する。第１及び第２の面７２、７４は接続されて形成されている。第１及び第３の面７２、７６は接続されて形成されている。第１及び第２の面７２、７４は、角を以て接続されていても曲面を以て接続されていてもよい。第１及び第３の面７２、７６は、角を以て接続されていても曲面を以て接続されていてもよい。
【００６１】
第１及び第２の面７２、７４の境目は、電極１２の表面の領域内の上方に位置する。詳しくは、リード６０のボンディングが終了したときに、電極１２におけるリード６０の先端に近い端部とは反対側の端部の上方に、第１及び第２の面７２、７４の境目が位置する。
【００６２】
第１及び第３の面７２、７６の境目は、電極１２の表面の領域内の上方に位置する。詳しくは、リード６０のボンディングが終了したときに、電極１２におけるリード６０の先端に近い端部の上方に、第１及び第３の面７２、７６の境目が位置する。
【００６３】
第１の面７２は、電極１２の表面とほぼ平行な面である。第１の面７２は、リード６０における先端部６２を除いた部分のうち先端部６２に近い第１部分６４に接触できる大きさになっている。第１の面７２は、この第１部分６４を接合部として押圧して電極１２に接続しながら、リード６０における第１部分６４を除く部分を屈曲させるものである。
【００６４】
第２の面７４は、第１の面７２に接続されて半導体チップ１０から離れる方向に傾斜した面である。第２の面７４は、曲面であってもよいが平面であることが好ましい。第２の面７４は、リード６０の先端部６２及び第１部分６４を除く部分のうち、第１部分６４に近い第２部分６６の屈曲を規制するものである。
【００６５】
第３の面７６は、第２の面７４とは反対側で、第１の面７２に接続されて半導体チップ１０から離れる方向に傾斜した面である。第３の面７６は、曲面であってもよいが平面であることが好ましい。第３の面７６は、リード６０の先端部６２の屈曲を規制するものである。
【００６６】
第１の面７２から延長された仮想面と、第２及び第３の面７４、７６のそれぞれとの内角は、特に限定されるものではないが、３０〜６０°程度であることが好ましい。６０°を超えると、リード６０が急角度で立ち上がるため、第１部分６４（電極１２との接合部）にダメージが加わり、３０°を下回ると、半導体チップ１０の表面とリード６０との間隔が狭くなって、半導体チップ１０のエッジとショートする可能性がある。
【００６７】
また、図６に示すように、第１の面７２と、第２及び第３の面７４、７６のそれぞれとの境界は、電極１２の外端から約２０μｍ以上内側に位置していることが好ましい。そうすることで、一般的な厚みのリードを使用した場合、リード６０の電極１２との接合部（第１部分６４）が、電極１２の外端から約５μｍ以上内側に位置することになる。こうすることで、リード６０の接合部（第１部分６４）の外周部を電極１２に確実に圧着できるとともに、ボンディングによる電極１２の外縁部へのダメージを低減することができる。
【００６８】
ボンディングツール７０は、ボンディングを行うときに加熱されることが好ましい。これにより、圧力及び熱によってボンディングを行うことができる。例えば、ボンディングツール７０は、ヒータなどを内蔵していてもよい。
【００６９】
（第２工程）
複数のリード６０を一括して屈曲させて、リード６０の第１部分６４を接合部として電極１２に接続する。この工程では、その第１部分６４（接合部）６４を電極１２の表面の領域内に配置して接続する。この配置にすることで、ボンディングツール７０の圧力が、半導体チップ１０の能動面における電極１２を除く部分に加えられることを避けてダメージを抑えることができる。また、リード６０の第１部分（接合部）６４を除く部分を屈曲させて、半導体チップ１０と非接触の状態にする。具体的には、リード６０の先端部６２及び第２部分７４を屈曲させる。こうすることで、リード６０と半導体チップ１０との短絡を防止できる。ここで、ボンディングツール７０によれば、第２、第３の面７４、７６によってリード６０の先端部６２及び第２部分６６の屈曲が規制されるので、適切な角度でリード６０を屈曲させることができる。第２、第３の面７４、７６が平らな斜面であるときは、リード６０の先端部６２及び第２部分６６は、第１部分（接合部）６４から傾斜した形状になる。
【００７０】
本実施の形態によれば、リード６０の第１部分６４を接合部として、半導体チップ１０の電極１２に直接接続する。電極１２にバンプを設けないので、狭ピッチの電極１２に対応することができ、バンプ形成のためのコスト、日程を省くことができる。なお、電極１２がアルミニウムで形成されている場合には、リード６０の少なくとも第１部分７４の表面は金であることが好ましい。リード６０が銅で形成されている場合には、金メッキを施してあることが好ましい。アルミニウムと金によれば確実なボンディングが可能である。
【００７１】
本実施形態に係る製造方法でも、リード６０の形状及びリード６０と電極１２との接続状態を除き、図４に示す半導体装置と同じ構成の半導体装置を得ることができる。
【００７２】
（第３の実施の形態）
図７には、半導体装置１１００を実装した回路基板１０００が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部端子とを機械的に接続することでそれらの電気的導通を図る。
【００７３】
（第４の実施の形態）
そして、半導体装置１１００を備える電子機器として、図８には、ノート型パーソナルコンピュータ１２００が示されている。
【００７４】
なお、「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）の電極にバンプを形成することもできる。このような電子素子から製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【００７５】
（第５の実施の形態）
図９は、第５の実施の形態に係る本発明を適用したボンディングツールを示す図である。ボンディングツール７０は、ギャングボンディングを行うものである。ボンディングツール７０の端部は、リード２０のボンディングをするようになっており、詳しくは、第１の実施の形態で説明した第１及び第２の面３２、３４の内容が当てはまる。または、ボンディングツールの端部を、第２の実施の形態で説明した第１〜３の面７２、７４、７６を有するように形成してもよい。
【００７６】
ボンディングツール７０には凹部７２が形成されている。詳しくは、ボンディングツール７０の中央部またはボンディングのための端部を除く領域に、凹部７２が形成されている。すなわち、凹部７２の凸面は、ボンディングをするための面（例えば第１の面３２、７２）である。凹部７２は、半導体チップ１０に形成されたオーバーコート８０を避けるためのもので、例えば１０〜２０μｍの深さで形成される。オーバーコート８０は、半導体チップ１０の表面に形成された配線を保護するために、例えば１０μｍ程度の厚みで形成されたものである。第１の実施の形態で説明したように、バンプのない電極１２にリード２０をボンディングするときに、凹部７２を形成しておく必要がある。
【００７７】
凹部７２は、ドライエッチング、特に反応性イオンエッチング（ＲＩＥ）で形成することができる。これによれば、レーザ等で形成するよりも、チッピングやクラック等のないボンディングツール７０を形成することができる。
【００７８】
本実施の形態に係るボンディングツール７０を使用した半導体装置の製造方法については、第１又は第２の実施の形態で説明した内容が該当する。
【００７９】
（第６の実施の形態）
図１０は、第６の実施の形態に係るボンディングツールを示す図である。ボンディングツール１７０は、第１、第２及び第３の面１７２、１７４、１７６を有する。第１の面１７２から延長された仮想面と、第３の面１７６との内角は、ほぼ９０°になっている。この場合、リード６０の、電極１２との接合部（第１部分６４）は、電極１２の外端から約５μｍ以上内側に位置するとは限らない。その他の内容は、第２の実施の形態で説明した内容が該当する。
【図面の簡単な説明】
【図１】図１は、第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２は、第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、第１の実施の形態におけるリードの接続状態を示す図である。
【図４】図４は、第１の実施の形態に係る半導体装置を示す図である。
【図５】図５は、第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、第３の実施の形態に係る回路基板を示す図である。
【図８】図８は、半導体装置を備える第４の実施の形態に係る電子機器を示す図である。
【図９】図９は、第５の実施の形態に係る本発明を適用したボンディングツールを示す図である。
【図１０】図１０は、第６の実施の形態に係るボンディングツールを示す図である。
【符号の説明】
１０半導体チップ
１２電極
２０リード
２２先端部（接合部）
３０ボンディングツール
３２第１の面
３４第２の面
４０基板
４６デバイスホール
６０リード
６２先端部（接合部）
６４第１部分
６６第２部分
７０ボンディングツール
７２第１の面
７４第２の面
７６第３の面[0001]
BACKGROUND OF THE INVENTION
The present invention Bo Bonding tool and manufacturing method thereof In Related.
[0002]
BACKGROUND OF THE INVENTION
A TAB (Tape Automated Bonding) technique is widely applied in a method of manufacturing a semiconductor device. In the TAB technology, an Au bump is provided on an electrode of a semiconductor chip, and an inner lead subjected to Sn plating is connected to the Au bump.
[0003]
In recent years, with the miniaturization and high integration of semiconductor chips, the pitch of electrodes has been narrowed, and it has become difficult to provide Au pads on the electrodes. However, in order to secure electrical connection between the inner lead and the electrode, it is necessary to form an eutectic alloy of Au / Sn with Au of the bump and a plating material (Sn) of the inner lead. Bump was essential.
[0004]
The present invention solves this problem, and the object thereof can be applied to a semiconductor chip on which electrodes having a narrow pitch are formed. Bo Bonding tool and manufacturing method thereof The It is to provide.
[0005]
[Means for Solving the Problems]
(1) Half In the method of manufacturing a conductor device, a plurality of leads having a substantially flat surface are arranged above a surface of the semiconductor chip having a plurality of electrodes having a substantially flat surface and spaced from the semiconductor chip. A first step of
A second step of bending at least one of the leads by a bonding tool and connecting the tip of the lead to the electrode as a joint;
Including
In the second step, the tip portion is disposed in a region of the surface of the electrode, and a portion of the lead excluding the bonding portion is brought into a non-contact state with the semiconductor chip.
[0006]
this According to the above, the leading end portion of the lead is directly connected to the electrode of the semiconductor chip as a joint portion. Therefore, since bumps are not provided on the electrodes, it is possible to deal with electrodes having a narrow pitch, and the cost and schedule for forming the bumps can be saved. In addition, since the leading end portion (joining portion) of the lead is disposed in the region of the surface of the electrode, damage to the active surface of the semiconductor chip can be suppressed during bonding. Furthermore, since the portion excluding the joining portion (tip portion) is not in contact with the semiconductor chip, a short circuit can be prevented.
[0007]
(2) In this method of manufacturing a semiconductor device,
The bonding tool may be a gang bonding tool that collectively connects the joints of the leads to the electrodes.
[0008]
According to gang bonding, the time of the bonding process can be shortened.
[0009]
(3) In this method of manufacturing a semiconductor device,
In the second step, the tip portion of the lead may be pressed within a region of the surface of the electrode, and a portion of the lead excluding the joint portion may be inclined from the joint portion.
[0010]
(4) Half In the method of manufacturing a conductor device, a plurality of leads having a substantially flat surface are arranged above a surface of the semiconductor chip having a plurality of electrodes having a substantially flat surface and spaced from the semiconductor chip. A first step of
A second step of bending the lead by a gang bonding tool and connecting a portion close to the tip of the portion excluding the tip to the electrode as a joint;
Including
In the second step, the tip portion is disposed outside the surface area of the electrode and bent in a direction away from the semiconductor chip, and a portion of the lead excluding the tip portion and the joint portion is disposed on the semiconductor chip. And in a non-contact state.
[0011]
this According to the above, a portion close to the tip portion of the lead except the tip portion is directly connected to the electrode of the semiconductor chip as a joint portion. Therefore, since bumps are not provided on the electrodes, it is possible to deal with electrodes having a narrow pitch, and the cost and schedule for forming the bumps can be saved. In addition, since the tip of the lead is bent in a direction away from the semiconductor chip, and the portion of the lead excluding the tip and the joint is in a non-contact state with the semiconductor chip, a short circuit with the semiconductor chip can be prevented.
[0012]
(5) In this method of manufacturing a semiconductor device,
In the second step, in the region of the surface of the electrode, the portion of the lead excluding the tip is pressed near the tip, and the portion of the lead excluding the joint is Alternatively, the shape may be inclined obliquely.
[0013]
(6) In this method of manufacturing a semiconductor device,
At least the surface of the electrode may be formed of aluminum, and the lead may be plated with gold.
[0014]
(7) Half The conductor device is manufactured by the above method.
[0015]
(8) Half The conductor device includes a semiconductor chip having a plurality of electrodes with a substantially flat surface;
A plurality of leads having a substantially flat surface having a tip portion arranged in parallel to the surface of the electrode and a portion bent in a direction away from the semiconductor chip, the tip portion being joined to the electrode; ,
Including
The leading end of each lead is located in the region of the surface of the electrode, and the portion of the lead excluding the leading end is not in contact with the semiconductor chip.
[0016]
this According to the above, the tip of the lead is directly connected to the electrode of the semiconductor chip. Therefore, since bumps are not provided on the electrodes, it is possible to deal with electrodes having a narrow pitch, and the cost and schedule for forming the bumps can be saved. In addition, since the tip of the lead is disposed in the region of the surface of the electrode, damage to the active surface of the semiconductor chip can be suppressed during bonding. Further, since the portion excluding the tip portion is not in contact with the semiconductor chip, a short circuit can be prevented.
[0017]
(9) In this semiconductor device,
A portion of the lead excluding the joint portion may be inclined obliquely from the joint portion.
[0018]
(10) In this semiconductor device,
At least the surface of the electrode may be formed of aluminum, and the lead may be plated with gold.
[0019]
(11) Times The semiconductor device is mounted on the road board.
[0020]
(12) Electric The slave device includes the semiconductor device.
[0021]
(13) A bonding tool according to the present invention has a substantially flat surface disposed at a distance from the semiconductor chip above a surface on which the electrode is formed of a semiconductor chip having a plurality of electrodes having a substantially flat surface. A first surface that collectively bends the plurality of leads and a second surface that regulates the bending of the leads;
The first surface is a surface that is substantially parallel to the surface of the electrode, is opposed to a tip portion that becomes a joint portion of the lead to the electrode, and is formed to avoid a portion excluding the tip portion of the lead,
The second surface is a surface that is connected to the first surface and is inclined in a direction away from the semiconductor chip, and restricts bending of a portion excluding the tip portion of the lead,
A boundary between the first surface and the second surface is located in a region of the surface of the electrode, and the joint portion of the lead is located in a region of the surface of the electrode.
[0022]
According to the present invention, when the first surface presses the tip of the lead, the other part of the lead is also bent. The tip of the lead is connected to the electrode by the first surface. The second surface is for making the portion of the lead excluding the tip portion into an appropriate shape. The boundary between the first and second surfaces is formed so that the joint portion of the lead is located in the region of the surface of the electrode.
[0023]
Using this bonding tool, the tip of the lead is directly connected to the electrode of the semiconductor chip as a joint. Therefore, since bumps are not provided on the electrodes, it is possible to deal with electrodes having a narrow pitch, and the cost and schedule for forming the bumps can be saved. In addition, since the leading end portion (joining portion) of the lead is disposed in the region of the surface of the electrode, damage to the active surface of the semiconductor chip can be suppressed during bonding. Further, the portion of the lead other than the joint portion (tip portion) is also bent to be in a non-contact state with the semiconductor chip, thereby preventing a short circuit.
[0024]
(14) A bonding tool according to the present invention has a substantially flat surface disposed at a distance from the semiconductor chip above a surface on which the electrode is formed of a semiconductor chip having a plurality of electrodes having a substantially flat surface. A first surface for bending a plurality of leads in a lump, and second and third surfaces for restricting bending of the leads,
The first surface is a surface substantially parallel to the surface of the electrode, and as a joint portion of the lead to the electrode, is opposed to a portion close to the tip portion, except for a tip portion, and the lead Formed by avoiding the part excluding the joint part,
The second surface is a surface that is connected to the first surface and is inclined in a direction away from the semiconductor chip, and restricts bending of a portion of the lead excluding the tip and the joint. ,
The third surface is a surface that is connected to the first surface on the side opposite to the second surface and is inclined in a direction away from the semiconductor chip, and restricts bending of the tip portion of the lead. Is,
The boundary between the first and second surfaces and the boundary between the first and third surfaces are located in the region of the surface of the electrode, and the joint portion of the lead is in the region of the surface of the electrode. It is to be positioned.
[0025]
According to the present invention, when the first surface presses the joint portion of the lead, the other portion of the lead is also bent. The joint portion of the lead is connected to the electrode by the first surface. The 2nd and 3rd surface makes the part except a junction part in a lead into an appropriate shape. In addition, the boundary between the first and second surfaces and the boundary between the first and third surfaces are formed so that the joint portion of the lead is located in the region of the surface of the electrode.
[0026]
Using this bonding tool, a portion close to the tip portion of the lead excluding the tip portion is directly connected to the electrode of the semiconductor chip as a joint portion. Therefore, since bumps are not provided on the electrodes, it is possible to deal with electrodes having a narrow pitch, and the cost and schedule for forming the bumps can be saved. Further, since the lead joint is disposed in the region of the surface of the electrode, damage to the active surface of the semiconductor chip can be suppressed during bonding. Furthermore, the portion of the lead other than the joint portion is also bent to be in a non-contact state with the semiconductor chip, thereby preventing a short circuit.
[0027]
(15) In this bonding tool,
The third surface may be a flat surface.
[0028]
(16) In this bonding tool,
The second surface may be a flat surface.
[0029]
(17) In this bonding tool,
A heating means for applying heat to the joint portion of the lead may be provided.
[0030]
(18) According to the present invention In the bonding tool,
A recess having a convex surface as the first surface is formed on the side facing the semiconductor chip. Ru .
[0031]
According to this, an overcoat or the like formed on the surface of the semiconductor chip can be avoided by the recess.
[0032]
(19) In the bonding tool manufacturing method according to the present invention,
The recesses described above are formed by dry etching.
[0033]
According to this, the depression can be formed while avoiding the occurrence of chipping and cracks.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the method for manufacturing a semiconductor device according to the present invention, TAB (Tape Automated Bonding) technology can be applied. Examples of the package form of the semiconductor device according to the present invention include T-BGA (Tape Ball Grid Array) and TCP (Tape Carrier Package).
[0035]
(First embodiment)
FIG. 1 and FIG. First It is a figure explaining the manufacturing method of the semiconductor device which concerns on 1 embodiment. In this manufacturing method, First The bonding tool according to one embodiment can be used. In the present embodiment, a semiconductor chip 10, a plurality of leads 20, and a bonding tool 30 are prepared.
[0036]
The semiconductor chip 10 has a plurality of electrodes (or pads) 12. Each electrode 12 is often formed of aluminum, for example. The surface of the electrode 12 is substantially flat, but it does not need to be a smooth surface unless it has a bump shape. The shape of the surface of the electrode 12 is not particularly limited, but is often rectangular. The electrode 12 may be flush with the surface of the semiconductor chip 10. An insulating film 14 is formed on the semiconductor chip 10 so as to avoid at least a part of the surface of the electrode 12. For example, the insulating film 14 is made of SiO. ₂ , SiN, polyimide resin, or the like. The plurality of electrodes 12 may be arranged at the end of the semiconductor chip 10 or at the center of the semiconductor chip 10. In addition, the electrodes 12 may be arranged along two parallel ends when the semiconductor chip 10 is rectangular, or may be arranged along the four sides.
[0037]
The lead 20 can be formed of copper, and is preferably plated with gold. The lead 20 is often supported by the substrate 40 as shown in FIG. A wiring pattern 42 is formed on the substrate 40, and the leads 20 can be formed of the same material as the wiring pattern 42. When the TAB technique is applied, a device hole 46 is formed in the substrate 40, and the lead 20 protrudes into the device hole 46. The lead 20 in this case is referred to as an inner lead.
[0038]
(First step)
In the present embodiment, the semiconductor chip 10 and the plurality of leads 20 are arranged as shown in FIG. Specifically, a plurality of leads 20 are arranged above the surface of the semiconductor chip 10 where the electrodes 12 are formed, spaced from the semiconductor chip 10. Each lead 20 is positioned above one of the electrodes 12. The lead 20 may be disposed with the tip thereof directed toward the center of the semiconductor chip 10. As shown in FIG. 4, when the TAB technique is applied, the semiconductor chip 10 is disposed inside the device hole 46. As shown in FIG. 2, when the lead 20 is bent, the tip position of the lead 20 before bending is set so that the tip does not come out of the surface area of the electrode 12. Specifically, the tip position of the lead 20 before bending is determined according to the bending angle of the lead 20 and the interval between the lead 20 and the semiconductor chip 10.
[0039]
A bonding tool 30 is disposed above the lead 20. In FIG. 1, a part of the bonding tool 30 is cut away. The bonding tool 30 performs gang bonding. Alternatively, a bonding tool for single point bonding may be used instead of the bonding tool 30. That is, in the semiconductor device manufacturing method according to the present embodiment, either gang bonding or single point bonding may be applied.
[0040]
The bonding tool 30 has a first surface 32 and a second surface 34. The first and second surfaces 32 and 34 are connected to each other. The first and second surfaces 32 and 34 may be connected with corners or may be connected with curved surfaces. The boundary between the first and second surfaces 32 and 34 is located above the region of the surface of the electrode 12. Specifically, when the bonding of the lead 20 is finished, the boundary between the first and second surfaces 32 and 34 is located above the end of the electrode 12 opposite to the end near the tip of the lead 20. .
[0041]
The first surface 32 is a surface substantially parallel to the surface of the electrode 12. The first surface 32 is sized so as to be in contact with the distal end portion 22 of the lead 20, and may be larger than the distal end portion 22 of the lead 20. The first surface 32 is configured to bend a portion of the lead 20 excluding the distal end portion 22 while pressing the distal end portion 22 of the lead 20 as a joint portion and connecting to the electrode 12.
[0042]
The second surface 34 is a surface that is connected to the first surface 32 and is inclined in a direction away from the semiconductor chip 10. The second surface 34 may be a curved surface, but is preferably a flat surface. The second surface 34 restricts the bending of the portion of the lead 20 excluding the tip portion 22.
[0043]
The interior angle between the virtual surface extended from the first surface 32 and the second surface 34 is preferably about 30 to 60 °. If it exceeds 60 °, the lead 20 rises at a steep angle, so that the tip portion 22 (joint portion with the electrode 12) is damaged, and if it is below 30 °, the distance between the surface of the semiconductor chip 10 and the lead 20 is narrow. Thus, there is a possibility of short-circuiting with the edge of the semiconductor chip 10.
[0044]
In addition, as shown in FIG. 2, the boundary between the first surface 32 and the second surface 34 is preferably located on the inner side of the outer end of the electrode 12 by about 20 μm or more. By doing so, when a lead having a general thickness is used, the joint portion (tip portion 22) of the lead 20 with the electrode 12 is positioned about 5 μm or more inside from the outer end of the electrode 12. By doing so, the outer peripheral portion of the tip portion 22 of the lead 20 can be reliably crimped to the electrode 12, and damage to the outer edge portion of the electrode 12 due to bonding can be reduced.
[0045]
The bonding tool 30 is preferably heated when bonding is performed. Thereby, bonding can be performed by pressure and heat. For example, the bonding tool 30 may incorporate heating means such as a heater.
[0046]
(Second step)
At least one of the plurality of leads 20 is bent, and the tip portion 22 of the lead 20 is connected to the electrode 12 as a joint portion. As shown in FIG. 2, a plurality of leads 20 may be gang-bonded together by a bonding tool 30, or the leads 20 may be single-point bonded one by one.
[0047]
In this step, the lead 20 is bent, and the tip portion (joining portion) 22 is disposed in the region of the surface of the electrode 12 and connected. FIG. 3 is a plan view showing the arrangement of the leads 20 and the electrodes 12. With this arrangement, the pressure of the bonding tool 30 (or single point bonding tool) can be prevented from being applied to the portion other than the electrode 12 on the active surface of the semiconductor chip 10, and damage can be suppressed. Further, the portion of the lead 20 excluding the tip portion (joint portion) 22 is bent so that the semiconductor chip 10 and the lead 20 are not in contact with each other. By doing so, a short circuit between the lead 20 and the semiconductor chip 10 can be prevented. Here, according to the bonding tool 30, since the bending of the lead 20 is regulated by the second surface 34, the lead 20 can be bent at an appropriate angle. When the second surface 34 is a flat slope, the lead 20 has a shape inclined from the distal end portion (joint portion) 22.
[0048]
According to the present embodiment, the tip portion 22 of the lead 20 is directly connected to the electrode 12 of the semiconductor chip 10 as a joint portion. Since no bump is provided on the electrode 12, it is possible to deal with a narrow pitch electrode 12, and the cost and schedule for forming the bump can be saved. When the electrode 12 is made of aluminum, it is preferable that at least the surface of the tip portion 22 of the lead 20 is gold. When the lead 20 is made of copper, it is preferable that gold plating is applied. With aluminum and gold, reliable bonding is possible.
[0049]
FIG. 4 is a diagram showing a semiconductor device manufactured by applying the above method. This semiconductor device uses a BGA package. That is, the semiconductor device shown in the figure includes the above-described semiconductor chip 10 and a plurality of leads 20. The shape of the lead 20 and the connection state between the lead 20 and the electrode 12 are as described above. The semiconductor device further includes a substrate 40, a wiring pattern 42 formed on the substrate 40, and a plurality of external terminals 44 provided on the wiring pattern 42, and surface mounting is enabled by the external terminals 44. Yes.
[0050]
The substrate 40 may be formed of any organic or inorganic material, or may be composed of a composite structure thereof. Examples of the substrate 40 formed of an organic material include a flexible substrate made of a polyimide resin. A tape used in the TAB technology may be used as the flexible substrate. Examples of the substrate 40 formed from an inorganic material include a ceramic substrate and a glass substrate. An example of a composite structure of organic and inorganic materials is a glass epoxy substrate.
[0051]
A wiring pattern 42 is formed on the substrate 40. The wiring pattern 42 is formed on one surface of the substrate 40. A device hole 46 is formed in the substrate 40, and a plurality of leads 20 protrude from the inside of the device hole 46. The lead 20 is electrically connected to the wiring pattern 42. The substrate 40 is arranged with the leads 20 and the wiring pattern 42 facing away from the semiconductor chip 10. The substrate 40 is arranged so that the electrode 12 of the semiconductor chip 10 is located inside the device hole 46. The lead 20 is connected to the electrode 12 as described above.
[0052]
As the substrate 40, a three-layer substrate to which the wiring pattern 42 is attached via an adhesive may be used. Alternatively, the wiring pattern 42 can be formed by depositing a conductive film such as copper on the substrate by sputtering or the like and etching it. In this case, a wiring pattern is directly formed on the substrate, resulting in a two-layer substrate without an adhesive. Alternatively, an additive method of forming a wiring pattern by plating may be applied. Or you may use the board | substrate of the buildup multilayer structure comprised by laminating | stacking insulating resin and a wiring pattern on a board | substrate, and the multilayer board | substrate with which the some board | substrate was laminated | stacked.
[0053]
The external terminal 44 is, for example, a solder ball, and is electrically connected to the electrode 12 of the semiconductor chip 10 via the lead 20 electrically connected to the wiring pattern 42. The external terminal 44 may be formed of copper or the like other than solder. Further, a solder resist 48 is applied to the surface of the substrate 40 where the wiring pattern 42 is formed, avoiding the external terminals 44. In particular, the solder resist 48 covers and protects the surface of the wiring pattern 42.
[0054]
When a flexible substrate is used as the substrate 40, a plate-like stiffener 50 is provided on the side opposite to the external terminals 44. The stiffener 50 is formed of copper, stainless steel, a copper-based alloy, or the like and has a strength capable of maintaining a planar shape, and is attached to the substrate 40 via an insulating adhesive 52. The insulating adhesive 52 is formed as a thermosetting or thermoplastic film. Further, the stiffener 50 is affixed to the entire substrate 40 avoiding the semiconductor chip 10. By doing so, the distortion and undulation of the substrate 40 are eliminated, the height of the external terminal 44 is constant, the planar stability is improved, and the mounting yield on the circuit board is improved.
[0055]
Further, a heat radiating plate 56 is bonded to the surface of the semiconductor chip 10 opposite to the surface on which the electrodes 12 are formed via a heat conductive adhesive 54 such as silver paste. Thereby, the heat dissipation of the semiconductor chip 10 can be improved. The heat radiating plate 56 is formed larger than the semiconductor chip 10 and is also adhered to the stiffener 50. The stiffener 50 and the heat radiating plate 56 are also hermetically sealed with a heat conductive adhesive 54. The heat conductive adhesive 54 may be replaced with a normal insulating adhesive or the above-described insulating film depending on the amount of heat generated by the semiconductor chip 10.
[0056]
A gap between the semiconductor chip 10 and the substrate 40 is sealed with a resin 58 such as potted epoxy resin. The resin 58 also goes around the device hole 46 and the outer periphery of the semiconductor chip 10.
[0057]
(Second Embodiment)
FIG. 5 and FIG. First It is a figure explaining the manufacturing method of the semiconductor device which concerns on 2 embodiment. In this manufacturing method, First The bonding tool according to the second embodiment can be used. In the present embodiment, a semiconductor chip 10, a plurality of leads 60, and a bonding tool 70 are prepared. The semiconductor chip 10 is the one described in the first embodiment. As shown in FIG. 5, the lead 60 also has the same configuration as the lead 20 shown in FIG.
[0058]
(First step)
In the present embodiment, the semiconductor chip 10 and the plurality of leads 60 are arranged as shown in FIG. This arrangement may be the same as the arrangement of the semiconductor chip 10 and the leads 20 shown in FIG. In the present embodiment, the tip of the lead 60 does not need to be located in the region of the surface of the electrode 12.
[0059]
A bonding tool 70 is disposed above the lead 60. In FIG. 5, a part of the bonding tool 70 is cut away. The bonding tool 70 performs gang bonding. In the method for manufacturing a semiconductor device according to the present embodiment, gang bonding is applied.
[0060]
The bonding tool 70 has first, second, and third surfaces 72, 74, 76. The first and second surfaces 72 and 74 are connected to each other. The first and third surfaces 72 and 76 are connected to each other. The first and second surfaces 72 and 74 may be connected with a corner or may be connected with a curved surface. The first and third surfaces 72 and 76 may be connected with a corner or may be connected with a curved surface.
[0061]
The boundary between the first and second surfaces 72 and 74 is located above in the region of the surface of the electrode 12. Specifically, when bonding of the lead 60 is completed, the boundary between the first and second surfaces 72 and 74 is positioned above the end of the electrode 12 opposite to the end close to the tip of the lead 60. .
[0062]
The boundary between the first and third surfaces 72 and 76 is located above the surface region of the electrode 12. Specifically, when the bonding of the lead 60 is completed, the boundary between the first and third surfaces 72 and 76 is located above the end portion of the electrode 12 near the tip of the lead 60.
[0063]
The first surface 72 is a surface substantially parallel to the surface of the electrode 12. The first surface 72 is sized so as to be able to come into contact with the first portion 64 close to the tip portion 62 of the lead 60 excluding the tip portion 62. The first surface 72 is configured to bend a portion of the lead 60 excluding the first portion 64 while pressing the first portion 64 as a joint and connecting it to the electrode 12.
[0064]
The second surface 74 is a surface that is connected to the first surface 72 and is inclined in a direction away from the semiconductor chip 10. The second surface 74 may be a curved surface, but is preferably a flat surface. The second surface 74 restricts the bending of the second portion 66 close to the first portion 64 among the portions excluding the tip portion 62 and the first portion 64 of the lead 60.
[0065]
The third surface 76 is a surface that is opposite to the second surface 74 and is inclined in a direction connected to the first surface 72 and away from the semiconductor chip 10. The third surface 76 may be a curved surface, but is preferably a flat surface. The third surface 76 restricts the bending of the distal end portion 62 of the lead 60.
[0066]
The internal angles of the virtual surface extended from the first surface 72 and each of the second and third surfaces 74 and 76 are not particularly limited, but are preferably about 30 to 60 °. If the angle exceeds 60 °, the lead 60 rises at a steep angle, so that the first portion 64 (joint portion with the electrode 12) is damaged. If the angle is less than 30 °, the distance between the surface of the semiconductor chip 10 and the lead 60 is increased. There is a possibility of becoming narrow and short-circuiting with the edge of the semiconductor chip 10.
[0067]
In addition, as shown in FIG. 6, the boundary between the first surface 72 and each of the second and third surfaces 74 and 76 is located on the inner side of the outer end of the electrode 12 by about 20 μm or more. preferable. By doing so, when a lead having a general thickness is used, the joint portion (first portion 64) of the lead 60 with the electrode 12 is positioned on the inner side of the outer end of the electrode 12 by about 5 μm or more. In this way, the outer peripheral portion of the joint portion (first portion 64) of the lead 60 can be securely crimped to the electrode 12, and damage to the outer edge portion of the electrode 12 due to bonding can be reduced.
[0068]
The bonding tool 70 is preferably heated when bonding is performed. Thereby, bonding can be performed by pressure and heat. For example, the bonding tool 70 may incorporate a heater or the like.
[0069]
(Second step)
The plurality of leads 60 are bent at once, and the first portion 64 of the lead 60 is connected to the electrode 12 as a joint. In this step, the first portion 64 (joint portion) 64 is arranged and connected in the region of the surface of the electrode 12. With this arrangement, it is possible to suppress damage by avoiding that the pressure of the bonding tool 70 is applied to the portion of the active surface of the semiconductor chip 10 excluding the electrode 12. Further, the portion of the lead 60 other than the first portion (joint portion) 64 is bent so as not to contact the semiconductor chip 10. Specifically, the tip 62 and the second portion 74 of the lead 60 are bent. By doing so, a short circuit between the lead 60 and the semiconductor chip 10 can be prevented. Here, according to the bonding tool 70, the bending of the tip portion 62 and the second portion 66 of the lead 60 is regulated by the second and third surfaces 74 and 76, so that the lead 60 is bent at an appropriate angle. Can do. When the second and third surfaces 74 and 76 are flat slopes, the tip portion 62 and the second portion 66 of the lead 60 are inclined from the first portion (joint portion) 64.
[0070]
According to the present embodiment, the first portion 64 of the lead 60 is directly connected to the electrode 12 of the semiconductor chip 10 as a joint. Since no bump is provided on the electrode 12, it is possible to deal with a narrow pitch electrode 12, and the cost and schedule for forming the bump can be saved. When the electrode 12 is made of aluminum, it is preferable that the surface of at least the first portion 74 of the lead 60 is gold. When the lead 60 is made of copper, it is preferable that the lead 60 be plated with gold. With aluminum and gold, reliable bonding is possible.
[0071]
Also in the manufacturing method according to the present embodiment, a semiconductor device having the same configuration as the semiconductor device shown in FIG. 4 can be obtained except for the shape of the lead 60 and the connection state between the lead 60 and the electrode 12.
[0072]
(Third embodiment)
In FIG. Half A circuit board 1000 on which the conductor device 1100 is mounted is shown. In general, an organic substrate such as a glass epoxy substrate is used as the circuit substrate. On the circuit board, wiring patterns made of copper, for example, are formed so as to form a desired circuit, and these wiring patterns and the external terminals of the semiconductor device are mechanically connected to achieve electrical connection therebetween.
[0073]
(Fourth embodiment)
And Half As an electronic apparatus including the conductor device 1100, a notebook personal computer 1200 is shown in FIG.
[0074]
In addition, " By replacing “semiconductor chip” with “electronic element”, bumps can be formed on electrodes of electronic elements (whether active elements or passive elements) in the same manner as semiconductor chips. Examples of electronic components manufactured from such electronic elements include resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, varistors, volumes or fuses.
[0075]
(Fifth embodiment)
FIG. First According to 5 embodiments Applied the present invention It is a figure which shows a bonding tool. The bonding tool 70 performs gang bonding. The ends of the bonding tool 70 are configured to bond the leads 20, and specifically, the contents of the first and second surfaces 32 and 34 described in the first embodiment apply. Or you may form the edge part of a bonding tool so that it may have the 1st-3rd surfaces 72, 74, 76 demonstrated in 2nd Embodiment.
[0076]
A recess 72 is formed in the bonding tool 70. Specifically, a recess 72 is formed in a region excluding the central portion of the bonding tool 70 or an end portion for bonding. That is, the convex surface of the recess 72 is a surface for bonding (for example, the first surfaces 32 and 72). The recess 72 is for avoiding the overcoat 80 formed in the semiconductor chip 10 and is formed to a depth of 10 to 20 μm, for example. The overcoat 80 is formed with a thickness of about 10 μm, for example, in order to protect the wiring formed on the surface of the semiconductor chip 10. As described in the first embodiment, when the lead 20 is bonded to the electrode 12 having no bump, it is necessary to form the recess 72.
[0077]
The recess 72 can be formed by dry etching, particularly reactive ion etching (RIE). According to this, it is possible to form the bonding tool 70 having no chipping or cracks, rather than forming with a laser or the like.
[0078]
The method described in the first or second embodiment corresponds to the method for manufacturing a semiconductor device using the bonding tool 70 according to the present embodiment.
[0079]
(Sixth embodiment)
FIG. First It is a figure which shows the bonding tool which concerns on 6 embodiment. The bonding tool 170 has first, second and third surfaces 172, 174, 176. The interior angle between the virtual surface extended from the first surface 172 and the third surface 176 is approximately 90 °. In this case, the joint portion (first portion 64) of the lead 60 with the electrode 12 is not necessarily located on the inside of the outer end of the electrode 12 by about 5 μm or more. Other contents correspond to the contents described in the second embodiment.
[Brief description of the drawings]
FIG. 1 shows First It is a figure explaining the manufacturing method of the semiconductor device which concerns on 1 embodiment.
FIG. 2 shows First It is a figure explaining the manufacturing method of the semiconductor device which concerns on 1 embodiment.
FIG. 3 shows First It is a figure which shows the connection state of the lead | read | reed in 1 embodiment.
FIG. 4 shows First 1 is a diagram illustrating a semiconductor device according to an embodiment.
FIG. 5 shows First It is a figure explaining the manufacturing method of the semiconductor device which concerns on 2 embodiment.
FIG. 6 shows First It is a figure explaining the manufacturing method of the semiconductor device which concerns on 2 embodiment.
FIG. 7 shows First It is a figure which shows the circuit board which concerns on 3 embodiment.
FIG. 8 shows Half It is a figure which shows the electronic device which concerns on 4th Embodiment provided with a conductor apparatus.
FIG. 9 First According to 5 embodiments Applied the present invention It is a figure which shows a bonding tool.
FIG. 10 shows First It is a figure which shows the bonding tool which concerns on 6 embodiment.
[Explanation of symbols]
10 Semiconductor chip
12 electrodes
20 leads
22 Tip (joint)
30 Bonding tool
32 First side
34 Second side
40 substrates
46 Device Hall
60 leads
62 Tip (joint)
64 1st part
66 Second part
70 Bonding tool
72 1st surface
74 Second side
76 Third Side

Claims

A first lead for bending a plurality of leads having a substantially flat surface disposed at a distance from the semiconductor chip above a surface of the semiconductor chip having a plurality of electrodes having a substantially flat surface and spaced from the semiconductor chip. And a second surface that regulates bending of the lead,
The first surface is a surface that is substantially parallel to the surface of the electrode, is opposed to a tip portion that becomes a joint portion of the lead to the electrode, and is formed to avoid a portion excluding the tip portion of the lead,
The second surface is a surface that is connected to the first surface and is inclined in a direction away from the semiconductor chip, and restricts bending of a portion excluding the tip portion of the lead,
A boundary between the first surface and the second surface is located in a region of the surface of the electrode, and the joint portion of the lead is located in a region of the surface of the electrode ;
Said first surface a recess for the convex surface, a bonding tool ing is formed on the side facing the semiconductor chip.

A first lead for bending a plurality of leads having a substantially flat surface disposed at a distance from the semiconductor chip above a surface of the semiconductor chip having a plurality of electrodes having a substantially flat surface and spaced from the semiconductor chip. And second and third surfaces for regulating the bending of the lead,
The first surface is a surface substantially parallel to the surface of the electrode, and as a joint portion of the lead to the electrode, is opposed to a portion close to the tip portion, except for a tip portion, and the lead Formed by avoiding the part excluding the joint part,
The second surface is a surface that is connected to the first surface and is inclined in a direction away from the semiconductor chip, and restricts bending of a portion of the lead excluding the tip and the joint. ,
The third surface is a surface that is connected to the first surface on the side opposite to the second surface and is inclined in a direction away from the semiconductor chip, and restricts bending of the tip portion of the lead. Is,
The boundary between the first and second surfaces and the boundary between the first and third surfaces are located in the region of the surface of the electrode, and the joint portion of the lead is in the region of the surface of the electrode. It is located,
Said first surface a recess for the convex surface, a bonding tool ing is formed on the side facing the semiconductor chip.

The bonding tool according to claim 2 ,
The bonding tool, wherein the third surface is a flat surface.

In the bonding tool according to any one of claims 1 to 3 ,
The bonding tool, wherein the second surface is a flat surface.

In the bonding tool according to any one of claims 1 to 4 ,
A bonding tool having heating means for applying heat to the joint portion of the lead.

A method for manufacturing a bonding tool according to any one of claims 1 to 5 ,
A method for manufacturing a bonding tool, wherein the recess is formed by dry etching.