JP3648999B2 - Liquid crystal display device, electronic apparatus, and voltage detection method for liquid crystal layer - Google Patents

Liquid crystal display device, electronic apparatus, and voltage detection method for liquid crystal layer Download PDF

Info

Publication number
JP3648999B2
JP3648999B2 JP25903198A JP25903198A JP3648999B2 JP 3648999 B2 JP3648999 B2 JP 3648999B2 JP 25903198 A JP25903198 A JP 25903198A JP 25903198 A JP25903198 A JP 25903198A JP 3648999 B2 JP3648999 B2 JP 3648999B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
voltage
scanning
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25903198A
Other languages
Japanese (ja)
Other versions
JP2000089198A (en
Inventor
聡 矢田部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP25903198A priority Critical patent/JP3648999B2/en
Publication of JP2000089198A publication Critical patent/JP2000089198A/en
Application granted granted Critical
Publication of JP3648999B2 publication Critical patent/JP3648999B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、液晶の温度特性を高精度に補償することが可能な液晶表示装置、特に、２端子型非線形素子を用いて液晶画素を駆動するアクティブマトリクス駆動方式の液晶表示装置の温度補償方法、液晶表示装置、その液晶表示装置を用いた電子機器、および液晶層の電圧検出方法に関する。
【０００２】
【従来の技術】
一般に、アクティブ・マトリクス方式の液晶表示装置は、主に、マトリクス状に配列された画素電極の各々にスイッチング素子が設けられた素子アレイ基板と、カラーフィルタなどが形成された対向基板と、両基板の間に充填された液晶とから構成される。そして、画素電極と対向基板とその間に充填された液晶とにより液晶層が構成される。
【０００３】
このような構成において、スイッチング素子にオン（選択状態）の信号を印加すると、当該スイッチング素子が導通状態となる。このため、当該スイッチング素子に接続された液晶層に所定の電荷が蓄積される。そして、電荷蓄積後、オフ（非選択状態）の信号を印加してスイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して、蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。この際、各液晶層毎に電荷を蓄積させるのは、一部の期間で良いため、各走査線を時分割に選択することにより、走査線およびデータ線を複数の画素について共通化したマルチプレックス駆動が可能となっている。
【０００４】
なお、スイッチング素子としては、主に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）などの３端子型ＴＦＴ素子と、薄膜ダイオード（ＴＦＤ：Thin Film Diode）などの２端子型非線形素子とに大別されるが、後者の２端子型非線形素子の方が、配線の交差部分がないために配線間の短絡不良が原理的に発生しない点、および、成膜工程およびフォトリソグラフィ工程を短縮できる点において有利である。
【０００５】
ところで、ＴＦＤ素子を用いたアクティブ液晶パネルの温度係数は、駆動電圧に換算して約１２０ｍＶ／度であるのが通常である。このため、従来の液晶表示装置においては、ダイオードやサーミスタといった感温素子を用いて温度を検出し、検出温度に応じて駆動電圧を調整し、周囲温度が変化しても最大コントラストが得られる構成をとっていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置では、温度検出回路を構成する感温素子等の各部品のバラツキが大きく、正確に温度を検出することができなかった。一方、バラツキを無くすために部品を選別すると、液晶表示装置のコストが上昇するといった問題があった。また、感温素子は液晶表示装置の内部基板に配置されるので、液晶パネルと感温素子との間には温度差がある。このため、温度検出回路として高精度のものを用いたとしても、液晶パネルの温度を正確に検出できないといった問題があった。特に、液晶表示装置の電源を入れてから、装置全体の温度が平衡状態に達するまでの期間は、液晶パネルと感温素子との温度差が大きいといった問題がある。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、その目的とするとことは、液晶パネルに流れる電流を直接検出することにより、液晶パネルの温度特性を補償することが可能な液晶表示装置の温度補償方法、液晶表示装置、および、その液晶表示装置を用いた電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の液晶表示装置の温度補償方法は上記目的を達成するため、液晶層に印加する実効電圧を複数の走査信号および複数のデータ信号で制御することにより所望の表示を行う液晶表示パネルを備えた液晶表示装置の液晶印加電圧の補償方法において、前記液晶表示パネルを構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出する検出過程と、検出された電流に基づいて、前記液晶層に印加する実効電圧を調整する調整過程とを備えることが好ましい。
【０００９】
本発明の液晶表示装置の液晶印加電圧の補償方法によれば、液晶表示パネルに流れる電流を直接検出するので、液晶表示パネルの電気的特性が変化しても、液晶表示パネルから直接反映される電流に基づいて正確に液晶層に印加される実効電圧を調整することができる。これにより、電気的特性が変化しても常に最大コントラストを維持することが可能となる。
【００１０】
また更に、本発明の液晶表示装置の液晶印加電圧の補償方法は、前記液晶表示パネルは温度補償のためのダミー走査線を備えており、前記検出過程では所定温度における前記ダミー走査線に流れる電流を検出し、前記調整過程では、検出された前記電流を積分して得た電荷量と前記所定温度において予め設定された基準値に基づいて前記液晶層に印加する実効電圧を調整することが好ましい。
【００１１】
本発明によれば、ダミー走査線に流れる電流に基づいて温度補償が行われることにより、液晶層に印加する実効電圧を調整するので、温度検出回路を用いることなく温度補償を行う。これにより、温度検出回路の素子のバラツキによる誤差が原理的になくなり、正確な温度補償を行うことが可能となる。なお、ダミー走査線は液晶表示パネルの表示エリア外に設けたり、ブラックマトリックスで覆うことにより、表示されないようにすることが望ましい。
【００１２】
また、本発明の液晶表示装置は、複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、前記ダミー走査線の選択期間において、当該ダミー走査線に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流に基づいて、前記液晶層に印加する実効電圧を調整して前記液晶表示パネルの温度特性を補償する実効電圧調整手段とを備えたことを特徴とする。
【００１３】
ここで、実効電圧調整手段は、前記電流検出手段によって検出された電流の積分値を生成する積分値生成手段と、前記積分値を予め定められた基準値と比較する比較手段と、前記比較手段の比較結果に基づいて、前記液晶層に印加する実効電圧を調整する調整手段とを備えたものであってもよい。この場合には、積分値生成手段によって電荷量が算出され、これが基準電荷量と比較されることになる。したがって、基準値として当該選択期間のデータ信号に応じたものを設定しておくことによって、正確な温度補償を行うことができる。
【００１４】
さらに、実効電圧調整手段は、走査信号の選択電圧を調整するものであってもよいし、あるいは、データ信号の電圧を調整するものであってもよい。
【００１５】
また、本発明の液晶表示装置は、複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、前記各走査線およびダミー走査線に走査信号を供給する走査信号駆動回路と、前記ダミー走査線の選択期間において、予め定められたデータ信号を前記各データ線に供給するデータ信号駆動回路と、前記ダミー走査線の選択期間において、当該ダミー走査線に流れる電流を検出する電流検出回路と、この電流検出回路によって検出される電流を前記ダミー走査線の選択期間中積分して電荷量を求める積分回路と、 この積分回路によって求めた電荷量を、データ信号に応じて予め定められた基準電荷量と比較する比較回路と、この比較回路の比較結果に基づいて、前記電荷量と前記基準電荷量とが等しくなるように前記走査信号または前記データ信号のうち少なくとも一方の電圧を調整して、前記液晶表示パネルの温度特性を補償する電圧調整回路とを備えたことを特徴とする。また、本発明の液晶表示装置は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、前記各走査線に走査信号を供給する走査信号駆動回路と、データ信号を前記各データ線に供給するデータ信号駆動回路と、前記走査線の選択期間において、当該走査線に流れる電流を検出する電流検出回路と、この電流検出回路によって検出される電流を前記走査線の選択期間中積分して電荷量を求める積分回路と、この積分回路によって求めた電荷量を、基準電荷量と比較する比較回路と、この比較回路の比較結果に基づいて、前記電荷量と前記基準電荷量とが等しくなるように前記走査信号または前記データ信号のうち少なくとも一方の電圧を調整して、前記液晶表示パネルの温度特性を補償する電圧調整回路とを備えたことを特徴とする。
【００１６】
次に、本発明の液晶表示装置では、前記スイッチング素子は、２端子型非線形素子であることを特徴としている。２端子型非線形素子を用いると、配線の交差部分がないために配線間の短絡不良が原理的に発生しない点、および、成膜工程およびフォトリソグラフィ工程を短縮できる点において有利となる。このような２端子型非線形素子としては、第１導電体−絶縁体−第２導電体からなるＴＦＤ素子が望ましい。
【００１７】
さらに、本発明の電子機器は、上記記載の発明による液晶表示装置を備えたことを特徴としている。このような液晶表示装置を適用した電子機器としては、例えば、カーナビゲーションシステム、携帯情報端末機器、その他各種の電子機器が考えられる。
【００１８】
また、本発明の液晶層の電圧検出方法は、複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルにおいて、前記液晶表示パネルの温度特性を補償するために前記液晶層に印加される電圧を検出する液晶層の電圧検出方法であって、前記液晶表示パネルを構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出し、検出された電流を当該選択期間中積分した電荷量に基づいて前記液晶層に印加される電圧を求めることを特徴とする。また、本発明の液晶層の電圧検出方法は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルにおいて、前記液晶表示パネルの温度特性を補償するために前記液晶層に印加される電圧を検出する液晶層の電圧検出方法であって、前記液晶表示パネルを構成する走査線の選択期間において、当該走査線に流れる電流を検出し、検出された電流を当該選択期間中積分した電荷量に基づいて前記液晶層に印加される電圧を求めることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２０】
＜１．ＴＦＤ素子＞
まず、本実施形態にかかる液晶表示装置のうち、各液晶画素を駆動するスイッチング素子の構成について、ＴＦＤ素子を例にとって簡単に説明する。
【００２１】
図１（ａ）は、ＴＦＤ素子を適用した液晶パネル基板における１画素分のレイアウトを示す平面図であり、図１（ｂ）は、そのＴＦＤ素子の構造を図１（ａ）におけるＡ−Ａ線に沿って示す断面図である。
【００２２】
これらの図に示すように、ＴＦＤ素子２０は、基板３０上に形成された絶縁膜３１を下地として、その上面に形成されたものであり、絶縁膜３１の側から順番に第１金属膜２２、絶縁体たる酸化膜２４、および、第２金属膜２６から構成されて、金属−絶縁体−金属のサンドイッチ構造を採る。そして、かかる構造によりＴＦＤ素子２０は、正負双方向のダイオードスイッチング特性を有することになる。
【００２３】
また、ＴＦＤ素子２０を構成する第１金属膜２２は、そのまま一方の端子として走査線１２となる一方、第２金属膜２６は、他方の端子として画素電極３４に接続される。尚、走査線１２に代えてＴＦＤ素子２０を構成する第１金属膜２２を、そのまま一方の端子としてデータ線としても良い。
【００２４】
基板３０は、絶縁性および透明性を有するものであり、例えば、ガラス、プラスチックなどから構成される。ここで、絶縁膜３１が設けられる理由は、第２金属膜２６の堆積後における熱処理により、第１金属膜２２が下地から剥離しないようにするため、および、第１金属膜２２に不純物が拡散しないようにするためである。したがって、これが問題とならない場合には、絶縁膜３１は省略可能である。
【００２５】
さて、第１金属膜２２は、導電性の金属薄膜であり、例えば、タンタル単体あるいはタンタル合金からなる。若しくは、タンタル単体又はタンタル合金を主成分として、これに例えば、タングステン、クロム、モリブデン、レニウム、イットリウム、ランタン、ディスプロリウムなどの周期率表で第６、第７又は第８族に属する元素を添加しても良い。この場合、添加する元素としては、タングステンが好ましく、その含有割合は、例えば０．１〜６原子％が好ましい。酸化膜２４は、例えば、第１金属膜２２の表面を、化成液中により陽極酸化することによって形成される絶縁膜である。第２金属膜２６は、導電性の金属薄膜であり、例えば、クロム単体あるいはクロム合金からなる。
【００２６】
また、画素電極３４は、透過型の液晶表示パネルに利用する場合にはＩＴＯ（Indium Tin Oxide)などの透明導電膜から構成され、反射型の液晶表示パネルに適用する場合にはアルミニウムや銀などの反射率の大きな金属膜から構成される。
【００２７】
＜１−１：ＴＦＤ素子における他の例＞
次に、ＴＦＤ素子における他の例について説明する。
【００２８】
＜１−１−１：第２金属膜と画素電極との共通化＞
図１（ａ）および（ｂ）に示したＴＦＤ素子２０にあっては、第２金属膜２６および画素電極３４を異なる金属膜により構成したが、図２の断面図に示すように、第２金属膜および画素電極を、同一のＩＴＯ膜等からなる透明導電膜３６から構成しても良い。このような構成を有するＴＦＤ素子２０は、第２金属膜２６および画素電極３４を同一の工程により形成できる利点がある。なお、図２において図１と同様の構成要素には同一参照符号を付し、その説明を省略するものとする。
【００２９】
＜１−１−２：バック・トゥ・バック構造＞
次に、ＴＦＤ素子の他の例として、バック・トゥ・バック（back-to-back）構造のＴＦＤ素子について説明する。図３（ａ）は、このＴＦＤ素子を適用した液晶パネル基板における１画素分のレイアウトを示す平面図であり、図３（ｂ）は、そのＴＦＤ素子の構造をＢ−Ｂ線に沿って示す断面図である。
【００３０】
バック・トゥ・バック構造とは、非線形特性を正負双方向にわたって対称化するため、２つのダイオードを逆向きに直列接続した構造をいう。このため、ＴＦＤ素子４０は、同図に示すように、第１のＴＦＤ素子４０ａと第２のＴＦＤ４０ｂとが極性を互いに反対にして直列接続した構造となっている。具体的には、基板３０と、この表面に形成された絶縁膜３１と、第１金属膜４２と、この表面に陽極酸化によって形成された酸化膜４４と、この表面に形成されて相互に離間した第２金属膜４６ａ、４６ｂとから構成されている。
【００３１】
そして、第１のＴＦＤ素子４０ａにおける第２金属膜４６ａはそのまま走査線４８となる一方、第２のＴＦＤ素子４０ｂにおける第２金属膜４６ｂは画素電極４５に接続されている。なお、酸化膜４４は、図１（ｂ）に示したＴＦＤ素子２０における酸化膜２４に比べて膜厚が小さく設定され、例えば、約半分程度に形成される。また、第１金属膜４２や、酸化膜４４、第２金属膜４６ａ、４６ｂなどの各構成要素の具体的な構成などは、前述したＴＦＤ素子２０と同様であるので、その説明を省略することとする。
【００３２】
なお、このほかに、ＺｎＯ（酸化亜鉛）バリスタ、ＭＳＩ（Metal Semi-Insulator）駆動素子、ＲＤ（Ring Diode）などの２つのダイオードを逆向きに並列接続したリング状素子によっても非線形特性の対称性を確保することが可能である。
【００３３】
＜２．液晶表示装置＞
次に、上述したＴＦＤ素子２０を適用した本発明の実施形態にかかる液晶表示装置の構成及び動作について説明する。図４は、本実施形態にかかる液晶表示装置の要部概略構成を示すブロック図である。
【００３４】
同図に示すように、液晶表示パネル１０では、ｉ本のデータ線X1〜Xiとｊ＋１本の走査線Y1〜Yj+1との各交点において画素領域１６が形成されており、各画素領域１６は、液晶表示要素（液晶層）１８とＴＦＤ素子２０とが直列に接続された構成となっている。同図における走査線Y1〜Yj+1の１本は、図１（ａ）における走査線１２と同一である。
【００３５】
ここで、走査線Yj+1は、温度補償用のダミー走査線として機能するものであり、他の走査線Y1〜Yjと同一のプロセスで形成される。したがって、ダミー走査線Yj+1の電気的な特性は、他の走査線Y1〜Yjと同一である。このダミー走査線Yj+1の選択期間にあっては、後述するように映像信号とは無関係に予め定められたデータ信号が供給されるようになっている。すなわち、ダミー走査線Yj+1は、画面表示には使用されず、環境温度の変化に伴って変動する液晶表示パネル１０の特性変化を検知するために用いられる。このため、ダミー走査線Yj+1は、表示エリアＡの外に形成される。
【００３６】
そして、各走査線Y1〜Yj+1は走査信号駆動回路１００によって、また、各データ線X1〜Xiはデータ信号駆動回路１１０によって、それぞれ駆動される。さらに、走査信号駆動回路１００およびデータ信号駆動回路１１０は、駆動制御回路１２０によって制御される。
【００３７】
なお、図４では、ＴＦＤ素子２０が走査線の側に接続され、液晶層１８がデータ線の側に接続されているが、これとは逆に、ＴＦＤ素子２０をデータ線の側に、液晶層１８を走査線の側に設ける構成でもよい。
【００３８】
さて、電源回路１３０は、電源電圧Vccを変換して、液晶表示装置に用いられる電圧V0,V1,V4,V5や、駆動制御回路１２０に用いられる電圧などを生成して出力するものである。また、液晶駆動電圧調整回路１４０は、電源回路１３０に対して電圧V0および電圧V5のレベルを制御する制御信号CTLを供給して、液晶表示の温度特性を補正するものである。
【００３９】
以下、液晶表示パネル１０、データ信号駆動回路１１０、駆動制御回路１２０、電源回路１３０、および液晶駆動電圧調整回路１４０の詳細について順番に説明する。
【００４０】
＜３．液晶表示パネル＞
まず、液晶表示パネル１０の詳細について説明する。図５は、その一例を摸式的に示す部分破断斜視図である。
【００４１】
この図に示すように、液晶表示パネル１０は、素子アレイ基板３０と、これに対向配置される対向基板３２とを備えている。対向基板３２は、例えば、ガラス基板からなる。
【００４２】
素子アレイ基板３０において、画素電極３４は、それぞれマトリクス状に複数配列する。ここで、同一行に配列する画素電極３４は、行方向に短冊状に延在する走査線Y1〜Yj+1の１本に、ＴＦＤ素子２０を介して接続されている。
【００４３】
一方、対向基板３２において、ｉ本のデータ線X1〜Xiは、それぞれ走査線Y1〜Yj+1の延在方向と直交する列方向へ短冊状に延在して、かつ、素子アレイ基板３０の画素電極３４と交差するように形成されている。
【００４４】
さて、このように構成された素子アレイ基板３０と対向基板３２とは、基板周辺に沿って塗布されるシール剤と、適切に散布されたスペーサとによって、一定のギャップ（間隙）を保っており、この閉空間に例えば、ＴＮ（Twisted Nematic）型の液晶が封入されて、これにより、図４における液晶層１８が形成され、画素電極３４に直列接続された構成となっている。
【００４５】
ほかに、対向基板３２には、液晶表示パネル１０の用途に応じて、例えば、ストライプ状モザイク状や、トライアングル状等に配列されたカラーフィルタが設けられ、さらに、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられる。ここで、上述したダミー走査線Yj+1は、ブラックマトリックスで覆うようにして、画面表示に表れないようにすることが望ましい。
【００４６】
くわえて、素子アレイ基板３０および対向基板３２の対向面には、例えばポリイミド薄膜などの有機薄膜からなり、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光板がそれぞれ設けられる（いずれも図示省略）。
【００４７】
ただし、液晶表示パネル１０においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となるため、光利用効率が高まり、このため液晶表示パネル１０の高輝度化や低消費電力化などの点において有利である。さらに、液晶表示パネル１０を反射型とする場合、画素電極３４をアルミニウムなどの反射率の高い金属膜から構成し、電圧無印加状態で液晶分子がほぼ垂直配向されるＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。
【００４８】
＜４．走査信号駆動回路＞
次に、液晶表示パネル１０に走査信号を供給する走査信号駆動回路１００の詳細について説明する。
【００４９】
図６に示すように、走査信号駆動回路１００は、主に、クロック・コントロール回路１０１、シフトレジスタ１０３、ラッチ１０４、デコーダ１０５、レベル・シフタ１０６およびＬＣＤドライバ１０７から構成される。
【００５０】
このうち、クロック・コントロール回路１０１は、駆動制御回路１２０から出力される走査側クロック信号YCLKに基づいて、データシフト用のシフトクロックYSCLを生成して、シフトレジスタ１０３に供給するものである。
【００５１】
シフトレジスタ１０３は、走査線Y1〜Yj+1の本数に対応して、ｊ＋１ビットの並列出力を有するシフトレジスタを、入力データD0、D1の各々に対応して２列独立して設けた構成となっている。このため、シフトレジスタ１０３から各走査線Y1〜Yj+1毎に２ビットずつの出力が行われる。ここで、入力データD0、D1は、各走査線Y1〜Yj+1の電圧を選択するためのデータであり、駆動制御回路１２０からシリアルデータとして出力されたものである。また、シフトクロックYSCLは、シフトレジスタ１０３を構成する各シフトレジスタに供給されて、これらの各シフトレジスタが、図７に示すように、シフトクロックYSCLの立ち上がりタイミングと立ち下がりタイミングとにおいてそれぞれデータを取り込むとともに、取り込んだデータを順次シフトするようになっている。
【００５２】
次に、ラッチ１０４は、ｊ＋１ビット分のデータを取り込むラッチを２列並列に備えるものであり、シフトレジスタ１０３による２列×ｊ＋１ビットの並列出力データを、ラッチストローブ信号LSの立ち上がりのタイミングにおいて、２列×ｊ＋１ビット分のラッチにそのまま取り込むように構成されている。ここで、ラッチストローブ信号LSは、駆動制御回路１２０から供給される信号であって、シフトレジスタ１０３を構成する各シフトレジスタがｊ＋１ビット分のデータを取り込んだ後の所定のタイミングにおいて立ち上がる信号である。
【００５３】
したがって、ラッチ１０４からは、ラッチストロープ信号LSの立ち上がりタイミングにおいて、駆動制御回路１２０から出力されたシリアルデータD0、D1が、各走査線Y1〜Yj+1毎に、２ビットのパラレルデータに変換されて出力されることになる。
【００５４】
次に、デコーダ１０５は、ラッチ１０４から供給される２ビットのパラレルデータをデコードして、選択信号の電圧としてV0,V1,V4,V5のいずれかを選択するための信号に変換するものである。なお、これらの電圧V0,V1,V4,V5は電源回路１３０から供給されるようになっている。
【００５５】
また、レベル・シフタ１０６は、デコーダ１０５によりデコードされた信号を順次シフトするものである。
【００５６】
ＬＣＤドライバ１０７は、図４における電源回路１３０から供給される４種類の電圧V0,V1,V4,V5のいずれかを、レベル・シフタ１０７によってシフトされた信号にしたがって、各走査線Y1〜Yj+1毎に選択接続して出力するものである。これにより、各走査線Y1〜Yj+1には、４種類の電圧V0,V1,V4,V5のいずれかが走査信号として供給される。すなわち、ダミー走査線Yj+1においても、他の走査線Y1〜Yjと同様に走査信号が供給されることになる。
【００５７】
さてここで、２ビットのパラレルデータD0,Dの値の組み合わせと走査信号の電圧V0,V1,V4,V5との対応関係が図８に示される関係にある場合、第１に２ビットのパラレルデータをデコーダ１０５により電圧V0,V1,V4,V5のいずれかを選択する信号にデコードし、第２に、レベル・シフタ１０６を介してシフトすることにより、ＬＣＤドライバ１０７から、走査信号として図９に示すような大小関係を有する電圧を、各走査線Y1〜Yj+1毎に順次出力することが可能になる。
【００５８】
＜５．データ信号駆動回路＞
次に、液晶表示パネル１０にデータ信号を供給するデータ信号駆動回路１１０の詳細について説明する。
【００５９】
図１０に示すように、データ信号駆動回路１１０は、主に、シフトレジスタ１１１、ラッチ１１２、階調制御部１１３および出力回路１１４から構成される。
【００６０】
このうち、シフトレジスタ１１１は、クロック信号XCLKに同期するラッチ信号であって、かつ、各データ信号出力端子X1〜Xiに対応するラッチ信号を、順次シフトして出力するものである。
【００６１】
ラッチ１１２は、各データ信号出力端子X1〜Xiに対応するｉビットのラッチ領域を備えるものである。各ラッチ領域は、データ線の順番でｎビット毎に供給されるｎビットのパラレル階調データGD0〜GDnを、シフトレジスタ１１１によるラッチ信号でそれぞれラッチして、水平同期信号に同期するラッチパルス信号LPの立ち上がりのタイミングで出力する。
【００６２】
ここで、階調データGD0〜GDn、クロック信号XCLKおよびラッチパルス信号LPは、それぞれ駆動制御回路１２０によって互いに関連付けられて供給されるので、ラッチ１１２の各ラッチ領域は、パラレルで供給される階調データのうち、それぞれ対応するデータ線への階調データGD0〜GDnを取り込んで、ラッチパルス信号LPの立ち上がりのタイミングで各データ線に対応して出力するようになっている。
【００６３】
階調制御部１１３は、各データ線に対応する各階調データをＲＥＳ信号、ＧＣＰ信号に基づき、パルス幅変調データに変換して、出力回路１１４に供給するものである。
【００６４】
出力回路１１４は、階調制御部１１３により出力された信号をパネル駆動のための適正電圧レベルに変換し出力するものである。
【００６５】
したがって、各データ信号出力端子X1〜Xiからは、それぞれ階調に応じてパルス幅変調されたデータ信号が出力されることになる。
【００６６】
ここで、ラッチ１１２からの階調データは、水平同期信号に同期するラッチパルス信号LPの立ち上がりタイミングで行われるため、出力回路１１４によりデータ信号は、１水平走査期間毎にデータ線に出力されることになる。
【００６７】
ただし、上述したように、ダミー走査線Yj+1の選択期間にあっては、予め定められた階調データGD0〜GDnが駆動制御回路１２０から供給されるようになっている。この場合、階調データGD0〜GDnの指示する階調値は、全て同一の固定値であってもよいし（例えば５０％階調）、異なる値であってもよい。要は、その平均値が予め定められた基準値であればよい。階調値として異なる値を設定する場合には、例えば、０％階調から１００％階調が均等の割合で含まれるように設定してもよい。この場合には、各階調に対する応答を平均して検知できるので、より精度の高い温度補償を行うことができる。
【００６８】
＜６．電源回路＞
次に、電源回路１３０は、走査信号やデータ信号を生成するための電圧V0,V1,V4,V5を生成し、上述した走査信号駆動回路１００に電圧V0,V1,V4,V5をデータ信号駆動回路１１０に電圧V1,V4を供給する。ここで、電圧V0,V5のレベルは、液晶駆動電圧調整回路１４０からの制御信号CTLに基づいて調整される。ところで、電圧V0は、図９に示すように走査信号の正側の選択電圧として用いられ、一方、電圧V5は、走査信号の負側の選択電圧として用いられる。周知なように液晶に直流電圧を印可すると、特性の劣化が生じる。このため、電源回路１３０は、制御信号CTLに基づいて調整動作を行う際、電圧V0または電圧V5のいづれか一方を調整するのではなく、常に電圧V0と電圧V5との絶対値が等しくなるように調整を行っている。
【００６９】
＜７．駆動制御回路＞
次に、駆動制御回路１２０の詳細について説明する。
【００７０】
図１１に示すように、駆動制御回路１２０は、主に、基本タイミング作成部１２１、ドライバコントロール部１２２、データ出力部１２３およびＡ／Ｄ変換部１２４から構成される。
【００７１】
このうち、基本タイミング作成部１２１は、コンポジット信号等から分離された垂直同期信号や水平同期信号などの同期信号に基づいて、各回路に供給するクロック信号およびタイミング信号を生成し、ドライバコントロール部１２２、データ出力部１２３、Ａ／Ｄ変換部１２４、選択部１２５に供給する。
【００７２】
Ａ／Ｄ変換部１２４は、コンポジット信号等から分離されたアナログ信号たる映像信号をデジタルデータに変換して、選択部１２５の一方の入力に供給する。選択部１２５の他方の入力には基準データメモリ１２６から、基準データが供給されるようになっている。ここで、基準データは予め定められた階調を指示するデジタルデータである。選択部１２５は基本タイミング作成部１２１から供給されるタイミング信号に従って、ダミー走査線Yj+1の選択期間にあっては基準データを、他の期間にあってはＡ／Ｄ変換部１２４からのデジタルデータを選択出力する。なお、ダミー走査線Yj+1の表示階調に０％階調から１００％階調が均等の割合で含まれるように設定する場合にあっては、基準データメモリ１２６に各階調に対応するデータを格納しておき、クロック信号に従ってこれを読み出すようにすればよい。一方、ダミー走査線Yj+1の表示階調に固定値を用いる場合には、常に固定値に対応する基準データを基準データメモリ１２６から出力するようにすればよい。
【００７３】
データ出力部１２３は、選択部１２５によって選択されたデジタルデータを階調データGD0〜GDnに変換するとともに、基本タイミング作成部１２１によるクロック信号に基づいて、所定のタイミングでシリアルデータとして、データ信号駆動回路１１０に供給する。
【００７４】
また、コントロール部１２２は、上述したクロック信号YCLK、ラッチストローブ信号LSおよびデータD0,D1を走査信号駆動回路１００に供給する一方、クロック信号XCLKおよびラッチパルス信号LPをデータ信号駆動回路１１０に供給する。さらに、タイミング信号P1〜P3を液晶駆動電圧調整回路１４０に供給する。
【００７５】
これらの各信号は、基本タイミング作成部１２１のクロック信号およびタイミング信号に基づいて生成され、さらに、基本タイミング作成部１２１は、垂直同期信号や水平同期信号などの同期信号に基づいて、クロック信号およびタイミング信号を生成するので、走査信号駆動回路１００から出力される走査信号およびデータ信号駆動回路１１０から出力されるデータ信号についても、水平同期信号および垂直同期信号に同期したものとなる。
【００７６】
＜８．液晶駆動電圧調整回路＞
次に、液晶駆動電圧調整回路１４０の詳細について、まず調整原理を説明し、これに続いて構成および動作を説明する。
【００７７】
＜８−１：調整原理＞
周知なように最大コントラストを得るためには、液晶層１８に閾値電圧Vthを印加して駆動する必要がある。ここで、閾値電圧Vthの温度特性は、0.4％／度程度であり、駆動電圧に換算した温度特性１２０mV／度と比較して非常に小さく、実際上無視することができる。したがって、温度が変化しても液晶層１８に印加される電圧を閾値電圧Vthに保つように制御できれば、液晶表示パネル１０の温度特性を補償して、常に最大コントラストを維持することすることがきる。このためには、液晶層１８に印加される電圧を検出する必要がある。
【００７８】
しかしながら、液晶表示パネル１０は、データ線X1〜Xi、走査線Y1〜Yj+1、液晶層１８およびＴＦＤ素子２０などから構成されており、その構造上、液晶層１８に印加される電圧を直接検出することは不可能である。
【００７９】
ところで、液晶の誘電率は、その材料にもよるが殆ど温度特性を有していない。このことは、液晶層１８の容量Ｃが温度によらず一定であることを意味する。
【００８０】
ここで、液晶層１８の電圧をＶ、そこに蓄積される電荷をＱで表すものとすれば、Ｖ＝Ｑ／Ｃとなる。容量Ｃは温度によって一定であるから、電荷Ｑを検出することができれば、温度によって変動する電圧Ｖを検知したのと等価である。
【００８１】
そこで、本実施形態にあっては、ダミー走査線Yj+1の選択期間において、そこを流れる電流ｉを検出し、これを積分することによって移動電荷量Ｑを算出している。一方、液晶の閾値電圧Vthに対応して最大コントラストを得ることができる基準電荷量Ｑrefは既知であるから、移動電荷量Ｑと基準電荷量Ｑrefとを比較し、その比較結果に基づいて走査信号の選択電圧を可変するようにしている。
【００８２】
＜８−２：液晶駆動電圧調整回路１４０の具体的構成＞
図１２に示すように液晶駆動電圧調整回路１４０は、ダミー走査線Yj+1に流れる電流ｉを検出する電流検出回路１４１、検出電流ｉをダミー走査線Yj+1の選択期間中積分することにより移動電荷量Ｑを算出する積分回路１４２、移動電荷量Ｑを基準電荷量Ｑrefと比較して誤差信号Ｓを生成する比較回路１４３、誤差信号Ｓに基づいて、電源回路１３０で生成される電圧V0,V5の電圧値を制御する制御信号CTLを生成する制御信号生成回路１４４から構成されている。
【００８３】
ここで、基準電荷量Ｑrefはダミー走査線Yj+1の選択期間に供給されるデータ信号のパルス幅に対応して最大コントラストが得られるように予め定められている。誤差信号Ｓは、移動電荷量Ｑと基準電荷量Ｑrefとの差を表すものであるから、誤差信号Ｓを「０」にするように制御することにより、温度変化に伴う液晶特性の変動を補償して、最大コントラストを得ることが可能となる。
【００８４】
また、移動電荷量Ｑは液晶層１８に蓄積される電荷量であるから、液晶層１８に印加する実効電圧を可変することによって調整することができる。実効電圧を調整するには各種の態様があるが、本実施形態にあっては、その一例として走査線Y1〜Yj+1の各選択期間に対応する走査信号の電圧V0,V5を調整している。
【００８５】
以下、電流検出回路１４１、積分回路１４２および比較回路１４３について、より具体的に説明する。
【００８６】
＜８−２−１：電流検出回路＞
図１３は、電流検出回路１４１とその周辺の構成を示す回路図である。なお、図１３において、走査信号駆動回路１２０は、ダミー走査線Yj+1の選択動作に係る部分のみを機能的に示してある。
【００８７】
図に示すように、電源回路１３０と走査信号駆動回路１２０との間には、電流検出用に抵抗Ｒが設けられている。この抵抗Ｒの抵抗値は数オーム程度とごく小さい値に設定されおり、その両端の電圧を計測することによって、電流ｉが検出されるようになっている。この場合、抵抗Ｒは電圧V0を供給するライン上に設けられているから、図９に示す走査信号において電圧V0の期間、すなわち正側の選択期間の電流ｉを検出することになる。
【００８８】
抵抗Ｒの両端は、オペアンプ1411,1412の正入力端子に接続されている。ここで、オペアンプ1411,1412の出力端子は負入力端子に接続されているから、これらのオペアンプ1411,1412は、ボルテージフォロアとして機能する。また、 オペアンプ1413と抵抗1414〜1417とは差動増幅器を構成している。このため、オペアンプ1413の出力信号は、抵抗Ｒの両端の電位差、すなわち、ダミー走査線Yj+1に流れる電流ｉを表すものとなる。
【００８９】
なお、抵抗Ｒの挿入位置は、図１３に示すものの他、図１４に示すように抵抗Ｒを走査信号駆動回路１２０とダミー走査線Yj+1との間に設けてもよい。すなわち、抵抗Ｒは、電源回路１３０の電圧V0の出力端子からダミー走査線Yj+1の入力端子までの間に設ければよい。
【００９０】
＜８−２−２：積分回路および比較回路＞
次に、積分回路１４２および比較回路１４３について説明する。実際の回路構成においては、積分回路１４２および比較回路１４３は、図１５に示すように一体として構成されている。
【００９１】
図において、オペアンプ1421、抵抗1422およびコンデンサ1423は積分回路１４２の相当する部分である。また、オペアンプ1421の負入力端子には、基準電荷量Ｑrefを示す基準電圧Ｖrefが供給されており、オペアンプ1421において電流ｉの積分値が基準電荷量Ｑrefと比較されるようになっている。また、コンデンサ1424は、ホールドコンデンサとして機能し、その電圧値がボルテージフォロアを構成するオペアンプ1425を介して誤差信号Ｓとして出力されるようになっている。また、スイッチ1426〜1428は、制御端子に供給される制御パルスP1〜P3によってそれらの状態が各々制御され、ハイレベルＨでオン状態となりローレベルＬでオフ状態となる。
【００９２】
さてここで、ダミー走査線Yj+1の走査信号が図１６（ａ）に示すものであるとする。上述したように電流検出用の抵抗Ｒは、電源回路１３０の電圧V0の出力端子からダミー走査線Yj+1の入力端子までの間に設けるものであるから、電流検出回路１４１はダミー走査線Yj+1の走査信号が電圧V0となる期間、すなわち、正側の選択期間T1,T2においてダミー走査線Yj+1に流れる電流ｉを検出している。
【００９３】
このため、積分回路１４２は、当該選択期間T1,T2における電流ｉを積分して移動電荷量Ｑを算出する必要がある。そこで、駆動制御回路１２０は、図１６（ｃ）に示す制御パルスP1を生成し、これをスイッチ1426に供給している。スイッチ1426は、制御パルスP1がハイレベルの期間オン状態となるので、正側の選択期間T1,T2において図１６（ｄ）に示す電流ｉがオペアンプ1421に供給され、これが積分されることになる。
【００９４】
ところで、この場合の積分動作は、正側の選択期間T1,T2における移動電荷量Ｑを算出するために行うものであるから、各積分動作のたびにコンデンサ1423に蓄積されている電荷をリセットして、各選択期間毎の移動電荷量Ｑを算出する必要がある。スイッチ1427はこのために設けられたものであり、図１６（ｂ）に示す制御パルスP2によって、各選択期間T1,T2の開始直前にコンデンサ1423の蓄積電荷をリセットしている。
【００９５】
制御パルスP2の立ち上がりから制御パルスP1の立ち下がりまでの期間は、コンデンサ1423の電荷をリセットして新たな積分動作によって電荷を蓄積する期間であるから、オペアンプ1421の出力信号は変動する。したがって、オペアンプ1421の出力信号を誤差信号Ｓとして用いるのは適当ではない。このため、スイッチ1428とコンデンサ1424とを設けている。ここで、スイッチ1428の制御パルスP3は図１６（ｅ）に示すように少なくとも制御パルスP2が立ち上がりから制御パルスP1の立ち下がりの期間は、ローレベルＬとなる。したがって、コンデンサ1424の電圧は、制御パルスP3がローレベルＬの期間は変動しない。そして、制御パルスP3がローレベルＬからハイレベルＨに立ち上がると、スイッチ1428がオン状態となって、コンデンサ1424の電圧がオペアンプ1421の出力電圧と等しくなる。すなわち、誤差信号Ｓは、各選択期間T1,T2における比較結果を制御パルスP3の立ち上がりにおいて反映したものとなる。
【００９６】
このようにして生成された誤差信号Ｓが制御信号生成回路１４４に供給されると、制御信号生成回路１４４は誤差信号Ｓに基づいて、電圧V0,V5の電圧値を制御する制御信号CTLを生成し、これを電源回路１３０にフィードバックしている。したがって、本実施形態によれば、液晶表示パネル１０に設けたダミー走査線Yj+1に流れる移動電荷量Ｑが基準電荷量Ｑrefと等しくなるようにフィードバック制御を行うことができるの。この結果、温度変化に伴って液晶表示パネル１０の電気的特性が変化しても、これに追従するように走査信号の選択電圧V0,V5を可変できるので、液晶表示パネル１０の温度特性を補償することが可能となる。
【００９７】
＜８−３：温度補償動作＞
次に、液晶表示装置の温度補償動作を図１７（ａ）〜（ｅ）を参照して説明する。なお、この例では、液晶層１８に印加される電圧VLCが閾値電圧Vthに等しいときに最大コントラストが得られるものとし、また、基準電荷量Ｑrefは、５０％階調に対応したデータ信号が与えられたときに閾値電圧Vthを得ることができる電荷量に設定されているものとする。
【００９８】
図１７（ａ）は、ダミー走査線Yj+1に供給される走査信号を示すタイミングチャートである。図に示すように、走査信号は、１フィールド毎に反転した波形となっており、走査信号の電圧V0またはV5となる１水平走査期間がダミー走査線Yj+1の選択期間となっている。また、各フレームの電圧V0をV01,V02,V03と、電圧V5をV51,V52と表すものとすると、V01＜V02＜V03といったように電圧V0は次第に大きくなり、V51＞V52といったように電圧V5は次第に小さくなることがわかる。
【００９９】
同図（ｂ）は、あるデータ線Xn（X1≦Xn≦Xi）を介するデータ信号の一例を示すタイミングチャートである。この例のデータ信号は、ダミー走査線Yj+1の選択期間において、デューティ比が５０％となっている。これは、基準電荷量Ｑrefが５０％階調に対応して設定されているので、５０％階調を指示する階調データに基づいて当該選択期間のデータ信号が生成されるからである。
【０１００】
同図（ｃ）は、データ線Xnと走査線Ym+1との交点に位置する画素領域１６に印加される電圧、すなわち、ＴＦＤ素子２０と液晶層１８との両端に印加される電圧を示すタイミングチャートである。ここで、走査信号とデータ信号の合成波形を実線で示し、当該液晶層１８に印加される電圧VLCを斜線で示す。この電圧VLCの実効値によって液晶層１８の透過率が定まる。この例では、電圧VLCの絶対値がが次第に大きくなっていき、最終的に閾値電圧Vthに等しくなる。
【０１０１】
同図（ｄ）は比較回路１４３から出力される誤差信号Ｓを示すタイミングチャートである。この図に示すように、誤差信号Ｓの値は時間が経過とともに次第に「０」に近づくことがわかる。これは、正側の選択期間T1,T2,T3において、ダミー走査線Yj+1に流れる電流ｉが電流検出回路１４１によって検出されると、電流ｉに基づいて算出された移動電荷量Ｑと基準電荷量Ｑrefとの差を示す誤差信号Ｓに基づいて電源回路１３０で生成する電圧V0,V5の値が調整され、同図（ｅ）に示すように電源回路１３０から出力される電圧V0,V5が変化するからである。この場合、電源回路１３０は、制御信号CTLに基づいて電圧V0の絶対値と電圧V5の絶対値とが等しくなるように電圧V0と電圧V5とを同時に調整する。これにより、液晶層１８に印可される電圧VLCが次第に閾値電圧Vthに近づいていき、第３フレームの補償動作によって両者が一致する。この結果、第３フレーム以降は最大コントラストを得ることができるようになる。
【０１０２】
このように本実施形態に係る液晶表示装置によれば、液晶の誘電率および閾値電圧が温度によって殆ど変化しないことに着目して、選択期間における電流ｉから移動電荷量Ｑを算出し、これを最大コントラストを得るのに必要な基準電荷量Ｑrefと比較し、その比較結果に基づいて液晶層１８に印加される実効電圧を調整するようにしたので、温度検出のための特別な回路を用いなくとも液晶表示パネル１０の温度特性を正確に補償することができる。
【０１０３】
また、検出の対象が、液晶表示パネル１０に流れる電流ｉそのものであるため、感温素子を用いて制御する場合のように、液晶表示パネル１０と感温素子の温度差により、正確な温度補償ができないといったことが原理的なくなる。
【０１０４】
＜９．電子機器：その１＞
次に、上述した液晶表示装置を電子機器に用いた例のいくつかについて説明する。
【０１０５】
まず、この液晶表示装置をライトバルブとして用いたビデオプロジェクタについて説明する。図１８は、ビデオプロジェクタの構成例を示す平面図である。
【０１０６】
この図に示すように、ビデオプロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された複数のミラー１１０６、１１０６、……および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１０７】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶表示パネル１０であり、図示しない回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。さて、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０８】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、対向基板３２にカラーフィルタを設ける必要はない。
【０１０９】
＜１０．電子機器：その２＞
さらに、液晶表示装置をパーソナルコンピュータに適用した例について説明する。図１９は、このパーソナルコンピュータの構成を示す正面図である。図において、パーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶ディスプレイ１２０６とから構成されている。この液晶ディスプレイ１２０６は、先に述べた液晶表示パネル１０にカラーフィルタとバックライトとを付加することにより構成される。
【０１１０】
＜１１．電子機器：その３＞
次に、液晶表示パネルをページャに適用した例について説明する。図２０は、このページャの構造を示す分解斜視図である。この図に示すように、ページャ１３００は、金属フレーム１３０２において、液晶表示パネル１０を、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１、第２のシールド板１３１０、１３１２とともに収容する構成となっている。そして、液晶表示パネル１０と回路基板１０との導通は、対向基板３２に対しては２つの弾性導電体１３１４、１３１６によって、素子アレイ基板３０に対してはフィルムテープ１３１８によって、それぞれ図られている。
【０１１１】
なお、図１７〜図１８を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが電子機器の例として挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１２】
＜１２．変形例＞
本発明は、上述した実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。
【０１１３】
（１）上述した実施形態にあっては、ダミー走査線Yj+1の正側の選択期間において、ダミー走査線Yj+1に流れる電流ｉを検出したが、負側の選択期間においてこれを検出するようにしてもよい。この場合、図１３に示す電流検出回路１４１においては、電流検出用の抵抗Ｒを電圧V5のライン上に設ければよい。
【０１１４】
また、正側および負側の選択期間の両方において、電流ｉを検出し、これらに基づいて電圧V0,V5を調整するようにしてもよい。この場合、図１３に示す電流検出回路１４１においては、電圧V0のライン上に設けられている抵抗Ｒの他に電圧V5のライン上に別の抵抗Ｒ’を設け、各抵抗Ｒ、Ｒ’に流れる電流を検出し、これを積分回路１４２および比較回路１４３に供給するようにすればよい。この場合、制御パルスP1〜P3は、各フィールド毎に供給すればよい。なお、図１４に示す電流検出回路１４１を用いて電流ｉを検出する場合には、新たに抵抗Ｒ’を設ける必要がなく、しかも同一の抵抗Ｒを用いて両方の電流ｉを検出するので、抵抗値のバラツキによって、液晶層１８に直流電圧が印加されるといったことが防止される。
【０１１５】
このように、正側および負側の選択期間で電流ｉを検出すると、一方の選択期間のみで電流ｉを検出する場合と比較して、時間あたりの制御動作を２倍にできるので、より短い時間で補償動作を完了することができる。
【０１１６】
（２）上述した実施形態にあっては、走査信号の選択期間における電圧V0,V5を制御信号に基づいて調整するようにしたが、液晶層１８に印加される電圧は、走査信号とデータ信号との電位差によって定まるものであるから、制御信号CTLに基づいてデータ信号の電圧V1,V4を調整するようにしてもよい。また、電圧V0,V5と電圧V1,V4とを調整するようにしてもよい。要は、液晶層１８に印加される実効電圧を調整できるのであれば、どのような構成を用いてもよい。
【０１１７】
ここで、電圧V0,V5と電圧V1,V4とを調整する場合には、あるフレームで電圧V0,V5を調整し、次のフレームで電圧V1,V4を調整し、これを繰り返すことにより、液晶層１８に印可される実効電圧を調整するようにしてもよい。すなわち、電圧V0,V5と電圧V1,V4とを時分割で調整するようにしてもよい。
【０１１８】
（３）上述した実施形態にあっては、ダミー走査線Yj+1を用いて、そこに流れる電流ｉを検出するようにした。このようにダミー走査線Yj+1を設けたのは、1)液晶表示パネル１０に流れる電流ｉを直接検出することにより温度変化に伴う移動電荷量Ｑを直接検出する必要があること、2)データ信号に応じて予め定められた基準電荷量Ｑrefと移動電荷量Ｑとを比較する必要があるというのが主な理由である。通常の表示に用いられる走査線Y1〜Yjは、1)については条件を満たすが、2)については映像信号に応じてデータ信号のパルス幅が変動してしまうため条件を満たさない。しかし、ある走査線Ym(1≦m≦j)の選択期間において、各データ線を駆動するための階調データは既知であるから、その平均値を算出し、これに応じて基準電荷量Ｑrefを可変するようしてもよい。この場合には、通常の走査線Y1〜Yjを用いて移動電荷量Ｑを算出し、これを階調データの平均値に応じた基準電荷量Ｑrefと比較し、液晶層１８に印加される実効電圧を調整することとなる。これにより、ダミー走査線Yj+1を用いることなく、温度補償を行うことができる。すなわち、本発明は、液晶表示パネルを構成するある走査線の選択期間において当該走査線に流れる電流を検出し、検出された電流から算出した移動電荷量に基づいて、液晶層に印加する実効電圧を調整するものであれば、どのようなものであってもよい。
【０１１９】
（４）上述した実施形態にあっては、液晶表示装置の駆動方式として、４値の電圧を用いたものを一例として説明したが、本発明はこれに限定されるものではなく、クロストークや表示ムラを防止するための各種駆動方式にも適用できることは勿論である。例えば、隣接する走査線Yn,Yn+1において、走査信号が反転するように駆動する駆動方式があるが、これに上述した温度補償方法を適用してもよい。また、充電モードと放電モードといった２つのモードにより８値の走査信号を供給する駆動方式があるが、これに上述した温度補償方法を適用してもよい。
【０１２０】
（５）上述した実施形態においては、液晶の閾値電圧Vthの温度特性が0.4％／度と小さいため、これを無視したが、電源回路１３０で発生する電圧V0,V5に0.4％／度の温度特性を持たせるようにしてもよい。また、液晶層１８の材料として閾値電圧Vthの温度特性が殆どないものを用いてもよい。これらの場合には、より良好な結果を得ることができる。
【０１２１】
（６）上述した実施形態においては、液晶の誘電率は温度によって殆ど変化しないこと、また、閾値電圧Vthの温度特性が非常に小さいことに着目して、ダミー走査線Yj+1に流れる電流ｉから移動電荷量Ｑを算出し、これに基づいて温度補償を行うようにしたが、本発明はこれに限定されるものではなく、液晶層１８に印加される電圧を検出する方法としても把握することができる。すなわち、液晶表示パネル１０の構造上、液晶層１８に印加される電圧を直接検出することは不可能であるが、液晶表示パネル１０を構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出し、検出された電流を当該選択期間中積分した電荷量に基づいて液晶層１８の電圧を求めることができる。こうして求めた電圧は、温度補償ばかりでなく、正側の選択電圧（V0）と負側の選択電圧（V5）のアンバランスを補正するために用いてもよい。
【０１２２】
また、本実施形態にかかる液晶表示装置では、各液晶画素を駆動するスイッチング素子の構成について、主にＴＦＤ素子を例にとって簡単に説明したが、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）などの３端子型ＴＦＴ素子で液晶画素を駆動する液晶表示装置に適用しても構わない。
【０１２３】
【発明の効果】
以上説明したように、本発明によれば、走査線に流れる電流を直接検出し、検出された電流に基づいて、液晶層に印加される実効電圧を調整するようにしたので、液晶表示パネルの温度変化に伴い液晶の特性変化が直接反映される電流に基づいて温度補償制御を行うことができる。これにより、正確な温度補償を行うことができるので、環境温度が変化しても常に最大コントラストを維持することが可能となる。
【図面の簡単な説明】
【図１】 （ａ）は、ＴＦＤ素子を適用した液晶パネル用基板の１画素分についてのレイアウトを示す平面図であり、（ｂ）は、そのＡ−Ａ線の断面図である。
【図２】 他のＴＦＤ素子の構造を示す断面図である。
【図３】 （ａ）は、他のＴＦＤ素子を適用した液晶パネル用基板の１画素分についてのレイアウトを示す平面図であり、（ｂ）は、そのＢ−Ｂ線の断面図である。
【図４】 本発明の実施形態にかかる液晶表示装置の要部構成を示すブロック図である。
【図５】 液晶表示パネルの構成を示す部分破断斜視図である。
【図６】 走査信号駆動回路の詳細構成を示すブロック図である。
【図７】 同走査信号駆動回路におけるデータ取り込み動作を示すタイミングチャートである。
【図８】 同走査信号駆動回路に供給されるパラレルデータD0、D1と出力電圧との関係を示す図である。
【図９】 各出力電圧の大小関係を示す図である。
【図１０】 データ信号駆動回路の詳細構成を示すブロック図である。
【図１１】 駆動制御回路の詳細構成を示すブロック図である。
【図１２】 液晶駆動電圧制御回路の詳細構成を示すブロック図である。
【図１３】 電流検出回路とその周辺構成の一例を示す回路図である。
【図１４】 電流検出回路とその周辺構成の他の例を示す回路図である。
【図１５】 積分回路および比較回路の回路図である。
【図１６】 積分回路および比較回路の動作を示すタイミングチャートである。
【図１７】 液晶表示装置の駆動動作を示すタイミングチャートである。
【図１８】 液晶表示パネルを適用した電子機器の一例たる液晶プロジェクタの構成を示す断面図である。
【図１９】 液晶表示パネルを適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。
【図２０】 液晶表示パネルを適用した電子機器の一例たるページャの構成を示す分解斜視図である。
【符号の説明】
１０・・・液晶表示パネル
X1〜Xi・・・データ線
Y1〜Yj・・・走査線
Yj+1・・・ダミー走査線
１６・・・画素領域（画素）
１８・・・液晶層
２０、４０・・・ＴＦＤ素子
２２・・・第１金属膜（第１金属）
２４・・・酸化膜（絶縁体）
２６・・・第２金属膜（第２金属）
３０・・・素子アレイ基板
３２・・・対向基板
３６、４５・・・画素電極
１００・・・走査信号駆動回路
１１０・・・データ信号駆動回路
１２０・・・駆動制御回路
１３０・・・電源回路
１４０・・・液晶駆動電圧調整回路（実効電圧調整手段）
１４１・・・電流検出回路（電流検出手段）
１４２・・・積分回路（積分値生成手段）
１４３・・・比較回路（比較手段）
１４４・・・制御信号生成回路（調整手段）[0001]
BACKGROUND OF THE INVENTION
The present invention is, for example, a liquid crystal display device capable of highly accurately compensating the temperature characteristics of a liquid crystal, and more particularly, a temperature compensation of an active matrix drive type liquid crystal display device that drives a liquid crystal pixel using a two-terminal nonlinear element. The present invention relates to a method, a liquid crystal display device, an electronic apparatus using the liquid crystal display device, and a voltage detection method for a liquid crystal layer.
[0002]
[Prior art]
In general, an active matrix type liquid crystal display device mainly includes an element array substrate in which switching elements are provided on each of the pixel electrodes arranged in a matrix, a counter substrate on which a color filter or the like is formed, and both substrates. And a liquid crystal filled in between. A liquid crystal layer is constituted by the pixel electrode, the counter substrate, and the liquid crystal filled therebetween.
[0003]
In such a configuration, when an ON (selected state) signal is applied to the switching element, the switching element becomes conductive. For this reason, a predetermined charge is accumulated in the liquid crystal layer connected to the switching element. After the charge accumulation, even if an OFF (non-selected state) signal is applied to turn off the switching element, if the resistance of the liquid crystal layer is sufficiently high, the charge accumulation in the liquid crystal layer is maintained. As described above, when each switching element is driven to control the amount of charge to be accumulated, the alignment state of the liquid crystal changes for each pixel, and predetermined information can be displayed. At this time, since charges may be accumulated for each liquid crystal layer during a certain period, a multiplex in which scanning lines and data lines are made common to a plurality of pixels by selecting each scanning line in a time-sharing manner. Drive is possible.
[0004]
Switching elements are mainly classified into three-terminal TFT elements such as thin film transistors (TFTs) and two-terminal nonlinear elements such as thin film diodes (TFDs). The latter two-terminal type non-linear element is more advantageous in that a short circuit failure between wirings does not occur in principle because there is no crossing portion of wirings, and that a film forming process and a photolithography process can be shortened. .
[0005]
Incidentally, the temperature coefficient of an active liquid crystal panel using a TFD element is usually about 120 mV / degree in terms of driving voltage. Therefore, in a conventional liquid crystal display device, the temperature is detected using a temperature sensitive element such as a diode or a thermistor, the drive voltage is adjusted according to the detected temperature, and the maximum contrast can be obtained even if the ambient temperature changes. I was taking.
[0006]
[Problems to be solved by the invention]
However, the conventional liquid crystal display device has a large variation among components such as the temperature sensing element constituting the temperature detection circuit, and cannot accurately detect the temperature. On the other hand, when components are selected to eliminate variation, there is a problem that the cost of the liquid crystal display device increases. Further, since the temperature sensitive element is disposed on the internal substrate of the liquid crystal display device, there is a temperature difference between the liquid crystal panel and the temperature sensitive element. For this reason, there is a problem that the temperature of the liquid crystal panel cannot be accurately detected even if a high-precision temperature detection circuit is used. In particular, there is a problem that the temperature difference between the liquid crystal panel and the temperature sensitive element is large during the period from when the liquid crystal display device is turned on until the temperature of the entire device reaches an equilibrium state.
[0007]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a liquid crystal display capable of compensating the temperature characteristics of the liquid crystal panel by directly detecting the current flowing through the liquid crystal panel. An object is to provide a temperature compensation method for a device, a liquid crystal display device, and an electronic apparatus using the liquid crystal display device.
[0008]
[Means for Solving the Problems]
  In order to achieve the above object, a temperature compensation method for a liquid crystal display device of the present invention includes a liquid crystal display panel that performs desired display by controlling an effective voltage applied to a liquid crystal layer with a plurality of scanning signals and a plurality of data signals. In the compensation method of the liquid crystal applied voltage of the liquid crystal display device, based on the detection process of detecting the current flowing through the one scanning line in the selection period of the one scanning line constituting the liquid crystal display panel, and the detected current Adjusting the effective voltage applied to the liquid crystal layer.Preferably.
[0009]
According to the compensation method of the liquid crystal applied voltage of the liquid crystal display device of the present invention, since the current flowing through the liquid crystal display panel is directly detected, even if the electrical characteristics of the liquid crystal display panel change, it is directly reflected from the liquid crystal display panel. The effective voltage applied to the liquid crystal layer can be adjusted accurately based on the current. This makes it possible to always maintain the maximum contrast even when the electrical characteristics change.
[0010]
  Still further, in the liquid crystal display voltage compensation method for a liquid crystal display device according to the present invention, the liquid crystal display panel includes a dummy scanning line for temperature compensation, and a current flowing through the dummy scanning line at a predetermined temperature in the detection process. In the adjustment process, the effective voltage applied to the liquid crystal layer is adjusted based on a charge amount obtained by integrating the detected current and a reference value preset at the predetermined temperature.Is preferred.
[0011]
According to the present invention, the temperature compensation is performed based on the current flowing through the dummy scanning line, thereby adjusting the effective voltage applied to the liquid crystal layer. Therefore, the temperature compensation is performed without using the temperature detection circuit. As a result, errors due to variations in the elements of the temperature detection circuit are eliminated in principle, and accurate temperature compensation can be performed. It is desirable that the dummy scanning lines are not displayed by being provided outside the display area of the liquid crystal display panel or covered with a black matrix.
[0012]
  Further, the liquid crystal display device of the present invention is formed in a matrix corresponding to a plurality of scanning lines and dummy scanning lines, a plurality of data lines, and an intersection region of each scanning line, dummy scanning line and each data line. A liquid crystal display panel having a liquid crystal layer connected in series to the pixel electrode, and current detection means for detecting a current flowing through the dummy scan line during a selection period of the dummy scan line And adjusting the effective voltage applied to the liquid crystal layer based on the current detected by the current detection means.To compensate for the temperature characteristics of the liquid crystal display panel.And an effective voltage adjusting means.
[0013]
Here, the effective voltage adjusting means includes an integral value generating means for generating an integral value of the current detected by the current detecting means, a comparing means for comparing the integral value with a predetermined reference value, and the comparing means. And adjusting means for adjusting the effective voltage applied to the liquid crystal layer based on the comparison result. In this case, the charge amount is calculated by the integral value generating means, and this is compared with the reference charge amount. Therefore, accurate temperature compensation can be performed by setting a reference value corresponding to the data signal in the selected period.
[0014]
Further, the effective voltage adjusting means may adjust the selection voltage of the scanning signal, or may adjust the voltage of the data signal.
[0015]
  Further, the liquid crystal display device of the present invention is formed in a matrix corresponding to a plurality of scanning lines and dummy scanning lines, a plurality of data lines, and an intersection region of each scanning line, dummy scanning line and each data line. A liquid crystal display panel having a liquid crystal layer connected in series to the pixel electrode, a scanning signal driving circuit for supplying a scanning signal to each scanning line and dummy scanning line, and the dummy A data signal driving circuit for supplying a predetermined data signal to each data line during a scanning line selection period; and a current detection circuit for detecting a current flowing through the dummy scanning line during the dummy scanning line selection period; An integration circuit for integrating the current detected by the current detection circuit during the selection period of the dummy scanning line to obtain a charge amount, and for the integration circuit A comparison circuit that compares a load amount with a reference charge amount that is predetermined according to a data signal, and the scanning signal so that the charge amount and the reference charge amount are equal based on a comparison result of the comparison circuit. Or adjust the voltage of at least one of the data signalsTo compensate for the temperature characteristics of the liquid crystal display panel.And a voltage adjustment circuit.Further, the liquid crystal display device of the present invention includes a plurality of scanning lines, a plurality of data lines, pixel electrodes and switching elements formed in a matrix corresponding to intersection regions of the scanning lines and the data lines. A liquid crystal display panel having a liquid crystal layer connected in series to the pixel electrode, a scanning signal driving circuit for supplying a scanning signal to each scanning line, and a data signal driving circuit for supplying a data signal to each data line And a current detection circuit for detecting a current flowing through the scanning line in the scanning line selection period, and an integration circuit for integrating the current detected by the current detection circuit during the scanning line selection period to obtain a charge amount And a comparison circuit for comparing the charge amount obtained by the integration circuit with the reference charge amount, and based on the comparison result of the comparison circuit, the charge amount and the reference charge amount are set to be equal to each other. And adjusting at least one of the voltage of the scan signal or the data signal, characterized by comprising a voltage adjustment circuit for compensating the temperature characteristics of the liquid crystal display panel.
[0016]
Next, in the liquid crystal display device of the present invention, the switching element is a two-terminal nonlinear element. Use of a two-terminal nonlinear element is advantageous in that there is no short circuit failure between wirings because there is no crossing portion of wirings, and the film forming process and the photolithography process can be shortened. As such a two-terminal nonlinear element, a TFD element composed of a first conductor-insulator-second conductor is desirable.
[0017]
Furthermore, an electronic apparatus according to the present invention is characterized by including the liquid crystal display device according to the above-described invention. As an electronic device to which such a liquid crystal display device is applied, for example, a car navigation system, a portable information terminal device, and other various electronic devices can be considered.
[0018]
  The voltage detection method for the liquid crystal layer according to the present invention includes a matrix corresponding to a plurality of scanning lines and dummy scanning lines, a plurality of data lines, and an intersection region of each scanning line and dummy scanning line and each data line. A liquid crystal display panel having a pixel electrode and a switching element formed in a shape and having a liquid crystal layer connected in series to the pixel electrodeIn order to compensate the temperature characteristics of the liquid crystal display panelA method for detecting a voltage of a liquid crystal layer for detecting a voltage applied to the liquid crystal layer, wherein a current flowing through the one scan line is detected and detected during a selection period of the one scan line constituting the liquid crystal display panel. The liquid crystal layer based on the amount of charge obtained by integrating the generated current during the selection periodApplied toThe voltage is obtained.The voltage detection method for a liquid crystal layer according to the present invention includes a plurality of scanning lines, a plurality of data lines, and pixel electrodes formed in a matrix corresponding to the intersection regions of the scanning lines and the data lines. In a liquid crystal display panel comprising a switching element and having a liquid crystal layer connected in series to the pixel electrode, a voltage of the liquid crystal layer for detecting a voltage applied to the liquid crystal layer in order to compensate for temperature characteristics of the liquid crystal display panel In the detection method, a current flowing through the scanning line is detected during a selection period of the scanning line constituting the liquid crystal display panel, and the detected current is applied to the liquid crystal layer based on an amount of charge integrated during the selection period. The applied voltage is obtained.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0020]
<1. TFD element>
First, in the liquid crystal display device according to the present embodiment, the configuration of a switching element that drives each liquid crystal pixel will be briefly described by taking a TFD element as an example.
[0021]
FIG. 1A is a plan view showing a layout for one pixel in a liquid crystal panel substrate to which a TFD element is applied, and FIG. 1B shows the structure of the TFD element along AA in FIG. It is sectional drawing shown along a line.
[0022]
As shown in these drawings, the TFD element 20 is formed on the upper surface of an insulating film 31 formed on a substrate 30 as a base, and the first metal film 22 is sequentially formed from the insulating film 31 side. And an oxide film 24 as an insulator and a second metal film 26, and adopts a metal-insulator-metal sandwich structure. With this structure, the TFD element 20 has positive and negative bidirectional diode switching characteristics.
[0023]
The first metal film 22 constituting the TFD element 20 is directly used as the scanning line 12 as one terminal, while the second metal film 26 is connected to the pixel electrode 34 as the other terminal. The first metal film 22 constituting the TFD element 20 instead of the scanning line 12 may be used as a data line as one terminal as it is.
[0024]
The board | substrate 30 has insulation and transparency, for example, is comprised from glass, a plastics, etc. Here, the reason why the insulating film 31 is provided is to prevent the first metal film 22 from being peeled off from the base by heat treatment after the deposition of the second metal film 26, and to allow impurities to diffuse into the first metal film 22. This is to prevent it from happening. Therefore, if this does not cause a problem, the insulating film 31 can be omitted.
[0025]
The first metal film 22 is a conductive metal thin film, and is made of, for example, tantalum or a tantalum alloy. Alternatively, tantalum alone or a tantalum alloy as a main component, for example, an element belonging to Group 6, 7 or 8 in a periodic rate table such as tungsten, chromium, molybdenum, rhenium, yttrium, lanthanum, dysprolium, etc. It may be added. In this case, the element to be added is preferably tungsten, and the content ratio is preferably, for example, 0.1 to 6 atomic%. The oxide film 24 is an insulating film formed by, for example, anodizing the surface of the first metal film 22 in a chemical conversion solution. The second metal film 26 is a conductive metal thin film, and is made of, for example, chromium alone or a chromium alloy.
[0026]
The pixel electrode 34 is made of a transparent conductive film such as ITO (Indium Tin Oxide) when used in a transmissive liquid crystal display panel, and aluminum or silver when applied to a reflective liquid crystal display panel. It is composed of a metal film having a large reflectance.
[0027]
<1-1: Other Examples of TFD Elements>
Next, another example of the TFD element will be described.
[0028]
<1-1-1: Common Use of Second Metal Film and Pixel Electrode>
In the TFD element 20 shown in FIGS. 1A and 1B, the second metal film 26 and the pixel electrode 34 are made of different metal films. As shown in the sectional view of FIG. The metal film and the pixel electrode may be composed of a transparent conductive film 36 made of the same ITO film or the like. The TFD element 20 having such a configuration has an advantage that the second metal film 26 and the pixel electrode 34 can be formed by the same process. In FIG. 2, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.
[0029]
<1-1-2: Back-to-back structure>
Next, a TFD element having a back-to-back structure will be described as another example of the TFD element. FIG. 3A is a plan view showing a layout for one pixel in a liquid crystal panel substrate to which the TFD element is applied, and FIG. 3B shows the structure of the TFD element along the line BB. It is sectional drawing.
[0030]
The back-to-back structure refers to a structure in which two diodes are connected in series in opposite directions in order to make nonlinear characteristics symmetric in both positive and negative directions. Therefore, the TFD element 40 has a structure in which the first TFD element 40a and the second TFD 40b are connected in series with opposite polarities, as shown in FIG. Specifically, the substrate 30, the insulating film 31 formed on the surface, the first metal film 42, the oxide film 44 formed on the surface by anodic oxidation, and the surface formed on the surface are separated from each other. Second metal films 46a and 46b.
[0031]
The second metal film 46 a in the first TFD element 40 a becomes the scanning line 48 as it is, while the second metal film 46 b in the second TFD element 40 b is connected to the pixel electrode 45. The oxide film 44 is set to have a smaller film thickness than the oxide film 24 in the TFD element 20 shown in FIG. In addition, the specific configuration of each component such as the first metal film 42, the oxide film 44, and the second metal films 46a and 46b is the same as that of the TFD element 20 described above, and thus the description thereof is omitted. And
[0032]
In addition, the symmetry of nonlinear characteristics is also achieved by a ring-shaped element in which two diodes such as a ZnO (zinc oxide) varistor, MSI (Metal Semi-Insulator) drive element, and RD (Ring Diode) are connected in parallel in the opposite direction. Can be secured.
[0033]
<2. Liquid crystal display>
Next, the configuration and operation of the liquid crystal display device according to the embodiment of the present invention to which the above-described TFD element 20 is applied will be described. FIG. 4 is a block diagram illustrating a schematic configuration of a main part of the liquid crystal display device according to the present embodiment.
[0034]
As shown in the figure, in the liquid crystal display panel 10, a pixel region 16 is formed at each intersection of i data lines X1 to Xi and j + 1 scanning lines Y1 to Yj + 1. The liquid crystal display element (liquid crystal layer) 18 and the TFD element 20 are connected in series. One of the scanning lines Y1 to Yj + 1 in the figure is the same as the scanning line 12 in FIG.
[0035]
Here, the scan line Yj + 1 functions as a dummy scan line for temperature compensation, and is formed by the same process as the other scan lines Y1 to Yj. Therefore, the electrical characteristics of the dummy scanning line Yj + 1 are the same as those of the other scanning lines Y1 to Yj. In the selection period of the dummy scanning line Yj + 1, a predetermined data signal is supplied regardless of the video signal as will be described later. That is, the dummy scanning line Yj + 1 is not used for screen display, but is used to detect a change in the characteristics of the liquid crystal display panel 10 that varies with a change in environmental temperature. For this reason, the dummy scanning line Yj + 1 is formed outside the display area A.
[0036]
The scanning lines Y1 to Yj + 1 are driven by the scanning signal driving circuit 100, and the data lines X1 to Xi are driven by the data signal driving circuit 110, respectively. Further, the scanning signal drive circuit 100 and the data signal drive circuit 110 are controlled by the drive control circuit 120.
[0037]
In FIG. 4, the TFD element 20 is connected to the scanning line side and the liquid crystal layer 18 is connected to the data line side. On the contrary, the TFD element 20 is connected to the data line side and the liquid crystal layer 18 is connected to the data line side. The layer 18 may be provided on the scanning line side.
[0038]
The power supply circuit 130 converts the power supply voltage Vcc to generate and output voltages V0, V1, V4, V5 used for the liquid crystal display device, a voltage used for the drive control circuit 120, and the like. The liquid crystal drive voltage adjustment circuit 140 supplies the control signal CTL for controlling the levels of the voltage V0 and the voltage V5 to the power supply circuit 130 to correct the temperature characteristics of the liquid crystal display.
[0039]
Hereinafter, details of the liquid crystal display panel 10, the data signal drive circuit 110, the drive control circuit 120, the power supply circuit 130, and the liquid crystal drive voltage adjustment circuit 140 will be described in order.
[0040]
<3. LCD panel>
First, details of the liquid crystal display panel 10 will be described. FIG. 5 is a partially broken perspective view schematically showing an example thereof.
[0041]
As shown in this figure, the liquid crystal display panel 10 includes an element array substrate 30 and a counter substrate 32 disposed to face the element array substrate 30. The counter substrate 32 is made of, for example, a glass substrate.
[0042]
In the element array substrate 30, a plurality of pixel electrodes 34 are arranged in a matrix. Here, the pixel electrodes 34 arranged in the same row are connected via the TFD element 20 to one of the scanning lines Y1 to Yj + 1 extending in a strip shape in the row direction.
[0043]
On the other hand, in the counter substrate 32, the i data lines X1 to Xi extend in a strip shape in the column direction orthogonal to the extending direction of the scanning lines Y1 to Yj + 1, respectively. It is formed so as to intersect with the pixel electrode 34.
[0044]
Now, the element array substrate 30 and the counter substrate 32 configured as described above maintain a constant gap (gap) by the sealant applied along the periphery of the substrate and the spacers dispersed appropriately. For example, a TN (Twisted Nematic) type liquid crystal is sealed in this closed space, whereby the liquid crystal layer 18 in FIG. 4 is formed and connected to the pixel electrode 34 in series.
[0045]
In addition, the counter substrate 32 is provided with a color filter arranged in, for example, a striped mosaic shape or a triangle shape according to the use of the liquid crystal display panel 10, and further, for example, a metal such as chromium or nickel. A black matrix such as resin black in which a material, carbon, titanium, or the like is dispersed in a photoresist is provided. Here, it is desirable that the above-described dummy scanning line Yj + 1 is covered with a black matrix so as not to appear on the screen display.
[0046]
In addition, the opposing surfaces of the element array substrate 30 and the counter substrate 32 are made of, for example, an organic thin film such as a polyimide thin film, and each is provided with an alignment film that is rubbed in a predetermined direction. Polarizing plates corresponding to the directions are provided (all are not shown).
[0047]
However, in the liquid crystal display panel 10, if a polymer dispersed liquid crystal in which liquid crystal is dispersed as fine particles in a polymer is used, the above-described alignment film, polarizing plate, and the like are not necessary, so that the light utilization efficiency is increased. This is advantageous in terms of increasing the brightness and reducing power consumption of the liquid crystal display panel 10. Further, when the liquid crystal display panel 10 is of a reflective type, the pixel electrode 34 is made of a highly reflective metal film such as aluminum, and the SH (super homeotropic) type in which liquid crystal molecules are substantially vertically aligned when no voltage is applied. A liquid crystal or the like may be used.
[0048]
<4. Scanning signal drive circuit>
Next, details of the scanning signal driving circuit 100 that supplies the scanning signal to the liquid crystal display panel 10 will be described.
[0049]
As shown in FIG. 6, the scanning signal driving circuit 100 mainly includes a clock control circuit 101, a shift register 103, a latch 104, a decoder 105, a level shifter 106, and an LCD driver 107.
[0050]
Among them, the clock control circuit 101 generates a shift clock YSCL for data shift based on the scanning side clock signal YCLK output from the drive control circuit 120 and supplies it to the shift register 103.
[0051]
The shift register 103 has a configuration in which two columns of shift registers having parallel outputs of j + 1 bits corresponding to the number of scanning lines Y1 to Yj + 1 are provided independently for each of the input data D0 and D1. It has become. Therefore, 2-bit output is performed from the shift register 103 for each of the scanning lines Y1 to Yj + 1. Here, the input data D0 and D1 are data for selecting the voltages of the scanning lines Y1 to Yj + 1, and are output as serial data from the drive control circuit 120. Further, the shift clock YSCL is supplied to each shift register constituting the shift register 103, and each shift register receives data at the rising timing and falling timing of the shift clock YSCL as shown in FIG. In addition to fetching, the fetched data is shifted sequentially.
[0052]
Next, the latch 104 includes latches for fetching data for j + 1 bits in two columns in parallel, and the parallel output data of 2 columns × j + 1 bits from the shift register 103 is output at the rising timing of the latch strobe signal LS. It is configured so that it is directly taken into a latch of 2 columns × j + 1 bits. Here, the latch strobe signal LS is a signal supplied from the drive control circuit 120, and is a signal that rises at a predetermined timing after each shift register constituting the shift register 103 fetches j + 1 bits of data. .
[0053]
Therefore, the latch 104 converts the serial data D0 and D1 output from the drive control circuit 120 into 2-bit parallel data for each scanning line Y1 to Yj + 1 at the rising timing of the latch slope signal LS. Will be output.
[0054]
Next, the decoder 105 decodes the 2-bit parallel data supplied from the latch 104 and converts it into a signal for selecting one of V0, V1, V4, and V5 as the voltage of the selection signal. . These voltages V0, V1, V4, V5 are supplied from the power supply circuit 130.
[0055]
The level shifter 106 sequentially shifts the signal decoded by the decoder 105.
[0056]
The LCD driver 107 applies one of the four types of voltages V0, V1, V4, and V5 supplied from the power supply circuit 130 in FIG. 4 according to a signal shifted by the level shifter 107 to each of the scanning lines Y1 to Yj +. Each one is selectively connected and output. As a result, any one of the four types of voltages V0, V1, V4, and V5 is supplied as a scanning signal to each of the scanning lines Y1 to Yj + 1. That is, the scanning signal is supplied to the dummy scanning line Yj + 1 as well as the other scanning lines Y1 to Yj.
[0057]
Now, if the correspondence between the combination of the values of the 2-bit parallel data D0, D and the voltages V0, V1, V4, V5 of the scanning signal is the relationship shown in FIG. 8, the first is the 2-bit parallel. The decoder 105 decodes the data into a signal for selecting one of the voltages V0, V1, V4, and V5, and secondly, the data is shifted through the level shifter 106, so that the LCD driver 107 receives the scan signal as FIG. It is possible to sequentially output a voltage having a magnitude relationship as shown in Fig. 5 for each of the scanning lines Y1 to Yj + 1.
[0058]
<5. Data signal drive circuit>
Next, details of the data signal driving circuit 110 that supplies data signals to the liquid crystal display panel 10 will be described.
[0059]
As shown in FIG. 10, the data signal drive circuit 110 mainly includes a shift register 111, a latch 112, a gradation control unit 113, and an output circuit 114.
[0060]
Among these, the shift register 111 is a latch signal synchronized with the clock signal XCLK, and sequentially shifts and outputs the latch signals corresponding to the data signal output terminals X1 to Xi.
[0061]
The latch 112 includes an i-bit latch area corresponding to each of the data signal output terminals X1 to Xi. Each latch area latches n-bit parallel grayscale data GD0 to GDn supplied every n bits in the order of the data lines with a latch signal from the shift register 111, and a latch pulse signal that synchronizes with the horizontal synchronization signal. Output at the rising edge of LP.
[0062]
Here, since the gradation data GD0 to GDn, the clock signal XCLK, and the latch pulse signal LP are supplied in association with each other by the drive control circuit 120, the respective latch areas of the latch 112 are supplied in parallel. Of the data, the grayscale data GD0 to GDn are respectively input to the corresponding data lines, and are output corresponding to the respective data lines at the rising timing of the latch pulse signal LP.
[0063]
The gradation control unit 113 converts each gradation data corresponding to each data line into pulse width modulation data based on the RES signal and the GCP signal, and supplies the pulse width modulation data to the output circuit 114.
[0064]
The output circuit 114 converts the signal output from the gradation control unit 113 into an appropriate voltage level for driving the panel and outputs it.
[0065]
Therefore, a data signal that is pulse-width modulated in accordance with the gradation is output from each of the data signal output terminals X1 to Xi.
[0066]
Here, since the gradation data from the latch 112 is performed at the rising timing of the latch pulse signal LP synchronized with the horizontal synchronizing signal, the output circuit 114 outputs the data signal to the data line every horizontal scanning period. It will be.
[0067]
However, as described above, predetermined gradation data GD0 to GDn are supplied from the drive control circuit 120 during the selection period of the dummy scanning line Yj + 1. In this case, the gradation values indicated by the gradation data GD0 to GDn may all be the same fixed value (for example, 50% gradation) or may be different values. In short, the average value may be a predetermined reference value. When setting different values as the gradation values, for example, the gradation values may be set so that the 0% gradation to the 100% gradation are included at an equal ratio. In this case, since the response to each gradation can be detected on average, more accurate temperature compensation can be performed.
[0068]
<6. Power supply circuit>
Next, the power supply circuit 130 generates voltages V0, V1, V4, and V5 for generating scanning signals and data signals, and drives the scanning signal driving circuit 100 to drive the voltages V0, V1, V4, and V5 as data signals. Voltages V1 and V4 are supplied to the circuit 110. Here, the levels of the voltages V0 and V5 are adjusted based on the control signal CTL from the liquid crystal drive voltage adjustment circuit 140. Incidentally, the voltage V0 is used as a selection voltage on the positive side of the scanning signal as shown in FIG. 9, while the voltage V5 is used as a selection voltage on the negative side of the scanning signal. As is well known, when a DC voltage is applied to the liquid crystal, the characteristics deteriorate. For this reason, the power supply circuit 130 does not adjust either the voltage V0 or the voltage V5 when performing the adjustment operation based on the control signal CTL, but always makes the absolute values of the voltage V0 and the voltage V5 equal. Adjustments are being made.
[0069]
<7. Drive control circuit>
Next, details of the drive control circuit 120 will be described.
[0070]
As shown in FIG. 11, the drive control circuit 120 mainly includes a basic timing generation unit 121, a driver control unit 122, a data output unit 123, and an A / D conversion unit 124.
[0071]
Among these, the basic timing generation unit 121 generates a clock signal and a timing signal to be supplied to each circuit based on a synchronization signal such as a vertical synchronization signal and a horizontal synchronization signal separated from the composite signal, and the driver control unit 122. The data output unit 123, the A / D conversion unit 124, and the selection unit 125 are supplied.
[0072]
The A / D conversion unit 124 converts the video signal, which is an analog signal separated from the composite signal or the like, into digital data, and supplies the digital data to one input of the selection unit 125. Reference data is supplied from the reference data memory 126 to the other input of the selection unit 125. Here, the reference data is digital data indicating a predetermined gradation. In accordance with the timing signal supplied from the basic timing generation unit 121, the selection unit 125 receives the reference data during the selection period of the dummy scanning line Yj + 1, and the digital data from the A / D conversion unit 124 during the other period. Select and output data. Note that when the display gradation of the dummy scanning line Yj + 1 is set so that the 0% gradation to 100% gradation is included in an equal ratio, the data corresponding to each gradation is stored in the reference data memory 126. May be stored and read according to the clock signal. On the other hand, when a fixed value is used for the display gradation of the dummy scanning line Yj + 1, reference data corresponding to the fixed value may be always output from the reference data memory 126.
[0073]
The data output unit 123 converts the digital data selected by the selection unit 125 into gradation data GD0 to GDn, and drives data signals as serial data at a predetermined timing based on the clock signal from the basic timing generation unit 121. Supply to circuit 110.
[0074]
The control unit 122 supplies the clock signal YCLK, the latch strobe signal LS, and the data D0 and D1 to the scanning signal driving circuit 100, and supplies the clock signal XCLK and the latch pulse signal LP to the data signal driving circuit 110. . Further, the timing signals P1 to P3 are supplied to the liquid crystal drive voltage adjustment circuit 140.
[0075]
Each of these signals is generated based on the clock signal and timing signal of the basic timing generation unit 121, and the basic timing generation unit 121 further generates a clock signal and a synchronization signal such as a vertical synchronization signal and a horizontal synchronization signal. Since the timing signal is generated, the scanning signal output from the scanning signal driving circuit 100 and the data signal output from the data signal driving circuit 110 are also synchronized with the horizontal synchronizing signal and the vertical synchronizing signal.
[0076]
<8. Liquid crystal drive voltage adjustment circuit>
Next, with respect to the details of the liquid crystal drive voltage adjustment circuit 140, the adjustment principle will be described first, followed by the configuration and operation.
[0077]
<8-1: Adjustment principle>
As is well known, in order to obtain the maximum contrast, it is necessary to drive the liquid crystal layer 18 by applying a threshold voltage Vth. Here, the temperature characteristic of the threshold voltage Vth is about 0.4% / degree, which is very small compared to the temperature characteristic 120 mV / degree converted to the drive voltage, and can be ignored in practice. Therefore, if the voltage applied to the liquid crystal layer 18 can be controlled to be kept at the threshold voltage Vth even if the temperature changes, the temperature characteristics of the liquid crystal display panel 10 can be compensated to always maintain the maximum contrast. . For this purpose, it is necessary to detect the voltage applied to the liquid crystal layer 18.
[0078]
However, the liquid crystal display panel 10 includes data lines X1 to Xi, scanning lines Y1 to Yj + 1, a liquid crystal layer 18, a TFD element 20, and the like. Due to its structure, a voltage applied to the liquid crystal layer 18 is directly applied. It is impossible to detect.
[0079]
By the way, although the dielectric constant of a liquid crystal is dependent on the material, it has almost no temperature characteristic. This means that the capacitance C of the liquid crystal layer 18 is constant regardless of the temperature.
[0080]
Here, if the voltage of the liquid crystal layer 18 is represented by V and the charge accumulated therein is represented by Q, then V = Q / C. Since the capacitance C is constant depending on the temperature, if the charge Q can be detected, it is equivalent to detecting the voltage V that varies depending on the temperature.
[0081]
Therefore, in the present embodiment, during the selection period of the dummy scanning line Yj + 1, the amount of mobile charge Q is calculated by detecting the current i flowing therethrough and integrating it. On the other hand, since the reference charge amount Qref capable of obtaining the maximum contrast corresponding to the threshold voltage Vth of the liquid crystal is known, the moving charge amount Q is compared with the reference charge amount Qref, and the scanning signal is based on the comparison result. The selection voltage is made variable.
[0082]
<8-2: Specific Configuration of Liquid Crystal Drive Voltage Adjustment Circuit 140>
As shown in FIG. 12, the liquid crystal drive voltage adjustment circuit 140 includes a current detection circuit 141 that detects the current i flowing through the dummy scanning line Yj + 1, and integrates the detection current i during the selection period of the dummy scanning line Yj + 1. An integration circuit 142 for calculating the moving charge amount Q, a comparison circuit 143 for generating the error signal S by comparing the moving charge amount Q with the reference charge amount Qref, and a voltage V0 generated by the power supply circuit 130 based on the error signal S. , V5, a control signal generation circuit 144 for generating a control signal CTL for controlling the voltage value of V5.
[0083]
Here, the reference charge amount Qref is determined in advance so as to obtain the maximum contrast corresponding to the pulse width of the data signal supplied during the selection period of the dummy scanning line Yj + 1. Since the error signal S represents the difference between the moving charge amount Q and the reference charge amount Qref, by controlling the error signal S to be “0”, the variation in the liquid crystal characteristics due to the temperature change is compensated. Thus, the maximum contrast can be obtained.
[0084]
Further, since the moving charge amount Q is the amount of charge accumulated in the liquid crystal layer 18, it can be adjusted by varying the effective voltage applied to the liquid crystal layer 18. There are various modes for adjusting the effective voltage. In this embodiment, as an example, the voltages V0 and V5 of the scanning signal corresponding to each selection period of the scanning lines Y1 to Yj + 1 are adjusted. Yes.
[0085]
Hereinafter, the current detection circuit 141, the integration circuit 142, and the comparison circuit 143 will be described more specifically.
[0086]
<8-2-1: Current detection circuit>
FIG. 13 is a circuit diagram showing the configuration of the current detection circuit 141 and its periphery. In FIG. 13, the scanning signal drive circuit 120 functionally shows only the part related to the selection operation of the dummy scanning line Yj + 1.
[0087]
As shown in the figure, a resistor R is provided between the power supply circuit 130 and the scanning signal drive circuit 120 for current detection. The resistance value of the resistor R is set to a very small value of about several ohms, and the current i is detected by measuring the voltage at both ends. In this case, since the resistor R is provided on the line supplying the voltage V0, the current i in the period of the voltage V0, that is, the positive selection period is detected in the scanning signal shown in FIG.
[0088]
Both ends of the resistor R are connected to the positive input terminals of the operational amplifiers 1411, 1412. Here, since the output terminals of the operational amplifiers 1411 and 1412 are connected to the negative input terminal, these operational amplifiers 1411 and 1412 function as voltage followers. The operational amplifier 1413 and the resistors 1414 to 1417 constitute a differential amplifier. Therefore, the output signal of the operational amplifier 1413 represents the potential difference between both ends of the resistor R, that is, the current i flowing through the dummy scanning line Yj + 1.
[0089]
The insertion position of the resistor R may be provided between the scanning signal driving circuit 120 and the dummy scanning line Yj + 1 as shown in FIG. 14 in addition to that shown in FIG. That is, the resistor R may be provided between the output terminal of the voltage V0 of the power supply circuit 130 and the input terminal of the dummy scanning line Yj + 1.
[0090]
<8-2-2: Integration circuit and comparison circuit>
Next, the integration circuit 142 and the comparison circuit 143 will be described. In an actual circuit configuration, the integration circuit 142 and the comparison circuit 143 are integrally configured as shown in FIG.
[0091]
In the figure, an operational amplifier 1421, a resistor 1422, and a capacitor 1423 are corresponding parts of the integrating circuit 142. Further, a reference voltage Vref indicating a reference charge amount Qref is supplied to the negative input terminal of the operational amplifier 1421, and the integrated value of the current i is compared with the reference charge amount Qref in the operational amplifier 1421. The capacitor 1424 functions as a hold capacitor, and its voltage value is output as an error signal S via an operational amplifier 1425 that constitutes a voltage follower. The states of the switches 1426 to 1428 are respectively controlled by the control pulses P1 to P3 supplied to the control terminals, and are turned on at the high level H and turned off at the low level L.
[0092]
Now, assume that the scanning signal of the dummy scanning line Yj + 1 is as shown in FIG. As described above, since the current detection resistor R is provided between the output terminal of the voltage V0 of the power supply circuit 130 and the input terminal of the dummy scanning line Yj + 1, the current detection circuit 141 includes the dummy scanning line Yj. The current i flowing through the dummy scanning line Yj + 1 is detected in the period in which the +1 scanning signal becomes the voltage V0, that is, in the positive selection periods T1 and T2.
[0093]
For this reason, the integration circuit 142 needs to calculate the mobile charge amount Q by integrating the current i in the selection periods T1 and T2. Therefore, the drive control circuit 120 generates a control pulse P1 shown in FIG. 16C and supplies it to the switch 1426. Since the switch 1426 is in the ON state while the control pulse P1 is at the high level, the current i shown in FIG. 16D is supplied to the operational amplifier 1421 in the positive selection periods T1 and T2, and this is integrated. .
[0094]
By the way, the integration operation in this case is performed in order to calculate the moving charge amount Q in the positive selection periods T1 and T2, so that the charge accumulated in the capacitor 1423 is reset at each integration operation. Therefore, it is necessary to calculate the mobile charge amount Q for each selection period. The switch 1427 is provided for this purpose, and the accumulated charge in the capacitor 1423 is reset immediately before the start of each of the selection periods T1 and T2 by the control pulse P2 shown in FIG.
[0095]
Since the period from the rising edge of the control pulse P2 to the falling edge of the control pulse P1 is a period in which the charge of the capacitor 1423 is reset and the charge is accumulated by a new integration operation, the output signal of the operational amplifier 1421 varies. Therefore, it is not appropriate to use the output signal of the operational amplifier 1421 as the error signal S. For this reason, a switch 1428 and a capacitor 1424 are provided. Here, as shown in FIG. 16E, the control pulse P3 of the switch 1428 is at the low level L at least during the period from the rise of the control pulse P2 to the fall of the control pulse P1. Therefore, the voltage of the capacitor 1424 does not change during the period when the control pulse P3 is at the low level L. When the control pulse P3 rises from the low level L to the high level H, the switch 1428 is turned on, and the voltage of the capacitor 1424 becomes equal to the output voltage of the operational amplifier 1421. That is, the error signal S reflects the comparison result in each selection period T1, T2 at the rising edge of the control pulse P3.
[0096]
When the error signal S generated in this way is supplied to the control signal generation circuit 144, the control signal generation circuit 144 generates a control signal CTL for controlling the voltage values of the voltages V0 and V5 based on the error signal S. This is fed back to the power supply circuit 130. Therefore, according to the present embodiment, the feedback control can be performed so that the amount of moving charge Q flowing in the dummy scanning line Yj + 1 provided in the liquid crystal display panel 10 is equal to the reference charge amount Qref. As a result, even if the electrical characteristics of the liquid crystal display panel 10 change as the temperature changes, the selection voltages V0 and V5 of the scanning signal can be varied so as to follow this, so that the temperature characteristics of the liquid crystal display panel 10 are compensated. It becomes possible to do.
[0097]
<8-3: Temperature compensation operation>
Next, the temperature compensation operation of the liquid crystal display device will be described with reference to FIGS. In this example, the maximum contrast is obtained when the voltage VLC applied to the liquid crystal layer 18 is equal to the threshold voltage Vth, and the reference charge amount Qref is given by a data signal corresponding to 50% gradation. It is assumed that the charge amount is set so that the threshold voltage Vth can be obtained.
[0098]
FIG. 17A is a timing chart showing scanning signals supplied to the dummy scanning line Yj + 1. As shown in the figure, the scanning signal has an inverted waveform for each field, and one horizontal scanning period in which the voltage V0 or V5 of the scanning signal is the selection period of the dummy scanning line Yj + 1. If the voltage V0 of each frame is expressed as V01, V02, V03 and the voltage V5 is expressed as V51, V52, the voltage V0 gradually increases as V01 <V02 <V03, and the voltage V5 as V51> V52. It turns out that becomes small gradually.
[0099]
FIG. 4B is a timing chart showing an example of a data signal via a certain data line Xn (X1 ≦ Xn ≦ Xi). The data signal in this example has a duty ratio of 50% during the selection period of the dummy scanning line Yj + 1. This is because the reference charge amount Qref is set corresponding to the 50% gradation, so that the data signal for the selected period is generated based on the gradation data instructing the 50% gradation.
[0100]
FIG. 6C shows the voltage applied to the pixel region 16 located at the intersection of the data line Xn and the scanning line Ym + 1, that is, the voltage applied to both ends of the TFD element 20 and the liquid crystal layer 18. It is a timing chart. Here, the combined waveform of the scanning signal and the data signal is indicated by a solid line, and the voltage VLC applied to the liquid crystal layer 18 is indicated by an oblique line. The transmittance of the liquid crystal layer 18 is determined by the effective value of the voltage VLC. In this example, the absolute value of the voltage VLC gradually increases and finally becomes equal to the threshold voltage Vth.
[0101]
FIG. 4D is a timing chart showing the error signal S output from the comparison circuit 143. As shown in this figure, it can be seen that the value of the error signal S gradually approaches “0” as time passes. This is because when the current detection circuit 141 detects the current i flowing through the dummy scanning line Yj + 1 in the positive-side selection periods T1, T2, T3, the mobile charge amount Q calculated based on the current i and the reference The values of the voltages V0 and V5 generated by the power supply circuit 130 are adjusted based on the error signal S indicating the difference from the charge amount Qref, and the voltages V0 and V5 output from the power supply circuit 130 as shown in FIG. Because changes. In this case, the power supply circuit 130 simultaneously adjusts the voltage V0 and the voltage V5 so that the absolute value of the voltage V0 is equal to the absolute value of the voltage V5 based on the control signal CTL. As a result, the voltage VLC applied to the liquid crystal layer 18 gradually approaches the threshold voltage Vth, and the two match by the compensation operation of the third frame. As a result, the maximum contrast can be obtained after the third frame.
[0102]
As described above, according to the liquid crystal display device according to the present embodiment, paying attention to the fact that the dielectric constant and threshold voltage of the liquid crystal hardly change with temperature, the mobile charge amount Q is calculated from the current i in the selection period, and this is calculated. Since the effective voltage applied to the liquid crystal layer 18 is adjusted based on the comparison result compared with the reference charge amount Qref necessary to obtain the maximum contrast, a special circuit for detecting the temperature is not used. In both cases, the temperature characteristics of the liquid crystal display panel 10 can be accurately compensated.
[0103]
Further, since the detection target is the current i itself flowing through the liquid crystal display panel 10, accurate temperature compensation is performed by the temperature difference between the liquid crystal display panel 10 and the temperature sensitive element as in the case of control using the temperature sensitive element. The principle of not being able to do is lost.
[0104]
<9. Electronic equipment: Part 1>
Next, some examples in which the above-described liquid crystal display device is used in an electronic device will be described.
[0105]
First, a video projector using this liquid crystal display device as a light valve will be described. FIG. 18 is a plan view showing a configuration example of a video projector.
[0106]
As shown in this figure, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the video projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by a plurality of mirrors 1106, 1106,... And two dichroic mirrors 1108 disposed in the light guide 1104, and corresponds to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G as light valves.
[0107]
The configuration of the liquid crystal panels 1110R, 1110B, and 1110G is the liquid crystal display panel 10 described above, and is driven by R, G, and B primary color signals supplied from a circuit (not shown). Now, the light modulated by these liquid crystal panels is incident on the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.
[0108]
Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter on the counter substrate 32.
[0109]
<10. Electronic equipment: Part 2>
Further, an example in which the liquid crystal display device is applied to a personal computer will be described. FIG. 19 is a front view showing the configuration of the personal computer. In the figure, a personal computer 1200 includes a main body 1204 provided with a keyboard 1202 and a liquid crystal display 1206. The liquid crystal display 1206 is configured by adding a color filter and a backlight to the liquid crystal display panel 10 described above.
[0110]
<11. Electronic equipment: Part 3>
Next, an example in which the liquid crystal display panel is applied to a pager will be described. FIG. 20 is an exploded perspective view showing the structure of this pager. As shown in this figure, the pager 1300 has a configuration in which the liquid crystal display panel 10 is housed together with a light guide 1306 including a backlight 1306a, a circuit board 1308, and first and second shield plates 1310 and 1312 in a metal frame 1302. It has become. The liquid crystal display panel 10 and the circuit board 10 are electrically connected to each other by the two elastic conductors 1314 and 1316 for the counter substrate 32 and by the film tape 1318 for the element array substrate 30. .
[0111]
In addition to the electronic apparatus described with reference to FIGS. 17 to 18, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, a workstation, Examples of electronic devices include mobile phones, videophones, POS terminals, devices equipped with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.
[0112]
<12. Modification>
The present invention is not limited to the above-described embodiments, and various modifications described below are possible.
[0113]
(1) In the above-described embodiment, the current i flowing through the dummy scanning line Yj + 1 is detected during the positive selection period of the dummy scanning line Yj + 1, but this is detected during the negative selection period. You may make it do. In this case, in the current detection circuit 141 shown in FIG. 13, a current detection resistor R may be provided on the line of the voltage V5.
[0114]
Further, the current i may be detected in both the positive and negative selection periods, and the voltages V0 and V5 may be adjusted based on these. In this case, in the current detection circuit 141 shown in FIG. 13, in addition to the resistor R provided on the voltage V0 line, another resistor R ′ is provided on the voltage V5 line, and each of the resistors R and R ′ is provided. The flowing current may be detected and supplied to the integration circuit 142 and the comparison circuit 143. In this case, the control pulses P1 to P3 may be supplied for each field. In the case of detecting the current i using the current detection circuit 141 shown in FIG. 14, it is not necessary to newly provide the resistor R ′, and both the currents i are detected using the same resistor R. Due to the variation in resistance value, application of a DC voltage to the liquid crystal layer 18 is prevented.
[0115]
In this way, if the current i is detected in the positive and negative selection periods, the control operation per time can be doubled compared to the case where the current i is detected only in one selection period, so it is shorter. Compensation operation can be completed in time.
[0116]
(2) In the above-described embodiment, the voltages V0 and V5 in the scanning signal selection period are adjusted based on the control signal. However, the voltages applied to the liquid crystal layer 18 are the scanning signal and the data signal. Therefore, the voltages V1 and V4 of the data signal may be adjusted based on the control signal CTL. Further, the voltages V0 and V5 and the voltages V1 and V4 may be adjusted. In short, any configuration may be used as long as the effective voltage applied to the liquid crystal layer 18 can be adjusted.
[0117]
Here, when adjusting the voltage V0, V5 and the voltage V1, V4, the voltage V0, V5 is adjusted in a certain frame, the voltage V1, V4 is adjusted in the next frame, and this is repeated, so that the liquid crystal The effective voltage applied to the layer 18 may be adjusted. That is, the voltages V0 and V5 and the voltages V1 and V4 may be adjusted in a time division manner.
[0118]
(3) In the above-described embodiment, the current i flowing therethrough is detected using the dummy scanning line Yj + 1. The dummy scanning line Yj + 1 is provided in this way. 1) It is necessary to directly detect the moving charge amount Q accompanying the temperature change by directly detecting the current i flowing through the liquid crystal display panel 10. 2) The main reason is that it is necessary to compare the reference charge amount Qref determined in advance according to the data signal and the moving charge amount Q. The scanning lines Y1 to Yj used for normal display satisfy the condition for 1), but do not satisfy the condition for 2) because the pulse width of the data signal varies according to the video signal. However, since gradation data for driving each data line is known in a selection period of a certain scanning line Ym (1 ≦ m ≦ j), the average value is calculated and the reference charge amount Qref is calculated accordingly. May be variable. In this case, the moving charge amount Q is calculated using the normal scanning lines Y1 to Yj, is compared with the reference charge amount Qref corresponding to the average value of the gradation data, and is applied to the liquid crystal layer 18. The voltage will be adjusted. Thereby, temperature compensation can be performed without using the dummy scanning line Yj + 1. That is, according to the present invention, the effective voltage applied to the liquid crystal layer is detected based on the amount of moving charge calculated from the detected current during the selection period of a certain scanning line constituting the liquid crystal display panel. Any device may be used as long as the adjustment is made.
[0119]
(4) In the above-described embodiment, the driving method of the liquid crystal display device has been described as an example using a quaternary voltage. However, the present invention is not limited to this, and crosstalk or Of course, the present invention can also be applied to various driving methods for preventing display unevenness. For example, there is a driving method in which the adjacent scanning lines Yn and Yn + 1 are driven so that the scanning signal is inverted, but the above-described temperature compensation method may be applied thereto. In addition, there is a driving method in which an eight-value scanning signal is supplied in two modes such as a charging mode and a discharging mode, and the above-described temperature compensation method may be applied thereto.
[0120]
(5) In the above-described embodiment, the temperature characteristic of the threshold voltage Vth of the liquid crystal is as small as 0.4% / degree. Therefore, this is ignored, but the voltage V0, V5 generated in the power supply circuit 130 is 0.4% / degree You may make it give a characteristic. Further, as the material of the liquid crystal layer 18, a material having almost no temperature characteristic of the threshold voltage Vth may be used. In these cases, better results can be obtained.
[0121]
(6) In the embodiment described above, focusing on the fact that the dielectric constant of the liquid crystal hardly changes with temperature and that the temperature characteristic of the threshold voltage Vth is very small, the current i flowing through the dummy scanning line Yj + 1. However, the present invention is not limited to this, and can be grasped as a method for detecting the voltage applied to the liquid crystal layer 18. be able to. That is, it is impossible to directly detect the voltage applied to the liquid crystal layer 18 due to the structure of the liquid crystal display panel 10, but the one scan is performed during the selection period of one scan line constituting the liquid crystal display panel 10. The current flowing in the line is detected, and the voltage of the liquid crystal layer 18 can be obtained based on the amount of charge obtained by integrating the detected current during the selection period. The voltage thus obtained may be used not only for temperature compensation, but also for correcting an imbalance between the positive side selection voltage (V0) and the negative side selection voltage (V5).
[0122]
In the liquid crystal display device according to the present embodiment, the configuration of the switching element that drives each liquid crystal pixel has been briefly described mainly using a TFD element as an example. However, a three-terminal type such as a thin film transistor (TFT) is used. You may apply to the liquid crystal display device which drives a liquid crystal pixel with a TFT element.
[0123]
【The invention's effect】
As described above, according to the present invention, the current flowing through the scanning line is directly detected, and the effective voltage applied to the liquid crystal layer is adjusted based on the detected current. Temperature compensation control can be performed based on a current that directly reflects a change in liquid crystal characteristics as the temperature changes. Thus, accurate temperature compensation can be performed, so that the maximum contrast can always be maintained even when the environmental temperature changes.
[Brief description of the drawings]
1A is a plan view showing a layout for one pixel of a liquid crystal panel substrate to which a TFD element is applied, and FIG. 1B is a cross-sectional view taken along the line AA in FIG.
FIG. 2 is a cross-sectional view showing the structure of another TFD element.
3A is a plan view showing a layout for one pixel of a liquid crystal panel substrate to which another TFD element is applied, and FIG. 3B is a cross-sectional view taken along the line BB in FIG.
FIG. 4 is a block diagram showing a main configuration of a liquid crystal display device according to an embodiment of the present invention.
FIG. 5 is a partially broken perspective view showing a configuration of a liquid crystal display panel.
FIG. 6 is a block diagram showing a detailed configuration of a scanning signal driving circuit.
FIG. 7 is a timing chart showing a data capturing operation in the scanning signal driving circuit.
FIG. 8 is a diagram showing a relationship between parallel data D0 and D1 supplied to the scanning signal drive circuit and an output voltage.
FIG. 9 is a diagram illustrating a magnitude relationship between output voltages.
FIG. 10 is a block diagram showing a detailed configuration of a data signal driving circuit.
FIG. 11 is a block diagram showing a detailed configuration of a drive control circuit.
FIG. 12 is a block diagram showing a detailed configuration of a liquid crystal drive voltage control circuit.
FIG. 13 is a circuit diagram showing an example of a current detection circuit and its peripheral configuration.
FIG. 14 is a circuit diagram showing another example of a current detection circuit and its peripheral configuration.
FIG. 15 is a circuit diagram of an integration circuit and a comparison circuit.
FIG. 16 is a timing chart showing operations of the integration circuit and the comparison circuit.
FIG. 17 is a timing chart showing a driving operation of the liquid crystal display device.
FIG. 18 is a cross-sectional view illustrating a configuration of a liquid crystal projector as an example of an electronic apparatus to which a liquid crystal display panel is applied.
FIG. 19 is a front view illustrating a configuration of a personal computer as an example of an electronic apparatus to which a liquid crystal display panel is applied.
FIG. 20 is an exploded perspective view illustrating a configuration of a pager as an example of an electronic apparatus to which a liquid crystal display panel is applied.
[Explanation of symbols]
10 ... Liquid crystal display panel
X1 to Xi ... Data line
Y1 ~ Yj ・ ・ ・ Scan line
Yj + 1 ... Dummy scanning line
16 ... Pixel region (pixel)
18 ... Liquid crystal layer
20, 40 ... TFD element
22 ... 1st metal film (1st metal)
24 ... Oxide film (insulator)
26 ... 2nd metal film (2nd metal)
30: Element array substrate
32 ... Counter substrate
36, 45 ... Pixel electrodes
100 ... Scanning signal driving circuit
110: Data signal driving circuit
120... Drive control circuit
130: Power supply circuit
140: Liquid crystal drive voltage adjustment circuit (effective voltage adjustment means)
141... Current detection circuit (current detection means)
142... Integration circuit (integral value generation means)
143... Comparison circuit (comparison means)
144... Control signal generation circuit (adjustment means)

Claims (11)

複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、
前記ダミー走査線の選択期間において、当該ダミー走査線に流れる電流を検出する電流検出手段と、
前記電流検出手段によって検出された電流に基づいて、前記液晶層に印加する実効電圧を調整して前記液晶表示パネルの温度特性を補償する実効電圧調整手段と
を備えたことを特徴とする液晶表示装置。A plurality of scanning lines and dummy scanning lines; a plurality of data lines; and pixel electrodes and switching elements formed in a matrix corresponding to the intersection regions of the scanning lines, the dummy scanning lines, and the data lines. A liquid crystal display panel having a liquid crystal layer connected in series to the pixel electrode;
Current detection means for detecting a current flowing through the dummy scanning line in the dummy scanning line selection period;
And an effective voltage adjusting means for adjusting an effective voltage applied to the liquid crystal layer based on the current detected by the current detecting means to compensate for a temperature characteristic of the liquid crystal display panel. apparatus. 前記実効電圧調整手段は、
前記電流検出手段によって検出された電流からの積分値を生成する積分値生成手段と、
前記積分値を予め定められた基準値と比較する比較手段と、
前記比較手段の比較結果に基づいて、前記液晶層に印加する実効電圧を調整する調整手段と
を備えたことを特徴とする請求項１に記載の液晶表示装置。The effective voltage adjusting means is
An integrated value generating means for generating an integrated value from the current detected by the current detecting means;
Comparing means for comparing the integral value with a predetermined reference value;
Based on the comparison result of the comparing means, the liquid crystal display device according to claim 1, characterized in that an adjusting means for adjusting the effective voltage applied to the liquid crystal layer. 前記実効電圧調整手段は、走査信号の選択電圧を調整することを特徴とする請求項１または２に記載の液晶表示装置。The effective voltage adjusting means, a liquid crystal display device according to claim 1 or 2, characterized in that to adjust the selection voltage of the scanning signal. 前記実効電圧調整手段は、データ信号の電圧を調整することを特徴とする請求項１または２に記載の液晶表示装置。The effective voltage adjusting means, a liquid crystal display device according to claim 1 or 2, characterized in that for adjusting the voltage of the data signal. 複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、
前記各走査線およびダミー走査線に走査信号を供給する走査信号駆動回路と、
前記ダミー走査線の選択期間において、予め定められたデータ信号を前記各データ線に供給するデータ信号駆動回路と、
前記ダミー走査線の選択期間において、当該ダミー走査線に流れる電流を検出する電流検出回路と、
この電流検出回路によって検出される電流を前記ダミー走査線の選択期間中積分して電荷量を求める積分回路と、
この積分回路によって求めた電荷量を、データ信号に応じて予め定められた基準電荷量と比較する比較回路と、
この比較回路の比較結果に基づいて、前記電荷量と前記基準電荷量とが等しくなるように前記走査信号または前記データ信号のうち少なくとも一方の電圧を調整して、前記液晶表示パネルの温度特性を補償する電圧調整回路と
を備えたことを特徴とする液晶表示装置。A plurality of scanning lines and dummy scanning lines; a plurality of data lines; and pixel electrodes and switching elements formed in a matrix corresponding to the intersection regions of the scanning lines, the dummy scanning lines, and the data lines. A liquid crystal display panel having a liquid crystal layer connected in series to the pixel electrode;
A scanning signal driving circuit for supplying a scanning signal to each of the scanning lines and the dummy scanning lines;
A data signal driving circuit for supplying a predetermined data signal to each of the data lines in a selection period of the dummy scanning line;
A current detection circuit for detecting a current flowing in the dummy scanning line in the selection period of the dummy scanning line;
An integration circuit for integrating the current detected by the current detection circuit during a selection period of the dummy scanning line to obtain a charge amount;
A comparison circuit for comparing the charge amount obtained by the integration circuit with a reference charge amount determined in advance according to the data signal;
Based on the comparison result of the comparison circuit, the voltage characteristic of at least one of the scanning signal and the data signal is adjusted so that the charge amount is equal to the reference charge amount, and the temperature characteristics of the liquid crystal display panel are adjusted. A liquid crystal display device comprising: a voltage adjusting circuit for compensation . 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、A plurality of scanning lines; a plurality of data lines; and pixel electrodes and switching elements formed in a matrix corresponding to the intersection regions of the scanning lines and the data lines, and connected in series to the pixel electrodes. A liquid crystal display panel having a liquid crystal layer,
前記各走査線に走査信号を供給する走査信号駆動回路と、  A scanning signal driving circuit for supplying a scanning signal to each of the scanning lines;
データ信号を前記各データ線に供給するデータ信号駆動回路と、  A data signal driving circuit for supplying a data signal to each of the data lines;
前記走査線の選択期間において、当該走査線に流れる電流を検出する電流検出回路と、  A current detection circuit for detecting a current flowing in the scanning line in the scanning line selection period;
この電流検出回路によって検出される電流を前記走査線の選択期間中積分して電荷量を求める積分回路と、  An integration circuit for integrating the current detected by the current detection circuit during a selection period of the scanning line to obtain a charge amount;
この積分回路によって求めた電荷量を、基準電荷量と比較する比較回路と、  A comparison circuit for comparing the charge amount obtained by the integration circuit with a reference charge amount;
この比較回路の比較結果に基づいて、前記電荷量と前記基準電荷量とが等しくなるように前記走査信号または前記データ信号のうち少なくとも一方の電圧を調整して、前記液晶表示パネルの温度特性を補償する電圧調整回路と  Based on the comparison result of the comparison circuit, the voltage characteristic of at least one of the scanning signal and the data signal is adjusted so that the charge amount is equal to the reference charge amount, and the temperature characteristics of the liquid crystal display panel are adjusted. Voltage adjustment circuit to compensate and
を備えたことを特徴とする液晶表示装置。  A liquid crystal display device comprising: 前記スイッチング素子は、２端子型非線形素子であることを特徴とする請求項１乃至６いずれか１項に記載の液晶表示装置。The switching device, a liquid crystal display device according to any one of claims 1 to 6, characterized in that a two-terminal nonlinear element. 前記２端子型非線形素子は、第１導電体−絶縁体−第２導電体からなるＴＦＤ素子であることを特徴とする請求項７記載の液晶表示装置。8. The liquid crystal display device according to claim 7, wherein the two-terminal nonlinear element is a TFD element including a first conductor-insulator-second conductor. 請求項１乃至８のいずれか１項に記載の液晶表示装置を備えたことを特徴とする電子機器。An electronic apparatus comprising the liquid crystal display device according to any one of claims 1 to 8. 複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルにおいて、前記液晶表示パネルの温度特性を補償するために前記液晶層に印加される電圧を検出する液晶層の電圧検出方法であって、
前記液晶表示パネルを構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出し、
検出された電流を当該選択期間中積分した電荷量に基づいて前記液晶層に印加される電圧を求める
ことを特徴とする液晶層の電圧検出方法。A plurality of scanning lines and dummy scanning lines; a plurality of data lines; and pixel electrodes and switching elements formed in a matrix corresponding to the intersection regions of the scanning lines, the dummy scanning lines, and the data lines. A liquid crystal display panel having a liquid crystal layer connected in series to the pixel electrode, wherein the voltage applied to the liquid crystal layer is detected to compensate for temperature characteristics of the liquid crystal display panel. ,
In a selection period of one scanning line constituting the liquid crystal display panel, a current flowing through the one scanning line is detected,
A voltage detection method for a liquid crystal layer, comprising: obtaining a voltage applied to the liquid crystal layer based on a charge amount obtained by integrating the detected current during the selection period. 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルにおいて、前記液晶表示パネルの温度特性を補償するために前記液晶層に印加される電圧を検出する液晶層の電圧検出方法であって、A plurality of scanning lines; a plurality of data lines; and pixel electrodes and switching elements formed in a matrix corresponding to the intersection regions of the scanning lines and the data lines, and connected in series to the pixel electrodes. In a liquid crystal display panel having a liquid crystal layer, a voltage detection method for a liquid crystal layer for detecting a voltage applied to the liquid crystal layer in order to compensate for temperature characteristics of the liquid crystal display panel,
前記液晶表示パネルを構成する走査線の選択期間において、当該走査線に流れる電流を検出し、  In a selection period of a scanning line constituting the liquid crystal display panel, a current flowing through the scanning line is detected,
検出された電流を当該選択期間中積分した電荷量に基づいて前記液晶層に印加される電圧を求める  A voltage applied to the liquid crystal layer is obtained based on a charge amount obtained by integrating the detected current during the selection period.
ことを特徴とする液晶層の電圧検出方法。  A method for detecting a voltage of a liquid crystal layer.
JP25903198A 1998-09-11 1998-09-11 Liquid crystal display device, electronic apparatus, and voltage detection method for liquid crystal layer Expired - Fee Related JP3648999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25903198A JP3648999B2 (en) 1998-09-11 1998-09-11 Liquid crystal display device, electronic apparatus, and voltage detection method for liquid crystal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25903198A JP3648999B2 (en) 1998-09-11 1998-09-11 Liquid crystal display device, electronic apparatus, and voltage detection method for liquid crystal layer

Publications (2)

Publication Number Publication Date
JP2000089198A JP2000089198A (en) 2000-03-31
JP3648999B2 true JP3648999B2 (en) 2005-05-18

Family

ID=17328386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25903198A Expired - Fee Related JP3648999B2 (en) 1998-09-11 1998-09-11 Liquid crystal display device, electronic apparatus, and voltage detection method for liquid crystal layer

Country Status (1)

Country Link
JP (1) JP3648999B2 (en)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
JP3755505B2 (en) 2002-04-03 2006-03-15 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CA2490861A1 (en) * 2004-12-01 2006-06-01 Ignis Innovation Inc. Fuzzy control for stable amoled displays
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
CN101501748B (en) 2006-04-19 2012-12-05 伊格尼斯创新有限公司 Stable driving scheme for active matrix displays
US8283967B2 (en) 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
CN103688302B (en) 2011-05-17 2016-06-29 伊格尼斯创新公司 The system and method using dynamic power control for display system
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
WO2014140992A1 (en) 2013-03-15 2014-09-18 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an amoled display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line

Also Published As

Publication number Publication date
JP2000089198A (en) 2000-03-31

Similar Documents

Publication Publication Date Title
JP3648999B2 (en) Liquid crystal display device, electronic apparatus, and voltage detection method for liquid crystal layer
US6384806B1 (en) Digital driver circuit for electro-optical device and electro-optical device having the digital driver circuit
US7034816B2 (en) System and method for driving a display device
JP3925016B2 (en) Display device driving method, driving circuit thereof, display device, and electronic apparatus
US8035634B2 (en) Electro-optical device, driving circuit, and electronic apparatus
US7646370B2 (en) Display device
US6639590B2 (en) Method for controlling liquid crystal display device, device for driving liquid crystal display device, liquid crystal display device, and electronic apparatus
US6674422B2 (en) Method for driving electro-optical panel, data line driving circuit thereof, electro-optical apparatus, and electronic equipment
JP2005062828A (en) Method for driving liquid crystal panel, liquid crystal device, and electronic equipment
JP2007047349A (en) Electrooptic apparatus, driving method and electronic equipment
US6297792B1 (en) Apparatus for driving liquid crystal display panel, liquid crystal display apparatus, electronic apparatus, and method of driving liquid crystal display panel
JP2000356976A (en) Electrooptical device, electronic equipment and driving method for electrooptical panel
JP4508122B2 (en) Electro-optical device and electronic apparatus
US6201584B1 (en) Liquid-crystal display device
JP3832138B2 (en) LIQUID CRYSTAL DISPLAY DEVICE DRIVE DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JPH1062741A (en) Display device
JP2000111947A (en) Liquid crystal display panel, temperature compensation method of liquid crystal display device, liquid crystal display device and electronic apparatus
JP2007304521A (en) Electro-optical device and electronic apparatus
JP2003044015A (en) Electro-optical device and electronic equipment
JP2000172233A (en) Liquid crystal display device, driving method therefor, and electronic equipment provided therewith
JP3658952B2 (en) Liquid crystal display device drive voltage adjustment method, liquid crystal display panel drive device, liquid crystal display device, liquid crystal display device drive voltage adjustment device, and electronic apparatus
JP3677969B2 (en) Liquid crystal display panel driving device, liquid crystal display device, and electronic apparatus
JP3677998B2 (en) Display adjustment method for liquid crystal display device, liquid crystal display device and electronic apparatus
JP3744245B2 (en) Method for adjusting driving voltage of liquid crystal display device
JP2002366120A (en) Display device, power circuit of display device, driving circuit of display device, driving method of display device, and electronic equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees