JP2000089198A - Compensation method for liquid crystal applying voltage of liquid crystal display device, liquid crystal display device and voltage detecting method of electronic device and liquid crystal layer - Google Patents

Compensation method for liquid crystal applying voltage of liquid crystal display device, liquid crystal display device and voltage detecting method of electronic device and liquid crystal layer

Info

Publication number
JP2000089198A
JP2000089198A JP10259031A JP25903198A JP2000089198A JP 2000089198 A JP2000089198 A JP 2000089198A JP 10259031 A JP10259031 A JP 10259031A JP 25903198 A JP25903198 A JP 25903198A JP 2000089198 A JP2000089198 A JP 2000089198A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
voltage
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10259031A
Other languages
Japanese (ja)
Other versions
JP3648999B2 (en
Inventor
Satoshi Yatabe
聡 矢田部
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP25903198A priority Critical patent/JP3648999B2/en
Publication of JP2000089198A publication Critical patent/JP2000089198A/en
Application granted granted Critical
Publication of JP3648999B2 publication Critical patent/JP3648999B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To conduct a highly precise temperature compensation in a liquid crystal display device.
SOLUTION: A current detecting circuit 141 detects a current i in the selection interval of a dummy scanning line. An integrating circuit is operated in accordance with control pulses P1 to P3, integrates the current i in the selection interval and computes a moving charge quantity Q. A comparison circuit 143 compares the quantity Q with a reference charge quantity Qref and generates an error signal S. A control signal generating circuit 144, based on the error signal S, generates a control signal CTL so that the quantities Qref and Q are made equal and supplies the signal CTL to a power supply circuit. The power supply circuit adjusts the value of a selection voltage based on the signal CTL and supplies the adjusted voltage a scanning signal driving circuit.
COPYRIGHT: (C)2000,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、例えば、液晶の温度特性を高精度に補償することが可能な液晶表示装置、 The present invention relates to, for example, a liquid crystal capable of compensating for temperature characteristics of the liquid crystal with high precision display device,
特に、2端子型非線形素子を用いて液晶画素を駆動するアクティブマトリクス駆動方式の液晶表示装置の温度補償方法、液晶表示装置、その液晶表示装置を用いた電子機器、および液晶層の電圧検出方法に関する。 In particular, the temperature compensation method for a liquid crystal display device of active matrix driving method for driving the liquid crystal pixel with a two-terminal nonlinear device, a liquid crystal display device, a voltage detection method of the electronic apparatus using the liquid crystal display device, and a liquid crystal layer .

【0002】 [0002]

【従来の技術】一般に、アクティブ・マトリクス方式の液晶表示装置は、主に、マトリクス状に配列された画素電極の各々にスイッチング素子が設けられた素子アレイ基板と、カラーフィルタなどが形成された対向基板と、 In general, the liquid crystal display device of active matrix type, mainly, the element array substrate in which a switching element is provided in each of the pixel electrodes arranged in a matrix, opposite that a color filter is formed and the substrate,
両基板の間に充填された液晶とから構成される。 Composed of liquid crystal and filled between the substrates. そして、画素電極と対向基板とその間に充填された液晶とにより液晶層が構成される。 Then, the liquid crystal layer is constituted by a liquid crystal filled in the pixel electrode and the opposing substrate between them.

【0003】このような構成において、スイッチング素子にオン(選択状態)の信号を印加すると、当該スイッチング素子が導通状態となる。 In such a configuration, upon application of a signal of ON (selected) to the switching element, the switching element becomes conductive. このため、当該スイッチング素子に接続された液晶層に所定の電荷が蓄積される。 Therefore, a predetermined charge to the liquid crystal layer which is connected to the switching element is accumulated. そして、電荷蓄積後、オフ(非選択状態)の信号を印加してスイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。 After the charge accumulation, off even turned off the switching element signal is applied (non-selected state), shows sufficient resistance of the liquid crystal layer, the accumulation of charge in the liquid crystal layer is maintained. このように、各スイッチング素子を駆動して、蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。 Thus, by driving the switching elements, when controlling the amount of accumulated to charge, an alignment state of the liquid crystal is changed for each pixel, it is possible to display predetermined information. この際、各液晶層毎に電荷を蓄積させるのは、一部の期間で良いため、各走査線を時分割に選択することにより、走査線およびデータ線を複数の画素について共通化したマルチプレックス駆動が可能となっている。 In this case, multiplex cause electric charges are stored in each liquid crystal layer, because good part of the time, by selecting the time of dividing each scan line, which is common for a plurality of pixels scan lines and data lines was the drive is possible.

【0004】なお、スイッチング素子としては、主に、 [0004] It should be noted that, as the switching element, mainly,
薄膜トランジスタ(TFT:Thin Film Transistor)などの3端子型TFT素子と、薄膜ダイオード(TFD: A thin film transistor (TFT: Thin Film Transistor) 3 and the terminal type TFT element such as, thin film diode (TFD:
ThinFilm Diode)などの2端子型非線形素子とに大別されるが、後者の2端子型非線形素子の方が、配線の交差部分がないために配線間の短絡不良が原理的に発生しない点、および、成膜工程およびフォトリソグラフィ工程を短縮できる点において有利である。 Thin Film Diode) but is classified roughly into a two-terminal type nonlinear element, such as, the latter two-terminal nonlinear element, that the short-circuit failure does not occur in principle between wirings because there is no intersection of the wires, and is advantageous in that it can shorten the film formation process and a photolithographic process.

【0005】ところで、TFD素子を用いたアクティブ液晶パネルの温度係数は、駆動電圧に換算して約120 Meanwhile, the temperature coefficient of the active liquid crystal panel using TFD elements, approximately in terms of drive voltage 120
mV/度であるのが通常である。 It is usually in the range of mV / degree. このため、従来の液晶表示装置においては、ダイオードやサーミスタといった感温素子を用いて温度を検出し、検出温度に応じて駆動電圧を調整し、周囲温度が変化しても最大コントラストが得られる構成をとっていた。 Therefore, in the conventional liquid crystal display device detects the temperature using a temperature sensitive element such as a diode or a thermistor to adjust the driving voltage according to the detected temperature, the maximum contrast even when the ambient temperature changes obtained structure the was taking.

【0006】 [0006]

【発明が解決しようとする課題】しかしながら、従来の液晶表示装置では、温度検出回路を構成する感温素子等の各部品のバラツキが大きく、正確に温度を検出することができなかった。 [SUMMARY OF THE INVENTION However, in the conventional liquid crystal display device, variations in the components of the temperature-sensitive element or the like constituting the temperature detection circuit is large, it is impossible to accurately detect the temperature. 一方、バラツキを無くすために部品を選別すると、液晶表示装置のコストが上昇するといった問題があった。 On the other hand, when sorting the parts in order to eliminate the variation, the cost of the liquid crystal display device has a problem rises. また、感温素子は液晶表示装置の内部基板に配置されるので、液晶パネルと感温素子との間には温度差がある。 Further, since the temperature sensitive device is disposed inside the substrate of the liquid crystal display device, there is a temperature difference between the liquid crystal panel and the temperature-sensitive element. このため、温度検出回路として高精度のものを用いたとしても、液晶パネルの温度を正確に検出できないといった問題があった。 Therefore, even with those high-precision as a temperature detection circuit, there is a problem can not be accurately detect the temperature of the liquid crystal panel. 特に、液晶表示装置の電源を入れてから、装置全体の温度が平衡状態に達するまでの期間は、液晶パネルと感温素子との温度差が大きいといった問題がある。 In particular, Turn on the liquid crystal display device, the period until the temperature of the entire device reaches equilibrium, there is a problem the temperature difference between the liquid crystal panel and the temperature-sensitive element is large.

【0007】本発明は、このような事情に鑑みてなされたものであり、その目的とするとことは、液晶パネルに流れる電流を直接検出することにより、液晶パネルの温度特性を補償することが可能な液晶表示装置の温度補償方法、液晶表示装置、および、その液晶表示装置を用いた電子機器を提供することにある。 [0007] The present invention has been made in view of such circumstances, it When the object by detecting a current flowing through the liquid crystal panel directly, can compensate for the temperature characteristics of the liquid crystal panel a temperature compensation method for a liquid crystal display device, a liquid crystal display device, and to provide an electronic apparatus using the liquid crystal display device.

【0008】 [0008]

【課題を解決するための手段】本発明の液晶表示装置の温度補償方法は上記目的を達成するため、液晶層に印加する実効電圧を複数の走査信号および複数のデータ信号で制御することにより所望の表示を行う液晶表示パネルを備えた液晶表示装置の液晶印加電圧の補償方法において、前記液晶表示パネルを構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出する検出過程と、検出された電流に基づいて、前記液晶層に印加する実効電圧を調整する調整過程とを備えたことを特徴とする。 Means for Solving the Problems] temperature compensation method for a liquid crystal display device of the present invention for achieving the above object, optionally by controlling the effective voltage applied to the liquid crystal layer in the plurality of scan signals and a plurality of data signals in the compensation method for the liquid crystal voltage applied to the liquid crystal display device having a liquid crystal display panel for displaying, in the selection period of one scanning line constituting the liquid crystal display panel, detection for detecting a current flowing in the one scan line and process, based on the detected current, characterized in that an adjustment process of adjusting the effective voltage applied to the liquid crystal layer.

【0009】本発明の液晶表示装置の液晶印加電圧の補償方法によれば、液晶表示パネルに流れる電流を直接検出するので、液晶表示パネルの電気的特性が変化しても、液晶表示パネルから直接反映される電流に基づいて正確に液晶層に印加される実効電圧を調整することができる。 According to the compensation method for the liquid crystal voltage applied to the liquid crystal display device of the present invention, and detects the current flowing in the liquid crystal display panel directly, the electrical characteristics of the liquid crystal display panel is changed directly from the liquid crystal display panel effective voltage applied accurately to the liquid crystal layer based on the current to be reflected can be adjusted. これにより、電気的特性が変化しても常に最大コントラストを維持することが可能となる。 Thus, it is possible to always maintain maximum contrast the electrical characteristics is changed.

【0010】また更に、本発明の液晶表示装置の液晶印加電圧の補償方法は、前記液晶表示パネルは温度補償のためのダミー走査線を備えており、前記検出過程では所定温度における前記ダミー走査線に流れる電流を検出し、前記調整過程では、検出された前記電流を積分して得た電荷量と前記所定温度において予め設定された基準値に基づいて前記液晶層に印加する実効電圧を調整することを特徴とする。 [0010] In addition, the compensation method of the liquid crystal application voltage of the liquid crystal display device of the present invention, the liquid crystal display panel includes a dummy scanning line for temperature compensation, the dummy scanning line at a given temperature in the detection step detects the current flowing in the adjustment process, adjusting the effective voltage applied to the liquid crystal layer based on the preset reference value in the the detected amount of charge obtained by integrating the current predetermined temperature it is characterized in.

【0011】本発明によれば、ダミー走査線に流れる電流に基づいて温度補償が行われることにより、液晶層に印加する実効電圧を調整するので、温度検出回路を用いることなく温度補償を行う。 According to the present invention, as the temperature compensation is performed on the basis of the current flowing through the dummy scan lines, since adjusting the effective voltage applied to the liquid crystal layer, temperature compensation without using the temperature detection circuit. これにより、温度検出回路の素子のバラツキによる誤差が原理的になくなり、正確な温度補償を行うことが可能となる。 Thus, errors due to variations in the elements of the temperature detection circuit is eliminated in principle, it is possible to perform accurate temperature compensation. なお、ダミー走査線は液晶表示パネルの表示エリア外に設けたり、ブラックマトリックスで覆うことにより、表示されないようにすることが望ましい。 The dummy scan lines may be provided in the display outside the area of ​​the liquid crystal display panel, by covering with a black matrix, it is desirable to prevent display.

【0012】また、本発明の液晶表示装置は、複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、前記ダミー走査線の選択期間において、当該ダミー走査線に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流に基づいて、前記液晶層に印加する実効電圧を調整する実効電圧調整手段とを備えたことを特徴とする。 Further, the liquid crystal display device of the present invention includes a plurality of scan lines and the dummy scan lines, corresponds a plurality of data lines, the intersections of the respective scanning lines and the dummy scan lines and the data lines Matrix and a pixel electrode and a switching element formed on Jo, a liquid crystal display panel having a liquid crystal layer which is connected in series with the pixel electrode, in the selection period of the dummy scan lines, for detecting a current flowing through the dummy scan lines a current detecting means, based on the current detected by the detecting means current, characterized in that a effective voltage adjustment means for adjusting the effective voltage applied to the liquid crystal layer.

【0013】ここで、実効電圧調整手段は、前記電流検出手段によって検出された電流の積分値を生成する積分値生成手段と、前記積分値を予め定められた基準値と比較する比較手段と、前記比較手段の比較結果に基づいて、前記液晶層に印加する実効電圧を調整する調整手段とを備えたものであってもよい。 [0013] Here, the effective voltage adjusting means includes a comparator means for comparing the integrated value generating means for generating an integrated value of the detected current by said current detecting means, a reference value set to the integrated value in advance, based on the comparison result of the comparing unit may be provided with adjustment means for adjusting the effective voltage applied to the liquid crystal layer. この場合には、積分値生成手段によって電荷量が算出され、これが基準電荷量と比較されることになる。 In this case, the charge amount is calculated by the integral value generating means, so that this is compared with a reference charge quantity. したがって、基準値として当該選択期間のデータ信号に応じたものを設定しておくことによって、正確な温度補償を行うことができる。 Therefore, by setting the one corresponding to the data signal of the selection period as a reference value, it is possible to perform accurate temperature compensation.

【0014】さらに、実効電圧調整手段は、走査信号の選択電圧を調整するものであってもよいし、あるいは、 Furthermore, the effective voltage adjusting means may be intended to adjust the selection voltage of the scanning signal or,
データ信号の電圧を調整するものであってもよい。 Voltage of the data signal may be configured to adjust.

【0015】また、本発明の液晶表示装置は、複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、前記走査線およびダミー走査線に走査信号を供給する走査信号駆動回路と、前記ダミー走査線の選択期間において、予め定められたデータ信号を前記データ線に供給するデータ信号駆動回路と、前記ダミー走査線の選択期間において、当該ダミー走査線に流れる電流を検出する電流検出回路と、この電流検出回路によって検出される電流を前記ダミー走査線の選択期間中積分して電荷量を求める積分回路と、この積分回路によって Further, the liquid crystal display device of the present invention includes a plurality of scan lines and the dummy scan lines, corresponds a plurality of data lines, the intersections of the respective scanning lines and the dummy scan lines and the data lines Matrix and a pixel electrode and a switching element formed on Jo, a liquid crystal display panel having a liquid crystal layer which is connected in series with the pixel electrode, and the scanning signal driving circuit for supplying scanning signals to the scanning lines and the dummy scan lines, in the selection period of the dummy scan lines, and a data signal driving circuit for supplying a data signal predetermined for the data line, in the selection period of the dummy scan lines, a current detection circuit for detecting a current flowing through the dummy scan lines When an integrating circuit for determining the amount of charge the current detected by the current detection circuit integrating the selected period of the dummy scanning line, by the integration circuit めた電荷量を、データ信号に応じて予め定められた基準電荷量と比較する比較回路と、この比較回路の比較結果に基づいて、前記電荷量と前記基準電荷量とが等しくなるように前記走査信号または前記データ信号のうち少なくとも一方の電圧を調整する電圧調整回路とを備えたことを特徴とする。 The meta charge amount, a comparator circuit for comparing the reference charge quantity predetermined according to the data signal, based on the comparison result of the comparison circuit, such that the reference charge amount and the charge amount is equal characterized by comprising a voltage adjustment circuit for adjusting at least one of the voltage of the scan signal or the data signal.

【0016】次に、本発明の液晶表示装置では、前記スイッチング素子は、2端子型非線形素子であることを特徴としている。 Next, in the liquid crystal display device of the present invention, the switching element is characterized in that a two-terminal nonlinear element. 2端子型非線形素子を用いると、配線の交差部分がないために配線間の短絡不良が原理的に発生しない点、および、成膜工程およびフォトリソグラフィ工程を短縮できる点において有利となる。 With two-terminal nonlinear device, the intersection of the wiring short-circuit failure between wiring since there is no point does not occur in principle, and is advantageous in that it can shorten the film formation process and a photolithographic process. このような2 Such a 2
端子型非線形素子としては、第1導電体−絶縁体−第2 The terminal non-linear element, the first conductor - insulator - second
導電体からなるTFD素子が望ましい。 TFD element made of a conductor is desirable.

【0017】さらに、本発明の電子機器は、上記記載の発明による液晶表示装置を備えたことを特徴としている。 Furthermore, the electronic device of the present invention is characterized by including a liquid crystal display device according to the invention described above. このような液晶表示装置を適用した電子機器としては、例えば、カーナビゲーションシステム、携帯情報端末機器、その他各種の電子機器が考えられる。 Such electronic apparatus to which the liquid crystal display device, for example, a car navigation system, a portable information terminal device, other electronic devices can be considered.

【0018】また、本発明の液晶層の電圧検出方法は、 Further, the voltage detecting process of the liquid crystal layer of the present invention,
複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルにおいて前記液晶層に印加される電圧を検出する液晶層の電圧検出方法であって、前記液晶表示パネルを構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出し、検出された電流を当該選択期間中積分した電荷量に基づいて前記液晶層の電圧を求めることを特徴とする。 A plurality of scan lines and the dummy scan lines, and a plurality of data lines, wherein the respective scanning lines and the dummy scan lines and the data lines pixel electrodes and switching elements formed in a matrix corresponding to intersections of , the pixel electrode a voltage detection method for a liquid crystal layer for detecting a voltage applied to the liquid crystal layer in the liquid crystal display panel having a liquid crystal layer which are connected in series, one of the scanning lines constituting the liquid crystal display panel in the selection period, and detecting a current flowing through the one of the scan lines, and obtains the voltage of the liquid crystal layer on the basis of the detected current on the amount of charge integrated during the selected period.

【0019】 [0019]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the drawings, embodiments of the present invention.

【0020】<1. [0020] <1. TFD素子>まず、本実施形態にかかる液晶表示装置のうち、各液晶画素を駆動するスイッチング素子の構成について、TFD素子を例にとって簡単に説明する。 TFD element> First, of the liquid crystal display device according to the present embodiment, a structure of a switching element for driving each liquid crystal pixel is briefly described TFD elements as an example.

【0021】図1(a)は、TFD素子を適用した液晶パネル基板における1画素分のレイアウトを示す平面図であり、図1(b)は、そのTFD素子の構造を図1 FIG. 1 (a) is a plan view showing the layout of one pixel in the liquid crystal panel substrate according to the TFD elements, FIG. 1 (b), FIG. 1 the structure of the TFD element
(a)におけるA−A線に沿って示す断面図である。 It is a sectional view taken along the line A-A in (a).

【0022】これらの図に示すように、TFD素子20 As shown in these figures, TFD elements 20
は、基板30上に形成された絶縁膜31を下地として、 It is an insulating film 31 formed on the substrate 30 as a base,
その上面に形成されたものであり、絶縁膜31の側から順番に第1金属膜22、絶縁体たる酸化膜24、および、第2金属膜26から構成されて、金属−絶縁体−金属のサンドイッチ構造を採る。 Has been formed on the upper surface, the first metal film 22 from the side in the order of the insulating film 31, the insulator serving oxide film 24, and is composed of the second metal film 26, a metal - insulator - metal take a sandwich structure. そして、かかる構造によりTFD素子20は、正負双方向のダイオードスイッチング特性を有することになる。 Then, TFD elements 20 by such a structure will have a positive and negative directions of the diode switching characteristics.

【0023】また、TFD素子20を構成する第1金属膜22は、そのまま一方の端子として走査線12となる一方、第2金属膜26は、他方の端子として画素電極3 Further, the first metal film 22 constituting the TFD element 20, while the scanning line 12 as it is as one terminal, a second metal film 26, the pixel electrode 3 as the other terminal
4に接続される。 It is connected to the 4. 尚、走査線12に代えてTFD素子2 Incidentally, TFD element 2 in place of the scanning line 12
0を構成する第1金属膜22を、そのまま一方の端子としてデータ線としても良い。 The first metal film 22 constituting the 0, may be the data line as it is as one terminal.

【0024】基板30は、絶縁性および透明性を有するものであり、例えば、ガラス、プラスチックなどから構成される。 The substrate 30 has an insulating property and transparency, for example, a glass, plastic. ここで、絶縁膜31が設けられる理由は、第2金属膜26の堆積後における熱処理により、第1金属膜22が下地から剥離しないようにするため、および、 The reason why the insulating film 31 is provided, by heat treatment after deposition of the second metal layer 26, since the first metal film 22 is prevented from peeling from the substrate, and,
第1金属膜22に不純物が拡散しないようにするためである。 Impurities into the first metal film 22 is for preventing diffusion. したがって、これが問題とならない場合には、絶縁膜31は省略可能である。 Therefore, if this is not a problem, the insulating film 31 may be omitted.

【0025】さて、第1金属膜22は、導電性の金属薄膜であり、例えば、タンタル単体あるいはタンタル合金からなる。 [0025] Now, the first metal film 22 is a conductive metal thin film, for example, tantalum alone or a tantalum alloy. 若しくは、タンタル単体又はタンタル合金を主成分として、これに例えば、タングステン、クロム、 Or, as a main component tantalum alone or a tantalum alloy, which, for example, tungsten, chromium,
モリブデン、レニウム、イットリウム、ランタン、ディスプロリウムなどの周期率表で第6、第7又は第8族に属する元素を添加しても良い。 Molybdenum, rhenium, yttrium, lanthanum, Disperse pro potassium Periodic Table in the sixth such, may be added the seventh or eighth element belonging to. この場合、添加する元素としては、タングステンが好ましく、その含有割合は、 In this case, the element to be added, tungsten is preferable, its content is
例えば0.1〜6原子%が好ましい。 For example 0.1 to 6 atom% is preferred. 酸化膜24は、例えば、第1金属膜22の表面を、化成液中により陽極酸化することによって形成される絶縁膜である。 Oxide film 24 is, for example, the surface of the first metal film 22, an insulating film formed by anodic oxidation by chemical conversion solution. 第2金属膜26は、導電性の金属薄膜であり、例えば、クロム単体あるいはクロム合金からなる。 The second metal film 26 is a conductive metal thin film, for example, made of chromium alone or a chromium alloy.

【0026】また、画素電極34は、透過型の液晶表示パネルに利用する場合にはITO(Indium Tin Oxide) Further, the pixel electrode 34, in the case of using a transmission type liquid crystal display panel of ITO (Indium Tin Oxide)
などの透明導電膜から構成され、反射型の液晶表示パネルに適用する場合にはアルミニウムや銀などの反射率の大きな金属膜から構成される。 It is composed of a transparent conductive film such as, when applied to a reflective liquid crystal display panel consists of a large metal film reflectivity such as aluminum or silver.

【0027】<1−1:TFD素子における他の例>次に、TFD素子における他の例について説明する。 [0027] <1-1: Other examples of the TFD element> Next, a description is given of another example of the TFD element.

【0028】<1−1−1:第2金属膜と画素電極との共通化>図1(a)および(b)に示したTFD素子2 [0028]: TFD element 2 shown in <1-1-1 common between the second metal film and the pixel electrode> FIGS. 1 (a) and (b)
0にあっては、第2金属膜26および画素電極34を異なる金属膜により構成したが、図2の断面図に示すように、第2金属膜および画素電極を、同一のITO膜等からなる透明導電膜36から構成しても良い。 In the 0 it has been a second metal film 26 and the pixel electrode 34 composed of a different metal film, as shown in the sectional view of FIG. 2, the second metal film and the pixel electrode, formed of the same ITO film or the like it may be made of a transparent conductive film 36. このような構成を有するTFD素子20は、第2金属膜26および画素電極34を同一の工程により形成できる利点がある。 Such TFD element 20 having a configuration has the advantage that the second metal film 26 and the pixel electrode 34 can be formed by the same process. なお、図2において図1と同様の構成要素には同一参照符号を付し、その説明を省略するものとする。 Incidentally, the same reference numerals are used for the same components as FIG. 1 in FIG. 2, and description thereof is omitted.

【0029】<1−1−2:バック・トゥ・バック構造>次に、TFD素子の他の例として、バック・トゥ・バック(back-to-back)構造のTFD素子について説明する。 [0029] <1-1-2: back-to-back structure> Next, as another example of the TFD element, the TFD element of back-to-back (back-to-back) structure is described. 図3(a)は、このTFD素子を適用した液晶パネル基板における1画素分のレイアウトを示す平面図であり、図3(b)は、そのTFD素子の構造をB−B線に沿って示す断面図である。 3 (a) is a plan view showing the layout of one pixel in the liquid crystal panel substrate of applying this TFD element, FIG. 3 (b) shows along the structure of the TFD element line B-B it is a cross-sectional view.

【0030】バック・トゥ・バック構造とは、非線形特性を正負双方向にわたって対称化するため、2つのダイオードを逆向きに直列接続した構造をいう。 [0030] The back-to-back structure, in order to symmetrical nonlinear characteristics over positive and negative directions, it refers to a structure connected in series with two diodes in opposite directions. このため、 For this reason,
TFD素子40は、同図に示すように、第1のTFD素子40aと第2のTFD40bとが極性を互いに反対にして直列接続した構造となっている。 TFD element 40, as shown in the figure, the first TFD element 40a and the second TFD40b has a structure connected in series with opposite polarity to each other. 具体的には、基板30と、この表面に形成された絶縁膜31と、第1金属膜42と、この表面に陽極酸化によって形成された酸化膜44と、この表面に形成されて相互に離間した第2金属膜46a、46bとから構成されている。 Specifically, a substrate 30, an insulating film 31 formed on the surface, spaced apart from the first metal film 42, the oxide film 44 formed on the surface by anodic oxidation, to each other are formed on the surface the second metal film 46a which is, and a 46b.

【0031】そして、第1のTFD素子40aにおける第2金属膜46aはそのまま走査線48となる一方、第2のTFD素子40bにおける第2金属膜46bは画素電極45に接続されている。 [0031] Then, while the second metal film 46a of the first TFD element 40a is as a scan line 48, a second metal film 46b of the second TFD element 40b is connected to the pixel electrode 45. なお、酸化膜44は、図1 Incidentally, the oxide film 44, FIG. 1
(b)に示したTFD素子20における酸化膜24に比べて膜厚が小さく設定され、例えば、約半分程度に形成される。 Thickness in comparison with the oxide film 24 in the TFD element 20 shown in (b) is smaller, for example, is formed on about half. また、第1金属膜42や、酸化膜44、第2金属膜46a、46bなどの各構成要素の具体的な構成などは、前述したTFD素子20と同様であるので、その説明を省略することとする。 Also, and the first metal film 42, oxide film 44, the second metal layer 46a, such as specific configurations of the components such as 46b are the same as TFD element 20 described above, the explanation thereof will be omitted to.

【0032】なお、このほかに、ZnO(酸化亜鉛)バリスタ、MSI(Metal Semi-Insulator)駆動素子、R [0032] Incidentally, in this addition, ZnO (zinc oxide) varistor, MSI (Metal Semi-Insulator) driving element, R
D(Ring Diode)などの2つのダイオードを逆向きに並列接続したリング状素子によっても非線形特性の対称性を確保することが可能である。 D (Ring Diode) it is possible to ensure the symmetry of the nonlinear characteristics by a ring-shaped element connected in parallel with two diodes in opposite directions, such as.

【0033】<2. [0033] <2. 液晶表示装置>次に、上述したTF The liquid crystal display device> Next, TF described above
D素子20を適用した本発明の実施形態にかかる液晶表示装置の構成及び動作について説明する。 It will be described the configuration and operation of the liquid crystal display device according to an embodiment of the present invention to which the D element 20. 図4は、本実施形態にかかる液晶表示装置の要部概略構成を示すブロック図である。 Figure 4 is a block diagram showing a schematic configuration of the essential parts of a liquid crystal display device according to the present embodiment.

【0034】同図に示すように、液晶表示パネル10では、i本のデータ線X1〜Xiとj+1本の走査線Y1〜Yj+1 As shown in the figure, in the liquid crystal display panel 10, i data lines X1~Xi and j + 1 scanning lines Y1~Yj + 1
との各交点において画素領域16が形成されており、各画素領域16は、液晶表示要素(液晶層)18とTFD And the pixel area 16 is formed at each intersection between each pixel region 16, the liquid crystal display element (liquid crystal layer) 18 and the TFD
素子20とが直列に接続された構成となっている。 It has a structure in which the elements 20 are connected in series. 同図における走査線Y1〜Yj+1の1本は、図1(a)における走査線12と同一である。 One scan line Y1~Yj + 1 in the figure is the same as the scanning line 12 in FIG. 1 (a).

【0035】ここで、走査線Yj+1は、温度補償用のダミー走査線として機能するものであり、他の走査線Y1〜Yj [0035] Here, the scanning lines Yj + 1, which functions as a dummy scanning line for temperature compensation, other scanning line Y1~Yj
と同一のプロセスで形成される。 They are formed in the same process as. したがって、ダミー走査線Yj+1の電気的な特性は、他の走査線Y1〜Yjと同一である。 Therefore, electrical characteristics of the dummy scanning line Yj + 1 is identical to the other scanning lines Y1~Yj. このダミー走査線Yj+1の選択期間にあっては、後述するように映像信号とは無関係に予め定められたデータ信号が供給されるようになっている。 The In the selection period of the dummy scanning line Yj + 1, the data signal irrespective predetermined the video signal as will be described later it is supplied. すなわち、ダミー走査線Yj+1は、画面表示には使用されず、環境温度の変化に伴って変動する液晶表示パネル10の特性変化を検知するために用いられる。 That is, the dummy scanning line Yj + 1 is not used for screen display is used to detect a characteristic change in the liquid crystal display panel 10 which varies with changes in environmental temperature. このため、ダミー走査線Yj For this reason, the dummy scanning line Yj
+1は、表示エリアAの外に形成される。 +1 is formed outside the display area A.

【0036】そして、各走査線Y1〜Yj+1は走査信号駆動回路100によって、また、各データ線X1〜Xiはデータ信号駆動回路110によって、それぞれ駆動される。 [0036] Then, by the scanning lines Y1~Yj + 1 is the scanning signal driving circuit 100, and each data line X1~Xi by the data signal driving circuit 110 are driven. さらに、走査信号駆動回路100およびデータ信号駆動回路110は、駆動制御回路120によって制御される。 Moreover, the scanning signal driving circuit 100 and the data signal driving circuit 110 is controlled by a drive control circuit 120.

【0037】なお、図4では、TFD素子20が走査線の側に接続され、液晶層18がデータ線の側に接続されているが、これとは逆に、TFD素子20をデータ線の側に、液晶層18を走査線の側に設ける構成でもよい。 [0037] In FIG. 4, the TFD element 20 is connected to the side of the scanning lines, the liquid crystal layer 18 is connected to the side of the data line, on the contrary, the side of the TFD element 20 data lines to, may be configured to provide a liquid crystal layer 18 on the side of the scanline.

【0038】さて、電源回路130は、電源電圧Vccを変換して、液晶表示装置に用いられる電圧V0,V1,V4,V5 [0038] Now, the power supply circuit 130 converts the power supply voltage Vcc, the voltage used in the liquid crystal display device V0, V1, V4, V5
や、駆動制御回路120に用いられる電圧などを生成して出力するものである。 And it is intended for generating and outputting a like voltage used to drive the control circuit 120. また、液晶駆動電圧調整回路1 The liquid crystal drive voltage adjustment circuit 1
40は、電源回路130に対して電圧V0および電圧V5のレベルを制御する制御信号CTLを供給して、液晶表示の温度特性を補正するものである。 40 supplies a control signal CTL for controlling the level of the voltage V0 and the voltage V5 to the power supply circuit 130, and corrects the temperature characteristics of the liquid crystal display.

【0039】以下、液晶表示パネル10、データ信号駆動回路110、駆動制御回路120、電源回路130、 [0039] Hereinafter, the liquid crystal display panel 10, a data signal driving circuit 110, the drive control circuit 120, a power supply circuit 130,
および液晶駆動電圧調整回路140の詳細について順番に説明する。 And it will be sequentially explained the details of the liquid crystal drive voltage adjusting circuit 140.

【0040】<3. [0040] <3. 液晶表示パネル>まず、液晶表示パネル10の詳細について説明する。 The liquid crystal display panel> First, will be described in detail in the liquid crystal display panel 10. 図5は、その一例を摸式的に示す部分破断斜視図である。 Figure 5 is a partially broken perspective view showing an example of a schematic manner.

【0041】この図に示すように、液晶表示パネル10 As shown in this figure, the liquid crystal display panel 10
は、素子アレイ基板30と、これに対向配置される対向基板32とを備えている。 Includes an element array substrate 30 and a counter substrate 32 disposed opposite thereto. 対向基板32は、例えば、ガラス基板からなる。 Facing substrate 32, for example, a glass substrate.

【0042】素子アレイ基板30において、画素電極3 [0042] In the element array substrate 30, pixel electrodes 3
4は、それぞれマトリクス状に複数配列する。 4, a plurality of sequences in each matrix. ここで、 here,
同一行に配列する画素電極34は、行方向に短冊状に延在する走査線Y1〜Yj+1の1本に、TFD素子20を介して接続されている。 Pixel electrodes 34 arranged in the same row, the one scan line Y1~Yj + 1 extending in a strip shape in the row direction, are connected via the TFD element 20.

【0043】一方、対向基板32において、i本のデータ線X1〜Xiは、それぞれ走査線Y1〜Yj+1の延在方向と直交する列方向へ短冊状に延在して、かつ、素子アレイ基板30の画素電極34と交差するように形成されている。 On the other hand, the counter substrate 32, i data lines X1~Xi each column direction perpendicular to the extending direction of the scanning lines Y1~Yj + 1 extending in a strip shape, and the element array It is formed so as to cross the pixel electrode 34 of the substrate 30.

【0044】さて、このように構成された素子アレイ基板30と対向基板32とは、基板周辺に沿って塗布されるシール剤と、適切に散布されたスペーサとによって、 [0044] Now, with the thus constructed element array substrate 30 and the counter substrate 32, a sealing agent applied along the periphery of the substrate, by a spacer which is suitably spread,
一定のギャップ(間隙)を保っており、この閉空間に例えば、TN(Twisted Nematic)型の液晶が封入されて、これにより、図4における液晶層18が形成され、 And maintaining a constant gap (gap), for example in the closed space, TN (Twisted Nematic) liquid crystal is sealed in by this, the liquid crystal layer 18 in FIG. 4 is formed,
画素電極34に直列接続された構成となっている。 And it has a series-connected structure to the pixel electrode 34.

【0045】ほかに、対向基板32には、液晶表示パネル10の用途に応じて、例えば、ストライプ状モザイク状や、トライアングル状等に配列されたカラーフィルタが設けられ、さらに、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられる。 [0045] In addition, the counter substrate 32, depending on the application of the liquid crystal display panel 10, for example, a stripe mosaic, color filters are provided that are arranged in a triangle shape or the like, furthermore, for example, chromium or nickel metal material or the like, a black matrix of such dispersed resin black like the photoresist carbon or titanium is provided. ここで、上述したダミー走査線Yj+1は、ブラックマトリックスで覆うようにして、画面表示に表れないようにすることが望ましい。 Here, the dummy scanning line Yj + 1 described above, so as to cover the black matrix, it is desirable not appear on the screen display.

【0046】くわえて、素子アレイ基板30および対向基板32の対向面には、例えばポリイミド薄膜などの有機薄膜からなり、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光板がそれぞれ設けられる(いずれも図示省略)。 [0046] In addition, the opposing surface of the element array substrate 30 and the counter substrate 32, for example, an organic thin film such as a polyimide film, while an alignment film that is respectively rubbed in a predetermined direction are provided, each rear polarizing plates are respectively provided corresponding to the direction of orientation (both not shown).

【0047】ただし、液晶表示パネル10においては、 [0047] However, in the liquid crystal display panel 10,
液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となるため、光利用効率が高まり、このため液晶表示パネル1 The use of polymer-dispersed liquid crystal which is dispersed as a fine particle in a polymer liquid crystal alignment film mentioned above, since the polarizing plate or the like is not required, increased light utilization efficiency, the liquid crystal display panel 1 for the
0の高輝度化や低消費電力化などの点において有利である。 Which is advantageous in terms of high brightness and low power consumption of the 0. さらに、液晶表示パネル10を反射型とする場合、 Furthermore, when the liquid crystal display panel 10 and the reflective,
画素電極34をアルミニウムなどの反射率の高い金属膜から構成し、電圧無印加状態で液晶分子がほぼ垂直配向されるSH(スーパーホメオトロピック)型液晶などを用いても良い。 The pixel electrode 34 composed of a metal film having a high reflectivity such as aluminum, or the like may be used SH (super homeotropic) type liquid crystal in which liquid crystal molecules are substantially vertically aligned in the absence of an applied voltage.

【0048】<4. [0048] <4. 走査信号駆動回路>次に、液晶表示パネル10に走査信号を供給する走査信号駆動回路10 Scanning signal drive circuit> Next, scan supplies a scanning signal to the liquid crystal display panel 10 signal driving circuit 10
0の詳細について説明する。 0 will be described in detail.

【0049】図6に示すように、走査信号駆動回路10 [0049] As shown in FIG. 6, the scanning signal driving circuit 10
0は、主に、クロック・コントロール回路101、シフトレジスタ103、ラッチ104、デコーダ105、レベル・シフタ106およびLCDドライバ107から構成される。 0, mainly, the clock control circuit 101, a shift register 103, a latch 104, a decoder 105, level shifter 106 and the LCD driver 107.

【0050】このうち、クロック・コントロール回路1 [0050] Of these, the clock control circuit 1
01は、駆動制御回路120から出力される走査側クロック信号YCLKに基づいて、データシフト用のシフトクロックYSCLを生成して、シフトレジスタ103に供給するものである。 01 based on the scanning side clock signal YCLK output from the drive control circuit 120 generates a shift clock YSCL for data shift, and supplies the shift register 103.

【0051】シフトレジスタ103は、走査線Y1〜Yj+1 [0051] The shift register 103, the scanning line Y1~Yj + 1
の本数に対応して、j+1ビットの並列出力を有するシフトレジスタを、入力データD0、D1の各々に対応して2 Number to correspond to a shift register having a parallel output of the j + 1 bits, corresponding to each of the input data D0, D1 2
列独立して設けた構成となっている。 And it has a configuration which is provided to the column independent. このため、シフトレジスタ103から各走査線Y1〜Yj+1毎に2ビットずつの出力が行われる。 Therefore, the output from the shift register 103 by two bits for each scan line Y1~Yj + 1 is performed. ここで、入力データD0、D1は、各走査線Y1〜Yj+1の電圧を選択するためのデータであり、駆動制御回路120からシリアルデータとして出力されたものである。 Here, the input data D0, D1 is data for selecting the voltage of each scan line Y1~Yj + 1, in which the drive control circuit 120 is output as serial data. また、シフトクロックYSCLは、シフトレジスタ103を構成する各シフトレジスタに供給されて、 The shift clock YSCL is supplied to each of the shift registers constituting the shift register 103,
これらの各シフトレジスタが、図7に示すように、シフトクロックYSCLの立ち上がりタイミングと立ち下がりタイミングとにおいてそれぞれデータを取り込むとともに、取り込んだデータを順次シフトするようになっている。 Each of these shift registers, as shown in FIG. 7, fetches respectively at the timing rising timing and falling of the shift clock YSCL data, so as to sequentially shifts the captured data.

【0052】次に、ラッチ104は、j+1ビット分のデータを取り込むラッチを2列並列に備えるものであり、シフトレジスタ103による2列×j+1ビットの並列出力データを、ラッチストローブ信号LSの立ち上がりのタイミングにおいて、2列×j+1ビット分のラッチにそのまま取り込むように構成されている。 Next, the latch 104 is one provided with a latch for capturing the j + 1-bit data in two columns parallel, two rows × j + 1 bit parallel output data by the shift register 103, the rising edge of the latch strobe signal LS in timing, and is configured to capture it in two rows × j + 1 bit of the latch. ここで、 here,
ラッチストローブ信号LSは、駆動制御回路120から供給される信号であって、シフトレジスタ103を構成する各シフトレジスタがj+1ビット分のデータを取り込んだ後の所定のタイミングにおいて立ち上がる信号である。 Latch strobe signal LS is a signal supplied from the drive control circuit 120, a signal that rises at a predetermined timing after each shift register is loaded with j + 1-bit data constituting the shift register 103.

【0053】したがって、ラッチ104からは、ラッチストロープ信号LSの立ち上がりタイミングにおいて、駆動制御回路120から出力されたシリアルデータD0、D1 [0053] Therefore, from the latch 104 on the rising timing of the latch strike rope signal LS, the serial data D0 outputted from the drive control circuit 120, D1
が、各走査線Y1〜Yj+1毎に、2ビットのパラレルデータに変換されて出力されることになる。 There, for each scan line Y1~Yj + 1, is converted to 2-bit parallel data is to be output.

【0054】次に、デコーダ105は、ラッチ104から供給される2ビットのパラレルデータをデコードして、選択信号の電圧としてV0,V1,V4,V5のいずれかを選択するための信号に変換するものである。 Next, the decoder 105 decodes the parallel data of 2 bits supplied from the latch 104 into a signal for selecting one of V0, V1, V4, V5 as the voltage of the selection signal it is intended. なお、これらの電圧V0,V1,V4,V5は電源回路130から供給されるようになっている。 Note that these voltages V0, V1, V4, V5 is adapted to be supplied from the power supply circuit 130.

【0055】また、レベル・シフタ106は、デコーダ105によりデコードされた信号を順次シフトするものである。 [0055] The level shifter 106 is to sequentially shifts the signal decoded by the decoder 105.

【0056】LCDドライバ107は、図4における電源回路130から供給される4種類の電圧V0,V1,V4,V5 [0056] The LCD driver 107, four kinds of voltage supplied from the power supply circuit 130 in FIG. 4 V0, V1, V4, V5
のいずれかを、レベル・シフタ107によってシフトされた信号にしたがって、各走査線Y1〜Yj+1毎に選択接続して出力するものである。 One of, in accordance with a shift signal by the level shifter 107, and outputs selected connected to each scan line Y1~Yj + 1. これにより、各走査線Y1〜Yj Thus, each scan line Y1~Yj
+1には、4種類の電圧V0,V1,V4,V5のいずれかが走査信号として供給される。 The +1, one of four voltages V0, V1, V4, V5 are supplied as a scanning signal. すなわち、ダミー走査線Yj+1においても、他の走査線Y1〜Yjと同様に走査信号が供給されることになる。 That is, in the dummy scanning line Yj + 1, so that the scanning signals similar to the other scan lines Y1~Yj is supplied.

【0057】さてここで、2ビットのパラレルデータD [0057] Now here, of the 2-bit parallel data D
0,Dの値の組み合わせと走査信号の電圧V0,V1,V4,V5との対応関係が図8に示される関係にある場合、第1に2ビットのパラレルデータをデコーダ105により電圧V0,V 0, the voltage of the combination and the scanning signal having a value of D V0, V1, V4, when the corresponding relation between the V5 have the relationship shown in FIG. 8, the voltage V0, V by the first to the decoder 105 the 2-bit parallel data
1,V4,V5のいずれかを選択する信号にデコードし、第2 Decoded in 1, V4, V5 signal for selecting one of the second
に、レベル・シフタ106を介してシフトすることにより、LCDドライバ107から、走査信号として図9に示すような大小関係を有する電圧を、各走査線Y1〜Yj+1 To, by shifting through the level shifter 106, the LCD driver 107, a voltage having a magnitude relationship as shown in FIG. 9 as a scanning signal, the scanning lines Y1~Yj + 1
毎に順次出力することが可能になる。 It is possible to sequentially output for each.

【0058】<5. [0058] <5. データ信号駆動回路>次に、液晶表示パネル10にデータ信号を供給するデータ信号駆動回路110の詳細について説明する。 Data signal driver circuit> Next, details of supplying the data signal driving circuit 110 and the data signal to the liquid crystal display panel 10.

【0059】図10に示すように、データ信号駆動回路110は、主に、シフトレジスタ111、ラッチ11 As shown in FIG. 10, the data signal driver circuit 110 is mainly a shift register 111, a latch 11
2、階調制御部113および出力回路114から構成される。 2, and a tone control unit 113 and the output circuit 114.

【0060】このうち、シフトレジスタ111は、クロック信号XCLKに同期するラッチ信号であって、かつ、各データ信号出力端子X1〜Xiに対応するラッチ信号を、順次シフトして出力するものである。 [0060] Among these, the shift register 111, a latch signal synchronized with the clock signal XCLK, and the latch signals corresponding to the data signal output terminal X1~Xi, and outputs sequentially shifts.

【0061】ラッチ112は、各データ信号出力端子X1 [0061] Latch 112, the data signal output terminal X1
〜Xiに対応するiビットのラッチ領域を備えるものである。 Those with a latching region of the i bits corresponding to ~xi. 各ラッチ領域は、データ線の順番でnビット毎に供給されるnビットのパラレル階調データGD0〜GDnを、シフトレジスタ111によるラッチ信号でそれぞれラッチして、水平同期信号に同期するラッチパルス信号LPの立ち上がりのタイミングで出力する。 Each latch region, the n parallel gradation data GD0~GDn of bits supplied in the order of the data lines for every n bits, respectively latched by the latch signal by the shift register 111, a latch pulse signal synchronized with the horizontal synchronizing signal output at the rising edge of the LP.

【0062】ここで、階調データGD0〜GDn、クロック信号XCLKおよびラッチパルス信号LPは、それぞれ駆動制御回路120によって互いに関連付けられて供給されるので、ラッチ112の各ラッチ領域は、パラレルで供給される階調データのうち、それぞれ対応するデータ線への階調データGD0〜GDnを取り込んで、ラッチパルス信号LP [0062] Here, the gradation data GD0~GDn, clock signal XCLK and the latch pulse signal LP is so fed associated with each other by respective drive control circuit 120, the latch region of the latch 112 is supplied in parallel that of the gray scale data, fetches the gradation data GD0~GDn to the corresponding data lines, a latch pulse signal LP
の立ち上がりのタイミングで各データ線に対応して出力するようになっている。 Of corresponding to each data line on the rising edge of and outputs.

【0063】階調制御部113は、各データ線に対応する各階調データをRES信号、GCP信号に基づき、パルス幅変調データに変換して、出力回路114に供給するものである。 [0063] the tone control unit 113, based on the gradation data corresponding to each data line RES signal, the GCP signal is converted into a pulse width modulation data, and supplies to the output circuit 114.

【0064】出力回路114は、階調制御部113により出力された信号をパネル駆動のための適正電圧レベルに変換し出力するものである。 [0064] The output circuit 114 is to convert the signal output by the tone control unit 113 to an appropriate voltage level for driving the panel output.

【0065】したがって、各データ信号出力端子X1〜Xi [0065] Thus, the data signal output terminal X1~Xi
からは、それぞれ階調に応じてパルス幅変調されたデータ信号が出力されることになる。 From would pulse width modulated data signals according to the gradation, respectively, it is outputted.

【0066】ここで、ラッチ112からの階調データは、水平同期信号に同期するラッチパルス信号LPの立ち上がりタイミングで行われるため、出力回路114によりデータ信号は、1水平走査期間毎にデータ線に出力されることになる。 [0066] Here, the gradation data from the latch 112 is to be done at the rise timing of the latch pulse signal LP which is synchronized with the horizontal synchronizing signal, the data signal by the output circuit 114, the data lines every horizontal scanning period It will be output.

【0067】ただし、上述したように、ダミー走査線Yj [0067] However, as described above, dummy scanning line Yj
+1の選択期間にあっては、予め定められた階調データGD In the selection period of +1, the gradation data GD predetermined
0〜GDnが駆動制御回路120から供給されるようになっている。 0~GDn is adapted to be supplied from the drive control circuit 120. この場合、階調データGD0〜GDnの指示する階調値は、全て同一の固定値であってもよいし(例えば50 In this case, the gradation value indicating the tone data GD0~GDn may all be the same fixed value (e.g., 50
%階調)、異なる値であってもよい。 % Tone), or it may be a different value. 要は、その平均値が予め定められた基準値であればよい。 In short, the average value may be a predetermined reference value. 階調値として異なる値を設定する場合には、例えば、0%階調から10 When setting different values ​​as the gradation value is, for example, from 0% tone 10
0%階調が均等の割合で含まれるように設定してもよい。 0% tone may be set to be in a ratio of equivalents. この場合には、各階調に対する応答を平均して検知できるので、より精度の高い温度補償を行うことができる。 In this case, since it detected by averaging the responses to each gradation, it is possible to perform more accurate temperature compensation.

【0068】<6. [0068] <6. 電源回路>次に、電源回路130 The power supply circuit> Next, the power supply circuit 130
は、走査信号やデータ信号を生成するための電圧V0,V1, The voltage for generating the scan signals and data signals V0, V1,
V4,V5を生成し、上述した走査信号駆動回路100に電圧V0,V1,V4,V5をデータ信号駆動回路110に電圧V1,V4 V4, V5 and generates a voltage to the scanning signal driving circuit 100 described above V0, V1, V4, the voltage V5 to the data signal driving circuit 110 V1, V4
を供給する。 And supplies. ここで、電圧V0,V5のレベルは、液晶駆動電圧調整回路140からの制御信号CTLに基づいて調整される。 Here, the level of the voltage V0, V5 is adjusted based on the control signal CTL from the liquid crystal driving voltage adjustment circuit 140. ところで、電圧V0は、図9に示すように走査信号の正側の選択電圧として用いられ、一方、電圧V5は、 Incidentally, the voltage V0 is used as a positive-side selection voltage of the scanning signal as shown in FIG. 9, on the other hand, the voltage V5 is
走査信号の負側の選択電圧として用いられる。 Used as a negative-side selection voltage of the scanning signal. 周知なように液晶に直流電圧を印可すると、特性の劣化が生じる。 When applying a DC voltage to the liquid crystal is well known as the deterioration of the characteristics. このため、電源回路130は、制御信号CTLに基づいて調整動作を行う際、電圧V0または電圧V5のいづれか一方を調整するのではなく、常に電圧V0と電圧V5との絶対値が等しくなるように調整を行っている。 Therefore, the power supply circuit 130, when performing the adjustment operation based on the control signal CTL, rather than adjusting one either voltage V0 or the voltage V5, so as to always have the absolute values ​​of the voltages V0 and V5 equal It is doing the adjustment.

【0069】<7. [0069] <7. 駆動制御回路>次に、駆動制御回路120の詳細について説明する。 Drive control circuit> Next, details of drive control circuit 120.

【0070】図11に示すように、駆動制御回路120 [0070] As shown in FIG. 11, the drive control circuit 120
は、主に、基本タイミング作成部121、ドライバコントロール部122、データ出力部123およびA/D変換部124から構成される。 It is mainly composed of the basic timing generating unit 121, the driver control unit 122, the data output unit 123 and the A / D converter 124.

【0071】このうち、基本タイミング作成部121 [0071] Of these, the basic timing generating unit 121
は、コンポジット信号等から分離された垂直同期信号や水平同期信号などの同期信号に基づいて、各回路に供給するクロック信号およびタイミング信号を生成し、ドライバコントロール部122、データ出力部123、A/ In accordance with the synchronization signal, such as a separated vertical synchronizing signal and a horizontal synchronizing signal from the composite signal or the like, and generates a clock signal and timing signals supplied to each circuit, the driver control unit 122, the data output unit 123, A /
D変換部124、選択部125に供給する。 D conversion unit 124, and supplies to the selecting unit 125.

【0072】A/D変換部124は、コンポジット信号等から分離されたアナログ信号たる映像信号をデジタルデータに変換して、選択部125の一方の入力に供給する。 [0072] A / D converter 124 converts the analog signal which video signal separated from the composite signal or the like into digital data, and supplies to one input of the selector 125. 選択部125の他方の入力には基準データメモリ1 Reference data memory 1 to the other input of the selector 125
26から、基準データが供給されるようになっている。 From 26, the reference data are supplied.
ここで、基準データは予め定められた階調を指示するデジタルデータである。 Here, the reference data is digital data indicating the gray level determined in advance. 選択部125は基本タイミング作成部121から供給されるタイミング信号に従って、ダミー走査線Yj+1の選択期間にあっては基準データを、他の期間にあってはA/D変換部124からのデジタルデータを選択出力する。 According to a timing signal supplied selection unit 125 from the basic timing generating unit 121, the digital reference data In the selection period of the dummy scanning line Yj + 1, from In the other periods A / D conversion unit 124 selects and outputs the data. なお、ダミー走査線Yj+1の表示階調に0%階調から100%階調が均等の割合で含まれるように設定する場合にあっては、基準データメモリ12 Incidentally, in the case of setting 0% gradation display gradation of the dummy scanning line Yj + 1 as 100% gradation is contained in a ratio of equivalents, reference data memory 12
6に各階調に対応するデータを格納しておき、クロック信号に従ってこれを読み出すようにすればよい。 6 may be stored data corresponding to each gradation in, it is sufficient to read it according to a clock signal. 一方、 on the other hand,
ダミー走査線Yj+1の表示階調に固定値を用いる場合には、常に固定値に対応する基準データを基準データメモリ126から出力するようにすればよい。 When using a fixed value for the display gradation of the dummy scanning line Yj + 1 is the reference data always corresponds to a fixed value may be output from the reference data memory 126.

【0073】データ出力部123は、選択部125によって選択されたデジタルデータを階調データGD0〜GDnに変換するとともに、基本タイミング作成部121によるクロック信号に基づいて、所定のタイミングでシリアルデータとして、データ信号駆動回路110に供給する。 [0073] The data output unit 123 converts the digital data selected by the selection unit 125 to the grayscale data GD0~GDn, based on the clock signal by the basic timing generating unit 121, as serial data at a predetermined timing, to the data signal driving circuit 110.

【0074】また、コントロール部122は、上述したクロック信号YCLK、ラッチストローブ信号LSおよびデータD0,D1を走査信号駆動回路100に供給する一方、クロック信号XCLKおよびラッチパルス信号LPをデータ信号駆動回路110に供給する。 [0074] Further, the control unit 122, the above-mentioned clock signal YCLK, while supplying the latch strobe signal LS and the data D0, D1 to the scanning signal driving circuit 100, the clock signal XCLK and the latch pulse signal LP data signal driving circuit 110 supplied to. さらに、タイミング信号P1 In addition, the timing signal P1
〜P3を液晶駆動電圧調整回路140に供給する。 ~P3 supplied to the liquid crystal drive voltage adjustment circuit 140.

【0075】これらの各信号は、基本タイミング作成部121のクロック信号およびタイミング信号に基づいて生成され、さらに、基本タイミング作成部121は、垂直同期信号や水平同期信号などの同期信号に基づいて、 [0075] Each of these signals is generated based on the clock signal and the timing signal of the basic timing generating unit 121, further, the basic timing generating unit 121, based on the synchronization signal such as a vertical synchronizing signal and a horizontal synchronizing signal,
クロック信号およびタイミング信号を生成するので、走査信号駆動回路100から出力される走査信号およびデータ信号駆動回路110から出力されるデータ信号についても、水平同期信号および垂直同期信号に同期したものとなる。 Because it generates a clock signal and timing signals, for the data signal output from the scan signal and the data signal driving circuit 110 is outputted from the scanning signal driving circuit 100, becomes synchronized with the horizontal synchronizing signal and a vertical synchronizing signal.

【0076】<8. [0076] <8. 液晶駆動電圧調整回路>次に、液晶駆動電圧調整回路140の詳細について、まず調整原理を説明し、これに続いて構成および動作を説明する。 Liquid crystal drive voltage adjusting circuit> Next, details of the liquid crystal drive voltage adjusting circuit 140, first described adjustment principle, the configuration and operation Following this.

【0077】<8−1:調整原理>周知なように最大コントラストを得るためには、液晶層18に閾値電圧Vth [0077] <8-1: Adjustment Principle> In order to obtain a known maximum contrast as the threshold voltage Vth to the liquid crystal layer 18
を印加して駆動する必要がある。 And it has to be driven applying. ここで、閾値電圧Vth Here, the threshold voltage Vth
の温度特性は、0.4%/度程度であり、駆動電圧に換算した温度特性120mV/度と比較して非常に小さく、実際上無視することができる。 Temperature characteristics of is about 0.4% / deg, very small compared to the temperature characteristics 120 mV / degree in terms of drive voltage, it is possible to practice negligible. したがって、温度が変化しても液晶層18に印加される電圧を閾値電圧Vthに保つように制御できれば、液晶表示パネル10の温度特性を補償して、常に最大コントラストを維持することすることがきる。 Therefore, if the control to keep the voltage applied to the liquid crystal layer 18 even if the temperature changes in the threshold voltage Vth, to compensate for the temperature characteristics of the liquid crystal display panel 10, always kills be possible to maintain maximum contrast . このためには、液晶層18に印加される電圧を検出する必要がある。 For this purpose, it is necessary to detect the voltage applied to the liquid crystal layer 18.

【0078】しかしながら、液晶表示パネル10は、データ線X1〜Xi、走査線Y1〜Yj+1、液晶層18およびTF [0078] However, the liquid crystal display panel 10, data lines X1~Xi, the scanning line Y1~Yj + 1, the liquid crystal layer 18 and TF
D素子20などから構成されており、その構造上、液晶層18に印加される電圧を直接検出することは不可能である。 It is composed of such as D element 20, on its structure, it is impossible to detect a voltage applied to the liquid crystal layer 18 directly.

【0079】ところで、液晶の誘電率は、その材料にもよるが殆ど温度特性を有していない。 [0079] Incidentally, the dielectric constant of the liquid crystal is has little temperature characteristic depending on the material. このことは、液晶層18の容量Cが温度によらず一定であることを意味する。 This means that the capacitance C of the liquid crystal layer 18 is constant regardless of the temperature.

【0080】ここで、液晶層18の電圧をV、そこに蓄積される電荷をQで表すものとすれば、V=Q/Cとなる。 [0080] Here, if represents the voltage of the liquid crystal layer 18 V, the charge stored therein at Q, the V = Q / C. 容量Cは温度によって一定であるから、電荷Qを検出することができれば、温度によって変動する電圧Vを検知したのと等価である。 Capacitance C is constant with temperature, if it is possible to detect the charge Q, is equivalent to that detected a voltage V which varies with temperature.

【0081】そこで、本実施形態にあっては、ダミー走査線Yj+1の選択期間において、そこを流れる電流iを検出し、これを積分することによって移動電荷量Qを算出している。 [0081] Therefore, in the present embodiment, the dummy scanning lines Yj + 1 of the selection period, and detects the current i flowing therethrough, and calculates the movement amount of charge Q by integrating them. 一方、液晶の閾値電圧Vthに対応して最大コントラストを得ることができる基準電荷量Qrefは既知であるから、移動電荷量Qと基準電荷量Qrefとを比較し、その比較結果に基づいて走査信号の選択電圧を可変するようにしている。 On the other hand, since the reference charge amount Qref capable of obtaining the maximum contrast in response to the liquid crystal threshold voltage Vth is known, by comparing the mobile charge amount Q and the reference charge amount Qref, the scanning signal on the basis of the comparison result and so as to vary the selection voltage.

【0082】<8−2:液晶駆動電圧調整回路140の具体的構成>図12に示すように液晶駆動電圧調整回路140は、ダミー走査線Yj+1に流れる電流iを検出する電流検出回路141、検出電流iをダミー走査線Yj+1の選択期間中積分することにより移動電荷量Qを算出する積分回路142、移動電荷量Qを基準電荷量Qrefと比較して誤差信号Sを生成する比較回路143、誤差信号Sに基づいて、電源回路130で生成される電圧V0,V5 [0082]: liquid crystal drive voltage adjusting circuit 140 as shown in FIG. 12 <8-2 specific structure of the liquid crystal driving voltage adjustment circuit 140>, the current detection circuit 141 for detecting the current i flowing through the dummy scanning line Yj + 1 , compared to generating an integrated circuit 142, the error signal S mobile charge amount Q is compared with a reference charge quantity Qref for calculating a movement amount of charge Q by integrating during the selection period of the dummy scanning lines Yj + 1 to the detection current i circuit 143, based on the error signal S, the voltage V0, V5 generated by the power supply circuit 130
の電圧値を制御する制御信号CTLを生成する制御信号生成回路144から構成されている。 And a control signal generating circuit 144 for generating a control signal CTL for controlling the voltage value of.

【0083】ここで、基準電荷量Qrefはダミー走査線Y [0083] Here, the reference charge quantity Qref dummy scanning line Y
j+1の選択期間に供給されるデータ信号のパルス幅に対応して最大コントラストが得られるように予め定められている。 In response to the pulse width of the data signal supplied to the selection period of the j + 1 are predetermined for maximum contrast. 誤差信号Sは、移動電荷量Qと基準電荷量Qre Error signal S, mobile charge amount Q and the reference charge amount Qre
fとの差を表すものであるから、誤差信号Sを「0」にするように制御することにより、温度変化に伴う液晶特性の変動を補償して、最大コントラストを得ることが可能となる。 Since it represents the difference is f, by controlling so that the error signal S to "0", to compensate for variations in the liquid crystal characteristics due to temperature changes, it is possible to obtain a maximum contrast.

【0084】また、移動電荷量Qは液晶層18に蓄積される電荷量であるから、液晶層18に印加する実効電圧を可変することによって調整することができる。 [0084] The mobile charge amount Q is because a charge amount accumulated in the liquid crystal layer 18 can be adjusted by varying the effective voltage applied to the liquid crystal layer 18. 実効電圧を調整するには各種の態様があるが、本実施形態にあっては、その一例として走査線Y1〜Yj+1の各選択期間に対応する走査信号の電圧V0,V5を調整している。 Although To adjust the effective voltage There are various aspects of the, in the present embodiment, by adjusting the voltage V0, V5 of the scan signal corresponding to each selection period of the scan line Y1~Yj + 1 as an example there.

【0085】以下、電流検出回路141、積分回路14 [0085] Hereinafter, a current detection circuit 141, the integrating circuit 14
2および比較回路143について、より具体的に説明する。 About 2 and a comparison circuit 143 will be described more specifically.

【0086】<8−2−1:電流検出回路>図13は、 [0086] <8-2-1: current detection circuit> 13,
電流検出回路141とその周辺の構成を示す回路図である。 It is a circuit diagram showing a current detection circuit 141 the arrangement of its periphery. なお、図13において、走査信号駆動回路120 13, the scanning signal driving circuit 120
は、ダミー走査線Yj+1の選択動作に係る部分のみを機能的に示してある。 Is are only functionally shows part of the operation of selecting dummy scanning line Yj + 1.

【0087】図に示すように、電源回路130と走査信号駆動回路120との間には、電流検出用に抵抗Rが設けられている。 [0087] As shown in the figure, between the power supply circuit 130 and the scanning signal driving circuit 120, the resistor R is provided for current detection. この抵抗Rの抵抗値は数オーム程度とごく小さい値に設定されおり、その両端の電圧を計測することによって、電流iが検出されるようになっている。 The resistance value of the resistor R is set to a very small value of about several ohms, by measuring the voltage across, so that the current i is detected.
この場合、抵抗Rは電圧V0を供給するライン上に設けられているから、図9に示す走査信号において電圧V0の期間、すなわち正側の選択期間の電流iを検出することになる。 In this case, the resistor R is from is provided on the line for supplying the voltage V0, the period of the voltage V0 in the scanning signal shown in FIG. 9, that is, detecting the current i of the positive selection period.

【0088】抵抗Rの両端は、オペアンプ1411,1412の正入力端子に接続されている。 [0088] across the resistor R is connected to the positive input terminal of the operational amplifier 1411 and 1412. ここで、オペアンプ141 Here, the operational amplifier 141
1,1412の出力端子は負入力端子に接続されているから、 Since the output terminal of 1,1412 is connected to the negative input terminal,
これらのオペアンプ1411,1412は、ボルテージフォロアとして機能する。 These op amps 1411 and 1412 functions as a voltage follower. また、 オペアンプ1413と抵抗1414〜1 In addition, the operational amplifier 1413 and resistors 1414-1
417とは差動増幅器を構成している。 417 constitute a differential amplifier with. このため、オペアンプ1413の出力信号は、抵抗Rの両端の電位差、すなわち、ダミー走査線Yj+1に流れる電流iを表すものとなる。 Therefore, the output signal of the operational amplifier 1413, the potential difference across the resistor R, that is, to represent the current i flowing through the dummy scanning line Yj + 1.

【0089】なお、抵抗Rの挿入位置は、図13に示すものの他、図14に示すように抵抗Rを走査信号駆動回路120とダミー走査線Yj+1との間に設けてもよい。 [0089] Incidentally, the insertion position of the resistor R, in addition to those shown in FIG. 13, may be provided between the scanning signal driving circuit 120 and the dummy scanning line Yj + 1 to the resistor R as shown in FIG. 14. すなわち、抵抗Rは、電源回路130の電圧V0の出力端子からダミー走査線Yj+1の入力端子までの間に設ければよい。 That is, the resistance R may be provided between the output terminal of the voltage V0 of the power supply circuit 130 to the input terminal of the dummy scanning line Yj + 1.

【0090】<8−2−2:積分回路および比較回路> [0090] <8-2-2: integrating circuit and a comparison circuit>
次に、積分回路142および比較回路143について説明する。 Next, a description will be given integration circuit 142 and the comparison circuit 143. 実際の回路構成においては、積分回路142および比較回路143は、図15に示すように一体として構成されている。 In the actual circuit configuration, the integration circuit 142 and the comparison circuit 143 is configured as an integrated, as shown in FIG. 15.

【0091】図において、オペアンプ1421、抵抗1422およびコンデンサ1423は積分回路142の相当する部分である。 [0091] In Figure, an operational amplifier 1421, the resistor 1422 and the capacitor 1423 are corresponding portions of the integrated circuit 142. また、オペアンプ1421の負入力端子には、基準電荷量Qrefを示す基準電圧Vrefが供給されており、オペアンプ1421において電流iの積分値が基準電荷量Qref Further, the negative input terminal of the operational amplifier 1421, the reference voltage Vref indicates a reference charge quantity Qref are supplied, the integrated value reference charge amount of the current i in the operational amplifier 1421 Qref
と比較されるようになっている。 It is adapted to be compared with. また、コンデンサ1424 In addition, the capacitor 1424
は、ホールドコンデンサとして機能し、その電圧値がボルテージフォロアを構成するオペアンプ1425を介して誤差信号Sとして出力されるようになっている。 Functions as a hold capacitor, and is output as an error signal S via the operational amplifier 1425 where the voltage value that constitutes a voltage follower. また、スイッチ1426〜1428は、制御端子に供給される制御パルス The switch 1426 to 1428, the control pulse supplied to the control terminal
P1〜P3によってそれらの状態が各々制御され、ハイレベルHでオン状態となりローレベルLでオフ状態となる。 P1~P3 their states are respectively controlled by, turned off at a high level H turns on the low level L.

【0092】さてここで、ダミー走査線Yj+1の走査信号が図16(a)に示すものであるとする。 [0092] Now, where the scanning signal of the dummy scanning line Yj + 1 is assumed to be as shown in figure 16 (a). 上述したように電流検出用の抵抗Rは、電源回路130の電圧V0の出力端子からダミー走査線Yj+1の入力端子までの間に設けるものであるから、電流検出回路141はダミー走査線 Resistor R for current detection as described above, since those provided between the output terminal of the voltage V0 of the power supply circuit 130 to the input terminal of the dummy scanning line Yj + 1, the current detection circuit 141 is a dummy scan line
Yj+1の走査信号が電圧V0となる期間、すなわち、正側の選択期間T1,T2においてダミー走査線Yj+1に流れる電流iを検出している。 Period Yj + 1 of the scanning signal is a voltage V0, i.e., detects the current i flowing through the dummy scanning line Yj + 1 in the positive-side selection period T1, T2.

【0093】このため、積分回路142は、当該選択期間T1,T2における電流iを積分して移動電荷量Qを算出する必要がある。 [0093] Therefore, the integration circuit 142, it is necessary to calculate the movement amount Q by integrating the current i in the selection period T1, T2. そこで、駆動制御回路120は、図1 Therefore, the drive control circuit 120, FIG. 1
6(c)に示す制御パルスP1を生成し、これをスイッチ Generating a control pulse P1 shown in 6 (c), switches this
1426に供給している。 It is supplied to 1426. スイッチ1426は、制御パルスP1がハイレベルの期間オン状態となるので、正側の選択期間 Switch 1426, the control pulse P1 is a period on state of the high level, the positive selection period
T1,T2において図16(d)に示す電流iがオペアンプ1 T1, the T2 is current i shown in FIG. 16 (d) the operational amplifier 1
421に供給され、これが積分されることになる。 It is fed to 421, so that it is integrated.

【0094】ところで、この場合の積分動作は、正側の選択期間T1,T2における移動電荷量Qを算出するために行うものであるから、各積分動作のたびにコンデンサ14 [0094] Incidentally, the capacitor 14 integrating operation in this case, since it is performed in order to calculate the movement amount of charge Q of the positive-side selection period T1, T2, each time each integral operation
23に蓄積されている電荷をリセットして、各選択期間毎の移動電荷量Qを算出する必要がある。 Reset the stored charge to 23, it is necessary to calculate the movement amount Q for each selection period. スイッチ1427はこのために設けられたものであり、図16(b)に示す制御パルスP2によって、各選択期間T1,T2の開始直前にコンデンサ1423の蓄積電荷をリセットしている。 Switch 1427 is provided in order this, the control pulse P2 shown in FIG. 16 (b), and resets the accumulated charges of the capacitor 1423 immediately before the beginning of each selection period T1, T2.

【0095】制御パルスP2の立ち上がりから制御パルス [0095] The control pulse from the rising edge of the control pulse P2
P1の立ち下がりまでの期間は、コンデンサ1423の電荷をリセットして新たな積分動作によって電荷を蓄積する期間であるから、オペアンプ1421の出力信号は変動する。 Period until P1 fall of, since a period for accumulating charges by resetting a new integration operation the charge on the capacitor 1423, the output signal of the operational amplifier 1421 fluctuate.
したがって、オペアンプ1421の出力信号を誤差信号Sとして用いるのは適当ではない。 Therefore, it is not appropriate for use as the error signal S the output signal of the operational amplifier 1421. このため、スイッチ1428 For this reason, the switch 1428
とコンデンサ1424とを設けている。 It is provided a capacitor 1424 and. ここで、スイッチ14 Here, switch 14
28の制御パルスP3は図16(e)に示すように少なくとも制御パルスP2が立ち上がりから制御パルスP1の立ち下がりの期間は、ローレベルLとなる。 Falling period of the control pulse P3 is 16 controls at least the control pulse P2 rises as shown in (e) a pulse P1 of 28 becomes the low level L. したがって、コンデンサ1424の電圧は、制御パルスP3がローレベルLの期間は変動しない。 Accordingly, the voltage of the capacitor 1424, a control pulse P3 is not a period of low level L is varied. そして、制御パルスP3がローレベルL Then, the control pulse P3 is at a low level L
からハイレベルHに立ち上がると、スイッチ1428がオン状態となって、コンデンサ1424の電圧がオペアンプ1421 Rises to a high level H from the switch 1428 is turned on, the voltage of the capacitor 1424 operational amplifier 1421
の出力電圧と等しくなる。 It becomes equal to the output voltage. すなわち、誤差信号Sは、各選択期間T1,T2における比較結果を制御パルスP3の立ち上がりにおいて反映したものとなる。 That is, the error signal S is such as to reflect the rise of the control pulse P3 comparison results in each selection period T1, T2.

【0096】このようにして生成された誤差信号Sが制御信号生成回路144に供給されると、制御信号生成回路144は誤差信号Sに基づいて、電圧V0,V5の電圧値を制御する制御信号CTLを生成し、これを電源回路13 [0096] Control signals this way the error signal S generated by is supplied to the control signal generating circuit 144, a control signal generating circuit 144 based on the error signal S, controls the voltage value of the voltage V0, V5 generate CTL, power circuit 13 so
0にフィードバックしている。 It is fed back to 0. したがって、本実施形態によれば、液晶表示パネル10に設けたダミー走査線Yj Therefore, according to this embodiment, the dummy scanning lines provided in the liquid crystal display panel 10 Yj
+1に流れる移動電荷量Qが基準電荷量Qrefと等しくなるようにフィードバック制御を行うことができるの。 Mobile charge amount flowing to +1 Q to be able to perform the feedback control so as to be equal to the reference charge amount Qref. この結果、温度変化に伴って液晶表示パネル10の電気的特性が変化しても、これに追従するように走査信号の選択電圧V0,V5を可変できるので、液晶表示パネル10の温度特性を補償することが可能となる。 As a result, even if the electrical characteristics of the liquid crystal display panel 10 with a temperature change is changed, it is possible to vary the selection voltage V0, V5 of the scan signals to follow this, compensating for the temperature characteristics of the liquid crystal display panel 10 it is possible to become.

【0097】<8−3:温度補償動作>次に、液晶表示装置の温度補償動作を図17(a)〜(e)を参照して説明する。 [0097] <8-3: Temperature compensation operation> Next, the temperature compensation operation of the liquid crystal display device with reference to FIGS. 17 (a) ~ (e). なお、この例では、液晶層18に印加される電圧VLCが閾値電圧Vthに等しいときに最大コントラストが得られるものとし、また、基準電荷量Qrefは、50 In this example, it is assumed that the maximum contrast is obtained when the voltage VLC applied to the liquid crystal layer 18 is equal to the threshold voltage Vth, also reference charge amount Qref is 50
%階調に対応したデータ信号が与えられたときに閾値電圧Vthを得ることができる電荷量に設定されているものとする。 % Is assumed to be set on the amount of charge can be obtained threshold voltage Vth when the data signal corresponding to the grayscale is given.

【0098】図17(a)は、ダミー走査線Yj+1に供給される走査信号を示すタイミングチャートである。 [0098] Figure 17 (a) is a timing chart showing a scanning signal supplied to the dummy scanning line Yj + 1. 図に示すように、走査信号は、1フィールド毎に反転した波形となっており、走査信号の電圧V0またはV5となる1水平走査期間がダミー走査線Yj+1の選択期間となっている。 As shown, the scanning signal has a waveform inverted every field, one horizontal scanning period in which the voltage V0 or V5 of the scan signal is a dummy scanning line Yj + 1 of the selection period. また、各フレームの電圧V0をV01,V02,V03と、電圧V Also, the voltage V0 of each frame V01, V02, and V03, the voltage V
5をV51,V52と表すものとすると、V01<V02<V03といったように電圧V0は次第に大きくなり、V51>V52といったように電圧V5は次第に小さくなることがわかる。 When 5 shall be expressed as V51, V52, V01 <V02 <voltage V0 as such V03 gradually increases, V51> voltage V5 as such V52 it can be seen that gradually decreases.

【0099】同図(b)は、あるデータ線Xn(X1≦Xn≦ [0099] FIG. (B) is the data line Xn (X1 ≦ Xn ≦
Xi)を介するデータ信号の一例を示すタイミングチャートである。 Xi) is a timing chart showing an example of a data signal on. この例のデータ信号は、ダミー走査線Yj+1の選択期間において、デューティ比が50%となっている。 Data signal in this example, the dummy scanning lines Yj + 1 of the selection period, the duty ratio is 50%. これは、基準電荷量Qrefが50%階調に対応して設定されているので、50%階調を指示する階調データに基づいて当該選択期間のデータ信号が生成されるからである。 This is because the reference charge amount Qref is set to correspond to 50% gradation, because the data signal of the selected period is generated based on the gradation data indicating the 50% gray level.

【0100】同図(c)は、データ線Xnと走査線Ym+1との交点に位置する画素領域16に印加される電圧、すなわち、TFD素子20と液晶層18との両端に印加される電圧を示すタイミングチャートである。 [0100] FIG. (C), the voltage applied to the pixel region 16 located at the intersection of the data lines Xn and the scan line Ym + 1, i.e., is applied to both ends of the TFD element 20 and the liquid crystal layer 18 is a timing chart showing the voltage. ここで、走査信号とデータ信号の合成波形を実線で示し、当該液晶層18に印加される電圧VLCを斜線で示す。 Here, it indicates the composite waveform of the scanning signal and the data signal by a solid line shows the voltage VLC applied to the liquid crystal layer 18 by hatching. この電圧VLCの実効値によって液晶層18の透過率が定まる。 Transmittance of the liquid crystal layer 18 is determined by the effective value of the voltage VLC. この例では、電圧VLCの絶対値がが次第に大きくなっていき、最終的に閾値電圧Vthに等しくなる。 In this example, the absolute value of the voltage VLC is gradually becomes progressively larger and eventually becomes equal to the threshold voltage Vth.

【0101】同図(d)は比較回路143から出力される誤差信号Sを示すタイミングチャートである。 [0102] FIG. (D) is a timing chart showing the error signal S outputted from the comparison circuit 143. この図に示すように、誤差信号Sの値は時間が経過とともに次第に「0」に近づくことがわかる。 As shown in this figure, the value of the error signal S is seen to approach increasingly "0" with the passage of time. これは、正側の選択期間T1,T2,T3において、ダミー走査線Yj+1に流れる電流iが電流検出回路141によって検出されると、電流i This, in the positive-side selection period T1, T2, T3, the current i flowing through the dummy scanning line Yj + 1 is detected by the current detection circuit 141, current i
に基づいて算出された移動電荷量Qと基準電荷量Qref Mobile charge amount Q and the reference charge amount calculated on the basis of Qref
との差を示す誤差信号Sに基づいて電源回路130で生成する電圧V0,V5の値が調整され、同図(e)に示すように電源回路130から出力される電圧V0,V5が変化するからである。 The value of the voltage V0, V5 generated in the power supply circuit 130 is adjusted, the voltage V0, V5 output from the power source circuit 130 as shown in FIG. (E) is changed based on the error signal S representing the difference between it is from. この場合、電源回路130は、制御信号 In this case, the power supply circuit 130, a control signal
CTLに基づいて電圧V0の絶対値と電圧V5の絶対値とが等しくなるように電圧V0と電圧V5とを同時に調整する。 CTL simultaneously adjusting the absolute value and the voltages V0 and V5 as the absolute value is equal to the voltage V5 of the voltage V0 on the basis of. これにより、液晶層18に印可される電圧VLCが次第に閾値電圧Vthに近づいていき、第3フレームの補償動作によって両者が一致する。 Accordingly, the voltage VLC to be applied to the liquid crystal layer 18 gradually approaches the threshold voltage Vth, they match the compensation operation of the third frame. この結果、第3フレーム以降は最大コントラストを得ることができるようになる。 As a result, as the third frame and subsequent can obtain the maximum contrast.

【0102】このように本実施形態に係る液晶表示装置によれば、液晶の誘電率および閾値電圧が温度によって殆ど変化しないことに着目して、選択期間における電流iから移動電荷量Qを算出し、これを最大コントラストを得るのに必要な基準電荷量Qrefと比較し、その比較結果に基づいて液晶層18に印加される実効電圧を調整するようにしたので、温度検出のための特別な回路を用いなくとも液晶表示パネル10の温度特性を正確に補償することができる。 [0102] According to the liquid crystal display device according to the present embodiment, the dielectric constant and the threshold voltage of the liquid crystal by paying attention not to change little with temperature, calculates the moving charge quantity Q from the current i in the selection period This was compared to the necessary reference charge amount Qref to obtain the maximum contrast, since to adjust the effective voltage applied to the liquid crystal layer 18 based on the comparison result, a special circuit for temperature detection without using a can accurately compensate for the temperature characteristics of the liquid crystal display panel 10.

【0103】また、検出の対象が、液晶表示パネル10 [0103] In addition, the target of detection, liquid crystal display panel 10
に流れる電流iそのものであるため、感温素子を用いて制御する場合のように、液晶表示パネル10と感温素子の温度差により、正確な温度補償ができないといったことが原理的なくなる。 Because it is the current i that flows things, as in the case of control using the temperature-sensitive element, the temperature difference of the liquid crystal display panel 10 and the temperature sensing element, thereby preventing principle such can not be accurately temperature compensated.

【0104】<9. [0104] <9. 電子機器:その1>次に、上述した液晶表示装置を電子機器に用いた例のいくつかについて説明する。 Electronic equipment: Part 1> Next, a description will be given several examples using the liquid crystal display device described above to the electronic device.

【0105】まず、この液晶表示装置をライトバルブとして用いたビデオプロジェクタについて説明する。 [0105] First, a description will be given video projector using this liquid crystal display device as a light valve. 図1 Figure 1
8は、ビデオプロジェクタの構成例を示す平面図である。 8 is a plan view showing a configuration example of a video projector.

【0106】この図に示すように、ビデオプロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。 [0106] As shown in this diagram, a video projector 1100 includes a lamp unit 1102 including a white light source such as a halogen lamp. このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された複数のミラー1106、1 Been projected light emitted from the lamp unit 1102, a plurality of mirrors arranged in a light guide 1104 1106,1
106、……および2枚のダイクロイックミラー110 106, ... and two dichroic mirrors 110
8によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、111 8 is separated into three primary colors of RGB by the liquid crystal panels 1110R, 111 as light valves corresponding to the primary colors
0Bおよび1110Gに入射される。 It is incident on 0B and 1110G.

【0107】液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶表示パネル10であり、図示しない回路から供給されるR、G、Bの原色信号でそれぞれ駆動される。 [0107] The liquid crystal panel 1110R, 1110B and 1110G configuration is a liquid crystal display panel 10 described above, R supplied from a circuit not shown, G, are driven by primary color signals B. さて、これらの液晶パネルによって変調された光は、ダイクロイックプリズム111 Now, the light modulated by the liquid crystal panel, a dichroic prism 111
2に3方向から入射される。 2 is incident from three directions. このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。 In the dichroic prism 1112, the light of R and B are refracted by 90 degrees, the light of G goes straight. したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。 Thus, images of the respective colors are synthesized, through a projection lens 1114, a color image is projected on a screen or the like.

【0108】なお、液晶パネル1110R、1110B [0108] It should be noted that the liquid crystal panel 1110R, 1110B
および1110Gには、ダイクロイックミラー1108 And the 1110G, a dichroic mirror 1108
によって、R、G、Bの各原色に対応する光が入射するので、対向基板32にカラーフィルタを設ける必要はない。 By, R, G, since the light corresponding to the primary colors of B is incident, there is no need to provide a color filter on the opposing substrate 32.

【0109】<10. [0109] <10. 電子機器:その2>さらに、液晶表示装置をパーソナルコンピュータに適用した例について説明する。 Electronic equipment: Part 2> In addition, an example of applying the liquid crystal display device in the personal computer. 図19は、このパーソナルコンピュータの構成を示す正面図である。 Figure 19 is a front view showing the structure of the personal computer. 図において、パーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶ディスプレイ1206とから構成されている。 In the figure, the personal computer 1200 includes a main body 1204 having a keyboard 1202 and a liquid crystal display 1206.. この液晶ディスプレイ1206は、先に述べた液晶表示パネル10にカラーフィルタとバックライトとを付加することにより構成される。 The liquid crystal display 1206 is constructed by adding to the liquid crystal display panel 10 described above and a color filter and the backlight.

【0110】<11. [0110] <11. 電子機器:その3>次に、液晶表示パネルをページャに適用した例について説明する。 Electronic equipment: Part 3> Next, an example of applying the liquid crystal display panel on pager. 図20は、このページャの構造を示す分解斜視図である。 Figure 20 is an exploded perspective view showing the structure of the pager.
この図に示すように、ページャ1300は、金属フレーム1302において、液晶表示パネル10を、バックライト1306aを含むライトガイド1306、回路基板1308、第1、第2のシールド板1310、1312 As shown in this figure, the pager 1300, the metal frame 1302, a liquid crystal display panel 10, a light guide 1306 includes a backlight 1306a, a circuit board 1308, first and second shield plates 1310 and 1312
とともに収容する構成となっている。 And it has a configuration to accommodate with. そして、液晶表示パネル10と回路基板10との導通は、対向基板32に対しては2つの弾性導電体1314、1316によって、素子アレイ基板30に対してはフィルムテープ13 The liquid crystal continuity between the display panel 10 and the circuit board 10, by two elastic conductors 1314 and 1316 with respect to the counter substrate 32, the film tape 13 to the element array substrate 30
18によって、それぞれ図られている。 By 18, it is achieved, respectively.

【0111】なお、図17〜図18を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、 [0111] Incidentally, in addition to the electronic apparatus described with reference to FIGS. 17 to 18, a liquid crystal television, a viewfinder type or monitor direct view type video tape recorder, a car navigation system, an electronic organizer, a calculator, a word processor, workstation, mobile phone, TV phone, POS terminals,
タッチパネルを備えた装置等などが電子機器の例として挙げられる。 Such device or the like having a touch panel can be mentioned as an example of an electronic device. そして、これらの各種電子機器に適用可能なのは言うまでもない。 The thing is of course applicable to these various electronic apparatuses.

【0112】<12. [0112] <12. 変形例>本発明は、上述した実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。 Modification> The present invention is not limited to the embodiments described above, and can be variously modified as described below.

【0113】(1)上述した実施形態にあっては、ダミー走査線Yj+1の正側の選択期間において、ダミー走査線 [0113] (1) In the above embodiment, the positive side of the selection period of the dummy scanning line Yj + 1, the dummy scanning line
Yj+1に流れる電流iを検出したが、負側の選択期間においてこれを検出するようにしてもよい。 Although detecting the current i flowing through the yj + 1, it may be detected this in negative selection period. この場合、図1 In this case, as shown in FIG. 1
3に示す電流検出回路141においては、電流検出用の抵抗Rを電圧V5のライン上に設ければよい。 In the current detection circuit 141 shown in 3 may be provided a resistance R for current detection on the line voltage V5.

【0114】また、正側および負側の選択期間の両方において、電流iを検出し、これらに基づいて電圧V0,V5 [0114] Further, in both the positive and negative selection period, to detect the current i, the voltage V0, V5 on the basis of these
を調整するようにしてもよい。 It may be adjusted. この場合、図13に示す電流検出回路141においては、電圧V0のライン上に設けられている抵抗Rの他に電圧V5のライン上に別の抵抗R'を設け、各抵抗R、R'に流れる電流を検出し、これを積分回路142および比較回路143に供給するようにすればよい。 In this case, the current detection circuit 141 shown in FIG. 13, 'provided, each resistor R, R' further resistor R on the line in addition to the voltage V5 of the resistor R provided on the line of the voltage V0 to detecting a current flowing through, which may be supplied to the integrating circuit 142 and the comparison circuit 143. この場合、制御パルスP1〜P3は、各フィールド毎に供給すればよい。 In this case, the control pulse P1~P3 may be supplied to each field. なお、図14に示す電流検出回路141を用いて電流iを検出する場合には、新たに抵抗R'を設ける必要がなく、しかも同一の抵抗R In the case of detecting the current i by using the current detection circuit 141 shown in FIG. 14, a new resistance R 'need not be provided, yet the same resistance R
を用いて両方の電流iを検出するので、抵抗値のバラツキによって、液晶層18に直流電圧が印加されるといったことが防止される。 And detects both of the current i with, the variation in resistance, the DC voltage to the liquid crystal layer 18 is prevented such is applied.

【0115】このように、正側および負側の選択期間で電流iを検出すると、一方の選択期間のみで電流iを検出する場合と比較して、時間あたりの制御動作を2倍にできるので、より短い時間で補償動作を完了することができる。 [0115] Thus, when detecting the current i in the positive and negative selection period, as compared with the case of detecting the current i in only one selection period, it is possible to control operation per time doubling , it is possible to complete the compensation operation in a shorter time.

【0116】(2)上述した実施形態にあっては、走査信号の選択期間における電圧V0,V5を制御信号に基づいて調整するようにしたが、液晶層18に印加される電圧は、走査信号とデータ信号との電位差によって定まるものであるから、制御信号CTLに基づいてデータ信号の電圧V1,V4を調整するようにしてもよい。 [0116] (2) In the above embodiment, although so as to adjust based on voltage V0, V5 in selection period of the scanning signal to the control signal, the voltage applied to the liquid crystal layer 18, the scanning signal because those determined by the potential difference between the data signal, may be adjusting the voltage V1, V4 of the data signal based on the control signal CTL. また、電圧V0,V5 In addition, the voltage V0, V5
と電圧V1,V4とを調整するようにしてもよい。 And may be adjusted with the voltage V1, V4. 要は、液晶層18に印加される実効電圧を調整できるのであれば、どのような構成を用いてもよい。 In short, as long as it can adjust the effective voltage applied to the liquid crystal layer 18, it may be used any structure.

【0117】ここで、電圧V0,V5と電圧V1,V4とを調整する場合には、あるフレームで電圧V0,V5を調整し、次のフレームで電圧V1,V4を調整し、これを繰り返すことにより、液晶層18に印可される実効電圧を調整するようにしてもよい。 [0117] Here, in the case of adjusting the voltage V0, V5 and voltage V1, V4 adjusts the voltage V0, V5 in a certain frame, and adjusting the voltage V1, V4 in the next frame, repeating this Accordingly, it may be adjusted the effective voltage applied to the liquid crystal layer 18. すなわち、電圧V0,V5と電圧V1,V4とを時分割で調整するようにしてもよい。 That may be adjusted in a time division and voltage V0, V5 and voltage V1, V4.

【0118】(3)上述した実施形態にあっては、ダミー走査線Yj+1を用いて、そこに流れる電流iを検出するようにした。 [0118] (3) In the above embodiment, by using the dummy scanning line Yj + 1, and to detect the current i flowing therein. このようにダミー走査線Yj+1を設けたのは、1)液晶表示パネル10に流れる電流iを直接検出することにより温度変化に伴う移動電荷量Qを直接検出する必要があること、2)データ信号に応じて予め定められた基準電荷量Qrefと移動電荷量Qとを比較する必要があるというのが主な理由である。 Thus was formed a dummy scanning line Yj + 1 is 1) that detects a moving amount of charge Q due to temperature changes directly necessary by directly detecting the current i flowing through the liquid crystal display panel 10, 2) in response to the data signal is the main reason is that a predetermined reference amount of charge Qref and it is necessary to compare the mobile charge amount Q. 通常の表示に用いられる走査線Y1〜Yjは、1)については条件を満たすが、2)については映像信号に応じてデータ信号のパルス幅が変動してしまうため条件を満たさない。 Scanning lines Y1~Yj used for ordinary display, 1) satisfies the condition for, 2) does not satisfy the condition for the pulse width of the data signal according to the video signal fluctuates about. しかし、ある走査線 However, a scan line
Ym(1≦m≦j)の選択期間において、各データ線を駆動するための階調データは既知であるから、その平均値を算出し、これに応じて基準電荷量Qrefを可変するようしてもよい。 In the selection period of Ym (1 ≦ m ≦ j), since the gradation data for driving each data line is known, and the average value was calculated, Shi to vary the reference charge quantity Qref accordingly it may be. この場合には、通常の走査線Y1〜Yjを用いて移動電荷量Qを算出し、これを階調データの平均値に応じた基準電荷量Qrefと比較し、液晶層18に印加される実効電圧を調整することとなる。 Effective this case, calculates the moving charge amount Q using conventional scanning line Y1~Yj, compares it with the reference charge quantity Qref corresponding to the average value of the gradation data, which is applied to the liquid crystal layer 18 It becomes possible to adjust the voltage. これにより、ダミー走査線Yj+1を用いることなく、温度補償を行うことができる。 Accordingly, without using a dummy scanning line Yj + 1, temperature compensation can be performed. すなわち、本発明は、液晶表示パネルを構成するある走査線の選択期間において当該走査線に流れる電流を検出し、検出された電流から算出した移動電荷量に基づいて、液晶層に印加する実効電圧を調整するものであれば、どのようなものであってもよい。 That is, the present invention is effective voltage detects the current flowing to the scanning lines in the selection period of one scanning line of the liquid crystal display panel, based on the mobile charge amount calculated from the detected current, is applied to the liquid crystal layer as long as it adjusts the may be of any type.

【0119】(4)上述した実施形態にあっては、液晶表示装置の駆動方式として、4値の電圧を用いたものを一例として説明したが、本発明はこれに限定されるものではなく、クロストークや表示ムラを防止するための各種駆動方式にも適用できることは勿論である。 [0119] (4) In the above embodiment, as the driving method of the liquid crystal display device has been described that using a voltage of 4 values ​​as an example, the present invention is not limited thereto, can be applied to various driving methods for preventing crosstalk and display unevenness is a matter of course. 例えば、 For example,
隣接する走査線Yn,Yn+1において、走査信号が反転するように駆動する駆動方式があるが、これに上述した温度補償方法を適用してもよい。 Adjacent scanning lines Yn, the Yn + 1, but the scanning signal is driving method for driving to invert, may be applied to the temperature compensation method described above thereto. また、充電モードと放電モードといった2つのモードにより8値の走査信号を供給する駆動方式があるが、これに上述した温度補償方法を適用してもよい。 Further, there is a drive system for supplying a scanning signal 8 value by charging and discharging modes such two modes, it may be applied to the temperature compensation method described above thereto.

【0120】(5)上述した実施形態においては、液晶の閾値電圧Vthの温度特性が0.4%/度と小さいため、これを無視したが、電源回路130で発生する電圧V0,V5 [0120] (5) In the embodiment described above, since the temperature characteristics of the liquid crystal threshold voltage Vth is smaller and 0.4% / deg, has been neglected, the voltage V0, V5 generated in the power supply circuit 130
に0.4%/度の温度特性を持たせるようにしてもよい。 It may be provided with a temperature characteristic of 0.4% / degree.
また、液晶層18の材料として閾値電圧Vthの温度特性が殆どないものを用いてもよい。 It may also be used as the temperature characteristic of the threshold voltage Vth little as the material of the liquid crystal layer 18. これらの場合には、より良好な結果を得ることができる。 In these cases, it is possible to obtain better results.

【0121】(6)上述した実施形態においては、液晶の誘電率は温度によって殆ど変化しないこと、また、閾値電圧Vthの温度特性が非常に小さいことに着目して、 [0121] (6) In the above embodiment, the dielectric constant of the liquid crystal that does not substantially change with temperature, also by paying attention to the temperature characteristics of the threshold voltage Vth is very small,
ダミー走査線Yj+1に流れる電流iから移動電荷量Qを算出し、これに基づいて温度補償を行うようにしたが、本発明はこれに限定されるものではなく、液晶層18に印加される電圧を検出する方法としても把握することができる。 Calculates the moving charge quantity Q from the current i flowing through the dummy scanning line Yj + 1, but to perform the temperature compensation based on this, the present invention is not limited thereto, is applied to the liquid crystal layer 18 voltage can be grasped as a method for detecting that. すなわち、液晶表示パネル10の構造上、液晶層18に印加される電圧を直接検出することは不可能であるが、液晶表示パネル10を構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出し、 That is, the structure of the liquid crystal display panel 10, it is not possible to detect the voltage applied to the liquid crystal layer 18 directly, in the selection period of one scanning line constituting the liquid crystal display panel 10, scanning of the one detecting a current flowing through the line,
検出された電流を当該選択期間中積分した電荷量に基づいて液晶層18の電圧を求めることができる。 It can be obtained a voltage of the liquid crystal layer 18 of the detected current based on the amount of charge integrated during the selected period. こうして求めた電圧は、温度補償ばかりでなく、正側の選択電圧(V0)と負側の選択電圧(V5)のアンバランスを補正するために用いてもよい。 Thus determined voltage is not only the temperature compensation may be used to correct the unbalance of the positive-side selection voltage (V0) and the negative side of the selection voltage (V5).

【0122】また、本実施形態にかかる液晶表示装置では、各液晶画素を駆動するスイッチング素子の構成について、主にTFD素子を例にとって簡単に説明したが、 [0122] In the liquid crystal display device according to the present embodiment, the configuration of the switching element for driving each liquid crystal pixel, but primarily briefly described the TFD element as an example,
薄膜トランジスタ(TFT:Thin Film Transistor)などの3端子型TFT素子で液晶画素を駆動する液晶表示装置に適用しても構わない。 A thin film transistor (TFT: Thin Film Transistor) may be applied to a liquid crystal display device for driving a liquid crystal pixel at 3-terminal type TFT element such.

【0123】 [0123]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
走査線に流れる電流を直接検出し、検出された電流に基づいて、液晶層に印加される実効電圧を調整するようにしたので、液晶表示パネルの温度変化に伴い液晶の特性変化が直接反映される電流に基づいて温度補償制御を行うことができる。 Detecting a current flowing in the scan line directly, on the basis of the detected current, since to adjust the effective voltage applied to the liquid crystal layer, changes in characteristics of the liquid crystal with temperature change of the liquid crystal display panel is reflected directly it is possible to perform the temperature compensation control based on that current. これにより、正確な温度補償を行うことができるので、環境温度が変化しても常に最大コントラストを維持することが可能となる。 Thus, it is possible to perform accurate temperature compensation, it is possible to environmental temperature always maintained maximum contrast vary.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 (a)は、TFD素子を適用した液晶パネル用基板の1画素分についてのレイアウトを示す平面図であり、(b)は、そのA−A線の断面図である。 1 (a) is a plan view showing the layout of one pixel of the liquid crystal panel substrate according to the TFD elements, (b) are cross-sectional view of the line A-A.

【図2】 他のTFD素子の構造を示す断面図である。 2 is a sectional view showing the structure of another TFD elements.

【図3】 (a)は、他のTFD素子を適用した液晶パネル用基板の1画素分についてのレイアウトを示す平面図であり、(b)は、そのB−B線の断面図である。 3 (a) is a plan view showing the layout of one pixel of the liquid crystal panel substrate according to the other of the TFD elements, (b) are cross-sectional view of line B-B.

【図4】 本発明の実施形態にかかる液晶表示装置の要部構成を示すブロック図である。 4 is a block diagram showing a main configuration of a liquid crystal display device according to an embodiment of the present invention.

【図5】 液晶表示パネルの構成を示す部分破断斜視図である。 5 is a partial cutaway perspective view showing a liquid crystal display panel structure.

【図6】 走査信号駆動回路の詳細構成を示すブロック図である。 6 is a block diagram showing a detailed configuration of the scanning signal drive circuit.

【図7】 同走査信号駆動回路におけるデータ取り込み動作を示すタイミングチャートである。 7 is a timing chart illustrating the data capture operations in the scanning signal drive circuit.

【図8】 同走査信号駆動回路に供給されるパラレルデータD0、D1と出力電圧との関係を示す図である。 8 is a diagram showing the relationship between the parallel data D0, D1 and the output voltage supplied to the scanning signal drive circuit.

【図9】 各出力電圧の大小関係を示す図である。 9 is a diagram showing the magnitude of the output voltage.

【図10】 データ信号駆動回路の詳細構成を示すブロック図である。 10 is a block diagram showing a detailed configuration of a data signal drive circuit.

【図11】 駆動制御回路の詳細構成を示すブロック図である。 11 is a block diagram showing a detailed configuration of the drive control circuit.

【図12】 液晶駆動電圧制御回路の詳細構成を示すブロック図である。 12 is a block diagram showing a detailed configuration of the liquid crystal drive voltage control circuit.

【図13】 電流検出回路とその周辺構成の一例を示す回路図である。 13 is a circuit diagram showing an example of the current detection circuit and its peripheral configuration.

【図14】 電流検出回路とその周辺構成の他の例を示す回路図である。 14 is a circuit diagram showing another example of the current detection circuit and its peripheral configuration.

【図15】 積分回路および比較回路の回路図である。 15 is a circuit diagram of an integrating circuit and a comparator circuit.

【図16】 積分回路および比較回路の動作を示すタイミングチャートである。 16 is a timing chart showing the operation of the integration circuit and a comparison circuit.

【図17】 液晶表示装置の駆動動作を示すタイミングチャートである。 17 is a timing chart showing a driving operation of the liquid crystal display device.

【図18】 液晶表示パネルを適用した電子機器の一例たる液晶プロジェクタの構成を示す断面図である。 18 is a sectional view showing a which is an example of a liquid crystal projector configuration of an electronic apparatus to which the liquid crystal display panel.

【図19】 液晶表示パネルを適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。 19 is a front view showing the structure of which is an example personal computer of an electronic apparatus to which the liquid crystal display panel.

【図20】 液晶表示パネルを適用した電子機器の一例たるページャの構成を示す分解斜視図である。 Figure 20 is an exploded perspective view showing a which is an example pager configuration of an electronic apparatus to which the liquid crystal display panel.

【符号の説明】 DESCRIPTION OF SYMBOLS

10・・・液晶表示パネル X1〜Xi・・・データ線 Y1〜Yj・・・走査線 Yj+1・・・ダミー走査線 16・・・画素領域(画素) 18・・・液晶層 20、40・・・TFD素子 22・・・第1金属膜(第1金属) 24・・・酸化膜(絶縁体) 26・・・第2金属膜(第2金属) 30・・・素子アレイ基板 32・・・対向基板 36、45・・・画素電極 100・・・走査信号駆動回路 110・・・データ信号駆動回路 120・・・駆動制御回路 130・・・電源回路 140・・・液晶駆動電圧調整回路(実効電圧調整手段) 141・・・電流検出回路(電流検出手段) 142・・・積分回路(積分値生成手段) 143・・・比較回路(比較手段) 144・・・制御信号生成回路(調整手段) 10 ... liquid crystal display panel X1~Xi ... data line Y1~Yj ... scanning line Yj + 1 ... dummy scanning lines 16 ... pixel region (pixel) 18 ... liquid crystal layer 20 and 40 ... TFD element 22 ... first metal layer (first metal) 24: oxidized film (insulator) 26 ... second metal film (second metal) 30 ... the element array substrate 32, · the counter substrate 36, 45 ... pixel electrode 100 ... scanning signal driving circuit 110 ... the data signal driving circuit 120 ... drive control circuit 130 ... power supply circuit 140 ... liquid crystal driving voltage regulator circuit (effective voltage adjustment means) 141 ... current detection circuit (current detecting means) 142 ... integration circuit (integrator value generating means) 143 ... comparison circuit (comparison means) 144 ... control signal generating circuit (adjustment means)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NA16 NA36 NA45 NA80 NC02 NC22 NC23 NC25 NC26 NC28 NC38 NC39 NC47 NC57 NC58 NC63 ND02 ND45 ND52 ND58 NE03 NG02 5C006 AA15 AA22 AC11 AF13 AF42 AF46 AF51 AF53 AF64 AF71 AF81 BB17 BC03 BC07 BC13 BF03 BF04 BF14 BF16 BF24 BF25 BF26 BF37 BF43 BF46 EC11 FA19 FA54 FA56 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 2H093 NA16 NA36 NA45 NA80 NC02 NC22 NC23 NC25 NC26 NC28 NC38 NC39 NC47 NC57 NC58 NC63 ND02 ND45 ND52 ND58 NE03 NG02 5C006 AA15 AA22 AC11 AF13 AF42 AF46 AF51 AF53 AF64 AF71 AF81 BB17 BC03 BC07 BC13 BF03 BF04 BF14 BF16 BF24 BF25 BF26 BF37 BF43 BF46 EC11 FA19 FA54 FA56

Claims (11)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 液晶層に印加する実効電圧を複数の走査信号および複数のデータ信号で制御することにより所望の表示を行う液晶表示パネルを備えた液晶表示装置の液晶印加電圧の補償方法において、 前記液晶表示パネルを構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出する検出過程と、 検出された電流に基づいて、前記液晶層に印加する実効電圧を調整する調整過程とを備えたことを特徴とする液晶表示装置の液晶印加電圧の補償方法。 1. A compensation method of the liquid crystal application voltage of the liquid crystal display device having a liquid crystal display panel to perform a desired display by controlling the effective voltage applied to the liquid crystal layer in the plurality of scan signals and a plurality of data signals, in the selection period of one scanning line constituting the liquid crystal display panel to adjust a detection step of detecting a current flowing in the one scan line, based on the detected current, the effective voltage applied to the liquid crystal layer compensation method of the liquid crystal application voltage of the liquid crystal display device which is characterized in that an adjustment process.
  2. 【請求項2】 前記液晶表示パネルは温度補償のためのダミー走査線を備えており、前記検出過程では所定温度における前記ダミー走査線に流れる電流を検出し、前記調整過程では、検出された前記電流を積分して得た電荷量と前記所定温度において予め設定された基準値に基づいて前記液晶層に印加する実効電圧を調整することを特徴とする請求項1に記載の液晶表示装置の液晶印加電圧の補償方法。 Wherein said liquid crystal display panel includes a dummy scanning line for temperature compensation, wherein in the detection step detects a current flowing through the dummy scan lines at a predetermined temperature, the adjustment process, said detected liquid crystal in the liquid crystal display device according to claim 1, characterized in that adjusting the effective voltage applied to the liquid crystal layer based on the preset reference value and the charge amount obtained by integrating the current at the predetermined temperature compensation method of the applied voltage.
  3. 【請求項3】 複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、 前記ダミー走査線の選択期間において、当該ダミー走査線に流れる電流を検出する電流検出手段と、 前記電流検出手段によって検出された電流に基づいて、 3. A plurality of scan lines and the dummy scan lines, and a plurality of data lines, and each of the scanning lines and the dummy scan lines and the pixel electrodes formed in a matrix corresponding to intersections of the data lines and a switching element, a liquid crystal display panel having a liquid crystal layer which is connected in series with the pixel electrode, in the selection period of the dummy scanning lines, a current detecting means for detecting a current flowing through the dummy scan lines, the current detecting based on the detected current by means,
    前記液晶層に印加する実効電圧を調整する実効電圧調整手段とを備えたことを特徴とする液晶表示装置。 The liquid crystal display device characterized by comprising an effective voltage adjustment means for adjusting the effective voltage applied to the liquid crystal layer.
  4. 【請求項4】 前記実効電圧調整手段は、 前記電流検出手段によって検出された電流からの積分値を生成する積分値生成手段と、 前記積分値を予め定められた基準値と比較する比較手段と、 前記比較手段の比較結果に基づいて、前記液晶層に印加する実効電圧を調整する調整手段とを備えたことを特徴とする請求項3に記載の液晶表示装置。 Wherein said effective voltage adjusting means includes a comparator means for comparing the integrated value generating means for generating an integrated value of the detected current by said current detecting means, a predetermined reference value of the integral value , based on the comparison result of the comparing means, the liquid crystal display device according to claim 3, characterized in that an adjusting means for adjusting the effective voltage applied to the liquid crystal layer.
  5. 【請求項5】 前記実効電圧調整手段は、走査信号の選択電圧を調整することを特徴とする請求項3または4に記載の液晶表示装置。 Wherein said effective voltage adjusting means, a liquid crystal display device according to claim 3 or 4, characterized in that to adjust the selection voltage of the scanning signal.
  6. 【請求項6】 前記実効電圧調整手段は、データ信号の電圧を調整することを特徴とする請求項3または4に記載の液晶表示装置。 Wherein said effective voltage adjusting means, a liquid crystal display device according to claim 3 or 4, characterized in that for adjusting the voltage of the data signal.
  7. 【請求項7】 複数の走査線およびダミー走査線と、複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルと、 前記各走査線およびダミー走査線に走査信号を供給する走査信号駆動回路と、前記ダミー走査線の選択期間において、予め定められたデータ信号を前記各データ線に供給するデータ信号駆動回路と、 前記ダミー走査線の選択期間において、当該ダミー走査線に流れる電流を検出する電流検出回路と、 この電流検出回路によって検出される電流を前記ダミー走査線の選択期間中積分して電荷量を求める積分回路と、 この積分回路によって求めた電荷量を、データ 7. A plurality of scanning lines and the dummy scan lines, and a plurality of data lines, and each of the scanning lines and the dummy scan lines and the pixel electrodes formed in a matrix corresponding to intersections of the data lines and a switching element, a liquid crystal display panel having a liquid crystal layer which is connected in series with the pixel electrode, and the scanning signal driving circuit for supplying scanning signals to the each scanning line and the dummy scan lines, the selection period of the dummy scanning lines in a data signal driving circuit for supplying a data signal predetermined for the respective data lines in the selection period of the dummy scan lines, a current detection circuit for detecting a current flowing through the dummy scan lines, the current detection circuit an integrating circuit for determining the amount of charge current is integrated during the selection period of the dummy scanning lines are detected by a charge amount calculated by the integrating circuit, the data 号に応じて予め定められた基準電荷量と比較する比較回路と、 この比較回路の比較結果に基づいて、前記電荷量と前記基準電荷量とが等しくなるように前記走査信号または前記データ信号のうち少なくとも一方の電圧を調整する電圧調整回路とを備えたことを特徴とする液晶表示装置。 A comparator circuit for comparing the reference charge amount predetermined in accordance with the item, based on the comparison result of the comparison circuit, the scanning signal or the data signal as said reference charge amount and the charge amount is equal among liquid crystal display device characterized by comprising a voltage adjustment circuit for adjusting at least one voltage.
  8. 【請求項8】 前記スイッチング素子は、2端子型非線形素子であることを特徴とする請求項3乃至7いずれか1項に記載の液晶表示装置。 Wherein said switching element is a liquid crystal display device according to any one of claims 3 to 7, characterized in that a two-terminal nonlinear element.
  9. 【請求項9】 前記2端子型非線形素子は、第1導電体−絶縁体−第2導電体からなるTFD素子であることを特徴とする請求項8記載の液晶表示装置。 Wherein said two-terminal type nonlinear element, the first conductor - insulator - liquid crystal display device according to claim 8, characterized in that a TFD element made of the second conductor.
  10. 【請求項10】 請求項3乃至9のいずれか1項に記載の液晶表示装置を備えたことを特徴とする電子機器。 10. An electronic apparatus comprising the liquid crystal display device according to any one of claims 3 to 9.
  11. 【請求項11】 複数の走査線およびダミー走査線と、 11. A plurality of scan lines and the dummy scan lines,
    複数のデータ線と、前記各走査線およびダミー走査線と前記各データ線の交差領域に対応してマトリクス状に形成された画素電極とスイッチング素子とを備え、前記画素電極に直列接続される液晶層を有する液晶表示パネルにおいて前記液晶層に印加される電圧を検出する液晶層の電圧検出方法であって、 前記液晶表示パネルを構成する一の走査線の選択期間において、当該一の走査線に流れる電流を検出し、 検出された電流を当該選択期間中積分した電荷量に基づいて前記液晶層の電圧を求めることを特徴とする液晶層の電圧検出方法。 Comprising a plurality of data lines, wherein the respective scanning lines and the dummy scan lines and the data lines pixel electrodes and switching elements formed in a matrix corresponding to intersections of the liquid crystal which is connected in series with the pixel electrode a voltage detection method for a liquid crystal layer for detecting a voltage applied to the liquid crystal layer in the liquid crystal display panel having a layer, in the selection period of one scanning line constituting the liquid crystal display panel, on the one scan line voltage detecting method of the liquid crystal layer for detecting the current, and obtains the voltage of the liquid crystal layer on the basis of the detected current on the amount of charge integrated during the selection period to flow.
JP25903198A 1998-09-11 1998-09-11 Voltage detection method for a liquid crystal display device, an electronic apparatus and a liquid crystal layer Expired - Fee Related JP3648999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25903198A JP3648999B2 (en) 1998-09-11 1998-09-11 Voltage detection method for a liquid crystal display device, an electronic apparatus and a liquid crystal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25903198A JP3648999B2 (en) 1998-09-11 1998-09-11 Voltage detection method for a liquid crystal display device, an electronic apparatus and a liquid crystal layer

Publications (2)

Publication Number Publication Date
JP2000089198A true JP2000089198A (en) 2000-03-31
JP3648999B2 JP3648999B2 (en) 2005-05-18

Family

ID=17328386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25903198A Expired - Fee Related JP3648999B2 (en) 1998-09-11 1998-09-11 Voltage detection method for a liquid crystal display device, an electronic apparatus and a liquid crystal layer

Country Status (1)

Country Link
JP (1) JP3648999B2 (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091945B2 (en) 2002-04-03 2006-08-15 Seiko Epson Corporation Drive circuit for electro-optical device, method of driving electro-optical device, electro-optical apparatus, and electronic appliance
US8314783B2 (en) * 2004-12-01 2012-11-20 Ignis Innovation Inc. Method and system for calibrating a light emitting device display
US8890220B2 (en) 2001-02-16 2014-11-18 Ignis Innovation, Inc. Pixel driver circuit and pixel circuit having control circuit coupled to supply voltage
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
USRE45291E1 (en) 2004-06-29 2014-12-16 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US9134825B2 (en) 2011-05-17 2015-09-15 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9153172B2 (en) 2004-12-07 2015-10-06 Ignis Innovation Inc. Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage
US9373645B2 (en) 2005-01-28 2016-06-21 Ignis Innovation Inc. Voltage programmed pixel circuit, display system and driving method thereof
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9472138B2 (en) 2003-09-23 2016-10-18 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9633597B2 (en) 2006-04-19 2017-04-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US9818376B2 (en) 2009-11-12 2017-11-14 Ignis Innovation Inc. Stable fast programming scheme for displays
US9842889B2 (en) 2014-11-28 2017-12-12 Ignis Innovation Inc. High pixel density array architecture
US9934725B2 (en) 2013-03-08 2018-04-03 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US10163996B2 (en) 2003-02-24 2018-12-25 Ignis Innovation Inc. Pixel having an organic light emitting diode and method of fabricating the pixel
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10204540B2 (en) 2015-10-26 2019-02-12 Ignis Innovation Inc. High density pixel pattern

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890220B2 (en) 2001-02-16 2014-11-18 Ignis Innovation, Inc. Pixel driver circuit and pixel circuit having control circuit coupled to supply voltage
US7091945B2 (en) 2002-04-03 2006-08-15 Seiko Epson Corporation Drive circuit for electro-optical device, method of driving electro-optical device, electro-optical apparatus, and electronic appliance
US10163996B2 (en) 2003-02-24 2018-12-25 Ignis Innovation Inc. Pixel having an organic light emitting diode and method of fabricating the pixel
US9472138B2 (en) 2003-09-23 2016-10-18 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US10089929B2 (en) 2003-09-23 2018-10-02 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
USRE47257E1 (en) 2004-06-29 2019-02-26 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
USRE45291E1 (en) 2004-06-29 2014-12-16 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
US8314783B2 (en) * 2004-12-01 2012-11-20 Ignis Innovation Inc. Method and system for calibrating a light emitting device display
US9153172B2 (en) 2004-12-07 2015-10-06 Ignis Innovation Inc. Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage
US9728135B2 (en) 2005-01-28 2017-08-08 Ignis Innovation Inc. Voltage programmed pixel circuit, display system and driving method thereof
US9373645B2 (en) 2005-01-28 2016-06-21 Ignis Innovation Inc. Voltage programmed pixel circuit, display system and driving method thereof
US10127860B2 (en) 2006-04-19 2018-11-13 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US9633597B2 (en) 2006-04-19 2017-04-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US9818376B2 (en) 2009-11-12 2017-11-14 Ignis Innovation Inc. Stable fast programming scheme for displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9134825B2 (en) 2011-05-17 2015-09-15 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US10249237B2 (en) 2011-05-17 2019-04-02 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US9224954B2 (en) 2011-08-03 2015-12-29 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US10079269B2 (en) 2011-11-29 2018-09-18 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9818806B2 (en) 2011-11-29 2017-11-14 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9934725B2 (en) 2013-03-08 2018-04-03 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
US9831462B2 (en) 2013-12-25 2017-11-28 Ignis Innovation Inc. Electrode contacts
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US9842889B2 (en) 2014-11-28 2017-12-12 Ignis Innovation Inc. High pixel density array architecture
US10170522B2 (en) 2014-11-28 2019-01-01 Ignis Innovations Inc. High pixel density array architecture
US10204540B2 (en) 2015-10-26 2019-02-12 Ignis Innovation Inc. High density pixel pattern

Also Published As

Publication number Publication date
JP3648999B2 (en) 2005-05-18

Similar Documents

Publication Publication Date Title
US8564523B2 (en) Shift register and liquid crystal display having the same
KR100427518B1 (en) Data line driving circuit of electro-optical panel, control method thereof, electro-optical device, and electronic apparatus
US5841410A (en) Active matrix liquid crystal display and method of driving the same
US7106321B2 (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
US7050028B2 (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
CN1169108C (en) Method for driving display, driving circuit therefor, display, and electronic apparatus
KR100557359B1 (en) Liquid crystal display device
KR100741891B1 (en) Circuit for driving for liquid crystal display device
US6873312B2 (en) Liquid crystal display apparatus, driving method therefor, and display system
US6166714A (en) Displaying device
KR0171938B1 (en) Liquid crystal display device
EP0986045A1 (en) Driving ciruit for transflective liquid crystal display
US20010024183A1 (en) Liquid crystal display device
US8836621B2 (en) Liquid crystal display apparatus, driving method for same, and driving circuit for same
JP3675826B2 (en) Driver error correction in the flat panel display
US20060201931A1 (en) Touch sensible display device, and driving apparatus and method thereof
US20040017341A1 (en) Drive circuit, electro-optical device and driving method thereof
US5926161A (en) Liquid crystal panel and liquid crystal display device
KR960009443B1 (en) Drive circuit for display apparatus
KR100693957B1 (en) Liquid crystal display device
KR100941557B1 (en) Display device and electronic apparatus
KR100433325B1 (en) Image signal compensation circuit for liquid crystal display, compensation method therefor, liquid crystal display, and electronic apparatus
US5748171A (en) Liquid crystal display
US6791523B2 (en) Electro-optical panel, method for driving the same, electro-optical device, and electronic equipment
US6104370A (en) Apparatus and method of driving active matrix liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees