JP3643088B2 - データスライサ - Google Patents
データスライサ Download PDFInfo
- Publication number
- JP3643088B2 JP3643088B2 JP2002113795A JP2002113795A JP3643088B2 JP 3643088 B2 JP3643088 B2 JP 3643088B2 JP 2002113795 A JP2002113795 A JP 2002113795A JP 2002113795 A JP2002113795 A JP 2002113795A JP 3643088 B2 JP3643088 B2 JP 3643088B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- circuit
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線信号等の受信信号を２値化するデータスライサに関するものである。
【０００２】
【従来の技術】
ＦＳＫ等の変調方式の無線信号を受信する受信ブロック図の一例を図１８に示す。アンテナより入力された受信ＲＦ信号はＬＮＡ１０１により増幅される。その後ミキサ１０２にてローカル信号１０３とミキシングされ、ＩＦ信号に変換される。ＩＦ信号はＢＰＦ（帯域通過フィルター）１０４にて希望波以外の周波数成分を減衰させる。ＢＰＦより出力されたＩＦ信号はリミッタアンプかＡＧＣ回路１０５にて出力振幅を一定にされ、出力される。この出力は２分岐され、１つは復調回路用ミキサ１０６に入力される。もう１つは移相回路１０７に入力され、９０°移相を回転させる。移相回路１０７の出力とアンプ１０５の出力を復調用ミキサ１０６に入力し乗算することによりアナログ復調信号が出力される。アナログ復調信号に含まれる乗算により発生する高周波信号やキャリア成分はＬＰＦ（低域通過フィルター）１０８にて除去される。このＬＰＦ１０８のアナログ復調出力はデータスライサ回路１０９にて２値化される。
【０００３】
図１９は積分回路を用いた従来のデータスライサ回路の一例である。復調器２０２から出力される復調信号は２つに分岐され一方はコンパレータ２０３に入力され、もう一方はＬＰＦ２０４に入力されＡＣ成分を除去されＤＣ成分のみを出力する。このＬＰＦ出力はコンパレータのもう一方の入力に接続されている。コンパレータでは復調信号と復調信号のＤＣ電圧成分の電圧比較を行うことで復調信号の２値化が行われる。
【０００４】
図２０は微分回路を用いた従来のデータスライサ回路の一例である。復調器２１２から出力される復調信号は微分回路２１２に入力され、この微分回路出力の正負の出力がコンパレータに入力されることにより２値化が行われる。
【０００５】
図２１は復調信号のＭＡＸホールド値、ＭＩＮホールド値を利用した従来のデータスライサ回路の一例である。復調信号はＭＡＸ値検出回路２１４にて最大ピーク値を、ＭＩＮ値検出回路２１５にて最小ピーク値を記憶する。このピーク値は加算回路２１６にて足し算され、アンプ２１７にて１／２される。以上の動作によりアンプ２１７は（ＭＡＸピーク＋ＭＩＮピーク）／２を出力し、コンパレータ２１８に入力される。コンパレータ２１８はアンプ出力２１７の出力と復調信号電圧の大小を比較することで２値化が行われる。
【０００６】
【発明が解決しようとする課題】
無線通信プロトコルでは受信側電源投入直後等の同期が確立していない待ち受け状態が存在する。この待ち受け状態においては送信側の信号出力タイミングを受信側は予想できない。また、無線通信のパケットデータの先頭にはプリアンブルという２値化を行うために使われるデータが存在するがプリアンブルの極端に少なくほとんどプリアンブルの機能を果たさない無線規格も存在する。送受信を行うためには、以上のような条件において送信された呼び出し信号を受信する必要があり、このときデータスライサに求められる性能は以下の３つである。
（１）急激な信号レベルのドリフトに対してスライスレベルはこの変化に追随する必要がある。
（２）連続［１］や連続［０］ビットがあった場合にはスライスレベルが追随してはならない。
（３）ノイズによるＢＥＲ（ビット誤り率）の影響が少ない。
【０００７】
図１９で構成された従来のデータスライサにおいてスライスレベルが低周波成分に大きく追随するように設計されている場合は、ＤＣ成分の急激な変化にも追随することができるが、連続［１］や連続［０］ビットなどのデータが長期間あった場合、この連続［１］や連続［０］ビットが低周波成分とみなされてしまい、図２２のように連続ビットにスライスレベルが大きく追随してしまうため、ノイズによる影響を大きく受けてしまい、ＢＥＲの悪化を招く。この逆に低周波成分に対する追随が少なくするように設計した場合には、ノイズによる影響を受けにくくなりＢＥＲは良くすることが可能ではあるが、その場合、精度良く信号のＤＣ電圧を検出することが必要になる。しかしＤＣ電圧の検出には問題点が存在し、復調器への入力信号が存在しない場合における復調器の出力ＤＣレベルと、復調器に入力される信号が存在する場合における復調器のＤＣレベルとは異なるため、ＴＤＭＡ（Time Division Multiple Access）やＦＨホッピング方式等、送受信が時分割されているような方式においては復調器より出力されるＤＣレベルの入力信号の有無による急激な変動が発生する。ＤＣ成分の変化に対しあまり追随しない場合、図２３のようにスライスレベルは最適な値として設定されないため、結果として正確に２値化することはできなくなる。
【０００８】
図２０で構成されたデータスライサのように微分回路を用い信号電圧変化の傾き符号により２値化を行う方法については、ヒステリシスコンパレータを用い、復調信号電圧変化量が一定以上あれば２値化を行うことにする等の工夫により上記▲１▼と▲２▼の問題を解決することができる。しかしながらこの方式にはノイズの影響を受けた場合の影響が大きい。例えば図２４のように連続［１］や連続［０］の信号を２値化している途中にノイズの影響を受けてエラーが発生した場合、残りの連続［１］や連続［０］は反転した出力が出てしまい、次に入力データの［１］と［０］が反転するときまでこの状態が維持されてしまい、結果としてＢＥＲが悪化するという欠点がある。
【０００９】
図２１で構成されたデータスライサのように信号のＭＡＸ、ＭＩＮピーク値を記憶するような方式においては上記（１）、（２）、（３）を満足させることが可能であるが、無線通信等の用途においては問題が生じる。第１のケースは、図１８に示すように無線受信機にはチャンネル選択用フィルターや復調後のＬＰＦがあり、この周波数特性により復調信号の高周波成分と低周波成分では復調振幅に違いが生じてしまう、あるいは送信信号側で送信スプリアス抑圧のためにＬＰＦがあるので、高周波成分と低周波成分では復調振幅に違いが生じることにより本来必要な閾値を得られなくなる場合が存在するということである。例えば、復調信号がまず［１０１０］等の高周波成分の次に［１１１１］等の低周波成分である場合についてはＭＩＮホールド値は高周波成分のときのＭＩＮ電圧値であり、ＭＡＸホールド値は低周波成分のＭＡＸ電圧値になる。ＭＩＮホールド値とＭＡＸホールド値の中間電圧を閾値とした場合本来の目標である閾値電圧よりずれて設定されてしまうことになる。この閾値を用いて高周波成分の復調データを２値化するとエラーが生じてしまう可能性がある。また第２のケースは希望信号を受信以前に隣接チャンネル等の妨害信号が到来してしまった場合に本来必要な閾値が得られなくなるということである。隣接チャンネル妨害信号を受信した場合における復調信号のＤＣ電圧は希望波を受信した場合と異なる。このため隣接チャンネル妨害信号の受信中にＭＡＸホールドやＭＩＮホールドを行うと本来の目標である閾値電圧よりずれて設定されてしまうことになる。この閾値を用いて高周波成分の復調データを２値化するとエラーが生じてしまう可能性がある（図２５参照）。
【００１０】
これらの問題を改善するために、従来の技術であれば、プリアンブル期間中にスライスレベルを決定し、スライスレベル決定以降についてはスライスレベルと入力信号ＤＣレベルを固定することで精度の良いデータスライサを実現するということが考えられていた。しかしながらこの方式に必要なのはプリアンブルのみを確実に捕らえることである。プリアンブル入力タイミングの予測は送信側と受信側の同期が完全にとれているような状態であれば可能であるが、待ち受け時については同期がとれていないため予測できない。さらにプリアンブルの期間が短い場合には難度が高まる。
【００１１】
この解決手段として入力信号レベルを検知する手段を持ち、この信号検知出力を基準にしてタイミングを予測するという方法が考えられるが、信号検知回路に到達する隣接チャンネル妨害信号レベルが希望信号の最小受信レベルより大きければ、信号検知回路は隣接妨害信号により誤動作するので希望信号の入力タイミングが判定できなくなる問題が発生する。
【００１２】
本発明は、上記問題点に鑑みなされたものであり、その目的は、受信後復調された信号を精度良く２値化することのできるデータスライサを提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題を解決するため、本発明のデータスライサは、パケットヘッダーとそれより後に送られるユーザーデータとを有するパケットデータを受信して得られた復調信号を２値化するデータスライサにおいて、パケットヘッダーのデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従する浮動スライスレベル方式のスライサ回路と、残りのパケットデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従しない固定スライスレベル方式のスライサ回路とを備えたことを特徴としている。
【００１４】
上記の構成により、複数のデータスライサ方式を保有し、重畳されたデータを持つパケットヘッダーにのみ、ＤＣ成分の急激な変化に追随可能な浮動スライスレベルを用いた方式を適用することで、待ち受け時において入力信号の到来するタイミングが不特定の場合についても２値化を可能とする。また、パケットヘッダー受信中に入力信号のＤＣ電圧が安定するため、パケットヘッダー以降については、急激なＤＣ電圧の変化を考慮する必要のないＢＥＲの良いデータスライス方式を採用する。それゆえ、精度の良い２値化を行うことができる。
【００１５】
また、本発明のデータスライサは、上記の構成に加えて、固定スライス方式データスライス処理の初期閾値を決定する初期閾値作成回路を有し、上記初期閾値作成回路は、上記固定スライスレベル方式のスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成することを特徴としている。
【００１６】
上記の構成により、パケットヘッダー以降に使用するスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成する。言い換えれば、上記初期閾値作成回路は、上記パケットヘッダーの復調信号以前に存在している復調信号出力を無視して初期閾値を決定する。それゆえ、上記の構成による効果に加えて、精度の良いスライスレベルを決定することができる。
【００１７】
また、本発明のデータスライサは、上記の構成に加えて、上記初期閾値作成回路は、パケットヘッダーにおける復調振幅のＭＡＸ電圧とＭＩＮ電圧の中点を閾値とすることを特徴としている。
【００１８】
上記の構成により、パケットヘッダーにおける復調信号のＭＩＮピークとＭＡＸピークレベルを検出しこの中点を閾値とする。それゆえ、上記の構成による効果に加えて、より正確に２値化できるスライスレベルを得ることができる。
【００１９】
また、本発明のデータスライサは、上記の構成に加えて、上記初期閾値作成回路は、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータが送られるＩＤデータ区間における復調信号を積分して得られた値を閾値とすることを特徴としている。
【００２０】
上記の構成により、周波数成分をカットして入力信号のＤＣ成分のみを取り出し、これをスライスレベルとして使用することができる。それゆえ、上記の構成による効果に加えて、より正確に２値化できるスライスレベルを得ることができる。
【００２１】
また、本発明のデータスライサは、上記の構成に加えて、復調信号を格納するものであって、パケットヘッダーにおける全復調信号のデータ量を超えない量のデータを格納するシフトレジスタを備え、上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成することを特徴としている。
【００２２】
上記の構成により、パケットヘッダー以前の復調データは押し出されてデータとしてシフトレジスタに格納できなくなり、パケットヘッダーの復調データのみを格納できる。それゆえ、上記の構成による効果に加えて、より正確な初期閾値を作成することができる。
【００２３】
また、本発明のデータスライサは、上記の構成に加えて、復調信号が入力され、スライスレベルを作成する閾値作成回路と、固定データ長ごとにおける、上記閾値作成回路により作成されたスライスレベルを格納するシフトレジスタとを備え、上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成することを特徴としている。
【００２４】
上記の構成により、復調信号がスライスレベル作成回路に入力され、固定データ長ごとにおけるスライスレベルの演算結果がシフトレジスタに格納され、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、上記初期閾値作成回路においてこのデータを元にして初期閾値が作成される。
【００２５】
上記シフトレジスタに記憶されているスライスレベルのデータ量は、パケットデータ長÷固定データ長である。
【００２６】
この構成によれば、入力される復調データの固定データ長分ごとの演算結果をシフトレジスタに格納するため、シフトレジスタのビット数を増やす必要が無くなる。それとともに、レジスタのデータ格納数をパケットデータ長÷固定データ長とすることで、パケットヘッダー以前の演算結果は押し出されてデータとして格納されない。
【００２７】
このシフトレジスタに記憶されたデータを用いて閾値を決めることにより、パケットヘッダーの復調信号のみを元にして閾値を作成したことになる。それゆえ、上記の構成による効果に加えて、より正確な初期閾値を作成することができる。
【００２８】
また、本発明のデータスライサは、上記の構成に加えて、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータを検出するＩＤ検出回路を備え、上記ＩＤ検出回路の出力に基づき、ＩＤデータ検出直後のデータ以降のデータに対してはスライス方式を固定スライスレベル方式に切り替えて２値化を行うことを特徴としている。
【００２９】
上記の構成により、ＩＤデータを検知した後にスライス方式を切り替えるので、スライス方式切り替えのタイミングをより正確に行うことができるようになる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できる。
【００３０】
また、本発明のデータスライサは、上記の構成に加えて、パケットヘッダーの初めから終わりまでを受信するのに要する時間であるパケットヘッダー受信時間を記憶するパケットヘッダー時間記憶部を備え、パケットデータの受信開始から、上記パケットヘッダー時間記憶部に記憶されたパケットヘッダー受信時間だけ経過すると、スライス方式を固定スライスレベル方式に切り替えて２値化を行うことを特徴としている。
【００３１】
すなわち、待ち受け状態の場合はスライス方式を切り替えることをしないが、その他の送受信の同期がとれておりパケット信号の入力タイミングが予想可能な場合についてはパケットヘッダーの終了時間を予想することができるので、その予想タイミングでスライス方式を切り替えることができる。
【００３２】
上記の構成により、待ち受け状態ではパケットの入力されるタイミングが予想できないが、入力信号はＩＤデータのみのパケットが来るため、スライス方式を切り替える必要は生じない。
【００３３】
一方、待ち受け状態から一旦ＩＤデータを受信できれば、このＩＤデータの送信タイミングが判明するため、送信側と受信側の同期がとれる。送信側と受信側の同期がとれている間は、パケットデータの受信開始からＩＤデータの受信終了までの時間がわかり、ＩＤデータの受信終了時刻がわかるので、ＩＤデータを検知せずとも、パケットデータの受信開始からＩＤデータの受信終了までの特定時間経過後にスライス方式を切り替えることで、パケットヘッダー終了時点でスライス方式を切り替えることができる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できる。
【００３４】
また、本発明のデータスライサは、上記の構成に加えて、一定時間内における復調信号の変化量を検出する変化量検出回路と、上記変化量検出回路により検出された復調信号の変化量の変化の傾きの正負の値を判定する符号判定回路とを備え、上記符号判定回路により判定された正負の値に応じて復調信号を２値化することを特徴としている。
【００３５】
上記の構成により、２値化を行う基準が、電圧変化の傾きの符号であるため、基本的に入力信号のＤＣレベルに依存せずに信号を２値化することができる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できる。
【００３６】
また、本発明のデータスライサは、上記の構成に加えて、ＭＡＸ電圧より信号電圧が高くなった場合は、ＭＡＸ電圧を、信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧を、ＭＡＸ電圧から固定値を引いた値になるように更新し、ＭＩＮ電圧より信号電圧が下がった場合は、ＭＩＮ電圧を信号電圧と同じ電圧になるように更新し、ＭＡＮ電圧を、ＭＩＸ電圧に上記固定値を加えた値になるように更新し、閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し、信号電圧と閾値レベルとを比較することにより２値化を行うことを特徴としている。
【００３７】
上記の構成により、ＭＡＸ電圧より信号電圧が高くなった場合はＭＡＸ電圧を信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧より信号電圧が下がった場合はＭＩＮ電圧を信号電圧と同じ電圧になるように更新するような動作を行い、かつ、ＭＡＸ電圧とＭＩＮ電圧は常に一定電位差を保つように設定される。そして、閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し信号電圧と閾値レベルを比較する。それゆえ、上記の構成による効果に加えて、フィルターの影響により高周波成分のデータの振幅と低周波成分のデータの振幅が違う場合においても、その影響を抑えて、より正確な２値化が行える。またこのことにより、入力信号のＤＣレベルの急激な変動があったとしても、その影響を抑えて、より正確な２値化が行える。
【００３８】
また、本発明のデータスライサは、上記の構成に加えて、復調信号が入力され、その入力信号の低周波成分と高周波成分との振幅差を縮める振幅抑圧回路と、上記振幅抑圧回路の出力信号の電圧が最大制限値より大きいまたは最小制限値より小さい場合に、それぞれ制限値を超えた分の電圧値だけ、上記振幅抑圧回路への入力信号を減少させるオフセットキャンセル部とを備え、上記振幅抑圧回路の出力の正負の符号により２値化を行うことを特徴としている。
【００３９】
例えば、入力信号を振幅抑圧回路に入力することでフィルターの影響による低周波成分データと高周波成分データの振幅差を縮める。次に、振幅抑圧回路の出力信号の電圧が最大制限値より大きいまたは最小制限値より小さければ、それぞれ制限値を超えた量に応じた値をオフセットキャンセル回路から出力する。オフセットキャンセル回路出力を積分した値を入力信号電圧にフィードバックして加算する。この加算器出力の正負の符号により２値化を行う。
【００４０】
それゆえ、上記の構成による効果に加えて、入力信号のＤＣレベルの急激な変動があったとしても、その影響を抑えて、より正確な２値化が行える。
【００４１】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１７に基づいて説明すれば、以下の通りである。
【００４２】
図１は、本発明に関わる入力パケットデータの一例である。パケットデータは、プリアンブルデータと、重畳されたＩＤデータと、その他のデータから構成されている。プリアンブルデータと、それに続くＩＤデータとによって、パケットヘッダーが構成されている。ＩＤデータは、所定の同じデータが繰り返されており、ＩＤデータは、送信側を特定するためのデータ（ＩＤ）である。その他のデータの中に、通信したい具体的な内容が入っている。
【００４３】
受信側が電源をＯＮした直後等の同期未成立時において送信側から送付されてくるパケットデータは、プリアンブルデータとＩＤデータのみからなる。送信側信号のＩＤを受信側が認識を行うと、送信側の送信タイミングが判明するので、受信側の動作タイミングを送信側と合わせる。図には示していないが、ＩＤの受信後に受信側は送信側に、パケットデータを受けたことを知らせる信号を送付する。この信号を送信側が受信することにより送受信側の同期がとれる。同期成立以降については一定時間間隔でパケットの送受信が行われる。
【００４４】
図２に示すデータスライサ７０１は、本発明に係るデータスライサの一例である。データスライサ７０１は、浮動スライスレベル方式データスライサ７０２、固定スライスレベル方式データスライサ７０３、スイッチ７０４を備えている。復調回路（図示せず）で復調された信号は浮動スライスレベル方式データスライサ７０２と固定スライスレベル方式データスライサ７０３とに入力される。図３に示すように、データスライサ出力選択用のスイッチ７０４の切り替えにより、パケットヘッダーに対しては、浮動データスライス方式を行った２値化出力結果を選択し、他のパケットデータ部に対しては、固定データスライス方式を行った２値化出力結果を選択する。
【００４５】
図４に示すデータスライサ８０１は、本発明に係るデータスライサの一例である。データスライサ８０１は、浮動スライスレベル方式データスライサ８０２、固定スライスレベル方式データスライサ８０３、スライスレベル作成回路８０４スイッチ８０５を備えている。復調回路で復調された信号は３つに分岐され、浮動スライスレベル方式データスライサ８０２と固定スライスレベル方式データスライサ８０３とスライスレベル作成回路８０４とに入力される。スライスレベル作成回路８０４にて、パケットヘッダーの復調信号を用いて閾値を作成する。ここで作成された閾値は固定スライスレベル方式のデータスライサ８０３の初期閾値として使用される。データスライサ出力選択用のスイッチ８０５の切り替えにより、パケットヘッダーに対しては、浮動データスライス方式を行った２値化出力結果を選択し、他のパケットデータ部分に対しては、固定データスライス方式を行った２値化出力結果を選択する。
【００４６】
上記スライスレベル作成回路は、上記初期閾値を作成するための初期閾値作成回路を有することができる。その具体例については次に述べる。
【００４７】
図５は、本発明に係るデータスライサに用いられる初期閾値作成回路の一例における動作説明図である。スライスレベルは、パケットヘッダーにおける復調データのＭＡＸ（最大値）ホールド値、ＭＩＮ（最小値）ホールド値を記憶しホールド値以上の値が入力されれば更新していく。閾値をＭＡＸホールド値、ＭＩＮホールド値の中点とすることで精度の良いスライスレベルができる。
【００４８】
図６は、本発明に係るデータスライサに用いられる初期閾値作成回路の一例における動作説明図である。スライスレベルは、パケットヘッダーにおける復調データを積分して得たものである。ＬＰＦ（低域通過フィルター）でＡＣ成分を減衰させても同じ効果がある。
【００４９】
図７は、本発明に係るデータスライサの一例である。データスライサ１１０１は、浮動スライスレベル方式データスライサ１１０２、固定スライスレベル方式データスライサ１１０３、記憶回路１１０４、初期閾値作成回路１１０５、スイッチ１１０６、スイッチ１１０７を備えている。データスライサ１１０１においては、復調信号は３つに分岐され、それぞれ浮動スライス方式データスライサ１１０２、記憶回路（シフトレジスタ）１１０４、固定スライスレベル方式データスライサ１１０３に接続される。記憶回路１１０４はシフトレジスタのような構成になっており、入力されたデータは順次格納されていくが、一定以上の量のデータが入力されると古いデータを順に消去していくような動作を行う。初期閾値作成回路１１０５は、記憶回路１１０４のデータを読み取り、閾値を演算により求める。
【００５０】
復調信号をデータスライサ１１０１に入力すると、待ち受け状態やパケットヘッダーにおいては浮動スライスレベル方式データスライサ１１０２で２値化を行う。パケットヘッダーの２値化が終了したら、データスライサ方式切替信号１１０８が初期閾値作成回路１１０５を動作させ、スイッチ１１０６をＯＮ、スイッチ１１０７を２側に切り替える信号を発生する。このとき記憶回路１１０４に格納されているデータはパケットヘッダーに相当する復調データのみになる。このデータを用いて初期閾値を作成し、固定スライスレベル方式データスライサの初期スライスレベルとする。このことにより、パケットヘッダー以降のデータについては固定スライスレベル方式データスライサによって２値化を行うことができる。
【００５１】
図８は、本発明に係るデータスライサに関するブロック図の一例である。データスライサ１２０１は、浮動スライスレベル方式データスライサ１２０２、固定スライスレベル方式データスライサ１２０３、閾値作成回路１２０４、カウンタ１２０５、記憶回路１２０６、レジスタデータ演算回路１２０７、スイッチ１２０９を備えている。データスライサ１２０１においては、復調信号は閾値作成回路１２０４に入力され閾値データが出力される。カウンタ１２０５は固定時間ごとにこの閾値作成回路１２０４をリセットする。リセットする直前にスイッチ１２１０がＯＮとなることで、記憶回路１２０６に閾値データが格納される。つまり記憶回路１２０６には、カウンタ１２０５で設定された固定時間ごとの閾値データが格納されることになる。記憶回路１２０６はシフトレジスタ構造になっており、格納されるデータの量は、
（パケットヘッダーのデータ）÷（カウンタの時間内に処理されるデータ数）
とする。レジスタデータ演算回路１２０７では、記憶回路１２０６に保持されているデータのみについて演算を行い、閾値結果を出力する。データスライサ方式切替信号１２０８が出力された時点でスイッチ１２１１がＯＮになり、固定データスライサ１２０３に初期閾値として入力される。このとき記憶回路１２０６に保持されているデータは、パケットヘッダーに相当する復調データを元にして閾値を計算したデータとなっている。またデータスライサ出力切り替え用のスイッチ１２０９がデータスライサ方式切替信号１２０８により切り替わるので、パケットヘッダー以降のデータについては固定スライスレベル方式データスライサによって２値化を行うことができる。
【００５２】
図９は、本発明に係るスライス方式を切り替える手段を示すブロック図の一例である。データスライサ１３０１は、浮動スライスレベル方式データスライサ１３０２、固定スライスレベル方式データスライサ１３０３、スライスレベル作成回路１３０４、スイッチ１３０６を備えている。データスライサ８０１（図４参照）と同様のデータスライサ１３０１において、復調信号は、浮動スライスレベル方式データスライサ１３０２とスライスレベル作成回路１３０４と固定スライスレベル方式データスライサ１３０３とに接続・入力されている。データスライサ出力切り替え用のスイッチ１３０６は、初めは１側を選択している。ＩＤ検出回路１３０５はデータスライサ１３０１の出力を常に観測しており、ＩＤデータに等しいと思われる出力があれば、データスライサ出力切り替え用のスイッチ１３０６が２側を選択するように制御する。このことにより、パケットヘッダーとそれ以外のパケットデータとで、使用するデータスライス方式を切り替えることができる。動作説明図を図１０に示す。
【００５３】
図１１は、本発明に係るスライス方式を切り替える手段を示すブロック図の一例である。データスライサ１５０１は、浮動スライスレベル方式データスライサ１５０２、固定スライスレベル方式データスライサ１５０３、初期閾値作成回路１５０４、カウンタ回路（パケットヘッダー時間記憶部）１５０５、ＡＮＤ回路１５０６、スイッチ１５０７を備えている。カウンタ回路１５０５は待ち受け状態が終了すれば動作を開始し、設定時間ごとにリセットされる。このとき、この設定時間が、パケットヘッダーの送付に要する時間に一致するように設定されていれば、常にパケットヘッダーが終了した時点でカウンタ回路１５０５がリセットされることになる。このリセットのタイミングにおいてスイッチ１５０７にてデータスライサ方式の切り替えを行うことにより、パケットヘッダーとそれ以外のパケットデータとで、使用するデータスライス方式を切り替えることができる。動作説明図を図１２に示す。
【００５４】
図１３は、本発明に係るデータスライサにおける浮動スライスレベルデータスライサ回路のブロック図の一例である。復調信号は符号判定回路１７０１と変化量判定回路１７０２に入力される。変化量判定回路１７０２は、復調信号出力の変化が一定値以上あればＨ（ハイ）出力を出力する。符号判定回路１７０１では、信号変化の傾きの正負を判定し、ＨかＬ（ロー）を出力する。符号判定回路１７０１と変化量判定回路１７０２の出力がＮＡＮＤ回路１７０３に入力されることで２値化を行う。動作図を図１４に示す。
【００５５】
図１５は、本発明に係るデータスライサにおける浮動スライスレベルデータスライサ回路ブロック図の一例である。復調信号は、比較回路１９０１とコンパレータ１９０５とに入力される。比較回路１９０１では、ＭＩＮ，ＭＡＸデータ記憶回路１９０３に記憶されているＭＩＮ値やＭＡＸ値と入力信号電圧とを比較する。電圧比較の結果はＭＩＮ，ＭＡＸ値更新回路１９０２に入力される。ＭＩＮ，ＭＡＸ値更新回路１９０２では、比較回路１９０１の結果より３通りに場合分けが行われる。
▲１▼入力電圧＞ＭＡＸ値ならばＭＡＸ値を更新してＭＡＸ値＝入力電圧とする。ＭＩＮ値はＭＡＸ値−任意の固定値とする。
▲２▼ＭＩＮ値≦入力電圧≦ＭＡＸ値ならばＭＩＮ値とＭＡＸ値は更新しない。
▲３▼入力電圧＜ＭＩＮ値ならばＭＩＮ値を更新してＭＩＮ値＝入力電圧とする。ＭＡＸ値はＭＩＮ ＭＩＮ，ＭＡＸ値更新回路１９０２値＋任意の固定値とする。
【００５６】
ＭＩＮ，ＭＡＸ値更新回路１９０２は、更新したＭＩＮ値とＭＡＸ値をＭＩＮ，ＭＡＸデータ記憶回路１９０３へ入力する。このＭＩＮ値、ＭＡＸ値の値は閾値演算回路１９０４に入力される。閾値演算回路ではこのＭＩＮ値とＭＡＸ値を用い、例えば
閾値＝（ＭＩＮ＋ＭＡＸ）／２
などの演算を行い、閾値演算結果をコンパレータ１９０５に入力する。コンパレータ１９０５では、閾値と入力信号の電圧比較を行い、２値化を行う。動作図を図１６に示す。
【００５７】
図１７は、本発明に係るデータスライサにおける浮動スライスレベルデータスライサ回路ブロック図の一例である。オフセット検出回路２１０３、積分回路２１０４、および積分回路２１０４の出力を引き算する加算器回路２１０１によって、オフセットキャンセル部が構成されている。復調信号はまず加算器回路２１０１に入力される。加算器回路２１０１においては、復調信号と積分器出力（復調信号のＤＣオフセットキャンセル電圧）が加算される。なお、実際には、同図に示すようにオフセット分だけ電圧を引き算することになる。加算器回路２１０１の出力は振幅抑圧回路２１０２に入力される。振幅抑圧回路２１０２は振幅の大きい信号についてはゲインを低くし、振幅の小さい信号に対してはゲインを大きくして出力する。振幅抑圧回路２１０２の出力は、コンパレータ２１０５とオフセット検出回路２１０３とに分岐される。オフセット検出回路２１０３においては、振幅抑圧回路出力の信号電圧がある一定電圧範囲内になければ、この電圧範囲を超える電圧値に応じた電圧を発生する。この電圧値を積分回路２１０４に通すことにより、入力信号電圧のＤＣオフセット値が作成される。このループの作用により、すなわちこのＤＣオフセット値を入力信号電圧から引き算することにより、振幅抑圧回路２１０２の出力は常にＤＣオフセットがキャンセルされた状態になる。コンパレータ２１０５では、入力された電圧の符号の正負を判定し、２値化を行う。
【００５８】
このように、本実施の形態においては、パケットヘッダーのスライス方式としては、固定の閾値を持つ必要のない浮動スライスレベル方式を採用し、入力信号ＤＣ電圧の急激な変化があった場合でも２値化を可能とする。一方、パケットヘッダー以降の部分については、復調信号ＤＣ電圧が安定した状態であるので、固定スライスレベル方式を採用して精度の良い２値化を行う。希望信号受信中は急激なＤＣ電圧の変化が生じないため、パケットヘッダーの信号電圧を元にスライスレベルを決定することで精度の良い閾値を得ることができる。浮動スライスレベル方式から固定スライスレベル方式への切り替えはパケットヘッダーの２値化終了時期に行うことで、重畳されていないパケットヘッダー以外のデータの２値化精度を高めることができる。パケットヘッダーが重畳されたデータであるため、浮動スライス回路の基本的な欠点であるＢＥＲ特性が良くないという点は誤り訂正を行うことでカバーすることができる。以上のことにより、トータルとして実質的にＢＥＲの良いデータスライサを得ることができる。
【００５９】
なお、本発明に係るデータスライサは、送受信を交互に行うＴＤＭＡ方式やＦＨ方式等の無線方式でかつパケット内に複数種のデータが含まれておりかつパケットのヘッダー部にはプリアンブルと送受信の同期を合わせる役割もになう重畳されたＩＤデータが配置されておりかつこのパケットヘッダー長は決まっておりかつこのパケットの送付時間間隔が待ち受け状態を除いては予想可能でありかつ待ち受け状態時に受信するパケットはプリアンブルと重畳されたＩＤデータのみであるようなパケットデータを変調して作成された変調信号を復調してできたアナログ復調波形をデジタル２値化整形するデータスライサにおいて、このデータスライサが複数のスライス回路を持ちパケットヘッダーのスライス方式は固定の閾値を持つ必要がない浮動スライスレベル方式データスライサ回路を採用しパケットヘッダー以降については閾値が急激な電圧の変化に追随しないタイプの固定スライスレベル方式データスライサ回路に切り替えるように構成してもよい。
【００６０】
上記の構成によれば、パケットヘッダーのデータについてはＤＣ電圧の変動に対し追従する浮動スライスレベル方式を採用し、残りのパケットデータについては固定スライスレベル方式を採用し、固定スライス方式の初期スライスレベルについてはパケットヘッダーの区間における復調データを用いて作成し、スライス方式の切り替えを精度良く行うことにより復調信号を精度良く２値化することができる。
【００６１】
また、本発明に係るデータスライサは、上記構成において、固定スライス方式データスライサ回路の初期閾値を決定する初期閾値作成回路を有し、初期閾値作成回路はパケットヘッダーの復調信号以前に存在している復調信号出力を無視して初期閾値を決定するように構成してもよい。
【００６２】
また、本発明に係るデータスライサは、上記構成において、初期閾値作成回路はパケットヘッダーにおける復調振幅のＭＡＸ電圧とＭＩＮ電圧の中点とするように構成してもよい。
【００６３】
また、本発明に係るデータスライサは、上記構成において、初期閾値作成回路はＩＤデータ区間における復調信号を積分して得られた値とするように構成してもよい。
【００６４】
また、本発明に係るデータスライサは、上記構成において、初期閾値作成回路は、復調データを格納するシフトレジスタを有し、このシフトレジスタに格納できるデータ量はパケットヘッダーにおける全復調データ量を超えず、スライス方式を切り替える時点の前後においてこのパケットヘッダーに格納されたシフトレジスタの値を読み取り、このデータを元にして初期閾値を作成するように構成してもよい。
【００６５】
また、本発明に係るデータスライサは、上記構成において、初期閾値作成回路は復調データがスライスレベル作成回路に入力され、固定データ長ごとにおけるスライスレベルの演算結果をシフトレジスタに格納し、スライス方式を切り替える時点の前後においてこのパケットヘッダーに格納されたシフトレジスタの値（記憶されているスライスレベルのデータ量はパケットデータ長÷固定データ長）を読み取り、このデータを元にして初期閾値を作成するように構成してもよい。
【００６６】
また、本発明に係るデータスライサは、上記構成において、リアルタイムにＩＤデータを検出する手段を持つＩＤ検出回路より送られてくるＩＤ検出回路の出力によりスライス方式を切り替え、ＩＤデータ検出直後のデータ以降のデータに対してはスライス方式を切り替えて２値化を行うように構成してもよい。
【００６７】
また、本発明に係るデータスライサは、上記構成において、パケットの入力されるタイミングが予想できない待ち受け状態の場合はスライス方式を切り替えることをしないが、その他の送受信の同期がとれておりパケット信号の入力タイミングが予想可能な場合についてはパケットヘッダーの終了時間を予想することができるのでその予想タイミングでスライス方式を切り替えるように構成してもよい。
【００６８】
また、本発明に係るデータスライサは、上記構成において、一定時間内における復調信号の変化量を検出する回路があり、この変化量がある一定値を超えた場合においてその傾きの正負の値により２値化を行うように構成してもよい。
【００６９】
また、本発明に係るデータスライサは、上記構成において、ＭＡＸ電圧とＭＩＮ電圧は常に一定電位差を保つように設定されており、ＭＡＸ電圧より信号電圧が高くなった場合はＭＡＸ電圧を信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧より信号電圧が下がった場合はＭＩＮ電圧を信号電圧と同じ電圧になるように更新するような動作を行い、閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し、信号電圧と閾値レベルを比較することにより２値化を行うように構成してもよい。
【００７０】
また、本発明に係るデータスライサは、上記構成において、信号の振幅差を抑えるための振幅抑圧回路オフセットを検出し出力するフィードバック回路とフィードバック回路の出力を信号に加える加算回路と加算回路出力信号の正負により２値化を行うコンパレータを備えたように構成してもよい。
【００７１】
【発明の効果】
以上のように、本発明のデータスライサは、パケットヘッダーのデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従する浮動スライスレベル方式のスライサ回路と、残りのパケットデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従しない固定スライスレベル方式のスライサ回路とを備えた構成である。
【００７２】
これにより、待ち受け時において入力信号の到来するタイミングが不特定の場合についても２値化を可能とする。また、パケットヘッダー受信中に入力信号のＤＣ電圧が安定するため、パケットヘッダー以降については、急激なＤＣ電圧の変化を考慮する必要のないＢＥＲの良いデータスライス方式を採用する。それゆえ、精度の良い２値化を行うことができるという効果を奏する。
【００７３】
また、本発明のデータスライサは、上記の構成に加えて、固定スライス方式データスライス処理の初期閾値を決定する初期閾値作成回路を有し、上記初期閾値作成回路は、上記固定スライスレベル方式のスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成する構成である。
【００７４】
これにより、パケットヘッダー以降に使用するスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成する。それゆえ、上記の構成による効果に加えて、精度の良いスライスレベルを決定することができるという効果を奏する。
【００７５】
また、本発明のデータスライサは、上記の構成に加えて、上記初期閾値作成回路は、パケットヘッダーにおける復調振幅のＭＡＸ電圧とＭＩＮ電圧の中点を閾値とする構成である。
【００７６】
これにより、パケットヘッダーにおける復調信号のＭＩＮピークとＭＡＸピークレベルを検出しこの中点を閾値とする。それゆえ、上記の構成による効果に加えて、より正確に２値化できるスライスレベルを得ることができるという効果を奏する。
【００７７】
また、本発明のデータスライサは、上記の構成に加えて、上記初期閾値作成回路は、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータが送られるＩＤデータ区間における復調信号を積分して得られた値を閾値とする構成である。
【００７８】
これにより、周波数成分をカットして入力信号のＤＣ成分のみを取り出し、これをスライスレベルとして使用することができる。それゆえ、上記の構成による効果に加えて、より正確に２値化できるスライスレベルを得ることができるという効果を奏する。
【００７９】
また、本発明のデータスライサは、上記の構成に加えて、復調信号を格納するものであって、パケットヘッダーにおける全復調信号のデータ量を超えない量のデータを格納するシフトレジスタを備え、上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成する構成である。
【００８０】
これにより、パケットヘッダー以前の復調データは押し出されてデータとしてシフトレジスタに格納できなくなり、パケットヘッダーの復調データのみを格納できる。それゆえ、上記の構成による効果に加えて、より正確な初期閾値を作成することができるという効果を奏する。
【００８１】
また、本発明のデータスライサは、上記の構成に加えて、復調信号が入力され、スライスレベルを作成する閾値作成回路と、固定データ長ごとにおける、上記閾値作成回路により作成されたスライスレベルを格納するシフトレジスタとを備え、上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成する構成である。
【００８２】
これにより、このシフトレジスタに記憶されたデータを用いて閾値を決めることにより、パケットヘッダーの復調信号のみを元にして閾値を作成したことになる。それゆえ、上記の構成による効果に加えて、より正確な初期閾値を作成することができるという効果を奏する。
【００８３】
また、本発明のデータスライサは、上記の構成に加えて、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータを検出するＩＤ検出回路を備え、上記ＩＤ検出回路の出力に基づき、ＩＤデータ検出直後のデータ以降のデータに対してはスライス方式を固定スライスレベル方式に切り替えて２値化を行う構成である。
【００８４】
これにより、ＩＤデータを検知した後にスライス方式を切り替えるので、スライス方式切り替えのタイミングをより正確に行うことができるようになる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できるという効果を奏する。
【００８５】
また、本発明のデータスライサは、上記の構成に加えて、パケットヘッダーの初めから終わりまでを受信するのに要する時間であるパケットヘッダー受信時間を記憶するパケットヘッダー時間記憶部を備え、パケットデータの受信開始から、上記パケットヘッダー時間記憶部に記憶されたパケットヘッダー受信時間だけ経過すると、スライス方式を固定スライスレベル方式に切り替えて２値化を行う構成である。
【００８６】
これにより、ＩＤデータを検知せずとも、パケットデータの受信開始からＩＤデータの受信終了までの特定時間経過後にスライス方式を切り替えることで、パケットヘッダー終了時点でスライス方式を切り替えることができる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できるという効果を奏する。
【００８７】
また、本発明のデータスライサは、上記の構成に加えて、一定時間内における復調信号の変化量を検出する変化量検出回路と、上記変化量検出回路により検出された復調信号の変化量の変化の傾きの正負の値を判定する符号判定回路とを備え、上記符号判定回路により判定された正負の値に応じて復調信号を２値化する構成である。
【００８８】
これにより、２値化を行う基準が、電圧変化の傾きの符号であるため、基本的に入力信号のＤＣレベルに依存せずに信号を２値化することができる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できるという効果を奏する。
【００８９】
また、本発明のデータスライサは、上記の構成に加えて、ＭＡＸ電圧より信号電圧が高くなった場合は、ＭＡＸ電圧を、信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧を、ＭＡＸ電圧から固定値を引いた値になるように更新し、ＭＩＮ電圧より信号電圧が下がった場合は、ＭＩＮ電圧を信号電圧と同じ電圧になるように更新し、ＭＡＮ電圧を、ＭＩＸ電圧に上記固定値を加えた値になるように更新し、閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し、信号電圧と閾値レベルとを比較することにより２値化を行う構成である。
【００９０】
これにより、ＭＡＸ電圧とＭＩＮ電圧は常に一定電位差を保つように設定される。それゆえ、上記の構成による効果に加えて、フィルターの影響により高周波成分のデータの振幅と低周波成分のデータの振幅が違う場合においても、その影響を抑えて、より正確な２値化が行えるという効果を奏する。またこのことにより、入力信号のＤＣレベルの急激な変動があったとしても、その影響を抑えて、より正確な２値化が行えるという効果を奏する。
【００９１】
また、本発明のデータスライサは、上記の構成に加えて、復調信号が入力され、その入力信号の低周波成分と高周波成分との振幅差を縮める振幅抑圧回路と、上記振幅抑圧回路の出力信号の電圧が最大制限値より大きいまたは最小制限値より小さい場合に、それぞれ制限値を超えた分の電圧値だけ、上記振幅抑圧回路への入力信号を減少させるオフセットキャンセル部とを備え、上記振幅抑圧回路の出力の正負の符号により２値化を行う構成である。
【００９２】
それゆえ、上記の構成による効果に加えて、入力信号のＤＣレベルの急激な変動があったとしても、その影響を抑えて、より正確な２値化が行えるという効果を奏する。
【図面の簡単な説明】
【図１】パケットデータの一例を示す図である。
【図２】データスライサの構成例を示すブロック図である。
【図３】データスライサの切り替え動作例を示す図である。
【図４】データスライサの構成例を示すブロック図である。
【図５】初期閾値作成回路の動作を説明する図である。
【図６】初期閾値作成回路の動作を説明する図である。
【図７】データスライサの構成例を示すブロック図である。
【図８】データスライサの構成例を示すブロック図である。
【図９】データスライサの構成例を示すブロック図である。
【図１０】図９に示すデータスライサの切り替え動作例を示す図である。
【図１１】データスライサの構成例を示すブロック図である。
【図１２】図１１に示すデータスライサの切り替え動作例を示す図である。
【図１３】浮動スライスレベル方式データスライサの構成例を示すブロック図である。
【図１４】図１３に示す浮動スライスレベル方式データスライサの動作例を示す図である。
【図１５】浮動スライスレベル方式データスライサの構成例を示すブロック図である。
【図１６】図１５に示す浮動スライスレベル方式データスライサの動作例を示す図である。
【図１７】浮動スライスレベル方式データスライサの構成例を示すブロック図である。
【図１８】無線受信回路の構成例を示すブロック図である。
【図１９】従来のデータスライサ回路の構成例を示すブロック図である。
【図２０】従来のデータスライサ回路の構成例を示すブロック図である。
【図２１】従来のデータスライサ回路の構成例を示すブロック図である。
【図２２】従来のデータスライサの動作例を示す図である。
【図２３】従来のデータスライサの動作例を示す図である。
【図２４】従来のデータスライサの動作例を示す図である。
【図２５】従来のデータスライサの動作例を示す図である。
【符号の説明】
７０１ データスライサ
７０２ 浮動スライスレベル方式データスライサ
７０３ 固定スライスレベル方式データスライサ
７０４ スイッチ
８０１ データスライサ
８０２ 浮動スライスレベル方式データスライサ
８０３ 固定スライスレベル方式データスライサ
８０４ スライスレベル作成回路
８０５ スイッチ
１１０１ データスライサ
１１０２ 浮動スライスレベル方式データスライサ
１１０３ 固定スライスレベル方式データスライサ
１１０４ 記憶回路
１１０５ 初期閾値作成回路
１１０６ スイッチ
１１０７ スイッチ
１１０８ データスライサ方式切替信号
１２０１ データスライサ
１２０２ 浮動スライスレベル方式データスライサ
１２０３ 固定スライスレベル方式データスライサ
１２０４ 閾値作成回路
１２０５ カウンタ
１２０６ 記憶回路
１２０７ レジスタデータ演算回路
１２０８ データスライサ方式切替信号
１２０９、１２１０、１２１１ スイッチ
１３０１ データスライサ
１３０２ 浮動スライスレベル方式データスライサ
１３０３ 固定スライスレベル方式データスライサ
１３０４ スライスレベル作成回路
１３０５ ＩＤ検出回路
１３０６ スイッチ
１５０１ データスライサ
１５０２ 浮動スライスレベル方式データスライサ
１５０３ 固定スライスレベル方式データスライサ
１５０４ 初期閾値作成回路
１５０５ カウンタ回路（パケットヘッダー時間記憶部）
１５０６ ＡＮＤ回路
１５０７ スイッチ
１７０１ 符号判定回路
１７０２ 変化量判定回路
１７０３ ＮＡＮＤ回路
１９０１ 比較回路
１９０２ ＭＩＮ，ＭＡＸ値更新回路
１９０３ ＭＩＮ，ＭＡＸデータ記憶回路
１９０４ 閾値演算回路
１９０５ コンパレータ
２１０１ 加算器回路
２１０２ 振幅抑圧回路
２１０３ オフセット検出回路
２１０４ 積分回路
２１０５ コンパレータ
【発明の属する技術分野】
本発明は、無線信号等の受信信号を２値化するデータスライサに関するものである。
【０００２】
【従来の技術】
ＦＳＫ等の変調方式の無線信号を受信する受信ブロック図の一例を図１８に示す。アンテナより入力された受信ＲＦ信号はＬＮＡ１０１により増幅される。その後ミキサ１０２にてローカル信号１０３とミキシングされ、ＩＦ信号に変換される。ＩＦ信号はＢＰＦ（帯域通過フィルター）１０４にて希望波以外の周波数成分を減衰させる。ＢＰＦより出力されたＩＦ信号はリミッタアンプかＡＧＣ回路１０５にて出力振幅を一定にされ、出力される。この出力は２分岐され、１つは復調回路用ミキサ１０６に入力される。もう１つは移相回路１０７に入力され、９０°移相を回転させる。移相回路１０７の出力とアンプ１０５の出力を復調用ミキサ１０６に入力し乗算することによりアナログ復調信号が出力される。アナログ復調信号に含まれる乗算により発生する高周波信号やキャリア成分はＬＰＦ（低域通過フィルター）１０８にて除去される。このＬＰＦ１０８のアナログ復調出力はデータスライサ回路１０９にて２値化される。
【０００３】
図１９は積分回路を用いた従来のデータスライサ回路の一例である。復調器２０２から出力される復調信号は２つに分岐され一方はコンパレータ２０３に入力され、もう一方はＬＰＦ２０４に入力されＡＣ成分を除去されＤＣ成分のみを出力する。このＬＰＦ出力はコンパレータのもう一方の入力に接続されている。コンパレータでは復調信号と復調信号のＤＣ電圧成分の電圧比較を行うことで復調信号の２値化が行われる。
【０００４】
図２０は微分回路を用いた従来のデータスライサ回路の一例である。復調器２１２から出力される復調信号は微分回路２１２に入力され、この微分回路出力の正負の出力がコンパレータに入力されることにより２値化が行われる。
【０００５】
図２１は復調信号のＭＡＸホールド値、ＭＩＮホールド値を利用した従来のデータスライサ回路の一例である。復調信号はＭＡＸ値検出回路２１４にて最大ピーク値を、ＭＩＮ値検出回路２１５にて最小ピーク値を記憶する。このピーク値は加算回路２１６にて足し算され、アンプ２１７にて１／２される。以上の動作によりアンプ２１７は（ＭＡＸピーク＋ＭＩＮピーク）／２を出力し、コンパレータ２１８に入力される。コンパレータ２１８はアンプ出力２１７の出力と復調信号電圧の大小を比較することで２値化が行われる。
【０００６】
【発明が解決しようとする課題】
無線通信プロトコルでは受信側電源投入直後等の同期が確立していない待ち受け状態が存在する。この待ち受け状態においては送信側の信号出力タイミングを受信側は予想できない。また、無線通信のパケットデータの先頭にはプリアンブルという２値化を行うために使われるデータが存在するがプリアンブルの極端に少なくほとんどプリアンブルの機能を果たさない無線規格も存在する。送受信を行うためには、以上のような条件において送信された呼び出し信号を受信する必要があり、このときデータスライサに求められる性能は以下の３つである。
（１）急激な信号レベルのドリフトに対してスライスレベルはこの変化に追随する必要がある。
（２）連続［１］や連続［０］ビットがあった場合にはスライスレベルが追随してはならない。
（３）ノイズによるＢＥＲ（ビット誤り率）の影響が少ない。
【０００７】
図１９で構成された従来のデータスライサにおいてスライスレベルが低周波成分に大きく追随するように設計されている場合は、ＤＣ成分の急激な変化にも追随することができるが、連続［１］や連続［０］ビットなどのデータが長期間あった場合、この連続［１］や連続［０］ビットが低周波成分とみなされてしまい、図２２のように連続ビットにスライスレベルが大きく追随してしまうため、ノイズによる影響を大きく受けてしまい、ＢＥＲの悪化を招く。この逆に低周波成分に対する追随が少なくするように設計した場合には、ノイズによる影響を受けにくくなりＢＥＲは良くすることが可能ではあるが、その場合、精度良く信号のＤＣ電圧を検出することが必要になる。しかしＤＣ電圧の検出には問題点が存在し、復調器への入力信号が存在しない場合における復調器の出力ＤＣレベルと、復調器に入力される信号が存在する場合における復調器のＤＣレベルとは異なるため、ＴＤＭＡ（Time Division Multiple Access）やＦＨホッピング方式等、送受信が時分割されているような方式においては復調器より出力されるＤＣレベルの入力信号の有無による急激な変動が発生する。ＤＣ成分の変化に対しあまり追随しない場合、図２３のようにスライスレベルは最適な値として設定されないため、結果として正確に２値化することはできなくなる。
【０００８】
図２０で構成されたデータスライサのように微分回路を用い信号電圧変化の傾き符号により２値化を行う方法については、ヒステリシスコンパレータを用い、復調信号電圧変化量が一定以上あれば２値化を行うことにする等の工夫により上記▲１▼と▲２▼の問題を解決することができる。しかしながらこの方式にはノイズの影響を受けた場合の影響が大きい。例えば図２４のように連続［１］や連続［０］の信号を２値化している途中にノイズの影響を受けてエラーが発生した場合、残りの連続［１］や連続［０］は反転した出力が出てしまい、次に入力データの［１］と［０］が反転するときまでこの状態が維持されてしまい、結果としてＢＥＲが悪化するという欠点がある。
【０００９】
図２１で構成されたデータスライサのように信号のＭＡＸ、ＭＩＮピーク値を記憶するような方式においては上記（１）、（２）、（３）を満足させることが可能であるが、無線通信等の用途においては問題が生じる。第１のケースは、図１８に示すように無線受信機にはチャンネル選択用フィルターや復調後のＬＰＦがあり、この周波数特性により復調信号の高周波成分と低周波成分では復調振幅に違いが生じてしまう、あるいは送信信号側で送信スプリアス抑圧のためにＬＰＦがあるので、高周波成分と低周波成分では復調振幅に違いが生じることにより本来必要な閾値を得られなくなる場合が存在するということである。例えば、復調信号がまず［１０１０］等の高周波成分の次に［１１１１］等の低周波成分である場合についてはＭＩＮホールド値は高周波成分のときのＭＩＮ電圧値であり、ＭＡＸホールド値は低周波成分のＭＡＸ電圧値になる。ＭＩＮホールド値とＭＡＸホールド値の中間電圧を閾値とした場合本来の目標である閾値電圧よりずれて設定されてしまうことになる。この閾値を用いて高周波成分の復調データを２値化するとエラーが生じてしまう可能性がある。また第２のケースは希望信号を受信以前に隣接チャンネル等の妨害信号が到来してしまった場合に本来必要な閾値が得られなくなるということである。隣接チャンネル妨害信号を受信した場合における復調信号のＤＣ電圧は希望波を受信した場合と異なる。このため隣接チャンネル妨害信号の受信中にＭＡＸホールドやＭＩＮホールドを行うと本来の目標である閾値電圧よりずれて設定されてしまうことになる。この閾値を用いて高周波成分の復調データを２値化するとエラーが生じてしまう可能性がある（図２５参照）。
【００１０】
これらの問題を改善するために、従来の技術であれば、プリアンブル期間中にスライスレベルを決定し、スライスレベル決定以降についてはスライスレベルと入力信号ＤＣレベルを固定することで精度の良いデータスライサを実現するということが考えられていた。しかしながらこの方式に必要なのはプリアンブルのみを確実に捕らえることである。プリアンブル入力タイミングの予測は送信側と受信側の同期が完全にとれているような状態であれば可能であるが、待ち受け時については同期がとれていないため予測できない。さらにプリアンブルの期間が短い場合には難度が高まる。
【００１１】
この解決手段として入力信号レベルを検知する手段を持ち、この信号検知出力を基準にしてタイミングを予測するという方法が考えられるが、信号検知回路に到達する隣接チャンネル妨害信号レベルが希望信号の最小受信レベルより大きければ、信号検知回路は隣接妨害信号により誤動作するので希望信号の入力タイミングが判定できなくなる問題が発生する。
【００１２】
本発明は、上記問題点に鑑みなされたものであり、その目的は、受信後復調された信号を精度良く２値化することのできるデータスライサを提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題を解決するため、本発明のデータスライサは、パケットヘッダーとそれより後に送られるユーザーデータとを有するパケットデータを受信して得られた復調信号を２値化するデータスライサにおいて、パケットヘッダーのデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従する浮動スライスレベル方式のスライサ回路と、残りのパケットデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従しない固定スライスレベル方式のスライサ回路とを備えたことを特徴としている。
【００１４】
上記の構成により、複数のデータスライサ方式を保有し、重畳されたデータを持つパケットヘッダーにのみ、ＤＣ成分の急激な変化に追随可能な浮動スライスレベルを用いた方式を適用することで、待ち受け時において入力信号の到来するタイミングが不特定の場合についても２値化を可能とする。また、パケットヘッダー受信中に入力信号のＤＣ電圧が安定するため、パケットヘッダー以降については、急激なＤＣ電圧の変化を考慮する必要のないＢＥＲの良いデータスライス方式を採用する。それゆえ、精度の良い２値化を行うことができる。
【００１５】
また、本発明のデータスライサは、上記の構成に加えて、固定スライス方式データスライス処理の初期閾値を決定する初期閾値作成回路を有し、上記初期閾値作成回路は、上記固定スライスレベル方式のスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成することを特徴としている。
【００１６】
上記の構成により、パケットヘッダー以降に使用するスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成する。言い換えれば、上記初期閾値作成回路は、上記パケットヘッダーの復調信号以前に存在している復調信号出力を無視して初期閾値を決定する。それゆえ、上記の構成による効果に加えて、精度の良いスライスレベルを決定することができる。
【００１７】
また、本発明のデータスライサは、上記の構成に加えて、上記初期閾値作成回路は、パケットヘッダーにおける復調振幅のＭＡＸ電圧とＭＩＮ電圧の中点を閾値とすることを特徴としている。
【００１８】
上記の構成により、パケットヘッダーにおける復調信号のＭＩＮピークとＭＡＸピークレベルを検出しこの中点を閾値とする。それゆえ、上記の構成による効果に加えて、より正確に２値化できるスライスレベルを得ることができる。
【００１９】
また、本発明のデータスライサは、上記の構成に加えて、上記初期閾値作成回路は、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータが送られるＩＤデータ区間における復調信号を積分して得られた値を閾値とすることを特徴としている。
【００２０】
上記の構成により、周波数成分をカットして入力信号のＤＣ成分のみを取り出し、これをスライスレベルとして使用することができる。それゆえ、上記の構成による効果に加えて、より正確に２値化できるスライスレベルを得ることができる。
【００２１】
また、本発明のデータスライサは、上記の構成に加えて、復調信号を格納するものであって、パケットヘッダーにおける全復調信号のデータ量を超えない量のデータを格納するシフトレジスタを備え、上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成することを特徴としている。
【００２２】
上記の構成により、パケットヘッダー以前の復調データは押し出されてデータとしてシフトレジスタに格納できなくなり、パケットヘッダーの復調データのみを格納できる。それゆえ、上記の構成による効果に加えて、より正確な初期閾値を作成することができる。
【００２３】
また、本発明のデータスライサは、上記の構成に加えて、復調信号が入力され、スライスレベルを作成する閾値作成回路と、固定データ長ごとにおける、上記閾値作成回路により作成されたスライスレベルを格納するシフトレジスタとを備え、上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成することを特徴としている。
【００２４】
上記の構成により、復調信号がスライスレベル作成回路に入力され、固定データ長ごとにおけるスライスレベルの演算結果がシフトレジスタに格納され、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、上記初期閾値作成回路においてこのデータを元にして初期閾値が作成される。
【００２５】
上記シフトレジスタに記憶されているスライスレベルのデータ量は、パケットデータ長÷固定データ長である。
【００２６】
この構成によれば、入力される復調データの固定データ長分ごとの演算結果をシフトレジスタに格納するため、シフトレジスタのビット数を増やす必要が無くなる。それとともに、レジスタのデータ格納数をパケットデータ長÷固定データ長とすることで、パケットヘッダー以前の演算結果は押し出されてデータとして格納されない。
【００２７】
このシフトレジスタに記憶されたデータを用いて閾値を決めることにより、パケットヘッダーの復調信号のみを元にして閾値を作成したことになる。それゆえ、上記の構成による効果に加えて、より正確な初期閾値を作成することができる。
【００２８】
また、本発明のデータスライサは、上記の構成に加えて、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータを検出するＩＤ検出回路を備え、上記ＩＤ検出回路の出力に基づき、ＩＤデータ検出直後のデータ以降のデータに対してはスライス方式を固定スライスレベル方式に切り替えて２値化を行うことを特徴としている。
【００２９】
上記の構成により、ＩＤデータを検知した後にスライス方式を切り替えるので、スライス方式切り替えのタイミングをより正確に行うことができるようになる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できる。
【００３０】
また、本発明のデータスライサは、上記の構成に加えて、パケットヘッダーの初めから終わりまでを受信するのに要する時間であるパケットヘッダー受信時間を記憶するパケットヘッダー時間記憶部を備え、パケットデータの受信開始から、上記パケットヘッダー時間記憶部に記憶されたパケットヘッダー受信時間だけ経過すると、スライス方式を固定スライスレベル方式に切り替えて２値化を行うことを特徴としている。
【００３１】
すなわち、待ち受け状態の場合はスライス方式を切り替えることをしないが、その他の送受信の同期がとれておりパケット信号の入力タイミングが予想可能な場合についてはパケットヘッダーの終了時間を予想することができるので、その予想タイミングでスライス方式を切り替えることができる。
【００３２】
上記の構成により、待ち受け状態ではパケットの入力されるタイミングが予想できないが、入力信号はＩＤデータのみのパケットが来るため、スライス方式を切り替える必要は生じない。
【００３３】
一方、待ち受け状態から一旦ＩＤデータを受信できれば、このＩＤデータの送信タイミングが判明するため、送信側と受信側の同期がとれる。送信側と受信側の同期がとれている間は、パケットデータの受信開始からＩＤデータの受信終了までの時間がわかり、ＩＤデータの受信終了時刻がわかるので、ＩＤデータを検知せずとも、パケットデータの受信開始からＩＤデータの受信終了までの特定時間経過後にスライス方式を切り替えることで、パケットヘッダー終了時点でスライス方式を切り替えることができる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できる。
【００３４】
また、本発明のデータスライサは、上記の構成に加えて、一定時間内における復調信号の変化量を検出する変化量検出回路と、上記変化量検出回路により検出された復調信号の変化量の変化の傾きの正負の値を判定する符号判定回路とを備え、上記符号判定回路により判定された正負の値に応じて復調信号を２値化することを特徴としている。
【００３５】
上記の構成により、２値化を行う基準が、電圧変化の傾きの符号であるため、基本的に入力信号のＤＣレベルに依存せずに信号を２値化することができる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できる。
【００３６】
また、本発明のデータスライサは、上記の構成に加えて、ＭＡＸ電圧より信号電圧が高くなった場合は、ＭＡＸ電圧を、信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧を、ＭＡＸ電圧から固定値を引いた値になるように更新し、ＭＩＮ電圧より信号電圧が下がった場合は、ＭＩＮ電圧を信号電圧と同じ電圧になるように更新し、ＭＡＮ電圧を、ＭＩＸ電圧に上記固定値を加えた値になるように更新し、閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し、信号電圧と閾値レベルとを比較することにより２値化を行うことを特徴としている。
【００３７】
上記の構成により、ＭＡＸ電圧より信号電圧が高くなった場合はＭＡＸ電圧を信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧より信号電圧が下がった場合はＭＩＮ電圧を信号電圧と同じ電圧になるように更新するような動作を行い、かつ、ＭＡＸ電圧とＭＩＮ電圧は常に一定電位差を保つように設定される。そして、閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し信号電圧と閾値レベルを比較する。それゆえ、上記の構成による効果に加えて、フィルターの影響により高周波成分のデータの振幅と低周波成分のデータの振幅が違う場合においても、その影響を抑えて、より正確な２値化が行える。またこのことにより、入力信号のＤＣレベルの急激な変動があったとしても、その影響を抑えて、より正確な２値化が行える。
【００３８】
また、本発明のデータスライサは、上記の構成に加えて、復調信号が入力され、その入力信号の低周波成分と高周波成分との振幅差を縮める振幅抑圧回路と、上記振幅抑圧回路の出力信号の電圧が最大制限値より大きいまたは最小制限値より小さい場合に、それぞれ制限値を超えた分の電圧値だけ、上記振幅抑圧回路への入力信号を減少させるオフセットキャンセル部とを備え、上記振幅抑圧回路の出力の正負の符号により２値化を行うことを特徴としている。
【００３９】
例えば、入力信号を振幅抑圧回路に入力することでフィルターの影響による低周波成分データと高周波成分データの振幅差を縮める。次に、振幅抑圧回路の出力信号の電圧が最大制限値より大きいまたは最小制限値より小さければ、それぞれ制限値を超えた量に応じた値をオフセットキャンセル回路から出力する。オフセットキャンセル回路出力を積分した値を入力信号電圧にフィードバックして加算する。この加算器出力の正負の符号により２値化を行う。
【００４０】
それゆえ、上記の構成による効果に加えて、入力信号のＤＣレベルの急激な変動があったとしても、その影響を抑えて、より正確な２値化が行える。
【００４１】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１７に基づいて説明すれば、以下の通りである。
【００４２】
図１は、本発明に関わる入力パケットデータの一例である。パケットデータは、プリアンブルデータと、重畳されたＩＤデータと、その他のデータから構成されている。プリアンブルデータと、それに続くＩＤデータとによって、パケットヘッダーが構成されている。ＩＤデータは、所定の同じデータが繰り返されており、ＩＤデータは、送信側を特定するためのデータ（ＩＤ）である。その他のデータの中に、通信したい具体的な内容が入っている。
【００４３】
受信側が電源をＯＮした直後等の同期未成立時において送信側から送付されてくるパケットデータは、プリアンブルデータとＩＤデータのみからなる。送信側信号のＩＤを受信側が認識を行うと、送信側の送信タイミングが判明するので、受信側の動作タイミングを送信側と合わせる。図には示していないが、ＩＤの受信後に受信側は送信側に、パケットデータを受けたことを知らせる信号を送付する。この信号を送信側が受信することにより送受信側の同期がとれる。同期成立以降については一定時間間隔でパケットの送受信が行われる。
【００４４】
図２に示すデータスライサ７０１は、本発明に係るデータスライサの一例である。データスライサ７０１は、浮動スライスレベル方式データスライサ７０２、固定スライスレベル方式データスライサ７０３、スイッチ７０４を備えている。復調回路（図示せず）で復調された信号は浮動スライスレベル方式データスライサ７０２と固定スライスレベル方式データスライサ７０３とに入力される。図３に示すように、データスライサ出力選択用のスイッチ７０４の切り替えにより、パケットヘッダーに対しては、浮動データスライス方式を行った２値化出力結果を選択し、他のパケットデータ部に対しては、固定データスライス方式を行った２値化出力結果を選択する。
【００４５】
図４に示すデータスライサ８０１は、本発明に係るデータスライサの一例である。データスライサ８０１は、浮動スライスレベル方式データスライサ８０２、固定スライスレベル方式データスライサ８０３、スライスレベル作成回路８０４スイッチ８０５を備えている。復調回路で復調された信号は３つに分岐され、浮動スライスレベル方式データスライサ８０２と固定スライスレベル方式データスライサ８０３とスライスレベル作成回路８０４とに入力される。スライスレベル作成回路８０４にて、パケットヘッダーの復調信号を用いて閾値を作成する。ここで作成された閾値は固定スライスレベル方式のデータスライサ８０３の初期閾値として使用される。データスライサ出力選択用のスイッチ８０５の切り替えにより、パケットヘッダーに対しては、浮動データスライス方式を行った２値化出力結果を選択し、他のパケットデータ部分に対しては、固定データスライス方式を行った２値化出力結果を選択する。
【００４６】
上記スライスレベル作成回路は、上記初期閾値を作成するための初期閾値作成回路を有することができる。その具体例については次に述べる。
【００４７】
図５は、本発明に係るデータスライサに用いられる初期閾値作成回路の一例における動作説明図である。スライスレベルは、パケットヘッダーにおける復調データのＭＡＸ（最大値）ホールド値、ＭＩＮ（最小値）ホールド値を記憶しホールド値以上の値が入力されれば更新していく。閾値をＭＡＸホールド値、ＭＩＮホールド値の中点とすることで精度の良いスライスレベルができる。
【００４８】
図６は、本発明に係るデータスライサに用いられる初期閾値作成回路の一例における動作説明図である。スライスレベルは、パケットヘッダーにおける復調データを積分して得たものである。ＬＰＦ（低域通過フィルター）でＡＣ成分を減衰させても同じ効果がある。
【００４９】
図７は、本発明に係るデータスライサの一例である。データスライサ１１０１は、浮動スライスレベル方式データスライサ１１０２、固定スライスレベル方式データスライサ１１０３、記憶回路１１０４、初期閾値作成回路１１０５、スイッチ１１０６、スイッチ１１０７を備えている。データスライサ１１０１においては、復調信号は３つに分岐され、それぞれ浮動スライス方式データスライサ１１０２、記憶回路（シフトレジスタ）１１０４、固定スライスレベル方式データスライサ１１０３に接続される。記憶回路１１０４はシフトレジスタのような構成になっており、入力されたデータは順次格納されていくが、一定以上の量のデータが入力されると古いデータを順に消去していくような動作を行う。初期閾値作成回路１１０５は、記憶回路１１０４のデータを読み取り、閾値を演算により求める。
【００５０】
復調信号をデータスライサ１１０１に入力すると、待ち受け状態やパケットヘッダーにおいては浮動スライスレベル方式データスライサ１１０２で２値化を行う。パケットヘッダーの２値化が終了したら、データスライサ方式切替信号１１０８が初期閾値作成回路１１０５を動作させ、スイッチ１１０６をＯＮ、スイッチ１１０７を２側に切り替える信号を発生する。このとき記憶回路１１０４に格納されているデータはパケットヘッダーに相当する復調データのみになる。このデータを用いて初期閾値を作成し、固定スライスレベル方式データスライサの初期スライスレベルとする。このことにより、パケットヘッダー以降のデータについては固定スライスレベル方式データスライサによって２値化を行うことができる。
【００５１】
図８は、本発明に係るデータスライサに関するブロック図の一例である。データスライサ１２０１は、浮動スライスレベル方式データスライサ１２０２、固定スライスレベル方式データスライサ１２０３、閾値作成回路１２０４、カウンタ１２０５、記憶回路１２０６、レジスタデータ演算回路１２０７、スイッチ１２０９を備えている。データスライサ１２０１においては、復調信号は閾値作成回路１２０４に入力され閾値データが出力される。カウンタ１２０５は固定時間ごとにこの閾値作成回路１２０４をリセットする。リセットする直前にスイッチ１２１０がＯＮとなることで、記憶回路１２０６に閾値データが格納される。つまり記憶回路１２０６には、カウンタ１２０５で設定された固定時間ごとの閾値データが格納されることになる。記憶回路１２０６はシフトレジスタ構造になっており、格納されるデータの量は、
（パケットヘッダーのデータ）÷（カウンタの時間内に処理されるデータ数）
とする。レジスタデータ演算回路１２０７では、記憶回路１２０６に保持されているデータのみについて演算を行い、閾値結果を出力する。データスライサ方式切替信号１２０８が出力された時点でスイッチ１２１１がＯＮになり、固定データスライサ１２０３に初期閾値として入力される。このとき記憶回路１２０６に保持されているデータは、パケットヘッダーに相当する復調データを元にして閾値を計算したデータとなっている。またデータスライサ出力切り替え用のスイッチ１２０９がデータスライサ方式切替信号１２０８により切り替わるので、パケットヘッダー以降のデータについては固定スライスレベル方式データスライサによって２値化を行うことができる。
【００５２】
図９は、本発明に係るスライス方式を切り替える手段を示すブロック図の一例である。データスライサ１３０１は、浮動スライスレベル方式データスライサ１３０２、固定スライスレベル方式データスライサ１３０３、スライスレベル作成回路１３０４、スイッチ１３０６を備えている。データスライサ８０１（図４参照）と同様のデータスライサ１３０１において、復調信号は、浮動スライスレベル方式データスライサ１３０２とスライスレベル作成回路１３０４と固定スライスレベル方式データスライサ１３０３とに接続・入力されている。データスライサ出力切り替え用のスイッチ１３０６は、初めは１側を選択している。ＩＤ検出回路１３０５はデータスライサ１３０１の出力を常に観測しており、ＩＤデータに等しいと思われる出力があれば、データスライサ出力切り替え用のスイッチ１３０６が２側を選択するように制御する。このことにより、パケットヘッダーとそれ以外のパケットデータとで、使用するデータスライス方式を切り替えることができる。動作説明図を図１０に示す。
【００５３】
図１１は、本発明に係るスライス方式を切り替える手段を示すブロック図の一例である。データスライサ１５０１は、浮動スライスレベル方式データスライサ１５０２、固定スライスレベル方式データスライサ１５０３、初期閾値作成回路１５０４、カウンタ回路（パケットヘッダー時間記憶部）１５０５、ＡＮＤ回路１５０６、スイッチ１５０７を備えている。カウンタ回路１５０５は待ち受け状態が終了すれば動作を開始し、設定時間ごとにリセットされる。このとき、この設定時間が、パケットヘッダーの送付に要する時間に一致するように設定されていれば、常にパケットヘッダーが終了した時点でカウンタ回路１５０５がリセットされることになる。このリセットのタイミングにおいてスイッチ１５０７にてデータスライサ方式の切り替えを行うことにより、パケットヘッダーとそれ以外のパケットデータとで、使用するデータスライス方式を切り替えることができる。動作説明図を図１２に示す。
【００５４】
図１３は、本発明に係るデータスライサにおける浮動スライスレベルデータスライサ回路のブロック図の一例である。復調信号は符号判定回路１７０１と変化量判定回路１７０２に入力される。変化量判定回路１７０２は、復調信号出力の変化が一定値以上あればＨ（ハイ）出力を出力する。符号判定回路１７０１では、信号変化の傾きの正負を判定し、ＨかＬ（ロー）を出力する。符号判定回路１７０１と変化量判定回路１７０２の出力がＮＡＮＤ回路１７０３に入力されることで２値化を行う。動作図を図１４に示す。
【００５５】
図１５は、本発明に係るデータスライサにおける浮動スライスレベルデータスライサ回路ブロック図の一例である。復調信号は、比較回路１９０１とコンパレータ１９０５とに入力される。比較回路１９０１では、ＭＩＮ，ＭＡＸデータ記憶回路１９０３に記憶されているＭＩＮ値やＭＡＸ値と入力信号電圧とを比較する。電圧比較の結果はＭＩＮ，ＭＡＸ値更新回路１９０２に入力される。ＭＩＮ，ＭＡＸ値更新回路１９０２では、比較回路１９０１の結果より３通りに場合分けが行われる。
▲１▼入力電圧＞ＭＡＸ値ならばＭＡＸ値を更新してＭＡＸ値＝入力電圧とする。ＭＩＮ値はＭＡＸ値−任意の固定値とする。
▲２▼ＭＩＮ値≦入力電圧≦ＭＡＸ値ならばＭＩＮ値とＭＡＸ値は更新しない。
▲３▼入力電圧＜ＭＩＮ値ならばＭＩＮ値を更新してＭＩＮ値＝入力電圧とする。ＭＡＸ値はＭＩＮ ＭＩＮ，ＭＡＸ値更新回路１９０２値＋任意の固定値とする。
【００５６】
ＭＩＮ，ＭＡＸ値更新回路１９０２は、更新したＭＩＮ値とＭＡＸ値をＭＩＮ，ＭＡＸデータ記憶回路１９０３へ入力する。このＭＩＮ値、ＭＡＸ値の値は閾値演算回路１９０４に入力される。閾値演算回路ではこのＭＩＮ値とＭＡＸ値を用い、例えば
閾値＝（ＭＩＮ＋ＭＡＸ）／２
などの演算を行い、閾値演算結果をコンパレータ１９０５に入力する。コンパレータ１９０５では、閾値と入力信号の電圧比較を行い、２値化を行う。動作図を図１６に示す。
【００５７】
図１７は、本発明に係るデータスライサにおける浮動スライスレベルデータスライサ回路ブロック図の一例である。オフセット検出回路２１０３、積分回路２１０４、および積分回路２１０４の出力を引き算する加算器回路２１０１によって、オフセットキャンセル部が構成されている。復調信号はまず加算器回路２１０１に入力される。加算器回路２１０１においては、復調信号と積分器出力（復調信号のＤＣオフセットキャンセル電圧）が加算される。なお、実際には、同図に示すようにオフセット分だけ電圧を引き算することになる。加算器回路２１０１の出力は振幅抑圧回路２１０２に入力される。振幅抑圧回路２１０２は振幅の大きい信号についてはゲインを低くし、振幅の小さい信号に対してはゲインを大きくして出力する。振幅抑圧回路２１０２の出力は、コンパレータ２１０５とオフセット検出回路２１０３とに分岐される。オフセット検出回路２１０３においては、振幅抑圧回路出力の信号電圧がある一定電圧範囲内になければ、この電圧範囲を超える電圧値に応じた電圧を発生する。この電圧値を積分回路２１０４に通すことにより、入力信号電圧のＤＣオフセット値が作成される。このループの作用により、すなわちこのＤＣオフセット値を入力信号電圧から引き算することにより、振幅抑圧回路２１０２の出力は常にＤＣオフセットがキャンセルされた状態になる。コンパレータ２１０５では、入力された電圧の符号の正負を判定し、２値化を行う。
【００５８】
このように、本実施の形態においては、パケットヘッダーのスライス方式としては、固定の閾値を持つ必要のない浮動スライスレベル方式を採用し、入力信号ＤＣ電圧の急激な変化があった場合でも２値化を可能とする。一方、パケットヘッダー以降の部分については、復調信号ＤＣ電圧が安定した状態であるので、固定スライスレベル方式を採用して精度の良い２値化を行う。希望信号受信中は急激なＤＣ電圧の変化が生じないため、パケットヘッダーの信号電圧を元にスライスレベルを決定することで精度の良い閾値を得ることができる。浮動スライスレベル方式から固定スライスレベル方式への切り替えはパケットヘッダーの２値化終了時期に行うことで、重畳されていないパケットヘッダー以外のデータの２値化精度を高めることができる。パケットヘッダーが重畳されたデータであるため、浮動スライス回路の基本的な欠点であるＢＥＲ特性が良くないという点は誤り訂正を行うことでカバーすることができる。以上のことにより、トータルとして実質的にＢＥＲの良いデータスライサを得ることができる。
【００５９】
なお、本発明に係るデータスライサは、送受信を交互に行うＴＤＭＡ方式やＦＨ方式等の無線方式でかつパケット内に複数種のデータが含まれておりかつパケットのヘッダー部にはプリアンブルと送受信の同期を合わせる役割もになう重畳されたＩＤデータが配置されておりかつこのパケットヘッダー長は決まっておりかつこのパケットの送付時間間隔が待ち受け状態を除いては予想可能でありかつ待ち受け状態時に受信するパケットはプリアンブルと重畳されたＩＤデータのみであるようなパケットデータを変調して作成された変調信号を復調してできたアナログ復調波形をデジタル２値化整形するデータスライサにおいて、このデータスライサが複数のスライス回路を持ちパケットヘッダーのスライス方式は固定の閾値を持つ必要がない浮動スライスレベル方式データスライサ回路を採用しパケットヘッダー以降については閾値が急激な電圧の変化に追随しないタイプの固定スライスレベル方式データスライサ回路に切り替えるように構成してもよい。
【００６０】
上記の構成によれば、パケットヘッダーのデータについてはＤＣ電圧の変動に対し追従する浮動スライスレベル方式を採用し、残りのパケットデータについては固定スライスレベル方式を採用し、固定スライス方式の初期スライスレベルについてはパケットヘッダーの区間における復調データを用いて作成し、スライス方式の切り替えを精度良く行うことにより復調信号を精度良く２値化することができる。
【００６１】
また、本発明に係るデータスライサは、上記構成において、固定スライス方式データスライサ回路の初期閾値を決定する初期閾値作成回路を有し、初期閾値作成回路はパケットヘッダーの復調信号以前に存在している復調信号出力を無視して初期閾値を決定するように構成してもよい。
【００６２】
また、本発明に係るデータスライサは、上記構成において、初期閾値作成回路はパケットヘッダーにおける復調振幅のＭＡＸ電圧とＭＩＮ電圧の中点とするように構成してもよい。
【００６３】
また、本発明に係るデータスライサは、上記構成において、初期閾値作成回路はＩＤデータ区間における復調信号を積分して得られた値とするように構成してもよい。
【００６４】
また、本発明に係るデータスライサは、上記構成において、初期閾値作成回路は、復調データを格納するシフトレジスタを有し、このシフトレジスタに格納できるデータ量はパケットヘッダーにおける全復調データ量を超えず、スライス方式を切り替える時点の前後においてこのパケットヘッダーに格納されたシフトレジスタの値を読み取り、このデータを元にして初期閾値を作成するように構成してもよい。
【００６５】
また、本発明に係るデータスライサは、上記構成において、初期閾値作成回路は復調データがスライスレベル作成回路に入力され、固定データ長ごとにおけるスライスレベルの演算結果をシフトレジスタに格納し、スライス方式を切り替える時点の前後においてこのパケットヘッダーに格納されたシフトレジスタの値（記憶されているスライスレベルのデータ量はパケットデータ長÷固定データ長）を読み取り、このデータを元にして初期閾値を作成するように構成してもよい。
【００６６】
また、本発明に係るデータスライサは、上記構成において、リアルタイムにＩＤデータを検出する手段を持つＩＤ検出回路より送られてくるＩＤ検出回路の出力によりスライス方式を切り替え、ＩＤデータ検出直後のデータ以降のデータに対してはスライス方式を切り替えて２値化を行うように構成してもよい。
【００６７】
また、本発明に係るデータスライサは、上記構成において、パケットの入力されるタイミングが予想できない待ち受け状態の場合はスライス方式を切り替えることをしないが、その他の送受信の同期がとれておりパケット信号の入力タイミングが予想可能な場合についてはパケットヘッダーの終了時間を予想することができるのでその予想タイミングでスライス方式を切り替えるように構成してもよい。
【００６８】
また、本発明に係るデータスライサは、上記構成において、一定時間内における復調信号の変化量を検出する回路があり、この変化量がある一定値を超えた場合においてその傾きの正負の値により２値化を行うように構成してもよい。
【００６９】
また、本発明に係るデータスライサは、上記構成において、ＭＡＸ電圧とＭＩＮ電圧は常に一定電位差を保つように設定されており、ＭＡＸ電圧より信号電圧が高くなった場合はＭＡＸ電圧を信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧より信号電圧が下がった場合はＭＩＮ電圧を信号電圧と同じ電圧になるように更新するような動作を行い、閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し、信号電圧と閾値レベルを比較することにより２値化を行うように構成してもよい。
【００７０】
また、本発明に係るデータスライサは、上記構成において、信号の振幅差を抑えるための振幅抑圧回路オフセットを検出し出力するフィードバック回路とフィードバック回路の出力を信号に加える加算回路と加算回路出力信号の正負により２値化を行うコンパレータを備えたように構成してもよい。
【００７１】
【発明の効果】
以上のように、本発明のデータスライサは、パケットヘッダーのデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従する浮動スライスレベル方式のスライサ回路と、残りのパケットデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従しない固定スライスレベル方式のスライサ回路とを備えた構成である。
【００７２】
これにより、待ち受け時において入力信号の到来するタイミングが不特定の場合についても２値化を可能とする。また、パケットヘッダー受信中に入力信号のＤＣ電圧が安定するため、パケットヘッダー以降については、急激なＤＣ電圧の変化を考慮する必要のないＢＥＲの良いデータスライス方式を採用する。それゆえ、精度の良い２値化を行うことができるという効果を奏する。
【００７３】
また、本発明のデータスライサは、上記の構成に加えて、固定スライス方式データスライス処理の初期閾値を決定する初期閾値作成回路を有し、上記初期閾値作成回路は、上記固定スライスレベル方式のスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成する構成である。
【００７４】
これにより、パケットヘッダー以降に使用するスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成する。それゆえ、上記の構成による効果に加えて、精度の良いスライスレベルを決定することができるという効果を奏する。
【００７５】
また、本発明のデータスライサは、上記の構成に加えて、上記初期閾値作成回路は、パケットヘッダーにおける復調振幅のＭＡＸ電圧とＭＩＮ電圧の中点を閾値とする構成である。
【００７６】
これにより、パケットヘッダーにおける復調信号のＭＩＮピークとＭＡＸピークレベルを検出しこの中点を閾値とする。それゆえ、上記の構成による効果に加えて、より正確に２値化できるスライスレベルを得ることができるという効果を奏する。
【００７７】
また、本発明のデータスライサは、上記の構成に加えて、上記初期閾値作成回路は、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータが送られるＩＤデータ区間における復調信号を積分して得られた値を閾値とする構成である。
【００７８】
これにより、周波数成分をカットして入力信号のＤＣ成分のみを取り出し、これをスライスレベルとして使用することができる。それゆえ、上記の構成による効果に加えて、より正確に２値化できるスライスレベルを得ることができるという効果を奏する。
【００７９】
また、本発明のデータスライサは、上記の構成に加えて、復調信号を格納するものであって、パケットヘッダーにおける全復調信号のデータ量を超えない量のデータを格納するシフトレジスタを備え、上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成する構成である。
【００８０】
これにより、パケットヘッダー以前の復調データは押し出されてデータとしてシフトレジスタに格納できなくなり、パケットヘッダーの復調データのみを格納できる。それゆえ、上記の構成による効果に加えて、より正確な初期閾値を作成することができるという効果を奏する。
【００８１】
また、本発明のデータスライサは、上記の構成に加えて、復調信号が入力され、スライスレベルを作成する閾値作成回路と、固定データ長ごとにおける、上記閾値作成回路により作成されたスライスレベルを格納するシフトレジスタとを備え、上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成する構成である。
【００８２】
これにより、このシフトレジスタに記憶されたデータを用いて閾値を決めることにより、パケットヘッダーの復調信号のみを元にして閾値を作成したことになる。それゆえ、上記の構成による効果に加えて、より正確な初期閾値を作成することができるという効果を奏する。
【００８３】
また、本発明のデータスライサは、上記の構成に加えて、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータを検出するＩＤ検出回路を備え、上記ＩＤ検出回路の出力に基づき、ＩＤデータ検出直後のデータ以降のデータに対してはスライス方式を固定スライスレベル方式に切り替えて２値化を行う構成である。
【００８４】
これにより、ＩＤデータを検知した後にスライス方式を切り替えるので、スライス方式切り替えのタイミングをより正確に行うことができるようになる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できるという効果を奏する。
【００８５】
また、本発明のデータスライサは、上記の構成に加えて、パケットヘッダーの初めから終わりまでを受信するのに要する時間であるパケットヘッダー受信時間を記憶するパケットヘッダー時間記憶部を備え、パケットデータの受信開始から、上記パケットヘッダー時間記憶部に記憶されたパケットヘッダー受信時間だけ経過すると、スライス方式を固定スライスレベル方式に切り替えて２値化を行う構成である。
【００８６】
これにより、ＩＤデータを検知せずとも、パケットデータの受信開始からＩＤデータの受信終了までの特定時間経過後にスライス方式を切り替えることで、パケットヘッダー終了時点でスライス方式を切り替えることができる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できるという効果を奏する。
【００８７】
また、本発明のデータスライサは、上記の構成に加えて、一定時間内における復調信号の変化量を検出する変化量検出回路と、上記変化量検出回路により検出された復調信号の変化量の変化の傾きの正負の値を判定する符号判定回路とを備え、上記符号判定回路により判定された正負の値に応じて復調信号を２値化する構成である。
【００８８】
これにより、２値化を行う基準が、電圧変化の傾きの符号であるため、基本的に入力信号のＤＣレベルに依存せずに信号を２値化することができる。それゆえ、上記の構成による効果に加えて、精度のより高いデータスライサが実現できるという効果を奏する。
【００８９】
また、本発明のデータスライサは、上記の構成に加えて、ＭＡＸ電圧より信号電圧が高くなった場合は、ＭＡＸ電圧を、信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧を、ＭＡＸ電圧から固定値を引いた値になるように更新し、ＭＩＮ電圧より信号電圧が下がった場合は、ＭＩＮ電圧を信号電圧と同じ電圧になるように更新し、ＭＡＮ電圧を、ＭＩＸ電圧に上記固定値を加えた値になるように更新し、閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し、信号電圧と閾値レベルとを比較することにより２値化を行う構成である。
【００９０】
これにより、ＭＡＸ電圧とＭＩＮ電圧は常に一定電位差を保つように設定される。それゆえ、上記の構成による効果に加えて、フィルターの影響により高周波成分のデータの振幅と低周波成分のデータの振幅が違う場合においても、その影響を抑えて、より正確な２値化が行えるという効果を奏する。またこのことにより、入力信号のＤＣレベルの急激な変動があったとしても、その影響を抑えて、より正確な２値化が行えるという効果を奏する。
【００９１】
また、本発明のデータスライサは、上記の構成に加えて、復調信号が入力され、その入力信号の低周波成分と高周波成分との振幅差を縮める振幅抑圧回路と、上記振幅抑圧回路の出力信号の電圧が最大制限値より大きいまたは最小制限値より小さい場合に、それぞれ制限値を超えた分の電圧値だけ、上記振幅抑圧回路への入力信号を減少させるオフセットキャンセル部とを備え、上記振幅抑圧回路の出力の正負の符号により２値化を行う構成である。
【００９２】
それゆえ、上記の構成による効果に加えて、入力信号のＤＣレベルの急激な変動があったとしても、その影響を抑えて、より正確な２値化が行えるという効果を奏する。
【図面の簡単な説明】
【図１】パケットデータの一例を示す図である。
【図２】データスライサの構成例を示すブロック図である。
【図３】データスライサの切り替え動作例を示す図である。
【図４】データスライサの構成例を示すブロック図である。
【図５】初期閾値作成回路の動作を説明する図である。
【図６】初期閾値作成回路の動作を説明する図である。
【図７】データスライサの構成例を示すブロック図である。
【図８】データスライサの構成例を示すブロック図である。
【図９】データスライサの構成例を示すブロック図である。
【図１０】図９に示すデータスライサの切り替え動作例を示す図である。
【図１１】データスライサの構成例を示すブロック図である。
【図１２】図１１に示すデータスライサの切り替え動作例を示す図である。
【図１３】浮動スライスレベル方式データスライサの構成例を示すブロック図である。
【図１４】図１３に示す浮動スライスレベル方式データスライサの動作例を示す図である。
【図１５】浮動スライスレベル方式データスライサの構成例を示すブロック図である。
【図１６】図１５に示す浮動スライスレベル方式データスライサの動作例を示す図である。
【図１７】浮動スライスレベル方式データスライサの構成例を示すブロック図である。
【図１８】無線受信回路の構成例を示すブロック図である。
【図１９】従来のデータスライサ回路の構成例を示すブロック図である。
【図２０】従来のデータスライサ回路の構成例を示すブロック図である。
【図２１】従来のデータスライサ回路の構成例を示すブロック図である。
【図２２】従来のデータスライサの動作例を示す図である。
【図２３】従来のデータスライサの動作例を示す図である。
【図２４】従来のデータスライサの動作例を示す図である。
【図２５】従来のデータスライサの動作例を示す図である。
【符号の説明】
７０１ データスライサ
７０２ 浮動スライスレベル方式データスライサ
７０３ 固定スライスレベル方式データスライサ
７０４ スイッチ
８０１ データスライサ
８０２ 浮動スライスレベル方式データスライサ
８０３ 固定スライスレベル方式データスライサ
８０４ スライスレベル作成回路
８０５ スイッチ
１１０１ データスライサ
１１０２ 浮動スライスレベル方式データスライサ
１１０３ 固定スライスレベル方式データスライサ
１１０４ 記憶回路
１１０５ 初期閾値作成回路
１１０６ スイッチ
１１０７ スイッチ
１１０８ データスライサ方式切替信号
１２０１ データスライサ
１２０２ 浮動スライスレベル方式データスライサ
１２０３ 固定スライスレベル方式データスライサ
１２０４ 閾値作成回路
１２０５ カウンタ
１２０６ 記憶回路
１２０７ レジスタデータ演算回路
１２０８ データスライサ方式切替信号
１２０９、１２１０、１２１１ スイッチ
１３０１ データスライサ
１３０２ 浮動スライスレベル方式データスライサ
１３０３ 固定スライスレベル方式データスライサ
１３０４ スライスレベル作成回路
１３０５ ＩＤ検出回路
１３０６ スイッチ
１５０１ データスライサ
１５０２ 浮動スライスレベル方式データスライサ
１５０３ 固定スライスレベル方式データスライサ
１５０４ 初期閾値作成回路
１５０５ カウンタ回路（パケットヘッダー時間記憶部）
１５０６ ＡＮＤ回路
１５０７ スイッチ
１７０１ 符号判定回路
１７０２ 変化量判定回路
１７０３ ＮＡＮＤ回路
１９０１ 比較回路
１９０２ ＭＩＮ，ＭＡＸ値更新回路
１９０３ ＭＩＮ，ＭＡＸデータ記憶回路
１９０４ 閾値演算回路
１９０５ コンパレータ
２１０１ 加算器回路
２１０２ 振幅抑圧回路
２１０３ オフセット検出回路
２１０４ 積分回路
２１０５ コンパレータ
Claims (11)
- パケットヘッダーとそれより後に送られるユーザーデータとを有するパケットデータを受信して得られた復調信号を２値化するデータスライサにおいて、
パケットヘッダーのデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従する浮動スライスレベル方式のスライサ回路と、残りのパケットデータに対してスライスレベル処理を行う、ＤＣ電圧の変動に追従しない固定スライスレベル方式のスライサ回路とを備えたことを特徴とするデータスライサ。 - 固定スライス方式データスライス処理の初期閾値を決定する初期閾値作成回路を有し、
上記初期閾値作成回路は、上記固定スライスレベル方式のスライサ回路のスライスレベルの初期値を、パケットヘッダー中のデータの測定結果を元に作成することを特徴とする請求項１に記載のデータスライサ。 - 上記初期閾値作成回路は、パケットヘッダーにおける復調振幅のＭＡＸ電圧とＭＩＮ電圧の中点を閾値とすることを特徴とする請求項２に記載のデータスライサ。
- 上記初期閾値作成回路は、上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータが送られるＩＤデータ区間における復調信号を積分して得られた値を閾値とすることを特徴とする請求項２に記載のデータスライサ。
- 復調信号を格納するものであって、パケットヘッダーにおける全復調信号のデータ量を超えない量のデータを格納するシフトレジスタを備え、
上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成することを特徴とする請求項３または４に記載のデータスライサ。 - 復調信号が入力され、スライスレベルを作成する閾値作成回路と、
固定データ長ごとにおける、上記閾値作成回路により作成されたスライスレベルを格納するシフトレジスタとを備え、
上記初期閾値作成回路は、スライス方式を切り替える時点の前後において、上記シフトレジスタに格納された値を読み取り、このデータを元にして初期閾値を作成することを特徴とする請求項３または４に記載のデータスライサ。 - 上記パケットヘッダーの最後尾にある、同一のデータが重畳されたデータであるＩＤデータを検出するＩＤ検出回路を備え、
上記ＩＤ検出回路の出力に基づき、ＩＤデータ検出直後のデータ以降のデータに対してはスライス方式を固定スライスレベル方式に切り替えて２値化を行うことを特徴とする請求項２に記載のデータスライサ。 - パケットヘッダーの初めから終わりまでを受信するのに要する時間であるパケットヘッダー受信時間を記憶するパケットヘッダー時間記憶部を備え、
パケットデータの受信開始から、上記パケットヘッダー時間記憶部に記憶されたパケットヘッダー受信時間だけ経過すると、スライス方式を固定スライスレベル方式に切り替えて２値化を行うことを特徴とする請求項２に記載のデータスライサ。 - 一定時間内における復調信号の変化量を検出する変化量検出回路と、
上記変化量検出回路により検出された復調信号の変化量の変化の傾きの正負の値を判定する符号判定回路とを備え、
上記符号判定回路により判定された正負の値に応じて復調信号を２値化することを特徴とする請求項１に記載のデータスライサ。 - ＭＡＸ電圧より信号電圧が高くなった場合は、ＭＡＸ電圧を、信号電圧と同じ電圧になるように更新し、ＭＩＮ電圧を、ＭＡＸ電圧から固定値を引いた値になるように更新し、
ＭＩＮ電圧より信号電圧が下がった場合は、ＭＩＮ電圧を信号電圧と同じ電圧になるように更新し、ＭＡＮ電圧を、ＭＩＸ電圧に上記固定値を加えた値になるように更新し、
閾値レベルをＭＡＸ電圧とＭＩＮ電圧の中間電圧と設定し、信号電圧と閾値レベルとを比較することにより２値化を行うことを特徴とする請求項１に記載のデータスライサ。 - 復調信号が入力され、その入力信号の低周波成分と高周波成分との振幅差を縮める振幅抑圧回路と、
上記振幅抑圧回路の出力信号の電圧が最大制限値より大きいまたは最小制限値より小さい場合に、それぞれ制限値を超えた分の電圧値だけ、上記振幅抑圧回路への入力信号を減少させるオフセットキャンセル部とを備え、
上記振幅抑圧回路の出力の正負の符号により２値化を行うことを特徴とする請求項１に記載のデータスライサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113795A JP3643088B2 (ja) | 2002-04-16 | 2002-04-16 | データスライサ |
| US10/412,221 US7218688B2 (en) | 2002-04-16 | 2003-04-14 | Data slicer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113795A JP3643088B2 (ja) | 2002-04-16 | 2002-04-16 | データスライサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309611A JP2003309611A (ja) | 2003-10-31 |
| JP3643088B2 true JP3643088B2 (ja) | 2005-04-27 |
Family
ID=28786710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002113795A Expired - Fee Related JP3643088B2 (ja) | 2002-04-16 | 2002-04-16 | データスライサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7218688B2 (ja) |
| JP (1) | JP3643088B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020692A (ja) * | 2003-06-02 | 2005-01-20 | Matsushita Electric Ind Co Ltd | データ受信方法およびその装置、並びにデータ伝送システム |
| TWI253257B (en) * | 2004-10-15 | 2006-04-11 | Realtek Semiconductor Corp | Analog data slicer |
| US7689195B2 (en) * | 2005-02-22 | 2010-03-30 | Broadcom Corporation | Multi-protocol radio frequency identification transponder tranceiver |
| JP2007120991A (ja) * | 2005-10-25 | 2007-05-17 | Sharp Corp | テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 |
| JP5363402B2 (ja) * | 2010-04-14 | 2013-12-11 | 株式会社東海理化電機製作所 | 受信機のリファレンス電圧設定装置 |
| DE102011054415A1 (de) * | 2011-10-12 | 2013-04-18 | Ident Technology Ag | Verfahren zum Anpassen der Sensitivität eines Sensorsystems |
| US9151783B2 (en) | 2012-04-26 | 2015-10-06 | Synopsys, Inc. | Ground offset monitor and compensator |
| US9374202B2 (en) * | 2013-03-15 | 2016-06-21 | Intel Corporation | Method, apparatus, and system for measurement of noise statistics and bit error ratio estimation |
| JP7258660B2 (ja) * | 2019-05-29 | 2023-04-17 | 日置電機株式会社 | 信号生成装置および信号読取システム |
| WO2023223726A1 (ja) * | 2022-05-19 | 2023-11-23 | パナソニックＩｐマネジメント株式会社 | 識別情報受信装置、蓄電パック、および識別情報受信方法 |
| WO2023223727A1 (ja) * | 2022-05-19 | 2023-11-23 | パナソニックＩｐマネジメント株式会社 | 識別情報受信装置、蓄電パック、および識別情報受信方法 |
| US20240072580A1 (en) * | 2022-08-31 | 2024-02-29 | Avago Technologies International Sales Pte. Limited | Wireless power transfer with in-band preamble monitoring and control |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540818B2 (ja) | 1986-10-03 | 1996-10-09 | カシオ計算機株式会社 | イメ−ジセンサ出力の２値化回路 |
| GB9419630D0 (en) * | 1994-09-29 | 1994-11-16 | Philips Electronics Uk Ltd | Receiver having an adjustable symbol slice demodulator |
| US5960046A (en) * | 1996-12-03 | 1999-09-28 | Northern Telecom Limited | Preamble based selection diversity in a time division multiple access radio system |
| US6122077A (en) * | 1996-12-11 | 2000-09-19 | Pfu Limited | Image scanner |
| US6041084A (en) * | 1997-08-15 | 2000-03-21 | Lucent Technologies, Inc. | Circuit for optimal signal slicing in a binary receiver |
| US6735260B1 (en) * | 2000-04-17 | 2004-05-11 | Texas Instruments Incorporated | Adaptive data slicer |
| US6898253B2 (en) * | 2000-04-27 | 2005-05-24 | Ceva Communications Limited | Method and apparatus for an accurate slicer that can rapidly adjust to an offset |
-
2002
- 2002-04-16 JP JP2002113795A patent/JP3643088B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-14 US US10/412,221 patent/US7218688B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030194023A1 (en) | 2003-10-16 |
| US7218688B2 (en) | 2007-05-15 |
| JP2003309611A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8238494B2 (en) | Apparatus and method for RF packet detection and symbol timing recovery | |
| CA2152781C (en) | Digital demodulator with frequency and timing control | |
| US4541118A (en) | SSB System with pilot coded squelch | |
| JP3643088B2 (ja) | データスライサ | |
| JP3744546B2 (ja) | 被サンプリング信号の可変ｄ．ｃ．オフセットを補償する方法および装置 | |
| US7542527B2 (en) | Frequency offset correction circuit device | |
| EP0355587A2 (en) | Timing and carrier recovery in TDMA without preamble sequence | |
| JPH03226124A (ja) | アンテナ選択ダイバーシチ受信装置 | |
| JP2005094143A (ja) | ダイバーシチ受信装置 | |
| US20120281740A1 (en) | Transmitting apparatus, receiving apparatus and communication system | |
| US20180263001A1 (en) | Method of operating a receiver to process a preamble of a data packet, and to a receiver operating in accordance with the method | |
| RU2216113C2 (ru) | Приемник сигнала для цифрового звукового вещания | |
| WO1993019547A1 (en) | Phase adjustment method and apparatus for use in a clock recovery circuit | |
| JP2912097B2 (ja) | 判断指向クロック回復システムを変更するための方法及び装置 | |
| JP3204224B2 (ja) | Ｄｃオフセットのキャンセルとキャリア検出しきい値測定機能を備えた受信機とその制御方法 | |
| US6836518B1 (en) | Synchronization control method for receiver apparatus of data transmission system utilizing orthogonal frequency division multiplex, and data transmission system | |
| US5668829A (en) | Spread spectrum communication apparatus | |
| EP1231710A2 (en) | Automatic gain control circuit and method for use in a direct sequence spread spectrum receiver | |
| JP2004523962A (ja) | 周波数オフセット推定器 | |
| EP0983659B1 (en) | Clock recovery circuit and a receiver having a clock recovery circuit | |
| US6181923B1 (en) | Automatic frequency control circuit and method of automatic frequency control | |
| JP3683550B2 (ja) | 二値化回路、無線通信装置および二値化方法 | |
| JP3809725B2 (ja) | 周波数ホッピング方式を用いた無線通信装置 | |
| JP4813966B2 (ja) | Ａｆｃ回路 | |
| CN110235377A (zh) | 解调器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040715 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041222 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |