JP3642738B2 - 光パワーレベル等化回路 - Google Patents
光パワーレベル等化回路 Download PDFInfo
- Publication number
- JP3642738B2 JP3642738B2 JP2001031482A JP2001031482A JP3642738B2 JP 3642738 B2 JP3642738 B2 JP 3642738B2 JP 2001031482 A JP2001031482 A JP 2001031482A JP 2001031482 A JP2001031482 A JP 2001031482A JP 3642738 B2 JP3642738 B2 JP 3642738B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- optical
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Communication System (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光通信ネットワーク等において光信号のパワーレベル制御に用いられる光パワーレベル等化回路に関する。
【０００２】
【従来の技術】
光通信ネットワークにおいて、光信号のパワーレベル制御は、光ネットワークのレベルダイヤグラムを調整・最適化する上で、極めて重要な技術である。特に、このパワーレベル制御は、光信号の波長分離多重技術（ＷＤＭ）を用いた大容量光通信ネットワークシステムにおいては、複数の波長信号のレベルを統一したり、入力ダイナミックレンジの小さい光回路とのインターフェースをとるための、レベル合わせ等に不可欠な技術である。
【０００３】
このような、光パワーレベル等化を実現する方法としては、これまで、光の可変減衰素子を用いた構成が提案されている。
【０００４】
図１は、従来の光信号の可変減衰素子を用いた光レベル制御回路の構成を示す（なお、この構成のデバイスは、既に商品化されている。商品名：Variable Optical Attenuators、型番：TVA08INMSS、製造社： NTT エレクトロニクス株式会社）。ここで、１は光信号伝送用の光ファイバ、２は可変減衰素子、３は可変減衰素子２の可変減衰素子を制御するための加熱・冷却素子である。４は加熱・冷却素子３を制御するための温度制御回路であって電子回路により構成される。５は温度制御回路４、加熱・冷却素子３を介して可変減衰素子２の温度を電気的に制御するための制御端子である。
【０００５】
この回路の動作を説明する。制御端子５に印加する制御電圧により、可変減衰素子２の温度を制御し、可変減衰素子２の入出力間の減衰量を制御する。可変減衰素子２は、一般的に熱光学的効果を有する素子が用いられ、温度変化により、光の屈折率、吸収係数が変わり、光信号の入出力端子間の減衰量を変えることができる。
【０００６】
図２は、上記の可変減衰素子２の温度と光信号の入出力端子間の一般的な減衰特性を示す。可変減衰素子２の温度（制御端子５への注入電力）を制御することにより、一般に２０ｄＢ程度の減衰可変幅をもたせることができる。したがって、この光レベル制御回路は、制御端子５の電圧を調整することにより、光信号のレベル等化に適用することができる。
【０００７】
しかし、この可変減衰素子２を用いた構成では、図２に示すように、減衰動作のみで、増幅による等化動作を行わせることができない。このため、光の出力レベルを確保するには、別の光の増幅回路を付加する必要がある。また、上記のように熱制御であるため、応答速度が遅く、光出力レベルの安定化にはミリセカンドオーダ以上の時間を要する。さらに、熱制御による電力消費が大きいという点がある。
【０００８】
【発明が解決しようとする課題】
以上説明したように、従来の可変減衰素子を用いた構成の光パワーレベル等化回路では、レベル等化のために、光信号を減衰させることしかできないこと、応答時間が遅いこと、大きな電力を消費することから、光ネットワークシステムのレベルダイヤグラムの最適化、装置の簡略化、低電力化等に制約が加わってしまうという課題がある。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的とすることは、光信号の減衰だけでなく増幅による等化動作も可能にすること、熱制御でなく電気による制御を可能とすること、減衰動作時には消費電力が小さくなること、広い入力ダイナミックレンジを確保できること、出力レベル安定化を自動制御できることが可能な光パワーレベル等化回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１の光パワーレベル等化回路は、駆動電流に応じて光信号の増幅・減衰を行う電流制御型の半導体光増幅素子と、前記半導体光増幅素子の後段または前段に接続して光信号を分岐する分岐回路と、前記分岐回路で分岐された光信号レベルが小さいときには、高利得動作となるように、該光信号レベルが大きいときには、低利得あるいは減衰動作となるように、前記半導体光増幅素子の前記駆動電流を制御する制御回路とを有し、前記制御回路は、前記分岐回路で分岐された光信号を電気信号に変換する光／電気変換回路と、前記光／電気変換回路で変換された電気信号の電圧レベルを検出し、検出した電圧レベルと基準レベル電圧とを比較して、該電圧レベルが該基準レベル電圧よりも大きい場合は該駆動電流が減少するように、該電圧レベルが該基準レベル電圧よりも小さい場合は該駆動電流が増大するように作用する電圧信号を出力する信号レベル検出回路と、前記信号レベル検出回路から出力された電圧信号を電流信号に変換し、該電流信号を前記駆動電流として前記半導体光増幅素子に帰還する電圧／電流変換回路とを有し、前記光／電気変換回路は、光信号を電流信号に変換するフォトダイオードと、該フォトダイオードの出力電流信号を電圧信号に変換する抵抗と増幅器とから構成される電流／電圧変換増幅回路と、該電圧信号を積分して平均値を検出する容量とを有することで、信号レベルの平均値の検出結果として直流電圧信号を出力し、前記信号レベル検出回路は、前記光／電気変換回路の前記直流電圧信号と基準レベル電圧とを比較し、その比較結果を出力電圧として出力する差動入力の増幅回路を有し、前記電圧／電流変換回路は、駆動電流設定用抵抗と、該抵抗に一方の入力ポートが接続し前記信号レベル検出回路の出力電圧に他方の入力ポートが接続する差動入力の増幅回路と、該増幅器の出力電圧よりベース電位が制御される電流駆動用トランジスタとの組合わせ回路により、前記信号レベル検出回路の出力電圧を前記駆動電流に変換することを特徴とする。
【００１４】
上記目的を達成するため、請求項２の光パワーレベル等化回路は、駆動電流に応じて光信号の増幅・減衰を行う電流制御型の半導体光増幅素子と、前記半導体光増幅素子の後段または前段に接続して光信号を分岐する分岐回路と、前記分岐回路で分岐された光信号レベルが小さいときには、高利得動作となるように、該光信号レベルが大きいときには、低利得あるいは減衰動作となるように、前記半導体光増幅素子の前記駆動電流を制御する制御回路とを有し、前記制御回路は、前記分岐回路で分岐された光信号を電気信号に変換する光／電気変換回路と、前記光／電気変換回路で変換された電気信号の信号波形のピーク値を検出し、検出したピーク電圧レベルを出力するピーク値検出回路と、前記ピーク値検出回路から出力されたピーク電圧レベルと基準レベル電圧とを比較して、該ピーク電圧レベルが該基準レベル電圧よりも大きい場合は該駆動電流が減少するように、該ピーク電圧レベルが該基準レベル電圧よりも小さい場合は該駆動電流が増大するように作用する電圧信号を出力する信号レベル検出回路と、前記信号レベル検出回路から出力された電圧信号を電流信号に変換し、該電流信号を前記駆動電流として前記半導体光増幅素子に帰還する電圧／電流変換回路とを有し、前記光／電気変換回路は、光信号を電流信号に変換するフォトダイオードと、該フォトダイオードの出力電流信号を電圧信号に変換する抵抗と増幅器とから構成される電流／電圧変換増幅回路とを有し、前記ピーク値検出回路は、前記光／電気変換回路で変換された電気信号の信号レベルを検出する差動入力の増幅器と、該増幅器の後段に接続するダイオードと、該ダイオードの後段に接続する容量とピーク値電圧の保持時間設定用の抵抗とを有し、前記信号レベルがＨｉｇｈの時には、該ダイオードがオンとなって、該容量に電荷が蓄積され、前記信号レベルがＬｏｗの時には、該ダイオードがオフとなって、該容量に蓄積された電荷により、ピーク値電圧が保持され、前記信号レベル検出回路は、前記ピーク値検出回路の前記ピーク値電圧信号と基準レベル電圧とを比較し、その比較結果を出力電圧として出力する差動入力の増幅回路を有し、前記電圧／電流変換回路は、駆動電流設定用抵抗と、該抵抗に一方の入力ポートが接続し前記信号レベル検出回路の出力電圧に他方の入力ポートが接続する差動入力の増幅回路と、該増幅器の出力電圧よりベース電位が制御される電流駆動用トランジスタとの組合わせ回路により、前記信号レベル検出回路の出力電圧を前記駆動電流に変換することを特徴とする。
【００１５】
また、プログラマブル制御回路を前記信号レベル検出回路に置換えて接続し、該プログラマブル制御回路は、前記半導体光増幅素子の増幅・減衰特性に応じて、駆動電流と利得・減衰特性関係、波長依存性、偏波依存性などの必要な条件を予め設定することにより、高安定な光パワーレベル等化動作を実行可能とすることを特徴とすることができる。
【００１６】
また、前記プログラマブル制御回路は、前記半導体光増幅素子の駆動電流と利得・減衰特性関係を予め格納するメモリと、前記光／電気変換回路からのアナログレベルの信号をディジタル信号に変換するアナログ／ディジタル変換回路と、前記アナログ／ディジタル変換回路から出力するディジタル信号のレベルと前記メモリの格納情報とを比較して、最適な制御電圧信号を計算処理して出力するディジタル演算制御回路と、前記ディジタル演算制御回路から出力するディジタル信号をアナログ電圧信号に変換し変換したアナログ電圧信号を前記電圧／電流変換回路へ出力するディジタル／アナログ変換回路とを有することを特徴とすることができる。
【００１７】
また、前記信号レベル検出回路と前記電圧／電流変換回路の間に、高利得の増幅回路を挿入したことを特徴とすることができる。
【００１８】
（作用）
本発明は、上記のように、光信号の増幅・減衰素子として半導体光増幅素子を用い、この半導体光増幅素子の電気的バイアスを自動的に調整可能とする制御回路を設けているので、
（ａ）光信号の減衰だけでなく増幅による等化動作も可能であること、
（ｂ）熱制御でなく、電気的制御により増幅・減衰特性を制御できること、
（ｃ）広ダイナミックレンジ動作が可能であること、
（ｄ）減衰動作時には、消費電力が小さくできること、
（ｅ）出力レベルの自動安定化制御回路を具備していること、
（ｆ）小形モジュール化／ハイブリッド集積化／モノリシック集積化に適した回路であること、
（ｇ）このため、多チャンネル化が可能であること、
が従来技術と顕著に異なる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２０】
（第１の実施形態）
図３は、本発明の第１の実施形態の光パワーレベル等化回路の構成を示す。ここで、１は光ファイバ、６は光信号の増幅・減衰を行う半導体光増幅・減衰素子、７は光信号の分岐回路、８は光信号を電気信号に変換する光／電気変換回路（Ｏ／Ｅ）、９は信号レベル検出回路（Ｄｅｔ．）、１０は電圧信号を電流信号に変換する電圧／電流変換回路（Ｖ／Ｉ）、１１は基準レベル電圧端子である。半導体光増幅・減衰素子６は、電流制御型の半導体光制御機能素子であって、半導体光増幅素子（ＳＯＡ：Semiconductor Optical Amplifier)として現在精力的に研究開発が進められている素子を想定している（SOAに関する文献例：（文献１）T.Ito, N.Yoshimoto, O.Mitomi, K.Magari, I.Ogawa, F.Ebisawa, Y.Yamada, and Y.Hasumi, "Polarization Independent Semiconductor Optical Amplifier Gate and Its Application in WDM Systems", IEICE Trans.Electron.,Vol.E81-C,No.8 August 1998.（文献２）T.Ducellier, M.Goix, J.Phebert, O.Legouezigou, "Compact high sensitivity 10Gbit/s SOA-filter-pin receiver module", Electronics letters, 13th, March 1997, Vol.33, No.6.（文献３）K.Morito, M.Ekawa, T.Watanabe, T.Fujii and Y.Kotaki, "High Saturation output power(+17dBm) 1550nm polarization insensitive semiconductor optical amplifier", ECOC 2000, Vol.1, Mon., September 4, Session 1.3.2.）。
【００２１】
図４は、そのＳＯＡ（半導体光増幅素子）を用いた半導体光増幅・減衰素子６の特性の一例で、横軸に素子の駆動電流、縦軸に素子の光信号の入出力間の利得を示す。半導体光増幅・減衰素子６の駆動電流をフィードバック制御することにより、光ファイバ１を通る光信号を減衰させたり、増幅させたりすることが可能である。
【００２２】
この図４の例では、半導体光増幅・減衰素子６の駆動電流を１５ｍＡから７０ｍＡまで可変すると、この素子の光信号の入出力間の利得を−２０から＋１５ｄＢまで、幅広く可変させることができる。よって、３５ｄＢのダイナミックレンジとなる。なお、ＳＯＡは半導体チップ素子であって、そのサイズは、一般に１ｍｍ角以下と小さい。
【００２３】
図３の本発明の光パワーレベル等化回路の動作は、次の通りである。まず、半導体光増幅・減衰素子６からの光信号を分岐回路７で分岐し、分岐した光信号を光／電気変換回路８で電気信号に変換する。その電気信号のレベルと基準レベル電圧端子１１の基準レベル電圧（Ｖｒｅｆ）とを信号レベル検出回路９で比較し、その比較結果を電圧／電流変換回路１０により電流信号に変換し、この電流信号を半導体光増幅・減衰素子６へフィードバックする。
【００２４】
光／電気変換回路８の出力レベルが、基準レベル電圧端子１１の基準電圧よりも大きい場合は、半導体光増幅・減衰素子６への駆動電流が小さくなるように、また基準電圧よりも小さい場合は、その駆動電流が大きくなるように、信号レベル検出回路９を構成することにより、分岐回路７の出力パワーレベルを安定化させることができる。
【００２５】
図５は、図３の構成の光パワーレベル等化回路の出力レベルの安定化動作を模式的に示す。図５に示すように、光の出力信号レベルが小さいときには、高利得動作となるように、光の出力信号レベルが大きいときには、低利得あるいは減衰動作となるように、半導体光増幅・減衰素子６の駆動電流を制御することにより、出力光レベルの安定化を図ることができる。この安定度は、ループ利得で決まり、ループの利得を高くなるように、例えば、信号レベル検出回路９と電圧／電流変換回路１０の間に必要に応じて高利得の増幅回路（アンプ）を挿入することにより、３０〜４０ｄＢの広い入力ダイナミックレンジに対しても１ｄＢ以下の光出力レベルの安定度を容易に確保することができる。
【００２６】
さらに、光の大信号入力時には、半導体光増幅・減衰素子６は減衰動作となるため、消費電力は、少なくてすみ、また、半導体光増幅・減衰素子６は１ｍｍ各以下のチップ素子であるため、小形モジュール化／ハイブリッド集積化／モノリシック集積化に適している。
【００２７】
また、半導体光増幅・減衰素子６の駆動電流の制御は、上述のようにフィードバック制御であるので、光レベルの波長、偏波の変動に対しても補償できる。
【００２８】
なお、本発明では、利得・減衰制御素子としてＳＯＡを想定したが、光ファイバアンプ（光ファイバ増幅器）等の光増幅器を適用することも可能である。
【００２９】
図６は、本発明の第１の実施形態の詳細な回路構成と動作を示し、同図の（Ａ）は図３における光／電気変換回路（Ｏ／Ｅ）８，信号レベル検出回路（Ｄｅｔ．）９，電圧／電流変換回路（Ｖ／Ｉ）１０部分の詳細な回路構成を示す。
【００３０】
ここで、１２は光信号を電流信号に変換するフォトダイオード（ＰＤ）、１３は電流信号を電圧信号に変換するための抵抗、１４−１は増幅回路、１５は容量であり、これら１２〜１５の素子により光／電気変換回路（Ｏ／Ｅ）８を構成する。なお、２５はフォトダイオード１２へ印加されるＰＤバイアス電圧の供給用端子であり、０は接地端子である。光／電気変換回路８は、フォトダイオード１３により光信号を電気信号に変換すると同時に、容量１５によりその電気信号を積分し、平均値を検出する。
【００３１】
１４−３は差動入力の増幅回路であって、信号レベル検出回路９を構成する。信号レベル検出回路９は光／電気変換回路８の出力電圧（Ｖｏ１）２０と基準レベル電圧端子１１の基準電圧（Ｖｒｅｆ）１６とを比較し、その比較結果を出力電圧（Ｖｏ２）２１として出力する。
【００３２】
１４−４は出力電圧（Ｖｏ２）２１を入力する差動入力の増幅回路、１７は駆動電流設定用抵抗、１８は電流駆動用トランジスタであって、これら素子１４−４〜１８により電圧／電流変換回路（Ｖ／Ｉ）１０を構成する。なお、２６は駆動電流（Ｉｄ）回路用電源端子、０は接地端子である。電圧／電流変換回路１０では、増幅回路１４−４、駆動電流設定用抵抗１７、および電流駆動用トランジスタ１８の組合わせ回路により、信号レベル検出回路９の出力電圧（Ｖｏ２）２１を駆動電流Ｉｄに変換し、この駆動電流Ｉｄを半導体光増幅・減衰素子６へ供給する。
【００３３】
この回路の動作を説明する。まず、光信号をＰＤ１２により電流信号Ｉｉｎに変換し、抵抗１３と増幅器１４−１とから構成される電流／電圧変換増幅回路によりその電流信号Ｉｉｎを電圧信号（Ｖｏ１）２０に変換する。これと同時に、積分用の容量１５により平均値の検出動作を実現させ、Ｖｏ１出力としては、信号レベルの平均値の検出結果として、直流電圧信号が出力される。
【００３４】
このＶｏ１出力レベルを差動入力の増幅回路１４−３で基準レベル電圧（Ｖｒｅｆ）と比較し、その比較結果である出力電圧（Ｖｏ２）２１を電圧／電流変換回路１０を介して駆動電流Ｉｄに変換し、この駆動電流Ｉｄを半導体光増幅・減衰素子６（ＳＯＡに相応）へフィードバックさせることにより、図３の分岐回路７の光出力レベルを安定化させることができる。
【００３５】
図６の（Ｂ）は、同図の（Ａ）の回路の動作を模式的に示したものである。図６の（Ｂ）に示すように、基準レベル電圧Ｖｒｅｆよりも電圧信号Ｖｏ１が大きい場合は、駆動電流Ｉｄは減少するように作用し、基準レベル電圧Ｖｒｅｆよりも電圧信号Ｖｏ１が小さい場合は駆動電流Ｉｄが増加するように作用する。電圧／電流変換回路１０では、差動増幅回路１４−４と抵抗１７，トランジスタ１８の組み合わせ回路により、トランジスタ１８のベース電位を差動増幅回路１４−４の出力電圧により制御し、トランジスタ１８のコレクタ電流を線形に安定に制御できるように構成している。
【００３６】
この回路構成の特徴は、初段のＰＤ出力で１５の容量Ｃにより帯域制限をかけていることから、回路は低速でよく、実現しやすい。また、雑音帯域も必然的に狭まることから、Ｒｆの値を大きくすることができ、高感度な動作をさせることができる。このため、図３の光分岐回路７において、光／電気変換回路８への光分岐量を小さく設定（例えば、１０分の１以下）しても、安定な制御動作を実現できる長所を有する。また、この回路は低速でよいことから、廉価な部品を使用でき、低コストでの実現が可能である。
【００３７】
図７は、本発明の第１の実施形態の詳細な回路の他の構成例と動作を示し、同図の（Ａ）は図３における光／電気変換回路８，信号レベル検出回路９，電圧／電流変換回路１０部分の詳細な回路構成を示す。
【００３８】
ここで、１２は光信号を電流信号に変換するフォトダイオード（ＰＤ）、２５はＰＤ１２のＰＤバイアス供給用端子、１３は電流信号を電圧信号に変換するための抵抗、１４−１は増幅回路、２２は容量であり、これらの素子の組合わせにより光／電気変換回路８を構成している。２０−１は、光／電気変換回路８の出力電圧（Ｖｏ１）である。
【００３９】
また、１４−２は出力電圧（Ｖｏ１）２０−１を入力する差動入力の増幅回路、１９はダイオード、２３は容量、２４は抵抗、０は接地端子であり、これらの素子の組み合せにより後述のピーク値検出回路を構成している。２０−２はピーク値検出回路の出力電圧（Ｖｏ１′）である。
【００４０】
また、１４−３は出力電圧（Ｖｏ１′）２０−２を入力する差動入力の増幅回路、１６はその増幅回路２０−２の基準レベル電圧端子１１の基準レベル電圧（Ｖｒｅｆ）であり、２１は信号レベル検出回路９の出力電圧（Ｖｏ２）である。
【００４１】
また、１４−４は出力電圧（Ｖｏ２）２１を入力する差動入力の増幅回路、２６は駆動電流（Ｉｄ）の回路用電源端子、１７は駆動電流（Ｉｄ）の設定用抵抗、１８は電流駆動用トランジスタであり、これらの素子の組み合せにより電圧／電流変換回路１０を構成し、電圧／電流変換回路１０の駆動電流（Ｉｄ）が半導体光増幅・減衰素子６（ＳＯＡに相応）へ供給させる。０は接地端子である。
【００４２】
図７の（Ｂ）は、同図の（Ａ）の回路の動作を模式的に示す。本発明の図７の回路構成は、上述の本発明の図６の回路構成に対して、容量１５が削除され、出力電圧（Ｖｏ１）２０−１，差動入力の増幅回路１４−２，ダイオード１９，容量２３，抵抗２４から構成されるピーク値検出回路が付加されている点が異なる。
【００４３】
図７の光パワーレベル等化回路の動作を説明する。まず、図３の分岐回路７で分岐された光信号を光／電気変換回路８を構成するフォトダイオード１２により電流信号に変換し、この電流信号を抵抗１３と増幅回路１４−１とから構成される電流／電圧変換増幅回路により電圧信号（Ｖｏ１）に変換する。この電圧信号（Ｖｏ１）を、２２の容量（Ｃ１）を介して差動増幅回路１４−２，ダイオード１９，容量２３，抵抗２４とから構成されるピーク値検出回路へ入力する。
【００４４】
ピーク値検出回路では、ダイオード１９の整流特性を利用して信号波形のピーク値を検出し、検出したそのピーク電圧レベル（出力電圧２０−２のＶｏ１′）を出力する。このピーク値検出動作を説明すると、信号レベルがＨｉｇｈ（ハイレベル）の時には、ダイオード１９がオンとなって、容量２３（Ｃ２）に電荷が蓄積され、信号レベルがＬｏｗ（ローレベル）の時には、ダイオード１９がオフとなって、容量２３に蓄積された電荷により、ピーク値電圧が保持される。抵抗２４の抵抗値Ｒｈは、入力信号レベルが変化した時の応答時間を設定するためのもので、抵抗値Ｒｈを高抵抗にするとピーク値電圧の保持時間を長く設定でき、小さくするとピーク値電圧の保持時間を短く設定できる。
【００４５】
このピーク値電圧Ｖｏ１′（２０−２）を次の段の差動入力の増幅回路１４−３で基準レベル電圧（Ｖｒｅｆ）と比較し、その比較結果である電圧信号Ｖｏ２（２１）を、差動入力の増幅回路１４−４と抵抗１７とトランジスタ１８とで構成される電圧／電流変換回路１０を介して電流により半導体光増幅・減衰素子６（ＳＯＡに相応）へフィードバックさせることにより、図３の分岐回路７における光出力レベルを安定化させることができる。
【００４６】
図７の（Ｂ）に示すように、基準レベル電圧Ｖｒｅｆよりもピーク値電圧Ｖｏ１′が大きい場合は、駆動電流Ｉｄは減少するように作用し、基準レベル電圧Ｖｒｅｆよりもピーク値電圧Ｖｏ１′が小さい場合は、駆動電流Ｉｄが増加するように作用する。電圧／電流変換回路１０では、図６の構成例と同様に、トランジスタ１８のベース電位を電圧により制御し、そのコレクタ電流を線形に安定に制御できるよう構成している。
【００４７】
図７の回路構成の特徴は、図６の回路構成と比較して、容量（Ｃ１）２２で容量結合をし、ピーク値検出を行っている点であり、この容量結合の効果により、光信号の直流的な雑音（例えば、ＳＯＡ６の自然放出光成分）を取り除くことができる利点を有する。このため、図６の平均値検出回路に比べて、信号光に対してより高精度な光出力の安定化制御を実現できる。
【００４８】
（第２の実施形態）
図８は本発明の第２の実施形態の光パワーレベル等化回路の構成を示す。本実施形態の回路構成は、図３の第１の実施形態の回路構成に対して、光信号の分岐回路７を半導体光増幅・減衰素子６の前段に配置し、その前段の分岐回路７で分岐した光信号を用いて、光／電気変換回路８，信号レベル検出回路９，電圧／電流変換回路１０からなる回路を通して、半導体光増幅・減衰素子６に対しフィードフォーワード制御を行っている点が異なる。
【００４９】
本実施形態ではフィードフォーワード制御となるため、出力レベルの高精度安定化は厳しいが、半導体光増幅・減衰素子６の前段で光信号を分岐し、その光信号のレベルに応じた制御となるため、半導体光増幅・減衰素子６の雑音（自然放出光など）の影響を受けないという利点を有する。
【００５０】
図９は、図８の構成の変形例であって、図８の信号レベル検出回路９に代えて、プログラマブル制御回路９−２を導入した構成を示す。この構成では、半導体光増幅・減衰素子６の増幅・減衰特性に応じて、プログラマブル制御回路９−２の制御端子２７で条件設定（駆動電流と利得・減衰特性関係、波長依存性、偏波依存性など）を行うことにより、高安定な光パワーレベル等化動作を実現できる。
【００５１】
図１０は、図９のプログラマブル制御回路９−２の詳細な構成例を示す。ここで、２８はアナログ／ディジタル変換回路（Ａ／Ｄ）、２９はディジタル演算制御回路、３０はディジタル／アナログ変換回路（Ｄ／Ａ）、３１はメモリ、２７−２はメモリ情報設定端子である。
【００５２】
メモリ情報設定端子２７−２を介してメモリ３１に、半導体光増幅・減衰素子６の駆動電流と利得・減衰特性関係を予めインプット（格納）しておき、光／電気変換回路８からのアナログレベルの信号をＡ／Ｄ２８でディジタルの信号に変換し、ディジタル演算制御回路２９で、そのディジタル信号レベルとメモリ３１のメモリ情報の内容とを比較し、かつ最適な制御電圧信号を計算処理して出力し、Ｄ／Ａ３０でそのディジタル信号出力をアナログ電圧信号に変換して電圧／電流変換回路１０へ出力する。
【００５３】
このような構成とすることにより、フィードフォードでも安定で高精度な出力パワーレベル等化動作を実現できる。
【００５４】
（第３の実施形態）
図１１は、本発明の第３の実施形態として、本発明の応用実施形態を示す。ここで、４０は、本発明の光パワーレベル等化回路（図３，図８，図９で示すいずれかの回路）であり、４１は光受信回路等の光信号を受けて動作する光処理回路である。例えば、４１が光受信回路とすると、本発明の光パワーレベル等化回路４０を光受信回路４１の前段に挿入することにより、その光パワーレベル等化回路４０の増幅・減衰動作により、光入力信号に対するダイナミックレンジを大幅に拡張することができる。
【００５５】
４１に相当する回路としては、上記の光受信回路の他、例えば入力ダイナミックレンジが小さく、許容できる入力レベル変動幅の小さい光波長変換回路を挙げることができ、そのような光波長変換回路の入力への等化回路として本発明の光パワーレベル等化回路４０を有効に適用することができる。
【００５６】
（第４の実施形態）
図１２は、本発明の第４の実施形態として、本発明の光パワーレベル等化回路４０の多チャンネル化への適用展開を示す。図１３の（Ａ）に示すように、従来の減衰特性のみでは、チャンネル中の最低の出力レベルへの等化しかできないが、図１３の（Ｂ）に示すように、本発明の増幅・減衰動作を用いることにより、任意の出力レベルに設定することができる。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、光信号の増幅・減衰素子として半導体光増幅素子を用い、この半導体光増幅素子の電気的バイアスを自動的に調整可能とする制御回路を設けたので、入力光信号に対してより広ダイナミックレンジ、より高精度な光パワーレベル等化動作を実現することができる。
【図面の簡単な説明】
【図１】従来の可変減衰回路の構成例を示すブロック図である。
【図２】従来の可変減衰回路の可変減衰特性を模式的に示すグラフである。
【図３】本発明の第１の実施形態の光パワーレベル等化回路の基本構成を示すブロック図である。
【図４】本発明で用いる半導体光増幅・減衰素子の特性例を模式的に示すグラフである。
【図５】本発明の第１の実施形態の光パワーレベル等化回路の光パワーレベル等化動作を説明するグラフである。
【図６】本発明の第１の実施形態における平均値検出型の光信号レベル検出回路の詳細構成を示す回路図（Ａ）と、その回路の動作を示すグラフ（Ｂ）である。
【図７】本発明の第１の実施形態におけるピーク値検出型の光信号レベル検出回路の詳細構成を示す回路図（Ａ）と、その回路の動作を示すグラフ（Ｂ）である。
【図８】本発明の第２の実施形態の光パワーレベル等化回路の構成を示すブロック図である。
【図９】本発明の第２の実施形態の光パワーレベル等化回路の変形例を示すブロック図である。
【図１０】図９のプログラマブル制御回路の詳細構成を示すブロック図である。
【図１１】本発明の第３の実施形態として本発明実施形態の応用例を示すブロック図（Ａ）と、その動作を説明する概念図（Ｂ）である。
【図１２】本発明の第４の実施形態として、本発明の光パワーレベル等化回路の多チャンネル化への適用展開を示すブロック図である。
【図１３】光パワーレベル等化回路の多チャンネル化の場合に、従来の減衰のみを利用した場合の作用を示すグラフ（Ａ）と、本発明を適用した場合の作用を示すグラフ（Ｂ）である。
【符号の説明】
１ 光ファイバ
２ 可変減衰素子
３ 可変減衰素子２を制御するための加熱・冷却素子
４ 加熱・冷却素子３を制御するための温度制御回路
５ 電気制御端子
６ 半導体光増幅・減衰素子
７ 光信号の分岐回路
８ 光信号を電気信号に変換する光／電気変換回路
９ 信号レベル検出回路
９−２ プログラマブル制御回路
１０ 電圧信号を電流信号に変換する電圧／電流変換回路
１１ 基準レベル電圧端子
１２ 光信号を電流信号に変換するフォトダイオード（ＰＤ）
１３ 電流信号を電圧信号に変換するための抵抗
１４，１４−１ 増幅回路
１４−２，４−３，４−４ 差動入力の増幅回路
１５ 容量
１６ 基準レベル電圧（Ｖｒｅｆ）
１７ 駆動電流設定用抵抗
１８ 電流駆動用トランジスタ
１９ ダイオード
２０，２０−１ 光／電気変換回路の出力電圧（Ｖｏ１）
２０−２ ピーク値検出回路の出力電圧（Ｖｏ１′）
２１ 信号レベル検出回路の出力電圧（Ｖｏ２）
２２，２３ 容量
２４ 抵抗
２５ ＰＤバイアス供給用端子
２６ 駆動電流回路用電源端子
２７ 制御端子
２７−２ メモリ情報設定端子
２８ アナログ／ディジタル変換回路（Ａ／Ｄ）
２９ ディジタル演算制御回路
３０ ディジタル／アナログ変換回路（Ｄ／Ａ）
３１ メモリ図３、図８
４０ 本発明の光パワーレベル等化回路（図３，図８，図９）
４１ 光受信回路等の光信号を受けて動作する光処理回路
０ 接地端子
【発明の属する技術分野】
本発明は、光通信ネットワーク等において光信号のパワーレベル制御に用いられる光パワーレベル等化回路に関する。
【０００２】
【従来の技術】
光通信ネットワークにおいて、光信号のパワーレベル制御は、光ネットワークのレベルダイヤグラムを調整・最適化する上で、極めて重要な技術である。特に、このパワーレベル制御は、光信号の波長分離多重技術（ＷＤＭ）を用いた大容量光通信ネットワークシステムにおいては、複数の波長信号のレベルを統一したり、入力ダイナミックレンジの小さい光回路とのインターフェースをとるための、レベル合わせ等に不可欠な技術である。
【０００３】
このような、光パワーレベル等化を実現する方法としては、これまで、光の可変減衰素子を用いた構成が提案されている。
【０００４】
図１は、従来の光信号の可変減衰素子を用いた光レベル制御回路の構成を示す（なお、この構成のデバイスは、既に商品化されている。商品名：Variable Optical Attenuators、型番：TVA08INMSS、製造社： NTT エレクトロニクス株式会社）。ここで、１は光信号伝送用の光ファイバ、２は可変減衰素子、３は可変減衰素子２の可変減衰素子を制御するための加熱・冷却素子である。４は加熱・冷却素子３を制御するための温度制御回路であって電子回路により構成される。５は温度制御回路４、加熱・冷却素子３を介して可変減衰素子２の温度を電気的に制御するための制御端子である。
【０００５】
この回路の動作を説明する。制御端子５に印加する制御電圧により、可変減衰素子２の温度を制御し、可変減衰素子２の入出力間の減衰量を制御する。可変減衰素子２は、一般的に熱光学的効果を有する素子が用いられ、温度変化により、光の屈折率、吸収係数が変わり、光信号の入出力端子間の減衰量を変えることができる。
【０００６】
図２は、上記の可変減衰素子２の温度と光信号の入出力端子間の一般的な減衰特性を示す。可変減衰素子２の温度（制御端子５への注入電力）を制御することにより、一般に２０ｄＢ程度の減衰可変幅をもたせることができる。したがって、この光レベル制御回路は、制御端子５の電圧を調整することにより、光信号のレベル等化に適用することができる。
【０００７】
しかし、この可変減衰素子２を用いた構成では、図２に示すように、減衰動作のみで、増幅による等化動作を行わせることができない。このため、光の出力レベルを確保するには、別の光の増幅回路を付加する必要がある。また、上記のように熱制御であるため、応答速度が遅く、光出力レベルの安定化にはミリセカンドオーダ以上の時間を要する。さらに、熱制御による電力消費が大きいという点がある。
【０００８】
【発明が解決しようとする課題】
以上説明したように、従来の可変減衰素子を用いた構成の光パワーレベル等化回路では、レベル等化のために、光信号を減衰させることしかできないこと、応答時間が遅いこと、大きな電力を消費することから、光ネットワークシステムのレベルダイヤグラムの最適化、装置の簡略化、低電力化等に制約が加わってしまうという課題がある。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的とすることは、光信号の減衰だけでなく増幅による等化動作も可能にすること、熱制御でなく電気による制御を可能とすること、減衰動作時には消費電力が小さくなること、広い入力ダイナミックレンジを確保できること、出力レベル安定化を自動制御できることが可能な光パワーレベル等化回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１の光パワーレベル等化回路は、駆動電流に応じて光信号の増幅・減衰を行う電流制御型の半導体光増幅素子と、前記半導体光増幅素子の後段または前段に接続して光信号を分岐する分岐回路と、前記分岐回路で分岐された光信号レベルが小さいときには、高利得動作となるように、該光信号レベルが大きいときには、低利得あるいは減衰動作となるように、前記半導体光増幅素子の前記駆動電流を制御する制御回路とを有し、前記制御回路は、前記分岐回路で分岐された光信号を電気信号に変換する光／電気変換回路と、前記光／電気変換回路で変換された電気信号の電圧レベルを検出し、検出した電圧レベルと基準レベル電圧とを比較して、該電圧レベルが該基準レベル電圧よりも大きい場合は該駆動電流が減少するように、該電圧レベルが該基準レベル電圧よりも小さい場合は該駆動電流が増大するように作用する電圧信号を出力する信号レベル検出回路と、前記信号レベル検出回路から出力された電圧信号を電流信号に変換し、該電流信号を前記駆動電流として前記半導体光増幅素子に帰還する電圧／電流変換回路とを有し、前記光／電気変換回路は、光信号を電流信号に変換するフォトダイオードと、該フォトダイオードの出力電流信号を電圧信号に変換する抵抗と増幅器とから構成される電流／電圧変換増幅回路と、該電圧信号を積分して平均値を検出する容量とを有することで、信号レベルの平均値の検出結果として直流電圧信号を出力し、前記信号レベル検出回路は、前記光／電気変換回路の前記直流電圧信号と基準レベル電圧とを比較し、その比較結果を出力電圧として出力する差動入力の増幅回路を有し、前記電圧／電流変換回路は、駆動電流設定用抵抗と、該抵抗に一方の入力ポートが接続し前記信号レベル検出回路の出力電圧に他方の入力ポートが接続する差動入力の増幅回路と、該増幅器の出力電圧よりベース電位が制御される電流駆動用トランジスタとの組合わせ回路により、前記信号レベル検出回路の出力電圧を前記駆動電流に変換することを特徴とする。
【００１４】
上記目的を達成するため、請求項２の光パワーレベル等化回路は、駆動電流に応じて光信号の増幅・減衰を行う電流制御型の半導体光増幅素子と、前記半導体光増幅素子の後段または前段に接続して光信号を分岐する分岐回路と、前記分岐回路で分岐された光信号レベルが小さいときには、高利得動作となるように、該光信号レベルが大きいときには、低利得あるいは減衰動作となるように、前記半導体光増幅素子の前記駆動電流を制御する制御回路とを有し、前記制御回路は、前記分岐回路で分岐された光信号を電気信号に変換する光／電気変換回路と、前記光／電気変換回路で変換された電気信号の信号波形のピーク値を検出し、検出したピーク電圧レベルを出力するピーク値検出回路と、前記ピーク値検出回路から出力されたピーク電圧レベルと基準レベル電圧とを比較して、該ピーク電圧レベルが該基準レベル電圧よりも大きい場合は該駆動電流が減少するように、該ピーク電圧レベルが該基準レベル電圧よりも小さい場合は該駆動電流が増大するように作用する電圧信号を出力する信号レベル検出回路と、前記信号レベル検出回路から出力された電圧信号を電流信号に変換し、該電流信号を前記駆動電流として前記半導体光増幅素子に帰還する電圧／電流変換回路とを有し、前記光／電気変換回路は、光信号を電流信号に変換するフォトダイオードと、該フォトダイオードの出力電流信号を電圧信号に変換する抵抗と増幅器とから構成される電流／電圧変換増幅回路とを有し、前記ピーク値検出回路は、前記光／電気変換回路で変換された電気信号の信号レベルを検出する差動入力の増幅器と、該増幅器の後段に接続するダイオードと、該ダイオードの後段に接続する容量とピーク値電圧の保持時間設定用の抵抗とを有し、前記信号レベルがＨｉｇｈの時には、該ダイオードがオンとなって、該容量に電荷が蓄積され、前記信号レベルがＬｏｗの時には、該ダイオードがオフとなって、該容量に蓄積された電荷により、ピーク値電圧が保持され、前記信号レベル検出回路は、前記ピーク値検出回路の前記ピーク値電圧信号と基準レベル電圧とを比較し、その比較結果を出力電圧として出力する差動入力の増幅回路を有し、前記電圧／電流変換回路は、駆動電流設定用抵抗と、該抵抗に一方の入力ポートが接続し前記信号レベル検出回路の出力電圧に他方の入力ポートが接続する差動入力の増幅回路と、該増幅器の出力電圧よりベース電位が制御される電流駆動用トランジスタとの組合わせ回路により、前記信号レベル検出回路の出力電圧を前記駆動電流に変換することを特徴とする。
【００１５】
また、プログラマブル制御回路を前記信号レベル検出回路に置換えて接続し、該プログラマブル制御回路は、前記半導体光増幅素子の増幅・減衰特性に応じて、駆動電流と利得・減衰特性関係、波長依存性、偏波依存性などの必要な条件を予め設定することにより、高安定な光パワーレベル等化動作を実行可能とすることを特徴とすることができる。
【００１６】
また、前記プログラマブル制御回路は、前記半導体光増幅素子の駆動電流と利得・減衰特性関係を予め格納するメモリと、前記光／電気変換回路からのアナログレベルの信号をディジタル信号に変換するアナログ／ディジタル変換回路と、前記アナログ／ディジタル変換回路から出力するディジタル信号のレベルと前記メモリの格納情報とを比較して、最適な制御電圧信号を計算処理して出力するディジタル演算制御回路と、前記ディジタル演算制御回路から出力するディジタル信号をアナログ電圧信号に変換し変換したアナログ電圧信号を前記電圧／電流変換回路へ出力するディジタル／アナログ変換回路とを有することを特徴とすることができる。
【００１７】
また、前記信号レベル検出回路と前記電圧／電流変換回路の間に、高利得の増幅回路を挿入したことを特徴とすることができる。
【００１８】
（作用）
本発明は、上記のように、光信号の増幅・減衰素子として半導体光増幅素子を用い、この半導体光増幅素子の電気的バイアスを自動的に調整可能とする制御回路を設けているので、
（ａ）光信号の減衰だけでなく増幅による等化動作も可能であること、
（ｂ）熱制御でなく、電気的制御により増幅・減衰特性を制御できること、
（ｃ）広ダイナミックレンジ動作が可能であること、
（ｄ）減衰動作時には、消費電力が小さくできること、
（ｅ）出力レベルの自動安定化制御回路を具備していること、
（ｆ）小形モジュール化／ハイブリッド集積化／モノリシック集積化に適した回路であること、
（ｇ）このため、多チャンネル化が可能であること、
が従来技術と顕著に異なる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２０】
（第１の実施形態）
図３は、本発明の第１の実施形態の光パワーレベル等化回路の構成を示す。ここで、１は光ファイバ、６は光信号の増幅・減衰を行う半導体光増幅・減衰素子、７は光信号の分岐回路、８は光信号を電気信号に変換する光／電気変換回路（Ｏ／Ｅ）、９は信号レベル検出回路（Ｄｅｔ．）、１０は電圧信号を電流信号に変換する電圧／電流変換回路（Ｖ／Ｉ）、１１は基準レベル電圧端子である。半導体光増幅・減衰素子６は、電流制御型の半導体光制御機能素子であって、半導体光増幅素子（ＳＯＡ：Semiconductor Optical Amplifier)として現在精力的に研究開発が進められている素子を想定している（SOAに関する文献例：（文献１）T.Ito, N.Yoshimoto, O.Mitomi, K.Magari, I.Ogawa, F.Ebisawa, Y.Yamada, and Y.Hasumi, "Polarization Independent Semiconductor Optical Amplifier Gate and Its Application in WDM Systems", IEICE Trans.Electron.,Vol.E81-C,No.8 August 1998.（文献２）T.Ducellier, M.Goix, J.Phebert, O.Legouezigou, "Compact high sensitivity 10Gbit/s SOA-filter-pin receiver module", Electronics letters, 13th, March 1997, Vol.33, No.6.（文献３）K.Morito, M.Ekawa, T.Watanabe, T.Fujii and Y.Kotaki, "High Saturation output power(+17dBm) 1550nm polarization insensitive semiconductor optical amplifier", ECOC 2000, Vol.1, Mon., September 4, Session 1.3.2.）。
【００２１】
図４は、そのＳＯＡ（半導体光増幅素子）を用いた半導体光増幅・減衰素子６の特性の一例で、横軸に素子の駆動電流、縦軸に素子の光信号の入出力間の利得を示す。半導体光増幅・減衰素子６の駆動電流をフィードバック制御することにより、光ファイバ１を通る光信号を減衰させたり、増幅させたりすることが可能である。
【００２２】
この図４の例では、半導体光増幅・減衰素子６の駆動電流を１５ｍＡから７０ｍＡまで可変すると、この素子の光信号の入出力間の利得を−２０から＋１５ｄＢまで、幅広く可変させることができる。よって、３５ｄＢのダイナミックレンジとなる。なお、ＳＯＡは半導体チップ素子であって、そのサイズは、一般に１ｍｍ角以下と小さい。
【００２３】
図３の本発明の光パワーレベル等化回路の動作は、次の通りである。まず、半導体光増幅・減衰素子６からの光信号を分岐回路７で分岐し、分岐した光信号を光／電気変換回路８で電気信号に変換する。その電気信号のレベルと基準レベル電圧端子１１の基準レベル電圧（Ｖｒｅｆ）とを信号レベル検出回路９で比較し、その比較結果を電圧／電流変換回路１０により電流信号に変換し、この電流信号を半導体光増幅・減衰素子６へフィードバックする。
【００２４】
光／電気変換回路８の出力レベルが、基準レベル電圧端子１１の基準電圧よりも大きい場合は、半導体光増幅・減衰素子６への駆動電流が小さくなるように、また基準電圧よりも小さい場合は、その駆動電流が大きくなるように、信号レベル検出回路９を構成することにより、分岐回路７の出力パワーレベルを安定化させることができる。
【００２５】
図５は、図３の構成の光パワーレベル等化回路の出力レベルの安定化動作を模式的に示す。図５に示すように、光の出力信号レベルが小さいときには、高利得動作となるように、光の出力信号レベルが大きいときには、低利得あるいは減衰動作となるように、半導体光増幅・減衰素子６の駆動電流を制御することにより、出力光レベルの安定化を図ることができる。この安定度は、ループ利得で決まり、ループの利得を高くなるように、例えば、信号レベル検出回路９と電圧／電流変換回路１０の間に必要に応じて高利得の増幅回路（アンプ）を挿入することにより、３０〜４０ｄＢの広い入力ダイナミックレンジに対しても１ｄＢ以下の光出力レベルの安定度を容易に確保することができる。
【００２６】
さらに、光の大信号入力時には、半導体光増幅・減衰素子６は減衰動作となるため、消費電力は、少なくてすみ、また、半導体光増幅・減衰素子６は１ｍｍ各以下のチップ素子であるため、小形モジュール化／ハイブリッド集積化／モノリシック集積化に適している。
【００２７】
また、半導体光増幅・減衰素子６の駆動電流の制御は、上述のようにフィードバック制御であるので、光レベルの波長、偏波の変動に対しても補償できる。
【００２８】
なお、本発明では、利得・減衰制御素子としてＳＯＡを想定したが、光ファイバアンプ（光ファイバ増幅器）等の光増幅器を適用することも可能である。
【００２９】
図６は、本発明の第１の実施形態の詳細な回路構成と動作を示し、同図の（Ａ）は図３における光／電気変換回路（Ｏ／Ｅ）８，信号レベル検出回路（Ｄｅｔ．）９，電圧／電流変換回路（Ｖ／Ｉ）１０部分の詳細な回路構成を示す。
【００３０】
ここで、１２は光信号を電流信号に変換するフォトダイオード（ＰＤ）、１３は電流信号を電圧信号に変換するための抵抗、１４−１は増幅回路、１５は容量であり、これら１２〜１５の素子により光／電気変換回路（Ｏ／Ｅ）８を構成する。なお、２５はフォトダイオード１２へ印加されるＰＤバイアス電圧の供給用端子であり、０は接地端子である。光／電気変換回路８は、フォトダイオード１３により光信号を電気信号に変換すると同時に、容量１５によりその電気信号を積分し、平均値を検出する。
【００３１】
１４−３は差動入力の増幅回路であって、信号レベル検出回路９を構成する。信号レベル検出回路９は光／電気変換回路８の出力電圧（Ｖｏ１）２０と基準レベル電圧端子１１の基準電圧（Ｖｒｅｆ）１６とを比較し、その比較結果を出力電圧（Ｖｏ２）２１として出力する。
【００３２】
１４−４は出力電圧（Ｖｏ２）２１を入力する差動入力の増幅回路、１７は駆動電流設定用抵抗、１８は電流駆動用トランジスタであって、これら素子１４−４〜１８により電圧／電流変換回路（Ｖ／Ｉ）１０を構成する。なお、２６は駆動電流（Ｉｄ）回路用電源端子、０は接地端子である。電圧／電流変換回路１０では、増幅回路１４−４、駆動電流設定用抵抗１７、および電流駆動用トランジスタ１８の組合わせ回路により、信号レベル検出回路９の出力電圧（Ｖｏ２）２１を駆動電流Ｉｄに変換し、この駆動電流Ｉｄを半導体光増幅・減衰素子６へ供給する。
【００３３】
この回路の動作を説明する。まず、光信号をＰＤ１２により電流信号Ｉｉｎに変換し、抵抗１３と増幅器１４−１とから構成される電流／電圧変換増幅回路によりその電流信号Ｉｉｎを電圧信号（Ｖｏ１）２０に変換する。これと同時に、積分用の容量１５により平均値の検出動作を実現させ、Ｖｏ１出力としては、信号レベルの平均値の検出結果として、直流電圧信号が出力される。
【００３４】
このＶｏ１出力レベルを差動入力の増幅回路１４−３で基準レベル電圧（Ｖｒｅｆ）と比較し、その比較結果である出力電圧（Ｖｏ２）２１を電圧／電流変換回路１０を介して駆動電流Ｉｄに変換し、この駆動電流Ｉｄを半導体光増幅・減衰素子６（ＳＯＡに相応）へフィードバックさせることにより、図３の分岐回路７の光出力レベルを安定化させることができる。
【００３５】
図６の（Ｂ）は、同図の（Ａ）の回路の動作を模式的に示したものである。図６の（Ｂ）に示すように、基準レベル電圧Ｖｒｅｆよりも電圧信号Ｖｏ１が大きい場合は、駆動電流Ｉｄは減少するように作用し、基準レベル電圧Ｖｒｅｆよりも電圧信号Ｖｏ１が小さい場合は駆動電流Ｉｄが増加するように作用する。電圧／電流変換回路１０では、差動増幅回路１４−４と抵抗１７，トランジスタ１８の組み合わせ回路により、トランジスタ１８のベース電位を差動増幅回路１４−４の出力電圧により制御し、トランジスタ１８のコレクタ電流を線形に安定に制御できるように構成している。
【００３６】
この回路構成の特徴は、初段のＰＤ出力で１５の容量Ｃにより帯域制限をかけていることから、回路は低速でよく、実現しやすい。また、雑音帯域も必然的に狭まることから、Ｒｆの値を大きくすることができ、高感度な動作をさせることができる。このため、図３の光分岐回路７において、光／電気変換回路８への光分岐量を小さく設定（例えば、１０分の１以下）しても、安定な制御動作を実現できる長所を有する。また、この回路は低速でよいことから、廉価な部品を使用でき、低コストでの実現が可能である。
【００３７】
図７は、本発明の第１の実施形態の詳細な回路の他の構成例と動作を示し、同図の（Ａ）は図３における光／電気変換回路８，信号レベル検出回路９，電圧／電流変換回路１０部分の詳細な回路構成を示す。
【００３８】
ここで、１２は光信号を電流信号に変換するフォトダイオード（ＰＤ）、２５はＰＤ１２のＰＤバイアス供給用端子、１３は電流信号を電圧信号に変換するための抵抗、１４−１は増幅回路、２２は容量であり、これらの素子の組合わせにより光／電気変換回路８を構成している。２０−１は、光／電気変換回路８の出力電圧（Ｖｏ１）である。
【００３９】
また、１４−２は出力電圧（Ｖｏ１）２０−１を入力する差動入力の増幅回路、１９はダイオード、２３は容量、２４は抵抗、０は接地端子であり、これらの素子の組み合せにより後述のピーク値検出回路を構成している。２０−２はピーク値検出回路の出力電圧（Ｖｏ１′）である。
【００４０】
また、１４−３は出力電圧（Ｖｏ１′）２０−２を入力する差動入力の増幅回路、１６はその増幅回路２０−２の基準レベル電圧端子１１の基準レベル電圧（Ｖｒｅｆ）であり、２１は信号レベル検出回路９の出力電圧（Ｖｏ２）である。
【００４１】
また、１４−４は出力電圧（Ｖｏ２）２１を入力する差動入力の増幅回路、２６は駆動電流（Ｉｄ）の回路用電源端子、１７は駆動電流（Ｉｄ）の設定用抵抗、１８は電流駆動用トランジスタであり、これらの素子の組み合せにより電圧／電流変換回路１０を構成し、電圧／電流変換回路１０の駆動電流（Ｉｄ）が半導体光増幅・減衰素子６（ＳＯＡに相応）へ供給させる。０は接地端子である。
【００４２】
図７の（Ｂ）は、同図の（Ａ）の回路の動作を模式的に示す。本発明の図７の回路構成は、上述の本発明の図６の回路構成に対して、容量１５が削除され、出力電圧（Ｖｏ１）２０−１，差動入力の増幅回路１４−２，ダイオード１９，容量２３，抵抗２４から構成されるピーク値検出回路が付加されている点が異なる。
【００４３】
図７の光パワーレベル等化回路の動作を説明する。まず、図３の分岐回路７で分岐された光信号を光／電気変換回路８を構成するフォトダイオード１２により電流信号に変換し、この電流信号を抵抗１３と増幅回路１４−１とから構成される電流／電圧変換増幅回路により電圧信号（Ｖｏ１）に変換する。この電圧信号（Ｖｏ１）を、２２の容量（Ｃ１）を介して差動増幅回路１４−２，ダイオード１９，容量２３，抵抗２４とから構成されるピーク値検出回路へ入力する。
【００４４】
ピーク値検出回路では、ダイオード１９の整流特性を利用して信号波形のピーク値を検出し、検出したそのピーク電圧レベル（出力電圧２０−２のＶｏ１′）を出力する。このピーク値検出動作を説明すると、信号レベルがＨｉｇｈ（ハイレベル）の時には、ダイオード１９がオンとなって、容量２３（Ｃ２）に電荷が蓄積され、信号レベルがＬｏｗ（ローレベル）の時には、ダイオード１９がオフとなって、容量２３に蓄積された電荷により、ピーク値電圧が保持される。抵抗２４の抵抗値Ｒｈは、入力信号レベルが変化した時の応答時間を設定するためのもので、抵抗値Ｒｈを高抵抗にするとピーク値電圧の保持時間を長く設定でき、小さくするとピーク値電圧の保持時間を短く設定できる。
【００４５】
このピーク値電圧Ｖｏ１′（２０−２）を次の段の差動入力の増幅回路１４−３で基準レベル電圧（Ｖｒｅｆ）と比較し、その比較結果である電圧信号Ｖｏ２（２１）を、差動入力の増幅回路１４−４と抵抗１７とトランジスタ１８とで構成される電圧／電流変換回路１０を介して電流により半導体光増幅・減衰素子６（ＳＯＡに相応）へフィードバックさせることにより、図３の分岐回路７における光出力レベルを安定化させることができる。
【００４６】
図７の（Ｂ）に示すように、基準レベル電圧Ｖｒｅｆよりもピーク値電圧Ｖｏ１′が大きい場合は、駆動電流Ｉｄは減少するように作用し、基準レベル電圧Ｖｒｅｆよりもピーク値電圧Ｖｏ１′が小さい場合は、駆動電流Ｉｄが増加するように作用する。電圧／電流変換回路１０では、図６の構成例と同様に、トランジスタ１８のベース電位を電圧により制御し、そのコレクタ電流を線形に安定に制御できるよう構成している。
【００４７】
図７の回路構成の特徴は、図６の回路構成と比較して、容量（Ｃ１）２２で容量結合をし、ピーク値検出を行っている点であり、この容量結合の効果により、光信号の直流的な雑音（例えば、ＳＯＡ６の自然放出光成分）を取り除くことができる利点を有する。このため、図６の平均値検出回路に比べて、信号光に対してより高精度な光出力の安定化制御を実現できる。
【００４８】
（第２の実施形態）
図８は本発明の第２の実施形態の光パワーレベル等化回路の構成を示す。本実施形態の回路構成は、図３の第１の実施形態の回路構成に対して、光信号の分岐回路７を半導体光増幅・減衰素子６の前段に配置し、その前段の分岐回路７で分岐した光信号を用いて、光／電気変換回路８，信号レベル検出回路９，電圧／電流変換回路１０からなる回路を通して、半導体光増幅・減衰素子６に対しフィードフォーワード制御を行っている点が異なる。
【００４９】
本実施形態ではフィードフォーワード制御となるため、出力レベルの高精度安定化は厳しいが、半導体光増幅・減衰素子６の前段で光信号を分岐し、その光信号のレベルに応じた制御となるため、半導体光増幅・減衰素子６の雑音（自然放出光など）の影響を受けないという利点を有する。
【００５０】
図９は、図８の構成の変形例であって、図８の信号レベル検出回路９に代えて、プログラマブル制御回路９−２を導入した構成を示す。この構成では、半導体光増幅・減衰素子６の増幅・減衰特性に応じて、プログラマブル制御回路９−２の制御端子２７で条件設定（駆動電流と利得・減衰特性関係、波長依存性、偏波依存性など）を行うことにより、高安定な光パワーレベル等化動作を実現できる。
【００５１】
図１０は、図９のプログラマブル制御回路９−２の詳細な構成例を示す。ここで、２８はアナログ／ディジタル変換回路（Ａ／Ｄ）、２９はディジタル演算制御回路、３０はディジタル／アナログ変換回路（Ｄ／Ａ）、３１はメモリ、２７−２はメモリ情報設定端子である。
【００５２】
メモリ情報設定端子２７−２を介してメモリ３１に、半導体光増幅・減衰素子６の駆動電流と利得・減衰特性関係を予めインプット（格納）しておき、光／電気変換回路８からのアナログレベルの信号をＡ／Ｄ２８でディジタルの信号に変換し、ディジタル演算制御回路２９で、そのディジタル信号レベルとメモリ３１のメモリ情報の内容とを比較し、かつ最適な制御電圧信号を計算処理して出力し、Ｄ／Ａ３０でそのディジタル信号出力をアナログ電圧信号に変換して電圧／電流変換回路１０へ出力する。
【００５３】
このような構成とすることにより、フィードフォードでも安定で高精度な出力パワーレベル等化動作を実現できる。
【００５４】
（第３の実施形態）
図１１は、本発明の第３の実施形態として、本発明の応用実施形態を示す。ここで、４０は、本発明の光パワーレベル等化回路（図３，図８，図９で示すいずれかの回路）であり、４１は光受信回路等の光信号を受けて動作する光処理回路である。例えば、４１が光受信回路とすると、本発明の光パワーレベル等化回路４０を光受信回路４１の前段に挿入することにより、その光パワーレベル等化回路４０の増幅・減衰動作により、光入力信号に対するダイナミックレンジを大幅に拡張することができる。
【００５５】
４１に相当する回路としては、上記の光受信回路の他、例えば入力ダイナミックレンジが小さく、許容できる入力レベル変動幅の小さい光波長変換回路を挙げることができ、そのような光波長変換回路の入力への等化回路として本発明の光パワーレベル等化回路４０を有効に適用することができる。
【００５６】
（第４の実施形態）
図１２は、本発明の第４の実施形態として、本発明の光パワーレベル等化回路４０の多チャンネル化への適用展開を示す。図１３の（Ａ）に示すように、従来の減衰特性のみでは、チャンネル中の最低の出力レベルへの等化しかできないが、図１３の（Ｂ）に示すように、本発明の増幅・減衰動作を用いることにより、任意の出力レベルに設定することができる。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、光信号の増幅・減衰素子として半導体光増幅素子を用い、この半導体光増幅素子の電気的バイアスを自動的に調整可能とする制御回路を設けたので、入力光信号に対してより広ダイナミックレンジ、より高精度な光パワーレベル等化動作を実現することができる。
【図面の簡単な説明】
【図１】従来の可変減衰回路の構成例を示すブロック図である。
【図２】従来の可変減衰回路の可変減衰特性を模式的に示すグラフである。
【図３】本発明の第１の実施形態の光パワーレベル等化回路の基本構成を示すブロック図である。
【図４】本発明で用いる半導体光増幅・減衰素子の特性例を模式的に示すグラフである。
【図５】本発明の第１の実施形態の光パワーレベル等化回路の光パワーレベル等化動作を説明するグラフである。
【図６】本発明の第１の実施形態における平均値検出型の光信号レベル検出回路の詳細構成を示す回路図（Ａ）と、その回路の動作を示すグラフ（Ｂ）である。
【図７】本発明の第１の実施形態におけるピーク値検出型の光信号レベル検出回路の詳細構成を示す回路図（Ａ）と、その回路の動作を示すグラフ（Ｂ）である。
【図８】本発明の第２の実施形態の光パワーレベル等化回路の構成を示すブロック図である。
【図９】本発明の第２の実施形態の光パワーレベル等化回路の変形例を示すブロック図である。
【図１０】図９のプログラマブル制御回路の詳細構成を示すブロック図である。
【図１１】本発明の第３の実施形態として本発明実施形態の応用例を示すブロック図（Ａ）と、その動作を説明する概念図（Ｂ）である。
【図１２】本発明の第４の実施形態として、本発明の光パワーレベル等化回路の多チャンネル化への適用展開を示すブロック図である。
【図１３】光パワーレベル等化回路の多チャンネル化の場合に、従来の減衰のみを利用した場合の作用を示すグラフ（Ａ）と、本発明を適用した場合の作用を示すグラフ（Ｂ）である。
【符号の説明】
１ 光ファイバ
２ 可変減衰素子
３ 可変減衰素子２を制御するための加熱・冷却素子
４ 加熱・冷却素子３を制御するための温度制御回路
５ 電気制御端子
６ 半導体光増幅・減衰素子
７ 光信号の分岐回路
８ 光信号を電気信号に変換する光／電気変換回路
９ 信号レベル検出回路
９−２ プログラマブル制御回路
１０ 電圧信号を電流信号に変換する電圧／電流変換回路
１１ 基準レベル電圧端子
１２ 光信号を電流信号に変換するフォトダイオード（ＰＤ）
１３ 電流信号を電圧信号に変換するための抵抗
１４，１４−１ 増幅回路
１４−２，４−３，４−４ 差動入力の増幅回路
１５ 容量
１６ 基準レベル電圧（Ｖｒｅｆ）
１７ 駆動電流設定用抵抗
１８ 電流駆動用トランジスタ
１９ ダイオード
２０，２０−１ 光／電気変換回路の出力電圧（Ｖｏ１）
２０−２ ピーク値検出回路の出力電圧（Ｖｏ１′）
２１ 信号レベル検出回路の出力電圧（Ｖｏ２）
２２，２３ 容量
２４ 抵抗
２５ ＰＤバイアス供給用端子
２６ 駆動電流回路用電源端子
２７ 制御端子
２７−２ メモリ情報設定端子
２８ アナログ／ディジタル変換回路（Ａ／Ｄ）
２９ ディジタル演算制御回路
３０ ディジタル／アナログ変換回路（Ｄ／Ａ）
３１ メモリ図３、図８
４０ 本発明の光パワーレベル等化回路（図３，図８，図９）
４１ 光受信回路等の光信号を受けて動作する光処理回路
０ 接地端子
Claims (5)
- 駆動電流に応じて光信号の増幅・減衰を行う電流制御型の半導体光増幅素子と、
前記半導体光増幅素子の後段または前段に接続して光信号を分岐する分岐回路と、
前記分岐回路で分岐された光信号レベルが小さいときには、高利得動作となるように、該光信号レベルが大きいときには、低利得あるいは減衰動作となるように、前記半導体光増幅素子の前記駆動電流を制御する制御回路とを有し、
前記制御回路は、
前記分岐回路で分岐された光信号を電気信号に変換する光／電気変換回路と、
前記光／電気変換回路で変換された電気信号の電圧レベルを検出し、検出した電圧レベルと基準レベル電圧とを比較して、該電圧レベルが該基準レベル電圧よりも大きい場合は該駆動電流が減少するように、該電圧レベルが該基準レベル電圧よりも小さい場合は該駆動電流が増大するように作用する電圧信号を出力する
信号レベル検出回路と、
前記信号レベル検出回路から出力された電圧信号を電流信号に変換し、該電流信号を前記駆動電流として前記半導体光増幅素子に帰還する電圧／電流変換回路とを有し、
前記光／電気変換回路は、光信号を電流信号に変換するフォトダイオードと、
該フォトダイオードの出力電流信号を電圧信号に変換する抵抗と増幅器とから構成される電流／電圧変換増幅回路と、該電圧信号を積分して平均値を検出する容量とを有することで、信号レベルの平均値の検出結果として直流電圧信号を出力し、
前記信号レベル検出回路は、前記光／電気変換回路の前記直流電圧信号と基準レベル電圧とを比較し、その比較結果を出力電圧として出力する差動入力の増幅回路を有し、
前記電圧／電流変換回路は、駆動電流設定用抵抗と、該抵抗に一方の入力ポートが接続し前記信号レベル検出回路の出力電圧に他方の入力ポートが接続する差動入力の増幅回路と、該増幅器の出力電圧よりベース電位が制御される電流駆動用トランジスタとの組合わせ回路により、前記信号レベル検出回路の出力電圧を前記駆動電流に変換する
ことを特徴とする光パワーレベル等化回路。 - 駆動電流に応じて光信号の増幅・減衰を行う電流制御型の半導体光増幅素子と、
前記半導体光増幅素子の後段または前段に接続して光信号を分岐する分岐回路と、
前記分岐回路で分岐された光信号レベルが小さいときには、高利得動作となるように、該光信号レベルが大きいときには、低利得あるいは減衰動作となるように、前記半導体光増幅素子の前記駆動電流を制御する制御回路とを有し、
前記制御回路は、
前記分岐回路で分岐された光信号を電気信号に変換する光／電気変換回路と、
前記光／電気変換回路で変換された電気信号の信号波形のピーク値を検出し、
検出したピーク電圧レベルを出力するピーク値検出回路と、
前記ピーク値検出回路から出力されたピーク電圧レベルと基準レベル電圧とを比較して、該ピーク電圧レベルが該基準レベル電圧よりも大きい場合は該駆動電流が減少するように、該ピーク電圧レベルが該基準レベル電圧よりも小さい場合は該駆動電流が増大するように作用する電圧信号を出力する信号レベル検出回路と、
前記信号レベル検出回路から出力された電圧信号を電流信号に変換し、該電流信号を前記駆動電流として前記半導体光増幅素子に帰還する電圧／電流変換回路とを有し、
前記光／電気変換回路は、光信号を電流信号に変換するフォトダイオードと、
該フォトダイオードの出力電流信号を電圧信号に変換する抵抗と増幅器とから構成される電流／電圧変換増幅回路とを有し、
前記ピーク値検出回路は、前記光／電気変換回路で変換された電気信号の信号レベルを検出する差動入力の増幅器と、該増幅器の後段に接続するダイオードと、該ダイオードの後段に接続する容量とピーク値電圧の保持時間設定用の抵抗とを有し、前記信号レベルがＨｉｇｈの時には、該ダイオードがオンとなって、該容量に電荷が蓄積され、前記信号レベルがＬｏｗの時には、該ダイオードがオフとなって、該容量に蓄積された電荷により、ピーク値電圧が保持され、
前記信号レベル検出回路は、前記ピーク値検出回路の前記ピーク値電圧信号と基準レベル電圧とを比較し、その比較結果を出力電圧として出力する差動入力の増幅回路を有し、
前記電圧／電流変換回路は、駆動電流設定用抵抗と、該抵抗に一方の入力ポートが接続し前記信号レベル検出回路の出力電圧に他方の入力ポートが接続する差動入力の増幅回路と、該増幅器の出力電圧よりベース電位が制御される電流駆動用トランジスタとの組合わせ回路により、前記信号レベル検出回路の出力電圧を前記駆動電流に変換する
ことを特徴とする光パワーレベル等化回路。 - 請求項１に記載の光パワーレベル等化回路において、
プログラマブル制御回路を前記信号レベル検出回路に置換えて接続し、該プログラマブル制御回路は、前記半導体光増幅素子の増幅・減衰特性に応じて、駆動電流と利得・減衰特性関係、波長依存性、偏波依存性の少なくともいずれかを含む必要な条件を予め設定することにより、高安定な光パワーレベル等化動作を実行可能とすることを特徴とする光パワーレベル等化回路。 - 請求項３に記載の光パワーレベル等化回路において、
前記プログラマブル制御回路は、
前記半導体光増幅素子の駆動電流と利得・減衰特性関係を予め格納するメモリと、
前記光／電気変換回路からのアナログレベルの信号をディジタル信号に変換するアナログ／ディジタル変換回路と、
前記アナログ／ディジタル変換回路から出力するディジタル信号のレベルと前記メモリの格納情報とを比較して、最適な制御電圧信号を計算処理して出力するディジタル演算制御回路と、
前記ディジタル演算制御回路から出力するディジタル信号をアナログ電圧信号に変換し変換したアナログ電圧信号を前記電圧／電流変換回路へ出力するディジタル／アナログ変換回路と
を有することを特徴とする光パワーレベル等化回路。 - 請求項１ないし４のいずれかに記載の光パワーレベル等化回路に
おいて、
前記信号レベル検出回路と前記電圧／電流変換回路の間に、高利得の増幅回路を挿入したことを特徴とする光パワーレベル等化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031482A JP3642738B2 (ja) | 2001-02-07 | 2001-02-07 | 光パワーレベル等化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031482A JP3642738B2 (ja) | 2001-02-07 | 2001-02-07 | 光パワーレベル等化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002237784A JP2002237784A (ja) | 2002-08-23 |
| JP3642738B2 true JP3642738B2 (ja) | 2005-04-27 |
Family
ID=18895560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001031482A Expired - Fee Related JP3642738B2 (ja) | 2001-02-07 | 2001-02-07 | 光パワーレベル等化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642738B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102171896B (zh) | 2008-10-03 | 2014-07-30 | 富士通株式会社 | 光放大控制装置、半导体光放大器控制方法及光传送设备 |
| JP5208695B2 (ja) * | 2008-11-25 | 2013-06-12 | 住友電工デバイス・イノベーション株式会社 | 通信制御装置 |
| JP5271237B2 (ja) * | 2009-11-18 | 2013-08-21 | 日本電信電話株式会社 | 光増幅装置及び光増幅方法 |
| KR101850991B1 (ko) * | 2010-12-23 | 2018-05-31 | 한국전자통신연구원 | 광 중계기 및 그것의 광신호 증폭 방법 |
-
2001
- 2001-02-07 JP JP2001031482A patent/JP3642738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002237784A (ja) | 2002-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4005401B2 (ja) | 増幅回路及び光通信装置 | |
| US6707024B2 (en) | Bias circuit for a photodetector, and an optical receiver | |
| Nakamura et al. | A 156-Mb/s CMOS optical receiver for burst-mode transmission | |
| US6198571B1 (en) | Computerized intelligent optical amplifier for multi-channel optical networks | |
| US5844445A (en) | Feedback type pre-amplifier | |
| US20080205906A1 (en) | Preamplifier and optical receiving apparatus using the same | |
| US7105797B2 (en) | Optical receiving circuit | |
| JP2003198296A (ja) | 光受信装置 | |
| EP0837570B1 (en) | Optical receiver capable of responding to both burst and continuous signals | |
| US4567446A (en) | Light-receiving device for optical data transfer system | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| US5111324A (en) | Optical receivers | |
| JP3785035B2 (ja) | Ａｐｄバイアス電圧制御回路 | |
| US5952887A (en) | Feedback amplifier and optical receiver using the same | |
| JPH02113640A (ja) | 自動利得制御装置 | |
| JP3642738B2 (ja) | 光パワーレベル等化回路 | |
| US5113151A (en) | Equalizing and amplifying circuit in an optical signal receiving apparatus | |
| US7221229B2 (en) | Receiver circuit having an optical reception device | |
| US7479999B2 (en) | Photodetection device and method | |
| US5386109A (en) | Pre-amplifier for optical receiving and optical receiver using the same | |
| CN116633284A (zh) | 一种高增益跨阻放大器及高增益光电转换器 | |
| KR100547840B1 (ko) | 빠른 세틀링 시간을 갖는 자동 이득 제어 장치 | |
| KR100617294B1 (ko) | 자동 이득 조절 귀환 증폭기 | |
| US7620331B2 (en) | Receiver circuit having an optical receiving device | |
| Ishihara et al. | 3.3 V, 5O Mb/s CMOS transceiver for optical burst-mode communication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |