JP3635469B2 - Manufacturing method of polycrystalline Si TFT - Google Patents
Manufacturing method of polycrystalline Si TFT Download PDFInfo
- Publication number
- JP3635469B2 JP3635469B2 JP20597893A JP20597893A JP3635469B2 JP 3635469 B2 JP3635469 B2 JP 3635469B2 JP 20597893 A JP20597893 A JP 20597893A JP 20597893 A JP20597893 A JP 20597893A JP 3635469 B2 JP3635469 B2 JP 3635469B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- film
- tft
- type impurity
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、チャネル領域となる多結晶Ｓｉ膜の水素化処理に特徴を有する多結晶ＳｉＴＦＴの製造方法に関する。
【０００２】
近年、多結晶ＳｉＴＦＴ（薄膜トランジスタ）は液晶表示装置（ＬＣＤ）の液晶表示セルの駆動素子として用いることが検討され、一部実用化が始まっているが、本来多結晶Ｓｉ膜の比抵抗は低く、欠陥が多いため、ＴＦＴ化した場合、ゲート電極を負バイアスにした状態でのリーク電流の低減、立ち上がり特性の改善が課題になっている。
【０００３】
【従来の技術】
従来、多結晶ＳｉＴＦＴにおいて、特性を改善する方法として、ＴＦＴを形成した後、チャネル領域を構成する多結晶Ｓｉ膜に水素を添加して未結合手を補償する水素処理を施すことが一般的であり、特に、ゲート電極を負バイアスした状態でのリーク電流を低減するために、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造や、ソースとドレインの間に串型の２つのゲートを形成するデュアルゲート（Ｄｕａｌ Ｇａｔｅ）構造の適用が試みられていた。
【０００４】
【発明が解決しようとする課題】
ところが、従来の水素化処理は、ＦＥＴを形成した後に行われるため、チャネル領域の上は一般的に他の層で覆われているため、多結晶Ｓｉ膜への水素化処理が有効に働かないことが多かった。
また、リーク電流を低減する方法として用いられていた上記の方法のうち、ＬＤＤ構造には工程が複雑になるという問題があり、デュアルゲート構造にはＴＦＴ素子が大型化し、液晶表示セルの開口率が低下するという問題があった。
【０００５】
本発明は、チャネル領域となる多結晶Ｓｉ膜への水素化処理が有効に働き、かつ、製造工程が複雑にならず、ＴＦＴ素子が大型化しない多結晶ＳｉＴＦＴの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に依る多結晶ＳｉＴＦＴの製造方法に於いては、
（１）
絶縁基板の上に形成されたチャネル領域、ソース領域、ドレイン領域となる多結晶Ｓｉ膜と、その上に形成されたゲート絶縁膜と、その上に形成されたゲート電極と、該ソース領域とドレイン領域の上に形成されたソース電極とドレイン電極を有する多結晶ＳｉＴＦＴの製造方法において、該多結晶Ｓｉ膜の水素化処理を、該多結晶Ｓｉ膜を形成する工程と該ゲート絶縁膜を形成する工程の間で行い、かつ、該水素化処理と同時に、該多結晶Ｓｉ膜がｉ型に近づくよう、該多結晶Ｓｉ膜にｐ型不純物の導入を行うことを特徴とするか、或いは、
（２）
前記（１）に於いて、多結晶Ｓｉ膜の水素化処理と同時に行われる該多結晶Ｓｉ膜へのｐ型不純物の導入は、Ｂ 2 Ｈ 6 ／Ｈ 2 、Ｂ 2 Ｈ 6 ／Ｈｅ、Ｂ 2 Ｈ 6 ／Ｈｅ＋Ｈ 2 の各ガスから選択されたガスをイオン化して導入するイオン注入法を適用することを特徴とするか、或いは、
（３）
前記（１）に於いて、多結晶Ｓｉ膜の水素化処理と同時に行われる該多結晶Ｓｉ膜へのｐ型不純物の導入にイオンドーピング法を適用することを特徴とするか、或いは、
（４）
前記（３）に於いて、多結晶Ｓｉ膜の水素化処理と同時に行われる該多結晶Ｓｉ膜へのｐ型不純物の導入に際し、該ｐ型不純物を１×１０ 14 イオン／ｃｍ 2 以下にすることを特徴とするか、或いは、
（５）
前記（１）に於いて、多結晶Ｓｉ膜の水素化処理と同時に行われる該多結晶Ｓｉ膜へのｐ型不純物の導入にプラズマドーピング法を適用することを特徴とするか、或いは、
（６）
前記（５）に於いて、多結晶Ｓｉ膜の水素化処理と同時に行われる該多結晶Ｓｉ膜へのｐ型不純物の導入に際し、該ｐ型不純物を５×１０ 18 個／ｃｍ 3 以下にすることを特徴とする。
【０００９】
【作用】
図１は、本発明の多結晶ＳｉＴＦＴの製造方法の原理説明図であり、（Ａ）は多結晶Ｓｉ膜に水素と不純物を導入する工程、（Ｂ）は多結晶Ｓｉ膜に水素と不純物を導入した後の欠陥密度分布を示している。
この図において、１はガラス基板、２は多結晶Ｓｉ膜、３はＨ系イオン、４はＢ系イオンである。
【００１０】
本発明においては、図１（Ａ）に示されているように、ガラス基板１の上に形成された多結晶Ｓｉ膜２に、外部からＨ系イオン３と導電型を決定する不純物であるＢ系イオン４を、イオンドーピング法（イオンシャワー法）、または、プラズマドーピング法を用いることによって同時に導入する。
【００１１】
この場合、Ｂ系イオン４は、後に説明する深さと不純物濃度の関係からＢ+ ，２Ｂ+ またはＢ2+の形で導入されるものと考えられる。
多結晶Ｓｉ膜は成長した状態（ａｓ ｇｒｏｗｎ）では弱いｎ型を示すが、ｐ型不純物であるＢ系イオン４の導入によってｉ型に近づけ高抵抗化し、リーク電流を低減することができる。
【００１２】
また、多結晶Ｓｉ膜２に水素を導入することによって、多結晶Ｓｉ膜２の未結合手を水素原子によって結合して、電気的に不活性にすることができる。
このように、水素化処理を施して不活性にし、逆導電型の不純物を導入した多結晶Ｓｉ膜を加工してチャネル領域とし、その上に絶縁膜等を堆積してＴＦＴを形成するが、この工程の最高温度は、導入された水素が離脱しないように３００℃以下に限定する必要がある。
【００１３】
図１（Ｂ）は多結晶Ｓｉ膜に水素と不純物を導入した（Ｂ，Ｈ処理）後の欠陥密度分布を示しているが、Ｂの導入によって、Ｂ，Ｈ処理前にｎ型であった多結晶Ｓｉ膜のフェルミ準位が導電帯のエネルギーＥｃと価電子帯のエネルギーＥｖの中間程度にまで低下してｉ型化し、多結晶Ｓｉ膜の導電帯のエネルギーＥｃと価電子帯のエネルギーＥｖの欠陥密度が減少していることが分かる。
本発明においては、層間絶縁膜等を形成する前に多結晶Ｓｉ膜に水素化処理を施すため、多結晶Ｓｉ膜中の未接合手を有効に補償することができる。
【００１４】
【実施例】
以下、本発明の実施例を説明する。
（第１実施例）
図２は、第１実施例の多結晶ＳｉＴＦＴの製造工程説明図であり、（Ａ）〜（Ｄ）は各工程を示している。
この図において、１１はガラス基板、１２は多結晶Ｓｉ膜、１２1 はソース領域、１２2 はドレイン領域、１３はＢ2 Ｈ6 ／Ｈ2 ガス、１４はゲート絶縁膜、１５はゲート電極、１６は燐（Ｐ）、１７は層間絶縁膜、１８1 はソース電極、１８2 はドレイン電極、１８3 はゲート電極である。
この製造工程説明図によって第１実施例の多結晶ＳｉＴＦＴの製造方法を説明する。
【００１５】
第１工程（図２（Ａ）参照）
ガラス基板１１の上に形成された多結晶Ｓｉ膜１２にイオンシャワー法によってＢ2 Ｈ6 ／Ｈ2 ガス１３を用い、Ｂを１×１０13イオン／ｃｍ2 注入する。
これと同時に、希釈ガスのＨ2 とＢ2 Ｈ6 のＨ2 をイオン化して多結晶Ｓｉ膜１２中に導入する。
このＢ，Ｈ処理によって、前述のように、本来弱いｎ型であった多結晶Ｓｉ膜１２が高抵抗のｉ型になり、多結晶Ｓｉ膜１２の未結合手を補償して電気的に不活性化することができる。
【００１６】
第２工程（図２（Ｂ）参照）
この多結晶Ｓｉ膜１２の上にＳｉＯ2 膜とＡｌ膜を形成し、パターニングすることによって、ゲート絶縁膜１４とゲート電極１５を形成する。
その後、ゲート絶縁膜１４とゲート電極１５をマスクにして、多結晶Ｓｉ膜１２中に燐（Ｐ）１６をイオンシャワー法によっ導入してｎ+ 型のソース領域１２1 とドレイン領域１２2 を形成する。
【００１７】
第３工程（図２（Ｃ）参照）
全面にＳｉＮ膜を形成しパターニングして層間絶縁膜１７を形成した後、ソース領域１２1 、ドレイン領域１２2 、ゲート電極１５の上にコンタクトホールを形成する。
【００１８】
第４工程（図２（Ｄ）参照）
コンタクトホールを含む全面にＡｌ／Ｓｉ（Ｓｉを僅か含むＡｌ）膜をスパッタリングによって形成し、パターニングすることによってソース電極１８1 とドレイン電極１８2 と、ゲート電極１８3 を形成する。
【００１９】
この実施例の多結晶ＳｉＴＦＴの製造方法によると、新たに複雑なプロセスの追加、またはＴＦＴの構造を変更することなく特性を改善することができる。
【００２０】
図３は、第１実施例のＴＦＴのゲート電圧対ドレイン電流特性図である。
この図の横軸はゲート電圧を示し、縦軸はドレイン電流を示している。
また、第１実施例のＴＦＴの特性を実線で示し、従来の多結晶Ｓｉ膜にＢ，Ｈを導入していないＴＦＴの特性を比較のため破線で示している。
【００２１】
この図に示されているように、第１実施例のＴＦＴにおいては、ゲート電圧を負にしたときのリーク電流を従来のＴＦＴより著しく低減されており、ドレイン電流を１桁増大するのに要するゲート電圧であるＳ値で表される立ち上がり特性が改善されていることが分かる。
【００２２】
図４は、第１実施例のイオンシャワー法による多結晶Ｓｉ膜の深さ対硼素と水素の濃度関係図である。
硼素と水素の深さ対濃度説明図である。
この図において、横軸は深さを示し、縦軸は硼素（Ｂ）と水素（Ｈ）の深さを示している。
この図は、Ｂ2 Ｈ6 ／Ｈ2 ガスを用いたイオンシャワー法によって多結晶Ｓｉ膜中にＢとＨを導入した場合の、深さとＢとＨの濃度を示している。
この実施例の多結晶ＳｉＴＦＴの製造方法によると、この図に示された関係を利用して、イオンシャワーのエネルギーを調節して注入する深さを制御することによって、多結晶Ｓｉ膜中のＢとＨの濃度を高精度で設定することができる。
【００２３】
この実施例においては、水素と同時に多結晶Ｓｉ膜に導入する不純物を１×１０14イオン／ｃｍ2 以下にすることによって、導電型の逆転等の不都合の発生を防ぐことができる。
【００２４】
（第２実施例）
第１実施例の多結晶ＳｉＴＦＴの製造方法においては、多結晶Ｓｉ膜にＢ，Ｈを導入する方法としてイオンシャワー法を用いたが、このイオンシャワー法に代えて、Ｂ2 Ｈ6 ／Ｈ2 ガスを用いたプラズマドーピングを用いても同様の効果を得ることができる。
【００２５】
図５は、第２実施例の多結晶ＳｉＴＦＴの製造方法の説明図であり、（Ａ）はプラズマドーピング装置を示し、（Ｂ）はプラズマドーピング法による多結晶Ｓｉ膜の深さとＢ，Ｈの濃度を示している。
この図において、２１はチャンバー、２２，２３はロードロック、２４は原料ガス供給管、２５，２６は排気管、２７はサセプター、２８は被処理基板、２９は電極、３０は高周波電源である。
【００２６】
図５（Ａ）に概略的に示されているように、プラズマドーピング装置は、被処理基板２８を出し入れし、内部の電極等を整備するためのロードロック２２，２３、Ｂ2 Ｈ6 ／Ｈ2 ガスを供給するための原料ガス供給管２４、被処理基板２８を支持するためのサセプター２７、排気管２５，２６、電極２９を具えるチャンバー２１と、被処理基板２８と電極２９の間にプラズマを発生させるための高周波電源３０とから構成されている。
【００２７】
このプラズマドーピング装置の、サセプター２７に、多結晶Ｓｉ膜を形成した被処理基板２８をセットし、排気管２５，２６からチャンバー２１内を排気し、原料ガス供給管２４からチャンバー２１内にＢ2 Ｈ6 ／Ｈ2 ガスを供給し、高周波電源３０によって被処理基板２８と電極２９の間に発生した高周波電界によってＢ2 Ｈ6 ／Ｈ2 ガスをプラズマ化して、ＢとＨを多結晶Ｓｉ膜に導入する。
【００２８】
この第２実施例の多結晶ＳｉＴＦＴの製造方法によって多結晶Ｓｉ膜にＢとＨを同時に導入した場合の、深さと、ＢとＨの濃度の関係は、図５（Ｂ）に示されている。
この図に示された関係を利用して、多結晶Ｓｉ膜中のＢとＨの濃度を容易に設定することができる。
この実施例の多結晶ＳｉＴＦＴの製造方法によると、安価なプラズマ装置を用いることができるため、コストの低減を図ることができる。
【００２９】
上記の各実施例の多結晶ＳｉＴＦＴの製造方法においては、水素と不純物の原料として、Ｂ2 Ｈ6 ／Ｈ2 ，Ｂ2 Ｈ6 ／Ｈｅ，Ｂ2 Ｈ6 ／Ｈｅ＋Ｈ2 ガス等を用いることができる。
【００３０】
この実施例においては、水素と同時に多結晶Ｓｉ膜に導入する不純物を５×１０18個／ｃｍ3 以下にすることによって、導電型の逆転等の不都合の発生を防ぐことができる。
【００３１】
【発明の効果】
以上説明したように、本発明によると、層間絶縁膜等が形成される前に多結晶Ｓｉ膜を水素化するため、水素化処理が有効に行われ、水素と同時にチャネル領域の導電型とは異なる導電型の不純物を導入して、堆積したばかりの多結晶Ｓｉ膜の僅かなｎ型導電型を補償して高抵抗化するため、多結晶ＳｉＴＦＴの立ち上がり特性が改善され、オフ電流が低減され、製造工程上にも複雑な要因がなく、素子形状にも大型化する要因がないため、精細化、微細化される液晶表示装置の技術分野において寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の多結晶ＳｉＴＦＴの製造方法の原理説明図であり、（Ａ）は多結晶Ｓｉ膜に水素と不純物を導入する工程、（Ｂ）は多結晶Ｓｉ膜に水素と不純物を導入した後の欠陥密度分布を示している。
【図２】第１実施例の多結晶ＳｉＴＦＴの製造工程説明図であり、（Ａ）〜（Ｄ）は各工程を示している。
【図３】第１実施例のＴＦＴのゲート電圧対ドレイン電流特性図である。
【図４】第１実施例のイオンシャワー法による多結晶Ｓｉ膜の深さ対硼素と水素の濃度関係図である。
【図５】第２実施例の多結晶ＳｉＴＦＴの製造方法の説明図であり、（Ａ）はプラズマドーピング装置を示し、（Ｂ）はプラズマドーピング法による多結晶Ｓｉ膜の深さとＢ，Ｈの濃度を示している。
【符号の説明】
１ ガラス基板
２ 多結晶Ｓｉ膜
３ Ｈ系イオン
４ Ｂ系イオン
１１ ガラス基板
１２ 多結晶Ｓｉ膜
１２1 ソース領域
１２2 ドレイン領域
１３ Ｂ2 Ｈ6 ／Ｈ2 ガス
１４ ゲート絶縁膜
１５ ゲート電極
１６ 燐（Ｐ）
１７ 層間絶縁膜
１８1 ソース電極
１８2 ドレイン電極
１８3 ゲート電極
２１ チャンバー
２２，２３ ロードロック
２４ 原料ガス供給管
２５，２６ 排気管
２７ サセプター
２８ 被処理基板
２９ 電極
３０ 高周波電源[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a polycrystalline Si TFT characterized by hydrogenation treatment of a polycrystalline Si film to be a channel region.
[0002]
In recent years, the use of polycrystalline Si TFTs (thin film transistors) as driving elements for liquid crystal display cells of liquid crystal display devices (LCDs) has been studied, and some of them have been put into practical use. Since there are many defects, when a TFT is formed, reduction of leakage current and improvement of rising characteristics in a state where the gate electrode is set to a negative bias are problems.
[0003]
[Prior art]
Conventionally, as a method for improving the characteristics of a polycrystalline Si TFT, it is common to perform hydrogen treatment to compensate for dangling bonds by adding hydrogen to the polycrystalline Si film constituting the channel region after the TFT is formed. In particular, in order to reduce leakage current in a state where the gate electrode is negatively biased, an LDD (Lightly Doped Drain) structure, or a dual gate (Dual Gate) that forms two skewered gates between a source and a drain ) Attempts have been made to apply the structure.
[0004]
[Problems to be solved by the invention]
However, since the conventional hydrogenation process is performed after the FET is formed, the channel region is generally covered with another layer, so that the hydrogenation process to the polycrystalline Si film does not work effectively. There were many things.
In addition, among the above methods used as a method for reducing the leakage current, the LDD structure has a problem that the process is complicated. The dual gate structure has a large TFT element, and the aperture ratio of the liquid crystal display cell is increased. There was a problem that decreased.
[0005]
It is an object of the present invention to provide a method for manufacturing a polycrystalline Si TFT in which the hydrogenation process to the polycrystalline Si film serving as the channel region works effectively, the manufacturing process is not complicated, and the TFT element is not enlarged. And
[0006]
[Means for Solving the Problems]
In the method of manufacturing a polycrystalline Si TFT according to the present invention,
(1)
Polycrystalline Si film to be channel region, source region and drain region formed on insulating substrate, gate insulating film formed thereon, gate electrode formed thereon, source region and drain In a method for manufacturing a polycrystalline Si TFT having a source electrode and a drain electrode formed on a region, the polycrystalline Si film is hydrogenated, the polycrystalline Si film is formed, and the gate insulating film is formed. P-type impurities are introduced into the polycrystalline Si film so that the polycrystalline Si film approaches i-type simultaneously with the hydrogenation treatment , or between the steps, or
(2)
In the above (1), the introduction of the p-type impurity into the polycrystalline Si film, which is performed simultaneously with the hydrogenation treatment of the polycrystalline Si film, is performed using B 2 H 6 / H 2 , B 2 H 6 / He, B Applying an ion implantation method that ionizes and introduces a gas selected from each gas of 2 H 6 / He + H 2 , or
(3)
In (1), an ion doping method is applied to the introduction of p-type impurities into the polycrystalline Si film that is performed simultaneously with the hydrogenation process of the polycrystalline Si film, or
(4)
In the above (3), when the p-type impurity is introduced into the polycrystalline Si film simultaneously with the hydrogenation process of the polycrystalline Si film, the p-type impurity is reduced to 1 × 10 14 ions / cm 2 or less. Or
(5)
In the above (1), the plasma doping method is applied to the introduction of the p-type impurity into the polycrystalline Si film which is performed simultaneously with the hydrogenation treatment of the polycrystalline Si film, or
(6)
In the above (5), when the p-type impurities are introduced into the polycrystalline Si film simultaneously with the hydrogenation process of the polycrystalline Si film, the p-type impurities are reduced to 5 × 10 18 atoms / cm 3 or less. It is characterized by that.
[0009]
[Action]
1A and 1B are explanatory views of the principle of a method for manufacturing a polycrystalline Si TFT according to the present invention, in which FIG. 1A shows a step of introducing hydrogen and impurities into a polycrystalline Si film, and FIG. 1B shows hydrogen and impurities introduced into a polycrystalline Si film. The defect density distribution after the introduction is shown.
In this figure, 1 is a glass substrate, 2 is a polycrystalline Si film, 3 is an H-based ion, and 4 is a B-based ion.
[0010]
In the present invention, as shown in FIG. 1A, the
[0011]
In this case, it is considered that the B-based
Although the polycrystalline Si film shows a weak n-type in the grown state (as grown), the introduction of the B-
[0012]
Further, by introducing hydrogen into the
In this way, a hydrogenation treatment is performed to inactivate, and a polycrystalline Si film into which an impurity of a reverse conductivity type is introduced is processed into a channel region, and an insulating film or the like is deposited thereon to form a TFT. The maximum temperature in this step needs to be limited to 300 ° C. or less so that the introduced hydrogen does not leave.
[0013]
FIG. 1B shows the defect density distribution after introducing hydrogen and impurities into the polycrystalline Si film (B, H treatment). By introducing B, it was n-type before the B, H treatment. The Fermi level of the polycrystalline Si film is lowered to an intermediate level between the conduction band energy Ec and the valence band energy Ev to form i-type, and the polycrystalline Si film conduction band energy Ec and valence band energy Ev. It can be seen that the defect density is reduced.
In the present invention, since the polycrystalline Si film is subjected to hydrogenation before the interlayer insulating film or the like is formed, unbonded hands in the polycrystalline Si film can be effectively compensated.
[0014]
【Example】
Examples of the present invention will be described below.
(First embodiment)
FIG. 2 is an explanatory view of the manufacturing process of the polycrystalline Si TFT of the first embodiment, and (A) to (D) show each process.
In this figure, 11 is a glass substrate, 12 is a polycrystalline Si film, 12 1 is a source region, 12 2 is a drain region, 13 is a B 2 H 6 / H 2 gas, 14 is a gate insulating film, 15 is a gate electrode, 16 is phosphorus (P), 17 is an interlayer insulating film, 18 1 is a source electrode, 18 2 is a drain electrode, and 18 3 is a gate electrode.
A manufacturing method of the polycrystalline Si TFT of the first embodiment will be described with reference to this manufacturing process explanatory diagram.
[0015]
First step (see FIG. 2A)
B is implanted into the
At the same time, dilution gas H 2 and B 2 H 6 H 2 are ionized and introduced into the
By this B and H treatment, the
[0016]
Second step (see FIG. 2B)
A SiO 2 film and an Al film are formed on the
Thereafter, using the
[0017]
Third step (see FIG. 2C)
An SiN film is formed on the entire surface and patterned to form an
[0018]
Fourth step (see FIG. 2D)
An Al / Si (a slight amount of Si) film is formed on the entire surface including the contact holes by sputtering and patterned to form a source electrode 18 1 , a drain electrode 18 2, and a gate electrode 18 3 .
[0019]
According to the method for manufacturing a polycrystalline Si TFT of this embodiment, the characteristics can be improved without adding a new complicated process or changing the structure of the TFT.
[0020]
FIG. 3 is a characteristic diagram of the gate voltage versus drain current of the TFT of the first embodiment.
In this figure, the horizontal axis indicates the gate voltage, and the vertical axis indicates the drain current.
Further, the characteristics of the TFT of the first embodiment are shown by a solid line, and the characteristics of a TFT in which B and H are not introduced into the conventional polycrystalline Si film are shown by a broken line for comparison.
[0021]
As shown in this figure, in the TFT of the first embodiment, the leakage current when the gate voltage is made negative is significantly reduced as compared with the conventional TFT, and it is necessary to increase the drain current by one digit. It can be seen that the rising characteristic represented by the S value which is the gate voltage is improved.
[0022]
FIG. 4 is a graph showing the relationship between the depth of the polycrystalline Si film by the ion shower method of the first embodiment and the concentration of boron and hydrogen.
FIG. 6 is an explanatory diagram of boron and hydrogen depth versus concentration.
In this figure, the horizontal axis indicates the depth, and the vertical axis indicates the depth of boron (B) and hydrogen (H).
This figure shows the depth and the concentration of B and H when B and H are introduced into the polycrystalline Si film by an ion shower method using B 2 H 6 / H 2 gas.
According to the method of manufacturing a polycrystalline Si TFT of this embodiment, by utilizing the relationship shown in this figure, by adjusting the ion shower energy and controlling the implantation depth, B in the polycrystalline Si film is controlled. And H concentration can be set with high accuracy.
[0023]
In this embodiment, the impurity introduced into the polycrystalline Si film simultaneously with hydrogen is set to 1 × 10 14 ions / cm 2 or less, thereby preventing the occurrence of inconvenience such as inversion of the conductivity type.
[0024]
(Second embodiment)
In the method of manufacturing the polycrystalline Si TFT of the first embodiment, the ion shower method is used as a method for introducing B and H into the polycrystalline Si film. Instead of this ion shower method, B 2 H 6 / H 2 is used. The same effect can be obtained by using plasma doping using a gas.
[0025]
FIGS. 5A and 5B are explanatory views of a method for manufacturing a polycrystalline Si TFT according to the second embodiment. FIG. 5A shows a plasma doping apparatus, and FIG. 5B shows the depth of the polycrystalline Si film by the plasma doping method and B and H. The concentration is shown.
In this figure, 21 is a chamber, 22 and 23 are load locks, 24 is a source gas supply pipe, 25 and 26 are exhaust pipes, 27 is a susceptor, 28 is a substrate to be processed, 29 is an electrode, and 30 is a high frequency power source.
[0026]
As schematically shown in FIG. 5A, the plasma doping apparatus includes load locks 22 and 23, B 2 H 6 / H for taking in and out the substrate to be processed 28 and maintaining internal electrodes and the like. 2 A source
[0027]
In this plasma doping apparatus, a
[0028]
FIG. 5B shows the relationship between the depth and the concentration of B and H when B and H are simultaneously introduced into the polycrystalline Si film by the polycrystalline Si TFT manufacturing method of the second embodiment. .
By using the relationship shown in this figure, the B and H concentrations in the polycrystalline Si film can be easily set.
According to the method for manufacturing a polycrystalline Si TFT of this embodiment, an inexpensive plasma apparatus can be used, so that the cost can be reduced.
[0029]
In the method of manufacturing the polycrystalline Si TFT of each of the above embodiments, B 2 H 6 / H 2 , B 2 H 6 / He, B 2 H 6 / He + H 2 gas, etc. are used as the raw materials for hydrogen and impurities. it can.
[0030]
In this embodiment, the impurity introduced into the polycrystalline Si film simultaneously with hydrogen is set to 5 × 10 18 / cm 3 or less, thereby preventing inconvenience such as inversion of the conductivity type.
[0031]
【The invention's effect】
As described above, according to the present invention, since the polycrystalline Si film is hydrogenated before the interlayer insulating film or the like is formed, the hydrogenation process is effectively performed. Introducing impurities of different conductivity types to compensate for the slight n-type conductivity type of the polycrystalline Si film just deposited to increase the resistance, thereby improving the rising characteristics of the polycrystalline Si TFT and reducing the off-current. There is no complicated factor in the manufacturing process, and there is no factor to increase the size of the element, so that it contributes greatly in the technical field of liquid crystal display devices that are refined and miniaturized.
[Brief description of the drawings]
FIGS. 1A and 1B are explanatory views of the principle of a method for manufacturing a polycrystalline Si TFT according to the present invention, in which FIG. 1A is a step of introducing hydrogen and impurities into a polycrystalline Si film, and FIG. The defect density distribution after the introduction is shown.
FIGS. 2A to 2D are explanatory diagrams of manufacturing steps of a polycrystalline Si TFT according to the first embodiment, and FIGS.
FIG. 3 is a gate voltage versus drain current characteristic diagram of the TFT of the first embodiment.
FIG. 4 is a graph showing the relationship between the depth of a polycrystalline Si film by the ion shower method of the first embodiment and the concentration of boron and hydrogen.
FIGS. 5A and 5B are explanatory views of a method for manufacturing a polycrystalline Si TFT according to a second embodiment, wherein FIG. 5A shows a plasma doping apparatus, and FIG. 5B shows the depth of a polycrystalline Si film by plasma doping and the B and H levels; The concentration is shown.
[Explanation of symbols]
DESCRIPTION OF
17 Interlayer insulating film 18 1 Source electrode 18 2 Drain electrode 18 3 Gate electrode 21
Claims (6)
該多結晶Ｓｉ膜の水素化処理を、該多結晶Ｓｉ膜を形成する工程と該ゲート絶縁膜を形成する工程の間で行い、かつ、該水素化処理と同時に、該多結晶Ｓｉ膜がｉ型に近づくよう、該多結晶Ｓｉ膜にｐ型不純物の導入を行うこと
を特徴とする多結晶ＳｉＴＦＴの製造方法。Polycrystalline Si film to be channel region, source region and drain region formed on insulating substrate, gate insulating film formed thereon, gate electrode formed thereon, source region and drain In a method of manufacturing a polycrystalline Si TFT having a source electrode and a drain electrode formed on a region,
The hydrogenation process of the polycrystalline Si film, carried out between the step of forming a step with said gate insulating film to form a polycrystalline Si film, and, at the same time as hydrotreated, polycrystalline Si film i A method for manufacturing a polycrystalline Si TFT , wherein a p-type impurity is introduced into the polycrystalline Si film so as to approach the mold .
を特徴とする請求項１記載の多結晶ＳｉＴＦＴの製造方法。 The introduction of the p-type impurity into the polycrystalline Si film, which is performed simultaneously with the hydrogenation treatment of the polycrystalline Si film, includes B 2 H 6 / H 2 , B 2 H 6 / He, and B 2 H 6 / He + H 2 . polycrystalline SiTFT manufacturing method according to claim 1, wherein <br/> applying ion implantation to introduce gas selected from the gas is ionized.
を特徴とする請求項１記載の多結晶ＳｉＴＦＴの製造方法。The production of a polycrystalline Si TFT according to claim 1 , wherein an ion doping method is applied to the introduction of a p-type impurity into the polycrystalline Si film which is performed simultaneously with the hydrogenation treatment of the polycrystalline Si film. Method.
を特徴とする請求項３記載の多結晶ＳｉＴＦＴの製造方法。 Upon introduction of the p-type impurity into the polycrystalline Si film hydrotreating and simultaneously carried out polycrystalline Si film, claims, characterized in that the p-type impurity to 1 × 10 14 ion-/ cm 2 or less 3. A method for producing a polycrystalline Si TFT according to 3 .
を特徴とする請求項１記載の多結晶ＳｉＴＦＴの製造方法。The production of a polycrystalline Si TFT according to claim 1 , wherein a plasma doping method is applied to the introduction of a p-type impurity into the polycrystalline Si film which is performed simultaneously with the hydrogenation treatment of the polycrystalline Si film. Method.
を特徴とする請求項５記載の多結晶ＳｉＴＦＴの製造方法。 Upon introduction of the p-type impurity into the polycrystalline Si film simultaneously carried out polycrystalline Si film and hydrotreating, claims, characterized in that the p-type impurity 5 × 10 18 atoms / cm 3 or less 5 A method for producing the polycrystalline Si TFT as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20597893A JP3635469B2 (en) | 1993-08-20 | 1993-08-20 | Manufacturing method of polycrystalline Si TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20597893A JP3635469B2 (en) | 1993-08-20 | 1993-08-20 | Manufacturing method of polycrystalline Si TFT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758337A JPH0758337A (en) | 1995-03-03 |
| JP3635469B2 true JP3635469B2 (en) | 2005-04-06 |
Family
ID=16515873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20597893A Expired - Fee Related JP3635469B2 (en) | 1993-08-20 | 1993-08-20 | Manufacturing method of polycrystalline Si TFT |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635469B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3107024B2 (en) * | 1997-12-09 | 2000-11-06 | 日本電気株式会社 | Method for manufacturing thin film transistor |
| KR100305527B1 (en) * | 1998-07-09 | 2001-11-01 | 니시무로 타이죠 | Method and apparatus for manufactu ring semiconductor device |
| KR100491142B1 (en) | 2001-11-20 | 2005-05-24 | 삼성에스디아이 주식회사 | Method for formming thin film transistor |
-
1993
- 1993-08-20 JP JP20597893A patent/JP3635469B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758337A (en) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773846A (en) | Transistor and process for fabricating the same | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| JP4802364B2 (en) | Semiconductor layer doping method, thin film semiconductor device manufacturing method, and semiconductor layer resistance control method | |
| US5595638A (en) | Method for manufacturing a semiconductor device utilizing an anodic oxidation | |
| US5946560A (en) | Transistor and method of forming the same | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| JP3865145B2 (en) | Method for manufacturing semiconductor device | |
| JP3869189B2 (en) | Method for manufacturing thin film transistor | |
| JP3635469B2 (en) | Manufacturing method of polycrystalline Si TFT | |
| JPH08242005A (en) | Amorphous silicon thin film transistor and its manufacture | |
| JPH09148266A (en) | Method for manufacturing semiconductor device | |
| JPH09321305A (en) | Thin film transistor and liq. crystal display using the same | |
| JP3281777B2 (en) | Method for manufacturing semiconductor device | |
| JP4001649B2 (en) | Method for manufacturing semiconductor device | |
| JP3844538B2 (en) | Method for manufacturing semiconductor device | |
| JPH06104280A (en) | Thin film transistor and manufacture thereof | |
| JPH11154482A (en) | Manufacture of semiconductor device | |
| JP3181901B2 (en) | Thin film transistor | |
| KR0165579B1 (en) | Amorphous silicon thin film transistor and manufacturing thereof | |
| JP2556850B2 (en) | Method for manufacturing thin film transistor | |
| JP3239372B2 (en) | Method for manufacturing semiconductor device | |
| JPH07142739A (en) | Manufacture of polycrystal line silicon thin-film transistor | |
| JP2648784B2 (en) | Insulated gate field effect semiconductor device for liquid crystal display panel | |
| JPH07193246A (en) | Cmos thin-film transistor and its manufacture | |
| JP2000114541A (en) | Manufacture of semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |