JP3630398B2 - Manufacturing method of film carrier tape for mounting electronic components - Google Patents
Manufacturing method of film carrier tape for mounting electronic components Download PDFInfo
- Publication number
- JP3630398B2 JP3630398B2 JP35348899A JP35348899A JP3630398B2 JP 3630398 B2 JP3630398 B2 JP 3630398B2 JP 35348899 A JP35348899 A JP 35348899A JP 35348899 A JP35348899 A JP 35348899A JP 3630398 B2 JP3630398 B2 JP 3630398B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- tin plating
- tin
- layer
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品実装用フィルムキャリアテープ（例えば、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、Ｔ−ＢＧＡ（Ｔａｐｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）テープ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）テープなど）を製造する方法に関する。
【０００２】
【従来の技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近では電子部品実装用フィルムキャリアテープを用いた実装方式が採用されており、特にパーソナルコンピュータなどのように高精細化、薄型化、液晶画面の額縁面積の狭小化が要望されている液晶表示素子（ＬＣＤ）を使用する電子産業においてその重要性が高まっている。
【０００３】
従来からこのような電子部品実装用フィルムキャリアテープは、例えば下記のような工程を経て製造されている。
すなわち、先ず、ポリイミドフィルムのような基材となる可撓性絶縁性フィルムをプレス機でパターン打ち抜きを行った後、この可撓性絶縁性フィルムに銅箔のような導電体箔を積層する。そして、この導電体箔の上面にフォトレジストを塗布して、このフォトレジストを使用して所望のパターン形状に紫外線により露光し、この露光されたフォトレジスト部分を現像液によって溶解除去する。このフォトレジストで覆われていない導電体箔部分を、酸などで化学的に溶解（エッチング）して除去した後、フォトレジストをアルカリ液にて溶解除去することによって絶縁フィルム上に残った導電体箔により所望の配線パターンを形成する。
【０００４】
そして、実装時のゴミの付着、ウィスカー、マイグレーションの発生による短絡を防止し、配線間の保護並びに絶縁のために、配線パターンのうち、ＩＣなどのデバイス（電子部品）に接続されるインナーリード、アウターリードおよび液晶表示素子などに接続される出力側アウターリードなどのリード部分を除いて、絶縁樹脂であるソルダーレジストを、スクリーン印刷法を利用して塗布した後、硬化させてソルダーレジスト層を形成する。
【０００５】
その後、露出したリード部分の酸化、変色を防止すると共に、リード部分に接続されるデバイスのバンプ電極などの接続部分との接合強度（ボンダビリティ−）を確保するために、リード部分を、メッキ処理する。
このメッキ処理には種々の金属が使用されているが、デバイスのバンプ電極が金で形成されていることから、金−スズ共晶物の形成により接続が可能なように無電解スズメッキが比較的広汎に使用されている。
【０００６】
このような無電解スズメッキは、ソルダーレジスト層を形成した後、スズメッキ浴に浸漬してソルダーレジスト層によって被覆されていない部分の配線パターンの表面にスズメッキ層を形成することにより行われている。
通常の場合、ソルダーレジスト層はスズメッキに対するマスキング材になり、このソルダーレジスト層が塗布された部分の配線パターンはメッキ液と接触することはないはずである。
【０００７】
しかしながら、現実にはソルダーレジスト層には、その縁部において配線パターンあるいは可撓性絶縁性フィルムとの密着が不完全である部分が存在し、こうした部分からメッキ液がソルダーレジスト下部に浸入ことがある。そして、このようにしてメッキ液がソルダーレジスト下部に浸入した部分では、配線パターンの金属銅と既に析出した金属スズの間で局部電池が形成され、配線パターンの金属銅の異常溶出が発生する。このようなソルダーレジスト下の配線パターンの異常溶出は、通常「えぐれ」と呼ばれている。
【０００８】
従来は、配線パターンを形成する導電体箔の厚さが数十μｍと厚かったため、こうしたえぐれが生じたとしてもリードの強度低下あるいは断線などの重大な問題となることは少なかった。
しかしながら、リードの幅が２５μｍ以下になり、このような細線のリードを形成するために導電体箔の厚さが１８μｍ以下になっている昨今のファインピッチの要請下においては、深さが十数μｍにも及ぶことがあるえぐれ部は、リード強度に多大な影響を与えるばかりでなく、このようなえぐれ部の形成によってリードの断線を招来する虞もある。
【０００９】
【発明の目的】
本発明は、上記のようなソルダーレジスト下部の配線パターンにえぐれ部が形成されにくい電子部品実装用フィルムキャリアテープを製造する方法を提供することを目的としている。
また、本発明は、上記のようにソルダーレジスト下部の配線パターンにえぐれ部が形成されにくいと共に、形成されるメッキ層のフクレあるいは剥がれが生じにくい電子部品実装用フィルムキャリアテープを製造する方法を提供することを目的としている。
【００１０】
【発明の概要】
本発明の電子部品実装用フィルムキャリアテープの製造方法は、可撓性絶縁性フィルムに形成された配線パターンの少なくともリード部にプレスズメッキと本スズメッキとに分けてスズメッキ層を形成するに際し、ホウフッ化スズまたは有機スルホン酸スズをスズ源としてＳｎ2+濃度が１３〜５０ｇ／リットルの無電解スズメッキ浴を用いて常温で 1 ０〜２１０秒間プレスズメッキを行って配線パターンを形成する銅表面に厚さ０．００５〜０．３μｍのプレスズメッキ層を形成した後に、該プレスズメッキが施された少なくともリード部の該プレスズメッキ層表面に、Ｓｎ2+濃度が１３〜５０ｇ／リットルの範囲内にある無電解スズメッキ浴を用いて本スズメッキを少なくとも1回行い該プレススズメッキ層と本スズメッキ層との合計の平均厚さが０．２〜０．７μｍのスズメッキ層を形成することを特徴としている。
【００１１】
本発明の方法では、上記プレスズメッキあるいは本スズメッキを行う前に、スズメッキ予定面をソフトエッチング処理することが好ましい。
【００１２】
本発明の方法では、無電解スズメッキ層を形成する工程をプレスズメッキと本スズメッキとに分けて行い、プレスズメッキ層の厚さを、本スズメッキの厚さよりも薄くすることが好ましい。
本発明の電子部品実装用フィルムキャリアテープの製造方法では、無電解スズメッキを行うメッキ浴中におけるＳｎ2+濃度を所定の範囲に制御してスズメッキを行っており、このようにＳｎ2+濃度を制御することにより、上記えぐれの発生を抑制することができる。また、本スズメッキ層の形成前にプレスズメッキ層を形成することにより、えぐれ部が形成されてしまう場合であっても、その深さを最低限度に抑制することができる。
【００１３】
【発明の具体的な説明】
次に本発明の電子部品実装用フィルムキャリアテープの製造方法について具体的に説明する。
本発明の電子部品実装用フィルムキャリアテープの製造方法では、可撓性絶縁性フィルムに導電体箔を積層し、この導電体箔の上面にフォトレジストを塗布して、このフォトレジストを、所望の配線パターンが形成されるように露光し、余剰のフォトレジストを除去し残留したフォトレジストをマスキング材として導電体箔をエッチングして所望の配線パターンを形成する。次いで、デバイスなどをボンディングするリード部を残して絶縁樹脂であるソルダーレジストを塗布し、硬化させた後、ソルダーレジストが塗布されていない配線パターン部分（即ち、主としてリード部）をスズメッキすることにより製造されている。
【００１４】
本発明の方法において使用される可撓性絶縁性フィルムは可撓性を有する絶縁性の樹脂フィルムである。また、この可撓性絶縁性フィルムは、エッチングする際に酸などと接触することからこうした薬品に侵されない耐薬品性およびデバイスをボンディングする際の加熱によっても変質しないような耐熱性を有している。このような可撓性絶縁性フィルムを素材の例としては、ポリエステル、ポリアミドおよびポリイミドなどを挙げることができる。特に本発明ではポリイミドからなるフィルムを用いることが好ましい。
【００１５】
可撓性絶縁性フィルムを構成するポリイミドフィルムの例としては、ピロメリット酸２無水物と芳香族ジアミンとから合成される全芳香族ポリイミド、ビフェニルテトラカルボン酸２無水物と芳香族ジアミンとから合成されるビフェニル骨格を有する全芳香族ポリイミドを挙げることができる。特に本発明ではビフェニル骨格を有する全芳香族ポリイミド（例；商品名：ユーピレックス、宇部興産（株）製）が好ましく使用される。このような可撓性絶縁性フィルムの厚さは、通常は２５〜１２５μｍ、好ましくは５０〜７５μｍの範囲内にある。
【００１６】
本発明で使用する可撓性絶縁性フィルムには、デバイスホール、スプロケットホール、アウターリードホール、さらに屈曲部を有する場合には、屈曲位置にフレックススリット等がパンチングにより形成されている。
配線パターンは、上記のような所定の穴が形成された可撓性絶縁性フィルムの少なくとも一方の面に積層された金属箔をエッチングすることにより形成される。金属箔は、接着剤を用いてあるいは用いることなく可撓性絶縁性フィルムの少なくとも一方の面に積層される。ここで接着剤を用いて金属箔を貼着する場合には、絶縁性の接着剤を使用して接着剤層を形成する。
【００１７】
接着剤を使用する場合に、使用する接着剤には、耐熱性、耐薬品性、接着力、可撓性等の特性が必要になる。このような特性を有する接着剤の例としては、エポキシ系接着剤、ポリイミド系接着剤およびフェノール系接着剤を挙げることができる。このような接着剤は、ウレタン樹脂、メラミン樹脂、ポリビニルアセタール樹脂などで変性されていてもよく、またエポキシ樹脂自体がゴム変性されていてもよい。このような接着剤は通常は加熱硬化性である。接着剤層の厚さは、通常は８〜２３μｍ、好ましくは１０〜２１μｍの範囲内にある。
【００１８】
また、本発明の電子部品実装用フィルムキャリアテープの製造方法では、上記のような可撓性絶縁性フィルムに金属箔を積層する際に、接着剤を用いることなく積層することもできる。また、上記のような金属箔を用いる方法とは別に、例えば蒸着法あるいはメッキ法等によっても金属層を形成することができ、また、このような場合に、薄い金属箔を用いて金属薄層を形成し、さらにこの金属薄層に上記蒸着法あるいはメッキ法により金属を析出させ所定厚さの金属層を形成しても良い。
【００１９】
接着剤を使用する場合、接着剤層は、可撓性絶縁性フィルムの表面に接着剤を塗布して設けても良いし、また金属箔の表面に接着剤を塗布して設けても良い。本発明で使用される金属箔は導電性を有しており、このような金属箔としては、銅箔を挙げることができる。特に本発明では金属箔として銅箔を使用することが好ましい。本発明で金属箔として使用される銅箔には、電解銅箔および圧延銅箔があり、本発明ではいずれの銅箔を使用することも可能であるが、ファインピッチの電子部品実装用フィルムキャリアテープを製造するに際しては、金属箔として電解銅箔を使用することが好ましい。
【００２０】
ここで使用される電解銅箔としては電子部品実装用フィルムキャリアテープの製造に通常使用されている厚さの電解銅箔を使用することができるが、ファインピッチの電子部品実装用フィルムキャリアテープを製造するためには、平均厚さが通常は３〜１５０μｍ、好ましくは６〜７０μｍの範囲内、特に好ましく８〜３５μｍ、さらに好ましくは８〜１８μｍの範囲内にある電解銅箔を使用する。このような平均厚さを有する電解銅箔を使用することにより、狭ピッチ幅のインナーリードを容易に形成することができる。このような電解銅箔は表面が機械研磨、化学研磨、電解研磨あるいはこれらを組み合わせた処理により整面処理されていてもよい。
【００２１】
上記のような可撓性絶縁性フィルムと金属箔とを積層して可撓性絶縁性フィルムの少なくとも一方の面に金属からなる層（金属箔層、さらに、この金属からなる層は薄い金属箔層にメッキまたは金属蒸着して所定の厚さにした金属メッキ層、金属蒸着層であってもよく、またこれらの複合金属層などであってもよい）が形成されたベースフィルムを製造する。
【００２２】
そして、このベースフィルムの金属層表面にフォトレジストを塗布し、このフォトレジストに所定の配線パターンを焼き付けて、不要部分のフォトレジストを除去してベースフィルムの金属層表面に所定のパターンを形成し、このパターンをマスキング材として、金属層をエッチングする。
即ち、ベースフィルムの金属層表面に、フィトレジストを塗布し、所定の配線パターンを露光して焼き付けして、水性媒体に可溶な部分と不溶な部分とを形成し、可溶部を水性媒体などで除去することにより、不溶性フォトレジストからなるマスキング材を金属層表面に形成することができる。なお、ここで不溶性フォトレジストからなるマスキング材は、露光することにより硬化するフォトレジストから形成されていてもよいし、また、逆に、露光することにより水性媒体などの特定の溶媒に溶解可能となるフォトレジストを用いて露光した後、特定の溶媒により可溶化された部分のフォトレジストを除去することによって形成することもできる。
【００２３】
こうしてフォトレジストによりマスキングされたベースフィルムを、エッチング液と接触することにより、マスキングされていない部分の金属は溶出して、マスキングされた部分の金属が可撓性絶縁性フィルム上に残り、可撓性絶縁性フィルム上に溶出しなかった金属箔（あるいは金属層）からなる配線パターンが形成される。ここで使用されるエッチング液としては通常使用されている酸性のエッチング液を用いることができる。
【００２４】
こうして形成される配線パターンにおいて、インナーリードの各ピッチ幅は、通常は２０〜５００μｍ、好ましくは２５〜１００μｍであり、本発明は、特に３０〜８０μｍのファインピッチの電子部品実装用フィルムキャリアテープに対して有用性が高い。
本発明では、通常は、このように所定の配線パターンを形成した後、次の工程でメッキするインナーリードの先端部およびアウターリードの先端部を除いてソルダーレジスト層を形成する。
【００２５】
本発明では、このようなソルダーレジスト層は、ソルダーレジスト塗布液をスクリーン印刷技術を利用して所定の位置に塗布することにより形成される。
本発明の方法において、ソルダーレジストの塗布平均厚さは、硬化後の厚さ換算で、通常は１〜８０μｍ、好ましくは５〜５０μｍの範囲内にある。
このようなソルダーレジスト塗布液中に含有される硬化性樹脂は、エポキシ系樹脂、エポキシ系樹脂のエラストマー変性物、ウレタン樹脂、ウレタン樹脂のエラストマー変性物、ポリイミド樹脂、ポリイミド樹脂のエラストマー変性物およびアクリル樹脂よりなる群から選ばれる少なくとも一種類の樹脂成分を含有するものであることが好ましい。特にエラストマー変性物を使用することが好ましい。
【００２６】
また、本発明において、ソルダーレジスト塗布液中には、上記のような樹脂成分の他に、硬化促進剤、充填剤、添加剤、チキソ剤および溶剤等、通常ソルダーレジスト塗布液に添加される物質を添加することができる。さらに、ソルダーレジスト層の可撓性等の特性を向上させるために、ゴム微粒子のような弾性を有する微粒子などを配合することも可能である。
【００２７】
こうしてソルダーレジストを塗布硬化させると、塗布されたソルダーレジストの縁部において、ソルダーレジスト塗布液が塗布予定位置から外側に流れ出すことがあり、また塗工されたソルダーレジスト層の縁部は、配線パターンとの密着性が良好でない場合がある。そして、図１に示すように、このようなソルダーレジストの縁部からメッキ液がソルダーレジスト下部に浸入することがあり、こうしたメッキ液がソルダーレジスト下部に浸入した部分では、配線パターンの金属銅と既に析出した金属スズの間で局部電池が形成され、配線パターンの金属銅の異常溶出が発生することにより所謂「えぐれ部」が形成される。このようなえぐれ部の深さが一般に５．５μｍを超えると、昨今のファインピッチ化の電子部品実装用フィルムキャリアテープではこのえぐれ部の存在が具体的にリード強度の低下などとして表在化して通常の使用に耐えないことがある。
【００２８】
そこで、本発明者はこのようなえぐれ部の形成を抑制する方法について検討したところ、メッキ液中のＳｎ2+の濃度によってえぐれ部の深さが著しく異なるとの知見を得た。本発明において、このスズメッキには、プレスズメッキと本スズメッキとがあり、本発明ではプレスズメッキを行った後、本スズメッキを行う方法を採用することができる。
【００２９】
そして、本発明においてスズメッキをする際にメッキ浴中のＳｎ２＋濃度が１３ｇ／リットル〜５０ｇ／リットル、好ましくは１５〜３０ｇ／リットルの範の範囲内にある無電解スズメッキ浴を用いてスズメッキをする。
本発明の電子部品実装用フィルムキャリアテープの製造方法において、スズメッキ層は種々の方法により形成することができる。
【００３０】
例えば、本発明で使用することができるスズメッキ浴としては以下に記載するような成分を含有するメッキ浴を使用することができる。
（１）
チオ尿素 （ＮＨ２）２ＣＳ
ホウフッ化スズ Ｓｎ（ＢＦ４）２
次亜リン酸 Ｈ３ＰＯ４
カチオン系界面活性剤
（２）
チオ尿素 （ＮＨ２）２ＣＳ
有機スルホン酸スズ
次亜リン酸 Ｈ３ＰＯ４
界面活性剤
そして、このようなスズメッキ浴中において、Ｓｎ２＋濃度は、１３〜５０ｇ／リットルの範囲内、好ましくは１５〜３０ｇ／リットルの範囲内に調整することが必要である。本発明で使用するスズメッキ浴中におけるＳｎ２＋濃度を上記範囲内に調整して無電解スズメッキを行うことにより、えぐれ部が形成された場合であっても、えぐれ部がリード強度などに影響を及ぼす程深くなく、またリード部などの断線の原因となることがない。
【００３１】
本発明の方法において、スズメッキ層は複数の層から形成されている。
即ち、上記のようにスズメッキをする前に、リード部あるいは配線パターンにプレスズメッキをした後、Ｓｎ2+濃度が上記範囲内にあるスズメッキ浴を用いて本スズメッキを行う。即ち、図３に示されるように、リード部に例えば室温（２５℃）でプレスズメッキを行った後、このプレスズメッキ層上に例えば７０℃で本スズメッキを行うことができ、また、本スズメッキ層を２層以上形成してもよい。こうした場合、プレスズメッキ層の厚さを本スズメッキ層の厚さよりも薄くすることが好ましい。このようにプレスズメッキを行った後、本スズメッキをすることにより、例えばソルダーレジストの縁部に剥離した部分があったとしても、このソルダーレジスト下部の配線パターン表面に薄いプレスズメッキ層が形成されるので、本スズメッキの際にメッキ液がこの剥離部に残留しても配線パターンを形成する導電体箔（電解銅箔）が溶出せず、従ってえぐれ部の発生を抑制することができる。このように２層のスズメッキ層を形成する場合、プレスズメッキ層の厚さと、本スズメッキ層の厚さとの比は、通常は０．５：１０〜２：１０、好ましくは０．５：１０〜１：８、特に好ましくは０・５：１０〜１：１０の範囲内にする。このようにプレスズメッキ層の厚さを薄くすることにより、えぐれ部の発生抑制効果が良好になる。
【００３２】
図２に、プレスズメッキと本スズメッキとを組み合わせて行う際に、プレスズメッキに用いるメッキ浴中におけるＳｎ２＋濃度を変えたときのえぐれ部の深さとの関係の例を示す。図２において、「Ａ」は、ソルダーレジスト塗布液を塗布し硬化させた後、スズメッキ浴中のＳｎ２＋濃度を変えて室温（２５℃）でプレスズメッキ層を形成し次いで本スズメッキ条件を、Ｓｎ２＋濃度；２０ｇ／リットル、温度７０℃、時間；２１０秒に設定して本スズメッキを行ったときに発生したえぐれ部の深さとＳｎ２＋濃度との関係を示すグラフであり、「Ｂ」は、上記と同様にしてソルダーレジスト層を形成した後、メッキされる部分をソフトエッチングした後に同様にして同様にしてＳｎ２＋濃度を変えてプレスズメッキを行った後、上記と同様にして本スズメッキした際に発生したえぐれ部の深さとＳｎ２＋濃度との関係を示すグラフである。
【００３３】
上記図２から明らかなように、プレスズメッキ液中のＳｎ２＋濃度が７ｇ／リットル以下では非常に深いえぐれ部が生ずる。そして、Ｓｎ２＋濃度が高くなるに従って次第にえぐれ部の深さが浅くなり、１３ｇ／リットル以上、好ましくは１５ｇ／リットル以上のＳｎ２＋濃度を有するプレスズメッキ液を使用することにより発生するえぐれ部の深さが５．５μｍ以下でほぼ安定する。
【００３６】
そして、プレスズメッキ時間が４０〜５０秒付近にえぐれ深さに対するプレスズメッキ時間の明確な臨界点があると推定され、特にプレメッキ時間を５０秒以上、好ましくは５５秒以上では、えぐれ部の深さは５〜５．５μｍの間でほぼ一定する。従って、本発明の方法では、プレメッキ時間を１０秒以上、好ましくは２０秒以上、好ましくは４０秒以上、特に好ましくは５０秒以上、さらに好ましくは５５秒以上に設定する。なお、このプレスズメッキは長時間行ってもえぐれ深さにはそれほど影響を及ぼさないので、通常はこのプレスズメッキ時間の上限は、２１０秒程度である。
【００３７】
上記はプレスズメッキと本スズメッキとを行う態様によりえぐれ部の深さを低減でき、Ｓｎ2+濃度を変えることによりえぐれ部の深さを低減する。
例えば、ソフトエッチングしプレスズメッキを行っていないリード部にメッキ温度；７０℃、メッキ時間；２１０秒の条件で、Ｓｎ2+濃度を１５ｇ／リットル、２０ｇ／リットル、２７ｇ／リットルと変えて本スズメッキを行い、発生したえぐれ部の深さを測定したところ、次表１に記載するようになる。
【００３８】
【表１】
上記のように、Ｓｎ2+濃度を１３〜５０ｇ／リットルの範囲内、好ましくは１５〜３０ｇ／リットルの範囲内にすることにより、えぐれ部の深さが低減される。
また、このえぐれ部の深さを低減するには、メッキを行う前にメッキ予定面をソフトエッチングすることが有効である。
【００４０】
特に図２において、「Ｂ」で示されるソフトエッチングした後にプレスズメッキを行いさらに本スズメッキを行うことにより、えぐれ部の深さは３．５μｍ以下になり、えぐれ部の深さが３．５μｍ以下であれば、えぐれ部の発生によるリード強度の低下あるいはリードの変形が生じにくくなり、さらにえぐれ部が生ずることによるリードの断線も生じない。即ち、図２に「Ｂ」で示すように、本発明の電子部品実装用フィルムキャリアテープの製造方法では、スズメッキする前にメッキ予定部分をソフトエッチングすることが好ましい。
【００４１】
このソフトエッチングは、配線パターンを形成するためのエッチングとは異なり、形成された配線パターンの表面の状態を整えて次の工程においてメッキをより均一に行うためにメッキ予定面（銅箔などからなるリード部など）を化学研磨する工程であり、配線パターンを形成するためのエッチング速度の１／３〜１／２０程度の速度で配線パターンの表面をエッチングする。
【００４２】
即ち、このソフトエッチングは、メッキ予定面を酸等を用いて非常に軽度に化学研磨する処理であり、このソフトエッチングによりメッキ予定面の表面が清浄になるとともに、メッキ予定面にある金属酸化膜、有機物質などが除去され、このソフト処理面に均一なスズメッキ層が形成されやすくなる。さらにこのソフトエッチング処理をすることにより、均一なスズメッキ層が形成されるので、えぐれ部が形成されたとしてもその深度が浅くなるという作用がある。
【００４３】
このようなソフトエッチング液は、本質的には、配線パターン表面を化学研磨することができる酸性液である。
このようなソフトエッチング液としては、例えば以下に記載するものを挙げることができる。
（１）硫酸・・・２容量部
硝酸・・・１容量部
塩酸・・・０．８・・・ミリリットル／リットル
（２）硫酸・・・７〜１５０ミリリットル／リットル
過酸化水素・・・５０〜１５０ミリリットル／リットル
安定剤・・・５０ミリリットル／リットル程度
（３）クロム酸・・・２７０ｇ／リットル程度
（４）リン酸・・・５５％程度
硝酸・・・２９％程度
酢酸・・・２５％程度
（５）硫酸・・・５０〜１００ミリリットル／リットル
塩酸・・・１００〜２００ミリリットル／リットル
ホウフッ酸・・・５０〜１００ミリリットル／リットル
（７）加硫酸アンモニウム・・・１２０ｇ／リットル
（８）Ｋ２Ｓ２Ｏ８、Ｈ２ＳＯ４を主成分とし、さらに、銅などの金属イオンを含有する酸性水溶液であるソフトエッチング液
（９）過硫酸塩、過酸化水素、硫酸を含有する酸性水溶液であるソフトエッチング液
（１０）硝酸、硫酸を含有する酸性水溶液であるソフトエッチング液。
【００４４】
本発明では、上記のようなソフトエッチング液のほか、電子部品実装用フィルムキャリアテープに導電性箔から形成される配線パターンを軽度にエッチング可能な酸性液体であれば上記例示したソフトエッチング液以外のものを使用することができる。特に本発明では、過硫酸アンモニウムを含有するソフトエッチング液を用いることが好ましい。
【００４５】
上記のようなソフトエッチング液による処理は、ソフトエッチング予定面とソフトエッチング液とを通常は２０〜５０℃の温度で３〜６０秒間接触させることにより実施される。
このようなソフトエッチング液を用いてメッキ予定部分をソフトエッチング処理することにより、メッキ予定面の表面にある酸化物膜、有機質膜などが除去され（通常は２μｍ以下の深さでエッチングされて除去される）、均一化することができ、非常に均質なスズメッキ層を形成することが可能になる。さらに、図２に示すように、このようなソフトエッチング処理を行った後、スズメッキすることにより、同一のメッキ液を使用した場合に、えぐれ部の深度が約２μｍ程度浅くなるという効果がある。
【００４６】
このように本発明の電子部品実装用フィルムキャリアテープの製造方法では、ソルダーレジスト層を形成した後、リード部などに無電解スズメッキ層を形成するに際して、スズメッキ浴中におけるＳｎ２＋濃度を所定の範囲内にすることにより、えぐれ部の形成を抑制することができる。さらに本発明ではソルダーレジスト層を塗設する前に形成された配線パターンの表面にプレスズメッキ層を形成することにより、えぐれ部の発生を抑制できると共に、プレスズメッキ層および本スズメッキ層を形成することでメッキ層のフクレあるいは剥離を防止することが可能となる。
【００４７】
即ち、図３に示すように、本発明の電子部品実装用フィルムキャリアテープの製造方法では、上記のようにソルダーレジストを塗布した後にスズメッキ層を形成することもできるし、また、図４に示すように、ソルダーレジストを塗布する前に薄いプレスズメッキ層を形成し、次いでソルダーレジストを塗布、硬化させた後に再度スズメッキを行い本スズメッキ層を形成することもできる。このようにソルダーレジスト層を形成する前に形成されるプレスズメッキ層の厚さは、通常は０．００５〜０．３μｍ、好ましくは０．０１〜０．１μｍの範囲内にあり、このプレスズメッキ層は、ソルダーレジスト層を形成後にメッキされる本スズメッキ層よりも薄く形成される。このようにソルダーレジストを塗布する前に薄いプレスズメッキ層を形成し、次いでソルダーレジスト層を形成した後、さらに本スズメッキ層を形成することにより、えぐれ部の発生を防止できる。
【００４８】
なお、上記のようにソルダーレジスト層を形成する前に薄いプレスズメッキ層を形成する場合に、上記と同様に配線パターンの表面をソフトエッチングすることもできる。
上記のように本発明の電子部品実装用フィルムキャリアテープの製造方法では、このようにして形成されるスズメッキ層の厚さ（プレスズメッキ層と本スズメッキ層との合計の厚さ）は、通常は、０．２〜０．７μｍ、好ましくは０．３〜０．５μｍである。このような厚さにスズメッキ層をすることにより、こうしてスズメッキされたリードなどにデバイスのバンプ電極などを良好にボンディングすることができると共に、リード部などの耐食性が良好になる。なお、上記スズメッキ層の厚さは、複数のスズメッキ層を形成した場合には合計の厚さである。
【００４９】
このように所定のＳｎ２＋濃度のメッキ液を使用してスズメッキ層を形成した後、通常は加熱処理して、形成されたスズメッキ層を形成するスズと配線パターンを形成する金属とを相互に拡散させる。ここで加熱処理は、スズメッキ層を通常は９０〜１５０℃、好ましくは１１０〜１４０℃に、通常は３０〜１８０分間、好ましくは４０〜１２０分間加熱することにより実施される。
【００５０】
こうして特定のＳｎ２＋濃度を有するスズメッキ浴を用いて無電解スズメッキ層を形成することにより、メッキ液による浸食作用によってえぐれ部の深度が浅くなる。このようなＳｎ２＋濃度を有するスズメッキ浴を用いることによりえぐれ部の深度が浅くなる詳細な理由は不明であるが、上記のような特定のＳｎ２＋濃度を有するスズメッキ浴を用いてスズメッキ層を形成することにより、メッキ液の浸漬電位が貴な方向で維持され、局部電池の形成を阻害するためであろうと考えられる。
【００５１】
このようにして本発明の方法で製造された電子部品実装用フィルムキャリアテープは、通常の方法で製造されたものと同様に使用することができる。
【００５２】
【発明の効果】
本発明の電子部品実装用フィルムキャリアテープの製造方法では、特定のＳｎ２＋濃度を有するスズメッキ浴を用いてスズメッキ層を形成することにより、ソルダーレジストの下部におけるえぐれ部の発生を抑制することができる。また、無電解スズメッキをすることによりソルダーレジスト層下面にある配線パターンにえぐれ部が形成されたとしても、そのえぐれ部の深さが浅くなり、リードの強度低下、リードの断線などを防止することができる。
【００５３】
特に本発明の電子部品実装用フィルムキャリアテープの製造方法は、ファイピッチ化されたフィルムキャリアテープの製造において有用性が高く、例えばリード幅が２５μｍ以下のような非常にファインピッチのリード部を有するフィルムキャリアテープにおいても、実質的なリード強度の低下、リードの断線などフィルムキャリアテープの重大な欠陥となり得るようなえぐれ部の発生を抑制することができる。
【００５４】
また、ソルダーレジスト層を形成する前にプレスズメッキ層を形成し、次いでソルダーレジスト層を形成した後に上記のようにしてリード部に無電解メッキ層を形成することにより、えぐれ部の発生を抑制できる。また、スズメッキをプレスズメッキと本スズメッキとに分けて形成することにより、メッキ層の剥離、フクレなどメッキ欠陥も殆ど発生しない。
【００５５】
従って、本発明の電子部品実装用フィルムキャリアテープの製造方法により調製された電子部品実装用フィルムキャリアテープを用いることにより、デバイスをより確実に実装することができ、また、フィルムキャリアテープの経時的な強度の低下、断線などによる不良も生じにくい。
【００５６】
【実施例】
次に本発明の電子部品実装用フィルムキャリアテープの製造方法について実施例を示して詳細に説明するが、本発明はこれらによって限定されるものではない。
【００５７】
【実施例１〜３および比較例１〜３】
幅７０ｍｍ、厚さ５０μｍのポリイミドフィルムに、パンチングにより、デバイスホール、スプロケットホール、アウターリードの切断スリットを形成した。次いで、このポリイミドフィルム表面に、エポキシ系接着剤を塗布し、厚さ１８μｍの電解銅箔を貼着した。
【００５８】
さらに、この電解銅箔上にフォトレジストを塗布し、このフォトレジストを露光し、さらにエッチングすることにより銅箔に配線パターンを形成した。形成した配線パターンにおけるリードのピッチ幅は５０μｍである。
こうして形成された配線パターンのリード部を残してウレタン系ソルダーレジスト塗布液を塗布し、加熱硬化させた。こうして形成されたソルダーレジスト層の平均厚さは３０μｍである。
【００５９】
上記のようにしてソルダーレジスト層を形成した後、以下に示す組成のソフトエッチング液を用いてリード表面をソフトエッチングした。
Ｋ２Ｓ２Ｏ８ ・・・１００ｇ／リットル
Ｈ２ＳＯ４ ・・・ １０ｇ／リットル
銅イオン濃度（硫酸銅換算量）・・・０．３ｇ／リットル
上記成分に水を加えて全量を１リットルとした。
【００６０】
このソフトエッチング液とリード表面との接触時間を１０秒間に設定し、ソフトエッチング液の温度を３０℃に設定した。
水洗後、このテープを以下に示す組成を有する無電解スズメッキ液に室温（２５℃）で１０秒間浸漬してリード部にプレスズメッキ層を形成した。
チオ尿素 （ＮＨ２）２ＣＳ ・・・ １５重量％
ホウフッ化スズ Ｓｎ（ＢＦ４）２・・・ 所定量
次亜リン酸 Ｈ３ＰＯ４・・・ ６重量％
カチオン系界面活性剤・・・ １重量％以下
上記の成分に水を加えて全量を１リットルとした。
【００６１】
なお、上記無電解スズメッキ浴におけるホウフッ化スズは、スズメッキ浴中におけるＳｎ２＋の濃度が２ｇ／リットル（比較例１）、３ｇ／リットル（比較例２）、８ｇ／リットル（比較例３）、１４ｇ／リットル（実施例１）、１８ｇ／リットル（実施例２）、２７ｇ／リットル（実施例３）になるような量で配合した。
【００６２】
上記プレスズメッキの条件は、温度；２５℃（室温）、メッキ時間１０秒である。
こうしてプレメッキした後、本スズメッキを行った。
上記無電解本スズメッキの条件は、メッキ浴の温度；７０℃、接触時間；２１０秒間、Ｓｎ２＋濃度；２０ｇ／リットルに設定してリード部に平均厚さ０．４５μｍのスズメッキ層を形成した。第１層目の無電解スズメッキ層の厚さ：第２層目の無電解メッキ層の厚さの比は１：１０であり、第１層目の無電解メッキ層が第２層目の無電解メッキ層よりも薄く形成されている。
【００６３】
こうして無電解スズメッキを行った後、水洗しメッキ層を１３０℃に加熱することにより電子部品実装用フィルムキャリアテープを製造した。得られた電子部品実装用フィルムキャリアテープのリード部を観察してリードえぐれが生じたリードを選んで、この部分の断面写真を撮影した。この断面写真からリードえぐれの深さを測定した。結果を図２に示す。
【００６４】
【実施例４〜６および比較例４〜７】
実施例１〜３および比較例１〜３において、ソフトエッチング処理を行わなかった以外は同様にして電子部品実装用フォルムキャリアテープを製造した。
得られた電子部品実装用フィルムキャリアテープのリード部を観察してリードえぐれが生じたリードを選んで、この部分の断面写真を撮影した。
【００６５】
この断面写真からリードえぐれの深さを測定した。結果を図２に示す。
【００６８】
【実施例７】
実施例２において、ソルダーレジストを塗布する前に配線パターンをソフトエッチングし、次いで、厚さ０．０３μｍのプレスズメッキ層を無電解スズメッキにより形成し、このプレスズメッキ層の上に実施例２と同様にしてソルダーレジスト層を形成し、ソルダーレジスト層から延出しているリード部に実施例２と同様にして無電解本スズメッキ層を形成した。なお、こうして形成されたスズメッキ層の合計の厚さは０．４５μｍであった。
【００６９】
得られた電子部品実装用フィルムキャリアテープのリード部を観察してリードえぐれが生じたリードを探したがリードえぐれは発生していなかった。
【００７０】
【実施例８】
実施例２において、プレスズメッキ浴におけるＳｎ2+濃度１５ｇ／リットルに変え、常温において、１０秒、３０秒、６０秒、１２０秒、２１０秒間それぞれプレスズメッキを行った後、本メッキ条件を温度；７０℃、時間；２１０秒、Ｓｎ2+濃度２０ｇ／リットルに設定して本スズメッキを行った。なお、この被メッキ面はソフトエッチングされていない。
【００７１】
上記のようにして時間を変えてプレスズメッキを行い、本スズメッキした後のリード部を観察した。
得られた電子部品実装用フィルムキャリアテープのリード部を観察してリードえぐれが生じたリードを選んで、この部分の断面写真を撮影した。
この断面写真からリードえぐれの深さを測定したところ、プレスズメッキ時間が長くなるに従って、えぐれ深さは次第に浅くなり、３０秒と６０秒との間でえぐれ深さが５μｍ程度に安定する。
【図面の簡単な説明】
【図１】図１は、無電解スズメッキにより生ずるリードのえぐれ部を模式的に示す図である。
【図２】図２は、プレスズメッキ浴におけるＳｎ2+の濃度とリードのえぐれ深さ（えぐれ量）との関係を示すグラフである。
【図３】図３は、プレスズメッキ層と本メッキ層とを設けた態様を示す図である。
【図４】図４は、ソルダーレジスト下にプレスズメッキ層を設けた態様を示す図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for producing a film carrier tape for mounting electronic components (for example, a TAB (Tape Automated Bonding) tape, a T-BGA (Tape Ball Grid Array) tape, an ASIC (Application Specific Integrated Circuit) tape, etc.).
[0002]
[Prior art]
With the development of the electronics industry, the demand for printed wiring boards for mounting electronic components such as ICs (integrated circuits) and LSIs (large-scale integrated circuits) is increasing rapidly. There is a demand for higher functionality, and recently, a mounting method using film carrier tape for mounting electronic components has been adopted as a mounting method for these electronic components. In the electronic industry using a liquid crystal display element (LCD), which is required to reduce the frame area of the screen, its importance is increasing.
[0003]
Conventionally, such a film carrier tape for mounting electronic parts has been manufactured through the following processes, for example.
That is, first, a flexible insulating film serving as a base material such as a polyimide film is subjected to pattern punching with a press machine, and then a conductive foil such as a copper foil is laminated on the flexible insulating film. Then, a photoresist is applied to the upper surface of the conductive foil, and the photoresist is exposed to a desired pattern shape with ultraviolet rays. The exposed photoresist portion is dissolved and removed with a developer. The conductive foil remaining on the insulating film is removed by chemically dissolving (etching) the conductive foil portion not covered with the photoresist with an acid or the like and then dissolving and removing the photoresist with an alkaline solution. A desired wiring pattern is formed from the foil.
[0004]
Inner leads connected to devices (electronic components) such as ICs among wiring patterns for preventing short circuit due to dust adhesion, whiskers, and migration during mounting, and for protection and insulation between wirings, Except for lead parts such as outer leads and output side outer leads connected to liquid crystal display elements, etc., solder resist, which is an insulating resin, is applied using a screen printing method and then cured to form a solder resist layer To do.
[0005]
After that, the lead part is plated to prevent oxidation and discoloration of the exposed lead part and to secure bonding strength (bondability) with connection parts such as bump electrodes of devices connected to the lead part. To do.
Various metals are used in this plating process, but since the bump electrodes of the device are made of gold, electroless tin plating is relatively easy to connect by forming a gold-tin eutectic. Widely used.
[0006]
Such electroless tin plating is performed by forming a solder resist layer and then immersing it in a tin plating bath to form a tin plating layer on the surface of the portion of the wiring pattern not covered with the solder resist layer.
In a normal case, the solder resist layer becomes a masking material for tin plating, and the wiring pattern of the portion coated with the solder resist layer should not come into contact with the plating solution.
[0007]
However, in reality, there are portions of the solder resist layer that are incompletely in contact with the wiring pattern or the flexible insulating film at the edges, and the plating solution can penetrate into the lower portion of the solder resist from these portions. is there. Then, in the portion where the plating solution has entered the lower part of the solder resist in this way, a local battery is formed between the metal copper of the wiring pattern and the already deposited metal tin, and abnormal elution of the metal copper of the wiring pattern occurs. Such abnormal elution of the wiring pattern under the solder resist is generally called “egure”.
[0008]
Conventionally, since the thickness of the conductive foil forming the wiring pattern was as thick as several tens of μm, even if such erosion occurred, there were few serious problems such as a decrease in lead strength or disconnection.
However, the depth of the lead is less than 25 μm, and in order to form such a thin lead, the thickness of the conductive foil is less than 18 μm. The grooving portion that may reach μm not only greatly affects the lead strength, but also the formation of such a grooving portion may lead to disconnection of the lead.
[0009]
OBJECT OF THE INVENTION
An object of the present invention is to provide a method of manufacturing a film carrier tape for mounting an electronic component in which a hollow portion is hardly formed in the wiring pattern below the solder resist as described above.
In addition, the present invention provides a method for producing a film carrier tape for mounting an electronic component in which, as described above, a hollow portion is difficult to be formed in the wiring pattern under the solder resist, and the formed plating layer is less likely to be blistered or peeled off. The purpose is to do.
[0010]
SUMMARY OF THE INVENTION
The method for producing a film carrier tape for mounting an electronic component of the present invention, when forming a tin plating layer divided into press plating and main tin plating on at least a lead portion of a wiring pattern formed on a flexible insulating film,Using tin borofluoride or tin organic sulfonate as tin sourceSn2+Using an electroless tin plating bath with a concentration of 13-50 g / literAt room temperature 1 0After forming a presses plating layer having a thickness of 0.005 to 0.3 μm on the copper surface to be subjected to presses plating for ˜210 seconds to form a wiring pattern, the surface of the presses plating layer of at least the lead portion subjected to the presses plating And Sn2+The tin plating is performed at least once using an electroless tin plating bath having a concentration in the range of 13 to 50 g / liter, and the total average thickness of the press tin plating layer and the tin plating layer is 0.2 to 0.7 μm. It is characterized by forming a tin plating layer.
[0011]
In the method of the present invention, it is preferable to subject the planned tin plating surface to a soft etching treatment before the press plating or the tin plating.
[0012]
BookIn the method of the invention, the step of forming the electroless tin plating layer is divided into press plating and tin plating.YesIt is preferable to make the thickness of the reds plating layer thinner than the thickness of the tin plating.
In the manufacturing method of the film carrier tape for electronic component mounting of this invention, Sn in the plating bath which performs electroless tin plating2+Tin plating is performed by controlling the concentration within a predetermined range.2+By controlling the concentration, it is possible to suppress the occurrence of the above-mentioned erosion. In addition, by forming the Presses plating layer before the formation of the tin plating layer, the depth can be suppressed to the minimum even if a hollow portion is formed.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Next, the manufacturing method of the film carrier tape for electronic component mounting of this invention is demonstrated concretely.
In the method for manufacturing a film carrier tape for mounting electronic components according to the present invention, a conductive foil is laminated on a flexible insulating film, a photoresist is applied to the upper surface of the conductive foil, and the photoresist is applied in a desired manner. It exposes so that a wiring pattern may be formed, an excess photoresist is removed, a conductor foil is etched by using the remaining photoresist as a masking material, and a desired wiring pattern is formed. Next, a solder resist, which is an insulating resin, is applied while leaving the lead part for bonding devices and the like, cured, and then tin-plated on the wiring pattern part (ie, the lead part) to which the solder resist is not applied. Has been.
[0014]
The flexible insulating film used in the method of the present invention is an insulating resin film having flexibility. In addition, this flexible insulating film has a chemical resistance not affected by such chemicals because it comes into contact with an acid during etching, and a heat resistance that does not deteriorate due to heating when bonding a device. Yes. Examples of such a flexible insulating film include polyester, polyamide, and polyimide. In particular, in the present invention, it is preferable to use a film made of polyimide.
[0015]
Examples of the polyimide film constituting the flexible insulating film include a wholly aromatic polyimide synthesized from pyromellitic dianhydride and aromatic diamine, and synthesized from biphenyltetracarboxylic dianhydride and aromatic diamine. And wholly aromatic polyimides having a biphenyl skeleton. In particular, in the present invention, a wholly aromatic polyimide having a biphenyl skeleton (eg, trade name: Upilex, manufactured by Ube Industries, Ltd.) is preferably used. The thickness of such a flexible insulating film is usually in the range of 25 to 125 μm, preferably 50 to 75 μm.
[0016]
When the flexible insulating film used in the present invention has a device hole, a sprocket hole, an outer lead hole, and a bent portion, a flex slit or the like is formed at the bent position by punching.
The wiring pattern is formed by etching a metal foil laminated on at least one surface of the flexible insulating film in which the predetermined holes as described above are formed. The metal foil is laminated on at least one surface of the flexible insulating film with or without using an adhesive. Here, when the metal foil is attached using an adhesive, an adhesive layer is formed using an insulating adhesive.
[0017]
When an adhesive is used, the adhesive to be used requires characteristics such as heat resistance, chemical resistance, adhesive strength, and flexibility. Examples of adhesives having such properties include epoxy adhesives, polyimide adhesives, and phenolic adhesives. Such an adhesive may be modified with a urethane resin, a melamine resin, a polyvinyl acetal resin, or the like, or the epoxy resin itself may be rubber-modified. Such adhesives are usually heat curable. The thickness of the adhesive layer is usually in the range of 8 to 23 μm, preferably 10 to 21 μm.
[0018]
Moreover, in the manufacturing method of the film carrier tape for electronic component mounting of this invention, when laminating | stacking metal foil on the above flexible insulating films, it can also laminate | stack without using an adhesive agent. In addition to the method using a metal foil as described above, a metal layer can be formed by, for example, a vapor deposition method or a plating method. In such a case, a metal thin layer is formed using a thin metal foil. Further, a metal layer having a predetermined thickness may be formed by depositing a metal on the thin metal layer by the vapor deposition method or the plating method.
[0019]
When an adhesive is used, the adhesive layer may be provided by applying an adhesive on the surface of the flexible insulating film, or may be provided by applying an adhesive on the surface of the metal foil. The metal foil used in the present invention has conductivity, and as such a metal foil, copper foilTheCan be mentioned. In the present invention, it is particularly preferable to use a copper foil as the metal foil. The copper foil used as the metal foil in the present invention includes an electrolytic copper foil and a rolled copper foil, and any copper foil can be used in the present invention, but a fine-pitch electronic component mounting film carrier In producing the tape, it is preferable to use an electrolytic copper foil as the metal foil.
[0020]
As the electrolytic copper foil used here, an electrolytic copper foil having a thickness usually used for manufacturing a film carrier tape for mounting electronic components can be used. For the production, an electrolytic copper foil having an average thickness of usually 3 to 150 μm, preferably 6 to 70 μm, particularly preferably 8 to 35 μm, more preferably 8 to 18 μm is used. By using the electrolytic copper foil having such an average thickness, an inner lead having a narrow pitch width can be easily formed. The surface of such an electrolytic copper foil may be surface-treated by mechanical polishing, chemical polishing, electrolytic polishing, or a combination thereof.
[0021]
A layer made of metal is laminated on at least one surface of the flexible insulating film by laminating the flexible insulating film and the metal foil as described above (the metal foil layer, and the metal layer is a thin metal foil). A base film in which a metal plating layer or a metal deposition layer having a predetermined thickness by plating or metal deposition on the layer, or a composite metal layer of these may be formed is manufactured.
[0022]
Then, a photoresist is applied to the surface of the metal layer of the base film, a predetermined wiring pattern is baked on the photoresist, and unnecessary portions of the photoresist are removed to form a predetermined pattern on the surface of the metal layer of the base film. The metal layer is etched using this pattern as a masking material.
That is, a photoresist is applied to the surface of the metal layer of the base film, and a predetermined wiring pattern is exposed and baked to form a soluble part and an insoluble part in the aqueous medium. For example, a masking material made of an insoluble photoresist can be formed on the surface of the metal layer. Here, the masking material made of an insoluble photoresist may be formed from a photoresist that is cured by exposure, and conversely, it can be dissolved in a specific solvent such as an aqueous medium by exposure. It can also form by removing the photoresist of the part solubilized with the specific solvent, after exposing using the photoresist which becomes.
[0023]
When the base film masked with the photoresist is brought into contact with the etching solution, the unmasked portion of the metal is eluted, leaving the masked portion of the metal on the flexible insulating film. A wiring pattern made of a metal foil (or metal layer) that has not been eluted is formed on the conductive insulating film. As the etching solution used here, a commonly used acidic etching solution can be used.
[0024]
In the wiring pattern thus formed, each pitch width of the inner leads is usually 20 to 500 μm, preferably 25 to 100 μm. The present invention is particularly applicable to a film carrier tape for mounting electronic components having a fine pitch of 30 to 80 μm. It is highly useful.
In the present invention, usually, after a predetermined wiring pattern is formed in this way, a solder resist layer is formed except for the tip of the inner lead and the tip of the outer lead to be plated in the next step.
[0025]
In the present invention, such a solder resist layer is formed by applying a solder resist coating solution at a predetermined position using a screen printing technique.
In the method of the present invention, the average coating thickness of the solder resist is usually in the range of 1 to 80 μm, preferably 5 to 50 μm in terms of thickness after curing.
The curable resin contained in such a solder resist coating liquid is an epoxy resin, an elastomer modified product of an epoxy resin, a urethane resin, an elastomer modified product of a urethane resin, a polyimide resin, an elastomer modified product of a polyimide resin, and an acrylic resin. It is preferable to contain at least one resin component selected from the group consisting of resins. It is particularly preferable to use a modified elastomer.
[0026]
In the present invention, in addition to the resin components as described above, the solder resist coating solution includes substances such as curing accelerators, fillers, additives, thixotropic agents and solvents that are usually added to the solder resist coating solution. Can be added. Furthermore, in order to improve the characteristics such as flexibility of the solder resist layer, it is possible to blend fine particles having elasticity such as rubber fine particles.
[0027]
When the solder resist is applied and cured in this way, the solder resist coating solution may flow outward from the intended application position at the edge of the applied solder resist, and the edge of the applied solder resist layer In some cases, the adhesion to the surface is not good. Then, as shown in FIG. 1, the plating solution may enter the lower part of the solder resist from the edge of the solder resist, and in the portion where the plating solution has entered the lower part of the solder resist, A local battery is formed between the metal tins already deposited, and abnormal elution of the metal copper in the wiring pattern occurs, so-called “spot portion” is formed. When the depth of such a beveled portion generally exceeds 5.5 μm, the presence of this beveled portion is manifested as a decrease in lead strength, etc., in the recent fine-pitch film carrier tapes for mounting electronic components. May not withstand normal use.
[0028]
Therefore, the present inventor examined a method for suppressing the formation of such a hollow portion and found that Sn in the plating solution was present.2+It was found that the depth of the burrs differed significantly depending on the concentration of selenium. In the present invention, the tin plating includes presses plating and main tin plating. In the present invention, the tin plating is performed after the presses plating.How toCan be adopted.
[0029]
In the present invention, when tin plating is performed, Sn in the plating bath is used.2+Tin plating is performed using an electroless tin plating bath having a concentration in the range of 13 g / liter to 50 g / liter, preferably 15 to 30 g / liter.
In the method for producing a film carrier tape for mounting electronic components of the present invention, the tin plating layer can be formed by various methods.
[0030]
For example, as a tin plating bath that can be used in the present invention, a plating bath containing the components described below can be used.
(1)
Thiourea (NH2)2CS
Tin borofluoride Sn (BF4)2
Hypophosphorous acid H3PO4
Cationic surfactant
(2)
Thiourea (NH2)2CS
Tin organic sulfonate
Hypophosphorous acid H3PO4
Surfactant
And in such a tin plating bath, Sn2+It is necessary to adjust the concentration within the range of 13 to 50 g / liter, preferably within the range of 15 to 30 g / liter. Sn in the tin plating bath used in the present invention2+By performing electroless tin plating with the concentration adjusted within the above range, even if a hollow portion is formed, the hollow portion is not deep enough to affect the lead strength, etc. There is no cause.
[0031]
In the method of the present invention, the tin plating layer isFormed from multiple layers.
That is, before performing tin plating as described above, after lead-plating the lead portion or the wiring pattern, Sn2+Using a tin plating bath whose concentration is within the above rangeBookRow tin platingU. That is, as shown in FIG. 3, after the lead portion is subjected to press plating at, for example, room temperature (25 ° C.), the tin plating can be performed on the pressed plating layer at, for example, 70 ° C. Two or more layers may be formed. In such a case, it is preferable to make the thickness of the press plating layer thinner than the thickness of the tin plating layer. By performing the present tin plating after performing the press plating in this way, a thin press plating layer is formed on the surface of the wiring pattern under the solder resist, for example, even if there is a part peeled off at the edge of the solder resist. Therefore, even if the plating solution remains in the peeled portion during the tin plating, the conductive foil (electrolytic copper foil) that forms the wiring pattern does not elute, and accordingly, the occurrence of the burred portion can be suppressed. When two tin plating layers are thus formed, the ratio of the thickness of the press plating layer to the thickness of the present tin plating layer is usually 0.5: 10 to 2:10, preferably 0.5: 10. 1: 8, particularly preferably within a range of 0.5: 10 to 1:10. By reducing the thickness of the press plating layer in this manner, the effect of suppressing the occurrence of the punched portion is improved.
[0032]
FIG. 2 shows the Sn in the plating bath used for the press plating when the press plating and the tin plating are combined.2+An example of the relationship with the depth of the punched portion when the concentration is changed is shown. In FIG. 2, “A” indicates Sn in the tin plating bath after the solder resist coating solution is applied and cured.2+Change the concentrationAt room temperature (25 ° C)After forming the Presses plating layer, the tin plating conditions were changed to Sn2+Concentration: 20 g / liter, temperature: 70 ° C., time: 210 sec.2+It is a graph which shows the relationship with a density | concentration, "B" is the same as the above, after forming a soldering resist layer, after carrying out soft etching of the part to be plated, it is Sn similarly.2+After press-plating at different concentrations, the depth of the corrugation and Sn generated when tin was plated in the same manner as above.2+It is a graph which shows the relationship with a density | concentration.
[0033]
As is clear from FIG. 2 above, Sn in the press plating solution2+When the concentration is 7 g / liter or less, a very deep spot is formed. And Sn2+As the concentration increases, the depth of the burred portion gradually decreases, and Sn of 13 g / liter or more, preferably 15 g / liter or more is used.2+By using a press plating solution having a concentration, the depth of the chipped portion generated is almost stable at 5.5 μm or less.
[0036]
And the Presses plating time is about 40 to 50 seconds.definiteIt is presumed that there is a critical point, and especially when the pre-plating time is 50 seconds or longer, preferably 55 seconds or longer, the depth of the punched portion is substantially constant between 5 and 5.5 μm. Therefore, in the method of the present invention, the pre-plating time is reduced.10 seconds or more, preferablyIt is set to 20 seconds or longer, preferably 40 seconds or longer, particularly preferably 50 seconds or longer, more preferably 55 seconds or longer. In addition, since this presses plating does not affect so much the depth of penetration even if it is performed for a long time, the upper limit of this presses plating time is usually about 210 seconds.
[0037]
The above can reduce the depth of the punched portion by performing the press plating and the tin plating.,Sn2+Reduce the depth of the gap by changing the concentration.
For example, Sn is soft-etched and leads are not plated by press plating. The plating temperature is 70 ° C. and the plating time is 210 seconds.2+The tin plating was performed while changing the concentration to 15 g / liter, 20 g / liter, and 27 g / liter, and the depth of the generated punched portion was measured.
[0038]
[Table 1]
As described above,Sn2+By setting the concentration within the range of 13 to 50 g / liter, preferably within the range of 15 to 30 g / liter, the depth of the punched portion is reduced.
Further, in order to reduce the depth of the hollow portion, it is effective to perform soft etching on the planned plating surface before plating.
[0040]
In particular, in FIG. 2, by performing the soft etching shown by “B” and then performing press plating and further performing tin plating, the depth of the embossed portion becomes 3.5 μm or less, and the depth of the embossed portion becomes 3.5 μm or less. Then, the lead strength is not lowered or the lead is not easily deformed due to the occurrence of the punched portion, and the lead is not broken due to the punched portion. That is, as shown by “B” in FIG. 2, in the method for manufacturing a film carrier tape for mounting an electronic component according to the present invention, it is preferable to soft-etch a portion to be plated before tin plating.
[0041]
Unlike the etching for forming the wiring pattern, this soft etching is made of a planned plating surface (copper foil or the like) in order to prepare the surface state of the formed wiring pattern and perform plating more uniformly in the next step. In this step, the surface of the wiring pattern is etched at a rate of about 1/3 to 1/20 of the etching rate for forming the wiring pattern.
[0042]
That is, this soft etching is a process in which the surface to be plated is chemically polished using an acid or the like, and the surface of the surface to be plated is cleaned by this soft etching, and the metal oxide film on the surface to be plated is used. Organic substances and the like are removed, and a uniform tin plating layer is easily formed on the soft-treated surface. Further, by performing this soft etching process, a uniform tin plating layer is formed, so that even if an embossed portion is formed, the depth is reduced.
[0043]
Such a soft etching solution is essentially an acidic solution that can chemically polish the surface of the wiring pattern.
Examples of such a soft etching solution include those described below.
(1) Sulfuric acid: 2 parts by volume
Nitric acid: 1 part by volume
Hydrochloric acid ... 0.8 ml / liter
(2) Sulfuric acid: 7 to 150 ml / liter
Hydrogen peroxide: 50 to 150 ml / liter
Stabilizer ... 50ml / liter
(3) Chromic acid: about 270 g / liter
(4) Phosphoric acid: about 55%
Nitric acid ... 29%
Acetic acid: about 25%
(5) Sulfuric acid: 50 to 100 ml / liter
Hydrochloric acid ... 100-200ml / liter
Boron hydrofluoric acid ... 50-100ml / liter
(7) Ammonium sulfate ... 120 g / liter
(8) K2S2O8, H2SO4Etching solution, which is an acidic aqueous solution that contains copper and other metal ions
(9) Soft etching solution which is an acidic aqueous solution containing persulfate, hydrogen peroxide and sulfuric acid
(10) A soft etching solution that is an acidic aqueous solution containing nitric acid and sulfuric acid.
[0044]
In the present invention, in addition to the soft etching solution as described above, any acidic liquid other than the above-exemplified soft etching solution can be used as long as it is an acid liquid capable of slightly etching a wiring pattern formed from a conductive foil on a film carrier tape for mounting electronic components Things can be used. In particular, in the present invention, it is preferable to use a soft etching solution containing ammonium persulfate.
[0045]
The treatment with the soft etching solution as described above is performed by bringing the planned soft etching surface and the soft etching solution into contact with each other at a temperature of 20 to 50 ° C. for 3 to 60 seconds.
By performing a soft etching process on the portion to be plated using such a soft etching solution, the oxide film, organic film, etc. on the surface of the surface to be plated are removed (usually etched and removed at a depth of 2 μm or less). Can be made uniform, and a very homogeneous tin plating layer can be formed. Further, as shown in FIG. 2, by performing such a soft etching process and then performing tin plating, when the same plating solution is used, the depth of the punched portion is reduced by about 2 μm.
[0046]
Thus, in the manufacturing method of the film carrier tape for electronic component mounting of this invention, after forming a soldering resist layer, when forming an electroless tin plating layer in a lead part etc., it is Sn in a tin plating bath.2+By setting the concentration within a predetermined range, formation of a punched portion can be suppressed. Furthermore, in the present invention, by forming a presses plating layer on the surface of the wiring pattern formed before the solder resist layer is applied, the occurrence of the burrs can be suppressed, and the presses plating layer and the tin plating layer can be formed. This makes it possible to prevent swelling or peeling of the plating layer.
[0047]
That is, as shown in FIG. 3, in the manufacturing method of the film carrier tape for mounting electronic components of the present invention, the tin plating layer can be formed after the solder resist is applied as described above. As described above, it is also possible to form the present tin plating layer by forming a thin presses plating layer before applying the solder resist, then applying and curing the solder resist, and then performing tin plating again. Thus, the thickness of the press plating layer formed before forming the solder resist layer is usually in the range of 0.005 to 0.3 μm, preferably 0.01 to 0.1 μm. The layer is formed thinner than the tin plating layer plated after forming the solder resist layer. Thus, by forming a thin presses plating layer before applying the solder resist, and then forming the solder resist layer, and then forming the tin plating layer, the occurrence of the smear portion can be prevented.
[0048]
In addition, when forming a thin press plating layer before forming a soldering resist layer as mentioned above, the surface of a wiring pattern can also be soft-etched similarly to the above.
As described above, in the method for producing a film carrier tape for mounting electronic components according to the present invention, the thickness of the tin plating layer thus formed (the total thickness of the pressed plating layer and the present tin plating layer) is usually 0.2 to 0.7 μm, preferably 0.3 to 0.5 μm. By providing the tin plating layer with such a thickness, it is possible to satisfactorily bond the bump electrode of the device to the tin-plated lead and the like, and to improve the corrosion resistance of the lead portion and the like. In addition, the thickness of the said tin plating layer is a total thickness, when a several tin plating layer is formed.
[0049]
In this way, the predetermined Sn2+After a tin plating layer is formed using a plating solution having a concentration, heat treatment is usually performed to diffuse the tin forming the formed tin plating layer and the metal forming the wiring pattern to each other. Here, the heat treatment is carried out by heating the tin plating layer to usually 90 to 150 ° C., preferably 110 to 140 ° C., usually 30 to 180 minutes, preferably 40 to 120 minutes.
[0050]
In this way a specific Sn2+By forming the electroless tin plating layer using a tin plating bath having a concentration, the depth of the burred portion becomes shallow due to the erosion action by the plating solution. Sn like this2+Although the detailed reason why the depth of the grooving portion becomes shallow by using a tin plating bath having a concentration is not clear, the specific Sn as described above2+It is considered that by forming a tin plating layer using a tin plating bath having a concentration, the immersion potential of the plating solution is maintained in a noble direction, thereby inhibiting the formation of local batteries.
[0051]
Thus, the film carrier tape for electronic component mounting manufactured by the method of this invention can be used similarly to what was manufactured by the normal method.
[0052]
【The invention's effect】
In the method for producing a film carrier tape for mounting an electronic component of the present invention, a specific Sn2+By forming the tin plating layer using a tin plating bath having a concentration, it is possible to suppress the occurrence of a burred portion in the lower portion of the solder resist. In addition, even if a hollow part is formed in the wiring pattern on the lower surface of the solder resist layer by electroless tin plating, the depth of the hollow part becomes shallow, preventing the strength of the lead from being lowered and the lead from being disconnected. Can do.
[0053]
In particular, the method for manufacturing a film carrier tape for mounting electronic components according to the present invention is highly useful in manufacturing a film carrier tape having a phi pitch, and has a very fine pitch lead portion having a lead width of 25 μm or less, for example. Also in the film carrier tape, it is possible to suppress the occurrence of a punched portion that may cause a serious defect of the film carrier tape, such as a substantial decrease in lead strength and lead disconnection.
[0054]
In addition, by forming the press plating layer before forming the solder resist layer and then forming the solder resist layer and then forming the electroless plating layer on the lead portion as described above, it is possible to suppress the occurrence of the smear portion. . Further, by forming the tin plating separately into the press plating and the tin plating, plating defects such as peeling of the plating layer and blistering hardly occur.
[0055]
Therefore, by using the electronic component mounting film carrier tape prepared by the method for manufacturing the electronic component mounting film carrier tape of the present invention, the device can be more reliably mounted. Defects due to excessive strength reduction and disconnection are less likely to occur.
[0056]
【Example】
Next, the production method of the film carrier tape for mounting electronic components of the present invention will be described in detail with reference to examples, but the present invention is not limited thereto.
[0057]
Examples 1-3 and Comparative Examples 1-3
Device holes, sprocket holes, and outer lead cutting slits were formed in a polyimide film having a width of 70 mm and a thickness of 50 μm by punching. Next, an epoxy adhesive was applied to the polyimide film surface, and an electrolytic copper foil having a thickness of 18 μm was adhered.
[0058]
Furthermore, a photoresist was applied on the electrolytic copper foil, the photoresist was exposed, and further etched to form a wiring pattern on the copper foil. The lead pitch width in the formed wiring pattern is 50 μm.
A urethane solder resist coating solution was applied, leaving the lead portions of the wiring pattern thus formed, and cured by heating. The average thickness of the solder resist layer thus formed is 30 μm.
[0059]
After forming the solder resist layer as described above, the lead surface was soft etched using a soft etching solution having the following composition.
K2S2O8... 100g / liter
H2SO4... 10 g / liter
Copper ion concentration (amount equivalent to copper sulfate): 0.3 g / liter
Water was added to the above components to make a total volume of 1 liter.
[0060]
The contact time between the soft etching solution and the lead surface was set to 10 seconds, and the temperature of the soft etching solution was set to 30 ° C.
After washing with water, this tape was immersed in an electroless tin plating solution having the following composition at room temperature (25 ° C.) for 10 seconds to form a pressed plating layer on the lead portion.
Thiourea (NH2)2CS: 15% by weight
Tin borofluoride Sn (BF4)2... Predetermined amount
Hypophosphorous acid H3PO4... 6% by weight
Cationic surfactant ... 1% by weight or less
Water was added to the above ingredients to make a total volume of 1 liter.
[0061]
The tin borofluoride in the electroless tin plating bath is Sn in the tin plating bath.2+Concentration of 2 g / liter (Comparative Example 1), 3 g / liter (Comparative Example 2), 8 g / liter (Comparative Example 3), 14 g / liter (Example 1), 18 g / liter (Example 2), 27 g / liter It mix | blended in the quantity which becomes a liter (Example 3).
[0062]
The conditions for the above press plating are: temperature; 25 ° C. (room temperature), and plating time of 10 seconds.
After pre-plating in this way, this tin plating was performed.
The electroless tin plating conditions are as follows: plating bath temperature; 70 ° C., contact time; 210 seconds, Sn2+The concentration was set to 20 g / liter, and a tin plating layer having an average thickness of 0.45 μm was formed on the lead portion. The ratio of the thickness of the first electroless tin plating layer to the thickness of the second electroless plating layer is 1:10, and the first electroless plating layer is the second electroless plating layer. It is formed thinner than the electrolytic plating layer.
[0063]
After performing electroless tin plating in this way, it is washed with water and the plating layer is 130 ° C.InA film carrier tape for mounting electronic components was produced by heating. By observing the lead portion of the obtained film carrier tape for mounting electronic components, the lead with the lead missing was selected, and a cross-sectional photograph of this portion was taken. From this cross-sectional photograph, the depth of lead erosion was measured. The results are shown in FIG.
[0064]
Examples 4 to 6 and Comparative Examples 4 to 7
Form carrier tapes for mounting electronic components were produced in the same manner as in Examples 1 to 3 and Comparative Examples 1 to 3, except that the soft etching treatment was not performed.
By observing the lead portion of the obtained film carrier tape for mounting electronic components, the lead with the lead missing was selected, and a cross-sectional photograph of this portion was taken.
[0065]
From this cross-sectional photograph, the depth of lead erosion was measured. The results are shown in FIG.
[0068]
【Example7]
In Example 2, the wiring pattern was soft-etched before applying the solder resist, and then a 0.03 μm-thick presses plating layer was formed by electroless tin plating, and this presses plating layer was the same as in Example 2 Then, a solder resist layer was formed, and an electroless tin plating layer was formed in the lead portion extending from the solder resist layer in the same manner as in Example 2. In addition, the total thickness of the tin plating layer thus formed was 0.45 μm.
[0069]
By observing the lead portion of the obtained film carrier tape for mounting electronic components and searching for a lead in which lead failure occurred, no lead failure occurred.
[0070]
【Example8]
In Example 2, Sn in a press plating bath2+After changing the concentration to 15 g / liter and performing press-plating at room temperature for 10 seconds, 30 seconds, 60 seconds, 120 seconds, and 210 seconds, the main plating conditions were temperature; 70 ° C., time: 210 seconds, Sn2+The tin plating was performed at a concentration of 20 g / liter. The plated surface is not soft etched.
[0071]
As described above, press plating was performed at different times, and the lead portion after the tin plating was observed.
By observing the lead portion of the obtained film carrier tape for mounting electronic components, the lead with the lead missing was selected, and a cross-sectional photograph of this portion was taken.
When the depth of lead erosion was measured from this cross-sectional photograph, the erosion depth gradually decreased with increasing Presses plating time, and the erosion depth stabilized at about 5 μm between 30 seconds and 60 seconds.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a lead portion formed by electroless tin plating.
FIG. 2 shows Sn in a press plating bath.2+It is a graph which shows the relationship between the density | concentration of lead | read | reed and the digging depth (piping amount) of a lead | read | reed.
FIG. 3 is a view showing a mode in which a press plating layer and a main plating layer are provided.
FIG. 4 is a view showing a mode in which a press plating layer is provided under a solder resist.
Claims (6)
造方法。Before the solder resist layer is formed on the wiring pattern, press plating is performed on the entire wiring pattern, and then the solder resist layer is formed with the lead portion remaining, and then the lead portion not covered with the solder resist layer is formed. 3. The method for producing a film carrier tape for mounting electronic parts according to claim 1, wherein tin plating is performed at least once.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35348899A JP3630398B2 (en) | 1999-12-13 | 1999-12-13 | Manufacturing method of film carrier tape for mounting electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35348899A JP3630398B2 (en) | 1999-12-13 | 1999-12-13 | Manufacturing method of film carrier tape for mounting electronic components |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004217820A Division JP2004297102A (en) | 2004-07-26 | 2004-07-26 | Manufacturing method of film carrier tape for electronic part packaging |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001168147A JP2001168147A (en) | 2001-06-22 |
| JP2001168147A5 JP2001168147A5 (en) | 2004-07-08 |
| JP3630398B2 true JP3630398B2 (en) | 2005-03-16 |
Family
ID=18431188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35348899A Expired - Fee Related JP3630398B2 (en) | 1999-12-13 | 1999-12-13 | Manufacturing method of film carrier tape for mounting electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630398B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003069967A1 (en) * | 2002-02-13 | 2003-08-21 | Shindo Company, Ltd. | Circuit substrate production method |
| JP2004297102A (en) * | 2004-07-26 | 2004-10-21 | Mitsui Mining & Smelting Co Ltd | Manufacturing method of film carrier tape for electronic part packaging |
| JP2019075503A (en) * | 2017-10-18 | 2019-05-16 | 住友電気工業株式会社 | Printed wiring board and method of manufacturing the same |
| WO2020230504A1 (en) * | 2019-05-10 | 2020-11-19 | 昭和電工株式会社 | Method for producing flexible wiring circuit board |
-
1999
- 1999-12-13 JP JP35348899A patent/JP3630398B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168147A (en) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7523548B2 (en) | Method for producing a printed circuit board | |
| JP4081052B2 (en) | Manufacturing method of printed circuit board | |
| JP3291486B2 (en) | Surface-regulated electrolytic copper foil, its production method and its use | |
| JP3736806B2 (en) | Printed wiring board, manufacturing method thereof, and circuit device | |
| US7180006B2 (en) | Tape substrate and method for fabricating the same | |
| WO2007058147A1 (en) | Printed wiring board, method for manufacturing same and use of same | |
| US20080236872A1 (en) | Printed Wiring Board, Process For Producing the Same and Semiconductor Device | |
| KR20060045986A (en) | Printed wiring board, production process thereof and semiconductor device | |
| KR100558507B1 (en) | Film Carrier Tape for Mounting Electronic Devices Thereon, Production Method Thereof | |
| US5945257A (en) | Method of forming resistors | |
| JP3630398B2 (en) | Manufacturing method of film carrier tape for mounting electronic components | |
| JP4129665B2 (en) | Manufacturing method of substrate for semiconductor package | |
| US11013124B2 (en) | Printed circuit board and method of manufacturing printed circuit board | |
| JPH05327187A (en) | Printed circuit board and manufacture thereof | |
| JP2002289653A (en) | Semiconductor device tape carrier and its manufacturing method | |
| JP4658100B2 (en) | Printed wiring board and circuit device | |
| JP2004014888A (en) | Method of manufacturing printed wiring board and printed wiring board manufactured by it | |
| JP4709813B2 (en) | Printed wiring board, circuit device, and printed wiring board manufacturing method | |
| JP2004297102A (en) | Manufacturing method of film carrier tape for electronic part packaging | |
| JP3925449B2 (en) | Tape carrier for semiconductor device and manufacturing method thereof | |
| JPH08139435A (en) | Manufacture of printed wiring board | |
| JPH0653640A (en) | Printed wiring board and manufacture thereof | |
| JP3465016B2 (en) | Method for improving adhesion of resin to copper surface and high adhesion electroless copper plating bath used for the method | |
| JPS58112392A (en) | Method of producing printed circuit board | |
| JP2003234379A (en) | Tape carrier for semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |