JP3630068B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3630068B2 JP3630068B2 JP2000084336A JP2000084336A JP3630068B2 JP 3630068 B2 JP3630068 B2 JP 3630068B2 JP 2000084336 A JP2000084336 A JP 2000084336A JP 2000084336 A JP2000084336 A JP 2000084336A JP 3630068 B2 JP3630068 B2 JP 3630068B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- etching
- based semiconductor
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、一般的に(InXAl1−X)YGa1―YN(0≦X≦1、0≦Y≦1)で表される窒化ガリウム系(以下、「GaN系」という)半導体層を用いた半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
GaN、AlGaN、InGaN、AlInN、およびInAlGaN等のGaN系半導体は、青色の光を発光する半導体レーザのような短波長の光デバイスの分野において重要な材料であるばかりでなく、最近では、その高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度について注目が集まっており、高周波のパワー電子デバイスに用いる材料としても有望視されている。特に、AlGaN/GaNヘテロ接合構造では、AlGaNとGaNのヘテロ接合界面付近に高濃度の電子が蓄積し、いわゆる二次元電子ガスが形成される。この二次元電子ガスはAlGaNに添加されるドナー不純物と空間的に分離されて存在するため高い移動度を示し、電界効果型トランジスタにこのヘテロ構造を用いる場合、ソース抵抗成分を低減することに寄与する。また、ゲート電極から二次元電子ガスまでの距離dは通常数十nmと短いため、アスペクト比と呼ばれるゲート長Lgとの比Lg/dを、Lgが100nm程度と短くなっても5から10と大きくできるため短チャネル効果の小さい良好な飽和特性を有する電界効果トランジスタを作製しやすいという優れた特徴を有する。さらにAlGaN/GaN系へテロ構造における二次元電子は1×105V/cm程度の高電界領域で、現在高周波トランジスタとして普及しているAlGaAs/InGaAs系の場合に比べて2倍以上の電子速度を有するばかりでなく、ヘテロ界面に蓄積される電子の濃度はAlGaNのAl組成が0.2から0.3の場合に1×1013/cm2程度とGaAs系デバイスの約3倍に達する。このような事実から、GaN系へテロ構造FETはパワー電子デバイスとして非常に有望視されている。
【0003】
しかしながら、GaN系へテロ構造FETには、改善すべき問題点も多くある。GaN系半導体装置における問題点の一つに、GaN系半導体の加工または表面処理が非常に困難であるということが挙げられる。GaNは化学的に極めて安定な材料であり、ウェットエッチングが困難である。特に表面が3属原子のc面である場合この問題は大きく、熱燐酸によってもエッチング速度は極めて小さい。たとえエッチングが出来たとしても、170℃以上の温度の熱燐酸を用いて表面の一部を選択的にエッチングすることは、それに耐えうる適当なマスク材料が見出せないため、半導体装置製造プロセスとして用いることは不可能に近い。
【0004】
【発明が解決しようとする課題】
このようなGaN系半導体の性質のため、GaN系半導体の表面の汚染物質を取り除き、清浄な表面を得るための適当なプロセスが見出せていないという技術的な問題点が存在する。このような問題が、具体的に半導体装置の特性や製造工程にどのような問題を発生させるかについて列挙する。
【0005】
1)GaN系半導体層上に堆積した絶縁膜のGaN系半導体層との密着強度が弱く、この上に形成したパッド電極にワイヤーボンディングを行うと、ボンディング時にGaN系半導体層と絶縁膜との間に剥離が生じ、半導体装置のパッケージへの組み立て時に不良が生じてしまう。
【0006】
2)GaN系半導体層上に形成したショットキーダイオードの電流−電圧特性が一般的に悪く(理想因子nが1.5よりも大きくなってしまう)、従って0V近傍における電圧における漏れ電流が大きい。
【0007】
3)化学的反応を主としたプラズマエッチングを行う場合、初期段階でエッチングがほとんど進まないため、初期段階で物理的なエッチングを必要とする。従って、微量のエッチングを必要とする場合にエッチング量の制御が困難である。また、物理的なエッチングによる半導体表面への損傷により発生する装置のリーク電流増大も、工程によっては問題となる。
【0008】
以上の問題点は、すべてGaN系半導体の表面状態に関連するものである。これは、GaN系半導体層の表面に形成された酸化物が要因であると思われるが、その詳細は分かっていない。いずれにせよ、清浄なGaN系半導体層の表面を得るためのプロセス技術の開発が必要とされている。
【0009】
本発明は、以上のように述べたGaN系半導体装置の製造方法に関する問題点に鑑みなされたものであり、その第一の目的は、GaN系半導体層上に形成された絶縁膜の密着強度を高め、ボンディング時における絶縁膜の剥離を防止し、半導体装置のパッケージへの組み立て不良を発生させないことである。
【0010】
本発明の第二の目的は、GaN系半導体層に適切な表面処理を施すことにより、GaN系半導体に形成されるショットキーダイオードの特性を改善し、同時にリーク電流を低減することである。
【0011】
本発明の第三の目的は、GaN系半導体表面が酸化等で汚染された場合に、適切な表面処理を行うことによりオーミック電極のコンタクト抵抗の低減を図る手段を提供するものである。
【0012】
本発明の第四の目的は、化学的反応を主としたプラズマエッチングをGaN系半導体に対し行う場合に生じる初期段階でのエッチング不良を半導体表面への損傷をほとんど与えること無く表面処理を行うことで改善し、エッチングの制御性を向上する手段を提供することである。
【0013】
【課題を解決するための手段】
本発明ではGaN系半導体の表面を清浄化する方法として、アンモニアガスを用いたプラズマエッチング処理を用いる。プラズマエッチング処理といっても、GaN系半導体表面そのものはこの処理によってほとんどエッチングはされない。しかしながら、GaN系半導体表面に付着あるいは化合した汚染物質は効果的に除去されるものと考えられる。
【0014】
【発明の実施の形態】
(実施の形態1)
本発明の実施の形態1は、GaN系半導体層とその上に形成される絶縁膜の密着性の改善にかかわり、これによる半導体装置の製造方法を図1に基づいて説明する。
【0015】
図1は、実施の形態1における半導体装置の製造方法を示すための工程断面図である。まず、図1(a)に示すように、主表面がc面であるサファイア基板11上にMOCVD法(有機金属気相成長法)で膜厚が約3mmのGaN層21を形成し、これを試料とした。
【0016】
次に、図1(b)に示すように、GaN層21の表面3に、アンモニアプラズマ処理を施す。
【0017】
さらに、図1(c)に示すように、GaN層21上にプラズマCVD法により絶縁膜であるSiO2膜4を100nmの膜厚で堆積する。ここで、絶縁膜をSiO2膜4としたが、これ以外にも、SiN膜等を用いてもよい。
【0018】
ここで、上記のアンモニアプラズマ処理には、市販のプラズマエッチング装置(図示せず)を用い、同装置内に試料を配置し、同装置内にアンモニアガスを100sccmの流量で導入した。プラズマエッチングにおけるその他の条件は、真空度を1torr、電力を30W、プラズマエッチング装置が電極間間隔を20mm、エッチング時間を5分とした。このアンモニアプラズマ処理の条件は、本発明の全ての実施の形態におけるアンモニアプラズマ処理の条件と同一であり、アンモニアプラズマ処理が試料に与える損傷を低減するため、通常のプラズマエッチングの条件と比べて1/3〜1/10の低電力で行っている。
【0019】
SiO2膜4のGaN層21に対する密着強度を評価するため、引張り強度試験を行った。その結果、アンモニアプラズマ処理を行った場合には、引張り強度は764kg重/cm2以上の値を示し、引張り強度試験においてSiO2膜4の剥がれは見られなかった。一方、アンモニアプラズマ処理を行わず、試料を通常の方法で洗浄した後に、SiO2膜を形成した場合には、引張り強度として100〜350kg重/cm2の値しか得られず、SiO2膜4の剥がれが生じた。
【0020】
この結果から、アンモニアプラズマ処理を行うことにより、SiO2膜4とGaN層21との密着強度が少なくとも2〜3倍と飛躍的に改善されることが明らかとなった。これは、アンモニアプラズマ処理により、GaN層21の表面が清浄にされているためである。
【0021】
なお、本発明のアンモニアプラズマ処理をGaN層21の表面3に対して行い、その後、図示はしないが、表面3に絶縁膜を堆積形成あるいは酸化形成し、さらにその上に金属層を形成することによって、アンモニアプラズマ処理を行わない場合よりも界面準位密度の小さいMOS(金属―酸化物−半導体)構造を実現できるものと考えられる。
【0022】
本実施の形態では、GaN系半導体としてGaN層21を例に説明したが、これ以外のAlGaN、InGaN、AlInN、およびAlInGaN等でも同様の効果があることは確認している。
【0023】
(実施の形態2)
次に、本発明の実施の形態2における半導体装置の製造方法について説明する。
【0024】
実施の形態2は、GaN系半導体層上へのショットキー電極の形成に関するものである。
【0025】
実施の形態1での実験結果からは、GaN系半導体層(GaN層21)の表面にアンモニアプラズマ処理を行うと表面に何らかの変化が起こっていると考えられる。この表面状態はGaN系半導体の表面を汚染していた物質が除去され、清浄な状態になったものと考えられる。もしそうであるなら、従来、GaN系半導体層上に形成されたショットキーダイオードにおいて1.5程度あるいはそれ以上の高い理想因子であったものが、より1に近い値の理想因子となるはずである。これを立証するために実験を試みた。この実験を行うために、次に示す方法で半導体装置を製造した。
【0026】
図2は、実施の形態2における半導体装置の製造方法を示すための工程断面図である。まず、図2(a)に示すように、主表面がc面であるSiC基板1上にMOCVD法(有機金属気相成長法)でGaN系半導体層2を形成し、これを試料とした。なお、GaN系半導体層2は、SiC基板1上にAlN層、膜厚が3mmのGaN層、膜厚2nmのアンドープAl0.25Ga0.75N層、n型不純物であるSiを2×1018cm−3の濃度に添加した膜厚が20nmのn型Al0.25Ga0.75N層、膜厚3nmのアンドープAl0.25Ga0.75N層を順次エピタキシャル成長してなるヘテロ構造である。
【0027】
次に、図2(b)に示すように、GaN系半導体層2の表面3に、アンモニアプラズマ処理を施す。アンモニアプラズマ処理の条件は実施の形態1で述べたものと同じである。
【0028】
次に、図2(c)に示すように、GaN系半導体層2上にTi/Alで構成されるオーミック電極5を形成後、リフトオフ法を用いて所定の位置にSiが10wt%のPdSiショットキー電極6を形成する。ちなみにTi/Alのオーミック電極形成には25nmの膜厚のTiと200nmの膜厚のAlを順次真空蒸着し、550℃の水素雰囲気で1分間熱処理を行っている。このようにして作製した半導体装置であるショットキーダイオードと、アンモニアプラズマ処理を施さずに作成したショットキーダイオードの電流−電圧特性を測定したところ、アンモニアプラズマ処理を施さなかった試料では、理想因子が1.59、ショットキーバリア高さが0.70eVであった。一方、アンモニアプラズマ処理を施した試料では、理想因子が1.27、ショットキーバリア高さが0.74eVとなり、アンモニアプラズマ処理によってショットキーバリア高さが向上するとともに、理想因子がより1に近づくことが明らかとなった。
【0029】
(実施の形態3)
アンモニアプラズマ処理のGaN系半導体に対する表面清浄の効果は、実施の形態1及び2でかなり大きいことが実験結果として示された。本発明の実施の形態3はオーミック電極のコンタクト抵抗の改善に関するものである。
【0030】
図3は、実施の形態3における半導体装置の製造方法を示すための工程断面図である。まず、図3(a)に示すように、主表面がc面であるSiC基板1上にMOCVD法(有機金属気相成長法)でGaN系半導体層2を形成し、実施の形態2と同様にこれを試料とした。後に形成するオーミック電極のコンタクト抵抗を評価するため、GaN系半導体層2の表面を選択的にエッチング除去することにより、長方形状の島領域7を形成する。
【0031】
次に、図3(b)に示すように、GaN系半導体層2の表面3にアンモニアプラズマ処理を実施の形態2と同一の条件で施した。
【0032】
次に、図3(c)に示すようにTi/Alで構成されるオーミック電極5をリフトオフ法を用いてTLMパターンとして形成し、シート抵抗とコンタクト抵抗の評価を行った。同時に、GaN系半導体層2の表面3にアンモニアプラズマ処理を行わなかった試料も作成し、同様にシート抵抗とコンタクト抵抗の評価を行った。
【0033】
評価の結果、アンモニアプラズマ処理を行わなかった試料のシート抵抗とコンタクト抵抗率の値はそれぞれ620Ω/□、1.2〜0.7×10−3Ωcm2であった。一方、アンモニアプラズマ処理を施した試料では、シート抵抗は625Ω/□とほとんど変化なくアンモニアプラズマ処理で試料表面に損傷を与えていないことが示された。さらに重要なことは、このアンモニアプラズマ処理を施した試料ではコンタクト抵抗率の値が、3×10−4Ωcm2とアンモニアプラズマ処理を行わなかった試料に比較して約1/2〜1/4小さい値が得られたことである。以上の実験結果は、アンモニアプラズマ処理によって試料に与えられる損傷はあったとしても極めて小さく、かつ本発明のアンモニアプラズマによる表面処理は低いオーミック抵抗を得るために効果的であることを示している。この低いオーミック抵抗が得られる要因は、アンモニアプラズマ処理によってGaN系半導体層2の表面3に形成されていた酸化物などが除去され、表面が清浄化されたことによると考えられる。
【0034】
(実施の形態4)
本発明の実施の形態4は、ドライエッチングの制御性の向上に関するものである。形成されたGaN系半導体層2に加工を施すことを目的としたエッチングには通常、反応性イオンエッチング(RIE)が用いられる。エッチングに使用されるガスは塩素を主体とするものである。RIEによりGaN系半導体層2をエッチングする場合によく見られる現象として、エッチング初期にエッチングがほとんど進行せず、数分遅れて正常なエッチングが始まるということがある。この、エッチングがほとんどされない時間は、試料毎にばらつくためエッチング深さを精密に時間で制御することが困難となる。例えば、ECR(ElectronCycrotron Resonance)プラズマ源を用いたRIEで塩素ガス圧を3Pa、電力75WでAl0.2Ga0.8Nをエッチングする場合、このエッチングされない時間は2分前後あり、エッチング速度が30nm/minであるので、エッチングされない時間が30秒ずれると15nm程度のエッチング深さのバラツキが生じることとなる。このエッチングされない時間のバラツキはGaN系半導体層2の表面状態に関係しているものと考えられ、本発明のアンモニアプラズマ処理により表面清浄化を行うことで改善されるものと期待できる。
【0035】
これを検証するための実験として実施の形態2及び3で用いたGaN系半導体層2にアンモニアプラズマ処理をこれまでと同じ条件(処理時間5分)で施した後、塩素ガスによるECRプラズマエッチングを行った。すると、ECRプラズマエッチングによりエッチングされない時間が大幅に減少し30秒以内となった。さらに、アンモニアプラズマ処理の処理時間を5分間から15分間に増加させ、同様のエッチング実験を行ったところ、ECRプラズマエッチングによりエッチングされない時間はほとんど0となり、ECRプラズマエッチングの開始と同時にエッチングが進行するようになった。このように、アンモニアプラズマ処理を行うことで、ドライエッチングのエッチング深さの制御性が大幅に改善することが明らかとなった。
【0036】
【発明の効果】
以上のように、本発明によると、GaN系半導体の表面が改質され、その上に形成される絶縁膜のGaN系半導体との密着性が向上し、GaN系半導体装置をパッケージ実装する際の実装不良を著しく低下させることが可能となる。また、アンモニアプラズマ処理によってGaN系半導体上に形成されるショットキー電極の理想因子が1に近づく、オーミック電極のコンタクト抵抗が改善される、ドライエッチングのエッチング深さの制御性が向上するなどのGaN系半導体装置の製造歩留まりの向上と、半導体装置の性能向上が図られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置の製造方法を説明する工程断面図
【図2】本発明の実施の形態2における半導体装置の製造方法を説明する工程断面図
【図3】本発明の実施の形態3における半導体装置の製造方法を説明する工程断面図
【符号の説明】
1 SiC基板
2 GaN系半導体層
3 表面
4 SiO2膜
5 オーミック電極
6 ショットキー電極
7 島領域
11 サファイア基板
21 GaN層[0001]
BACKGROUND OF THE INVENTION
The present invention is generally (In X Al 1-X) Y Ga 1 - Y N (0 ≦ X ≦ 1,0 ≦ Y ≦ 1) with gallium nitride represented (hereinafter, referred to as "GaN-based") The present invention relates to a method for manufacturing a semiconductor device using a semiconductor layer.
[0002]
[Prior art]
GaN-based semiconductors such as GaN, AlGaN, InGaN, AlInN, and InAlGaN are not only important materials in the field of short-wavelength optical devices such as semiconductor lasers that emit blue light, but also recently their high Attention has been focused on dielectric breakdown electric field strength, high thermal conductivity, and high electron saturation speed, and it is also considered promising as a material used for high-frequency power electronic devices. In particular, in the AlGaN / GaN heterojunction structure, high-concentration electrons are accumulated near the heterojunction interface between AlGaN and GaN, and so-called two-dimensional electron gas is formed. Since this two-dimensional electron gas exists spatially separated from the donor impurity added to AlGaN, it exhibits high mobility and contributes to reducing the source resistance component when this heterostructure is used in a field effect transistor. To do. Further, since the distance d from the gate electrode to the two-dimensional electron gas is usually as short as several tens of nm, the ratio Lg / d to the gate length Lg called the aspect ratio is 5 to 10 even if Lg is as short as about 100 nm. Since it can be made large, it has an excellent feature that it is easy to produce a field effect transistor having good saturation characteristics with a short channel effect. Furthermore, the two-dimensional electrons in the AlGaN / GaN heterostructure are in a high electric field region of about 1 × 10 5 V / cm, and the electron velocity is more than twice as high as that in the AlGaAs / InGaAs system that is currently popular as a high frequency transistor. In addition, the concentration of electrons accumulated at the heterointerface is about 1 × 10 13 / cm 2 when the Al composition of AlGaN is 0.2 to 0.3, which is about three times that of GaAs-based devices. From such a fact, the GaN-based heterostructure FET is very promising as a power electronic device.
[0003]
However, the GaN heterostructure FET has many problems to be improved. One problem with GaN-based semiconductor devices is that processing or surface treatment of GaN-based semiconductors is very difficult. GaN is a chemically very stable material and is difficult to wet etch. This problem is particularly serious when the surface is a c-plane of a
[0004]
[Problems to be solved by the invention]
Due to the nature of such a GaN-based semiconductor, there is a technical problem that an appropriate process for removing contaminants on the surface of the GaN-based semiconductor and obtaining a clean surface cannot be found. This problem is specifically enumerated as to what kind of problem occurs in the characteristics and manufacturing process of the semiconductor device.
[0005]
1) The adhesion strength of the insulating film deposited on the GaN-based semiconductor layer with the GaN-based semiconductor layer is weak, and when wire bonding is performed on the pad electrode formed on the insulating film, the gap between the GaN-based semiconductor layer and the insulating film during bonding As a result, peeling occurs and a defect occurs when the semiconductor device is assembled into a package.
[0006]
2) The current-voltage characteristics of the Schottky diode formed on the GaN-based semiconductor layer are generally poor (ideal factor n becomes larger than 1.5), and therefore the leakage current at a voltage near 0 V is large.
[0007]
3) When performing plasma etching mainly for chemical reaction, etching hardly progresses in the initial stage, and physical etching is required in the initial stage. Therefore, it is difficult to control the etching amount when a small amount of etching is required. Further, an increase in leakage current of the device caused by damage to the semiconductor surface due to physical etching is also a problem depending on the process.
[0008]
The above problems are all related to the surface state of the GaN-based semiconductor. This is thought to be caused by the oxide formed on the surface of the GaN-based semiconductor layer, but the details are unknown. In any case, development of a process technique for obtaining a clean surface of the GaN-based semiconductor layer is required.
[0009]
The present invention has been made in view of the problems relating to the method of manufacturing a GaN-based semiconductor device described above, and its first object is to increase the adhesion strength of the insulating film formed on the GaN-based semiconductor layer. In other words, the insulating film is prevented from being peeled off during bonding, and the assembly failure of the semiconductor device into the package does not occur.
[0010]
The second object of the present invention is to improve the characteristics of the Schottky diode formed in the GaN-based semiconductor and to reduce the leakage current at the same time by applying an appropriate surface treatment to the GaN-based semiconductor layer.
[0011]
A third object of the present invention is to provide means for reducing the contact resistance of an ohmic electrode by performing an appropriate surface treatment when the surface of a GaN-based semiconductor is contaminated by oxidation or the like.
[0012]
The fourth object of the present invention is to perform surface treatment without causing damage to the semiconductor surface in the initial stage of etching failure that occurs when performing plasma etching mainly on chemical reaction on GaN-based semiconductors. And providing means for improving the controllability of etching.
[0013]
[Means for Solving the Problems]
In the present invention, a plasma etching process using ammonia gas is used as a method for cleaning the surface of the GaN-based semiconductor. Even if it is called a plasma etching process, the GaN-based semiconductor surface itself is hardly etched by this process. However, it is considered that contaminants attached to or combined with the GaN-based semiconductor surface are effectively removed.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
[0015]
FIG. 1 is a process cross-sectional view for illustrating the method for manufacturing a semiconductor device in the first embodiment. First, as shown in FIG. 1A, a
[0016]
Next, as shown in FIG. 1B, the
[0017]
Further, as shown in FIG. 1C, an SiO 2 film 4 as an insulating film is deposited on the
[0018]
Here, a commercially available plasma etching apparatus (not shown) was used for the ammonia plasma treatment, a sample was placed in the apparatus, and ammonia gas was introduced into the apparatus at a flow rate of 100 sccm. The other conditions in the plasma etching were as follows: the degree of vacuum was 1 torr, the power was 30 W, the plasma etching apparatus had an electrode-to-electrode spacing of 20 mm, and the etching time was 5 minutes. The conditions for this ammonia plasma treatment are the same as the conditions for ammonia plasma treatment in all the embodiments of the present invention, and in order to reduce damage to the sample by the ammonia plasma treatment, it is 1 in comparison with the conditions for normal plasma etching. This is done with a low power of / 3 to 1/10.
[0019]
In order to evaluate the adhesion strength of the SiO 2 film 4 to the
[0020]
From this result, it became clear that the adhesion strength between the SiO 2 film 4 and the
[0021]
Note that the ammonia plasma treatment of the present invention is performed on the
[0022]
In the present embodiment, the
[0023]
(Embodiment 2)
Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described.
[0024]
The second embodiment relates to the formation of a Schottky electrode on a GaN-based semiconductor layer.
[0025]
From the experimental results in the first embodiment, it is considered that when the surface of the GaN-based semiconductor layer (GaN layer 21) is subjected to ammonia plasma treatment, some change occurs on the surface. This surface state is considered to be a clean state by removing substances that contaminated the surface of the GaN-based semiconductor. If this is the case, a conventional Schottky diode formed on a GaN-based semiconductor layer, which had a high ideal factor of about 1.5 or more, should be an ideal factor closer to 1. is there. An experiment was tried to prove this. In order to perform this experiment, a semiconductor device was manufactured by the following method.
[0026]
FIG. 2 is a process sectional view for illustrating the method for manufacturing the semiconductor device according to the second embodiment. First, as shown in FIG. 2A, a GaN-based
[0027]
Next, as shown in FIG. 2B, the
[0028]
Next, as shown in FIG. 2C, after forming an
[0029]
(Embodiment 3)
It was shown as an experimental result that the effect of surface cleaning on the ammonia plasma-treated GaN-based semiconductor is considerably large in the first and second embodiments.
[0030]
FIG. 3 is a process sectional view for illustrating the method for manufacturing the semiconductor device in the third embodiment. First, as shown in FIG. 3A, a GaN-based
[0031]
Next, as shown in FIG. 3B, ammonia plasma treatment was performed on the
[0032]
Next, as shown in FIG. 3C, an
[0033]
As a result of the evaluation, the sheet resistance and the contact resistivity of the sample that was not subjected to the ammonia plasma treatment were 620Ω / □ and 1.2 to 0.7 × 10 −3 Ωcm 2 , respectively. On the other hand, in the sample subjected to the ammonia plasma treatment, the sheet resistance was hardly changed to 625Ω / □, indicating that the sample surface was not damaged by the ammonia plasma treatment. More importantly, the contact resistance value of the sample subjected to the ammonia plasma treatment is 3 × 10 −4 Ωcm 2 , which is about 1/2 to ¼ compared with the sample not subjected to the ammonia plasma treatment. A small value was obtained. The above experimental results show that even if there is any damage given to the sample by the ammonia plasma treatment, the surface treatment by the ammonia plasma of the present invention is effective for obtaining a low ohmic resistance. The reason why this low ohmic resistance is obtained is thought to be that the oxide etc. formed on the
[0034]
(Embodiment 4)
Embodiment 4 of the present invention relates to improvement of controllability of dry etching. In general, reactive ion etching (RIE) is used for etching for the purpose of processing the formed GaN-based
[0035]
As an experiment for verifying this, ammonia plasma treatment was performed on the GaN-based
[0036]
【The invention's effect】
As described above, according to the present invention, the surface of the GaN-based semiconductor is modified, the adhesion of the insulating film formed thereon to the GaN-based semiconductor is improved, and the GaN-based semiconductor device can be packaged. It is possible to significantly reduce mounting defects. In addition, the ideal factor of the Schottky electrode formed on the GaN-based semiconductor by ammonia plasma treatment approaches 1, the contact resistance of the ohmic electrode is improved, and the controllability of the etching depth of dry etching is improved. The manufacturing yield of the semiconductor device and the performance of the semiconductor device can be improved.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a process cross-sectional view illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention. Process sectional drawing explaining the manufacturing method of the semiconductor device in
1
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000084336A JP3630068B2 (en) | 2000-03-24 | 2000-03-24 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000084336A JP3630068B2 (en) | 2000-03-24 | 2000-03-24 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274140A JP2001274140A (en) | 2001-10-05 |
JP3630068B2 true JP3630068B2 (en) | 2005-03-16 |
Family
ID=18600827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000084336A Expired - Lifetime JP3630068B2 (en) | 2000-03-24 | 2000-03-24 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3630068B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3951743B2 (en) | 2002-02-28 | 2007-08-01 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
JP4037154B2 (en) * | 2002-04-15 | 2008-01-23 | 松下電器産業株式会社 | Plasma processing method |
JP4875660B2 (en) * | 2002-04-30 | 2012-02-15 | 古河電気工業株式会社 | III-V nitride semiconductor device |
US9279193B2 (en) * | 2002-12-27 | 2016-03-08 | Momentive Performance Materials Inc. | Method of making a gallium nitride crystalline composition having a low dislocation density |
JP4620333B2 (en) * | 2003-05-09 | 2011-01-26 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
JP2005026291A (en) * | 2003-06-30 | 2005-01-27 | Sharp Corp | Nitride-based semiconductor light emitting device and its manufacturing method |
US8089093B2 (en) | 2004-02-20 | 2012-01-03 | Nichia Corporation | Nitride semiconductor device including different concentrations of impurities |
JP2009032796A (en) * | 2007-07-25 | 2009-02-12 | Rohm Co Ltd | Nitride semiconductor device and manufacturing method therefor |
JP5544723B2 (en) * | 2009-02-06 | 2014-07-09 | 三菱化学株式会社 | Schottky diode and method of manufacturing Schottky diode |
JP2011097102A (en) * | 2011-01-31 | 2011-05-12 | Fujitsu Ltd | Compound semiconductor device |
JP2015216408A (en) * | 2015-09-01 | 2015-12-03 | 株式会社東芝 | Semiconductor light-emitting device |
-
2000
- 2000-03-24 JP JP2000084336A patent/JP3630068B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001274140A (en) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110190116B (en) | High-threshold-voltage normally-off high-electron-mobility transistor and preparation method thereof | |
JP5564815B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR101108344B1 (en) | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate | |
JP5323527B2 (en) | Manufacturing method of GaN-based field effect transistor | |
US8653558B2 (en) | Semiconductor device and method of making | |
JP4134575B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3951743B2 (en) | Semiconductor device and manufacturing method thereof | |
Chu et al. | Plasma treatment for leakage reduction in AlGaN/GaN and GaN Schottky contacts | |
JP2007150106A (en) | Group iii nitride semiconductor substrate | |
JP5546104B2 (en) | GaN-based field effect transistor | |
JP5520432B2 (en) | Manufacturing method of semiconductor transistor | |
JP3630068B2 (en) | Manufacturing method of semiconductor device | |
CN111199883A (en) | HEMT transistor with adjusted gate-source distance and method of fabricating the same | |
CN116387246A (en) | p-GaN enhanced MIS-HEMT device and preparation method thereof | |
JP2004165387A (en) | Gan-based field effect transistor | |
JP4209136B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009010211A (en) | Method for manufacturing hetero junction field effect transistor | |
JP4748501B2 (en) | High electron mobility transistor | |
CN111755330A (en) | Semiconductor structure and manufacturing method thereof | |
JP7057473B1 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
CN113140630B (en) | Preparation method of p-type nitride gate of enhanced HEMT and method for preparing enhanced nitride HEMT by using p-type nitride gate | |
JPWO2019009111A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4043600B2 (en) | Schottky barrier forming electrode | |
US6933181B2 (en) | Method for fabricating semiconductor device | |
CN108695383B (en) | Method for realizing high-frequency MIS-HEMT and MIS-HEMT device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040728 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3630068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |