JP3627633B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3627633B2
JP3627633B2 JP2000243278A JP2000243278A JP3627633B2 JP 3627633 B2 JP3627633 B2 JP 3627633B2 JP 2000243278 A JP2000243278 A JP 2000243278A JP 2000243278 A JP2000243278 A JP 2000243278A JP 3627633 B2 JP3627633 B2 JP 3627633B2
Authority
JP
Japan
Prior art keywords
substrate
ceramic substrate
electronic component
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000243278A
Other languages
Japanese (ja)
Other versions
JP2002057250A (en
Inventor
寛 木内
光弘 斎藤
淳 金森
崇 長坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000243278A priority Critical patent/JP3627633B2/en
Priority to US09/918,803 priority patent/US6731001B2/en
Publication of JP2002057250A publication Critical patent/JP2002057250A/en
Application granted granted Critical
Publication of JP3627633B2 publication Critical patent/JP3627633B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/2076Diameter ranges equal to or larger than 100 microns

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に電子部品が搭載され、この電子部品と基板とがボンディングワイヤにより電気的に接続され、電子部品とボンディングワイヤとが被覆され封止されてなる半導体装置に関する。
【0002】
【従来の技術】
車載用の点火装置等で用いられる半導体装置は、従来、図9に示すような構成になっている。図9の(a)は半導体装置の上面図であり、(b)は概略断面図である。回路パターン等が形成された基板201上に部品搭載用のランド(図示せず)とワイヤボンディング用のランド(図示せず)が形成されている。また、導電性接着剤202等を介して、部品搭載用のランド上には半導体素子等の電子部品203が搭載されている。また、電子部品203とボンディング用のランドとがボンディングワイヤ204により電気的に接続されている。
【0003】
また、基板201上の電子部品203とボンディングワイヤ204の配置領域を囲うようにして、例えばシリコーンゴムからなる囲み部材205が設けられている。囲み部材205によって囲まれた領域はゲル材料よりなる封止材206により充填され、この封止材206によって、電子部品203とボンディングワイヤ204が封止されている。
【0004】
囲み部材205の表面には、囲み部材205の内部と外部とを連通する穴207、208が設けられている。図示例では、矩形の大きい穴207が2つ設けられ、その間に円形の小さい穴208が設けられている。この矩形の大きい穴207は封止材206を注入するためのものであり、円形の小さい穴208は封止材206を注入する際の気体抜き用のものである。以下、この円形の小さい穴を気体抜け穴208という。なお、気体抜け穴208の直径は矩形の大きい穴207のどの辺よりも小さくなっている。
【0005】
【発明が解決しようとする課題】
この様な構成の半導体装置では、封止材206を注入する際に、電子部品203と基板201との接続部などにおいて気体が取り残される。そこで、この気体を除去するために、基板201全体を減圧環境下におくことにより気体を基板201の反対方向に移動させる。
【0006】
しかし、囲み部材205の表面は、封止材206を注入するための穴以外が広く覆われた形状になっており、気体抜け穴208が小さいため、気体抜け穴208から十分に気体が放出されない。そのため、気体抜け穴208の周辺に気体が溜まりやすくなってしまう。
【0007】
その結果、封止材206のうち囲み部材205の内表面付近に気泡209として気体が溜まってしまう。そして、この様な気泡209の存在する半導体装置を冷熱サイクルに曝したり、この半導体装置に振動を与えたりした場合、この気泡209が存在する部位においては、封止材206の変形が一様ではなくなる。
【0008】
上記ボンディングワイヤ204としてAl(アルミニウム)等からなる太いワイヤを用いた場合は、ボンディングワイヤ204の剛性が大きいためボンディングワイヤ204近傍に気泡209が存在しても、封止材206の変形によりボンディングワイヤ204が歪んだり断線したりすることは無い。
【0009】
しかし、近年、1つの電子部品当たりの基板との電気的な接続の数が増えてきており、従来のように太いボンディングワイヤ204では接続数を確保できないことから、細いボンディングワイヤ204で直径150〔μm〕未満のものを用いるようになってきている。この程度まで細くしたボンディングワイヤ204の近傍に気泡209が存在すると、一様でない封止材206の変形によりボンディングワイヤ204が歪んだり断線したりしてしまう。
【0010】
本発明は、上記問題点に鑑み、電子部品とボンディングワイヤとが封止材により封止された半導体装置において、封止材に形成される気泡を低減した半導体装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、矩形の基板(3)に対して電子部品(9)を搭載し、基板と電子部品とを、直径が150〔μm〕未満であるボンディングワイヤ(11)により電気的に接続し、基板における電子部品及びボンディングワイヤの配置領域を囲う囲み部材(12)を設け、基板のうち囲み部材で囲まれた領域内にゲル材料よりなる封止材(13)を充填し、この封止材によって電子部品及びボンディングワイヤを封止してなる半導体装置であって、囲み部材には、封止材を囲み部材内に注入するための第1の開口部(12b)と、封止材を囲み部材内に注入する際に囲み部材内の気体を放出するための第2の開口部(12c)とを設け、第1の開口部は、第2の開口部の両側に設けられ、これら第1、第2の開口部は、前記基板の長辺方向に並んでおり、第2の開口部は、両側の第1の開口部から囲み部材内にそれぞれ注入された封止材によって押し出された囲み部材内の気体を外部に排出するためのものであり、第2の開口部における基板の長辺方向に垂直な方向の長さが、第1の開口部における基板の長辺方向に垂直な方向の長さ以上であることを特徴としている。
【0012】
本発明によれば、第1の開口部が封止材の注入口となり、第2の開口部が気体抜け口として作用する。従来の気体抜け穴は、注入口の内側に収まる程度の大きさであったのに対し、本発明の気体抜け口は、基板の長辺方向に垂直な方向の長さを、注入口における同じ方向の長さ以上とすることにより、従来の気体抜け穴よりも大きくすることができる。
【0013】
そのため、封止材の内部の気体を封止材の外部に逃げやすくすることができる。その結果、封止材に形成される気泡を低減することができる。
【0015】
また、請求項1発明では、請求項に記載の発明のように、囲み部材として、シリコーンゴムからなるものを用いることができる。
【0016】
また、請求項1又は2の発明では、請求項に記載の発明のように、第1の開口部及び第2の開口部を、囲み部材のうち基板と略平行な位置関係になっている上面に設けることができる。
【0024】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0025】
【発明の実施の形態】
以下、図に示す実施形態について説明する。図1は本実施形態に係る半導体装置100の全体構成を示す斜視図である。なお、図1では、セラミック基板3を覆っているカバー17(後述の図3参照)を省略して示している。図1に示すように、プリント基板であるマザーボード1にはマイコン等の様々な電子部品2が搭載されている。
【0026】
また、マザーボード1には、基板としての矩形であるセラミック基板3が放熱部材(支持部材)としての放熱フィン4に搭載された状態で複数個配置されている。この放熱フィン4としては例えばAl(アルミニウム)からなるものを用いることができる。
【0027】
セラミック基板3とマザーボード1とは接続端子(クリップ端子)5を介して電気的に接続されている。この接続端子5は整列板6により位置決めされている。放熱フィン4におけるセラミック基板3が搭載された側とは反対側に、コネクタ7が配置されている。図示していないがコネクタ7のリード端子がマザーボード1に半田付されて電気的に接続されている。
【0028】
また、マザーボード1とマザーボード1上に搭載された各部材2〜7とがケース8により覆われている。ケース8には放熱フィン4の近傍において突出部8aが形成されており、放熱フィン4には、複数個のセラミック基板3が並んでいる方向の両端部においてケース8の突出部8aに対応する位置に突出部4aが形成されている。
【0029】
そして、このケース8の突出部8aと放熱フィン4の突出部4aとが当接して、セラミック基板3上に搭載された電子部品(図示せず)からの発熱を、放熱フィン4を介してケース8に伝え、放熱を行うようになっている。
【0030】
次に、この放熱フィン4及びセラミック基板3の近傍の構成について説明する。図示例では、1つの放熱フィン4に対して3個のセラミック基板3が接合されている。図2は、複数個のセラミック基板3のうちの1つセラミック基板3を図1中の矢印A方向から見た図であり、図3は、セラミック基板3の厚み方向の概略断面図である。なお、図3では、マザーボード1、コネクタ7及びケース8を省略している。
【0031】
図2、3に示すように、セラミック基板3にはベアチップやモールドICなどの半導体チップである複数個の電子部品9が搭載されている。これらのセラミック基板3は、例えばセラミック基板3毎に1つの電気的な機能を有するようになっている。
【0032】
セラミック基板3上には部品搭載用のランド(図示せず)とワイヤボンディング用のランド(図示せず)が形成されている。これらのランドとしては例えばAg(銀)厚膜を用いることができる。部品搭載用のランドに対しては導電性接着剤10を介して電子部品9が接合されている。この導電性接着剤10としては、例えばエポキシ樹脂にAgフィラーを添加したものを用いることができる。
【0033】
また、電子部品9上のランド(図示せず)とセラミック基板3上のワイヤボンディング用のランドとが、ボンディングワイヤ11により電気的に接続されている。このボンディングワイヤ11としては細いワイヤを用いており、例えば直径が150〔μm〕未満のワイヤを用いている。本例では、ボンディングワイヤ11としてAu(金)を用いている。
【0034】
各々のセラミック基板3において、搭載された電子部品9とボンディングワイヤ11の配置領域を囲う囲み部材12が設けられている。この囲み部材12はセラミック基板3における外周の一回り内側において、シリコーン系の接着剤14によってセラミック基板3に接着されている。
【0035】
また、セラミック基板3のうち囲み部材12で囲まれた領域は封止材としてのシリコーンゲル13で充填され、電子部品9とボンディングワイヤ11とがシリコーンゲル13によって覆われて封止されている。この囲み部材12はシリコーンゲル13の形状を維持するためのものであり、本実施形態ではシリコーンゴムからなるものを用いている。
【0036】
また、図2に示すように、囲み部材12のうち矩形であるセラミック基板3と略平行な位置関係になっている上面には、囲み部材12の内外を連通する第1及び第2の開口部12b、12cがある。これらの第1及び第2の開口部12b、12cは、シリコーンゲル13を注入するためのものであり、本例ではセラミック基板3の長辺方向に並んで3つある。
【0037】
この3つの第1及び第2の開口部12b、12cのうち両端に位置する第1の開口部はシリコーンゲル13の注入口12bであり、中央に位置する第2の開口部はシリコーンゲル13を注入する際に、囲み部材12内の気体を囲み部材12の外部に放出するための気体抜け口12cである。
【0038】
この気体抜け口12cにおけるセラミック基板3の短辺方向の長さは、注入口12bにおけるセラミック基板3の短辺方向の長さ以上となっている。ここで、セラミック基板3の短辺方向は、囲み部材12内にシリコーンゲル13を注入する際のセラミック基板3上のシリコーンゲル13の移動方向に垂直な方向に相当する。
【0039】
本例では、気体抜け口12cにおけるセラミック基板3の短辺方向の長さは、注入口12bにおけるセラミック基板3の短辺方向の長さと同じになっているが、気体抜け口12cにおけるセラミック基板3の短辺方向の長さが、注入口12bにおけるセラミック基板3の短辺方向の長さよりも大きくても良い。
【0040】
また、気体抜け口12cにおけるセラミック基板3の長辺方向の長さは、囲み部材12とシリコーンゲル13との界面に存在する気泡が通り抜けることができる程度の寸法であることが必要であり、例えば、2〔mm〕以上の長さにすると望ましい。また、気体抜け口12cの面積は注入口12bの面積の1/4以上であると好適に気泡を低減することができる。
【0041】
また、図2に示すように、注入口12bと気体抜け口12cとの間には、セラミック基板3の短辺方向に注入口12bと気体抜け口12cとを仕切る仕切部12aが形成されている。この様な半導体装置100の組付け工程においては、例えば搬送部材としての吸着ノズルにより囲み部材12を吸着して取り付けて搬送するが、本例では、この仕切部12aに対して吸着ノズルを取り付ける。
【0042】
従って、仕切部12aは、実質的に吸着ノズルが取り付け可能なだけの幅(セラミック基板3の長辺方向における長さ)をもって構成されており、本例では、セラミック基板3の長辺方向における幅が4〔mm〕になっている。また、囲み部材12がシリコーンゴムからなり軟らかいため、この仕切部12aは囲み部材12の形状を維持する働きもしている。
【0043】
このように、気体抜け口12cにおけるセラミック基板3の短辺方向の長さを、注入口12bにおけるセラミック基板3の短辺方向の長さ以上とすることにより、従来の注入口の内側に収まる程度の大きさの気体抜け穴よりも大きい気体抜け口12cを設けることができる。そのため、シリコーンゲル13の内部の気体をシリコーンゲル13の外部に逃げやすくすることができる。その結果、シリコーンゲル13に形成される気泡を低減することができる。
【0044】
また、従来、シリコーンゲル13と囲み部材12の上面との境界部に気泡が形成されていた。本例では、囲み部材12の仕切部12aを実質的に搬送部材が取り付け可能なだけの幅として、囲み部材12の上面における仕切部12aの占める面積を極力小さくすることができる。
【0045】
つまり、囲み部材12が形状を維持し、半導体装置100の組付け工程で不具合が無い程度に囲み部材12の上面を開口して、注入口12bと気体抜け口12cの面積を大きくすることができる。その結果、シリコーンゲル13に形成される気泡を低減することができる。
【0046】
なお、図示例の囲み部材12は、外形がセラミック基板3の長辺方向における長さが約36〔mm〕で、セラミック基板3の短辺方向における長さが約11〔mm〕となっている。また、注入口12bは、セラミック基板3の長辺方向における長さが約9.5〔mm〕で、セラミック基板3の短辺方向における長さが約9〔mm〕となっている。また、気体抜け口12cは、セラミック基板3の長辺方向における長さが約7〔mm〕で、セラミック基板3の短辺方向における長さが約9〔mm〕となっている。
【0047】
図4は、図2中の矢印B方向から見た概略断面図であって、(a)は全体構成であり、(b)は(a)におけるCの部位の囲み部材12を拡大した図である。図4(a)に示すように、囲み部材12のうちセラミック基板3と略垂直な位置関係になっている部位である側面と、囲み部材12の上面との境界部において、囲み部材12の内表面にテーパ部12dが設けられている。本実施形態では、テーパ部12dのセラミック基板3に対する角度θが45〔度〕となっている。また、このテーパ部12dにおいて、囲み部材12の他の部位よりも囲み部材12の厚みが厚くなっている。
【0048】
このように、囲み部材12の上面と側面の境界部にテーパ部12dを設けることにより、境界部付近に存在する気体をテーパ部12dに沿ってセラミック基板3の反対側に移動させ、シリコーンゲル13からこの気体を除去することができる。また、テーパ部12dにおいてシリコーンゲル13の厚みが厚くなっているため、このテーパ部12dにより囲み部材12を補強することができる。
【0049】
また、本発明者らが、このテーパ部12dの角度θについて、電子部品9の搭載面積の大きさ、気体の移動しやすさ、囲み部材12自身の形成しやすさ等の点から検討した結果、45〔度〕が最適であることを見出した。
【0050】
また、セラミック基板3上における囲み部材12の占有面積を小さくするために、図4(b)に示すように、側面の厚みLを0.3〜0.5〔mm〕としている。また、セラミック基板3に接合する側面の先端部の厚みMは、シリコーン系の接着剤14の広がりを抑えるため、0.15〜0.3〔mm〕にしている。
【0051】
なお、囲み部材12においてセラミック基板3と略平行な位置関係になっている部位とは、厳密な意味で平行となっている部位を示すものではなく、囲み部材12のうち電子部品9に対してセラミック基板3と反対側に位置している部位を示す。また、囲み部材12においてセラミック基板3と略垂直な位置関係になっている部位とは、厳密な意味で垂直となっている部位を示すものではなく、囲み部材12のうち上面以外の部位を示す。
【0052】
ここで用いられるシリコーンゲル13としては、硬すぎるものや軟らかすぎるものは望ましくない。シリコーンゲル13が硬すぎる場合、半導体装置100の冷熱サイクルによりシリコーンゲル13が歪んだ際に、シリコーンゲル13がボンディングワイヤ11の周囲を流れるように変形することができないため、ボンディングワイヤ11も歪んでしまう。
【0053】
また、電子部品9にも応力が加わり電子部品9の接続信頼性も低下してしまう。一方、シリコーンゲル13が軟らかすぎる場合、半導体装置100が振動してシリコーンゲル13に振動が加わった際にシリコーンゲル13の振幅が大きくなり、この振動によりボンディングワイヤ11が断線してしまう。
【0054】
そこで、本発明者らはシリコーンゲル13の硬さを様々に変化させて、ボンディングワイヤ11の耐振性と冷熱サイクル時の寿命とを調査した。その結果、シリコーンゲル13を、シリコーンゲル13の硬さを示す指標である針入度が40〜170〔mm/10〕(JIS K 2220参照)であるものとすれば好適であることを見出した。
【0055】
セラミック基板3における囲み部材12の外側にはランド22が形成され、ランド22上に接続端子5の一端が配置されている。この接続端子5は半田15によりランド22に電気的に接続されている。このようにして構成された各々のセラミック基板3が、シリコーン系の接着剤16により放熱フィン4に接合されている。
【0056】
また、複数個のセラミック基板3と各セラミック基板3に搭載された電子部品9とが一括してカバー17により覆われている。このカバー17はPBT等の硬い部材からなり、電子部品9を保護するためのものである。このカバー17は放熱フィン4のうちセラミック基板3が搭載された面の外縁部において、シリコーン系の接着剤18により放熱フィン4に固定されており、接続端子5とセラミック基板3との接続部付近まで覆っている。
【0057】
このようにして、放熱フィン4に搭載されたセラミック基板3は、図1に示すように、マザーボード1とセラミック基板3とが略垂直の位置関係になるようにマザーボード1に対して搭載されている。この際、複数個の接続端子5は整列板6に固定された状態で、マザーボード1に対して半田付されて電気的に接続されている。具体的には、整列板6に形成された複数個の穴に接続端子5を通すことにより接続端子5の位置を固定し、マザーボード1に対して搭載している。
【0058】
この整列板6としては、マザーボード1と熱膨張率が近似した部材を用いることが望ましい。これは、冷熱サイクルによって各部材が変形した場合に、整列板6にクラックが生じること無く接続端子5の接続を維持するためである。本実施形態ではマザーボード1として熱膨張率が約15.5(ppm)であるガラスエポキシ基板を用いているため、整列板6の熱膨張率としては13〜18(ppm)であるものを用いると好適である。このようにして、本実施形態の半導体装置100が構成されている。
【0059】
上記構成の半導体装置100では、電子部品9とボンディングワイヤ11をシリコーンゲル13により封止しているため、上述のように、シリコーンゲル13の振動によりボンディングワイヤ11が断線する可能性がある。従って、シリコーンゲル13の振幅を小さくするために、シリコーンゲル13の高さを低くする必要がある。
【0060】
仮に、シリコーンゲル13と囲み部材12との界面に気泡が存在すると、シリコーンゲル13の高さが低い場合、その気泡はボンディングワイヤ11の近くに位置してしまうため、ボンディングワイヤ11に歪みが生じたり断線したりする可能性がある。しかし、本実施形態のような構成にすると気泡を低減することができるため、シリコーンゲル13の高さを低くすることができる。
【0061】
次に、上記構成の半導体装置100のうち、電子部品9をセラミック基板3に搭載し、セラミック基板3を放熱フィン4に搭載する方法について図に示す工程順に説明する。
【0062】
まず、図5(a)に示すように、セラミック基板3を用意し、一般的な厚膜スクリーン印刷手法により回路(図示せず)を形成し、部品搭載用のランドとワイヤボンディング用のランドを形成する。次に、図5(b)に示すように、例えば70〔μm〕のメタルマスクを用いて、スクリーン印刷法により、部品搭載用のランド上に導電性接着剤10を塗布する。
【0063】
そして、図5(c)に示すように、各電子部品9を搭載して、例えば150〔℃〕の温度で導電性接着剤10を硬化させる。その後、接続端子5(図5では図示せず)をセラミック基板3に配置してディスペンサを用いて接続端子5の接続部に半田ペーストを供給し、例えば230〔℃〕のIRリフロー炉を用いて半田付する。
【0064】
次に、図5(d)に示すように、セラミック基板3全体を洗浄液19に浸けて半田ペーストに含まれていたフラックスを清浄する。そして、図5(e)に示すように、電子部品9上のランドとセラミック基板3上のワイヤボンディング用のランドとをボンディングワイヤ11により接続する。
【0065】
次に、図6(a)に示すように、ディスペンサによりシリコーン系の接着剤14をセラミック基板3上に塗布する。その後、図6(b)に示すように、囲み部材12を接着剤14上に搭載し、例えば150〔℃〕に加熱して接着剤14を硬化させ、囲み部材12をセラミック基板3に固定する。
【0066】
続いて、図6(c)に示すように、ディスペンサ20によって囲み部材12の注入口12b、つまり、囲み部材12の上面に設けられた3つの開口部12b、12cのうちの両側の開口部12bからシリコーンゲル13を同時に注入して、図6(d)に示す状態にする。
【0067】
この時、囲み部材12の気体抜け口12cから、注入されたシリコーンゲル13によって押し出されるように、囲み部材12の内側の気体が囲み部材12の外部に排出される。また、図示していないが、図6(d)に示す状態では、シリコーンゲル13中の電子部品9の周囲等に気体が存在している。
【0068】
そこで、図7(a)に示すように、セラミック基板3全体を脱泡槽23に入れて、減圧環境にすることによりシリコーンゲル13中の気泡21を取り除く。そして、シリコーンゲル13を硬化させるために、例えば145〔℃〕に加熱して、高温時に図7(b)に示す状態になる。そして、室温時に熱収縮して、図7(c)に示す状態になる。
【0069】
次に、図7(d)に示すように、セラミック基板3をシリコーン系の接着剤16によって放熱フィン4に接合する。最後に、図8に示すように、カバー17で複数個のセラミック基板3を覆い、セラミック基板3の放熱フィン4への搭載が完了する。なお、図5〜8の工程図は、1つのセラミック基板3における概略断面図にて示している。
【0070】
なお、本実施形態以外にも、回路基板上に電子部品を搭載し、回路基板と電子部品とを細いボンディングワイヤで電気的に接続し、電子部品とボンディングワイヤとをシリコーンゲル等の封止材により封止してなる半導体装置に対して、本発明を適用することができる。
【図面の簡単な説明】
【図1】本実施形態に係る半導体装置の全体構成を示す斜視図である。
【図2】本実施形態に係る1つのセラミック基板の概略図である。
【図3】本実施形態に係るセラミック基板の厚み方向の概略断面図である。
【図4】本実施形態に係るセラミック基板の厚み方向の他の概略断面図である。
【図5】電子部品をセラミック基板に搭載し、セラミック基板を放熱フィンに搭載する方法を断面にて示す工程図である。
【図6】図5に続く工程図である。
【図7】図6に続く工程図である。
【図8】図7に続く工程図である。
【図9】従来の半導体装置の概略図である。
【符号の説明】
3…セラミック基板、9…電子部品、11…ボンディングワイヤ、
12…囲み部材、12a…仕切部、12b…注入口、12c…気体抜け口、
12d…テーパ部、13…シリコーンゲル(封止材)。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which an electronic component is mounted on a substrate, the electronic component and the substrate are electrically connected by a bonding wire, and the electronic component and the bonding wire are covered and sealed.
[0002]
[Prior art]
A semiconductor device used in an in-vehicle ignition device or the like has conventionally been configured as shown in FIG. 9A is a top view of the semiconductor device, and FIG. 9B is a schematic cross-sectional view. A component mounting land (not shown) and a wire bonding land (not shown) are formed on a substrate 201 on which a circuit pattern or the like is formed. An electronic component 203 such as a semiconductor element is mounted on the component mounting land via a conductive adhesive 202 or the like. Further, the electronic component 203 and the bonding land are electrically connected by a bonding wire 204.
[0003]
Further, an enclosing member 205 made of, for example, silicone rubber is provided so as to enclose the arrangement area of the electronic component 203 and the bonding wire 204 on the substrate 201. A region surrounded by the enclosing member 205 is filled with a sealing material 206 made of a gel material, and the electronic component 203 and the bonding wire 204 are sealed by the sealing material 206.
[0004]
On the surface of the enclosing member 205, holes 207 and 208 that communicate the inside and the outside of the enclosing member 205 are provided. In the illustrated example, two large rectangular holes 207 are provided, and a small circular hole 208 is provided between them. The rectangular large hole 207 is for injecting the sealing material 206, and the circular small hole 208 is for venting when the sealing material 206 is injected. Hereinafter, this circular small hole is referred to as a gas vent hole 208. The diameter of the gas escape hole 208 is smaller than any side of the rectangular large hole 207.
[0005]
[Problems to be solved by the invention]
In the semiconductor device having such a configuration, when the sealing material 206 is injected, gas is left behind at a connection portion between the electronic component 203 and the substrate 201. Therefore, in order to remove the gas, the gas is moved in the opposite direction of the substrate 201 by placing the entire substrate 201 in a reduced pressure environment.
[0006]
However, the surface of the surrounding member 205 has a shape that is widely covered except for the hole for injecting the sealing material 206, and the gas escape hole 208 is small, so that the gas is not sufficiently released from the gas escape hole 208. As a result, gas tends to accumulate around the gas escape hole 208.
[0007]
As a result, gas accumulates as bubbles 209 near the inner surface of the enclosing member 205 in the sealing material 206. When a semiconductor device in which such bubbles 209 are present is exposed to a cooling cycle or vibration is applied to the semiconductor device, the deformation of the sealing material 206 is not uniform in the portion where the bubbles 209 are present. Disappear.
[0008]
When a thick wire made of Al (aluminum) or the like is used as the bonding wire 204, the bonding wire 204 has high rigidity, so even if the bubbles 209 exist in the vicinity of the bonding wire 204, the bonding wire 206 is deformed by deformation of the sealing material 206. 204 is not distorted or disconnected.
[0009]
However, in recent years, the number of electrical connections to the substrate per electronic component has increased, and the number of connections cannot be secured with the thick bonding wires 204 as in the prior art. [mu] m] is being used. If the bubbles 209 are present in the vicinity of the bonding wire 204 that has been thinned to this extent, the bonding wire 204 is distorted or disconnected due to non-uniform deformation of the sealing material 206.
[0010]
In view of the above-described problems, an object of the present invention is to provide a semiconductor device in which bubbles formed in a sealing material are reduced in a semiconductor device in which an electronic component and a bonding wire are sealed with a sealing material. .
[0011]
[Means for Solving the Problems]
In order to achieve the above object, in the invention described in claim 1, the electronic component (9) is mounted on the rectangular substrate (3), and the diameter of the substrate and the electronic component is less than 150 [μm]. An enclosing member (12) that is electrically connected by the bonding wire (11) and encloses the electronic component and the bonding wire in the substrate is provided, and sealing is made of a gel material in the region of the substrate that is surrounded by the enclosing member. A semiconductor device in which an electronic component and a bonding wire are sealed by filling a material (13), and the enclosing member includes a first member for injecting the encapsulating material into the enclosing member. An opening (12b) and a second opening (12c) for releasing the gas in the enclosing member when the sealing material is injected into the enclosing member are provided, and the first opening is the second provided on both sides of the opening, these first, second The openings are aligned in the long side direction of the substrate, the second opening, the first opening portions on both sides of the enclosing member which is pushed by the sealing material injected respectively into the enclosing member For discharging gas to the outside, the length of the second opening in the direction perpendicular to the long side direction of the substrate is the length of the first opening in the direction perpendicular to the long side direction of the substrate. It is characterized by the above.
[0012]
According to the present invention, the first opening serves as an inlet for the sealing material, and the second opening serves as a gas outlet. Whereas the conventional gas vent hole was sized to fit inside the inlet, the gas vent of the present invention has a length in the direction perpendicular to the long side direction of the substrate in the same direction at the inlet. By setting it to more than this length, it can be made larger than the conventional gas escape hole.
[0013]
Therefore, the gas inside the sealing material can easily escape to the outside of the sealing material. As a result, bubbles formed in the sealing material can be reduced.
[0015]
Further, in the first aspect of the present invention, as in the second aspect of the present invention, as the enclosing member, one made of silicone rubber can be used.
[0016]
In the invention of claim 1 or 2, as in the invention of claim 3 , the first opening and the second opening are in a positional relationship substantially parallel to the substrate in the surrounding member. It can be provided on the top surface.
[0024]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments shown in the drawings will be described. FIG. 1 is a perspective view showing an overall configuration of a semiconductor device 100 according to the present embodiment. In FIG. 1, the cover 17 (see FIG. 3 described later) covering the ceramic substrate 3 is omitted. As shown in FIG. 1, various electronic components 2 such as a microcomputer are mounted on a mother board 1 that is a printed circuit board.
[0026]
Further, a plurality of rectangular ceramic substrates 3 serving as substrates are arranged on the mother board 1 in a state of being mounted on heat radiation fins 4 serving as heat radiation members (support members). As the heat radiating fins 4, for example, those made of Al (aluminum) can be used.
[0027]
The ceramic substrate 3 and the mother board 1 are electrically connected via a connection terminal (clip terminal) 5. The connection terminal 5 is positioned by the alignment plate 6. A connector 7 is disposed on the side of the radiating fin 4 opposite to the side on which the ceramic substrate 3 is mounted. Although not shown, the lead terminal of the connector 7 is soldered and electrically connected to the mother board 1.
[0028]
Further, the motherboard 1 and the members 2 to 7 mounted on the motherboard 1 are covered with a case 8. Protrusions 8 a are formed in the case 8 in the vicinity of the radiating fins 4, and the radiating fins 4 have positions corresponding to the projecting parts 8 a of the case 8 at both ends in the direction in which the plurality of ceramic substrates 3 are arranged. A protrusion 4a is formed on the surface.
[0029]
Then, the protruding portion 8a of the case 8 and the protruding portion 4a of the radiating fin 4 come into contact with each other to generate heat from an electronic component (not shown) mounted on the ceramic substrate 3 via the radiating fin 4. 8 to dissipate heat.
[0030]
Next, the configuration in the vicinity of the radiating fins 4 and the ceramic substrate 3 will be described. In the illustrated example, three ceramic substrates 3 are bonded to one radiating fin 4. 2 is a view of one of the plurality of ceramic substrates 3 as viewed from the direction of arrow A in FIG. 1, and FIG. 3 is a schematic cross-sectional view of the ceramic substrate 3 in the thickness direction. In FIG. 3, the mother board 1, the connector 7, and the case 8 are omitted.
[0031]
As shown in FIGS. 2 and 3, a plurality of electronic components 9 that are semiconductor chips such as bare chips and mold ICs are mounted on the ceramic substrate 3. These ceramic substrates 3 have, for example, one electrical function for each ceramic substrate 3.
[0032]
On the ceramic substrate 3, a land for component mounting (not shown) and a land for wire bonding (not shown) are formed. As these lands, for example, an Ag (silver) thick film can be used. An electronic component 9 is bonded to the component mounting land via a conductive adhesive 10. As this conductive adhesive 10, for example, an epoxy resin added with an Ag filler can be used.
[0033]
A land (not shown) on the electronic component 9 and a wire bonding land on the ceramic substrate 3 are electrically connected by a bonding wire 11. As the bonding wire 11, a thin wire is used, for example, a wire having a diameter of less than 150 [μm]. In this example, Au (gold) is used as the bonding wire 11.
[0034]
Each ceramic substrate 3 is provided with a surrounding member 12 that surrounds a region where the mounted electronic component 9 and the bonding wire 11 are arranged. The enclosing member 12 is bonded to the ceramic substrate 3 with a silicone-based adhesive 14 on the inner side of the outer periphery of the ceramic substrate 3.
[0035]
The region surrounded by the surrounding member 12 in the ceramic substrate 3 is filled with a silicone gel 13 as a sealing material, and the electronic component 9 and the bonding wire 11 are covered and sealed with the silicone gel 13. The surrounding member 12 is for maintaining the shape of the silicone gel 13, and in the present embodiment, one made of silicone rubber is used.
[0036]
Further, as shown in FIG. 2, first and second openings communicating with the inside and outside of the surrounding member 12 are formed on the upper surface of the surrounding member 12 which is in a substantially parallel positional relationship with the rectangular ceramic substrate 3. 12b and 12c. These first and second openings 12b and 12c are for injecting the silicone gel 13, and in this example, there are three in line in the long side direction of the ceramic substrate 3.
[0037]
Of the three first and second openings 12b and 12c, the first opening located at both ends is the injection port 12b of the silicone gel 13, and the second opening located in the center is the silicone gel 13. It is a gas outlet 12 c for discharging the gas in the surrounding member 12 to the outside of the surrounding member 12 when injecting.
[0038]
The length in the short side direction of the ceramic substrate 3 at the gas outlet 12c is equal to or longer than the length in the short side direction of the ceramic substrate 3 at the injection port 12b. Here, the short side direction of the ceramic substrate 3 corresponds to a direction perpendicular to the moving direction of the silicone gel 13 on the ceramic substrate 3 when the silicone gel 13 is injected into the surrounding member 12.
[0039]
In this example, the length of the ceramic substrate 3 at the gas outlet 12c in the short side direction is the same as the length of the ceramic substrate 3 at the inlet 12b in the short side direction, but the ceramic substrate 3 at the gas outlet 12c. The length in the short side direction may be larger than the length in the short side direction of the ceramic substrate 3 at the injection port 12b.
[0040]
Further, the length in the long side direction of the ceramic substrate 3 at the gas outlet 12c needs to be a dimension that allows air bubbles present at the interface between the surrounding member 12 and the silicone gel 13 to pass through. It is desirable that the length is 2 [mm] or more. Moreover, it is possible to suitably reduce bubbles when the area of the gas outlet 12c is ¼ or more of the area of the inlet 12b.
[0041]
Further, as shown in FIG. 2, a partition 12a that partitions the injection port 12b and the gas outlet 12c in the short side direction of the ceramic substrate 3 is formed between the injection port 12b and the gas outlet 12c. . In such an assembly process of the semiconductor device 100, for example, the enclosing member 12 is adsorbed and attached by an adsorbing nozzle as a conveying member, and in this example, the adsorbing nozzle is attached to the partition portion 12a.
[0042]
Accordingly, the partitioning portion 12a is configured to have a width (a length in the long side direction of the ceramic substrate 3) that can substantially attach the suction nozzle. In this example, the width in the long side direction of the ceramic substrate 3 is configured. Is 4 [mm]. Further, since the surrounding member 12 is made of silicone rubber and is soft, the partition portion 12a also functions to maintain the shape of the surrounding member 12.
[0043]
Thus, the length in the short side direction of the ceramic substrate 3 in the gas outlet 12c is equal to or longer than the length in the short side direction of the ceramic substrate 3 in the injection port 12b, so that it can be accommodated inside the conventional injection port. It is possible to provide a gas vent 12c larger than the gas vent with a size of. Therefore, the gas inside the silicone gel 13 can easily escape to the outside of the silicone gel 13. As a result, bubbles formed in the silicone gel 13 can be reduced.
[0044]
Conventionally, bubbles are formed at the boundary between the silicone gel 13 and the upper surface of the surrounding member 12. In this example, the area occupied by the partitioning portion 12a on the upper surface of the surrounding member 12 can be made as small as possible by making the partitioning portion 12a of the surrounding member 12 substantially wide enough to attach the conveying member.
[0045]
That is, the area of the inlet 12b and the gas outlet 12c can be increased by opening the upper surface of the enclosure member 12 to the extent that the enclosure member 12 maintains its shape and there is no problem in the assembly process of the semiconductor device 100. . As a result, bubbles formed in the silicone gel 13 can be reduced.
[0046]
The enclosure member 12 in the illustrated example has an outer shape with a length of about 36 [mm] in the long side direction of the ceramic substrate 3 and a length in the short side direction of the ceramic substrate 3 of about 11 [mm]. . The injection port 12b has a length of about 9.5 [mm] in the long side direction of the ceramic substrate 3 and a length of about 9 [mm] in the short side direction of the ceramic substrate 3. Further, the gas vent 12c has a length in the long side direction of the ceramic substrate 3 of about 7 [mm], and a length in the short side direction of the ceramic substrate 3 of about 9 [mm].
[0047]
4 is a schematic cross-sectional view as viewed from the direction of arrow B in FIG. 2, where (a) is the overall configuration, and (b) is an enlarged view of the enclosing member 12 at the portion C in (a). is there. As shown in FIG. 4A, the inner side of the surrounding member 12 at the boundary between the side surface of the surrounding member 12, which is a portion that is substantially perpendicular to the ceramic substrate 3, and the upper surface of the surrounding member 12 A taper portion 12d is provided on the surface. In the present embodiment, the angle θ of the tapered portion 12d with respect to the ceramic substrate 3 is 45 degrees. In addition, in the tapered portion 12d, the surrounding member 12 is thicker than other portions of the surrounding member 12.
[0048]
Thus, by providing the tapered portion 12d at the boundary between the upper surface and the side surface of the surrounding member 12, the gas existing in the vicinity of the boundary is moved to the opposite side of the ceramic substrate 3 along the tapered portion 12d. This gas can be removed from. Further, since the thickness of the silicone gel 13 is increased in the tapered portion 12d, the surrounding member 12 can be reinforced by the tapered portion 12d.
[0049]
Further, the present inventors have examined the angle θ of the tapered portion 12d from the viewpoints of the size of the mounting area of the electronic component 9, the ease of gas movement, the ease of forming the surrounding member 12 itself, and the like. , 45 degrees was found to be optimal.
[0050]
Moreover, in order to reduce the occupation area of the surrounding member 12 on the ceramic substrate 3, as shown in FIG.4 (b), the thickness L of the side surface is 0.3-0.5 [mm]. In addition, the thickness M of the tip of the side surface joined to the ceramic substrate 3 is set to 0.15 to 0.3 [mm] in order to suppress the spread of the silicone-based adhesive 14.
[0051]
Note that the portion of the surrounding member 12 that is in a substantially parallel positional relationship with the ceramic substrate 3 does not indicate a portion that is parallel in a strict sense, but the electronic component 9 of the surrounding member 12. The site | part located on the opposite side to the ceramic substrate 3 is shown. Further, the portion of the surrounding member 12 that is in a substantially vertical positional relationship with the ceramic substrate 3 does not indicate a portion that is vertical in a strict sense, but indicates a portion other than the upper surface of the surrounding member 12. .
[0052]
As the silicone gel 13 used here, one that is too hard or too soft is not desirable. When the silicone gel 13 is too hard, when the silicone gel 13 is distorted by the cooling / heating cycle of the semiconductor device 100, the silicone gel 13 cannot be deformed so as to flow around the bonding wire 11, so that the bonding wire 11 is also distorted. End up.
[0053]
Further, stress is applied to the electronic component 9 and the connection reliability of the electronic component 9 is also lowered. On the other hand, when the silicone gel 13 is too soft, when the semiconductor device 100 vibrates and vibration is applied to the silicone gel 13, the amplitude of the silicone gel 13 increases, and the bonding wire 11 is disconnected by this vibration.
[0054]
Therefore, the present inventors investigated the vibration resistance of the bonding wire 11 and the lifetime during the cooling and heating cycle by changing the hardness of the silicone gel 13 in various ways. As a result, it has been found that it is preferable that the silicone gel 13 has a penetration of 40 to 170 [mm / 10] (see JIS K 2220), which is an index indicating the hardness of the silicone gel 13. .
[0055]
A land 22 is formed outside the enclosing member 12 in the ceramic substrate 3, and one end of the connection terminal 5 is arranged on the land 22. The connection terminal 5 is electrically connected to the land 22 by solder 15. Each ceramic substrate 3 configured as described above is bonded to the radiation fins 4 with a silicone-based adhesive 16.
[0056]
The plurality of ceramic substrates 3 and the electronic components 9 mounted on each ceramic substrate 3 are collectively covered with a cover 17. The cover 17 is made of a hard member such as PBT and protects the electronic component 9. The cover 17 is fixed to the heat radiating fin 4 with a silicone-based adhesive 18 at the outer edge of the surface of the heat radiating fin 4 on which the ceramic substrate 3 is mounted. Covered.
[0057]
In this way, the ceramic substrate 3 mounted on the radiation fins 4 is mounted on the motherboard 1 so that the motherboard 1 and the ceramic substrate 3 are in a substantially vertical positional relationship as shown in FIG. . At this time, the plurality of connection terminals 5 are soldered and electrically connected to the mother board 1 while being fixed to the alignment plate 6. Specifically, the position of the connection terminal 5 is fixed by passing the connection terminal 5 through a plurality of holes formed in the alignment plate 6 and mounted on the mother board 1.
[0058]
As this alignment plate 6, it is desirable to use a member having a thermal expansion coefficient close to that of the mother board 1. This is to maintain the connection of the connection terminals 5 without cracks in the alignment plate 6 when each member is deformed by the cooling / heating cycle. In this embodiment, since a glass epoxy substrate having a thermal expansion coefficient of about 15.5 (ppm) is used as the mother board 1, if the thermal expansion coefficient of the alignment plate 6 is 13 to 18 (ppm), Is preferred. In this way, the semiconductor device 100 of this embodiment is configured.
[0059]
In the semiconductor device 100 having the above configuration, since the electronic component 9 and the bonding wire 11 are sealed with the silicone gel 13, the bonding wire 11 may be disconnected due to the vibration of the silicone gel 13 as described above. Therefore, it is necessary to reduce the height of the silicone gel 13 in order to reduce the amplitude of the silicone gel 13.
[0060]
If bubbles exist at the interface between the silicone gel 13 and the surrounding member 12 and the height of the silicone gel 13 is low, the bubbles are positioned near the bonding wire 11, and thus the bonding wire 11 is distorted. Or there is a possibility of disconnection. However, since the bubbles can be reduced when the configuration of the present embodiment is adopted, the height of the silicone gel 13 can be reduced.
[0061]
Next, a method of mounting the electronic component 9 on the ceramic substrate 3 and mounting the ceramic substrate 3 on the radiation fin 4 in the semiconductor device 100 having the above configuration will be described in the order of steps shown in the drawing.
[0062]
First, as shown in FIG. 5A, a ceramic substrate 3 is prepared, a circuit (not shown) is formed by a general thick film screen printing technique, and a land for component mounting and a land for wire bonding are formed. Form. Next, as shown in FIG. 5B, the conductive adhesive 10 is applied onto the component mounting lands by a screen printing method using, for example, a 70 [μm] metal mask.
[0063]
And as shown in FIG.5 (c), each electronic component 9 is mounted and the conductive adhesive 10 is hardened at the temperature of 150 [degreeC], for example. Thereafter, the connection terminals 5 (not shown in FIG. 5) are arranged on the ceramic substrate 3 and a solder paste is supplied to the connection portions of the connection terminals 5 using a dispenser, for example, using an IR reflow furnace at 230 ° C. Solder.
[0064]
Next, as shown in FIG. 5D, the entire ceramic substrate 3 is immersed in the cleaning liquid 19 to clean the flux contained in the solder paste. Then, as shown in FIG. 5E, the lands on the electronic component 9 and the lands for wire bonding on the ceramic substrate 3 are connected by bonding wires 11.
[0065]
Next, as shown in FIG. 6A, a silicone adhesive 14 is applied onto the ceramic substrate 3 by a dispenser. After that, as shown in FIG. 6B, the surrounding member 12 is mounted on the adhesive 14 and heated to, for example, 150 [° C.] to cure the adhesive 14, thereby fixing the surrounding member 12 to the ceramic substrate 3. .
[0066]
Subsequently, as illustrated in FIG. 6C, the inlet 12 b of the surrounding member 12 by the dispenser 20, that is, the openings 12 b on both sides of the three openings 12 b and 12 c provided on the upper surface of the surrounding member 12. The silicone gel 13 is injected at the same time to obtain the state shown in FIG.
[0067]
At this time, the gas inside the surrounding member 12 is discharged to the outside of the surrounding member 12 so as to be pushed out from the gas outlet 12 c of the surrounding member 12 by the injected silicone gel 13. Further, although not shown, in the state shown in FIG. 6D, gas exists around the electronic component 9 in the silicone gel 13 or the like.
[0068]
Therefore, as shown in FIG. 7A, the entire ceramic substrate 3 is put in a defoaming tank 23, and the bubbles 21 in the silicone gel 13 are removed by creating a reduced pressure environment. And in order to harden the silicone gel 13, it heats to 145 [degreeC], for example, and will be in the state shown in FIG.7 (b) at high temperature. And it heat-shrinks at room temperature, and will be in the state shown in FIG.7 (c).
[0069]
Next, as shown in FIG. 7 (d), the ceramic substrate 3 is bonded to the radiation fins 4 with a silicone-based adhesive 16. Finally, as shown in FIG. 8, a plurality of ceramic substrates 3 are covered with a cover 17, and mounting of the ceramic substrates 3 on the heat radiation fins 4 is completed. 5 to 8 are schematic sectional views of one ceramic substrate 3.
[0070]
In addition to this embodiment, an electronic component is mounted on the circuit board, the circuit board and the electronic component are electrically connected with a thin bonding wire, and the electronic component and the bonding wire are sealed with a sealing material such as silicone gel. The present invention can be applied to a semiconductor device that is sealed by the above.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an overall configuration of a semiconductor device according to an embodiment.
FIG. 2 is a schematic view of one ceramic substrate according to the present embodiment.
FIG. 3 is a schematic cross-sectional view in the thickness direction of the ceramic substrate according to the present embodiment.
FIG. 4 is another schematic cross-sectional view in the thickness direction of the ceramic substrate according to the present embodiment.
FIG. 5 is a process diagram showing, in cross section, a method of mounting an electronic component on a ceramic substrate and mounting the ceramic substrate on a radiation fin.
FIG. 6 is a process drawing following FIG. 5;
FIG. 7 is a process drawing following FIG. 6;
FIG. 8 is a process drawing following FIG. 7;
FIG. 9 is a schematic view of a conventional semiconductor device.
[Explanation of symbols]
3 ... ceramic substrate, 9 ... electronic component, 11 ... bonding wire,
12 ... Surrounding member, 12a ... Partition, 12b ... Inlet, 12c ... Gas outlet,
12d ... taper part, 13 ... silicone gel (sealing material).

Claims (3)

矩形の基板(3)と、
前記基板に搭載された電子部品(9)と、
前記基板と前記電子部品とを電気的に接続し、直径が150〔μm〕未満であるボンディングワイヤ(11)と、
前記基板に設けられ前記基板における前記電子部品及び前記ボンディングワイヤの配置領域を囲う囲み部材(12)と、
前記基板のうち前記囲み部材で囲まれた領域内に充填され、前記電子部品及び前記ボンディングワイヤを封止するゲル材料よりなる封止材(13)とを備える半導体装置であって、
前記囲み部材には、前記封止材を前記囲み部材内に注入するための第1の開口部(12b)と、前記封止材を前記囲み部材内に注入する際に前記囲み部材内の気体を放出するための第2の開口部(12c)とが設けられており、
前記第1の開口部は、前記第2の開口部の両側に設けられ、これら第1、第2の開口部は、前記基板の長辺方向に並んでおり、前記第2の開口部は、前記両側の第1の開口部から前記囲み部材内にそれぞれ注入された前記封止材によって押し出された前記囲み部材内の気体を外部に排出するためのものであり、
前記第2の開口部における前記基板の長辺方向に垂直な方向の長さが、前記第1の開口部における前記基板の長辺方向に垂直な方向の長さ以上であることを特徴とする半導体装置。
A rectangular substrate (3);
An electronic component (9) mounted on the substrate;
A bonding wire (11) electrically connecting the substrate and the electronic component and having a diameter of less than 150 [μm];
A surrounding member (12) which is provided on the substrate and surrounds an arrangement region of the electronic component and the bonding wire on the substrate;
A semiconductor device comprising: a sealing material (13) made of a gel material that fills a region of the substrate surrounded by the surrounding member and seals the electronic component and the bonding wire;
The enclosing member includes a first opening (12b) for injecting the sealing material into the enclosing member, and a gas in the enclosing member when the sealing material is injected into the enclosing member. And a second opening (12c) for discharging
The first opening is provided on both sides of the second opening, and the first and second openings are aligned in the long side direction of the substrate, and the second opening is For discharging the gas in the surrounding member pushed out by the sealing material injected into the surrounding member from the first openings on both sides, to the outside,
The length of the second opening in the direction perpendicular to the long side direction of the substrate is not less than the length of the first opening in the direction perpendicular to the long side direction of the substrate. Semiconductor device.
前記囲み部材は、シリコーンゴムからなることを特徴とする請求項1記載の半導体装置。The semiconductor device according to claim 1 , wherein the surrounding member is made of silicone rubber. 前記第1の開口部及び前記第2の開口部は、前記囲み部材のうち、前記基板と略平行な位置関係になっている上面に設けられていることを特徴とする請求項1又は2に記載の半導体装置。The said 1st opening part and said 2nd opening part are provided in the upper surface which has a positional relationship substantially parallel to the said board | substrate among the said surrounding members, The Claim 1 or 2 characterized by the above-mentioned. The semiconductor device described.
JP2000243278A 2000-08-10 2000-08-10 Semiconductor device Expired - Fee Related JP3627633B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000243278A JP3627633B2 (en) 2000-08-10 2000-08-10 Semiconductor device
US09/918,803 US6731001B2 (en) 2000-08-10 2001-08-01 Semiconductor device including bonded wire based to electronic part and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000243278A JP3627633B2 (en) 2000-08-10 2000-08-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2002057250A JP2002057250A (en) 2002-02-22
JP3627633B2 true JP3627633B2 (en) 2005-03-09

Family

ID=18734154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000243278A Expired - Fee Related JP3627633B2 (en) 2000-08-10 2000-08-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3627633B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4151207B2 (en) * 2000-08-10 2008-09-17 株式会社デンソー Semiconductor device
JP2010010569A (en) * 2008-06-30 2010-01-14 Sanyo Electric Co Ltd Circuit device and method of manufacturing the same
WO2019077770A1 (en) * 2017-10-20 2019-04-25 シャープ株式会社 Electric discharge device
JP7247791B2 (en) * 2019-07-03 2023-03-29 住友電気工業株式会社 semiconductor equipment
CN116564857B (en) * 2023-05-25 2024-02-02 深圳市伟方成科技有限公司 LED lamp bead packaging structure

Also Published As

Publication number Publication date
JP2002057250A (en) 2002-02-22

Similar Documents

Publication Publication Date Title
JP2725637B2 (en) Electronic circuit device and method of manufacturing the same
JP3057477B2 (en) Electronic package and manufacturing method thereof
JP3462979B2 (en) Semiconductor device
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
JP3627633B2 (en) Semiconductor device
CN101809740B (en) Structure with electronic component mounted therein and method for manufacturing such structure
JP2000138317A (en) Semiconductor device and its manufacture
JP3353501B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3353526B2 (en) Semiconductor package and manufacturing method thereof
JP3674476B2 (en) Semiconductor device
JP4151207B2 (en) Semiconductor device
JPH11345900A (en) Semiconductor device
JP4633895B2 (en) Manufacturing method of semiconductor device
JP4036017B2 (en) Electronic component mounting structure
JPH06163746A (en) Hybrid integrated circuit device
JP2002100710A (en) Semiconductor device and method for manufacturing the same
JP2798861B2 (en) Hybrid integrated circuit device
JPH10189792A (en) Semiconductor package
JP2004047897A (en) Electronic part and manufacture thereof
JPH07235628A (en) Mounting method of electronic device and semiconductor integrated circuit device
JPH08107162A (en) Semiconductor device and manufacture thereof
JPH03254134A (en) Resin seal of electric components
JP2773707B2 (en) Manufacturing method of hybrid integrated circuit device
JP2010258295A (en) High-frequency module, method of manufacturing the same, and electronic apparatus
JPH11251481A (en) Ceramic package for semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees