JP3620755B2 - Inverter control device - Google Patents
Inverter control device Download PDFInfo
- Publication number
- JP3620755B2 JP3620755B2 JP09049896A JP9049896A JP3620755B2 JP 3620755 B2 JP3620755 B2 JP 3620755B2 JP 09049896 A JP09049896 A JP 09049896A JP 9049896 A JP9049896 A JP 9049896A JP 3620755 B2 JP3620755 B2 JP 3620755B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- waveform
- output
- bias
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、直流電源よりまたは交流電源より得られた直流電圧より三相交流電圧を負荷に供給するインバ−タに係わり、特にその制御部の変調方式が改善されたインバ−タ装置に関するものである。
【0002】
【従来の技術】
一般に、電動機駆動装置あるいは無停電電源装置(いわゆるUPS)等の電力変換装置は、交流電源電圧からコンバ−タにより直流電圧を得、再度、インバ−タにより所望の周波数の交流電圧に変換して、負荷に電力を供給している。
この際、出力される交流電圧は、極力歪の少ない波形が望ましい。
電動機駆動装置では、高調波は逆トルクを発生したり,トルクリップルの原因になるなど、好ましくない。
出力電圧波形が正弦波であることを望まれるUPSでは、インバ−タに高調波歪が含まれることは、フィルタ回路の責務を増大させることになって装置の小型化を阻害する。
また、UPSでは商用電源停電時の直流電源として蓄電池が使用されている。その蓄電池を有効に使用するためには、均等充電電圧、あるいは浮動充電電圧から終止電圧までの大きな直流電圧の変動に対しても安定した動作は勿論、良質な電力,歪の少ない電圧波形を出力する必要がある。
【0003】
図5はUPSに適用されたインバ−タ装置の従来例を示し、1は三相の交流電源、2はコンバ−タ部、3はインバ−タ部、4はフィルタ部、5は負荷、6は制御部である。
すなわち、コンバ−タ部2は交流電源1を得て交流−直流変換を行う電力用半導体素子からなるコンバ−タ回路21,コンバ−タ回路21に並列接続された蓄電池22および直流平滑コンデンサ23より成る。
インバ−タ部3は、ここで制御部6により制御される電力用半導体素子からなるインバ−タ回路31および電流検出器32より成る。
フィルタ部4は、出力トランス41,交流リアクトル42およびコンデンサ43からなり、負荷5に電力供給する。
制御部6は、電圧制御部61および電流制御部63からなる電圧電流制御部,波形発生部62,搬送波発生器64,PWM発生部65およびゲ−ト増幅部66から構成されている。この動作は、つぎの如くである。
【0004】
制御部6の電圧制御部61において、電圧検出回路 612はUPSの三相交流出力電圧の実効値あるいは平均値を検出する。
電圧制御部61では、加減算器63と演算増幅器64により、出力電圧設定器 611出力の電圧と電圧検出回路 612出力との差を演算増幅し、出力電流指令Io*を得て電流制御部63に出力する。
波形発生部62内の基準正弦波発生器 621は、三相交流を形成する三つの基準正弦波波形Su,Sv,Swを電流制御部63に出力する。
電流制御部63においては、掛け算器 631は、三つの基準正弦波波形Su,Sv,Swの各々と出力電流指令Io*との乗算を行い、振幅が出力電流指令であって三相交流を形成する各相正弦波波形のインバ−タ電流指令Iu*,Iv*,Iw*を発生する。
加減算器 632と演算増幅器 633は、インバ−タ電流指令Iu*,Iv*,Iw*と電流検出器32から得られた各相インバ−タ電流Iu,Iv,Iwとの誤差を演算増幅し、インバ−タ電圧指令Viu*,Viv*,Viw*を発生する。
またPWM発生部65は、その比較器部分にてインバ−タ電流指令Iu*,Iv*,Iw*と搬送波発生器64からの搬送波TWとを比較し、各相毎のPWM波形PWu,PWv,PWwを出力する。
このPWM波形がゲ−ト増幅部66を介してインバ−タ回路31の各電力用半導体素子に送られ、したがって、UPSは三相正弦波交流電圧を発生する。
【0005】
この種のインバ−タ装置において、インバ−タ出力電圧に含まれる高調波には、基準正弦波に基ずく基本波の他、搬送波とその搬送波および基本波に基ずく側帯波が含まれる。
その側帯波は搬送波の周波数に近く高周波であるため、これは比較的小さなフィルタ回路にて除去することができる。
一方、基本波は、インバ−タ電圧指令が正弦波波形であってその波高値が搬送波のピーク値以下の場合、すなわち変調率が1以下の場合には正弦波の大きさに比例して現れる。
しかし、正弦波の波高値が搬送波のピ−ク値を超えた状態、すなわち変調率が1を超えた状態においては、基本波は正弦波の大きさに対して線形には現れず、第3,5,7,9,11などの低次の高調波が現れる。
そして、これらの低次の高調波を除去するためのフィルタ回路は、大きなものとなる。
また、変調率が1を境にして基本波の現れ方が変化するということは、前述の正弦波に対する出力電圧のゲインが変化することを意味し、制御上も安定した制御を阻害する要因となる。
さらに、変調率が1の付近ではPWM変調したパルス幅が極めて短くなり、電力用半導体素子やゲート回路の応答がパルス幅に追従できなくなり、インバ−タ装置の出力波形が一定しない状態が生じ、歪の発生の原因となるとともに制御の不安定を誘起する。
【0006】
このように、変調率が1を超える制御は出力波形に低次の高調波歪が発生する点から、さらには、制御上からも問題が多い。
そして、変調率の上限を1以下に制限すると、直流電圧Vdcと出力される交流電圧の基本波電圧Vacとの関係は、つぎのように制限される。
Vac<{Vdc・(3/2)の(1/2)乗}/2=0.612Vdc ──(1)
したがって、直流電圧が定められると、低次の高調波歪のない正弦波電圧を出力できる範囲も、式(1)に制限される。
【0007】
【発明が解決しようとする課題】
かようにして従来技術においては、変調率が1を超えるような動作ではインバ−タ出力に低次の高調波が発生し、あるいは、変調率が1付近ではインバ−タ素子のオンオフ動作が不規則になり、安定した制御を阻害したり,歪を発生するものであった。
また変調率を1以下に制限すると、出力電圧の範囲が狭められる。
【0008】
しかして本発明の目的とするところは、より低い変調度にてより高い出力電圧が得られ、直流電圧に対してより広い範囲の交流電圧を波形歪や制御の不安定なく得られる格別なインバ−タ制御装置を提供する、ことにある。
【0009】
【課題を解決するための手段】
本発明は上述したような点に鑑みなされたものであって、つぎの如くに構成したものである。すなわち、
第一に、直流電圧を三相交流電圧に変換するインバ−タ部と、交流電圧および交流電流を制御するための演算を行う電圧電流制御部分および電圧電流制御部分出力に応じたPWM波形を発生するPWM発生部を少なくとも具備する制御部とを備え、PWM発生部出力を前記インバ−タ部に与えることにより交流電圧および交流電流の制御を行うインバ−タ制御装置において、三相交流電圧に同期した三相正弦波の頭部をリミットするとともに、リミット動作により減少した分を他の二相の正弦波に加減算した第1のバイアス波形を得るバイアス手段を設け、バイアス波形と電圧電流制御部分出力との和をPWM発生部に加えるようにしてなるるものである。
第二に、前記第1のバイアス波形に代え、三相交流電圧に同期した三相正弦波の頭部をリミットするとともに、リミット動作により減少した分を他の二相の正弦波に加減算した波形に対して交流電圧または直流電圧もしくは交流電圧および直流電圧の双方に応じた係数が乗算された第2のバイアス波形としてなるものである。
第三に、さらには三相正弦波の頭部のリミット値を1未満でかつ0.866 (正弦波の電気角60度の値)以上に設定してなるものである。
【0010】
かかる解決手段により、三相各相の基準バイアス波形の振幅を正弦波の0.866 倍(=sin 60°)に制限することによって、従来技術における制御部の電圧電流制御部分出力に現れていたインバータ電圧指令に比べて、バイアス波形の最大値は約13%小さく抑えられ、広い範囲の直流電圧,交流出力電圧に対して過変調にならなく制御できる。
よって、PWM波形のパルス幅は広くなり、電力用半導体素子やゲ−ト回路の動作も安定し、出力や制御も安定できる。
ここで、三相バイアス波形は頭部が平らな波形であるため、電源電圧の中性点からみた各相の電圧は、頂部が平らな波形となって正弦波とはならないが、三相の相互の差の波形は、従来の電圧電流制御部の出力と同等の正弦波となっているため、線間電圧としては正弦波となって波形の歪率を損なうこともない。
【0011】
【発明の実施の形態】
具体的には、制御部の波形発生部分に設けられたバイアス手段と、そのバイアス手段出力と制御部の電圧電流制御部分出力の和をとる加減算手段とを、具備して構成したものである。
そのバイアス手段は、三つの基準正弦波に対して正弦波の最大である相の波形をピーク値の0.866 倍(=sin 60°)に制限するとともに、最大である相の波形が0.866 倍を超えた分を他の二相の基準正弦波形から加減算した基準バイアス波形を得るものである。
これを、実施例図面を参照して、詳細説明する。
【0012】
図1は本発明によるUPSに適用した場合の一例を図5に類して示したものであって、6’は制御部である。
制御部6’は、電圧制御部61’,波形発生部62’,電流制御部63’,搬送波発生器64’,PWM発生部65’,ゲ−ト増幅部66’および加減算器67’よりなる。
すなわち、図5に示される制御部6に対して、制御部6’は波形発生部62’部分のバイアス回路62B’と加減算器67’とが加えられて成るものである。
さらには、バイアス回路62B’において、 622’は基準バイアス波形発生器、
623’はバイアス変調率算出器、 624’は掛け算器である。
【0013】
バイアス回路62B’においては、基準バイアス波形発生器 622’は、基準正弦波発生器 621’出力のの基準正弦波波形Su,Sv,Swの入力に後述の処理を加えて、基準バイアス波形Sbu,SbV,SbWを発生する。
これを、図2を用いて説明する。
図2は図1の基準正弦波発生器出力と基準バイアス波形発生器出力例を示し、Su,Sv,Swは基準正弦波発生器 621’出力の基準正弦波波形、Sbu,SbV,SbWは基準バイアス波形発生器 622’出力の基準バイアス波形、Teは期間である。
すなわち、図示の期間Teでは、基準正弦波波形Suは、他の基準正弦波波形Sv,Swと比べて最も大きい絶対値となっている。
ここで、基準正弦波波形Suが最も大きい絶対値を有する60度の期間Teは、基準バイアス波形Sbuは0.866 (=sin 60°)一定とする。
さらに、この期間Te中に基準バイアス波形Sbuが基準正弦波波形Suより低下した分だけ、基準バイアス波形SbV,SbWを基準正弦波波形Sv,Swより減少(絶対値としては増加)させる。
これは、他の60°の期間においても、その期間中に絶対値が最大の基準正弦波波形の相の基準バイアス波形を0.866 に固定するとともに、その相の基準バイアス波形と基準正弦波波形との差を他の二相の基準正弦波波形から加減算したものを、基準バイアス波形とする。
なお、このような基準バイアス波形は、電子回路によるリミッタ回路や加減算回路によっても実現できるが、マイコンを使用した制御回路ではメモリ−テ−ブルを設けることにより簡単に実現できる。
【0014】
バイアス回路62B’において、バイアス変調率算出器 623’は、直流電圧Vdcと出力電圧設定器 611’出力の出力電圧指令V*から、バイアス変調率Kbを算定する。具体的には、出力交流電圧の実効値Vrms (あるいは平均値)と直流電圧Vdcから、出力交流電圧と直流電圧が平衡するようなバイアス変調率Kbは、(Kb=Vrms /Vdc)に比例した値となる。
また掛け算器 624’は、基準バイアス波形Sbu,SbV,SbWとバイアス変調率Kbとの積をとり、バイアス波形Vbu*,Vbv*,Vbw*を出力する。
このバイアス波形Vbu*,Vbv*,Vbw*は、基準バイアス波形Sbu,SbV,SbWと同じ形状をし、かつ、波高値がバイアス変調率Kbの0.866 倍の波形である。
【0015】
さらに図1においては、加減算器67’は、バイアス回路62B’出力のバイアス波形Vbu*,Vbv*,Vbw*と電圧電流制御部の電流制御部63’出力のインバ−タ電圧指令Viu*,Viv*,Viw*との二入力を加算し、その和をインバ−タ電圧指令Vu*,Vv*,Vw*としてPWM発生部65’に与える。
また、PWM発生部65’は加減算器67’出力と搬送波発生器64’出力との比較よってPWM波形を発生し、そのPWM波形によりゲ−ト増幅部66’を介してインバ−タ回路31を駆動する。
【0016】
かかる構成においては、バイアス波形Vbu*,Vbv*,Vbw*が直流電圧Vdcから出力電圧設定器 611’で指令される出力交流電圧を出力する変調率をもつため、電流制御部63’出力のインバ−タ電圧指令Viu*,Viv*,Viw*は、制御すべきインバータ出力電流によってフィルタ部4に発生する電圧降下分のみを制御すればよく、電圧電流制御部出力の振幅はバイアス波形に対しては極小さくなって、変調度はほぼバイアス波形で決まる。
また、基準バイアス波形およびバイアス波形は、波高値が従来の電圧電流制御部出力よりも13%低い状態でも、三相の基準バイアス波形およびバイアス波形の相互の差は 100%の波高値の正弦波となっているため、線間電圧には従来通りの電圧が出力される。
すなわち、従来よりも13%低い変調度にて従来通りの線間電圧を出力することができ、しかも、線間電圧波形は正弦波が保たれる。このことは、同じ直流電圧で従来よりも13%高い交流線間電圧を、歪なく出力できることを意味する。
【0017】
なお、かくの如き制御部は、電圧電流制御部によりインバータ出力電流や電圧を制御するル−プを構成している場合によるものであるが、電流制御ル−プを内部にもち交流電流を電流指令に一致させるように制御する構成の制御回路や、電圧制御ループを内部にもち交流電圧を電圧指令に一致させるように制御構成の制御回路に対して適用でき、さらには 電流指令・電圧指令の形状や発生手段にかかわらず適用できる。
つぎに、図3および図4の例を示す。
【0018】
さて、電源補償装置として、アクティブフィルタ(以下AFと称する)が慣用されている。
AFは、負荷に並列接続されて、基本的に負荷が発生する歪電流波形から歪電流成分を検出し、その歪電流成分を発生して負荷に供給することにより、電源には歪の無い正弦波電流のみが流れるようにするものである。
図3は本発明によるAFに適用した場合の一例を示し、7は交流電源、8は負荷、9はAF、10はAFの制御を行う制御部である。
【0019】
図3においては、交流電源7に歪電流を発生する負荷8が接続され、交流電源7の系統に、負荷8にAF9が並列接続されて成る。
AF9において、91はコンバ−タ回路、92はコンバ−タ回路91の直流側に設けられたコンデンサ、93はコンバ−タ回路91の入力側に設けられた交流リアクトル、94,95は負荷電流検出器,AF電流検出器である。
制御部10において、 101は電圧制御部、 102は波形発生部、 103は電流制御部、 104は搬送波発生器、 105はPWM発生部、 106はゲ−ト増幅部、 107は加減算器である。さらには、その波形発生部 102において、 102Bはバイアス回路である。
ここでは、図3における主回路接続構成は周知であるので、説明を省略する。
すなわち、制御部10においては、電圧電流制御部は電圧制御部 101および電流制御部 103からなり、波形発生部 102は基準正弦波発生器1021およびバイアス回路 102Bからなり、加減算器 107を具備して成るものである。
【0020】
電圧制御部 101では、加減算器1013および演算増幅器1014により、AF直流の出力電圧設定器1011の出力とAF直流電圧との差を演算増幅し、直流電流指令Id*を出力する。
波形発生部 102の基準正弦波発生器1021は、電源電圧に同期した三相交流を形成する三つの基準正弦波波形Sr,Ss,Stを出力する。
また、バイアス回路 102Bは、図1に示されるバイアス回路62B’と同様に、効用されるものである。
バイアス回路 102Bにおいて基準バイアス波形発生器1022では、三相交流を形成する基準正弦波波形から、最大値の現れている相の基準バイアス波形を基準正弦波のピーク値の0.866 倍に制限し、また、制限により低下した量を他の二相の基準正弦波に加減算した基準バイアス波形Sbr,Sbs,Sbtを得る。
バイアス変調率算出器1023では、電源電圧Vr,Vs,Vtと出力電圧設定器1011出力のVd*とから、電源電圧とAF直流電圧が平衡するようなバイアス変調率Kbcを算出する。
掛け算器1024は、基準バイアス波形Sbr,Sbs,Sbtとバイアス変調率Kbcとを乗算して、バイアス波形Vbr*,Vbs*,Vbt*を得る。
【0021】
電流制御部 103では、掛け算器1031にて、電圧制御部 101出力の直流電流指令Id*と、三つの基準正弦波波形Sr,Ss,Stとを乗算し、各相用の三つの電流指令Idr*,Ids*,Idt*を得る。この電流指令は、AF直流電圧を一定に制御するため必要な信号である。
高調波検出器1034は、負荷電流検出器94により検出された負荷8の電流から高調電流のみを検出して、高調波補正指令Ihr*,Ihs*,Iht*を発生する。
加減算器1035は、電流指令Idr*,Ids*,Idt*と高調波補正指令Ihr*,Ihs*,Iht*とを加算し、交流電流指令Icr*,Ics*,Ict*を発生する。加減算器1032および演算増幅器1033は、交流電流指令Icr*,Ics*,Ict*とAF電流検出器95の出力との誤差増幅を得て、電圧指令Vir*,Vis*,Vit*を出力する。
【0022】
そして、加減算器 107にて、電圧指令Vir*,Vis*,Vit*はバイアス波形Vbr*,Vbs*,Vbt*に重畳され、各相のコンバ−タ電圧指令Vr*,Vr*,Vr*としてPWM発生部 105に送られる。
これは、さらにPWM発生部 105にて搬送波発生器 104からの搬送波TWと比較される。
したがって、PWM発生部 105出力により、ゲ−ト増幅器 106を介してAFのコンバ−タ回路91を、駆動できる。
かようにAFの電源電流は、コンデンサ92の電圧を一定にするための電流に加えて、負荷8に流れる高調波電流を重畳させた電流に制御される。よって、負荷8への高調波補償電流の供給より、交流電源7には高調波が流れない。
【0023】
かようにして図3例においても、バイアス回路 102Bにより得られるバイアス波形の機能により、電圧電流制御部出力の電圧指令Vir*,Vis*,Vitは、負荷8の発生する歪電流による交流リアクトル93に生じる電圧降下分のみを制御できる極小さな信号となって、変調率はほぼバイアス波形Vbr*,Vbs*,Vbt*により決まる。
しかも、バイアス波形Vbr*,Vbs*,Vbt*は、前述の如くに正弦波信号に比べ13%低い変調率にて必要な線間電圧を発生し得る波形であるため、より大きな線間電源電圧に対しても歪を発生せずに制御することができる。
【0024】
図4は本発明によるUPSに適用した場合の他の例を図1に類して示したものであって、6”は制御部である。
制御部6”は、電圧制御部61”,波形発生部62”,搬送波発生器64”,PWM発生部65”,ゲ−ト増幅部66”および加減算器67”よりなる。
すなわち、制御部6”にあっては電圧電流制御部が電圧制御部61”のみで構成されており、電流制御部を有しない。
また、波形発生部62”部分のバイアス回路62B”と加減算器67”とが加えられて成るものである。
【0025】
電圧制御部61”は、出力電圧設定器 611”,掛け算器 631”,ノッチフィルタ 612”,加減算器 613”および演算増幅器 614”から構成される。
その掛け算器 631”は、出力電圧設定器 611”出力の出力電圧指令V*と波形発生部62”の基準正弦波発生器 621”から出力され三相交流を形成する三つの基準正弦波波形Su,Sv,Swとを乗算し、交流出力波形指令Su*,Sv*,Sw*を出力する。
加減算器 613”および演算増幅器 614”により、交流出力波形指令Su*,Sv*,Sw*とノッチフィルタ 612”を介して検出された出力電圧Vu,Vv,Vwとの誤差演算を行い、電圧偏差Vdu,Vdv,Vdwが得られる。
なお、ッチフィルタ 612”は、電圧制御系の共振を防ぐために設けられており、電圧制御系の共振周波数を減衰させる特性を有する。
【0026】
また、図1と同様に、波形発生部62”のバイアス回路62B”からのバイアス波形Vbu*,Vbv*,Vbw*と電圧制御部61”からの電圧偏差Vdu,Vdv,Vdwとの和を、加減算器67”にて得てPWM発生部65”に送られる。
かようにして、電圧制御部にて得た交流出力波形指令Su*,Sv*,Sw*と出力電圧との偏差を、バイアス波形Vbu*,Vbv*,Vbw*に重畳させてなるものである。
【0027】
かくの如くに、電圧電流制御部は、交流電圧を制御しさらに交流電流を制御するマイナ−ル−プをもつ場合、直流電圧を制御しさらに交流電流を制御するル−プをもつ場合、交流電圧を制御ループのみの例を示した。
しかして、本発明は上記の場合に限らず、交流電源と直流電源との間の電力変換において、電流制御ル−プや電圧制御ル−プを内部にもち、任意の形状の電流に制御する場合に適用できる。
すなわち、三相交流を形成する三つの基準正弦波波形信号に対して、最大値の現れている相の値を基準正弦波のピ−ク値の0.866 倍に制限し、その制限により低下した量を他の二相に加減算した基準バイアス波形を得て、この基準バイアス波形の振幅を、直流電圧または交流電圧もしくはその両方から、算出したバイアス変調率により変化させたバイアス指令に、電圧制御ル−プや電流制御ル−プの出力を重畳させた信号にて、PWM信号を得るようにするものである。
さらには、基準バイアス波形の波高値を0.866 倍(=sin 60°)の場合について説明したが、この波高値は適用に応じて、1未満の0.866 以上の任意の値に設定しても、効果が得られることは明らかである。
また、インバ−タの制御に限らず、AFの例からも明らかなように、コンバ−タの制御においても有効なことは勿論である。
【0028】
【発明の効果】
以上詳述したように本発明によれば、従来よりも低い変調率にて所望の制御し得るため、直流電圧や交流電圧のより広い変化に対しても歪のない制御が可能になり、また変調率が1より小さくなるため、過変調に基ずく歪をなくしかつ変調率1付近で発生するゲート信号や電力用半導体素子の不安定な動作に基ずく制御の不安定や波形歪をなくすることができる。
【図面の簡単な説明】
【図1】図1は本発明によるUPSに適用した場合の一例を示す回路図である。
【図2】図2は図1の基準正弦波発生器出力と基準バイアス波形発生器出力例を示す波形図である。
【図3】図3は本発明によるAFに適用した場合の一例を示す回路図である。
【図4】図4は本発明によるUPSに適用した場合の他の例を示す回路図である。
【図5】図5はUPSに適用した場合の従来例を示す回路図である。
【符号の説明】
1 交流電源
2 コンバ−タ部
21 コンバ−タ回路
22 蓄電池
23 直流平滑コンデンサ
3 インバ−タ部
31 インバ−タ回路
4 フィルタ部
41 出力トランス
42 交流リアクトル
43 コンデンサ
5 負荷
6’ 制御部
61’ 電圧制御部
611’ 出力電圧設定器
612’ 電圧検出回路
62’ 波形発生部
621’ 基準正弦波発生器
62B’ バイアス回路
622’ 基準バイアス波形発生器
623’ バイアス変調率算出器
63’ 電流制御部
64’ 搬送波発生器
65’ PWM発生部
66’ ゲ−ト増幅部
6” 制御部
61” 電圧制御部
62B” バイアス回路
612” ノッチフィルタ
7 交流電源
8 負荷
9 アクティブフィルタ(AF)
91 コンバ−タ回路
92 コンデンサ
93 交流リアクトル
10 制御部
101 電圧制御部
1011 出力電圧設定器
1012 電圧発生回路
102 波形発生部
102B バイアス回路
103 電流制御部
1034 高調波検出器
105 PWM発生部
V* 出力電圧指令
Io* 出力電流指令
Su 基準正弦波波形
Iu* インバ−タ電流指令
Iu インバ−タ電流
Viu* インバ−タ電圧指令
TW 搬送波
PWu PWM波形
Vdc 直流電圧
Sbu 基準バイアス波形
Kb バイアス変調率
Vbu* バイアス波形
Vu* インバ−タ電圧指令
Id* 直流電流指令
Vr 電源電圧
Sr 基準正弦波波形
Idr* 電流指令
Ihr* 高調波補正指令
Su* 交流出力波形指令
Vu 出力電圧
Icr* 交流電流指令
Vir* 電圧指令
Sbr 基準バイアス波形
Kbc バイアス変調率
Vbr* バイアス波形
Vr* コンバ−タ電圧指令
Vdu 電圧偏差[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inverter for supplying a three-phase AC voltage to a load from a DC power source or a DC voltage obtained from an AC power source, and more particularly to an inverter device having an improved modulation system of its control unit. is there.
[0002]
[Prior art]
Generally, a power converter such as an electric motor drive device or an uninterruptible power supply (so-called UPS) obtains a DC voltage from an AC power supply voltage by a converter, and converts it again to an AC voltage having a desired frequency by an inverter. Supplying power to the load.
At this time, the output AC voltage is preferably a waveform with as little distortion as possible.
In an electric motor drive device, harmonics are not preferable because they generate reverse torque or cause torque ripple.
In a UPS in which the output voltage waveform is desired to be a sine wave, the inclusion of harmonic distortion in the inverter increases the duty of the filter circuit and hinders downsizing of the apparatus.
In UPS, a storage battery is used as a DC power source in the event of a commercial power failure. In order to use the storage battery effectively, it is possible to output a high-quality power and a voltage waveform with little distortion, as well as stable operation even with large DC voltage fluctuations from the equal charge voltage or floating charge voltage to the end voltage. There is a need to.
[0003]
FIG. 5 shows a conventional example of an inverter device applied to UPS. 1 is a three-phase AC power source, 2 is a converter unit, 3 is an inverter unit, 4 is a filter unit, 5 is a load, 6 Is a control unit.
That is, the
The
The
The control unit 6 includes a voltage / current control unit including a
[0004]
In the
In the
The reference
In the
An adder / subtractor 632 and an
The
This PWM waveform is sent to each power semiconductor element of the
[0005]
In this type of inverter device, the harmonics included in the inverter output voltage include a carrier wave and a sideband wave based on the carrier wave and the fundamental wave in addition to the fundamental wave based on the reference sine wave.
Since the sideband is close to the frequency of the carrier wave, it can be removed with a relatively small filter circuit.
On the other hand, the fundamental wave appears in proportion to the magnitude of the sine wave when the inverter voltage command is a sine wave waveform and the peak value is less than or equal to the peak value of the carrier wave, that is, when the modulation factor is 1 or less. .
However, when the peak value of the sine wave exceeds the peak value of the carrier wave, that is, when the modulation rate exceeds 1, the fundamental wave does not appear linearly with respect to the magnitude of the sine wave. , 5, 7, 9, 11 and so on appear.
A filter circuit for removing these low-order harmonics becomes large.
In addition, the fact that the appearance of the fundamental wave changes with the modulation factor of 1 as a boundary means that the gain of the output voltage with respect to the sine wave changes, and this is a factor that hinders stable control in terms of control. Become.
Furthermore, when the modulation factor is near 1, the PWM modulated pulse width becomes very short, the response of the power semiconductor element and the gate circuit cannot follow the pulse width, and the output waveform of the inverter device is not constant, It causes distortion and causes instability of control.
[0006]
As described above, the control with a modulation rate exceeding 1 has many problems from the viewpoint of the occurrence of low-order harmonic distortion in the output waveform and further from the viewpoint of control.
When the upper limit of the modulation rate is limited to 1 or less, the relationship between the DC voltage Vdc and the fundamental voltage Vac of the output AC voltage is limited as follows.
Vac <{Vdc · (3/2) to the (1/2) th power} /2=0.612 Vdc (1)
Therefore, when the DC voltage is determined, the range in which a sine wave voltage without low-order harmonic distortion can be output is also limited to Expression (1).
[0007]
[Problems to be solved by the invention]
Thus, in the prior art, when the modulation rate exceeds 1, low-order harmonics are generated in the inverter output, or when the modulation rate is near 1, the inverter element is not turned on / off. It became a rule, and it inhibited stable control or generated distortion.
If the modulation rate is limited to 1 or less, the range of output voltage is narrowed.
[0008]
Therefore, the object of the present invention is to obtain a higher output voltage with a lower modulation degree, and to obtain a special inverter that can obtain a wider range of AC voltage than the DC voltage without waveform distortion or unstable control. -Providing a data control device;
[0009]
[Means for Solving the Problems]
The present invention has been made in view of the above points, and is configured as follows. That is,
First, an inverter unit that converts a DC voltage into a three-phase AC voltage, a voltage current control part that performs an operation for controlling the AC voltage and AC current, and a PWM waveform corresponding to the output of the voltage current control part are generated. And an inverter control device that controls an AC voltage and an AC current by providing a PWM generator output to the inverter unit, and is synchronized with a three-phase AC voltage. A bias means for obtaining a first bias waveform obtained by limiting the head of the three-phase sine wave and adding / subtracting the amount reduced by the limit operation to the other two-phase sine wave is provided. Is added to the PWM generator.
Second, in place of the first bias waveform, the head of the three-phase sine wave synchronized with the three-phase AC voltage is limited, and the amount reduced by the limit operation is added to or subtracted from the other two-phase sine wave. Is a second bias waveform obtained by multiplying an AC voltage or a DC voltage or a coefficient corresponding to both the AC voltage and the DC voltage.
Third, the limit value of the head of the three-phase sine wave is set to be less than 1 and 0.866 (the value of the electrical angle of the sine wave of 60 degrees) or more.
[0010]
By such a solution, the amplitude of the reference bias waveform of each of the three phases is limited to 0.866 times (= sin 60 °) of the sine wave, and thus appears in the voltage / current control partial output of the control unit in the prior art. Compared with the inverter voltage command, the maximum value of the bias waveform is suppressed by about 13%, and it is possible to control over a wide range of DC voltage and AC output voltage without overmodulation.
Therefore, the pulse width of the PWM waveform is widened, the operation of the power semiconductor element and the gate circuit is stabilized, and the output and control can be stabilized.
Here, since the three-phase bias waveform is a waveform with a flat head, the voltage of each phase viewed from the neutral point of the power supply voltage has a flat waveform at the top and does not become a sine wave. Since the waveform of the difference between them is a sine wave equivalent to the output of the conventional voltage / current control unit, the line voltage becomes a sine wave and does not impair the distortion of the waveform.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Specifically, it comprises bias means provided in the waveform generation portion of the control section, and addition / subtraction means for taking the sum of the bias means output and the voltage / current control portion output of the control section.
The bias means limits the waveform of the phase that is the maximum of the sine wave to three reference sine waves to 0.866 times the peak value (= sin 60 °), and the waveform of the maximum phase is 0. 0. A reference bias waveform obtained by adding and subtracting the portion exceeding 866 times from the other two-phase reference sine waveforms is obtained.
This will be described in detail with reference to the drawings of the embodiments.
[0012]
FIG. 1 shows an example when applied to a UPS according to the present invention, similar to FIG. 5, where 6 ′ is a control unit.
The control unit 6 ′ includes a
That is, in contrast to the control unit 6 shown in FIG. 5, the control unit 6 ′ is configured by adding a
Further, in the
623 ′ is a bias modulation factor calculator, and 624 ′ is a multiplier.
[0013]
In the
This will be described with reference to FIG.
2 shows an example of the output of the reference sine wave generator and the reference bias waveform generator of FIG. 1, where Su, Sv, Sw are reference sine wave waveforms of the reference
That is, in the illustrated period Te, the reference sine wave waveform Su has the largest absolute value compared to the other reference sine wave waveforms Sv and Sw.
Here, the reference bias waveform Sbu is constant at 0.866 (= sin 60 °) during a period Te of 60 degrees where the reference sine wave waveform Su has the largest absolute value.
Further, the reference bias waveforms SbV and SbW are decreased (increased in absolute value) from the reference sine wave waveforms Sv and Sw by the amount that the reference bias waveform Sbu is lower than the reference sine wave waveform Su during this period Te.
This is because the reference bias waveform of the phase of the reference sine wave waveform having the maximum absolute value is fixed to 0.866 during the other 60 ° periods, and the reference bias waveform and the reference sine wave of the phase are fixed to 0.866. A reference bias waveform is obtained by adding or subtracting the difference from the waveform from another two-phase reference sine wave waveform.
Such a reference bias waveform can be realized by a limiter circuit or an addition / subtraction circuit using an electronic circuit. However, a control circuit using a microcomputer can be easily realized by providing a memory table.
[0014]
In the
The
The bias waveforms Vbu *, Vbv *, and Vbw * have the same shape as the reference bias waveforms Sbu, SbV, and SbW, and have peak values that are 0.866 times the bias modulation factor Kb.
[0015]
Further, in FIG. 1, the adder /
The PWM generator 65 'generates a PWM waveform by comparing the output of the adder / subtractor 67' and the output of the carrier wave generator 64 ', and the
[0016]
In such a configuration, since the bias waveforms Vbu *, Vbv *, Vbw * have a modulation rate for outputting the output AC voltage commanded from the DC voltage Vdc by the output voltage setting device 611 ′, the inverter of the output of the
Further, the reference bias waveform and the bias waveform have a peak value of 13% lower than that of the conventional voltage / current control unit output, and the difference between the three-phase reference bias waveform and the bias waveform is a sine wave having a peak value of 100%. Therefore, the conventional voltage is output as the line voltage.
That is, a conventional line voltage can be output with a modulation factor 13% lower than that of the prior art, and the line voltage waveform is maintained as a sine wave. This means that an AC line voltage that is 13% higher than the conventional voltage can be output without distortion at the same DC voltage.
[0017]
Such a control unit is based on the case where a loop for controlling the inverter output current and voltage is configured by the voltage / current control unit. It can be applied to a control circuit configured to match the command, or a control circuit having a voltage control loop and an AC voltage matched to the voltage command. It can be applied regardless of the shape and generating means.
Next, examples of FIGS. 3 and 4 are shown.
[0018]
As a power supply compensation device, an active filter (hereinafter referred to as AF) is commonly used.
The AF is connected in parallel to the load, and basically detects the distorted current component from the distorted current waveform generated by the load, generates the distorted current component and supplies it to the load, so that the power source has no distortion. Only the wave current flows.
FIG. 3 shows an example when applied to AF according to the present invention, where 7 is an AC power source, 8 is a load, 9 is AF, and 10 is a control unit for controlling AF.
[0019]
In FIG. 3, a
In AF9, 91 is a converter circuit, 92 is a capacitor provided on the DC side of the
In the control unit 10, 101 is a voltage control unit, 102 is a waveform generation unit, 103 is a current control unit, 104 is a carrier wave generator, 105 is a PWM generation unit, 106 is a gate amplification unit, and 107 is an adder / subtracter. Further, in the
Here, since the main circuit connection configuration in FIG. 3 is well known, the description thereof is omitted.
That is, in the control unit 10, the voltage / current control unit includes a voltage control unit 101 and a
[0020]
In the voltage control unit 101, the adder / subtractor 1013 and the
The reference
The bias circuit 102B is used in the same way as the
In the bias circuit 102B, the reference
The bias modulation factor calculator 1023 calculates a bias modulation factor Kbc that balances the power supply voltage and the AF DC voltage from the power supply voltages Vr, Vs, Vt and Vd * of the output
[0021]
In the
The
The adder / subtractor 1035 adds the current commands Idr *, Ids *, Idt * and the harmonic correction commands Ihr *, Ihs *, Iht * to generate the alternating current commands Icr *, Ics *, Ict *. The adder /
[0022]
Then, the adder /
This is further compared with the carrier wave TW from the
Therefore, the AF converter circuit 91 can be driven by the output of the
Thus, the power supply current of the AF is controlled to a current obtained by superimposing the harmonic current flowing in the
[0023]
Thus, also in the example of FIG. 3, the voltage command Vir *, Vis *, Vit of the voltage / current control unit output is made to be the
In addition, the bias waveforms Vbr *, Vbs *, and Vbt * are waveforms that can generate a necessary line voltage at a modulation rate 13% lower than that of the sine wave signal as described above. Can be controlled without generating distortion.
[0024]
FIG. 4 shows another example when applied to the UPS according to the present invention, similar to FIG. 1, wherein 6 ″ is a control unit.
The control unit 6 ″ includes a
That is, in the control unit 6 ″, the voltage / current control unit is configured only by the
Further, a
[0025]
The
The multiplier 631 ″ outputs three reference sine wave waveforms Su which are output from the output voltage command V * of the output voltage setter 611 ″ and the reference
The adder /
The
[0026]
As in FIG. 1, the sum of the bias waveforms Vbu *, Vbv *, Vbw * from the
In this way, the deviation between the AC output waveform commands Su *, Sv *, Sw * and the output voltage obtained by the voltage control unit is superimposed on the bias waveforms Vbu *, Vbv *, Vbw *. .
[0027]
As described above, when the voltage / current control unit has a minor loop for controlling the AC voltage and further controlling the AC current, the voltage / current control unit has a loop for controlling the DC voltage and further controls the AC current. An example of voltage control loop only is shown.
Thus, the present invention is not limited to the above case, and in power conversion between an AC power source and a DC power source, a current control loop and a voltage control loop are internally provided to control the current to an arbitrary shape. Applicable to the case.
That is, with respect to the three reference sine wave waveform signals forming the three-phase alternating current, the phase value at which the maximum value appears is limited to 0.866 times the peak value of the reference sine wave, and the limit is lowered. The reference bias waveform is obtained by adding or subtracting the calculated amount to the other two phases, and the voltage control is applied to the bias command in which the amplitude of the reference bias waveform is changed from the DC voltage or AC voltage or both according to the calculated bias modulation rate. The PWM signal is obtained by a signal in which the output of the loop or current control loop is superimposed.
Furthermore, although the case where the peak value of the reference bias waveform is 0.866 times (= sin 60 °) has been described, this peak value is set to an arbitrary value less than 1 and less than 0.866 depending on the application. However, it is clear that an effect can be obtained.
Of course, the present invention is not limited to the inverter control but is effective also in the converter control, as is apparent from the AF example.
[0028]
【The invention's effect】
As described above in detail, according to the present invention, desired control can be performed with a modulation rate lower than that in the prior art, so that distortion-free control is possible even for wider changes in DC voltage and AC voltage. Since the modulation rate is smaller than 1, it eliminates distortion based on overmodulation and eliminates control instability and waveform distortion based on unstable operation of gate signals and power semiconductor elements generated near the
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an example when applied to a UPS according to the present invention.
FIG. 2 is a waveform diagram showing an example of reference sine wave generator output and reference bias waveform generator output of FIG. 1;
FIG. 3 is a circuit diagram showing an example when applied to AF according to the present invention.
FIG. 4 is a circuit diagram showing another example when applied to a UPS according to the present invention.
FIG. 5 is a circuit diagram showing a conventional example when applied to a UPS.
[Explanation of symbols]
DESCRIPTION OF
91
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09049896A JP3620755B2 (en) | 1996-03-19 | 1996-03-19 | Inverter control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09049896A JP3620755B2 (en) | 1996-03-19 | 1996-03-19 | Inverter control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09261971A JPH09261971A (en) | 1997-10-03 |
JP3620755B2 true JP3620755B2 (en) | 2005-02-16 |
Family
ID=14000175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09049896A Expired - Fee Related JP3620755B2 (en) | 1996-03-19 | 1996-03-19 | Inverter control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3620755B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5219207B2 (en) * | 2008-12-01 | 2013-06-26 | 株式会社中央製作所 | DC power supply |
JP5505042B2 (en) * | 2010-03-31 | 2014-05-28 | 株式会社豊田自動織機 | Neutral point boost DC-three-phase converter |
JP6148578B2 (en) * | 2013-08-22 | 2017-06-14 | 東芝シュネデール・インバータ株式会社 | Power converter |
CN104362863A (en) * | 2014-11-05 | 2015-02-18 | 淄博滤波电器有限公司 | Frequency conversion method and device for medium and large type direct-current power supply |
-
1996
- 1996-03-19 JP JP09049896A patent/JP3620755B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09261971A (en) | 1997-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1997025766A1 (en) | Multilevel power converting apparatus | |
US10250161B1 (en) | Adaptive harmonic elimination compensation for voltage distortion elements | |
JP5622437B2 (en) | Neutral point clamp type power converter | |
JP4909857B2 (en) | Converter device | |
JP2019097366A (en) | Method for suppressing and controlling leakage current of power converter | |
JP3620755B2 (en) | Inverter control device | |
JP7367662B2 (en) | Power converter and power converter control method | |
JPH0251360A (en) | Controller for pwm step-up converter | |
JP3070606B1 (en) | Power converter | |
JP3296065B2 (en) | Control circuit of PWM converter | |
JP3323759B2 (en) | Pulse width modulation converter device | |
JPH0783600B2 (en) | Power converter control circuit | |
JP4816226B2 (en) | AC-AC direct conversion device | |
JP3602229B2 (en) | PWM converter control method | |
JP2737299B2 (en) | Active filter for power | |
JP3247252B2 (en) | Control device for power converter | |
JP5169396B2 (en) | Power converter control circuit | |
JP3827286B2 (en) | Power converter | |
JPH10304568A (en) | Power compensating equipment | |
JP3267988B2 (en) | PWM controller for power converter | |
JPH0646568A (en) | Power converter | |
JP2002252984A (en) | Method and apparatus for controlling power converter | |
KR0186048B1 (en) | Control equipment for output voltage of 3-phase inverter | |
WO2022270470A1 (en) | High harmonic suppression device | |
JPS61199470A (en) | Current controller of power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |