JP3618782B2 - 拡張ボード判定装置及び拡張ボード判定方法 - Google Patents
拡張ボード判定装置及び拡張ボード判定方法 Download PDFInfo
- Publication number
- JP3618782B2 JP3618782B2 JP09518994A JP9518994A JP3618782B2 JP 3618782 B2 JP3618782 B2 JP 3618782B2 JP 09518994 A JP09518994 A JP 09518994A JP 9518994 A JP9518994 A JP 9518994A JP 3618782 B2 JP3618782 B2 JP 3618782B2
- Authority
- JP
- Japan
- Prior art keywords
- expansion board
- determination
- board
- expansion
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
- Pinball Game Machines (AREA)
Description
【産業上の利用分野】
本発明は、不正な拡張ボードの接続を判定し制限する拡張ボード判定装置及び拡張ボード判定方法に関するものである。
【0002】
【従来の技術】
近年、コンピュータのマルチメディア化に伴って、パソコンや通信モデム等に特定の機能を付加するために、そのメインボード上に拡張ボードを接続することによって、パソコンにファックスの機能を付加させたり、RS−232C等のインタフェースを可能とするような拡張ボードをオプションとして備える通信機器等が普及している。また、従来のような拡張ボードを接続可能なタイプの回路基板は、一般的にその拡張ボードがメインボード上に接続されているか否かだけを判定することによって、その拡張ボードへのアクセスを行うものであった。
【0003】
【発明が解決しようとする課題】
しかしながら、上記の従来例においては、上述のように拡張ボードがメインボード上に接続されているか否かだけを判定することによって、その拡張ボードへのアクセスを行えるので、例えば、同じような仕様及び機能をもつ安価な海賊版等の使用が制限できないという問題があった。
【0004】
従って、本発明は上述した課題に鑑みてなされたものであり、その目的とするところは、海賊版等の不正な拡張ボードの使用を制限することができる拡張ボード判定装置及び拡張ボード判定方法を提供することである。
【0005】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明の拡張ボード判定装置は、拡張ボードを接続可能な拡張コネクタと、記憶手段とを有するボード判定装置において、前記接続された拡張ボードが真か偽かを、拡張ボードから送信される判定コードと前記記憶手段に事前に記憶されたコードとに基づいて判定する判定手段と、前記判定手段の判定により前記拡張ボードを偽であると判定したとき、該拡張ボードの使用を禁止する禁止手段とを備え、前記記憶手段に事前に記憶されたコードを再設定可能とした。
【0006】
また、本発明の拡張ボード判定方法は、拡張ボードを接続可能な拡張コネクタと、記憶手段とを有する装置のボード判定方法であって、前記接続された拡張ボードが真か偽かを、拡張ボードから送信される判定コードと前記記憶手段に事前に記憶されたコードとに基づいて判定する判定工程と、前記判定手段の判定により前記拡張ボードを偽であると判定したとき、該拡張ボードの使用を禁止する禁止工程とを備え、前記記憶手段に事前に記憶されたコードを再設定可能とした。
【0007】
また、好ましくは、前記禁止手段は、前記拡張ボードへのアクセスを禁止する。
また、好ましくは、前記判定手段は、前記拡張コネクタに設けられた専用バスを介して前記拡張ボードから送信される判定コードと前記事前に記憶されたコードとに基づいて、前記接続された拡張ボードが真か偽かを判定する。
また、好ましくは、前記拡張ボードから送信されてくる判定コードは製品毎の固有の番号である。
【0008】
また、好ましくは、前記拡張ボードの抜き差しを検知する検知手段を更に具備し、該検知手段によって前記拡張ボードの抜き差しが検知されると、再度設定された判定コードに基づいて前記拡張ボードが真か偽かを判定する。
【0009】
【作用】
以上のように、この発明に係わる拡張ボード判定装置及び方法においては、接続された拡張ボードが真か偽かを判定し、偽と判定した拡張ボードの使用を禁止する。
また、接続された拡張ボードが真か偽かを、拡張ボードから送信される判定コードと記憶手段に事前に記憶されたコードとに基づいて判定する。
これにより、偽と判定した拡張ボードの使用を制限することができる。
また、記憶手段に事前に記憶されたコードは再設定可能であるので、より確実に不正な拡張ボードの使用を制限できる。
【0010】
また、禁止手段は、偽と判定した拡張ボードへのアクセスを禁止するので、海賊版等の偽と判定した拡張ボードの使用を実質的に不可能にできる。
また、判定手段は、拡張コネクタに設けられた専用バスを介して拡張ボードから送信される判定コードと事前に記憶されたコードとに基づいて、接続された拡張ボードが真か偽かを判定するので、偽と判定した拡張ボードへのアクセスを行わないようバスが制御される。
【0011】
また、拡張ボードから送信されてくる判定コードは製品毎の固有の番号であるので、不用意にコードを変更したり、解読したりできなくなる。
【0012】
また、検知手段によって拡張ボードの抜き差しが検知されると、再度設定された判定コードに基づいて拡張ボードが真か偽かを判定するので、再度コードを設定しないかぎり拡張ボードの使用が不可能となる。
【0013】
【実施例】
以下、添付図面を参照して、本発明の好適な実施例を詳細に説明する。
[第1実施例]
図1は、本発明に基づく第1実施例の拡張ボード判定回路の概略を示すブロック図である。図1に示すように、回路基板101は、一般的に、パソコンやファクシミリ装置等にメインボードとして搭載されている。この回路基板101は、CPU104、メモリーとしてROM105、RAM106、入出力ポート107、拡張コネクタ103及びそれらを接続するバス113とを備え、拡張ボード判定回路を構成している。
【0014】
また、拡張ボード102は、メインボードに接続されて、本来、メインボードには付加されていない機能を実行できるようにするものである。この拡張ボード102は、メモリーとしてRAM109、RAM109のバス制御を行う双方向のバッファ110、この拡張ボードのIDコードを制御するID制御回路108、メインボードとの接続を可能とする拡張ボード側の拡張コネクタ103とを備える。
【0015】
回路基板101において、入出力ポート107からは接続された拡張ボードに対してクロック信号CLKと、リセット信号RSTN、データDとが夫々出力される。また、IDロジック108からその拡張ボード固有のIDコードが入力される。回路基板101では、IDロジック108からのIDコードが入力され、入力されたデータは、入出力ポート107を介してバス113へ送る。CPU104では、ROM105に予め書き込まれた拡張ボードのIDコードと、入出力ポートを介して送られてくる拡張ボード102からのIDコードとを比較する。即ち、CPU104においては、ROM105に格納されたIDコードと拡張ボード102からのIDコードとが一致した場合、拡張ボードへのアクセスを実行し、一致しない場合はアクセスを行わないようバスを制御している。
【0016】
また、回路基板101のROM105に格納された拡張ボードを認識するためのIDコードは、その回路基板を備える装置をメンテナンスするサービスマンやオペレータによって、再設定可能なモードを有し、IDコードを必要に応じて任意に設定可能となっている。また、IDコードは、4ビットから8ビット程度のデータで構成される。
【0017】
図2は、拡張ボード102に備えられるIDロジック108の詳細な回路図である。また、図3は入出力ポート107でのクロック信号、リセット信号、データ、IDコード、及び拡張ボードの双方向バッファ110のゲート開閉信号のタイミングチャートである。また、図4は、拡張ボードの真偽を判定する手順を示すフローチャートである。図2〜図4を参照して、拡張ボードの真のIDコードがID−▲6▼(212)の場合の判定手順を説明する。先ず、図4における処理が開始されると、ステップS1において、メインボード上のCPU104が拡張ボード102を接続されているか否かを判断する。ステップS1において、CPU104が拡張ボード102を接続されていると判断すると(ステップS1での判断がYES)、ステップS2へ進む。ステップS2では、入出力ポート107を介してIDロジック回路108に対してリセット信号RSTNとしてLOW信号を出力する(図2に示すフリップフロップ203、204、205を夫々リセットする)。尚、ステップS1での判断がNOの場合(拡張ボードが接続されていないとき)は処理開始時点にリターンする。その後、ステップS3に進んで、入出力ポート107を介してIDロジック回路108に対してクロック信号CLKとしてHIGH信号を出力する(図2に示すカウンタ回路201にクロック信号が入力される)。更に、ステップS4に進んで、入出力ポート107を介してIDロジック回路108に対してデータ信号DとしてHIGH信号を出力する(図2に示すフリップフロップ回路203、204、205にデータ信号が入力される)。このステップS2〜ステップS4での処理によって、セレクタ215〜218のゲートをB側にセットする。
【0018】
その後、ステップS5において、入出力ポート107を介してIDロジック回路108に対してクロック信号CLKとしてHIGH信号を出力する(図2に示すカウンタ回路202のゲートY2からフリップフロップ204にクロック信号が入力される)。更に、ステップS6に進んで、入出力ポート107を介してIDロジック回路108に対してデータ信号DとしてLOW信号を出力する(図2に示すフリップフロップ回路203、204、205にデータ信号Dが入力される)。その後、ステップS7において、入出力ポート107を介してIDロジック回路108に対してクロック信号CLKとしてHIGH信号を出力する(図2に示すカウンタ回路202のゲートY2からフリップフロップ204にクロック信号が入力される)。このステップS5〜ステップS7での処理によって、セレクタ219〜220のゲートをA側にセットする。
【0019】
次に、ステップS9に進んで、入出力ポート107を介してIDロジック回路108に対してクロック信号CLKとしてHIGH信号を出力する(図2に示すカウンタ回路202のゲートY1からフリップフロップ203にクロック信号が入力される)。このステップS9での処理によって、セレクタ221のゲートをB側にセットする。
【0020】
次に、ステップS10、ステップS11に進んで、入出力ポート107を介してIDロジック回路108に対してクロック信号CLKとしてHIGH信号を夫々出力する(図2に示すセレクタ202のゲートY0からフリップフロップ回路222にリセット信号が入力される)。このステップS10、11での処理によって、フリップフロップ222の出力端子Q(IDコード出力端子)からID−▲6▼(212)のコードが出力される。
【0021】
次に、ステップS12において、メインボードのCPU104が拡張ボードから出力されたIDコードを読み取る。その後、ステップS13に進み、ステップS12で読み取られたIDコードがメインボードのROM105に格納されたコードと一致するか否かによって接続された拡張ボードが真か偽かを判定する。
次に、IDが一致した場合、即ちステップS13における判定が真であった場合に、ステップS14、ステップS15に進んで、入出力ポート107を介してIDロジック回路108に対してクロック信号CLKとしてHIGH信号を夫々出力する(図2に示すセレクタ202のゲートY0からフリップフロップ回路222にリセット信号が入力される)。このステップS14、15での処理によって、フリップフロップ222の出力端子Q(IDコード出力端子)から出力されたID−▲6▼(212)のコードが消去され、RAM109のバス制御バッファ110を解放する(図2に示すセレクタ202のゲートY7からフリップフロップ回路206にクロック信号が入力され、バス制御バッファ110に信号Gが出力される)。
【0022】
以上説明したように、本発明に基づく第1実施例によれば、拡張ボード102から出力されるIDコードとメインボード側に格納されたコード認識番号とをメインボードのCPU104において比較することによって、接続されている拡張ボードの真偽を判定し、拡張ボードを偽であると判定したとき、拡張ボードへのアクセスを禁止するので、海賊版等の不正な拡張ボードの使用を制限することができる。
【0023】
また、第1の実施例では、8種類のIDコードをセレクタによって選択するIDロジック回路を例にとって説明したが、IDコードの数やビット数は上記第1実施例に限定されるものではない。
また、拡張ボードのIDロジック108をゲートアレイなどの特定用途向けの1チップのICにすることによって、比較的簡単な回路にも係わらず容易に同等品を複製することができなくなる。
【0024】
[第2実施例]
図5は、本発明に基づく第2実施例の拡張ボード判定回路の概略を示すブロック図である。図5に示すように、回路基板101は、一般的に、パソコンやファクシミリ装置等にメインボードとして搭載されている。この回路基板101は、CPU104、メモリーとしてROM105、RAM106、入出力ポート107、メインボード側拡張コネクタ103及びそれらを接続するバス113とを備え、拡張ボード判定回路を構成している。
【0025】
また、拡張ボード102は、メインボードに接続されて、本来、メインボードには付加されていない機能を実行できるようにするものである。この拡張ボード102は、メモリーとしてIDコードを記憶するPROM112、ボード抜差し検知回路114、メインボードとの接続を可能とする拡張ボード側の拡張コネクタ103とを備える。
【0026】
また、回路基板101における第1実施例と同一の符号は同一の機能を有するものであるので、ここでの説明は省略する。
メインボード上に拡張ボード102が装着されると、入出力ポート107からは接続された拡張ボードに対してボード抜差し検知信号を送信する。入出力ポート107から出力された信号は、拡張ボード側の抜差し検知回路に入力される。その後、この抜差し検知回路114から再度メインボードに対して所定の信号を出力することによって、回路基板101では、拡張ボードが装着されていることを検出する。この検出の後、IDロジック108からのIDコードが入力され、入力されたデータは、入出力ポート107を介してバス113へ送る。CPU104では、ROM105に予め書き込まれた拡張ボードのIDコードと、入出力ポートを介して送られてくる拡張ボード102からのIDコードとを比較する。即ち、CPU104においては、ROM105に格納されたIDコードと拡張ボード102からのIDコードとが一致した場合、拡張ボードへのアクセスを実行し、一致しない場合はアクセスを行わないようバスを制御している。また、拡張ボードのPROM112に格納されている拡張ボードのIDコードは例えばシリアルナンバー等の製品毎の固有の番号を付けられる。
【0027】
また、第2実施例においても、回路基板101のROM105に格納された拡張ボードを認識するためのIDコードは、その回路基板を備える装置をメンテナンスするサービスマンやオペレータによって、再設定可能なモードを有し、IDコードを必要に応じて任意に設定可能となっている。
この第2実施例の抜差し検知回路では、拡張ボードの抜き差しが検知されると、メインボードのIDコードを記憶しているRAM106のデータをクリアしてしまうので、サービスマンやオペレータが再度コードを設定しないかぎり拡張ボードが使用不能となる。
【0028】
以上説明したように、第2実施例によれば、拡張ボードの抜差し検知回路114によって、ボードの抜き差しが検知されると再度コードを設定しないかぎり拡張ボードが使用不能となるので、実質的に不法な複製品の使用を防止することができる。
また、IDコードは、任意に設定可能であるので、不用意にコードを変更したり、解読したりできなくなる。
【0029】
また、検知回路によって拡張ボードの抜き差しが検知されると、判定コードを任意に再設定しないと拡張ボードを真と判定しないので、海賊版等の不正な拡張ボードを容易に発見することができると共に、その使用を制限することができる。
尚、本発明は、その趣旨を逸脱しない範囲で上記各実施例を修正又は変形したものに適用可能である。
【0030】
例えば、本発明を、複数の機器から構成されるシステムに適用しても、1つの機器から成る装置に適用しても良い。また、本発明のシステム、或は装置にプログラムを供給することによって達成される場合にも適用できることは言うまでもない。
【0031】
【発明の効果】
以上説明したように、本発明によれば、接続された拡張ボードが真か偽かを判定し、偽と判定した拡張ボードの使用を禁止する。
また、接続された拡張ボードが真か偽かを、拡張ボードから送信される判定コードと記憶手段に事前に記憶されたコードとに基づいて判定する。
これにより、偽と判定した拡張ボードの使用を制限することができる。
また、記憶手段に事前に記憶されたコードは再設定可能であるので、より確実に不正な拡張ボードの使用を制限できる。
【0032】
また、禁止手段は、偽と判定した拡張ボードへのアクセスを禁止するので、海賊版等の偽と判定した拡張ボードの使用を実質的に不可能にできる。
また、判定手段は、拡張コネクタに設けられた専用バスを介して拡張ボードから送信される判定コードと事前に記憶されたコードとに基づいて、接続された拡張ボードが真か偽かを判定するので、偽と判定した拡張ボードへのアクセスを行わないようバスが制御される。
【図面の簡単な説明】
【図1】本発明に基づく第1実施例の拡張ボード判定回路の概略を示すブロック図である。
【図2】IDコードの制御ロジックを示すブロック図である。
【図3】図2に示された制御ロジックの制御信号の流れを示すタイムチャートである。
【図4】図1に示す回路によって接続される拡張ボードの判定手順を示すフローチャートである。
【図5】本発明に基づく第2実施例の拡張ボード判定回路の概略を示すブロック図である。
【符号の説明】
101…メインボード(回路基板)、102…拡張ボード、103…拡張コネクタ、104…CPU、107…入出力ポート、108…IDロジック回路、110…バス制御バッファ、112…PROM、113…バス、114…抜差し検知回路。
Claims (6)
- 拡張ボードを接続可能な拡張コネクタと、記憶手段とを有する拡張ボード判定装置において、
前記接続された拡張ボードが真か偽かを、拡張ボードから送信される判定コードと前記記憶手段に事前に記憶されたコードとに基づいて判定する判定手段と、
前記判定手段の判定により前記拡張ボードを偽であると判定したとき、該拡張ボードの使用を禁止する禁止手段とを備え、
前記記憶手段に事前に記憶されたコードを再設定可能としたことを特徴とする拡張ボード判定装置。 - 前記禁止手段は、前記拡張ボードへのアクセスを禁止することを特徴とする請求項1に記載の拡張ボード判定装置。
- 前記判定手段は、前記拡張コネクタに設けられた専用バスを介して前記拡張ボードから送信される判定コードと前記事前に記憶されたコードとに基づいて、前記接続された拡張ボードが真か偽かを判定することを特徴とする請求項1又は請求項2に記載の拡張ボード判定装置。
- 前記拡張ボードから送信されてくる判定コードは製品毎の固有の番号であることを特徴とする請求項1乃至3のいずれか1項に記載の拡張ボード判定装置。
- 前記拡張ボードの抜き差しを検知する検知手段を更に具備し、該検知手段によって前記拡張ボードの抜き差しが検知されると、再度設定された判定コードに基づいて前記拡張ボードが真か偽かを判定することを特徴とする請求項1乃至請求項4のいずれか1項に記載の拡張ボード判定装置。
- 拡張ボードを接続可能な拡張コネクタと、記憶手段とを有する装置の拡張ボード判定方法であって、
前記接続された拡張ボードが真か偽かを、拡張ボードから送信される判定コードと前記記憶手段に事前に記憶されたコードとに基づいて判定する判定工程と、
前記判定手段の判定により前記拡張ボードを偽であると判定したとき、該拡張ボードの使用を禁止する禁止工程とを備え、
前記記憶手段に事前に記憶されたコードを再設定可能としたことを特徴とする拡張ボード判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09518994A JP3618782B2 (ja) | 1994-05-09 | 1994-05-09 | 拡張ボード判定装置及び拡張ボード判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09518994A JP3618782B2 (ja) | 1994-05-09 | 1994-05-09 | 拡張ボード判定装置及び拡張ボード判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07302146A JPH07302146A (ja) | 1995-11-14 |
JP3618782B2 true JP3618782B2 (ja) | 2005-02-09 |
Family
ID=14130813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09518994A Expired - Fee Related JP3618782B2 (ja) | 1994-05-09 | 1994-05-09 | 拡張ボード判定装置及び拡張ボード判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3618782B2 (ja) |
-
1994
- 1994-05-09 JP JP09518994A patent/JP3618782B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07302146A (ja) | 1995-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8924699B2 (en) | BIOS protection device | |
US6957338B1 (en) | Individual authentication system performing authentication in multiple steps | |
EP0692166A1 (en) | Security access and monitoring system for personal computer | |
JP3343998B2 (ja) | 制御装置 | |
CN101826143B (zh) | 用于在安全执行期间资源的无死锁总线保护的系统和方法 | |
JP2003510684A (ja) | プログラム実行を保護するための方法 | |
EP1331600A2 (en) | Memory card | |
US5297200A (en) | Computer security system | |
CN112560120A (zh) | 安全内存条及安全内存条的启动方法 | |
JP2003186819A (ja) | セキュリティ機能付きusb機器を備えたコンピュータシステム | |
JP3618782B2 (ja) | 拡張ボード判定装置及び拡張ボード判定方法 | |
US20080022119A1 (en) | Method and apparatus for preventing illegal access in electronic device | |
JP4104990B2 (ja) | メモリカード | |
JP2002014737A (ja) | 処理装置、集積回路、および集積回路パッケージ | |
US6633931B2 (en) | Card identification system and method for an input/output interface | |
AU648023B2 (en) | Computer security system | |
WO2000016179A1 (en) | Method and device of disabling the unauthorised use of a computer | |
KR100502803B1 (ko) | 암호기능을갖는컴퓨터및그제어방법 | |
JP2501587B2 (ja) | Icカ−ド | |
JP3224946B2 (ja) | 半導体集積回路 | |
KR20000011167A (ko) | 전자기기장치 | |
JP2739197B2 (ja) | 複製防止装置 | |
JP2004102885A (ja) | 非接触icカードリーダ装置 | |
JP2003067254A (ja) | Romデータ読出プロテクト解除装置およびromデータ読出プロテクト解除方法 | |
JPH09319446A (ja) | 機能範囲管理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |