JP3617248B2 - Manufacturing method of silicon wafer - Google Patents
Manufacturing method of silicon wafer Download PDFInfo
- Publication number
- JP3617248B2 JP3617248B2 JP09777697A JP9777697A JP3617248B2 JP 3617248 B2 JP3617248 B2 JP 3617248B2 JP 09777697 A JP09777697 A JP 09777697A JP 9777697 A JP9777697 A JP 9777697A JP 3617248 B2 JP3617248 B2 JP 3617248B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- etching
- silicon
- mask material
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Weting (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、インクジェットヘッド・半導体圧力センサー・ICカード用LSI等の製造の、薄いシリコンウェハーの微細加工方法に関する。
【0002】
【従来の技術】
シリコンウェハーを用いて、フォトリソグラフィ・薄膜形成技術・エッチング技術などの半導体製造方法を応用し、ミクロな精密機械部品・マイクロセンサー・インクジェットヘッド等を製造するマイクロマシニング技術の応用が急速に進んでいる。その理由として、それらの原料となるシリコンウェハーは、機械的強度が高く、半導体製造プロセスを応用することにより、ミクロンオーダーの精度の機械部品を大量に製造できるからである。
【0003】
マイクロマシニングを応用した半導体圧力センサーは、江刺正喜らの著書”マイクロマシーニングとマイクロメカトロニクス”(培風館、1992年6月20日発行)によると、プロセスはフォトリソ技術と異方性エッチングによるウェハーの加工からなっている。エッチングについては、乾式異方性エッチング及び湿式異方性エッチングがある。特に、湿式異方性エッチングでは、(111)結晶面のエッチング速度が他の結晶面のエッチング速度に比べ極端に遅いことを利用して、数百ミクロンの深い溝やダイヤフラムを形成できるため、半導体圧力センサーや特開平2−297445号公報に見られるように、シリコンを用いたインクジェットプリンター用記録ヘッド等を湿式異方性エッチングにより製造できることが示されている。
【0004】
また、現在、ノート型パソコンの補助記憶装置の代表として、ICカードが注目を浴びている。ICカードは小型・軽量で、HDD等と異なり可動部分が無いため振動等にも強く、低消費電力のため今後とも大きく発展する分野である。従来、シリコンマイクロマシンやICカードの基板に用いられるシリコンウェハーは機械研磨によりウェハーの板厚を薄くしていた。特に、シリコンマイクロマシンに使用されるシリコンウェハーは両面をキズ無く研磨する必要があるため、両面を研磨とキズ取りのための研磨をそれぞれ2回ずつ、合計4回の研磨をウェハー面内の板厚バラツキが大きくならないように注意しながら、職人的な技術を用いて製造されていた。
【0005】
【発明が解決しようとする課題】
しかしながら、従来、シリコンマイクロマシニングで使用するシリコンウェハーは、その両面を加工することから両面研磨ウェハーを使用することが多い。しかし、両面を鏡面に研磨しようとするとシリコンウェハーはウェハー両面を傷なく研磨しなければならず、工数が多く歩留まりが悪く、かつ非常に高価である。従って、従来の研磨により両面を研磨したシリコンウェハーを使用して、シリコンマイクロマシンを製造すると、製品の原料コストが高く、民生品に応用することが難しいとされてきた。
【0006】
一方、ICカード用LSIの基板に用いるシリコンウェハーは、カードの薄い容器内にICチップを格納しなければならないため、非常に薄くする必要がある。又、シリコンマイクロマシンでも小さく薄い部品が多いため、薄いシリコンウェハーを用いて製造される場合が多い。しかしながら、薄いシリコンウェハーを研磨により製造しようとすると、破壊による歩留まり低下が激しくなり非常に高いコストがかかってしまう。従って、薄いシリコンウェハーや両面を研磨されたシリコンウェハーを使用するシリコンマイクロマシンやICカード用LSIは、非常に高価なシリコンウェハーを使用しなければならず、高コストのデバイスとなるため市場が小さく、民生品への応用展開は極めて難しいとされてきた。
【0007】
そこで、本発明の目的は、薄いシリコンウェハーや両面を鏡面加工されたシリコンウェハーを低コストで大量供給するための製造方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明のシリコンウェハーの製造方法は、シリコンウェハーに耐エッチングマスク材として使用する膜を素子形成面に付与し、そのシリコンウェハーの前記素子形成面のみを保護する膜を付与し、耐エッチングマスク材の溶解液に浸漬することにより、前記シリコンウェハーの前記素子形成面と反対側及びウェハー側面に付着した耐エッチングマスク材を除去する。次に、前記保護膜を除去し、シリコンエッチング液に浸漬し、ウェハーの所望厚さまで溶解して薄くする。最後に耐エッチングマスク材を溶解して製造することを特徴としている。
【0009】
また、片面のみ研磨されたシリコンウェハーの素子形成側の反対の面を、アルカリ水溶液もしくはふっ酸水溶液によりエッチングして、平滑化する工程を付加することにより、両面を鏡面にしたシリコンウェハーを製造することも特徴としている。
【0010】
以下、本発明の原理を簡単に説明する。
【0011】
まず、素子形成面となるシリコンウェハーの表面にシリコンエッチング液の耐エッチングマスク膜を付与する。この耐エッチングマスク材がウェハー加工時に発生する素子形成面の微少な面あれを防止している。素子形成面を保護しなくても薄いシリコンウェハーは形成できる。しかし、素子形成面に存在する結晶欠陥やキズ等により、エッチピットが発生し後工程のIC製造において歩留りが低くなってしまう恐れが発生するために素子形成面を保護するのである。次に、裏面に回り込んで形成された耐エッチングマスク材を除去する。さらに、アルカリ水溶液によるシリコンエッチング工程によりシリコンウェハーを所定厚みまでエッチングした後、保護膜を除去して薄いシリコンウェハーの製造が完了する。
【0012】
特に本発明の特徴は、シリコンウェハーの素子形成面を保護し、裏面から湿式エッチングによりウェハー厚みを薄くしていることにある。まず第1に、素子形成面を保護しながら、裏面をエッチングするために素子形成面が面あれしないという効果がある。第2の特徴は、エッチング等、化学的な加工のみで製造工程が構成されている点である。従来技術ではウェハーを薄くする工程には研磨が用いられているが、研磨の場合、どうしてもウェハーを均一に研磨することが難しく、厚みの面内分布が非常に悪くなり、また、破損等により歩留まりも非常に悪いという欠点があった。本発明では、研磨等の機械的加工を一切行わないために破損が無い。
【0013】
以上のように、本発明は従来技術の研磨を一切使用せず、最適なエッチング条件下で製造することにより高い歩留まりと高い板厚精度、低いコストで大量生産が実現できる。
【0014】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
【0015】
(実施例1)
図1は本発明の一実施例の製造工程を説明する断面図である。また、図2は、シリコンウェハー10の裏面の外周部に耐エッチングマスク材11が残存して後工程へ流動された場合の一例を示している。
【0016】
まず第1に、図1の(a)に示すように、厚い原料シリコンウェハー10に耐エッチングマスク材11となる熱酸化膜を形成する。ここで、耐エッチングマスク材11は熱酸化膜に限らず、窒化シリコン膜や金属膜等、アルカリ水溶液に対して耐食性のある膜ならば限定するものではない。次に、このシリコンウェハー10の素子形成面側に保護膜12を付与する。ここでは、有機樹脂フィルムを熱圧着し、図1の(b)の様になる。もちろん、フォトレジスト等をスピンコートして保護膜12としても良い。この後、シリコンウェハー10の裏面及び側面に回り込んだ保護膜12を除去して図1の(c)の構造となる。この工程は、非常に大切である。もしこの工程が無いと、図2の(a)の様にシリコンウェハー10裏面の外周部に耐エッチングマスク材11が残存し、図2の(b)の様に外周部13がエッチングされず、それ以外の部分がエッチングされ、非常にいびつな形状のシリコンウェハー10ができてしまう。このようなシリコンウェハー10はウェハー搬送機でひっかかり破損するため使用できない。そのためにもシリコンウェハー10裏面に回り込んだ保護膜12を除去する工程は必要である。その具体的方法は、フィルム等の場合はシリコンウェハー10の外周部13にそって切断すれば良い。また、ポジレジスト等の場合はシリコンウェハー10裏面に紫外光を照射し現像することにより、シリコンウェハー10裏面の外周部13に付着したポジレジストを溶解させることができる。さらに、ネガレジストの場合は、シリコンウェハー10の素子形成面に紫外光を照射した後現像すると、除去すべき裏面外周部13のネガレジストは未感光のため、現像液で溶解除去できる。次の工程として、耐エッチングマスク材11のエッチングを行なう。本実施例の耐エッチングマスク材11は酸化シリコン膜であるので、そのエッチング液は緩衝ふっ酸溶液が好適である。この緩衝ふっ酸溶液にシリコンウェハー10を浸漬し、シリコンウェハー10裏面の耐エッチングマスク材11を除去し、図1の(d)の状態になる。無論、耐エッチングマスク材11の材質の変更に応じて、このエッチング液も異なってくる。また、乾式プロセスによって耐エッチングマスク材11を除去しても良い。この後、保護膜12を除去して図1の(e)の状態になる。そして、シリコンエッチング工程により、シリコンウェハー10の板厚を薄くする。この工程に用いるシリコンエッチング液はアルカリ水溶液を用いた。その理由は、平滑で良好な板厚精度を確保するのに適したエッチング液だからである。表1は各アルカリ水溶液のエッチング前後での最大面(Rmax)あらさを示している。
【0017】
【表1】
【0018】
表1より、これらアルカリエッチング液はエッチング前後でその面を低下させずエッチングできることが分かる。エッチング液である35重量%水酸化カリウム水溶液を80℃に加熱し、所定ウェハー厚みになるまでエッチングを行なって、図1の(f)の図の様な形状になる。最後に、図1の(g)の様に、素子形成面に付与された耐エッチングマスク材11を除去するために、シリコンウェハー10を緩衝ふっ酸溶液中に浸漬して除去し、一連の工程を終了した。
【0019】
これら一連の工程では、シリコンウェハー10の破損がないため、非常に高い歩留りでシリコンウェハー10が製造できる。また、そのシリコンウェハー10の素子形成面の面は研磨ウェハーと同レベルの鏡面であり、裏面もエッチング前後での差異は認められなかった。
【0020】
さて、本実施例により製造した薄いシリコンウェハーをICの製造原料として流動してみると、ウェハーの破損が無く、外周部のエッチングダメージによるコンタミ発生等も無く、高い歩留りで薄いICチップを製造することができた。無論、圧力センサー等の製造にも用いたが、全く問題は起きなかった。
【0021】
このように、本実施例の薄いシリコンウェハーの製造方法を用いると従来技術に比べ低コストで高い歩留まりを実現することができる。
【0022】
(実施例2)
図3は、本発明の第2の実施例を説明する製造工程断面図である。この図に従って、実施例2を詳しく説明する。
【0023】
まず第1に、図3の(a)に示すように、原料となる片面が研磨されたシリコンウェハー10に耐エッチングマスク材11となる熱酸化膜を形成する。ここで、耐エッチングマスク材11は熱酸化膜に限らず、窒化シリコン膜や金属膜等、アルカリ水溶液に対して耐食性のある膜ならば、限定するものではない。次に、このシリコンウェハー10の素子形成面側に保護膜12を付与する。ここでは、有機樹脂を熱圧着し、図3の(b)の様になる。もちろん、フォトレジスト等をスピンコートして保護膜12としても良い。この後、シリコンウェハー10裏面及び側面に回り込んだ保護膜12を除去して図3の(c)の構造となる。また、ポジレジスト等の場合はシリコンウェハー10裏面に紫外光を照射し、現像することにより、シリコンウェハー10裏面の外周部に付着したポジレジストを溶解させることができる。さらに、ネガレジストの場合は、シリコンウェハー10の素子形成面に紫外光を照射した後現像すると、除去すべき裏面外周部のネガレジストは未感光のため、現像液で溶解除去できる。次の工程として、耐エッチングマスク材11のエッチングを行なう。本実施例の耐エッチングマスク材11は酸化シリコン膜であるので、そのエッチング液は緩衝ふっ酸溶液が好適である。この緩衝ふっ酸溶液にシリコンウェハー10を浸漬し、シリコンウェハー10裏面の耐エッチングマスク材11を除去し、図3の(d)の状態になる。もちろん、耐エッチングマスク材11の材質の変更に応じて、このエッチング液も異なってくる。さらに、乾式プロセスによって耐エッチングマスク材11を除去しても良い。この後、保護膜12を除去して図3の(e)の状態になる。そして、シリコンエッチング工程により、図3の(f)に示す様にシリコンウェハー10の裏面が平滑になる。この工程に用いるシリコンエッチング液はふっ酸と硝酸の混合水溶液を用いた。その理由は、凹凸のある裏面を平滑にするのに適したエッチング液だからである。図4はふっ酸、硝酸、酢酸の混合液をシリコンエッチング液として、浸漬時間を変えた時のシリコン面の面あらさ(平均あらさと最大あらさ)の推移を示している。このグラフから言えることは、約3分以上エッチングすると、最大面あらさは、0.05ミクロン、平均あらさは0.02ミクロン以下の鏡面となり、裏面にフォトリソグラフィやエッチング等の微細加工が可能になる。従って、安価な片面研磨ウェハーの裏面をこのようなふっ酸と硝酸の混合液でエッチングすることにより、高価な両面鏡面研磨ウェハーと同等品を低コストで作り出すことができる。無論、図4は一実施例であり、さらにエッチング液の組成等の改良を行なうことにより、さらに面あらさを向上させることも可能である。本実施例ではふっ酸、硝酸、酢酸の混合液を25℃にして、5分間エッチングを行なった。最後に、図3の(g)に示す様に素子形成面の耐エッチングマスク材11を除去して、一連の工程が終わる。
【0024】
こうして製造されたシリコンウェハー10はシリコンマイクロマシンの製造には欠かせない両面研磨ウェハーとして使用できる。例えば、特開平5−50601に示される様なインクジェットヘッドを製造しても、従来の両面研磨シリコンウェハーと同様に製造することができ、なおかつ原料費の大幅なコストダウンが計れる。
【0025】
さらに,実施例1で示したウェハーの厚みを薄くする製造方法と組み合わせることにより、薄くて両面が鏡面のシリコンウェハーが非常に安価で製造できる。
【0026】
【発明の効果】
本発明の効果は下記のとおりである。
【0027】
安価な厚い片面のみ研磨したシリコンウェハーを原料にして、任意の薄さのシリコンウェハーや、両面を鏡面化したシリコンウェハーを、低コスト・高い歩留まりで大量に製造できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すシリコンウェハーの製造工程断面図。
【図2】図1におけるシリコンウェハー裏面及び側面への保護膜の回り込みを説明する断面図。
【図3】本発明の第2の実施例を示すシリコンウェハーの製造工程断面図。
【図4】ふっ酸と硝酸の混合液中へのシリコンウェハーの浸漬時間と表面あらさの推移を説明する図。
【符号の説明】
10 シリコンウェハー
11 耐エッチングマスク材
12 保護膜
13 ウェハー外周部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a fine processing method of a thin silicon wafer for manufacturing an inkjet head, a semiconductor pressure sensor, an IC card LSI, and the like.
[0002]
[Prior art]
The application of micromachining technology for manufacturing micro precision mechanical parts, microsensors, inkjet heads, etc. is rapidly progressing by applying semiconductor manufacturing methods such as photolithography, thin film formation technology, etching technology, etc. using silicon wafers. . This is because silicon wafers as raw materials have high mechanical strength, and by applying a semiconductor manufacturing process, it is possible to manufacture a large number of mechanical parts with micron-order accuracy.
[0003]
The semiconductor pressure sensor using micromachining is based on the book “Micromachining and Micromechatronics” written by Masayoshi Esashi (Baifukan, published on June 20, 1992). The process is wafer processing by photolithography and anisotropic etching. It is made up of. Etching includes dry anisotropic etching and wet anisotropic etching. In particular, in wet anisotropic etching, it is possible to form deep grooves and diaphragms of several hundred microns by using the fact that the etching rate of the (111) crystal plane is extremely slow compared to the etching rate of other crystal planes. As can be seen from a pressure sensor and JP-A-2-297445, it has been shown that a recording head for an ink jet printer using silicon can be manufactured by wet anisotropic etching.
[0004]
At present, IC cards are attracting attention as a representative auxiliary memory device for notebook personal computers. IC cards are small and light, and unlike HDDs and the like, there are no moving parts, so they are resistant to vibration and the like. Conventionally, silicon wafers used for silicon micromachines and IC card substrates have been thinned by mechanical polishing. In particular, silicon wafers used in silicon micromachines must be polished on both sides without any scratches, so both sides are polished twice and polished to remove scratches. It was manufactured using craftsmanship techniques, taking care not to increase the variation.
[0005]
[Problems to be solved by the invention]
However, conventionally, a silicon wafer used in silicon micromachining often uses a double-sided polished wafer because both sides are processed. However, if both surfaces are to be mirror-polished, the silicon wafer must be polished on both sides of the wafer without scratches, which requires a large number of man-hours and a low yield, and is very expensive. Therefore, when a silicon micromachine is manufactured using a silicon wafer having both surfaces polished by conventional polishing, it has been considered that the raw material cost of the product is high and it is difficult to apply it to consumer products.
[0006]
On the other hand, a silicon wafer used for an IC card LSI substrate needs to be very thin because an IC chip must be stored in a thin card container. Also, since silicon micromachines have many small and thin parts, they are often manufactured using thin silicon wafers. However, if a thin silicon wafer is to be manufactured by polishing, the yield drop due to breakage becomes severe and a very high cost is required. Therefore, silicon micromachines and IC card LSIs that use thin silicon wafers or silicon wafers that have been polished on both sides must use very expensive silicon wafers, and the market is small because they become high-cost devices. Application development to consumer products has been considered extremely difficult.
[0007]
Accordingly, an object of the present invention is to provide a manufacturing method for supplying a thin silicon wafer or a silicon wafer having both surfaces mirror-finished at a low cost.
[0008]
[Means for Solving the Problems]
The method for producing a silicon wafer according to the present invention provides a silicon wafer with a film used as an etching resistant mask material on an element forming surface, a film that protects only the element forming surface of the silicon wafer, and an etching resistant mask material. Etching-resistant mask material adhering to the side opposite to the element formation surface of the silicon wafer and the side surface of the wafer is removed by dipping in the solution. Next, the protective film is removed, immersed in a silicon etching solution, and melted to a desired thickness of the wafer and thinned. Finally, the etching resistant mask material is melted and manufactured.
[0009]
Also, a silicon wafer having both sides mirrored is manufactured by adding a step of etching and smoothing the surface opposite to the element formation side of the silicon wafer polished on only one side with an alkaline aqueous solution or a hydrofluoric acid aqueous solution. It is also a feature.
[0010]
The principle of the present invention will be briefly described below.
[0011]
First, an anti-etching mask film of a silicon etchant is applied to the surface of a silicon wafer that becomes an element formation surface. This etching-resistant mask material prevents the slight surface roughness of the element formation surface that occurs during wafer processing. A thin silicon wafer can be formed without protecting the element formation surface. However, since the crystal pits and scratches existing on the element formation surface cause etch pits and the possibility of lowering the yield in the subsequent IC manufacturing, the element formation surface is protected. Next, the etching resistant mask material formed around the back surface is removed. Further, after the silicon wafer is etched to a predetermined thickness by a silicon etching process using an alkaline aqueous solution, the protective film is removed to complete the manufacture of a thin silicon wafer.
[0012]
In particular, the present invention is characterized in that the element forming surface of a silicon wafer is protected and the wafer thickness is reduced by wet etching from the back surface. First, there is an effect that the element formation surface does not surface because the back surface is etched while protecting the element formation surface. The second feature is that the manufacturing process is configured only by chemical processing such as etching. In the prior art, polishing is used in the process of thinning the wafer, but in the case of polishing, it is difficult to polish the wafer uniformly, the in-plane distribution of the thickness becomes very bad, and the yield is increased due to breakage etc. Also had the disadvantage of being very bad. In the present invention, there is no damage because no mechanical processing such as polishing is performed.
[0013]
As described above, the present invention can realize mass production with high yield, high plate thickness accuracy, and low cost by manufacturing under optimum etching conditions without using any conventional polishing.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0015]
(Example 1)
FIG. 1 is a cross-sectional view for explaining a manufacturing process according to an embodiment of the present invention. FIG. 2 shows an example of the case where the etching
[0016]
First, as shown in FIG. 1A, a thermal oxide film to be an etching
[0017]
[Table 1]
[0018]
From Table 1, it can be seen that these alkaline etching solutions can be etched before and after etching without reducing the surface. An etching solution of 35 wt% potassium hydroxide aqueous solution is heated to 80 ° C. and etched until a predetermined wafer thickness is obtained, resulting in a shape as shown in FIG. Finally, as shown in FIG. 1G, in order to remove the etching-
[0019]
In these series of steps, since the
[0020]
Now, when a thin silicon wafer manufactured according to this embodiment is flowed as an IC manufacturing raw material, there is no damage to the wafer, no contamination is generated due to etching damage on the outer periphery, and the thin IC chip is manufactured with a high yield. I was able to. Of course, it was used for manufacturing pressure sensors, but no problem occurred.
[0021]
As described above, when the method for manufacturing a thin silicon wafer according to the present embodiment is used, a high yield can be realized at a lower cost than in the prior art.
[0022]
(Example 2)
FIG. 3 is a manufacturing process sectional view for explaining a second embodiment of the present invention. Example 2 will be described in detail with reference to FIG.
[0023]
First, as shown in FIG. 3A, a thermal oxide film to be an etching
[0024]
The
[0025]
Furthermore, by combining with the manufacturing method for reducing the thickness of the wafer shown in Example 1, a silicon wafer having a thin mirror surface on both sides can be manufactured at a very low cost.
[0026]
【The invention's effect】
The effects of the present invention are as follows.
[0027]
Using an inexpensive thick silicon wafer polished on one side as a raw material, it is possible to manufacture a large quantity of silicon wafers of any thickness and silicon wafers with mirrors on both sides at low cost and high yield.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a manufacturing process of a silicon wafer showing a first embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating the wraparound of the protective film to the back surface and side surface of the silicon wafer in FIG.
FIG. 3 is a sectional view of a silicon wafer manufacturing process showing a second embodiment of the present invention.
FIG. 4 is a diagram for explaining the transition of the immersion time and surface roughness of a silicon wafer in a mixed solution of hydrofluoric acid and nitric acid.
[Explanation of symbols]
DESCRIPTION OF
Claims (8)
シリコンウェハーに、耐エッチングマスク材として使用する膜を形成する第1工程と、
前記耐エッチングマスク材が被膜された前記シリコンウェハーの素子形成面側に保護膜を形成する第2工程と、
前記素子形成面以外に回り込んだ保護膜を除去する第3工程と、
耐エッチングマスク材の溶解液に浸漬させて、前記保護膜が形成されている以外の部分の耐エッチングマスク材を除去する第4工程と、
前記保護膜を除去する第5工程と、
シリコンエッチング液に浸漬させて、前記第4工程により耐エッチングマスク材が除去された面のシリコンウェハーを所望の板厚まで薄くする第6工程と、
前記シリコンウェハーの耐エッチングマスク材を溶解する第7工程と、
を有することを特徴とするシリコンウェハーの製造方法。In the silicon wafer manufacturing method,
A first step of forming a film to be used as an etching resistant mask material on a silicon wafer;
A second step of forming a protective film on the element forming surface side of the silicon wafer coated with the etching resistant mask material;
A third step of removing the protective film that has wrapped around other than the element formation surface;
A fourth step of immersing the substrate in a solution of an etching resistant mask material to remove the etching resistant mask material other than the portion where the protective film is formed;
A fifth step of removing the protective film;
A sixth step of immersing the silicon wafer in a silicon etchant to thin the silicon wafer on the surface from which the etching resistant mask material has been removed in the fourth step to a desired plate thickness;
A seventh step of dissolving the anti-etching mask material of the silicon wafer Ha,
A method for producing a silicon wafer, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09777697A JP3617248B2 (en) | 1997-04-15 | 1997-04-15 | Manufacturing method of silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09777697A JP3617248B2 (en) | 1997-04-15 | 1997-04-15 | Manufacturing method of silicon wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10289898A JPH10289898A (en) | 1998-10-27 |
JP3617248B2 true JP3617248B2 (en) | 2005-02-02 |
Family
ID=14201246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09777697A Expired - Fee Related JP3617248B2 (en) | 1997-04-15 | 1997-04-15 | Manufacturing method of silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3617248B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016072316A (en) * | 2014-09-29 | 2016-05-09 | 日立オートモティブシステムズ株式会社 | Semiconductor device manufacturing method |
-
1997
- 1997-04-15 JP JP09777697A patent/JP3617248B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10289898A (en) | 1998-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256105B2 (en) | Semiconductor substrate and thin processing method for semiconductor substrate | |
JP2001326206A (en) | Method for thinning semiconductor wafer and thin semiconductor wafer | |
JP2008311674A (en) | Duplication and transfer of micro structure and nano structure | |
CN109979798B (en) | Wet etching method for silicon carbide wafer | |
JPS62149132A (en) | Manufacture of mask for x-ray photolithography and structureobtained as the result of the manufacture | |
JPS63294556A (en) | Improvement in adhesiveness of photoresist material for substrate | |
TW308707B (en) | Manufacturing method of bonding SOI wafer | |
JP3617248B2 (en) | Manufacturing method of silicon wafer | |
TWI236058B (en) | Method of performing double side processes upon a wafer | |
US20070259509A1 (en) | Method of thinning a wafer | |
JPH11230707A (en) | Manufacture of microsensor device | |
EP2798667B1 (en) | Method for manufacturing a multilayer structure on a substrate | |
CN111137846B (en) | Preparation method of micron-level step height standard sample block | |
JP3798760B2 (en) | Method for forming semiconductor wafer | |
EP2798668B1 (en) | Method for manufacturing a multilayer structure on a substrate | |
JP2000099678A (en) | Ic card and its production | |
JPH04182911A (en) | Production of thin-magnetic film | |
JP2009010071A (en) | Method for polishing wafer | |
JP2004119674A (en) | Silicon anisotropic etching liquid and method for manufacturing semiconductor device using the same | |
JPH02237066A (en) | Manufacture of semiconductor device | |
TWI819208B (en) | Electrically conductive film | |
JP2006002201A (en) | Plating film-coated structural member, method for producing structural member coated with plating film and optical module | |
JPH06230561A (en) | Production of pellicle for lithography | |
JPH09162087A (en) | Production of laminated substrate | |
JPH02202023A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |