JP3615576B2 - Thin film wiring board - Google Patents

Thin film wiring board Download PDF

Info

Publication number
JP3615576B2
JP3615576B2 JP21984894A JP21984894A JP3615576B2 JP 3615576 B2 JP3615576 B2 JP 3615576B2 JP 21984894 A JP21984894 A JP 21984894A JP 21984894 A JP21984894 A JP 21984894A JP 3615576 B2 JP3615576 B2 JP 3615576B2
Authority
JP
Japan
Prior art keywords
layer
circuit wiring
thin film
nickel
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21984894A
Other languages
Japanese (ja)
Other versions
JPH0883964A (en
Inventor
孝昭 藤岡
和彦 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP21984894A priority Critical patent/JP3615576B2/en
Publication of JPH0883964A publication Critical patent/JPH0883964A/en
Application granted granted Critical
Publication of JP3615576B2 publication Critical patent/JP3615576B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明は、薄膜配線基板に関し、より詳細には回路配線が高密度の電気回路基板や半導体素子収納用パッケージ等に用いられる薄膜配線基板に関するものである。
【0002】
【従来技術】
従来、電気回路基板や半導体素子収納用パッケージ等における配線基板はその回路配線がMo−Mn 法等の厚膜形成技法によって形成されている。
【0003】
このMo−Mn 法は、タングステン(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属から成る金属粉末に有機溶剤、溶媒を添加し、ペースト状となした金属ペーストを生もしくは焼結セラミック体の外表面にスクリーン印刷法により回路配線としての所定パターンに印刷塗布し、次にこれを還元雰囲気中で焼成し、高融点金属とセラミック体とを焼結一体化させる方法である。
【0004】
しかしながら、このMo−Mn 法を用いて回路配線を形成した場合、回路配線は金属ペーストをスクリーン印刷することにより形成されることから回路配線の微細化が困難であり、回路配線の高密度化ができないという欠点を有していた。
【0005】
そこで上記欠点を解消するために回路配線を従来の厚膜形成技法により形成するのに替えて微細化が可能な薄膜形成技法を用いて形成した薄膜配線基板、即ち、絶縁基板上に窒化タンタル(TaN)やニッケル・クロム合金(NiCr)等から成る接着層と、ニッケル・クロム合金(NiCr)やチタン・タングステン合金(TiW) 、ニッケル(Ni)、パラジウム(Pd)等から成る中間層と、金(Au)から成る主導体層をイオンプレーティング法やスパッタリング法、蒸着法、メッキ法等の薄膜形成技法により順次積層し、しかる後、これらの層をフォトリソグラフィによって所定のパターンに形成し、回路配線となした薄膜配線基板が提案されている。
尚、前記薄膜配線基板において接着層は回路配線を絶縁基板に強固に接着させる作用を為し、また中間層は接着層と主導体層の相互拡散を抑制するとともに主導体層を接着層に強固に接着させる作用を為す。
【0006】
更に前記薄膜配線基板の主導体層はその厚みが薄いと回路配線の導通抵抗が大きくなってしまうため1.0 μm 以上の厚さ、好ましくは4.0 μm 以上の厚さに形成されている。
【0007】
【発明が解決しようとする課題】
しかしながら、この薄膜形成技法を用いて形成した薄膜配線基板は、主導体層を構成する金が半田(Pb−Sn) に吸収され易いこと、また半田(Pb−Sn) と反応して脆弱な金属間化合物を容易に形成してしまうこと等から回路配線に半導体素子やコンデンサ等の電子部品を半田を介し接合させ電気的に接続すると主導体層の金の厚みが2.0 μm 未満であると主導体層の一部が半田に吸収されて回路配線の導通抵抗が大きなものとなってしまい、また2.0 μm を越えると回路配線と電子部品との接続部に脆弱な金属間化合物が多量に形成され、電子部品の回路配線に対する接続の信頼性が低いものとなる欠点を有していた。
【0008】
【発明の目的】
本発明は上記欠点に鑑み案出されたものでその目的は回路配線を高密度とし、且つ回路配線に電子部品を強固に電気的接続させることができる薄膜配線基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、絶縁基板上に薄膜形成技法により接着層、中間層及び主導体層を順次積層した3層構造を有するとともに電子部品が半田を介して接合される回路配線を被着形成して成る薄膜配線基板であって、前記主導体層は厚さ4μm以上の金層であるとともに、前記回路配線の表面に厚さ0.4μm乃至5.0μmのニッケル層及び厚さ0.05μm乃至2.0μmの金層を順次被着させたことを特徴とするものである。
【0010】
また本発明は前記接着層を窒化タンタルもしくはニッケル・クロム合金で、中間層をニッケル・クロム合金、チタン・タングステン合金、ニッケル、パラジウム、チタンの少なくとも1種で、主導体層を金もしくは銅で形成することを特徴とするものである。
【0011】
【作用】
本発明の薄膜配線基板によれば、回路配線の表面に厚さ0.4 μm 乃至5.0 μm のニッケル層及び厚さ0.05μm 乃至2.0 μm の金層を順次被着させたことから回路配線に半導体素子やコンデンサ等の電子部品を半田を介し接合させ電気的に接続しても主導体層が半田に吸収され導通抵抗が大きくなることも、主導体層と電子部品との接続部に脆弱な金属間化合物が多量に形成されることもなく、その結果、回路配線の導通抵抗を低い値に維持したまま電子部品の回路配線に対する接続の信頼性を高いものとなすことが可能となる。
【0012】
また本発明の薄膜配線基板によれば、回路配線を薄膜形成技法により形成したことから回路配線の微細化が可能で、回路配線の高密度化が達成できる。
【0013】
【実施例】
次に本発明の薄膜配線基板を添付図面に基づき詳細に説明する。
図1は、本発明の薄膜配線基板の一実施例を示す断面図であり、1 は絶縁基板、2 は回路配線である。
【0014】
前記絶縁基板1 は酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス焼結体等から成り、絶縁基板1 が例えば酸化アルミニウム質焼結体から成る場合には、アルミナ、マグネシア、カルシア、シリカ等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法やカレンダーロール法等を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温(約1600℃)で焼成することによって製作される。
【0015】
また前記絶縁基板1 の上面には回路配線2 が薄膜形成技法によって被着形成されており、該回路配線2 は接着層3 と、中間層4 と、主導体層5 の3層構造を有している。
【0016】
前記回路配線2 を構成する接着層3 は窒化タンタル(TaN)やニッケル・クロム合金(NiCr)等から成り、蒸着法やイオンプレーティング法等の薄膜形成技法により絶縁基板1 上に被着される。
【0017】
尚、前記接着層3 は絶縁基板1 と回路配線2 との接着強度を上げる作用を為し、その厚みは100 オングストローム未満であると回路配線2 を絶縁基板1 に強固に接着させることが困難となる傾向にあり、また10000 オングストロームを越えると接着層3 を薄膜形成技法により被着させる際の内部応力によって絶縁基板1 と接着層3 との接着強度が低下する傾向にあることから100 乃至10000 オングストロームの範囲が良く、好適には300 乃至2000オングストロームの厚みに、最適には500 乃至1500オングストロームの厚みにしておくことが良い。
【0018】
また前記接着層3 の上面には中間層4 が被着されており、該中間層4 は接着層3 と主導体層5 との密着性を向上させるとともに接着層3 と主導体層5 との相互拡散を防止する作用を為す。
【0019】
前記中間層4 はニッケル・クロム合金(NiCr)やチタン・タングステン合金(TiW) 、ニッケル(Ni)、パラジウム(Pd)、チタン(Ti)等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技法により接着層3 の上面に被着される。
【0020】
尚、前記中間層4 はその厚みが500 オングストローム未満であると接着層3 と主導体層5 との密着性が低下するとともに接着層3 と主導体層5 との相互拡散を有効に防止することができない傾向にあり、また10000 オングストロームを越えると中間層4 を薄膜形成技法により被着させる際の内部応力によって接着層3 と中間層4 との接着強度が低下する傾向にあることから500 乃至10000 オングストロームの範囲が良く、好適には800 乃至5000オングストロームの厚みに、最適には1000乃至3000オングストロームの厚みにしておくことが良い。
【0021】
また前記中間層4 の上面には主導体層5 が蒸着法やイオンプレーティング法、スパッタリング法、メッキ法等の薄膜形成技法により被着されており、該主導体層5 は主として電気を通す通路として作用を為す。
【0022】
前記主導体層5は導通抵抗が極めて小さい金(Au)が使用され、その厚みは4μm以上の厚みとする。
【0023】
前記絶縁基体1上に形成された回路配線2 は、これを構成する接着層3 、中間層4 及び主導体層5 の各々が薄膜形成技法により形成されることから回路配線2 の微細化を可能とし、回路配線2 の高密度化が達成し得る。
【0024】
また前記絶縁基板1 上に薄膜形成技法によって形成された回路配線2 は更にその上面にニッケル層6 及び金層7 が順次被着されている。
【0025】
前記ニッケル層6 は回路配線2 に金層7 を強固に接着させるとともに回路配線2 に電子部品を半田を介して電気的に接続させる際、半田が回路配線2 の主導体層5 を吸収したり、半田と主導体層5 とで脆弱な金属間化合物が形成されるのを有効に防止する作用を為す。
【0026】
前記ニッケル層6 はその厚みが0.4 μm 未満であると回路配線2 と金層7 との接着強度が低下し、且つ回路配線2 に電子部品を半田を介して電気的に接続させる際、半田が回路配線2 の主導体層5 を吸収したり、半田と主導体層5 とで脆弱な金属間化合物が形成されたりし、また5.0 μm を越えると回路配線2 上にニッケル層6 を被着させる際の内部応力によって回路配線2 自体が絶縁基板1 より剥離してしまう。従って、前記ニッケル層6 はその厚みが0.4 μm 乃至5.0 μm の範囲に特定される。
【0027】
尚、前記ニッケル層6 は回路配線2 上に例えば、ニッケルメッキを施すことによって回路配線2 上に所定厚みに被着される。
【0028】
また前記ニッケル層 6の上面には金層7 が被着されており、該金層7 は回路配線2 へ電子部品を半田を介して接合させ電気的に接続させる際、その接合強度を強固とする作用を為し、ニッケル層6 の上面にメッキ法等を採用することによって所定厚みに被着される。
【0029】
前記金層7 はその厚みが0.05μm 未満であると回路配線2 に電子部品を半田を介して電気的に接続させる際、その接合強度が弱くなり、また2.0 μm を越えると金層7 と電子部品を接続する半田との間に脆弱な金属間化合物が多量に形成され電子部品の接続の信頼性が劣化してしまう。従って、前記金層7 はその厚みが0.05μm 乃至2.0 μm の範囲に特定される。
【0030】
かくして本発明の薄膜配線基板によれば、絶縁基板1 上の回路配線2 に半導体素子やコンデンサ等の電子部品を半田を介し接合すれば、各電子部品は回路配線2 を介して電気的に接続されることとなる。
【0031】
また上述した本発明の薄膜配線基板は、回路配線2 の一部領域の中間層4 、主導体層5 、ニッケル層6 及び金層7 を除去し、接着層3 のみとなすと、該領域における接着層3 はそれを構成する窒化タンタルやニクロムが有する高い電気抵抗値によって電子部品としての抵抗体として作用する。従って、回路配線2 に抵抗体を接続する場合には、電子部品としての抵抗体を別途準備する必要はなく、ただ単に回路配線2 の一部領域の中間層4 、主導体層5 、ニッケル層6 及び金層7 を除去し、接着層3 のみとなしておけばよい。この場合、抵抗体としての抵抗値は回路配線2 の中間層4 、主導体層5 、ニッケル層6 及び金層7 を除去する量、即ち、接着層3 のみの領域の大きさによって任意に設定される。
【0032】
【発明の効果】
本発明の薄膜配線基板によれば、回路配線の表面に厚さ0.4 μm 乃至5.0 μm のニッケル層及び厚さ0.05μm 乃至2.0 μm の金層を順次被着させたことから回路配線に半導体素子やコンデンサ等の電子部品を半田を介し接合させ電気的に接続しても主導体層が半田に吸収され導通抵抗が大きくなることも、主導体層と電子部品との接続部に脆弱な金属間化合物が多量に形成されることもなく、その結果、回路配線の導通抵抗を低い値に維持したまま電子部品の回路配線に対する接続の信頼性を高いものとなすことが可能となる。
【0033】
また本発明の薄膜配線基板によれば、回路配線を薄膜形成技法により形成したことから回路配線の微細化が可能で、回路配線の高密度化が達成できる。
【図面の簡単な説明】
【図1】本発明の薄膜配線基板の一実施例を示す断面図である。
【符号の説明】
1・・・・絶縁基板
2・・・・回路配線
3・・・・接着層
4・・・・中間層
5・・・・主導体層
6・・・・ニッケル層
7・・・・金層
[0001]
[Industrial application fields]
The present invention relates to a thin film wiring board, and more particularly to a thin film wiring board used for an electric circuit board having a high density of circuit wiring, a package for housing semiconductor elements, and the like.
[0002]
[Prior art]
Conventionally, wiring boards in electrical circuit boards, semiconductor element storage packages, and the like have been formed by thick film formation techniques such as the Mo-Mn method.
[0003]
In this Mo-Mn method, an organic solvent and a solvent are added to a metal powder composed of a refractory metal such as tungsten (W), molybdenum (Mo), manganese (Mn), etc. In this method, a predetermined pattern as circuit wiring is printed and applied to the outer surface of the sintered ceramic body by screen printing, and then fired in a reducing atmosphere to sinter and integrate the refractory metal and the ceramic body.
[0004]
However, when the circuit wiring is formed using this Mo-Mn method, the circuit wiring is formed by screen printing a metal paste, so that it is difficult to make the circuit wiring fine, and the circuit wiring has a high density. It had the disadvantage that it was not possible.
[0005]
Therefore, in order to eliminate the above-described drawbacks, tantalum nitride (on a thin film wiring substrate formed by using a thin film forming technique capable of miniaturization instead of forming a circuit wiring by a conventional thick film forming technique, that is, tantalum nitride ( An adhesive layer made of Ta 2 N) or nickel-chromium alloy (NiCr), and an intermediate layer made of nickel-chromium alloy (NiCr), titanium-tungsten alloy (TiW), nickel (Ni), palladium (Pd), etc. The main conductor layers made of gold (Au) are sequentially laminated by thin film formation techniques such as ion plating, sputtering, vapor deposition, and plating, and then these layers are formed into a predetermined pattern by photolithography. There has been proposed a thin-film wiring board that is a circuit wiring.
In the thin film wiring board, the adhesive layer functions to firmly bond the circuit wiring to the insulating substrate, and the intermediate layer suppresses mutual diffusion of the adhesive layer and the main conductor layer and firmly fixes the main conductor layer to the adhesive layer. It works to adhere to.
[0006]
Further, if the thickness of the main conductor layer of the thin film wiring substrate is small, the conduction resistance of the circuit wiring increases, so that the thickness is 1.0 μm or more, preferably 4.0 μm or more. .
[0007]
[Problems to be solved by the invention]
However, the thin-film wiring board formed using this thin-film formation technique is such that the gold constituting the main conductor layer is easily absorbed by the solder (Pb-Sn), and the metal that is brittle by reacting with the solder (Pb-Sn). When an electronic component such as a semiconductor element or a capacitor is joined to the circuit wiring via solder and electrically connected to the circuit wiring, the gold thickness of the main conductor layer is less than 2.0 μm. A part of the main conductor layer is absorbed by the solder, resulting in an increase in the conduction resistance of the circuit wiring, and if it exceeds 2.0 μm, a large amount of fragile intermetallic compound is present at the connection between the circuit wiring and the electronic component. In other words, the reliability of the connection of the electronic component to the circuit wiring is low.
[0008]
OBJECT OF THE INVENTION
The present invention has been devised in view of the above-described drawbacks, and an object thereof is to provide a thin film wiring board capable of providing high density circuit wiring and capable of firmly electrically connecting electronic components to the circuit wiring.
[0009]
[Means for Solving the Problems]
The present invention has a three-layer structure in which an adhesive layer, an intermediate layer, and a main conductor layer are sequentially laminated on an insulating substrate by a thin film formation technique, and is formed by depositing circuit wiring to which electronic components are joined via solder. A thin-film wiring board, wherein the main conductor layer is a gold layer having a thickness of 4 μm or more, a nickel layer having a thickness of 0.4 μm to 5.0 μm, and a gold layer having a thickness of 0.05 μm to 2.0 μm on the surface of the circuit wiring. Are sequentially deposited.
[0010]
In the present invention, the adhesive layer is made of tantalum nitride or a nickel / chromium alloy, the intermediate layer is made of at least one of nickel / chromium alloy, titanium / tungsten alloy, nickel, palladium, and titanium, and the main conductor layer is made of gold or copper. It is characterized by doing.
[0011]
[Action]
According to the thin film wiring board of the present invention, a nickel layer having a thickness of 0.4 μm to 5.0 μm and a gold layer having a thickness of 0.05 μm to 2.0 μm are sequentially deposited on the surface of the circuit wiring. Even if an electronic component such as a semiconductor element or capacitor is joined to the circuit wiring through solder and electrically connected, the main conductor layer is absorbed by the solder and the conduction resistance increases. As a result, it is possible to increase the reliability of connection of electronic components to circuit wiring while maintaining a low conductive resistance of the circuit wiring. It becomes.
[0012]
Further, according to the thin film wiring substrate of the present invention, since the circuit wiring is formed by a thin film forming technique, the circuit wiring can be miniaturized and the circuit wiring can be densified.
[0013]
【Example】
Next, the thin film wiring board of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a sectional view showing an embodiment of a thin film wiring board according to the present invention, wherein 1 is an insulating substrate, and 2 is a circuit wiring.
[0014]
The insulating substrate 1 is made of an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a glass ceramic sintered body, and the like. When it is composed of a knot, add a suitable organic solvent and solvent to the raw material powder such as alumina, magnesia, calcia, silica, etc. to make a slurry, and adopt the doctor blade method, calendar roll method, etc. A ceramic green sheet (ceramic green sheet) is formed by the above process, and then the ceramic green sheet is subjected to an appropriate punching process to obtain a predetermined shape and fired at a high temperature (about 1600 ° C.).
[0015]
A circuit wiring 2 is deposited on the upper surface of the insulating substrate 1 by a thin film formation technique, and the circuit wiring 2 has a three-layer structure of an adhesive layer 3, an intermediate layer 4, and a main conductor layer 5. ing.
[0016]
The adhesive layer 3 constituting the circuit wiring 2 is made of tantalum nitride (Ta 2 N), nickel-chromium alloy (NiCr) or the like, and is deposited on the insulating substrate 1 by a thin film formation technique such as vapor deposition or ion plating. Is done.
[0017]
The adhesive layer 3 acts to increase the adhesive strength between the insulating substrate 1 and the circuit wiring 2. If the thickness is less than 100 angstroms, it is difficult to firmly bond the circuit wiring 2 to the insulating substrate 1. If the adhesive layer 3 exceeds 10,000 angstroms, the adhesive strength between the insulating substrate 1 and the adhesive layer 3 tends to decrease due to internal stress when the adhesive layer 3 is applied by the thin film formation technique. The thickness is preferably in the range of 300 to 2000 angstroms, and most preferably in the range of 500 to 1500 angstroms.
[0018]
Further, an intermediate layer 4 is deposited on the upper surface of the adhesive layer 3, and the intermediate layer 4 improves the adhesion between the adhesive layer 3 and the main conductor layer 5 and between the adhesive layer 3 and the main conductor layer 5. It works to prevent mutual diffusion.
[0019]
The intermediate layer 4 is made of nickel / chromium alloy (NiCr), titanium / tungsten alloy (TiW), nickel (Ni), palladium (Pd), titanium (Ti) or the like, and includes vapor deposition, ion plating, sputtering, and the like. The thin film is deposited on the upper surface of the adhesive layer 3 by the following thin film formation technique.
[0020]
If the thickness of the intermediate layer 4 is less than 500 angstroms, the adhesion between the adhesive layer 3 and the main conductor layer 5 is reduced and the mutual diffusion between the adhesive layer 3 and the main conductor layer 5 is effectively prevented. When the thickness exceeds 10,000 angstroms, the adhesive strength between the adhesive layer 3 and the intermediate layer 4 tends to decrease due to internal stress when the intermediate layer 4 is applied by the thin film formation technique. The range of angstroms is good, preferably 800 to 5000 angstroms, and most preferably 1000 to 3000 angstroms.
[0021]
A main conductor layer 5 is deposited on the upper surface of the intermediate layer 4 by a thin film forming technique such as a vapor deposition method, an ion plating method, a sputtering method or a plating method. Act as.
[0022]
The main conductor layer 5 is made of gold (Au) having a very low conduction resistance and has a thickness of 4 μm or more.
[0023]
The circuit wiring 2 formed on the insulating substrate 1 can be miniaturized because each of the adhesive layer 3, the intermediate layer 4 and the main conductor layer 5 constituting the circuit wiring 2 is formed by a thin film forming technique. As a result, the circuit wiring 2 can be densified.
[0024]
The circuit wiring 2 formed on the insulating substrate 1 by a thin film forming technique is further provided with a nickel layer 6 and a gold layer 7 sequentially deposited on the upper surface thereof.
[0025]
The nickel layer 6 firmly adheres the gold layer 7 to the circuit wiring 2 and when the electronic component is electrically connected to the circuit wiring 2 via solder, the solder absorbs the main conductor layer 5 of the circuit wiring 2. The solder and the main conductor layer 5 effectively prevent the formation of a brittle intermetallic compound.
[0026]
When the nickel layer 6 has a thickness of less than 0.4 μm, the adhesive strength between the circuit wiring 2 and the gold layer 7 decreases, and when the electronic component is electrically connected to the circuit wiring 2 via solder, When the solder absorbs the main conductor layer 5 of the circuit wiring 2 or a brittle intermetallic compound is formed between the solder and the main conductor layer 5, and the thickness exceeds 5.0 μm, the nickel layer 6 is formed on the circuit wiring 2. The circuit wiring 2 itself is peeled off from the insulating substrate 1 due to internal stress when depositing. Therefore, the thickness of the nickel layer 6 is specified in the range of 0.4 μm to 5.0 μm.
[0027]
The nickel layer 6 is deposited on the circuit wiring 2 to a predetermined thickness by, for example, nickel plating.
[0028]
Further, a gold layer 7 is deposited on the upper surface of the nickel layer 6, and the gold layer 7 strengthens the bonding strength when an electronic component is bonded to the circuit wiring 2 via solder and electrically connected thereto. By applying a plating method or the like on the upper surface of the nickel layer 6, it is deposited to a predetermined thickness.
[0029]
When the thickness of the gold layer 7 is less than 0.05 μm, when the electronic component is electrically connected to the circuit wiring 2 via solder, the bonding strength is weak, and when the thickness exceeds 2.0 μm, the gold layer 7 7 and a solder for connecting the electronic component, a large amount of fragile intermetallic compound is formed, and the reliability of the connection of the electronic component is deteriorated. Therefore, the thickness of the gold layer 7 is specified in the range of 0.05 μm to 2.0 μm.
[0030]
Thus, according to the thin film wiring board of the present invention, when electronic components such as semiconductor elements and capacitors are joined to the circuit wiring 2 on the insulating substrate 1 via solder, each electronic component is electrically connected via the circuit wiring 2. Will be.
[0031]
In the thin film wiring board of the present invention described above, the intermediate layer 4, the main conductor layer 5, the nickel layer 6, and the gold layer 7 in a partial region of the circuit wiring 2 are removed to form only the adhesive layer 3. The adhesive layer 3 acts as a resistor as an electronic component due to the high electric resistance value of tantalum nitride or nichrome constituting the adhesive layer 3. Therefore, when a resistor is connected to the circuit wiring 2, it is not necessary to separately prepare a resistor as an electronic component, but merely an intermediate layer 4, a main conductor layer 5, a nickel layer in a partial region of the circuit wiring 2. 6 and the gold layer 7 may be removed to form only the adhesive layer 3. In this case, the resistance value as the resistor is arbitrarily set according to the amount of removal of the intermediate layer 4, the main conductor layer 5, the nickel layer 6 and the gold layer 7 of the circuit wiring 2, that is, the size of the region of only the adhesive layer 3. Is done.
[0032]
【The invention's effect】
According to the thin film wiring board of the present invention, a nickel layer having a thickness of 0.4 μm to 5.0 μm and a gold layer having a thickness of 0.05 μm to 2.0 μm are sequentially deposited on the surface of the circuit wiring. Even if an electronic component such as a semiconductor element or capacitor is joined to the circuit wiring through solder and electrically connected, the main conductor layer is absorbed by the solder and the conduction resistance increases. As a result, it is possible to increase the reliability of connection of electronic components to circuit wiring while maintaining a low conductive resistance of the circuit wiring. It becomes.
[0033]
Further, according to the thin film wiring substrate of the present invention, since the circuit wiring is formed by a thin film forming technique, the circuit wiring can be miniaturized and the circuit wiring can be densified.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of a thin film wiring board of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 2 ... Circuit wiring 3 ... Adhesive layer 4 ... Intermediate layer 5 ... Main conductor layer 6 ... Nickel layer 7 ... Gold layer

Claims (4)

絶縁基板上に薄膜形成技法により接着層、中間層及び主導体層を順次積層した3層構造を有するとともに電子部品が半田を介して接合される回路配線を被着形成して成る薄膜配線基板であって、前記主導体層は厚さ4μm以上の金層であるとともに、前記回路配線の表面に厚さ0.4μm乃至5.0μmのニッケル層及び厚さ0.05μm乃至2.0μmの金層を順次被着させたことを特徴とする薄膜配線基板。A thin-film wiring board having a three-layer structure in which an adhesive layer, an intermediate layer, and a main conductor layer are sequentially laminated on an insulating substrate by a thin-film forming technique, and a circuit wiring to which electronic components are joined via solder The main conductor layer is a gold layer having a thickness of 4 μm or more, a nickel layer having a thickness of 0.4 μm to 5.0 μm and a gold layer having a thickness of 0.05 μm to 2.0 μm on the surface of the circuit wiring. A thin film wiring board characterized by sequentially depositing layers. 前記接着層が窒化タンタルもしくはニッケル・クロム合金から成ることを特徴とする請求項1に記載の薄膜配線基板。2. The thin film wiring board according to claim 1, wherein the adhesive layer is made of tantalum nitride or nickel-chromium alloy. 前記中間層がニッケル・クロム合金、チタン・タングステン合金、ニッケル、パラジウム、チタンの少なくとも1種から成ることを特徴とする請求項1に記載の薄膜配線基板。2. The thin film wiring board according to claim 1, wherein the intermediate layer is made of at least one of nickel / chromium alloy, titanium / tungsten alloy, nickel, palladium, and titanium. 前記主導体層が金もしくは銅から成ることを特徴とする請求項1に記載の薄膜配線基板。2. The thin film wiring board according to claim 1, wherein the main conductor layer is made of gold or copper.
JP21984894A 1994-09-14 1994-09-14 Thin film wiring board Expired - Lifetime JP3615576B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21984894A JP3615576B2 (en) 1994-09-14 1994-09-14 Thin film wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21984894A JP3615576B2 (en) 1994-09-14 1994-09-14 Thin film wiring board

Publications (2)

Publication Number Publication Date
JPH0883964A JPH0883964A (en) 1996-03-26
JP3615576B2 true JP3615576B2 (en) 2005-02-02

Family

ID=16742014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21984894A Expired - Lifetime JP3615576B2 (en) 1994-09-14 1994-09-14 Thin film wiring board

Country Status (1)

Country Link
JP (1) JP3615576B2 (en)

Also Published As

Publication number Publication date
JPH0883964A (en) 1996-03-26

Similar Documents

Publication Publication Date Title
JPS63107087A (en) Hybrid integrated circuit board
JP3444826B2 (en) Array type multi-chip device and method of manufacturing the same
JPS62199043A (en) Thin film circuit and manufacture of the same
JP3615576B2 (en) Thin film wiring board
US5532031A (en) I/O pad adhesion layer for a ceramic substrate
JP3030463B2 (en) Thin film wiring board
JP3645595B2 (en) Thin film wiring board
JP2000277523A (en) Thin film wiring board and manufacture thereof
JP3085616B2 (en) Multilayer wiring board
JP2002185108A (en) Wiring board
JP2746798B2 (en) Wiring board
JPH05109925A (en) Thin-film wiring board
JP3677381B2 (en) Wiring board
JP3164751B2 (en) Multilayer thin film wiring board
JP2000133907A (en) Circuit board with capacitor element
JP2835258B2 (en) Wiring board
JPH04101489A (en) Thin film wiring substrate
JPH114054A (en) Wiring board
JPH05275608A (en) Semiconductor element housing package
JP2690631B2 (en) Manufacturing method of ceramic wiring board
JP2981904B2 (en) Manufacturing method of ceramic wiring board
JP3990577B2 (en) Multilayer wiring board
JPH0473994A (en) Ceramic wiring board
JP2000133906A (en) Circuit board with capacitor element
JPH08335777A (en) Multilayer thin film wiring board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

EXPY Cancellation because of completion of term