JP3615458B2 - 発熱物体の熱抵抗解析方法及び温度解析方法 - Google Patents
発熱物体の熱抵抗解析方法及び温度解析方法 Download PDFInfo
- Publication number
- JP3615458B2 JP3615458B2 JP2000106138A JP2000106138A JP3615458B2 JP 3615458 B2 JP3615458 B2 JP 3615458B2 JP 2000106138 A JP2000106138 A JP 2000106138A JP 2000106138 A JP2000106138 A JP 2000106138A JP 3615458 B2 JP3615458 B2 JP 3615458B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal resistance
- heating elements
- calculated
- heating
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004458 analytical method Methods 0.000 title claims description 52
- 238000010438 heat treatment Methods 0.000 title claims description 43
- 230000005672 electromagnetic field Effects 0.000 claims description 26
- 238000004364 calculation method Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000020169 heat generation Effects 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 5
- 230000000704 physical effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002076 thermal analysis method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000005290 field theory Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Bipolar Transistors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の発熱素子を有する物体内部の温度分布を解析する方法に係り、特に、半導体チップの内部構造の熱設計などに用いる温度解析方法に関する。
【０００２】
【従来の技術】
半導体デバイスおよび回路の特性を向上させるために、従来から各種半導体デバイスのシュミレ−ション技術が開発されてきた。近年、半導体デバイスの熱特性まで考慮にいれた設計が必要となっており、チップ内部の温度解析が必要不可欠になってきた。従来の複数の発熱素子を有する物体内部の温度解析方法としては、特開平６−１７６１１３号公報に記載のように、あらかじめ各発熱素子の発熱量を設定し、物体内部を複数の計算節点に分割し、１個の発熱素子が発熱したときの温度上昇分布を求め、次に、その温度上昇分布を用いて複数の発熱素子が同時に発熱した場合の温度分布を求めていた。
【０００３】
本発明では半導体デバイスとして、複数の発熱素子を有する物体の一例として、マルチ・フィンガー・トランジスタを考察する。各フィンガーで発生した熱によって、複数の発熱素子によってチップ内部の温度が上昇し、さらに、トランジスタの温度特性によって、トランジスタの消費電力、即ち、発熱量が変わるためである。
【０００４】
【発明が解決しようとする課題】
上記の従来技術を用いて、複数の発熱素子を有する物体内部の温度を解析する場合、得られた内部温度分布は特定の発熱量に対応するもので、一個、または、複数の発熱素子の発熱量に変化が生じた場合に、新たな計算が必要になるので、計算時間が長くかかり、計算費用が高くなるという問題があった。また、電子デバイス、回路技術者にとって、電磁界解析に比べて熱伝導解析がなじみの薄い分野であり、熱解析シュミレータの導入および使用の修得に多大な費用と時間のロスが生じる。
【０００５】
本発明は、前記のような問題点を解決するためになされたもので、複数の発熱素子を有する物体内部の温度を解析する場合に、まず、電磁界理論を用いて、複数の発熱素子を有する物体の熱等価回路を抽出し、さらに、回路理論を用いて、熱等価回路の電流−電圧特性を計算し、電流−電圧特性を発熱量−温度特性と見なして、異なった発熱量に対応する温度分布を求め、計算時間を大幅に短縮するような解析方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本発明に係る発熱物体の熱抵抗解析方法では、複数の発熱素子を含む半導体デバイスを計算対象とし、電子計算機を用いた熱伝導数値解析において、複数の発熱素子を含む物体に入出力ポートを設けて、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なし、前記マルチポート・ネットワークに関するパラメータとして、少なくとも、それぞれの素子の種類を記述するデ−タ、素子の種類に従った電気的な特性を記述するデ−タ、及び素子間の接続関係を記述するデ−タを入力し、かつ、前記発熱物体の誘電率の代わりに熱伝導率を代入し、前記物体の電気伝導率を零に設定し、電磁界シミュレータを用いて数値解析手法によりマクスウエルの電磁界方程式を解くことによりネットワークのインピーダンス・パラメータの計算を行い、前記計算されたインピーダンス・パラメータより以下の式で熱抵抗を算出することを特徴とする。
Ｒthｉｊ＝ω・Ｉｍ（Ｚｉｊ）
ここで、Ｒthｉｊは熱抵抗で、Ｚｉｊはインピーダンス・パラメータで、Ｉｍ
（Ｚｉｊ）はインピーダンス・パラメータの虚数部分で、ωは周波数である。
【０００７】
また、本発明に係る発熱物体の熱抵抗解析方法では、複数の発熱素子を含む半導体デバイスを計算対象とし、電子計算機を用いた熱伝導数値解析において、複数の発熱素子を含む物体に入出力ポートを設けて、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なし、前記マルチポート・ネットワークに関するパラメータとして、少なくとも、それぞれの素子の種類を記述するデ−タ、素子の種類に従った電気的な特性を記述するデ−タ、及び素子間の接続関係を記述するデ−タを入力し、かつ、前記発熱物体の電気伝導率の代わりに熱伝導率を代入し、前記物体の誘電率を零に設定し、電磁界シミュレータを用いて数値解析手法によりマクスウエルの電磁界方程式を解くことによりネットワークのインピーダンス・パラメータの計算を行い、前記計算されたインピーダンス・パラメータより以下の式で熱抵抗を算出することを特徴とする。
Ｒthｉｊ＝Ｒｅ（Ｚｉｊ）
ここで、Ｒthｉｊは熱抵抗で、Ｚｉｊはインピーダンス・パラメータで、Ｒｅ（Ｚｉｊ）はインピーダンス・パラメータの実数部分である。
【０００８】
また、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なす場合において、それぞれの発熱素子に異なった番号の入出力ポートを設けることを特徴とする。
【０００９】
また、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なす場合において、全ての発熱素子に同じ番号の入出力ポートを設けることを特徴とする。
【００１０】
さらに、発熱物体の温度解析方法として、上記で求めた発熱物体の温度解析方法を用いて算出した前記熱抵抗を、インピーダンス・パラメータとして回路シュミレータに入力し、前記回路シュミレータを用いて電流−電圧特性を計算することで、発熱量−温度特性を得ることによって、前記物体の温度分布を計算する特徴とする。
【００１１】
【発明の実施の形態】
電子デバイス、回路の設計に電磁界シュミレータおよび回路シュミレータが既に広く使われて、大きな成果が収められている。我々は電磁界解析と熱伝導解析との類似を考察し、電磁界シュミレータおよび回路シュミレータによる熱伝導解析を提案した。
【００１２】
静電界、電流界、および温度分布の対応関係を表１に示す。
【００１３】
【表１】
【００１４】
表１に示した対応関係により、熱抵抗と電気容量の類似
【００１５】
【数１】
【００１６】
または、熱抵抗と電気抵抗の類似が得られる。
【００１７】
【数２】
【００１８】
即ち、電気容量、または、電気抵抗を求めれば、簡単に熱抵抗を算出できる。ここで、Ｒｔｈは熱抵抗、Ｒは電気抵抗、Ｃは電気容量、σｔｈは熱伝導率、σは電気伝導率、εは誘電率である。
【００１９】
抽出された熱抵抗を用いて、熱等価回路を作成し、電気回路理論による熱等価回路の電流−電圧特性を計算し、電流−電圧特性を発熱量−温度特性と見なし、発熱物体の温度分布を求める。
【００２０】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２１】
（実施の形態１）
実施の形態１の計算対象となるＧａＡｓ基板１３上の２フィンガーＨＢＴの配列図および立体図をそれぞれ図１、２に示す。ＧａＡｓ基板１３の厚さは１００μｍで、ＧａＡｓ基板１３の表面に、発熱源に対応するエミッタ・フィンガー１４を設定し、エミッタ・フィンガー幅（フィンガー間隔）は２μｍで、フィンガー長は５０μｍで、ＧａＡｓ基板１３の裏面に周囲温度に対応する接地メタル１５を設定する。
【００２２】
また、図３に実施の形態１の解析フローチャートを示す。ステップ（１）では、時解析対象回路の構造、物性値、境界条件等のデータを入力する。その時、誘電率の代わりに、熱伝導率を代入、電気伝導率をゼロとする。次に、ステップ（２）として、さらに、２本のフィンガーにそれぞれ入出力ポート１、２を設置する。さらにステップ（３）として、図１に示した解析対象回路に関し、マクスウエルの電磁界方程式を解く。次にステップ（４）として、前記２ポート・ネットワークのインピーダンス・パラメータを計算する。マクスウエルの電磁界方程式を解くために、有限要素法、境界要素法、ＦＤＴＤ（Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ）法などの数値解析手法による電磁界シュミレータを用いる。
【００２３】
このようなインピーダンス・パラメータを計算するにあたって、まず、図１に示す解析対象回路に関するパラメータを入力する。このパラメータとして、少なくとも、それぞれの素子の種類を記述するデ−タ、素子の種類に従った電気的な特性を記述するデ−タ、及び素子間の接続関係を記述するデ−タを電磁界解析では用いる。熱解析においては、温度解析の計算に必要な物性パラメータとして、誘電率εの代わりにＧａＡｓの熱伝導率σｔｈ＝４６Ｗ／ｍＫを、電気伝導率にσ＝０Ｓ／ｍを代入する。
【００２４】
次にステップ（５）では、このようなデ−タを入力して計算されたインピーダンス・パラメータＺｉｊより以下の式で熱抵抗を算出する。
Ｒｔｈｉｊ＝ω・Ｉｍ（Ｚｉｊ） （ｉ，ｊ＝１，２）
ここで、Ｒｔｈ１１，Ｒｔｈ２２は各フィンガーの自己発熱抵抗で、Ｒｔｈ１２，Ｒｔｈ２１はフィンガー間の熱結合抵抗で、Ｉｍ（Ｚｉｊ）はインピーダンス・パラメータの虚数部分、ωは周波数である。最後に、ステップ（６）では、演算結果である熱抵抗マトリクスを出力する。
【００２５】
２本エミッタ・フィンガー間の間隔を変えて熱抵抗を計算し、得られた熱結合抵抗のフィンガー間隔の依存性を図４に示す。図４中の実線は本発明による電磁界解析から得られた熱抵抗、断線と白丸はそれぞれ熱解析と実測の結果である。図４に示すように、電磁界解析から得られた結果は熱解析、または、実測の結果とよく一致する。
【００２６】
本実施例では、インピーダンスの虚数部を用いて、熱抵抗を算出したが、実数部を用いて熱抵抗マトリックスを算出してもよい。この場合には、熱抵抗の計算に必要な物性パラメータとして、電気伝導率σの代わりにＧａＡｓの熱伝導率σｔｈ＝４６Ｗ／ｍＫを、誘電率εに零を代入し、こうして得られた熱抵抗に基づき下記の式で計算する。
Ｒｔｈｉｊ＝Ｒｅ（Ｚｉｊ）
ここで、Ｒｔｈｉｊは熱抵抗で、Ｚｉｊはインピーダンス・パラメータで、Ｒｅ（Ｚｉｊ）はインピーダンス・パラメータの実数部分である。
【００２７】
（実施の形態２）
実施の形態２の計算対象となるＧａＡｓ基板１３上の１２フィンガーＨＢＴの配列を図５に示す。図６に実施の形態２の解析フローチャートを示す。このＧａＡｓ基板１３の厚さは２００μｍで、基板の表面に、発熱源に対応する１２本のエミッタ・フィンガー１４を設置し、エミッタ・フィンガー幅は６μｍで、フィンガー長は６０μｍで、ＧａＡｓ基板の裏面に周囲温度に対応する接地メタルを設定する。
【００２８】
さらに、１２本のフィンガーに同じ入出力ポート１を設置して、図５に示した構造においてマクスウエルの電磁界方程式を解き、前記１ポート・ネットワークのインピーダンス・パラメータを計算する。マクスウエルの電磁界方程式を解くために、有限要素法、境界要素法、ＦＤＴＤ（Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ）法などの数値解析手法による電磁界シュミレータを用いる。実施例１と同様に、図５に関わる構造のパラメータを入力する。その際に、計算に必要な物性パラメータとして、誘電率の代わりにＧａＡｓの熱伝導率σｔｈ＝４６Ｗ／ｍＫを、電気伝導率にσ＝０ Ｓ／ｍを代入する。計算されたインピーダンス・パラメータＺより以下の式で熱抵抗を算出する。
Ｒｔｈ＝ω・Ｉｍ（Ｚ）
ここで、Ｉｍ（Ｚ）はインピーダンス・パラメータの虚数部分、ωは周波数である。
【００２９】
得られた熱抵抗は１２本フィンガーのそれぞれの自己発熱効果、およびフィンガー間の熱結合効果を反映するト−タル熱抵抗である。電磁界解析から得られたト−タル熱抵抗と実測結果の比較を図７にします。図７に示すように、計算結果は実測結果とよく一致する。前記実施の形態１，２において、電磁界解析によるインピーダンス・パラメータを計算して、熱抵抗を抽出したが、アドミタンス・パラメータ、または、Ｓパラメータを計算して、熱抵抗を抽出することも出来る。
【００３０】
（実施の形態３）
実施の形態３の計算対象となるＧａＡｓ基板上の１２フィンガーＨＢＴの配列を図８に示す。図９に、実施の形態３の解析フローチャートを示す。ステップ（５）までは、実施例１と同様である。ＧａＡｓ基板の厚さは２００μｍで、基板の表面に、発熱源に対応する１２本のエミッタ・フィンガー１４を設置し、エミッタ・フィンガー幅は６μｍで、フィンガー長は６０μｍで、ＧａＡｓ基板の裏面に周囲温度に対応する接地メタルを設定する。
【００３１】
さらに、１２本のフィンガーにそれぞれ入出力ポート１，２，．．．，１２を設置して、図８に示した構造においてマクスウエルの電磁界方程式を解き、前記１２ポート・ネットワークのインピーダンス・パラメータを計算する。マクスウエルの電磁界方程式を解くために、有限要素法、境界要素法、ＦＤＴＤ（Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ）法などの数値解析手法による電磁界シュミレータを用いる。その際に、計算に必要な物性パラメータとして、誘電率の代わりにＧａＡｓの熱伝導率σｔｈ＝４６Ｗ／ｍＫを、電気伝導率にσ＝０ Ｓ／ｍを代入する。計算されたインピーダンス・パラメータより以下の式で熱抵抗をマトリックス形式で算出する。
【００３２】
【数３】
【００３３】
フィンガー間隔が７０μｍ時の熱抵抗マトリクスは次の通りである。
【００３４】
【数４】
【００３５】
１２フィンガーＨＢＴの熱等価回路を図１０に示す。１２ポート・ブラックボックス素子１６の各入出力ポートに発熱源に相当する電流源１７を接続して、各ポートにおける電圧、即ち温度を計算する。電流源１７の他方はグランド１８に接続されている。図９のステップ（６）では、前記熱抵抗マトリクスをマルチポート・ブラックボックス素子のインピーダンス・パラメータとして回路シュミレータに入力し、電流−電圧特性を計算する。
【００３６】
マルチポート・ブラックボックス素子の各入出力ポートに発熱源に相当する電流源を接続して、各ポートにおける電圧、即ち温度を計算する。電流源の値を調節して、異なった発熱量に対応する温度分布を計算し、その結果を図１１に示す。上記マルチポートの電流−電圧特性計算は解析式によるもので、熱伝導解析のような微分方程式の数値解析に比べて、極めて短時間に行える。
【００３７】
尚、本実施例では１２ポート・フィンガーを用いた例を示したが、マルチポート・フィンガーを有するマルチポート・ブラックボックス素子として他の本数のフィンガーを有するものでも当然構わない。また実施の形態３において、マルチポート・ブラックボックス素子のインピーダンス・パラメータを用いて温度分布を求めたが、マルチポート・ブラックボックス素子のアドミタンス・パラメータ、または、Ｓパラメータを用いて、温度分布を求めることもできる。
【００３８】
【発明の効果】
以上説明したように、本発明は半導体デバイス、回路の設計に広く使われている電磁界解析、回路解析による熱等価回路の抽出および温度解析を提案し、本発明の方法によれば、複数の発熱素子を含む物体の熱等価回路の抽出および温度解析を迅速、かつ精度よく行うことができ、本発明は及び半導体デバイス、回路の開発に有効に利用できるなどの効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１の計算対象となる２フィンガーＨＢＴの配列図である。
【図２】本発明の実施形態１の計算対象となる２フィンガーＨＢＴの立体図である。
【図３】本発明の実施形態１の解析フローチャートである。
【図４】２フィンガーＨＢＴの熱結合抵抗のフィンガー間隔依存性を示す図である。
【図５】本発明の実施形態２の計算対象となる１２フィンガーＨＢＴの配列図である。
【図６】本発明の実施形態２の解析フローチャートである。
【図７】１２フィンガーＨＢＴのト−タル熱抵抗のフィンガー間隔の依存性を示す図である。
【図８】本発明の実施形態３の計算対象となる１２フィンガーＨＢＴの配列図である。
【図９】本発明の実施形態３の解析フローチャートである。
【図１０】本発明の実施形態３の計算対象となる１２フィンガーＨＢＴの熱等価回路図である。
【図１１】１２フィンガーＨＢＴの温度分布を示す図である。
【符号の説明】
１〜１２ 入出力ポート
１３ ＧａＡｓ基板
１４ エミッタフィンガー
１５ 接地メタル
１６ １２ポート・ブラックボックス素子
１７ 電流源
１８ グランド
【発明の属する技術分野】
本発明は、複数の発熱素子を有する物体内部の温度分布を解析する方法に係り、特に、半導体チップの内部構造の熱設計などに用いる温度解析方法に関する。
【０００２】
【従来の技術】
半導体デバイスおよび回路の特性を向上させるために、従来から各種半導体デバイスのシュミレ−ション技術が開発されてきた。近年、半導体デバイスの熱特性まで考慮にいれた設計が必要となっており、チップ内部の温度解析が必要不可欠になってきた。従来の複数の発熱素子を有する物体内部の温度解析方法としては、特開平６−１７６１１３号公報に記載のように、あらかじめ各発熱素子の発熱量を設定し、物体内部を複数の計算節点に分割し、１個の発熱素子が発熱したときの温度上昇分布を求め、次に、その温度上昇分布を用いて複数の発熱素子が同時に発熱した場合の温度分布を求めていた。
【０００３】
本発明では半導体デバイスとして、複数の発熱素子を有する物体の一例として、マルチ・フィンガー・トランジスタを考察する。各フィンガーで発生した熱によって、複数の発熱素子によってチップ内部の温度が上昇し、さらに、トランジスタの温度特性によって、トランジスタの消費電力、即ち、発熱量が変わるためである。
【０００４】
【発明が解決しようとする課題】
上記の従来技術を用いて、複数の発熱素子を有する物体内部の温度を解析する場合、得られた内部温度分布は特定の発熱量に対応するもので、一個、または、複数の発熱素子の発熱量に変化が生じた場合に、新たな計算が必要になるので、計算時間が長くかかり、計算費用が高くなるという問題があった。また、電子デバイス、回路技術者にとって、電磁界解析に比べて熱伝導解析がなじみの薄い分野であり、熱解析シュミレータの導入および使用の修得に多大な費用と時間のロスが生じる。
【０００５】
本発明は、前記のような問題点を解決するためになされたもので、複数の発熱素子を有する物体内部の温度を解析する場合に、まず、電磁界理論を用いて、複数の発熱素子を有する物体の熱等価回路を抽出し、さらに、回路理論を用いて、熱等価回路の電流−電圧特性を計算し、電流−電圧特性を発熱量−温度特性と見なして、異なった発熱量に対応する温度分布を求め、計算時間を大幅に短縮するような解析方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本発明に係る発熱物体の熱抵抗解析方法では、複数の発熱素子を含む半導体デバイスを計算対象とし、電子計算機を用いた熱伝導数値解析において、複数の発熱素子を含む物体に入出力ポートを設けて、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なし、前記マルチポート・ネットワークに関するパラメータとして、少なくとも、それぞれの素子の種類を記述するデ−タ、素子の種類に従った電気的な特性を記述するデ−タ、及び素子間の接続関係を記述するデ−タを入力し、かつ、前記発熱物体の誘電率の代わりに熱伝導率を代入し、前記物体の電気伝導率を零に設定し、電磁界シミュレータを用いて数値解析手法によりマクスウエルの電磁界方程式を解くことによりネットワークのインピーダンス・パラメータの計算を行い、前記計算されたインピーダンス・パラメータより以下の式で熱抵抗を算出することを特徴とする。
Ｒthｉｊ＝ω・Ｉｍ（Ｚｉｊ）
ここで、Ｒthｉｊは熱抵抗で、Ｚｉｊはインピーダンス・パラメータで、Ｉｍ
（Ｚｉｊ）はインピーダンス・パラメータの虚数部分で、ωは周波数である。
【０００７】
また、本発明に係る発熱物体の熱抵抗解析方法では、複数の発熱素子を含む半導体デバイスを計算対象とし、電子計算機を用いた熱伝導数値解析において、複数の発熱素子を含む物体に入出力ポートを設けて、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なし、前記マルチポート・ネットワークに関するパラメータとして、少なくとも、それぞれの素子の種類を記述するデ−タ、素子の種類に従った電気的な特性を記述するデ−タ、及び素子間の接続関係を記述するデ−タを入力し、かつ、前記発熱物体の電気伝導率の代わりに熱伝導率を代入し、前記物体の誘電率を零に設定し、電磁界シミュレータを用いて数値解析手法によりマクスウエルの電磁界方程式を解くことによりネットワークのインピーダンス・パラメータの計算を行い、前記計算されたインピーダンス・パラメータより以下の式で熱抵抗を算出することを特徴とする。
Ｒthｉｊ＝Ｒｅ（Ｚｉｊ）
ここで、Ｒthｉｊは熱抵抗で、Ｚｉｊはインピーダンス・パラメータで、Ｒｅ（Ｚｉｊ）はインピーダンス・パラメータの実数部分である。
【０００８】
また、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なす場合において、それぞれの発熱素子に異なった番号の入出力ポートを設けることを特徴とする。
【０００９】
また、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なす場合において、全ての発熱素子に同じ番号の入出力ポートを設けることを特徴とする。
【００１０】
さらに、発熱物体の温度解析方法として、上記で求めた発熱物体の温度解析方法を用いて算出した前記熱抵抗を、インピーダンス・パラメータとして回路シュミレータに入力し、前記回路シュミレータを用いて電流−電圧特性を計算することで、発熱量−温度特性を得ることによって、前記物体の温度分布を計算する特徴とする。
【００１１】
【発明の実施の形態】
電子デバイス、回路の設計に電磁界シュミレータおよび回路シュミレータが既に広く使われて、大きな成果が収められている。我々は電磁界解析と熱伝導解析との類似を考察し、電磁界シュミレータおよび回路シュミレータによる熱伝導解析を提案した。
【００１２】
静電界、電流界、および温度分布の対応関係を表１に示す。
【００１３】
【表１】
表１に示した対応関係により、熱抵抗と電気容量の類似
【００１５】
【数１】
または、熱抵抗と電気抵抗の類似が得られる。
【００１７】
【数２】
即ち、電気容量、または、電気抵抗を求めれば、簡単に熱抵抗を算出できる。ここで、Ｒｔｈは熱抵抗、Ｒは電気抵抗、Ｃは電気容量、σｔｈは熱伝導率、σは電気伝導率、εは誘電率である。
【００１９】
抽出された熱抵抗を用いて、熱等価回路を作成し、電気回路理論による熱等価回路の電流−電圧特性を計算し、電流−電圧特性を発熱量−温度特性と見なし、発熱物体の温度分布を求める。
【００２０】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２１】
（実施の形態１）
実施の形態１の計算対象となるＧａＡｓ基板１３上の２フィンガーＨＢＴの配列図および立体図をそれぞれ図１、２に示す。ＧａＡｓ基板１３の厚さは１００μｍで、ＧａＡｓ基板１３の表面に、発熱源に対応するエミッタ・フィンガー１４を設定し、エミッタ・フィンガー幅（フィンガー間隔）は２μｍで、フィンガー長は５０μｍで、ＧａＡｓ基板１３の裏面に周囲温度に対応する接地メタル１５を設定する。
【００２２】
また、図３に実施の形態１の解析フローチャートを示す。ステップ（１）では、時解析対象回路の構造、物性値、境界条件等のデータを入力する。その時、誘電率の代わりに、熱伝導率を代入、電気伝導率をゼロとする。次に、ステップ（２）として、さらに、２本のフィンガーにそれぞれ入出力ポート１、２を設置する。さらにステップ（３）として、図１に示した解析対象回路に関し、マクスウエルの電磁界方程式を解く。次にステップ（４）として、前記２ポート・ネットワークのインピーダンス・パラメータを計算する。マクスウエルの電磁界方程式を解くために、有限要素法、境界要素法、ＦＤＴＤ（Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ）法などの数値解析手法による電磁界シュミレータを用いる。
【００２３】
このようなインピーダンス・パラメータを計算するにあたって、まず、図１に示す解析対象回路に関するパラメータを入力する。このパラメータとして、少なくとも、それぞれの素子の種類を記述するデ−タ、素子の種類に従った電気的な特性を記述するデ−タ、及び素子間の接続関係を記述するデ−タを電磁界解析では用いる。熱解析においては、温度解析の計算に必要な物性パラメータとして、誘電率εの代わりにＧａＡｓの熱伝導率σｔｈ＝４６Ｗ／ｍＫを、電気伝導率にσ＝０Ｓ／ｍを代入する。
【００２４】
次にステップ（５）では、このようなデ−タを入力して計算されたインピーダンス・パラメータＺｉｊより以下の式で熱抵抗を算出する。
Ｒｔｈｉｊ＝ω・Ｉｍ（Ｚｉｊ） （ｉ，ｊ＝１，２）
ここで、Ｒｔｈ１１，Ｒｔｈ２２は各フィンガーの自己発熱抵抗で、Ｒｔｈ１２，Ｒｔｈ２１はフィンガー間の熱結合抵抗で、Ｉｍ（Ｚｉｊ）はインピーダンス・パラメータの虚数部分、ωは周波数である。最後に、ステップ（６）では、演算結果である熱抵抗マトリクスを出力する。
【００２５】
２本エミッタ・フィンガー間の間隔を変えて熱抵抗を計算し、得られた熱結合抵抗のフィンガー間隔の依存性を図４に示す。図４中の実線は本発明による電磁界解析から得られた熱抵抗、断線と白丸はそれぞれ熱解析と実測の結果である。図４に示すように、電磁界解析から得られた結果は熱解析、または、実測の結果とよく一致する。
【００２６】
本実施例では、インピーダンスの虚数部を用いて、熱抵抗を算出したが、実数部を用いて熱抵抗マトリックスを算出してもよい。この場合には、熱抵抗の計算に必要な物性パラメータとして、電気伝導率σの代わりにＧａＡｓの熱伝導率σｔｈ＝４６Ｗ／ｍＫを、誘電率εに零を代入し、こうして得られた熱抵抗に基づき下記の式で計算する。
Ｒｔｈｉｊ＝Ｒｅ（Ｚｉｊ）
ここで、Ｒｔｈｉｊは熱抵抗で、Ｚｉｊはインピーダンス・パラメータで、Ｒｅ（Ｚｉｊ）はインピーダンス・パラメータの実数部分である。
【００２７】
（実施の形態２）
実施の形態２の計算対象となるＧａＡｓ基板１３上の１２フィンガーＨＢＴの配列を図５に示す。図６に実施の形態２の解析フローチャートを示す。このＧａＡｓ基板１３の厚さは２００μｍで、基板の表面に、発熱源に対応する１２本のエミッタ・フィンガー１４を設置し、エミッタ・フィンガー幅は６μｍで、フィンガー長は６０μｍで、ＧａＡｓ基板の裏面に周囲温度に対応する接地メタルを設定する。
【００２８】
さらに、１２本のフィンガーに同じ入出力ポート１を設置して、図５に示した構造においてマクスウエルの電磁界方程式を解き、前記１ポート・ネットワークのインピーダンス・パラメータを計算する。マクスウエルの電磁界方程式を解くために、有限要素法、境界要素法、ＦＤＴＤ（Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ）法などの数値解析手法による電磁界シュミレータを用いる。実施例１と同様に、図５に関わる構造のパラメータを入力する。その際に、計算に必要な物性パラメータとして、誘電率の代わりにＧａＡｓの熱伝導率σｔｈ＝４６Ｗ／ｍＫを、電気伝導率にσ＝０ Ｓ／ｍを代入する。計算されたインピーダンス・パラメータＺより以下の式で熱抵抗を算出する。
Ｒｔｈ＝ω・Ｉｍ（Ｚ）
ここで、Ｉｍ（Ｚ）はインピーダンス・パラメータの虚数部分、ωは周波数である。
【００２９】
得られた熱抵抗は１２本フィンガーのそれぞれの自己発熱効果、およびフィンガー間の熱結合効果を反映するト−タル熱抵抗である。電磁界解析から得られたト−タル熱抵抗と実測結果の比較を図７にします。図７に示すように、計算結果は実測結果とよく一致する。前記実施の形態１，２において、電磁界解析によるインピーダンス・パラメータを計算して、熱抵抗を抽出したが、アドミタンス・パラメータ、または、Ｓパラメータを計算して、熱抵抗を抽出することも出来る。
【００３０】
（実施の形態３）
実施の形態３の計算対象となるＧａＡｓ基板上の１２フィンガーＨＢＴの配列を図８に示す。図９に、実施の形態３の解析フローチャートを示す。ステップ（５）までは、実施例１と同様である。ＧａＡｓ基板の厚さは２００μｍで、基板の表面に、発熱源に対応する１２本のエミッタ・フィンガー１４を設置し、エミッタ・フィンガー幅は６μｍで、フィンガー長は６０μｍで、ＧａＡｓ基板の裏面に周囲温度に対応する接地メタルを設定する。
【００３１】
さらに、１２本のフィンガーにそれぞれ入出力ポート１，２，．．．，１２を設置して、図８に示した構造においてマクスウエルの電磁界方程式を解き、前記１２ポート・ネットワークのインピーダンス・パラメータを計算する。マクスウエルの電磁界方程式を解くために、有限要素法、境界要素法、ＦＤＴＤ（Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ）法などの数値解析手法による電磁界シュミレータを用いる。その際に、計算に必要な物性パラメータとして、誘電率の代わりにＧａＡｓの熱伝導率σｔｈ＝４６Ｗ／ｍＫを、電気伝導率にσ＝０ Ｓ／ｍを代入する。計算されたインピーダンス・パラメータより以下の式で熱抵抗をマトリックス形式で算出する。
【００３２】
【数３】
フィンガー間隔が７０μｍ時の熱抵抗マトリクスは次の通りである。
【００３４】
【数４】
１２フィンガーＨＢＴの熱等価回路を図１０に示す。１２ポート・ブラックボックス素子１６の各入出力ポートに発熱源に相当する電流源１７を接続して、各ポートにおける電圧、即ち温度を計算する。電流源１７の他方はグランド１８に接続されている。図９のステップ（６）では、前記熱抵抗マトリクスをマルチポート・ブラックボックス素子のインピーダンス・パラメータとして回路シュミレータに入力し、電流−電圧特性を計算する。
【００３６】
マルチポート・ブラックボックス素子の各入出力ポートに発熱源に相当する電流源を接続して、各ポートにおける電圧、即ち温度を計算する。電流源の値を調節して、異なった発熱量に対応する温度分布を計算し、その結果を図１１に示す。上記マルチポートの電流−電圧特性計算は解析式によるもので、熱伝導解析のような微分方程式の数値解析に比べて、極めて短時間に行える。
【００３７】
尚、本実施例では１２ポート・フィンガーを用いた例を示したが、マルチポート・フィンガーを有するマルチポート・ブラックボックス素子として他の本数のフィンガーを有するものでも当然構わない。また実施の形態３において、マルチポート・ブラックボックス素子のインピーダンス・パラメータを用いて温度分布を求めたが、マルチポート・ブラックボックス素子のアドミタンス・パラメータ、または、Ｓパラメータを用いて、温度分布を求めることもできる。
【００３８】
【発明の効果】
以上説明したように、本発明は半導体デバイス、回路の設計に広く使われている電磁界解析、回路解析による熱等価回路の抽出および温度解析を提案し、本発明の方法によれば、複数の発熱素子を含む物体の熱等価回路の抽出および温度解析を迅速、かつ精度よく行うことができ、本発明は及び半導体デバイス、回路の開発に有効に利用できるなどの効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１の計算対象となる２フィンガーＨＢＴの配列図である。
【図２】本発明の実施形態１の計算対象となる２フィンガーＨＢＴの立体図である。
【図３】本発明の実施形態１の解析フローチャートである。
【図４】２フィンガーＨＢＴの熱結合抵抗のフィンガー間隔依存性を示す図である。
【図５】本発明の実施形態２の計算対象となる１２フィンガーＨＢＴの配列図である。
【図６】本発明の実施形態２の解析フローチャートである。
【図７】１２フィンガーＨＢＴのト−タル熱抵抗のフィンガー間隔の依存性を示す図である。
【図８】本発明の実施形態３の計算対象となる１２フィンガーＨＢＴの配列図である。
【図９】本発明の実施形態３の解析フローチャートである。
【図１０】本発明の実施形態３の計算対象となる１２フィンガーＨＢＴの熱等価回路図である。
【図１１】１２フィンガーＨＢＴの温度分布を示す図である。
【符号の説明】
１〜１２ 入出力ポート
１３ ＧａＡｓ基板
１４ エミッタフィンガー
１５ 接地メタル
１６ １２ポート・ブラックボックス素子
１７ 電流源
１８ グランド
Claims (5)
- 複数の発熱素子を含む半導体デバイスを計算対象とし、電子計算機を用いた熱伝導数値解析において、
複数の発熱素子を含む物体に入出力ポートを設けて、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なし、
前記マルチポート・ネットワークに関するパラメータとして、少なくとも、それぞれの素子の種類を記述するデ−タ、素子の種類に従った電気的な特性を記述するデ−タ、及び素子間の接続関係を記述するデ−タを入力し、かつ、前記発熱物体の誘電率の代わりに熱伝導率を代入し、前記物体の電気伝導率を零に設定し、
電磁界シミュレータを用いて数値解析手法によりマクスウエルの電磁界方程式を解くことによりネットワークのインピーダンス・パラメータの計算を行い、
前記計算されたインピーダンス・パラメータより以下の式で熱抵抗を算出することを特徴とする発熱物体の熱抵抗解析方法。
Ｒthｉｊ＝ω・Ｉｍ（Ｚｉｊ）
ここで、Ｒthｉｊは熱抵抗で、Ｚｉｊはインピーダンス・パラメータで、Ｉｍ（Ｚｉｊ）はインピーダンス・パラメータの虚数部分で、ωは周波数である。 - 複数の発熱素子を含む半導体デバイスを計算対象とし、電子計算機を用いた熱伝導数値解析において、
複数の発熱素子を含む物体に入出力ポートを設けて、前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なし、
前記マルチポート・ネットワークに関するパラメータとして、少なくとも、それぞれの素子の種類を記述するデ−タ、素子の種類に従った電気的な特性を記述するデ−タ、及び素子間の接続関係を記述するデ−タを入力し、かつ、前記発熱物体の電気伝導率の代わりに熱伝導率を代入し、前記物体の誘電率を零に設定し、
電磁界シミュレータを用いて数値解析手法によりマクスウエルの電磁界方程式を解くことによりネットワークのインピーダンス・パラメータの計算を行い、
前記計算されたインピーダンス・パラメータより以下の式で熱抵抗を算出することを特徴とする発熱物体の熱抵抗解析方法。
Ｒthｉｊ＝Ｒｅ（Ｚｉｊ）
ここで、Ｒthｉｊは熱抵抗で、Ｚｉｊはインピーダンス・パラメータで、Ｒｅ（Ｚｉｊ）はインピーダンス・パラメータの実数部分である。 - 前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なす場合において、それぞれの発熱素子に異なった番号の入出力ポートを設けることを特徴とする請求項１又は２に記載の発熱物体の熱抵抗解析方法。
- 前記複数の発熱素子を含む物体をマルチポート・ネットワークと見なす場合において、全ての発熱素子に同じ番号の入出力ポートを設けることを特徴とする請求項１又は２に記載の発熱物体の熱抵抗解析方法。
- 請求項１乃至４のいずれかに記載の発熱物体の温度解析方法を用いて算出した前記熱抵抗を、インピーダンス・パラメータとして回路シュミレータに入力し、前記回路シュミレータを用いて電流−電圧特性を計算することで、発熱量−温度特性を得ることによって、前記物体の温度分布を計算する特徴とする発熱物体の温度解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106138A JP3615458B2 (ja) | 2000-04-07 | 2000-04-07 | 発熱物体の熱抵抗解析方法及び温度解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106138A JP3615458B2 (ja) | 2000-04-07 | 2000-04-07 | 発熱物体の熱抵抗解析方法及び温度解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291723A JP2001291723A (ja) | 2001-10-19 |
| JP3615458B2 true JP3615458B2 (ja) | 2005-02-02 |
Family
ID=18619366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000106138A Expired - Fee Related JP3615458B2 (ja) | 2000-04-07 | 2000-04-07 | 発熱物体の熱抵抗解析方法及び温度解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615458B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008075611A1 (ja) | 2006-12-19 | 2008-06-26 | Nec Corporation | 回路シミュレータ、回路シミュレーション方法およびプログラム |
| US9555560B2 (en) | 2012-09-04 | 2017-01-31 | Sharp Kabushiki Kaisha | Temperature control sequence determination device, molding device, recording medium, and temperature control sequence determination method |
| KR101980106B1 (ko) * | 2017-10-25 | 2019-05-20 | 주식회사 경신 | 정션박스의 열 해석 장치 및 방법, 컴퓨터 프로그램 |
| KR20220149221A (ko) * | 2021-04-30 | 2022-11-08 | 삼성전자주식회사 | 전자 장치에서 가상 센서를 구현하는 방법 및 장치 |
-
2000
- 2000-04-07 JP JP2000106138A patent/JP3615458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001291723A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zheng et al. | CAD-oriented equivalent-circuit modeling of on-chip interconnects on lossy silicon substrate | |
| Lu et al. | Electrical-thermal co-simulation for analysis of high-power RF/microwave components | |
| Teng et al. | iTEM: A temperature-dependent electromigration reliability diagnosis tool | |
| McAndrew | Practical modeling for circuit simulation | |
| Ferranti et al. | Physics-based passivity-preserving parameterized model order reduction for PEEC circuit analysis | |
| Wang et al. | Generalized Kirchoff's current and voltage law formulation for coupled circuit-electromagnetic simulation with surface integral equations | |
| US7353471B1 (en) | Method and apparatus for using full-chip thermal analysis of semiconductor chip designs to compute thermal conductance | |
| Chinea et al. | Delay-based macromodeling of long interconnects from frequency-domain terminal responses | |
| CN103942354B (zh) | 一种基于仿真技术的半导体器件电迁移失效测试方法 | |
| JP3615458B2 (ja) | 発熱物体の熱抵抗解析方法及び温度解析方法 | |
| Walkey et al. | Modeling thermal resistance in trench-isolated bipolar technologies including trench heat flow | |
| Codecasa et al. | Accurate and efficient algorithm for computing structure functions from the spatial distribution of thermal properties in electronic devices | |
| Xu et al. | Parasitics extraction, wideband modeling and sensitivity analysis of through-strata-via (TSV) in 3D integration/packaging | |
| Kumashiro et al. | Asymptotic waveform evaluation for transient analysis of 3-D interconnect structures | |
| Xie et al. | System-level thermal modeling using nonconformal domain decomposition and model-order reduction | |
| d'Alessandro et al. | Time domain dynamic electrothermal macromodeling for thermally aware integrated system design | |
| CN114254483A (zh) | 一种半导体器件的电学和热学行为模拟方法 | |
| Paul et al. | Broadband modeling of high-frequency microwave devices | |
| Zhang et al. | Novel time domain integral equation method hybridized with the macromodels of circuits | |
| Jiao et al. | A fast frequency-domain eigenvalue-based approach to full-wave modeling of large-scale three-dimensional on-chip interconnect structures | |
| Ngo et al. | Subgrid-based equivalent circuit for transient thermal analysis using latency insertion method | |
| Yuan et al. | Computer-aided analysis of on-chip interconnects near semiconductor substrate for high-speed VLSI | |
| Goren et al. | Modeling methodology for on-chip coplanar transmission lines over the lossy silicon substrate | |
| Dunga | A scalable MOS device substrate resistance model for RF and microwave circuit simulation | |
| Sommet et al. | Model order reduction of linear and nonlinear 3D thermal finite‐element description of microwave devices for circuit analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041029 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |