JP3614247B2 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP3614247B2
JP3614247B2 JP13815296A JP13815296A JP3614247B2 JP 3614247 B2 JP3614247 B2 JP 3614247B2 JP 13815296 A JP13815296 A JP 13815296A JP 13815296 A JP13815296 A JP 13815296A JP 3614247 B2 JP3614247 B2 JP 3614247B2
Authority
JP
Japan
Prior art keywords
layer
partition
display panel
insulator layer
plasma display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13815296A
Other languages
Japanese (ja)
Other versions
JPH09320475A (en
Inventor
章 渡海
文博 並木
治 豊田
忠義 小坂
圭一 別井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13815296A priority Critical patent/JP3614247B2/en
Publication of JPH09320475A publication Critical patent/JPH09320475A/en
Application granted granted Critical
Publication of JP3614247B2 publication Critical patent/JP3614247B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、PDP(Plasma Display Panel:プラズマディスプレイパネル)に関し、特に高精細のPDPに好適である。
【0002】
面放電形式のAC型PDPは、高速のカラー表示が可能で長寿命であることから、ハイビジョン用の表示デバイスとして注目されている。PDPの用途を拡げる上で、高精細化に適した構造の開発は重要である。
【0003】
【従来の技術】
PDPは、一対の基板(通常はガラス板)を微小間隙を設けて対向配置し、周囲を封止することによって内部に放電空間を形成した自己発光型の表示パネルである。
【0004】
マトリクス表示方式のPDPは、表示領域内に高さが100〜200μm程度の隔壁を有している。例えば、カラー表示用の面放電型PDPには、平面視直線状の隔壁が表示のライン方向に沿って等間隔に設けられている。配列間隔は、例えば21インチサイズの場合で約200μmである。
【0005】
隔壁によって放電空間が仕切られ、セル間の放電結合が防止される。また、隔壁は放電空間の間隙寸法を規定するスペーサでもある。一方の基板のみに隔壁を設けた場合は、隔壁と他方の基板上の構成要素(例えば誘電体層)とが当接し、両方の基板に隔壁を設けた場合には一方側及び他方側の隔壁どうしが当接する。
【0006】
このような隔壁は低融点ガラスからなり、次の手順で形成される。
▲1▼:基板上にガラスペーストを所定のパターンに印刷する。又はベタ膜状に印刷してサンドブラストによりパターニングする。
【0007】
▲2▼:▲1▼で得られた所定厚さ(高さ)のガラスペースト層を焼成する。
【0008】
【発明が解決しようとする課題】
隔壁の高さは均一であるのが望ましい。しかし、実際には、焼成段階で収縮の不均一に起因して隔壁上面が起伏面になる。特に隔壁の端部は他の部分と比べて大きく盛り上がる。これは、隔壁の下部が支持面と密着した状態で上部が平面視における中央側へ引き寄せられるからである。このような端部の盛り上がりは、平面視形状が直線状の隔壁で顕著である。また、サンドブラストでパターニングを行う場合には、端縁においてアンダーカットが進み、下部がえぐり取られる。このため、焼成時に隔壁の端部が反り上がる。具体的には、端縁の近辺の数十μm程度の範囲の部分が反り、隔壁が局部的に10%程度高くなる。セル構造が微細になるほどアンダーカットが深くなり、反り上がる範囲が拡がって隔壁の高低差が増大する。
【0009】
従来では、基板どうしを重ね合わせたときに隔壁の上面とその対向面との間に空隙が生じることから、表示領域のうちの隔壁の端部に近い部分で放電空間の仕切りが不十分となり、そのために不必要に放電が拡がって表示が乱れる場合があるという問題があった。この問題を解決する手法として、隔壁の上面を研磨して平坦化する技術が知られている。隔壁の幅が比較的に大きい場合には、研磨時に多少は欠けたとしても幅方向に貫通する空隙が生じることは稀である。しかし、高精細化のために隔壁の幅を縮小すると、研磨による隔壁の損傷が無視できなくなる。
【0010】
本発明は、セル間の放電結合による乱れのない高精細表示を実現することを目的としている。
【0011】
【課題を解決するための手段】
隔壁と当接する誘電体層や他の隔壁などの絶縁体層のうち、隔壁の端部と対向する部分の厚さを他の部分より小さくする。これにより、隔壁と絶縁体層とが密接し、放電の結合が防止される。
【0012】
絶縁体層が電極を被覆する構造では、絶縁体層を薄くすることによって放電が生じ易くなる。面放電形式の場合には、隣接する電極どうしの間隔を拡げることによって不要の放電を防止することができる。絶縁体層が薄い領域については高γ物質である酸化マグネシウムによる表面被覆を行わないようにしてもよい。後者の手法は対向放電形式の場合にも有効である。
【0013】
請求項1の発明のPDPは、表示領域の内外に跨がる隔壁を有した第1基板と、前記隔壁の形成領域より広い領域に拡がる絶縁体層を有した第2基板とを、前記隔壁と前記絶縁体層とが当接するように重ね合わせた構造のプラズマディスプレイパネルであって、前記絶縁体層のうちの前記隔壁の端部と対向する部分の厚さが、前記表示領域の内側の部分の厚さよりも小さいという特徴を有する。
【0014】
請求項2の発明のPDPにおいては、前記絶縁体層が、厚さの一様な第1層と、端縁部分の厚さが他の部分より小さい第2層とを含む複層構造体である。
請求項3の発明のPDPにおいては、前記第2層が、平面視形状が実質的に同一であって形成位置が互いに異なる下層部と上層部とからなる。
【0015】
請求項4の発明のPDPにおいては、前記第2基板の上に、前記表示領域の内外に跨がって延びる電極対と、前記絶縁体層とが順に形成されており、前記電極対のうち、前記絶縁体層の厚さの小さい範囲内の部分における電極間隙が、前記表示領域の内側の部分における電極間隙よりも大きい。
【0016】
請求項5の発明のPDPにおいては、前記第2基板の上に、前記表示領域の内外に跨がって延びる電極と、前記絶縁体層とが順に形成されており、前記絶縁体層のうちの厚さの小さい範囲を除いた部分における表層が酸化マグネシウムからなる。
【0017】
【発明の実施の形態】
図1は本発明に係るPDP1の内部構造を示す斜視図、図2はPDP1の隔壁の配置パターンを示す平面図である。
【0018】
PDP1は、AC駆動形式の面放電型PDPである。前面側のガラス基板11の内面に、マトリクス表示のラインL毎に一対のサステイン電極X,Yが配列されている。サステイン電極X,Yは、それぞれが透明導電膜41と金属膜42とからなり、絶縁体層16で被覆されている。絶縁体層16は、AC駆動のための誘電体層17とその表面に蒸着された酸化マグネシウム(MgO)18とからなる。
【0019】
一方、背面側のガラス基板21の内面には、下地層22、アドレス電極A、絶縁層24、隔壁29、及び3色(R,G,B)の蛍光体層28R,28G,28Bが設けられている。各隔壁29の平面視形状は巨視的には直線状である。これらの隔壁29によって放電空間30がマトリクス表示のライン方向にサブピクセル毎に区画され、且つ放電空間30の間隙寸法が一定値に規定されている。表示の1ピクセル(画素)は、ライン方向に並ぶ3つのサブピクセルからなる。PDP1では、隔壁29の配置パターンがいわゆるストライプパターンであることから、放電空間30の内の各列に対応した部分は、全てのラインLに跨がって列方向に連続している。各列内のサブピクセルの発光色は同一である。
【0020】
図2のように、ガラス基板11,21を接合する枠状の封止材31の内側の領域のうち、サステイン電極X,Yとアドレス電極Aとが交差する範囲の領域が表示領域E1である。封止材31と表示領域E1との間には数mm幅の非発光領域E2が設けられている。隔壁29はアドレス電極Aと平行に配置され、表示領域E1の外側に若干延長されている。すなわち、列方向(隔壁29の延長方向)において、隔壁29が配列された隔壁形成領域E29は表示領域E1より広い。
【0021】
図3は誘電体層17の層構造を示す要部断面図、図4は誘電体層17の平面視構造の模式図である。
誘電体層17は、金属膜42との反応を抑えた組成の低融点ガラスからなる第1層171と、表面の平坦化に適した軟化点の低い組成の低融点ガラスからなる第2層172とで構成されている。PDP1においては、第2層172は、平面視形状(形成面積)が互いに等しい下層172Aと上層172Bとからなる。すなわち、誘電体層17は合計3つの層からなる。各層の厚さは互いにほぼ等しく、10μm程度である。これらの各層は、スクリーン印刷法又はラミネート法によりガラス基板11上にガラスペーストを設けて焼成することによって形成することができる。
【0022】
列方向において、第1層171は表示領域E1からガラス基板11の端縁の近傍まで一様に拡がっている。第2層172も隔壁形成領域E29の外側まで拡がっている。ただし、下層172A及び上層172Bは、互いに形成位置が列方向にずれている。このため、第2層172における列方向の端縁部分の厚さは他の部分よりも小さい。表示領域E1では下層172Aと上層172Bとが重なっており、第2層172の厚さは約20μmである。これに対して、端縁部分では第2層172の厚さは約10μmである。図4中の斜線は、第2層172のうちの薄い部分を示している。この薄い部分は、隔壁29の端部291と対向する。
【0023】
このように誘電体層17における隔壁29の端部291と対向する部分を、表示領域E1内の部分よりも薄くすることにより、放電の結合を防止することができる。つまり、図3によく示されるように、隔壁29の端部291は局部的に高くなっている(図示の例は隔壁形成にサンドブラストを用いた場合のアンダカットに起因して焼成時に端部が反り上がったものである)。誘電体層17の厚さが一様であると、表示領域E1内で誘電体層17と隔壁29との間に空隙が生じ、放電空間30の区画が不十分になる。そこで、隔壁29の局部的な突出に対応するいわゆる逃げを誘電体層17に設けることにより、誘電体層17と隔壁29との当接を適正化することができる。ここで、隔壁29の端部291とは、顕著な隆起が見られる端縁付近の部分であり、その長さdは数十μm程度である。したがって、逃げの長さは100μm程度で十分である。なお、誘電体層17の表面はMgO膜18で被覆されるが、MgO18は薄膜であって隔壁29との当接により部分的に破れ、実質的には隔壁29と誘電体層17とが直接に当接する。
【0024】
上述の逃げの形成の変形例として、第2層172を単層構造とし、隔壁29の端部291より内側のみに形成する形態がある。ただし、第2層172の組成が第1層171の組成と異なるので、第2層172の端縁付近が焼成時に盛り上がるおそれがある。図3及び図4の例のように、同一の材質の下層172Aと上層172Bとを互いにずらすことによって逃げを形成すれば、上層172Bのうちの下層172Bと重なる部分の端縁が焼成時になだらかに拡がるので、盛り上がりは生じない。
【0025】
下層172A及び上層172Bの形成には同一のスクリーンマスクを用いることができる。また、第2層172を隔壁形成領域E29と同じか広い範囲に設けることにより、第2層172を2層構造とした場合において、隔壁29の長さを最小限に抑えて製造時の放電空間30の排気を容易にすることができる。第2層172を隔壁形成領域E29より狭くすると、下層172Aと上層172Bとのずれの分だけ隔壁29を余分に長くする必要があり、非表示領域E2の通気性が損なわれる。
【0026】
図5は第2実施形態に係るPDP2の構成の模式図である。図5(A)は平面図、図5(B)は図5(A)中の破線で囲まれた部分bの拡大図、図5(C)は図5(B)のc−c矢視断面図である。図5において図1〜図4のPDP1と同一機能を有する構成要素には形状及び配置の差異に係わらず同一の符合を付してある。
【0027】
PDP2も面放電型である。前面側のガラス基板11の内面には、電極対12を構成するサステイン電極X,Y、第1層171、第2層172を構成する下層172A及び上層172B、MgO膜18が順に形成されている。背面側のガラス基板21の内面には、アドレス電極A、隔壁29B、蛍光体層28が順に形成されている。
【0028】
隔壁29Bは、表示領域E1をセル毎に区画する格子状に形成されている。隔壁パターンがメッシュパターンであることから、下層172A及び上層172Bは、第2層172のうちの隔壁29sの端部291sと対向する部分を薄くするため、列方向及びライン方向に互いにずれた位置にそれぞれ形成されている。図5(A)中の斜線は、第2層172のうちの薄い部分を示している。
【0029】
サステイン電極X,Yを被覆する誘電体層17を部分的に薄くすると、その薄い部分で面放電が生じ易くなる。そこで、PDP2では、図5(B)のように、封止材31の内側で誘電体層17の薄い領域におけるサステイン電極間隙g’が、表示領域E1内の面放電ギャップgの寸法より大きい値とされている。すなわち、幅の広い透明導電膜41は、下層172Aと上層172Bとが重なる範囲の外側には導出されず、透明導電膜41の面放電ギャップgから遠い側に配置された幅の狭い金属膜42のみがガラス基板11の端縁部まで導出されている。加えて、PDP2ではMgO膜18が誘電体層17の薄い領域を避けて設けられている。MgO膜18の形状は蒸着時にマスキングを行うことにより任意に選定できる。MgO膜18の無い領域では2次電子放出率が低く放電が起こりにくい。サステイン電極間隙g’の設定、及びMgO膜18の形成範囲の設定の両方を実施する必要はなく、一方のみによって不要の放電を防止することができる。
【0030】
上述の実施形態においては面放電型を例示したが、本発明は対向放電型にも適用可能である。必ずしも誘電体層17を材質の異なる複数の層で構成する必要はない。電極が腐食せず且つ所定の透明度が得られるのであれば、同質の複数の層で構成し、又は単層構造とすることができる。隔壁29,29sと当接する構成要素は誘電体層17に限らず、例えば他の隔壁であってもよい。各構成要素の寸法・形状・材質・形成方法などは適宜選定することができる。
【0031】
【発明の効果】
請求項1乃至請求項5の発明によれば、セル間の放電結合による乱れのない高精細表示を実現することができる。
【0032】
請求項2の発明によれば、隔壁の端部と対向する絶縁体層を容易に薄くすることができる。
請求項3の発明によれば、絶縁体層の端縁部の隆起による空隙の発生を防止することができる。
【0033】
請求項4及び請求項5の発明によれば、絶縁体層を部分的に薄くすることによって生じる不要の放電を防止することができる。
【図面の簡単な説明】
【図1】本発明に係るPDPの内部構造を示す斜視図である。
【図2】PDPの隔壁の配置パターンを示す平面図である。
【図3】誘電体層の層構造を示す要部断面図である。
【図4】誘電体層の平面視構造の模式図である。
【図5】第2実施形態に係るPDPの構成の模式図である。
【符号の説明】
1,2 PDP(プラズマディスプレイパネル)
11 ガラス基板(第2基板)
12 電極対
16 絶縁体層
18 酸化マグネシウム膜(絶縁体層の一部分の表層)
21 ガラス基板(第1基板)
29,29s 隔壁
171 第1層
172 第2層
172A 下層(下層部)
172B 上層(上層部)
291,291s 隔壁の端部
E1 表示領域
E29 隔壁形成領域(隔壁の形成領域)
g 面放電ギャップ(表示領域の内側の部分における電極間隙)
g’ サステイン電極間隙(絶縁体層の厚さの小さい部分における電極間隙)
X,Y サステイン電極(電極)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma display panel (PDP), and is particularly suitable for a high-definition PDP.
[0002]
The surface discharge AC type PDP is attracting attention as a display device for high-vision because it can display colors at high speed and has a long life. In order to expand the use of PDP, it is important to develop a structure suitable for high definition.
[0003]
[Prior art]
A PDP is a self-luminous display panel in which a pair of substrates (usually a glass plate) are arranged to face each other with a minute gap and a discharge space is formed inside by sealing the periphery.
[0004]
The matrix display type PDP has a partition wall with a height of about 100 to 200 μm in the display region. For example, in a surface discharge type PDP for color display, partition walls that are linear in a plan view are provided at equal intervals along the display line direction. The arrangement interval is, for example, about 200 μm in the case of a 21 inch size.
[0005]
The discharge space is partitioned by the barrier ribs, and discharge coupling between cells is prevented. The barrier ribs are also spacers that define the gap size of the discharge space. When the partition is provided only on one substrate, the partition and the component (for example, dielectric layer) on the other substrate are in contact with each other. When the partition is provided on both substrates, the partition on one side and the other side is provided. The two come into contact.
[0006]
Such a partition consists of low melting glass, and is formed in the following procedure.
{Circle around (1)} A glass paste is printed in a predetermined pattern on a substrate. Alternatively, it is printed in a solid film shape and patterned by sandblasting.
[0007]
(2): The glass paste layer having a predetermined thickness (height) obtained in (1) is fired.
[0008]
[Problems to be solved by the invention]
It is desirable that the height of the partition wall be uniform. However, in reality, the upper surface of the partition wall becomes an undulating surface due to non-uniform shrinkage in the firing stage. In particular, the end portion of the partition wall swells larger than other portions. This is because the lower part of the partition wall is in close contact with the support surface and the upper part is drawn toward the center side in plan view. Such a bulge at the end is conspicuous in a partition wall having a linear shape in plan view. When patterning is performed by sandblasting, undercut proceeds at the edge, and the lower part is removed. For this reason, the edge part of a partition warps at the time of baking. Specifically, a portion in the range of several tens of μm near the edge is warped, and the partition wall is locally increased by about 10%. As the cell structure becomes finer, the undercut becomes deeper, the range of warping increases, and the height difference of the partition increases.
[0009]
Conventionally, when the substrates are overlapped with each other, a gap is generated between the upper surface of the barrier rib and the facing surface thereof, so that the partition of the discharge space is insufficient in the portion near the end of the barrier rib in the display area, For this reason, there has been a problem in that the discharge may unnecessarily spread and display may be disturbed. As a technique for solving this problem, a technique of polishing and flattening the upper surface of the partition wall is known. In the case where the width of the partition wall is relatively large, a gap penetrating in the width direction is rarely generated even if it is somewhat missing during polishing. However, if the width of the partition is reduced for high definition, damage to the partition due to polishing cannot be ignored.
[0010]
An object of the present invention is to realize a high-definition display free from disturbance due to discharge coupling between cells.
[0011]
[Means for Solving the Problems]
Of insulator layers such as a dielectric layer that contacts the partition wall and other partition walls, the thickness of the portion facing the end of the partition wall is made smaller than that of the other portion. As a result, the partition walls and the insulating layer are in close contact with each other, and discharge coupling is prevented.
[0012]
In the structure in which the insulator layer covers the electrode, discharge is easily generated by thinning the insulator layer. In the case of the surface discharge type, unnecessary discharge can be prevented by widening the interval between adjacent electrodes. The region where the insulator layer is thin may not be covered with magnesium oxide, which is a high γ material. The latter method is also effective in the case of the counter discharge type.
[0013]
The PDP according to the first aspect of the present invention includes: a first substrate having a partition that extends in and out of a display region; and a second substrate having an insulating layer that extends in a region wider than a region where the partition is formed. And the insulator layer so as to be in contact with each other, and a thickness of a portion of the insulator layer facing an end of the partition wall is set on the inner side of the display region. It is characterized by being smaller than the thickness of the part.
[0014]
In the PDP according to the second aspect of the present invention, the insulator layer is a multilayer structure including a first layer having a uniform thickness and a second layer in which the edge portion has a smaller thickness than the other portions. is there.
In the PDP according to the third aspect of the present invention, the second layer includes a lower layer portion and an upper layer portion having substantially the same shape in plan view and different formation positions.
[0015]
In the PDP according to a fourth aspect of the present invention, an electrode pair extending across the inside and outside of the display area and the insulator layer are sequentially formed on the second substrate. The electrode gap in the portion within the range where the thickness of the insulator layer is small is larger than the electrode gap in the inner portion of the display area.
[0016]
In the PDP of the invention of claim 5, an electrode extending in and out of the display area and the insulator layer are formed in order on the second substrate, and the insulator layer is formed of the insulator layer. The surface layer in a portion excluding the small thickness range is made of magnesium oxide.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a perspective view showing an internal structure of a PDP 1 according to the present invention, and FIG. 2 is a plan view showing an arrangement pattern of partition walls of the PDP 1.
[0018]
The PDP 1 is an AC drive type surface discharge type PDP. A pair of sustain electrodes X and Y are arranged for each line L of the matrix display on the inner surface of the glass substrate 11 on the front side. Each of the sustain electrodes X and Y is composed of a transparent conductive film 41 and a metal film 42 and is covered with an insulator layer 16. The insulator layer 16 includes a dielectric layer 17 for AC driving and magnesium oxide (MgO) 18 deposited on the surface thereof.
[0019]
On the other hand, a base layer 22, an address electrode A, an insulating layer 24, a partition wall 29, and three-color (R, G, B) phosphor layers 28R, 28G, and 28B are provided on the inner surface of the glass substrate 21 on the back side. ing. The planar view shape of each partition wall 29 is macroscopically linear. These partition walls 29 divide the discharge space 30 into sub-pixels in the matrix display line direction, and the gap size of the discharge space 30 is defined to a constant value. One pixel (pixel) of display consists of three subpixels arranged in the line direction. In the PDP 1, since the arrangement pattern of the partition walls 29 is a so-called stripe pattern, the portion corresponding to each column in the discharge space 30 is continuous in the column direction across all the lines L. The emission colors of the subpixels in each column are the same.
[0020]
As shown in FIG. 2, the display area E <b> 1 is an area in a range where the sustain electrodes X and Y and the address electrode A intersect among the inner areas of the frame-shaped sealing material 31 that joins the glass substrates 11 and 21. . A non-light emitting area E2 having a width of several mm is provided between the sealing material 31 and the display area E1. The partition walls 29 are arranged in parallel with the address electrodes A and extend slightly outside the display area E1. That is, in the column direction (extending direction of the partition walls 29), the partition wall formation region E29 in which the partition walls 29 are arranged is wider than the display region E1.
[0021]
FIG. 3 is a cross-sectional view of the main part showing the layer structure of the dielectric layer 17, and FIG.
The dielectric layer 17 includes a first layer 171 made of low-melting glass having a composition in which reaction with the metal film 42 is suppressed, and a second layer 172 made of low-melting glass having a low softening point suitable for surface planarization. It consists of and. In the PDP 1, the second layer 172 includes a lower layer 172A and an upper layer 172B having the same shape (formation area) in plan view. That is, the dielectric layer 17 is composed of a total of three layers. The thicknesses of the respective layers are almost equal to each other and are about 10 μm. Each of these layers can be formed by providing a glass paste on the glass substrate 11 and baking it by a screen printing method or a laminating method.
[0022]
In the column direction, the first layer 171 extends uniformly from the display area E1 to the vicinity of the edge of the glass substrate 11. The second layer 172 also extends to the outside of the partition wall formation region E29. However, the formation positions of the lower layer 172A and the upper layer 172B are shifted from each other in the column direction. For this reason, the thickness of the edge portion in the column direction in the second layer 172 is smaller than the other portions. In the display area E1, the lower layer 172A and the upper layer 172B overlap each other, and the thickness of the second layer 172 is about 20 μm. On the other hand, the thickness of the second layer 172 is about 10 μm at the edge portion. A hatched line in FIG. 4 indicates a thin portion of the second layer 172. This thin portion faces the end 291 of the partition wall 29.
[0023]
Thus, by making the portion of the dielectric layer 17 facing the end portion 291 of the partition wall 29 thinner than the portion in the display region E1, it is possible to prevent discharge coupling. That is, as well shown in FIG. 3, the end portion 291 of the partition wall 29 is locally high (the example shown in the drawing shows an end portion during firing due to undercut when sandblasting is used to form the partition wall. It ’s warped.) If the thickness of the dielectric layer 17 is uniform, a gap is generated between the dielectric layer 17 and the barrier rib 29 in the display region E1, and the partition of the discharge space 30 becomes insufficient. Therefore, by providing a so-called relief corresponding to the local protrusion of the partition wall 29 in the dielectric layer 17, the contact between the dielectric layer 17 and the partition wall 29 can be optimized. Here, the end portion 291 of the partition wall 29 is a portion in the vicinity of the end edge where a remarkable bulge is seen, and its length d is about several tens of μm. Therefore, a length of relief of about 100 μm is sufficient. The surface of the dielectric layer 17 is covered with the MgO film 18, but the MgO 18 is a thin film and is partially broken by contact with the partition wall 29, so that the partition wall 29 and the dielectric layer 17 are substantially directly connected. Abut.
[0024]
As a modified example of the above-described relief formation, there is a form in which the second layer 172 has a single-layer structure and is formed only inside the end portion 291 of the partition wall 29. However, since the composition of the second layer 172 is different from the composition of the first layer 171, the vicinity of the edge of the second layer 172 may rise during firing. If the relief is formed by shifting the lower layer 172A and the upper layer 172B of the same material as in the example of FIGS. 3 and 4, the edge of the portion of the upper layer 172B that overlaps the lower layer 172B is gently formed during firing. As it expands, there is no excitement.
[0025]
The same screen mask can be used to form the lower layer 172A and the upper layer 172B. Further, by providing the second layer 172 in the same or wide range as the partition wall formation region E29, when the second layer 172 has a two-layer structure, the length of the partition wall 29 is minimized and the discharge space during manufacture is reduced. 30 exhausts can be facilitated. If the second layer 172 is narrower than the partition formation region E29, it is necessary to make the partition 29 longer by an amount corresponding to the deviation between the lower layer 172A and the upper layer 172B, and the air permeability of the non-display region E2 is impaired.
[0026]
FIG. 5 is a schematic diagram of the configuration of the PDP 2 according to the second embodiment. 5A is a plan view, FIG. 5B is an enlarged view of a portion b surrounded by a broken line in FIG. 5A, and FIG. 5C is a view taken along the line cc in FIG. 5B. It is sectional drawing. 5, components having the same functions as those of the PDP 1 in FIGS. 1 to 4 are given the same reference numerals regardless of differences in shape and arrangement.
[0027]
PDP 2 is also a surface discharge type. On the inner surface of the glass substrate 11 on the front side, the sustain electrodes X and Y constituting the electrode pair 12, the first layer 171, the lower layer 172A and the upper layer 172B constituting the second layer 172, and the MgO film 18 are sequentially formed. . On the inner surface of the glass substrate 21 on the back side, an address electrode A, a partition wall 29B, and a phosphor layer 28 are sequentially formed.
[0028]
The partition walls 29B are formed in a lattice shape that partitions the display area E1 for each cell. Since the barrier rib pattern is a mesh pattern, the lower layer 172A and the upper layer 172B are shifted from each other in the column direction and the line direction in order to thin the portion of the second layer 172 facing the end 291s of the barrier rib 29s. Each is formed. The diagonal line in FIG. 5A indicates a thin portion of the second layer 172.
[0029]
If the dielectric layer 17 covering the sustain electrodes X and Y is partially thinned, surface discharge is likely to occur in the thin part. Therefore, in the PDP 2, as shown in FIG. 5B, the sustain electrode gap g ′ in the thin region of the dielectric layer 17 inside the sealing material 31 is larger than the size of the surface discharge gap g in the display region E1. It is said that. That is, the wide transparent conductive film 41 is not led out of the range where the lower layer 172A and the upper layer 172B overlap, and the narrow metal film 42 disposed on the side far from the surface discharge gap g of the transparent conductive film 41. Only the leading edge of the glass substrate 11 is led out. In addition, in the PDP 2, the MgO film 18 is provided to avoid the thin region of the dielectric layer 17. The shape of the MgO film 18 can be arbitrarily selected by performing masking during vapor deposition. In the region where the MgO film 18 is not present, the secondary electron emission rate is low and discharge is difficult to occur. It is not necessary to carry out both the setting of the sustain electrode gap g ′ and the setting range of the MgO film 18, and unnecessary discharge can be prevented by only one of them.
[0030]
In the above-described embodiment, the surface discharge type is exemplified, but the present invention can also be applied to a counter discharge type. The dielectric layer 17 is not necessarily composed of a plurality of layers made of different materials. As long as the electrode does not corrode and a predetermined transparency is obtained, it can be composed of a plurality of layers of the same quality, or can be a single layer structure. The component contacting the partition walls 29 and 29s is not limited to the dielectric layer 17, and may be other partition walls, for example. The dimensions, shape, material, formation method, etc. of each component can be selected as appropriate.
[0031]
【The invention's effect】
According to the first to fifth aspects of the invention, it is possible to realize a high-definition display free from disturbance due to discharge coupling between cells.
[0032]
According to the invention of claim 2, the insulator layer facing the end of the partition wall can be easily made thin.
According to the invention of claim 3, it is possible to prevent the generation of voids due to the bulge of the edge portion of the insulator layer.
[0033]
According to invention of Claim 4 and Claim 5, the unnecessary discharge which arises by thinning an insulator layer partially can be prevented.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an internal structure of a PDP according to the present invention.
FIG. 2 is a plan view showing an arrangement pattern of partition walls of a PDP.
FIG. 3 is a cross-sectional view of a principal part showing a layer structure of a dielectric layer.
FIG. 4 is a schematic diagram of a planar view structure of a dielectric layer.
FIG. 5 is a schematic diagram of a configuration of a PDP according to a second embodiment.
[Explanation of symbols]
1, 2 PDP (Plasma Display Panel)
11 Glass substrate (second substrate)
12 Electrode pair 16 Insulator layer 18 Magnesium oxide film (surface layer of a part of the insulator layer)
21 Glass substrate (first substrate)
29, 29s Partition 171 First layer 172 Second layer 172A Lower layer (lower layer part)
172B Upper layer (upper layer part)
291, 291 s Partition end E 1 Display region E 29 Partition formation region (partition formation region)
g Surface discharge gap (electrode gap in the inner part of the display area)
g ′ Sustain electrode gap (electrode gap in the portion where the thickness of the insulator layer is small)
X, Y Sustain electrode (electrode)

Claims (5)

表示領域の内外に跨がる隔壁を有した第1基板と、前記隔壁の形成領域より広い領域に拡がる絶縁体層を有した第2基板とを、前記隔壁と前記絶縁体層とが当接するように重ね合わせた構造のプラズマディスプレイパネルであって、
前記絶縁体層のうちの前記隔壁の端部と対向する部分の厚さが、前記表示領域の内側の部分の厚さよりも小さい
ことを特徴とするプラズマディスプレイパネル。
The partition and the insulator layer are in contact with a first substrate having a partition that extends in and out of the display region and a second substrate having an insulator layer that extends over a region wider than the partition formation region. A plasma display panel with a superposed structure,
The plasma display panel, wherein a thickness of a portion of the insulator layer facing an end of the partition wall is smaller than a thickness of a portion inside the display region.
前記絶縁体層が、
厚さの一様な第1層と、端縁部分の厚さが他の部分より小さい第2層とを含む複層構造体である
請求項1記載のプラズマディスプレイパネル。
The insulator layer is
2. The plasma display panel according to claim 1, wherein the plasma display panel is a multilayer structure including a first layer having a uniform thickness and a second layer having a thickness of an edge portion smaller than that of the other portion.
前記第2層が、
平面視形状が実質的に同一であって形成位置が互いに異なる、下層部と上層部とからなる
請求項2記載のプラズマディスプレイパネル。
The second layer is
3. The plasma display panel according to claim 2, comprising a lower layer portion and an upper layer portion having substantially the same shape in plan view and different formation positions.
前記第2基板の上に、前記表示領域の内外に跨がって延びる電極対と、前記絶縁体層とが順に形成されており、
前記電極対のうち、前記絶縁体層の厚さの小さい範囲内の部分における電極間隙が、前記表示領域の内側の部分における電極間隙よりも大きい
請求項1乃至請求項3のいずれかに記載のプラズマディスプレイパネル。
On the second substrate, an electrode pair extending over the inside and outside of the display area, and the insulator layer are formed in order,
4. The electrode gap according to claim 1, wherein an electrode gap in a portion of the electrode pair within a range where the thickness of the insulator layer is small is larger than an electrode gap in an inner portion of the display region. Plasma display panel.
前記第2基板の上に、前記表示領域の内外に跨がって延びる電極と、前記絶縁体層とが順に形成されており、
前記絶縁体層のうちの厚さの小さい範囲を除いた部分における表層が、酸化マグネシウムからなる
請求項1乃至請求項4のいずれかに記載のプラズマディスプレイパネル。
On the second substrate, an electrode extending in and out of the display area and the insulator layer are formed in order,
The plasma display panel according to any one of claims 1 to 4, wherein a surface layer in a portion of the insulator layer excluding a range having a small thickness is made of magnesium oxide.
JP13815296A 1996-05-31 1996-05-31 Plasma display panel Expired - Fee Related JP3614247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13815296A JP3614247B2 (en) 1996-05-31 1996-05-31 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13815296A JP3614247B2 (en) 1996-05-31 1996-05-31 Plasma display panel

Publications (2)

Publication Number Publication Date
JPH09320475A JPH09320475A (en) 1997-12-12
JP3614247B2 true JP3614247B2 (en) 2005-01-26

Family

ID=15215240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13815296A Expired - Fee Related JP3614247B2 (en) 1996-05-31 1996-05-31 Plasma display panel

Country Status (1)

Country Link
JP (1) JP3614247B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396365B (en) * 1997-08-27 2000-07-01 Toray Industries Plasma display decive and its method of manufacture
JP2001034177A (en) * 1999-07-16 2001-02-09 Nitto Denko Corp Method for pasting transparent electromagnetic wave shielding film
US6936965B1 (en) 1999-11-24 2005-08-30 Lg Electronics Inc. Plasma display panel
KR100488449B1 (en) 2002-09-12 2005-05-11 엘지전자 주식회사 Plasma display panel
US7329990B2 (en) 2002-12-27 2008-02-12 Lg Electronics Inc. Plasma display panel having different sized electrodes and/or gaps between electrodes
JP4663776B2 (en) * 2008-12-02 2011-04-06 パナソニック株式会社 Plasma display panel and manufacturing method thereof

Also Published As

Publication number Publication date
JPH09320475A (en) 1997-12-12

Similar Documents

Publication Publication Date Title
US6288488B1 (en) Plasma display panel having particular structure of electrodes
JP3224486B2 (en) Surface discharge type plasma display panel
JP2005026050A (en) Plasma display panel
JP3614247B2 (en) Plasma display panel
JP2000077002A (en) Plasma display panel and manufacture thereof
KR20010050035A (en) Flat plasma discharge display device
JPH0950767A (en) Thin flat-panel display device
EP1069590A1 (en) Flat type plasma discharge display device and manufacturing method thereof
JP2006222034A (en) Plasma display panel
CN100521048C (en) Plasma display panel and manufacturing method thereof
JP3560417B2 (en) Method for manufacturing plasma display panel
JP2006228639A (en) Plasma display panel
JP4375113B2 (en) Plasma display panel
JP3718095B2 (en) Plasma display panel and manufacturing method thereof
US20070085479A1 (en) Plasma display panel (PDP) and its method of manufacture
JP2000348606A (en) Manufacture of gas-discharge display panel
JP4179345B2 (en) Method for manufacturing plasma display panel
JP3251624B2 (en) Surface discharge type plasma display panel
JP4221974B2 (en) Method for manufacturing plasma display panel
JP3334874B2 (en) Plasma display panel
KR100578866B1 (en) Plasma display panel and manufacturing method of the same
JP3200042B2 (en) Surface discharge type plasma display panel
JP3200043B2 (en) Surface discharge type plasma display panel
KR100560484B1 (en) Plasma display panel
JP3903440B2 (en) Gas discharge display panel and partition wall forming method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Effective date: 20041026

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313131

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20091112

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20101112

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20101112

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20111112

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20111112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20121112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20131112

LAPS Cancellation because of no payment of annual fees