JP3608278B2

JP3608278B2 - Image display device

Info

Publication number: JP3608278B2
Application number: JP33221195A
Authority: JP
Inventors: 青木　　透; 恵二郎内藤; 康二山崎; 守小林
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1994-12-20
Filing date: 1995-12-20
Publication date: 2005-01-05
Anticipated expiration: 2015-12-20
Also published as: JPH08227065A

Description

【０００１】
【発明の属する技術分野】
本発明は画像を表示するための装置に関する。更に詳しくは液晶パネルを用いた画像表示装置において、その表示特性を向上させるための駆動方法に関する。
【０００２】
【従来の技術】
図１５（Ａ）に従来の画像表示装置の一例を示してある。この装置は、画像を表示するために液晶パネルを用いており、液晶パネルブロック１０、タイミング回路ブロック２０、およびデータ処理回路ブロック３０を備えている。液晶パネルブロック１０は、更に、画像信号駆動回路１０１、液晶パネル１０２、および走査信号駆動回路１０３を備えている。液晶パネル１０２には、マトリクスの列配線１１３と行配線１１７の交点に複数の画素ユニット１１４が配置されている。また、図１５Ｂによれば、画素ユニット１１４は、薄膜トランジスタ１１５と、液晶を間に挟む二個の画像素子電極を有する画素１１６から成る。画像信号駆動回路１０１には、シフトレジスタ１１１とサンプリングスイッチ１１２が設けられている。画像信号処理回路３０には、増幅および反転回路３０２が装備されている。
【０００３】
タイミング回路ブロック２０は、源振クロック信号ＣＬＫならびに同期信号ＳＹＮＣを受信して、シフトレジスタ１１１と走査信号駆動回路１０８とに制御信号を供給する。一方、入力画像信号ＶＩＤＥＯは、画像処理装置のような外部装置によって、画像信号処理回路３０に供給される。この画像信号は増幅および反転回路３０２によって増幅され、その電圧レベルは、必要に応じて極性反転され、液晶パネル１０２の駆動に要する電圧に変更され、駆動用の画像信号として液晶パネルブロック１０の入力端子Ｖｉｎに出力される。
【０００４】
タイミング回路ブロックは、垂直走査期間のとき、即ち、各々１回の画像表示期間のときに、水平走査信号を走査信号駆動回路１０３に供給する。走査信号駆動回路１０３からの水平走査信号は、行配線１１７に次々と供給され、薄膜トランジスタ１１５をオンにする。各々の水平表示期間の際、シフトレジスタ１１１は、タイミング回路ブロック２０からの信号に基づいて、サンプリングスイッチ１１２へサンプリング信号を出力する。サンプリングスイッチ１１２は、各画素１１６に対応した画像信号をサンプリングし、画像信号の駆動電圧を、画素１１６の二個の画像素子電極を活性化し列配線１１３へ画像信号の駆動電圧を出力する。
【０００５】
この画像装置により、液晶パネルブロック１０のガラス基板に形成された薄膜トランジスタに、多結晶シリコン薄膜トランジスタ（以下、ｐ−ｓ−ｉ−ＴＦＴとする）が使用されている。しかし、同時に、画像信号駆動回路１０１および走査駆動回路１０３用のトランジスタを同じガラス基板に形成する場合は、ｐ−ｓ−ｉ−ＴＦＴを用いて両方のトランジスタを形成することが可能である。これら回路１０１と１０３をｐ−ｓ−ｉ−ＴＦＴで形成することにより、画像表示装置のサイズを更に小型化できる。しかしながら、ｐ−ｓ−ｉ−ＴＦＴの実際の動作速度は、画像信号駆動回路１０１ならびに走査信号駆動回路１０３で信号を処理するために必要な速度と比べて遅くなる。
【０００６】
低速ｐ−ｓ−ｉ−ＴＦＴを使用するための考えられる一つの解決法は、サンプリングスイッチ１１２の特性と入力画像信号ＶＩＤＥＯの周波数の間の関係をマッチングさせるために入力画像信号ＶＩＤＥＯの相を展開することである。
図１２に、入力画像信号ＶＩＤＥＯを各画素信号毎に６つの相に展開する画像表示装置の回路の一例を示す。図１３は、図１２の回路の信号波の形を示す。入力画像信号ＶＩＤＥＯは、水平期間のときの複数の画素数に対応する画素信号ｅ１、ｅ２、ｅ３．．．から成る。画像処理回路３０の相展開回路３０１は、入力画像信号ＶＩＤＥＯを受信して、それを６相Ｖ（１）〜Ｖ（６）に展開する。増幅器３０２はこれら展開された画像信号を増幅し、これら信号をサンプリングスイッチ１１２に供給するための端子ＯＵＴ１〜ＯＵＴ６にこれらを出力する。
【０００７】
この回路では、画素信号ｅ１、ｅ２、ｅ３、〜ｅｎ（ｎは画素列の総数を表す）と呼ばれる画素の複数の画像信号列である入力画像信号ＶＩＤＥＯは、水平同期信号ＳＹＮＣのタイミングを図ることによって供給される。回路３０の相展開回路３０１は、各々の画素信号ｅの出力タイミングを展開し、画像信号Ｖ（ｉ）（ここでｉ＝１〜６）を生成して画素を駆動する。すなわち、画像信号Ｖ（ｉ）は、６個おきの画素数が含まれている展開した画素信号Ｅｉの並びである。例えば、画像信号Ｖ（１）は、展開した画素信号Ｅ１、Ｅ７、Ｅ１３等から成っている。また、画像信号Ｖ（１）〜Ｖ（６）は、１画素信号だけ互いにシフトされる。画像信号Ｖ（１）〜Ｖ（６）は、各々、信号配線１１４を介して、端子ＯＵＴ１〜ＯＵＴ６ならびにサンプリング回路１１２に供給される。サンプリングスイッチは、これら画像信号Ｖ（１）〜Ｖ（６）をサンプリングして、画素を駆動するための実際の画像信号を送信する。従って、パネル駆動用画像信号Ｖ（ｉ）の周波数は入力画像信号ＶＩＤＥＯの周波数より遅くなる。このため、サンプリングスイッチのトランジスタがｐ−ｓ−ｉ−ＴＦＴで作成されていたとしても、サンプリングスイッチ１１２はサンプル画素信号を正確にサンプリングできる。サンプリングスイッチ１１２は、画像駆動信号を、列配線１１３を介してｉ番目の列画素に供給する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記した従来技術によれば、個々の相回路を具備する相展開回路３０１には、個々の回路の特性またはその組立状態のばらつきまたは経時変化の問題があり、回路構成が同一であったとしても利得の相違やオフセットを生じる可能性がある。従って、例えば入力画像信号ＶＩＤＥＯが均一な輝度の画素信号を有している場合でさえ、相展開回路３０１の後で個々の相の画素信号の輝度が異なる場合がある。このため、同レベルの輝度を備えなくてはならないはずの画素が、液晶パネル１０２上で異なる輝度レベルを表示することがある。例えば、相展開回路３０１に６つの個別相回路があるとき、画素信号ｅ１、ｅ７、ｅ１３に対応した個別相回路の特性が他の相回路のそれと異なる場合に、ディスプレイ上に繰り返される各画素の輝度を図１４に示す。その結果、６本おきに暗い縦ラインむらが認められ、見る者にとって不快となると思われる。個別回路に起因する利得の相違やオフセットを回避するために考えられる一つの方法は、製造工程で利得の相違およびオフセットを調整することである。しかしながら、この工程の高精度作業には液晶の光学的特性のマッチングが要求され、また、このような調整は、相展開の数が増すのに伴って難しさを増す。更に、調整用の装置を追加すると回路構成が複雑になる。このような調整作業を排除するために考えられる別の解決方法は、高精度素子を追加することである。しかしながら、この方法ではコストが増すし、また、素子の精度を上げただけでは、回路全体でみれば完全にそれらの特性を一致されることは容易ではない。
【０００９】
そこで本発明の主たる目的は、相展開回路の各々の個別回路の特性が異なっている場合でもディスプレイに暗い縦ラインむらがでない、優れた画像品質を提供することである。また、本発明の別の目的は、単純な回路を利用して回路特性間の相違の影響によって生じる画素の輝度の不均一を分散することにより、小型で高性能な画像表示装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、主として、反転信号出力回路、極性信号選択回路、相展開回路、ローテーション回路、サンプリング手段、およびそれらの制御回路から成る。反転信号出力回路は、複数の画素信号を有する信号列から、正極性を有する画素信号の信号列と負極性を有する画素信号の信号列とを作成する。極性信号選択回路は、前記正極性を有する画素信号の信号列と前記負極性を有する画素信号の信号列との一方を選択して出力する。相展開回路は、複数の画素信号より成るシリアルデータ（以下信号列と称す）を受信するための複数のサンプリングホルダーを有しており、各々の画素信号を展開し、展開した画素信号を有する複数個の第一の展開画像信号を並列に生成する。
【００１１】
ローテーション回路は、展開した画素信号より成る複数の第一の展開画像信号を受信する複数の選択回路を有する。各選択回路は、第一の展開画像信号を選択し、第二の展開画像信号を並列に生成する。サンプリングスイッチは、第二の展開画像信号を受信して、第二の展開画像信号をサンプリングすることによって、画素を駆動する画像信号を生成する。
【００１２】
制御回路は、第一の特定期間毎に前記複数のサンプリングホルダーで前記画素信号を保持する前記組み合わせを前記相展開回路に変更させ、前記ローテーション回路に前記複数の第二の展開画像信号を生成する前記組み合わせを前記複数の画素信号の配列と前記画素の配列とが適切になるように変更させるとともに、前記第一の特定期間と同期した第二の特定期間毎に前記複数のセレクタの選択を変更させる。
【００１３】
従って、相展開回路にトランジスタのような素子の特性のばらつきがあり、そのようなばらつきが各画素の均一輝度に影響を及ぼしたとしても、これら特性差を打ち消し合わせることが可能である。その結果、表示部に均一な高解像度の画像を表示できる。
【００１４】
ローテーション手段と相展開手段におけるの多重組み合わせと、それに対応する展開手順とは、タイミング制御回路によって、ランダムまたは特定順序通りに変更できる。更に、組み合わせと対応展開手順とは、表示部の水平走査と同期を取って、または水平および垂直走査と同期を取って変更することも可能である。また、正極性を有する画素信号の信号列と前記負極性を有する画素信号の信号列との一方を選択して出力する複数のセレクタの出力の切り替えは、表示部の水平走査または垂直走査と同期を取って変更することも可能である。
【００１５】
更に、画像表示装置の表示部は液晶パネルのような表示手段である。あるいは、画像表示装置の表示部は、透過形液晶パネルと投写用光源を備えた投写式表示手段にもできる。
さらに他の実施の形態では、本発明の表示装置は、光源と、前記光源からの光を変調する前記画像表示手段と、前記画像表示手段によって変調された光を投写するレンズと、をさらに備えている。
【００１６】
【発明の実施の形態】
図１に画像表示装置用の本発明の回路ブロック図の概略構成を示す。この回路ブロックは、主として、液晶パネルブロック１０、タイミング回路ブロック２０、および画像処理回路３０から成っている。液晶パネルブロック１０は、画像信号駆動回路１０１、液晶パネル１０２、および走査信号駆動回路１０３を備えている。画像信号駆動回路１０１は、シフトレジスタ１１１とサンプリングスイッチ１１２を備えている。画像処理回路３０は、反転回路４０、相展開回路５０、ローテーション回路６０、およびこれら回路を制御するためのタイミング制御回路３５を備えている。図２に画像処理回路３０の詳細図を示す。図３と図１６とは、図１と図２のブロック図で利用される制御および画像信号波形である。
【００１７】
タイミング回路ブロック２０は、源振クロック信号ＣＬＫと水平および垂直同期信号ＳＹＮＣを受信して、シフトレジスタならびに走査信号駆動回路１０３へ制御信号を供給する。一方、入力画像信号ＶＩＤＥＯは画像信号処理回路３０に供給される。
【００１８】
タイミング回路ブロック２０は、一回の垂直走査期間のときに水平走査信号ＳＹＮＣＨを走査信号駆動回路１０３へ供給する。水平走査信号ＳＹＮＣＨは行配線１１７に次々と供給され、画素ユニット１１４の薄膜トランジスタ１１５をオンにする。各々の水平走査期間のとき、シフトレジスタ１１１は、タイミング回路ブロック２０からの制御信号に基づいたサンプリング信号を、サンプリングスイッチ１１２に出力する。サンプリングスイッチ１１２は、各画素ユニット１１４に対応した画像信号をサンプリングして、その画像信号の駆動電圧を列配線１１３に出力し、列配線１１３は画素ユニット１１４の画素１１６を活性化する。図３と図１６とに記載の画素信号ｅ（１）、ｅ（２）、ｅ（３）、．．．ｅ（ｎ）の連続した信号列である入力画像信号ＶＩＤＥＯは、反転回路４０のＶＩＤＥＯＩＮに供給される。
【００１９】
反転回路４０の画像信号出力回路４１は、入力画像信号ＶＩＤＥＯに基づいて二種類の画像信号、すなわち入力画像信号の通常の正極性信号と反転入力画像信号の負極性信号を生成し、それらの２個のセレクタ４２ａと４２ｂに供給する。これらのセレクタ４２ａと４２ｂは、タイミング制御回路３５からの制御信号によって制御される。正および負の画像信号を生成することの主目的は、一方の極性の電圧信号を液晶に連続的に印加することによって生じる焼き付きと呼ばれる液晶の劣化を避けるためである。
【００２０】
第一水平走査期間１Ｈのときに、セレクタ４２ａからの画素信号ｅ（１）、ｅ（３）、ｅ（５）．．．の信号列である正画像信号ＶＰは、サンプリングホルダーＳＨ１、ＳＨ３、およびＳＨ５に供給される。セレクタ４２ｂからの画素信号ｅ（２）、ｅ（４）、ｅ（６）．．．の信号列である負画像信号ＶＮは、サンプリングホルダーＳＨ２、ＳＨ４、およびＳＨ６に供給される。サンプリングホルダー制御回路５２は、クロック信号ＣＬＫと水平走査信号ＳＹＮＣＨに基づいて、サンプリングホルダークロック信号Ｓｈ１〜Ｓｈ６を、各々、サンプリングホルダーＳＨ１〜ＳＨ６に供給する。これらクロック信号の立ち上がり時間は、信号列の各画素信号の開始と同期が取られる。次いで、サンプリングホルダーＳＨ１は、期間ｔ１１のときに画素信号ｅ（１）を保持し、期間ｔ１２のときに画素信号ｅ（７）を保持し、展開した画素信号Ｅ（１）、Ｅ（７）、Ｅ（１３）．．．の第１の信号列から成る第一の展開画像信号Ｖ１（１）を生成する。サンプリングホルダーＳＨ２は、期間ｔ１１のときに画素信号ｅ（２）を保持し、期間ｔ１２のときに画素信号ｅ（８）を保持し、展開した画素信号Ｅ（２）、Ｅ（８）、Ｅ（１４）．．．の第１の信号列から成る第一の展開画像信号Ｖ１（２）を生成する。サンプリングホルダークロック信号Ｓｈ２の立ち上がり時間は、画素信号ｅ（１）の期間の分だけ、信号Ｓｈ１のそれからシフトされる。同じようにして、他のサンプリングホルダーＳＨ３〜ＳＨ６も、サンプリングホルダークロック信号Ｓｈ３〜Ｓｈ６を受信して、初期期間ｔ１１のときに、各々、画素信号ｅ（３）〜ｅ（６）を保持し、第２期間ｔ１２のときに、各々、画素信号ｅ（９）〜ｅ（１２）を保持することによって、展開した画素信号Ｅ（３）、Ｅ（９）、Ｅ（１５）．．．の第一の信号列から成る第一の展開画像信号Ｖ１（３）から展開した画素信号Ｅ（６）、Ｅ（１２）、Ｅ（１８）．．．の第１の信号列から成る第一の展開画像信号Ｖ１（６）迄を生成する。
【００２１】
一方、第二水平走査期間２Ｈのときに、セレクタ４２ａからの画素信号ｅ（２）、ｅ（４）、ｅ（６）．．．の信号列である負の画像信号ＶＮは、サンプリングホルダーＳＨ１、ＳＨ３、およびＳＨ５に供給され、セレクタ４２ｂからの画素画像信号ｅ（１）、ｅ（３）、ｅ（５）．．．の信号列である正画像信号ＶＰは、サンプリングホルダーＳＨ２、ＳＨ４、およびＳＨ６に供給される。これらのセレクタを切り換えるタイミングは、タイミング制御回路３５の制御信号によって制御される。すなわち、サンプリングホルダー制御回路５２からのサンプリングホルダークロック信号Ｓｈ１〜Ｓｈ６の立ち上がり時間は、第一水平走査期間１Ｈのそれと比較して１個の画素信号の期間だけシフトされる。サンプリングホルダーＳＨ１は、展開した画素信号Ｅ（ｎ）、Ｅ（６）、Ｅ（１２）．．．の第１の信号列から成る第一の展開画像信号Ｖ２（１）を生成する。更に、サンプリングホルダーＳＨ２は、サンプリングホルダークロック信号Ｓｈ２を受信して時間ｔ２１のときに画素信号ｅ（１）を保持し、期間ｔ２２のときに画像信号ｅ（７）を保持することによって、展開した画素信号Ｅ（１）、Ｅ（７）、Ｅ（１３）．．．の第１の信号列から成る第一の展開画像信号Ｖ２（２）を生成する。同じようにして、他のサンプリングホルダーＳＨ３〜ＳＨ６も、初期期間ｔ２１のときに、各々、画像信号ｅ（２）〜ｅ（５）を保持し、ｔ２２のときに、各々、画素信号ｅ（８）〜ｅ（１１）を保持して、展開した画素信号Ｅ（２）、Ｅ（８）、Ｅ（１４）．．．の第一の信号列から成る第一の展開画像信号Ｖ２（３）から、展開した画素信号Ｅ（５）、Ｅ（１１）、Ｅ（１７）．．．の第一の信号列から成る第一の展開画像信号Ｖ２（６）迄を生成する。
【００２２】
本実施例において異なる水平同期期間ごとに異なるサンプリングホルダークロック信号をサンプリングホルダーＳＨ１〜ＳＨ６に供給する主たる理由は、先行技術について記述された個別サンプリングホルダーの回路特性の影響によって生じる画素信号の輝度の反復的な不均一を回避するためであり、そのような不均一を分散するためである。
【００２３】
これら第一の展開画像信号は、ローテーション回路６０に供給される。サンプリングホルダーＳＨ１〜ＳＨ６が、ローテーション回路６０無しで出力端子ＯＵＴ１〜ＯＵＴ６を介して信号配線１００と画素１１６に直に結合されると、第一の展開画像信号は、各信号配線１００ならびに各画素ユニット１１４に正確に供給されない。例えば、期間２Ｈのとき、第一の展開画像信号Ｖ２（１）は信号配線１００−１と画素Ｐ−１と画素Ｐ−７に供給される。しかし、第一の展開画像信号Ｖ２（１）は、不適切な展開画素信号Ｅ（ｎ）とＥ（６）を含んでおり、それらは配線１００−６ならびに画素Ｐ−６とＰ−ｎに供給されるべきものである。従って、ローテーション回路６０の主機能は、Ｖ１（１）〜Ｖ１（６）ならびにＶ２（１）〜Ｖ２（６）から適切な第一の展開画像信号を選択することによってそのような不適切さを調整し、第二の展開画像信号Ｖ（１）〜Ｖ（６）を生成して、そのような第二の展開画像信号を各信号配線１００の適切な信号線に供給することである。
【００２４】
ローテーション回路６０は、ローテーション制御回路６１と、６個の６入力１出力のアナログスイッチ６２ａ〜６２ｆを備えている。第一水平走査期間１Ｈのとき、アナログスイッチ６２ａは第一の展開画像信号Ｖ１（１）を選択して、第二の展開画像信号Ｖ（１）を出力端子ＯＵＴ１に供給し、６２ｂは第一の展開画像信号Ｖ１（２）を選択して第二の展開画像信号Ｖ（２）を出力端子ＯＵＴ１に供給し、６２ｃは第一の展開画像信号Ｖ１（３）を選択して第二の展開画像信号Ｖ（３）を出力端子ＯＵＴ３に供給し、６２ｄは第一の展開画像信号Ｖ１（４）を選択して第二の展開画像信号Ｖ（４）を出力端子ＯＵＴ４に供給し、６２ｅは第一の展開画像信号Ｖ１（５）を選択して第二の展開画像信号Ｖ（５）を出力端子ＯＵＴ５に供給し、６２ｆは第一の展開画像信号Ｖ１（６）を選択して第二の展開画像信号Ｖ（６）を出力端子ＯＵＴ６に供給する。
【００２５】
一方、第二水平走査期間２Ｈでは、スイッチ６２ａは、展開した画素信号Ｅ（１）、Ｅ（７）、Ｅ（１３）．．．の第一の信号列から成る第一の展開画像信号Ｖ２（２）を選択して、第二の展開画像信号Ｖ（１）を出力端子ＯＵＴ１に出力し、６２ｂは、展開した画素信号Ｅ（２）、Ｅ（８）．．．の信号列から成る第一の展開画像信号Ｖ２（３）を選択して、第二の展開画像信号Ｖ（２）を出力端子ＯＵＴ２に出力し、６２ｃは、展開した画素信号Ｅ（３）、Ｅ（９）．．．の列から成る第一の展開画像信号Ｖ２（４）を選択して、第二の展開画像信号Ｖ（３）を出力端子ＯＵＴ３に出力し、６２ｄは、展開した画素信号Ｅ（４）、Ｅ（１０）．．．の信号列から成る第一の展開画像信号Ｖ２（５）を選択して、第二の展開画像信号Ｖ（４）を出力端子ＯＵＴ４に出力し、６２ｅは、展開した画素信号Ｅ（５）、Ｅ（１１）．．．の信号列から成る第一の展開画像信号Ｖ２（６）を選択して、第二の展開画像信号Ｖ（５）を出力端子ＯＵＴ５に出力し、６２ｆは第一の展開画像信号Ｖ２（１）を選択して、第二の展開画像信号Ｖ（６）を出力端子ＯＵＴ６に出力する。
【００２６】
更に、第三水平走査期間３Ｈのとき、展開した画素信号Ｅ（１）、Ｅ（７）．．．の信号列から成る第一の展開画像信号Ｖ３（３）は、スイッチ６２ａによって第二の展開画像信号Ｖ（１）としてＯＵＴ１に供給される。（以下同様）従って、更に別の各水平走査期間１Ｈ〜６Ｈに関する、アナログスイッチ６２ａと６２ｆから出力される第二の展開画像信号Ｖ（ｉ）（ｉ＝１〜６）と、アナログスイッチに入力される第一の展開画像信号Ｖｋ（ｉ）（ｋ＝１〜６：水平走査期間を意味する）の関係は次表の通りである。
【００２７】
【表１】

【００２８】
Ｓ１〜Ｓ６は、各々の水平走査期間のときにアナログスイッチ６２ａ〜６２ｆに上記の第一の展開画像信号Ｖｋ（ｉ）の組み合わせを選択させるセレクト信号を表している。
【００２９】
ローテーション制御回路６１はセレクト信号Ｓ１〜Ｓ６を保持し、各水平期間のときに１個のセレクト信号をアナログスイッチ６２ａ〜６２ｆに供給する。例えば、期間１Ｈのとき、セレクト信号Ｓ１はアナログスイッチ６２ａ〜６２ｆに供給される。このセレクト信号に基づいて、各々のアナログスイッチは一個の第一の展開画像信号Ｖｋ（ｉ）を選択して、上記組み合わせ表に基づいて各出力端子ＯＵＴ（ｉ）に第二の展開画像信号Ｖ（ｉ）を供給する。
【００３０】
図４に、連続水平走査期間用に配列されたローテーション管理回路６１からのセレクト信号Ｓ１〜Ｓ６をどのように選択するかを示す。この図では、セレクト信号は水平走査信号ＳＹＮＣＨと同期してＳ１からＳ６まで変化する。そのようなセレクト信号を生成するローテーション制御回路６１は、カウンタ回路等を具備している。
【００３１】
出力端子ＯＵＴ１〜ＯＵＴ６は、各々、図１に記載の画像データ配線１００−１〜１００−６ならびにサンプリングスイッチ１１２−１〜１１２−６に結合されている。サンプリングスイッチ１１２−７〜１１２−ｎ（ｎ：画素の列番号）も、データ配線１００−１〜１００−６に結合されている。従って、サンプリングスイッチ１１２−１〜１１２−６は、シフトレジスタ１１１からのサンプリングホルダークロック信号Ｓｈ１〜Ｓｈ６と同様なタイミング信号に基づいて、第二の展開画像信号Ｖ（１）〜Ｖ（６）を取り上げる。サンプリングスイッチ１１２−１〜１１２−６は画像信号Ｖ’（１）〜Ｖ’（６）を供給して、液晶パネル１０２の各画素Ｐ−１〜Ｐ−６を駆動する。駆動用の画像信号Ｖ’（１）は、図３と図１６とに記載の画素画像信号ｅ’（１）、ｅ’（７）、ｅ’（１３）等である。水平走査信号ＳＹＮＣＨが走査制御回路１０３を介して薄膜トランジスタ１１５のゲートに供給されると、薄膜トランジスタ１１５はＯＮ状態となって画像信号を受け入れ、それらを画素Ｐ−１〜Ｐ−６の電極に供給する。
【００３２】
図５に、上記第一実施例に基づいて消散された暗画素の分布を示す。サンプリングホルダーＳＨ１から生成された展開した第一の展開画像信号Ｖ１が、他のサンプリングホルダーと異ならせるサンプリングホルダーＳＨ１のトランジスタの不均一特性のために、他の第一の展開画像信号と比較して常に暗い場合、第一の展開画像信号Ｖ１（ｉ）に基づいた暗画素の分布パターンは、図５に記載された状態となる。従って、見る者に認識された先行技術で示された垂直方向の暗い線は、解消される。
【００３３】
更に、ローテーション回路６０では、水平走査期間と同期をとって、アナログスイッチ６２ａ〜６２ｆに供給されるセレクト信号Ｓ１〜Ｓ６をランダムに変えることもできる。図６に、第二実施例として、ローテーション制御回路６１で生成されるセレクト信号Ｓ１〜Ｓ６をランダム化するものを示す。この実施例では、第一水平期間１Ｈのときに、セレクト信号Ｓ４がローテーション制御回路６１からアナログスイッチ６２ａ〜６２ｆに供給される。セレクト信号Ｓ５は、第一水平期間２Ｈのときにローテーション制御回路６１からアナログスイッチ６２ａ〜６２ｆに供給される（以下同様）。各セレクト信号Ｓｉには、前記表１に基づいた第一の展開画像信号Ｖｉ（ｋ）と第二の展開画像信号Ｖ（ｋ）の特定の組み合わせがある。しかし、セレクト信号Ｓｉと水平走査期間の関係がランダム化されている。この実施例では、サンプリングホルダーＳＨ１から集められた展開した第一の展開画像信号Ｖ１が、他の第一の展開画像信号と比較して常に暗い場合、図７−Ａ〜７−Ｃに記載の、暗画素消散パターンが存在する。すなわち、セレクト信号Ｓ１〜Ｓ６のタイミングが第一垂直走査期間１Ｖのときに図６に記載された状態のようにランダム化されると、この期間中の暗画素のパターンは図７−Ａのような状態となる。更に、図６に記載のように次に第二の垂直走査期間２Ｖのときにランダム化の順序が変更されると、この期間中の暗画素のパターンは図７−Ｂに記載にような状態となる。従って、これらの期間の後にこれらのパターンを総合的に統合したものは、図７−Ｃのような状態となる。即ち、垂直同期期間のたびにランダム化の順序を変更すると、時間が経つにつれてこれらのパターンが統合されて、液晶パネル全体がほぼ同レベルの輝度を持っているように見える。換言すると、個々の相のサンプリングホルダーＳＨ１−ＳＨ６の増幅、反転等といった特性差の影響は、空間ならびに時間の両観点から、消散され一様化される。従って、液晶パネルに優れた画像品質を得ることができる。
【００３４】
図８に、別の相展開回路５０とローテーション回路６０に関する第三実施例を示す。特に、ローテーション回路６０は、ｍ入力（ｍはｎより小さい整数、この場合は３に設定されている）１出力のｎ個のアナログスイッチ６３ａ−６３ｆを利用している。各１個のアナログスイッチ６３ａ〜６３ｆは、相展開回路５０のサンプリングホルダー５１ａ〜５１ｃによって保持される第一の走査期間１Ｈのときの第一の展開画像信号Ｖ１（１）〜Ｖ１（３）から１個の信号を選択し、出力端子ＯＵＴ１〜ＯＵＴ３への第二の展開画像信号Ｖ（１）〜Ｖ（３）を生成する。ローテーション制御回路６１はセレクト信号Ｓ１〜Ｓ３をアナログスイッチ６３ａ〜６３ｆに供給して、第一の展開画像信号Ｖ１（１）〜Ｖ１（３）から１個の信号を選択する。更に、各一個のアナログ信号６３ｄ〜６３ｆは、サンプリングホルダー５１ｄ〜５１ｆによって保持される第一の展開画像信号Ｖ１（４）〜Ｖ１（６）から１個の信号を選択し、出力端子ＯＵＴ１〜ＯＵＴ３への第二の展開画像信号Ｖ（４）〜Ｖ（６）を生成する。
【００３５】
この実施例では、第一実施例で使用された６種類のセレクト信号の代わりに、３種類のセレクト信号Ｓ１〜Ｓ３が使用される。従って、別の連続水平走査期間が考えられる場合、別の各水平走査期間１Ｈ〜６Ｈについて、アナログスイッチ６３ａ〜６３ｆから出力される第二の展開画像信号Ｖ（ｉ）（ｉ＝１〜６）と、アナログスイッチに入力される第一の展開画像信号Ｖｋ（ｉ）（ｋ＝１〜６：水平走査期間を意味する）の関係は、次表の通りである。
【００３６】
【表２】

【００３７】
図９に、更に別の水平走査期間用に配列されたローテーション制御回路６１から、どのように信号Ｓ１〜Ｓ３を選択するかを示す。この図では、セレクト信号Ｓ１〜Ｓ３は水平走査信号ＳＹＮＣＨと同期を取って変更される。
【００３８】
図１０に、前述実施例に基づいて消散された暗画素の分布を示す。サンプリングホルダーＳＨ１から生成された第一の展開画像信号Ｖ１が、他のサンプリングホルダーと異ならせるサンプリングホルダーＳＨ１のトランジスタの不均一特性のために、他の第一の展開画像信号と比較して常に暗い場合、暗画素の分布パターンは、図１０に記載された状態となる。従って、先行技術で示された垂直方向の暗い線は、解消される。すなわち、異なる輝度レベルの画素は液晶パネル１０２全体に消散され、従って、重大な目に見える縦ラインむら障害としては現れず、優れた画像品質を提供する。
【００３９】
この実施例によれば、アナログスイッチ６３ａ〜６３ｆへの入力の数は、これらのスイッチの出力の数と比較して減らすことが可能である。従って、回路構成を簡単にすることができ、そのような回路の設計ならびに組立が簡単になる。
【００４０】
更に、３入力１出力のアナログスイッチ６３ａ〜６３ｆを利用するローテーション回路６０のセレクト信号Ｓ１〜Ｓ３をランダムに変更することもできる。セレクト信号のランダム変更により、液晶パネル１０２での増幅、反転等から生じる利得の相違に起因する異なる輝度レベルを有する画素を空間的に分散するだけでなく、１回の水平走査サイクルで集められた各表示画像の暗画素の位置も変更される。従って、長時間にわたって統合が実施されると、サンプリングホルダーの特性差の影響が分散されて高画質な画像となる。
【００４１】
本発明の装置は、前述の実施例に限定されるものではない。例えば、セレクト信号を完全にランダムに変更する代わりに、画像信号の垂直同期信号に基づいてその順序を変更したり、あるいは、垂直走査期間に基づいてランダムにそれらを変更することも可能である。これらの変更により、サンプリングホルダーのような回路が相展開に利用されるときに現れる回路特性差の影響を、空間および時間の両方の観点から分散され、回路の画像表示への影響が分散され、高画質で高解像度の画像が生成される。
【００４２】
また、セレクト信号Ｓ１〜Ｓ６またはＳ１〜Ｓ３ならびに第一の展開画像信号Ｖｋ（ｉ）と第二の展開画像信号Ｖ（ｉ）の組み合わせは、表１と２に記載されている通りである必要はない。セレクト信号を生成ならびに供給する回路として、前述以外の多くの他タイプの回路を利用できる。
【００４３】
前述の実施例では、相展開回路５０の他に、ローテーション回路６０の内部のアナログスイッチ６２ａ〜６２ｆの入力と出力の間にオフセットの相違が生じる場合がある。しかしながら、これらの相違は、一般に、サンプリングホルダーＳＨ１〜ＳＨ６または相展開回路５０の増幅および反転回路の相違よりも、はるかに小さい。従って、ローテーション回路の設置は、第二の展開画像信号Ｖ（ｉ）間の電圧差すなわち液晶パネル１０２の画素輝度の相違に大して何ら実質的な影響がなく、従って、ローテーションの画像品質向上効果が十分に発現される。更に、ローテーション回路の使用により、反転回路４０が実施する画像画素の画素の反転が単純化され、例えば反転回路によって垂直同期信号毎に極性を反転するだけでよいので、安定したＤＣレベルの画素信号を提供できる。この結果、信号オフセットが低減され、横クロストークが防止でき、より鮮明な画像が生成される。
【００４４】
また、ローテーション回路６０、あるいはローテーション回路を含んだデータ処理回路ブロック全体は、液晶パネルの外部のガラス基板上に構成しても良く、ＩＣ化することも可能である。特にＩＣ化に当たっては、本発明のローテーション回路を採用することにより相展開する際に必要な信号処理回路間のレベル調整が不要となる。また、ＩＣにこれらの回路を作り込む際にサンプリングホルダーにレベル差が多少あっても問題無く高画質の画像が得られるので、ＩＣ化は容易である。
【００４５】
基板上にこれらの回路を形成する場合に、素子のばらつきなどによる回路の利得差やオフセットを回避するために製造工程において回路の利得差やオフセットを調整しても良い。しかしながら、液晶の光学特性に合わせ込むためには、精度の高い調整作業が必要となるので相展開の数が多くなると、このような調整作業は実質的に不可能である。また、調整用の素子を付加するなどにより回路構成も複雑になる。これに大使、本例の画像表示装置のようにローテーション回路を用いれば、調整作業を回避でき、更に、構成度部品も不要となるので、コストを低減でき、表示された画像では部品の精度を上げた以上の効果を得ることができる。
【００４６】
図１１に、３板プリズム方式の光学システムを用いた投写型の画像表示装置（プロジェクタ）の概要を示してある。本例のプロジェクタ７０では、白色光源のランプユニット７１から投写された投写光がライトガイド７２の内部で、複数のミラー７７および２枚のダイクロイックミラー７３によってＲ、Ｇ、Ｂの三原色に分けられ、それぞれの色の画像を表示する３枚のＴＦＴ液晶パネル７４ｒ、７４ｇおよび７４ｂに導かれる。そして、それぞれのＴＦＴ液晶パネル７４ｒ、７４ｇおよび７４ｂによって変調された光はダイクロイックプリズム７５に三方向から入射される。ダイクロイックプリズム７５では、ＲおよびＢの光が９０°曲げられ、Ｇの光が直進するので各色の画像が合成され、投写レンズ７６を通してスクリーンなどにカラー画像が投写される。本発明に係る相展開機能およびローテーション機能を備えたデータ処理回路ブロックを介して入力画像信号ＶＩＤＥＯをそれぞれの液晶パネル７４ｒ、７４ｇおよび７４ｂに供給すると、それぞれの色の画像を液晶パネル７４ｒ、７４ｇおよび７４ｂによって、横ストロークや縦ラインむらのない高画質・高解像度で作成できる。従って、本プロジェクタ７０を用いることにより、大きく鮮明な画像をスクリーン等に表示することができる。
【００４７】
【発明の効果】
本発明の画像表示装置によれば、画像信号を相展開することによって高解像度の画像が得られると共に、相展開された画像信号をローテーションさせて画像の表示部に提供することにより、相展開による縦ラインむらを防止し高画質な画像を得ることができる。また、ローテーションさせることによって、極性を画素毎に反転する極性の反転も簡単に行えるので、横クロストークの発生も防止できる。
【００４８】
また、本発明の画像表示装置によれば、相展開に用いられるサンプリングホルダーなどの回路において処理を行う際にレベル差が多少あるなどの特性差が許容でき、この特性差による駆動用の画像信号の差を表示部の直前に相展開された画像信号とパネル駆動用の画像信号との組み合わせを入れ換えるローテーション回路によって表示部上では空間的に、また時間的に分散させることができる。従って、本発明の画像表示装置では、相展開する際の信号処理回路の間のレベル調整が不要となるので、回路設計や組立時にかかる手間やコストを低減し、小型で安価な高解像度・高画質の画像表示を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明による画像表示装置の第一実施例を示すブロック図。
【図２】図１に記載された画像表示装置の画像処理回路の更なる詳細を示すブロック図。
【図３】図１と図２のブロック図で使用される制御および画像信号の第一水平期間における波形を示す図。
【図４】第一実施例の、セレクト信号と水平および垂直同期信号の関係を示す図。
【図５】第一実施例のマトリクスにおいて画素が暗くなっている状態を示す図。
【図６】第二実施例の、セレクト信号と水平および垂直同期信号の関係を示す図。
【図７】第二実施例のマトリクスの画素が暗くなっている状態を示す図。
【図８】第三実施例の、相展開回路とローテーション回路のブロック図を示す図。
【図９】第三実施例の、セレクト信号と水平および垂直同期信号の関係を示す図。
【図１０】第三実施例のマトリクスにおいて画素が暗くなっている状態を示す図。
【図１１】本発明に関するプロジェクタの概略構成を示す図。
【図１２】従来の画像表示装置の一つのブロック図。
【図１３】図１２に記載されたブロック図で使用される制御および画像信号の形を示す図。
【図１４】従来の画像表示装置のマトリクスにおいて画素が暗くなっている状態を示す図。
【図１５】他の従来画像表示装置のブロック図。
【図１６】図１と図２のブロック図で使用される制御および画像信号の第二水平期間における波形を示す図。
【符号の説明】
１０．液晶パネルブロック
２０．タイミング回路ブロック
３０．データ処理回路ブロック
３５．タイミング制御回路
４０．反転回路
４２．セレクタ
５０．相展開回路
５１．サンプリングホルダー
６０．ローテーション回路
６１．ローテーション制御回路
６２．アナログスイッチ
６３．アナログスイッチ
７０．プロジェクタ
７２．ライトガイド
７３．ダイクロイックミラー
７４．液晶パネル
７５．ダイクロイックプリズム
７７．ミラー
１００．信号配線
１１３．列配線
１１６．画素[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an apparatus for displaying an image. More particularly, the present invention relates to a driving method for improving display characteristics of an image display device using a liquid crystal panel.
[0002]
[Prior art]
FIG. 15A shows an example of a conventional image display device. This apparatus uses a liquid crystal panel to display an image, and includes a liquid crystal panel block 10, a timing circuit block 20, and a data processing circuit block 30. The liquid crystal panel block 10 further includes an image signal driving circuit 101, a liquid crystal panel 102, and a scanning signal driving circuit 103. In the liquid crystal panel 102, a plurality of pixel units 114 are arranged at intersections of matrix column wirings 113 and row wirings 117. Further, according to FIG. 15B, the pixel unit 114 includes a thin film transistor 115 and a pixel 116 having two image element electrodes sandwiching a liquid crystal therebetween. The image signal driving circuit 101 is provided with a shift register 111 and a sampling switch 112. The image signal processing circuit 30 is equipped with an amplification and inversion circuit 302.
[0003]
The timing circuit block 20 receives the source clock signal CLK and the synchronization signal SYNC and supplies control signals to the shift register 111 and the scanning signal drive circuit 108. on the other hand,Input image signalVIDEO is supplied to the image signal processing circuit 30 by an external device such as an image processing device. This image signal is amplified by the amplifying and inverting circuit 302, the voltage level thereof is inverted as necessary, and is changed to a voltage required for driving the liquid crystal panel 102, and input to the liquid crystal panel block 10 as an image signal for driving. Output to the terminal Vin.
[0004]
The timing circuit block supplies a horizontal scanning signal to the scanning signal driving circuit 103 during the vertical scanning period, that is, during each image display period. Horizontal scanning signals from the scanning signal driving circuit 103 are sequentially supplied to the row wirings 117 to turn on the thin film transistors 115. During each horizontal display period, the shift register 111 outputs a sampling signal to the sampling switch 112 based on a signal from the timing circuit block 20. The sampling switch 112 samples the image signal corresponding to each pixel 116, activates the image signal drive voltage, and activates the two image element electrodes of the pixel 116, and outputs the image signal drive voltage to the column wiring 113.
[0005]
With this image device, a polycrystalline silicon thin film transistor (hereinafter referred to as p-si-TFT) is used as the thin film transistor formed on the glass substrate of the liquid crystal panel block 10. However, at the same time, when the transistors for the image signal driving circuit 101 and the scanning driving circuit 103 are formed on the same glass substrate, both transistors can be formed using p-si-TFTs. By forming these

circuits

101 and 103 with ps-i-TFT, the size of the image display device can be further reduced. However, the actual operation speed of the ps-i-TFT is slower than the speed necessary for processing the signals by the image signal driving circuit 101 and the scanning signal driving circuit 103.
[0006]
One possible solution for using a slow p-si-TFT is to develop the phase of the input image signal VIDEO to match the relationship between the characteristics of the sampling switch 112 and the frequency of the input image signal VIDEO. It is to be.
FIG. 12 shows an example of a circuit of an image display device that develops an input image signal VIDEO into six phases for each pixel signal. FIG. 13 shows the shape of the signal wave of the circuit of FIG.Input image signalVIDEO corresponds to a plurality of pixels in the horizontal period.PixelSignals e1, e2, e3. . . Consists of. The phase development circuit 301 of the image processing circuit 30 includes:inputThe image signal VIDEO is received and developed into six phases V (1) to V (6). The amplifier 302 amplifies the developed image signals and outputs them to terminals OUT1 to OUT6 for supplying these signals to the sampling switch 112.
[0007]
In this circuit, it is a plurality of image signal sequences of pixels called pixel signals e1, e2, e3, to en (n represents the total number of pixel columns).inputThe image signal VIDEO is supplied by timing the horizontal synchronization signal SYNC. The phase development circuit 301 of the circuit 30 develops the output timing of each pixel signal e, generates an image signal V (i) (where i = 1 to 6), and drives the pixels. That is, the image signal V (i) is a developed pixel signal including every sixth pixel number.EiofIt is a line. For example, the image signal V (1) is composed of developed pixel signals E1, E7, E13, and the like. The image signals V (1) to V (6) are one pixel signals.IssueAre shifted to each other. The image signals V (1) to V (6) are supplied to the terminals OUT1 to OUT6 and the sampling circuit 112 through the signal wiring 114, respectively. The sampling switch samples the image signals V (1) to V (6) and transmits an actual image signal for driving the pixels. Accordingly, the frequency of the panel drive image signal V (i) is slower than the frequency of the input image signal VIDEO. For this reason, even if the transistor of the sampling switch is made of ps-i-TFT, the sampling switch 112 can accurately sample the sample pixel signal. The sampling switch 112 supplies the image driving signal to the i-th column pixel via the column wiring 113.
[0008]
[Problems to be solved by the invention]
However, according to the above-described prior art, the phase development circuit 301 having the individual phase circuits has a problem of variations in characteristics of the individual circuits or their assembly state or changes with time, and the circuit configuration is the same. However, there may be a difference in gain or an offset. Therefore, for example, even when the input image signal VIDEO has a pixel signal having a uniform luminance, the luminance of the pixel signal of each phase after the phase expansion circuit 301 may be different. For this reason, pixels that should have the same level of brightness may display different brightness levels on the liquid crystal panel 102. For example, when there are six individual phase circuits in the phase expansion circuit 301, the pixel signale1, e7, e13FIG. 14 shows the luminance of each pixel repeated on the display when the characteristics of the corresponding individual phase circuit are different from those of the other phase circuits. As a result, dark vertical line irregularities are observed every six lines, which may be uncomfortable for the viewer. One possible way to avoid gain differences and offsets due to individual circuits is to adjust the gain differences and offsets in the manufacturing process. However, the high-precision operation of this process requires matching of the optical properties of the liquid crystal, and such adjustments become more difficult as the number of phase developments increases. Further, the addition of a device for adjustment complicates the circuit configuration. Another possible solution to eliminate such adjustment work is to add high precision elements. However, this method increases the cost, and it is not easy to completely match the characteristics of the entire circuit only by increasing the accuracy of the element.
[0009]
Therefore, a main object of the present invention is to provide an excellent image quality in which even if the characteristics of each individual circuit of the phase expansion circuit are different, the display does not have dark vertical line unevenness. Another object of the present invention is to provide a small and high-performance image display device by using a simple circuit to disperse non-uniform luminance of pixels caused by the influence of the difference between circuit characteristics. It is.
[0010]
[Means for Solving the Problems]
The present invention mainly comprises an inverted signal output circuit, a polarity signal selection circuit, a phase expansion circuit, a rotation circuit, a sampling means, and a control circuit thereof. The inverted signal output circuit is a signal sequence having a plurality of pixel signals.PositiveA signal sequence of pixel signals having polarity;negativeA signal sequence of pixel signals having polarity is created. The polarity signal selection circuit isPositiveA signal train of pixel signals having polarity and the abovenegativeOne of the signal sequences of pixel signals having polarity is selected and output. The phase expansion circuit has a plurality of serial data (hereinafter referred to as a signal sequence) composed of a plurality of pixel signals.Sampling holderEach pixel signal is expanded and a plurality of pixel signals are expanded.First unfolded image signalAre generated in parallel.
[0011]
The rotation circuit includes a plurality of developed pixel signals.First unfolded image signalHas a plurality of selection circuits. Each selection circuitFirst unfolded image signalSelectSecond developed image signalAre generated in parallel. samplingswitchIsSecond developed image signalReceiveSecond developed image signalIs used to generate an image signal for driving the pixel.
[0012]
The control circuitThe combination for holding the pixel signals in the plurality of sampling holders for each first specific period is changed to the phase development circuit, and the combination for generating the plurality of second development image signals in the rotation circuit is Changing the arrangement of the plurality of pixel signals and the arrangement of the pixels to be appropriate, and changing the selection of the plurality of selectors for each second specific period synchronized with the first specific period.
[0013]
Therefore, even if there are variations in characteristics of elements such as transistors in the phase expansion circuit, even if such variations affect the uniform luminance of each pixel, it is possible to cancel these characteristic differences. As a result, a uniform high-resolution image can be displayed on the display unit.
[0014]
Multiple combinations of rotation means and phase expansion means and the corresponding expansion procedure are:timingDepending on the control circuit, it can be changed randomly or in a specific order. Furthermore, the combination and the corresponding deployment procedure arescanningIt is also possible to change in synchronization with or in synchronization with horizontal and vertical scanning.Further, the switching of the outputs of the plurality of selectors that select and output one of the signal sequence of pixel signals having positive polarity and the signal sequence of pixel signals having negative polarity is synchronized with horizontal scanning or vertical scanning of the display unit. It is also possible to change it.
[0015]
Further, the display unit of the image display device is a display unit such as a liquid crystal panel. Alternatively, the display unit of the image display device can be a projection display unit including a transmissive liquid crystal panel and a projection light source.
In still another embodiment, the display device of the present invention further includes a light source, the image display unit that modulates light from the light source, and a lens that projects the light modulated by the image display unit. ing.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a schematic configuration of a circuit block diagram of the present invention for an image display apparatus. This circuit block mainly includes a liquid crystal panel block 10, a timing circuit block 20, and an image processing circuit 30. The liquid crystal panel block 10 includes an image signal driving circuit 101, a liquid crystalpanel102 and a scanning signal driving circuit 103. The image signal driving circuit 101 includes a shift register 111 and a sampling switch 112. The image processing circuit 30 includes an inversion circuit 40, a phase expansion circuit 50, a rotation circuit 60, and a circuit for controlling these circuits.

timing

A control circuit 35 is provided. FIG. 2 shows a detailed view of the image processing circuit 30. FIG.And FIG.These are the control and image signal waveforms used in the block diagrams of FIGS.
[0017]
The timing circuit block 20 receives the source clock signal CLK and the horizontal and vertical synchronization signal SYNC, and supplies a control signal to the shift register and the scanning signal driving circuit 103. on the other hand,inputThe image signal VIDEO is supplied to the image signal processing circuit 30.
[0018]
timingcircuitThe block 20 has a horizontal scanning signal during one vertical scanning period.SYNCHIs supplied to the scanning signal driving circuit 103. Horizontal scanning signalSYNCHAre successively supplied to the row wiring 117 to turn on the thin film transistor 115 of the pixel unit 114. During each horizontal scanning period, the shift register 111 outputs a sampling signal based on the control signal from the timing circuit block 20 to the sampling switch 112. The sampling switch 112 samples the image signal corresponding to each pixel unit 114 and outputs the drive voltage of the image signal to the column wiring 113, and the column wiring 113 activates the pixel 116 of the pixel unit 114. FIG.And FIG.The picture described inFaithIssue e (1), e (2), E (3),. . . It is a continuous signal sequence of e (n)inputImage signal VIDEOIs supplied to VIDEO IN of the inverting circuit 40.
[0019]
The image signal output circuit 41 of the inverting circuit 40 is supplied with an input image signal VIDEOBased on the above, two types of image signals, that is, a normal positive signal of the input image signal and a negative signal of the inverted input image signal are generated and supplied to the two selectors 42a and 42b.The ThisThese selectors 42 a and 42 b are controlled by a control signal from the timing control circuit 35. The main purpose of generating positive and negative image signals arises by continuously applying a voltage signal of one polarity to the liquid crystalBurn-inThis is to avoid the deterioration of the liquid crystal.
[0020]
During the first horizontal scanning period 1H, the pixel signals e (1), e (3), e (5). . . The positive image signal VP, which is a signal sequence, is supplied to the sampling holders SH1, SH3, and SH5. Pixel signals e (2), e (4), e (6). . . The negative image signal VN, which is a signal sequence, is supplied to the sampling holders SH2, SH4, and SH6.Sampling holderThe control circuit 52 is based on the clock signal CLK and the horizontal scanning signal SYNCH.samplingThe holder clock signals Sh1 to Sh6 are supplied to the sampling holders SH1 to SH6, respectively. The rise times of these clock signals are synchronized with the start of each pixel signal in the signal sequence. Next, the sampling holder SH1 displays the image at the time t11.FaithNo. e (1), the pixel signal e (7) is held during the period t12, and the developed pixel signals E (1), E (7), E (13). . . Of the first signal sequenceFirst unfolded image signalV1 (1) is generated. The sampling holder SH2 holds the pixel signal e (2) at the period t11, holds the pixel signal e (8) at the period t12, and develops the developed pixel signals E (2), E (8), E (14). . . Of the first signal sequenceFirst unfolded image signalV1 (2) is generated. Sampling holder clock signal Sh2The rise time of the pixel signaleThe signal Sh for the period of (1)1Shifted from that. In the same way, the other sampling holder SH3-SH6Sampling holderReceiving clock signals Sh3 to Sh6In the initial period t11, the pixel signals e (3) to e (6) are respectively held, and in the second period t12, the pixel signals e (9) to e (12) are respectively held. ByUnfolddidPixel signals E (3), E (9), E (15). . . Consisting of the first signal sequence ofFirst unfolded image signalPixel signals E (6), E (12), E (1) developed from V1 (3)8). . . Of the first signal sequenceFirst unfolded image signalGenerate up to V1 (6)The
[0021]
On the other handtwoDuring the horizontal scanning period 2H, the pixel signals e (2), e (4), e (6). . . The negative image signal VN which is a signal sequence of the pixel image is supplied to the sampling holders SH1, SH3, and SH5, and the pixel image signals e (1), e (3), e (5). . . The positive image signal VP, which is a signal sequence of, is supplied to the sampling holders SH2, SH4, and SH6. The timing for switching these selectors istimingIt is controlled by the control signal of the control circuit 35. That is,Sampling holderControl circuit52fromsamplingThe rise time of the holder clock signals Sh1 to Sh6 is shifted by one pixel signal period as compared with that of the first horizontal scanning period 1H.The SThe sampling holder SH1 includes the developed pixel signals E (n), E (6), E (12). . . Of the first signal sequenceFirst unfolded image signalV2 (1) is generated. Furthermore, the sampling holder SH2samplingWhen the holder clock signal Sh2 is receivedBy holding the pixel signal e (1) at time t21 and holding the image signal e (7) at time t22,The developed pixel signals E (1), E (7), E (13). . . A first signal sequence ofofA developed image signal V2 (2) is generated.. sameIn the same way, other sampling holder SH3-SH6 is also the initial period t21Each of the image signalse(2) ~eHolding (5), t22Each of the pixel signalse(8) ~e(11) and the developed pixel signals E (2), E (8), E (14). . . From the first developed image signal V2 (3) comprising the first signal sequence of the developed pixel signals E (5), E (11), E (17). . . Consisting of the first signal sequence ofFirst unfolded image signalGenerate up to V2 (6).
[0022]
Different in this embodiment for different horizontal synchronization periodsSampling holder clockThe main reason for supplying the signals to the sampling holders SH1 to SH6 is the individual described in the prior artSampling holderThis is for avoiding repetitive non-uniformity of the luminance of the pixel signal caused by the influence of the circuit characteristics, and for dispersing such non-uniformity.
[0023]
These firstofThe developed image signal is supplied to the rotation circuit 60.Sampling holderWhen SH1 to SH6 are directly coupled to the signal wiring 100 and the pixel 116 via the output terminals OUT1 to OUT6 without the rotation circuit 60, the firstofThe developed image signal is not accurately supplied to each signal wiring 100 and each pixel unit 114. For example, when the period is 2H,ofThe developed image signal V2 (1) is supplied to the signal wiring 100-1, the pixel P-1, and the pixel P-7. However, the first developed image signal V2 (1) includes inappropriate developed pixel signals E (n) and E (6), which are the wiring 100-6 and the pixels.P-6 andP-N suppliedShould. Accordingly, the main function of the rotation circuit 60 is to reduce such inadequacy by selecting an appropriate first developed image signal from V1 (1) to V1 (6) and V2 (1) to V2 (6). Adjusting to generate second developed image signals V (1) to V (6),Each signal wiring100 appropriate signal lines.
[0024]
The rotation circuit 60 includes a rotation control circuit 61 and six six-input one-output analog switches 62a to 62a.62f. When the first horizontal scanning period is 1H,

analog

Switch 62a is the first exhibitionOpeningThe image signal V1 (1) is selected and the second developed image signal V (1) is supplied to the output terminal OUT1, 62b isFirst expanded imageSelect signal V1 (2)Expanded imageThe signal V (2) is supplied to the output terminal OUT1, and 62c isFirst expanded imageSelect signal V1 (3)Second expanded imageThe signal V (3) is supplied to the output terminal OUT3, and 62d isFirst expanded imageSelect signal V1 (4)Second expanded imageThe signal V (4) is supplied to the output terminal OUT4, and 62e isFirst expanded imageSelect signal V1 (5)Second expanded imageThe signal V (5) is supplied to the output terminal OUT5, and 62f isFirst expanded imageSelect signal V1 (6)Second expanded imageThe signal V (6) is supplied to the output terminal OUT6.
[0025]
On the other hand, in the second horizontal scanning period 2H, the switch 62a switches the developed pixel signals E (1), E (7), E (13). . . The first developed image signal V2 (2) consisting of the first signal sequence is selected and the secondExpanded imageThe signal V (1) is output to the output terminal OUT1, and 62b indicates the developed pixel signals E (2), E (8). . . The first signal consisting ofUnfoldSelect image signal V2 (3)Expanded imageThe signal V (2) is output to the output terminal OUT2, and 62c indicates the developed pixel signals E (3), E (9). . . Consisting of a row ofFirst expanded imageSelect signal V2 (4)Second expanded imageThe signal V (3) is output to the output terminal OUT3, and 62d indicates the developed pixel signals E (4), E (10). . . Consisting of a signal trainFirst unfolded image signalSelect V2 (5)Second developed image signalV (4) is output to the output terminal OUT4, and 62e indicates the developed pixel signals E (5), E (11). . . Consisting of a signal trainFirst unfolded image signalSelect V2 (6)Second expanded imageThe signal V (5) is output to the output terminal OUT5, and 62f isFirst expanded imageSelect signal V2 (1),Second expanded imageThe signal V (6) is output to the output terminal OUT6.
[0026]
In additionSansuiIn the flat scanning period 3H, the developed pixel signals E (1), E (7). . . The first developed image signal V3 (3) consisting of the signal sequence of the second developed by the switch 62a.imageThe signal V (1) is supplied to OUT1. Accordingly, the second developed image signal V (i) (i = 1 to 6) output from the analog switches 62a and 62f for each of the other horizontal scanning periods 1H to 6H and the input to the analog switch. The relationship of the first developed image signal Vk (i) (k = 1 to 6: means a horizontal scanning period) is as shown in the following table.
[0027]
[Table 1]

[0028]
S1 to S6 are each horizontal scanning periodAmongSometimes the analog switches 62a-62f have the above firstDeploymentA select signal for selecting a combination of image signals Vk (i) is shown.
[0029]
Rotation controlcircuit61 isSelectThe signals S1 to S6 are held, and one select signal is supplied to the analog switches 62a to 62f during each horizontal period. For example, in the period 1H, the select signal S1 is an analog switch.62a-62fTo be supplied. Based on this select signal, each analog switch has one first switch.ofA developed image signal Vk (i) is selected, and each output terminal OUT (i) is secondly selected based on the combination table.ofA developed image signal V (i) is supplied.
[0030]
In FIG., CommunicatingFrom the rotation management circuit 61 arranged for the subsequent horizontal scanning period.SelectIt shows how to select signals S1-S6. In this figure, the select signal is the horizontal scanning signal SYNC.HSynchronously with the change from S1 to S6. The rotation control circuit 61 that generates such a select signal includes a counter circuit and the like.
[0031]
The output terminals OUT1 to OUT6 are respectively coupled to the image data wirings 100-1 to 100-6 and the sampling switches 112-1 to 112-6 shown in FIG. Sampling switches 112-7 to 112-n (n: pixel column number) are also coupled to the data lines 100-1 to 100-6. Accordingly, the sampling switches 112-1 to 112-6 are connected to the shift register 111.Sampling holder clockBased on the same timing signal as the signals Sh1 to Sh6, the secondDeploymentThe image signals V (1) to V (6) are taken up. The sampling switches 112-1 to 112-6 supply image signals V '(1) to V' (6),LCD panelEach pixel of 102P-1PDrive -6. The image signal V ′ (1) for driving is shown in FIG.And FIG.Pixel image signals e ′ (1), e ′ (7), e ′ (13), etc. Horizontal scanning signal SYWhen NCH is supplied to the gate of the thin film transistor 115 via the scanning control circuit 103, the thin film transistor 115 is turned on to accept the image signal, and the pixel signal is converted into the pixel.P-1PSupply to -6 electrodes.
[0032]
FIG. 5 shows the distribution of dark pixels dissipated based on the first embodiment.Sampling holderExpanded generated from SH1First developmentThe image signal V1 isSampling holderDifferent fromSampling holderDue to the non-uniform characteristics of the SH1 transistor, otherFirst expanded imageIf it ’s always darker than the signal,First developmentImage signal V1(I)The distribution pattern of the dark pixels based on is as shown in FIG. Thus, the dark vertical lines shown in the prior art recognized by the viewer are eliminated.
[0033]
Further, in the rotation circuit 60, the horizontal scanning periodwhileWhensamePeriodTheTherefore, the select signals S1 to S6 supplied to the analog switches 62a to 62f can be changed at random. FIG. 6 shows a second embodiment in which the select signals S1 to S6 generated by the rotation control circuit 61 are randomized. In this embodiment, during the first horizontal period 1H, the select signal S4 isrotationThe analog voltage is supplied from the control circuit 61 to the analog switches 62a to 62f. The select signal S5 is in the first horizontal period 2HrotationIt is supplied from the control circuit 61 to the analog switches 62a to 62f (the same applies hereinafter). Each select signal Si includes a first signal based on Table 1 above.ofExpanded image signal Vi (k) and secondofThere are specific combinations of developed image signals V (k). However, select signal Si and horizontal scanning periodAmongThe relationship is randomized. In this example,Sampling holderCollected from SH1The developed first developed image signal V1But otherFirst developmentWhen it is always darker than the image signal, there is a dark pixel extinction pattern described in FIGS. That is, when the timings of the select signals S1 to S6 are randomized as shown in FIG. 6 when the first vertical scanning period is 1V, the dark pixel pattern during this period is as shown in FIG. It becomes a state. Further, when the order of randomization is changed during the second vertical scanning period 2V as shown in FIG. 6, the dark pixel pattern during this period is in the state as shown in FIG. 7-B. It becomes. Therefore, what integrated these patterns comprehensively after these periods is as shown in FIG. 7-C. That is, if the order of randomization is changed every vertical synchronization period, these patterns are integrated over time, and the entire liquid crystal panel appears to have almost the same level of brightness. In other words, the individual phasesSampling holderThe influence of the difference in characteristics such as amplification and inversion of SH1-SH6 is dissipated and uniformed from the viewpoint of both space and time. Therefore, an excellent image quality can be obtained for the liquid crystal panel.
[0034]
FIG. 8 shows a third embodiment relating to another phase expansion circuit 50 and a rotation circuit 60. In particular, the rotation circuit 60 uses n analog switches 63a-63f with 1 input and m outputs (m is an integer smaller than n, which is set to 3 in this case). One analog switch 63a-63 eachfIs the phase expansion circuit 50Sampling holderOne signal is selected from the first developed image signals V1 (1) to V1 (3) in the first scanning period 1H held by 51a to 51c, and second signals to the output terminals OUT1 to OUT3 are selected. The developed image signals V (1) to V (3) are generated. The rotation control circuit 61 supplies select signals S1 to S3 to the analog switches 63a to 63f and selects one signal from the first developed image signals V1 (1) to V1 (3). Furthermore, each one analog signal 63d-63f isSampling holderFirst held by 51d to 51fofOne signal is selected from the developed image signals V1 (4) to V1 (6), and second signals to the output terminals OUT1 to OUT3 are selected.DeploymentImage signals V (4) to V (6) are generated.
[0035]
In this embodiment, three types of select signals S1 to S3 are used instead of the six types of select signals used in the first embodiment. Therefore, another continuous horizontal scanning period is considered.ThisThe second developed image signal V (i) (i = 1 to 6) output from the analog switches 63a to 63f and the first input to the analog switch for each of the other horizontal scanning periods 1H to 6H. The relationship between the developed image signals Vk (i) (k = 1 to 6: means a horizontal scanning period) is as shown in the following table.
[0036]
[Table 2]

[0037]
FIG. 9 shows how the signals S1 to S3 are selected from the rotation control circuit 61 arranged for another horizontal scanning period. In this figure, the select signals S1 to S3 are changed in synchronization with the horizontal scanning signal SYNCH.
[0038]
FIG. 10 shows the distribution of the dark pixels dissipated based on the above-described embodiment.Sampling holderGenerated from SH1FirstUnfoldImage signalV1 is the otherSampling holderDifferent fromSampling holderDue to the non-uniform characteristics of the SH1 transistor, otherFirst expanded imageWhen it is always darker than the signal, the distribution pattern of the dark pixels is as shown in FIG. Thus, the dark vertical lines shown in the prior art are eliminated. That is, pixels with different brightness levelsliquid crystalIt is dissipated throughout the panel 102 and thus does not appear as a significant visible vertical line irregularity and provides excellent image quality.
[0039]
According to this embodiment, the number of inputs to the analog switches 63a-63f can be reduced compared to the number of outputs of these switches. Therefore, the circuit configuration can be simplified, and the design and assembly of such a circuit is simplified.
[0040]
Furthermore, the select signals S1 to S3 of the rotation circuit 60 using the three-input one-output analog switches 63a to 63f can be changed at random. By randomly changing the select signal, pixels having different luminance levels due to gain differences caused by amplification, inversion, etc. in the liquid crystal panel 102 were not only spatially dispersed but also collected in one horizontal scanning cycle. The position of the dark pixel of each display image is also changed. Therefore, if integration is performed over a long period of time,Characteristics of sampling holderThe effect of sex difference is dispersed, resulting in a high-quality image.
[0041]
The apparatus of the present invention is not limited to the above-described embodiments. For example, instead of changing the select signal completely randomly, it is possible to change the order based on the vertical synchronization signal of the image signal, or to change them randomly based on the vertical scanning period. With these changes,Sampling holderThe effects of circuit characteristic differences that appear when circuits such as are used for phase expansion are dispersed from both a spatial and temporal perspective, and the effects on circuit image display are dispersed, resulting in high-quality and high-resolution images. Is generated.
[0042]
The select signals S1 to S6 or S1 to S3 and the firstofExpanded image signal Vk (i) and secondDeploymentThe combination of image signals V (i) need not be as described in Tables 1 and 2. Many other types of circuits other than those described above can be used as a circuit for generating and supplying a select signal.
[0043]
In the above-described embodiment, in addition to the phase expansion circuit 50, the analog switch 62a in the rotation circuit 60 is provided.~There may be an offset difference between the input and output of 62f. However, these differences are generallySampling holderIt is much smaller than the difference in the amplification and inversion circuit of SH1 to SH6 or phase expansion circuit 50. Therefore, the installation of the rotation circuit is the secondDeploymentThere is no substantial effect on the voltage difference between the image signals V (i), that is, the difference in pixel luminance of the liquid crystal panel 102, and therefore, the effect of improving the image quality of rotation is sufficiently exhibited. Further, the use of the rotation circuit simplifies the inversion of the pixel of the image pixel performed by the inversion circuit 40. For example, the inversion circuit only needs to invert the polarity for each vertical synchronization signal. Can provide. As a result, the signal offset is reduced and the horizontalCross talkCan be prevented, and a clearer image is generated.
[0044]
Further, the rotation circuit 60 or the entire data processing circuit block including the rotation circuit may be configured on a glass substrate outside the liquid crystal panel, and may be integrated into an IC. In particular, in the case of an IC, the use of the rotation circuit of the present invention eliminates the need for level adjustment between signal processing circuits required for phase development. In addition, these circuits are created in the IC.RWhenSampling holderEven if there is a slight level difference, a high-quality image can be obtained without any problem, so that it is easy to make an IC.
[0045]
When these circuits are formed on a substrate, the gain difference or offset of the circuit may be adjusted in the manufacturing process in order to avoid the gain difference or offset of the circuit due to element variation or the like. However, in order to match the optical characteristics of the liquid crystal, a highly accurate adjustment operation is required. Therefore, when the number of phase development increases, such an adjustment operation is substantially impossible. Further, the circuit configuration becomes complicated by adding an adjustment element. If the rotation circuit is used as the ambassador, the image display device of this example, the adjustment work can be avoided, and further, the components are not required, so the cost can be reduced and the display can be reduced.ThisIn the image, it is possible to obtain an effect that is higher than the accuracy of the parts.
[0046]
FIG. 11 shows an outline of a projection type image display apparatus (projector) using a three-plate prism type optical system.TheIt is shown. In the projector 70 of this example, the projection light projected from the lamp unit 71 of the white light source is divided into the three primary colors R, G, and B by a plurality of mirrors 77 and two dichroic mirrors 73 inside the light guide 72. The light is guided to three TFT liquid crystal panels 74r, 74g, and 74b that display images of the respective colors. The light modulated by the respective TFT liquid crystal panels 74r, 74g and 74b is incident on the dichroic prism 75 from three directions. In the dichroic prism 75, the light of R and B is bent by 90 °, and the light of G goes straight, so that the images of the respective colors are combined, and a color image is projected onto a screen or the like through the projection lens 76. When the input image signal VIDEO is supplied to the respective liquid crystal panels 74r, 74g, and 74b through the data processing circuit block having the phase expansion function and the rotation function according to the present invention, the images of the respective colors are displayed on the liquid crystal panels 74r, 74g, and 74b. With 74b, the image can be created with high image quality and high resolution with no horizontal stroke or vertical line unevenness. Therefore, by using the projector 70, a large and clear image can be displayed on a screen or the like.
[0047]
【The invention's effect】
According to the image display device of the present invention, a high-resolution image can be obtained by phase-expanding an image signal, and the phase-expanded image signal is rotated and provided to the image display unit, thereby enabling phase-expanding. Vertical line unevenness can be prevented and high-quality images can be obtained. In addition, by rotating, the polarity can be easily reversed so that the polarity is reversed for each pixel.Cross talkCan also be prevented.
[0048]
Further, according to the image display device of the present invention, it is used for phase expansion.Sampling holderIn the circuit such asThe placeWhen performing the processing, a characteristic difference such as a slight level difference can be allowed, and the difference between the image signal for driving due to the characteristic difference is determined between the image signal phase-developed immediately before the display unit and the image signal for panel driving. It is possible to disperse spatially and temporally on the display unit by a rotation circuit that changes the combination. Therefore, in the image display device of the present invention, it is not necessary to adjust the level between the signal processing circuits when developing the phases. Therefore, the effort and cost required for circuit design and assembly are reduced, and the small and inexpensive high resolution and high resolution are achieved. It becomes possible to provide an image display of image quality.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of an image display device according to the present invention.
FIG. 2 is a block diagram showing further details of an image processing circuit of the image display device shown in FIG. 1;
[Fig. 3]Figure1 and the control and image signal used in the block diagram of FIG.In the first horizontal periodThe figure which shows a waveform.
FIG. 4 is a diagram showing a relationship between a select signal and horizontal and vertical synchronization signals in the first embodiment.
FIG. 5 is a diagram showing a state where pixels are dark in the matrix of the first embodiment.
FIG. 6 is a diagram showing a relationship between a select signal and horizontal and vertical synchronization signals in the second embodiment.
FIG. 7 is a diagram illustrating a state in which pixels of a matrix according to the second embodiment are dark.
FIG. 8 is a block diagram of a phase expansion circuit and a rotation circuit according to a third embodiment.
FIG. 9 is a diagram showing a relationship between a select signal and horizontal and vertical synchronization signals in the third embodiment.
FIG. 10 is a diagram showing a state where pixels are dark in the matrix of the third embodiment.
FIG. 11 is a diagram showing a schematic configuration of a projector according to the present invention.
FIG. 12 is a block diagram of one conventional image display device.
FIG. 13 is a diagram illustrating the shape of control and image signals used in the block diagram described in FIG. 12;
FIG. 14 is a diagram illustrating a state in which pixels are dark in a matrix of a conventional image display device.
FIG. 15 is a block diagram of another conventional image display device.
FIG. 16 is a diagram illustrating waveforms in a second horizontal period of control and image signals used in the block diagrams of FIGS. 1 and 2;
[Explanation of symbols]
10. LCD panel block
20. Timing circuit block
30. Data processing circuit block
35.timingControl circuit
40. Inversion circuit
42. selector
50. Phase expansion circuit
51.Sampling holder
60. Rotation circuit
61. Rotation control circuit
62. Analog switch
63. Analog switch
70. projector
72. Light guide
73. Dichroic mirror
74. LCD panel
75. Dichroic prism
77. mirror
100. Signal wiring
113. Column wiring
116. Pixel

Claims

A display unit in which pixels are arranged in a matrix, and
From the signal train having a plurality of pixel signals, an image signal output circuit for generating a signal string of pixel signals having a signal sequence and a negative polarity of the pixel signals with a positive polarity,
A plurality of selectors for selecting and outputting one of the signal sequence of the pixel signal having the negative polarity and the signal sequence of the pixel signal having the positive polarity,
Phase expansion that receives the outputs of the plurality of selectors and expands the pixel signals by holding them according to a designated combination by a plurality of sampling holders, and generates a plurality of first developed image signals in parallel. Circuit ,
A plurality of selection means for receiving the plurality of first development image signals , and selecting any one of the plurality of first development image signals according to a designated combination , A rotation circuit for generating the developed image signal in parallel;
Receiving said plurality of second expanded image signal to generate image signals for driving the pixel by sampling the plurality of second expanded image signal, a sampling switch,
The combination which holds the pixel signals at the plurality of sampling holders for each first particular period is changed in the phase expansion circuit, said combination to produce a pre-Symbol plurality of second expanded image signal to the rotation circuit Timing for changing the arrangement of the plurality of pixel signals and the arrangement of the pixels to be appropriate and changing selection of the plurality of selectors for each second specific period synchronized with the first specific period Control circuit ,
An image display device comprising:

The image display device according to claim 1, wherein the timing control circuit causes the phase development circuit to change the combination for holding each of the pixel signals by the plurality of sampling holders in a predetermined order.

2. The image display device according to claim 1, wherein the timing control circuit causes the phase expansion circuit to randomly change the combination for holding each of the pixel signals by the plurality of sampling holders .

The image display device according to claim 1, wherein the first specific period is synchronized with horizontal scanning of the display unit.

The image display device according to claim 1, wherein the first specific period is synchronized with horizontal and vertical scanning of the display unit.

In Claim 1, the selection means has a plurality of analog switches,
Each is the analog switches of the second expanded image signal either one of the selected of said plurality of said plurality of first expanded image signals supplied from said plurality of sampling holder to one of the sampling switches An image display device characterized by being supplied.

7. The image display device according to claim 6, wherein the timing control circuit changes a combination of coupling any one of the plurality of sampling holders to the sampling switch .

The image display apparatus according to claim 1, wherein the selection unit selects any one of the plurality of sampling holders .

2. The image display device according to claim 1, wherein the timing control circuit unit changes a combination of coupling a plurality of sampling holders to any of the sampling switches .

2. The image display device according to claim 1, wherein the display unit is a liquid crystal panel, and the pixel includes a thin film transistor and two pixel electrodes sandwiching the liquid crystal.

2. The display unit according to claim 1, wherein the display unit is a projection display unit including a transmissive liquid crystal panel and a projection light source, and the rotation circuit supplies the pixel signal to a data side driving unit of the transmissive liquid crystal panel. An image display device characterized by the above.

The image display device according to claim 1, wherein the second specific period is synchronized with horizontal scanning or vertical scanning of the display unit.

A light source;
The image display means for modulating light from the light source;
The image display device according to claim 12, further comprising a lens that projects light modulated by the image display means.