JP3600128B2 - Transconductance amplifier, filter circuit including the same, and receiving apparatus using the filter circuit - Google Patents
Transconductance amplifier, filter circuit including the same, and receiving apparatus using the filter circuit Download PDFInfo
- Publication number
- JP3600128B2 JP3600128B2 JP2000258048A JP2000258048A JP3600128B2 JP 3600128 B2 JP3600128 B2 JP 3600128B2 JP 2000258048 A JP2000258048 A JP 2000258048A JP 2000258048 A JP2000258048 A JP 2000258048A JP 3600128 B2 JP3600128 B2 JP 3600128B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- power supply
- current
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、赤外線遠隔制御装置や、光空間伝送装置の受信機におけるバンドパスフィルタとして好適に用いられるトランスコンダクタンスアンプ、およびそれを用いるフィルタ回路および受信装置に関し、特に電源電圧の変動への対策に関する。
【0002】
【従来の技術】
前記トランスコンダクタンスアンプは、入力電圧の振幅に比例した振幅の出力電流を発生するものであり、ピーク周波数やゲイン等を比較的容易に変化させることができ、バイポーラトランジスタを使用して集積回路化されて、特に赤外線データ通信の分野で広く用いられている。前記赤外線データ通信には、家電製品に広く用いられている、いわゆる赤外線リモコンや、パーソナルコンピュータおよびその周辺機器で使用され、赤外線データ協議会による統一規格であるIrDA1.0,1.1等が挙げられる。
【0003】
図10は、一般的な赤外線リモコンの受信機1の等価回路ブロック図である。送信機からの赤外線信号は、通常、38kHzで強度変調され、さらに搬送波(38kHz)の有無でコード化された信号であり、フォトダイオードなどで実現される受光素子2で光電変換され、アンプ3に入力される。アンプ3で増幅された受信信号は、中心周波数foを38kHzとするバンドパスフィルタ4に入力されて、搬送周波数成分のみが抽出される。バンドパスフィルタ4からの出力は、ピークホールド回路5において、ピーク値がホールドされ、そのホールド値の所定の分圧レベルが検波レベルとして、コンパレータ6の反転入力端子に入力される。コンパレータ6は、非反転入力端子に入力される前記バンドパスフィルタ4からの出力を前記検波レベルでレベル弁別し、こうして前記搬送波の有無が検出されて、その弁別結果が、積分回路7およびヒステリシスコンパレータ8によって波形整形されて、出力端子9に出力され、動作制御用のマイクロコントローラなどに与えられる。
【0004】
図11は、上述のような赤外線リモコンの受信機などで用いられる一般的なバンドパスフィルタ4の概略的構成を示すブロック図である。このバンドパスフィルタ4は、前記トランスコンダクタンスアンプ11,12と、高入力インピーダンスのバッファ13,14と、コンデンサ15,16とを備えて構成されている。このバンドパスフィルタ4では、トランスコンダクタンスアンプ11,12のトランスコンダクタンスをそれぞれgm1,gm2とし、コンデンサ15,16の静電容量をそれぞれC1,C2とし、コンデンサ15,16に流れる電流をそれぞれi1,ioとするとき、入力端子17に与えられる入力信号viと、出力端子18に出力される出力信号voとの間の伝達関数は、
【0005】
【数1】
【0006】
で表される。ただし、Sはラプラス演算子であり、S=jωである。また、中心周波数foは、
【0007】
【数2】
【0008】
で表される。
【0009】
したがって、トランスコンダクタンスgm1,gm2を変化することによって、中心周波数foを任意に設定可能であることが理解される。
【0010】
一方、前記のようなデータ通信では、素子の高速化および回路の高精度化による伝送速度の向上、および素子の高感度化による伝送距離の拡大、ならびに種々の電源電圧に対応するための動作電源電圧範囲の拡大や小型化等の要望がある。そこで、そのような要望に対応するために、本件出願人は、先に特開平11−103236号公報を提案した。
【0011】
図12は、その従来技術を説明するための電気回路図である。トランスコンダクタンスアンプ11,12は、そのバイアス電流Iを調整することによって、前記トランスコンダクタンスgm1,gm2(以下、gmに総称する)が変化して、前記のようにピーク周波数やゲインが変化するので、このバイアス電流Iを安定化させると、前記中心周波数foが安定化し、前記伝送距離の拡大等に寄与することができる。一方、前記バイアス電流Iは、電源電圧Vccに依存しており、したがってトランスコンダクタンスgmは電源電圧Vccに依存してしまう。そこで、この従来技術では、バイアス回路21を電源電圧Vccに依存しないバンドギャップ電流源を備えて構成することで、種々の電源電圧に対応可能としている。
【0012】
すなわち、前記電源電圧Vccの電源ライン22と接地ライン23との間に、抵抗r1と、ダイオード接続されたPNP型のトランジスタq1と、PNP型のトランジスタq2と、ダイオード接続されたNPN型のトランジスタq3との直列回路を接続し、一方、前記電源ライン22,23間に、抵抗r2と、前記トランジスタq1とカレントミラー回路を構成するPNP型のトランジスタq4と、前記トランジスタq3と対を成すNPN型のトランジスタq5との直列回路を接続し、前記トランジスタq2のベースをトランジスタq4,q5のコレクタ間に接続している。
【0013】
また、前記電源ライン22,23間に、抵抗r4と、前記トランジスタq1とカレントミラー回路を構成するPNP型のトランジスタq6と、PNP型のトランジスタq7と、ダイオード接続されたNPN型のトランジスタq8と、抵抗r5との直列回路を接続し、前記トランジスタq7のベースを前記トランジスタq4,q5のコレクタ間に接続するとともに、前記トランジスタq8および抵抗r5にそれぞれ対応したトランジスタq9および抵抗r6によってカレントミラー回路を構成し、前記トランジスタq9のコレクタから、前記トランスコンダクタンスアンプ11,12のバイアス電流Iの引抜きを行っている。
【0014】
ここで、カレントミラー回路を構成するトランジスタq1とトランジスタq4とのエミッタ面積比は相互に等しく、また抵抗r1と抵抗r2との抵抗値も相互に等しく形成される。したがって、トランジスタq1,q4のコレクタ電流Icは、相互に等しくなる。
【0015】
一方、対を成すトランジスタq3とトランジスタq5とにおいて、
VBE3=VBE5+VR3 …(3)が成立する。ただし、VBE3,VBE5は、それぞれトランジスタq3,q5のベース−エミッタ間電圧であり、VR3は、抵抗r3による電圧降下である。また、トランジスタq3,q5のエミッタ面積比は1:10に形成されており、それらの熱電圧VTおよび逆方向飽和電流Isが等しいと、トランジスタq5のエミッタからの電流、すなわち抵抗r3に流れる電流Ioは、
【0016】
【数3】
【0017】
から、
【0018】
【数4】
【0019】
したがって、
【0020】
【数5】
【0021】
が得られる。
【0022】
したがって、このバイアス回路21では、電流Ioは電源電圧Vccに依存せず、該電流Ioを、トランジスタq4とカレントミラー回路を構成するトランジスタq6によって取出し、トランジスタq8,q9で折返して作成された前記基準電流Iも、電源電圧Vccに依存しないことが理解される。
【0023】
なお、トランジスタq2,q7は、トランジスタq6のコレクタ電圧をトランジスタq1のベースおよびコレクタ電圧と等しくするために、前記特開平11−103236号にさらに追加されたものであり、電源電圧Vccの変化に対して、トランジスタq6のコレクタ電圧が大きく変化しないように構成されている。特に、PNP型のトランジスタがラテラルPNPトランジスタである場合、後述するアーリー電圧が低いために前記電源電圧Vccの変化によるコレクタ電圧の変化でコレクタ電流の変化が大きくなるので、該トランジスタq2,q7が設けられている。
【0024】
【発明が解決しようとする課題】
上述の従来技術は、トランスコンダクタンスgmの電源電圧Vccに対する依存を、回路構成的な工夫で大幅に抑えるようにした優れた技術である。しかしながら、本件出願人は、先の出願の後、素子構成的な面に着目し、さらに一層、電源電圧Vccの変動に対応可能であることを知覚した。この点について、以下に詳述する。
【0025】
前記バイアス回路21では、前記バンドギャップ電流源の基準となる抵抗r3の島の電位は、図12で示すように前記電源電圧Vccとされている。図13および図14は、前記抵抗r3の島の素子構成を説明するための断面図および斜視図である。この抵抗r3は、P基板31上に、N型のエキタピシャル層32を形成し、それをP型のアイソレーション33で分離してN領域の島を形成し、B+ イオンなどの+イオンを注入することによって作成されている。そして、N+ 領域34から前記N領域の島に与える電位を、抵抗領域35およびその両端の端子領域36,37の電位よりも高くすることで、P−N逆バイアスでシート抵抗として作用させている。
【0026】
前記P−N逆バイアスを生じさせるために、通常、N領域の島の電位は、前記のとおり、最も高い電位である電源電圧Vccとされている。ここで、図15で示すような増幅回路の場合、抵抗r11,r12の島の電位が前記電源電圧Vccとされても、該抵抗r11,r12の両端の端子の電位も前記電源電圧Vcc側から決まっており、したがって該電源電圧Vccの変動に対してシート抵抗値が変化することはない。しかしながら、前記図12で示す回路の場合、抵抗r3の抵抗領域35の電位は接地側から決まることになり、前記電源電圧Vccの変化によるバックゲート効果によって前記P−N逆バイアスの電圧が変化して、PN接合間の空乏層の厚さが変化し、抵抗領域35の断面積が変化して、シート抵抗値が変化することになる。すなわち、前記式6におけるr3が変化することになる。
【0027】
前記イオン注入によって形成される抵抗は、注入イオンのドーズ量を加速器によって制御しているので、拡散によって形成される抵抗の抵抗値が数Ω/□〜数百Ω/□であるのに対して、数百Ω/□〜数kΩ/□の高い比抵抗を精度良く作成することができる。この比抵抗が高いと、島の電位と抵抗領域35の電位との差によるバックゲート効果による空乏層の広がりが大きくなり、抵抗値の変化量が大きくなる。
【0028】
前記のようにトランジスタq3,q5のエミッタ面積比を1:10とすると、バンドギャップ電流源の基準電流Ioは前記式6で示すとおりであり、抵抗r3の電源電圧Vccの変化に対する変化率Kを、
【0029】
【数6】
【0030】
とすると、
【0031】
【数7】
【0032】
となり、前記バックゲート効果によって、電源電圧Vccが上昇すると、基準電流Io、したがってバイアス電流Iが減少することが理解される。
【0033】
一方、図12の回路で電源電圧Vccが上昇すると、トランジスタq5のコレクタ−エミッタ間電圧Vceが上昇し、前記基準電流Ioが一定であっても、アーリー効果によってバイアス電流Iが増加してしまう。図16〜図19は、前記アーリー効果を説明するための図である。アーリー効果は、図16や図17で示すように、トランジスタqのベース電流IB をパラメータとして、VCE−IC 特性を測定すると、図18で示すように、VCEが大きくなるに従って、IC も大きくなる現象である。
【0034】
図18において、各ベース電流(図18ではIB1〜IB4)時のVCE−IC 特性のグラフをVCEの負側に延長すると、IC =0で相互に交わることになり、この点の絶対値をアーリー電圧VAFと称する。ここで、前記図12の回路において、トランジスタq5のアーリー電圧Vafを50Vとし、コレクタ−エミッタ間電圧Vce1が1Vのときにコレクタ電流Ic1が10μAとする。電源電圧Vccが2V上昇したとすると、前記コレクタ−エミッタ間電圧Vce2は3Vになる。このときのコレクタ電流Ic2は、図19で示すように三角形の相似を用いて下式から求めると、10.347μAとなる。
【0035】
【数8】
【0036】
したがって、たとえば3Vから5Vの電源に変更して、電源電圧Vccが2V上昇すると、コレクタ電流Ioは3.47%増加することになる。図12の回路では、同様にトランジスタq9のアーリー効果による電流増加分が加算されることになる。
【0037】
したがって、電源電圧Vccの上昇に対して、前記シート抵抗のバックゲート効果によるバイアス電流Iの減少分と、このアーリー効果による増加分とが完全に打消し合うことができれば、該バイアス電流Iが一定となり、前記トランスコンダクタンスgmの電源電圧Vccに対する依存をなくすことが可能であるけれども、前記シート抵抗値のばらつきやアーリー電圧Vafのばらつきをなくすことは困難である。
【0038】
本発明の目的は、電源電圧の変動により一層対応することができるトランスコンダクタンスアンプおよびそれを備えるフィルタ回路ならびにそのフィルタ回路を用いる受信装置を提供することである。
【0039】
【課題を解決するための手段】
本発明のトランスコンダクタンスアンプは、バイアス回路からのバイアス電流に応じてトランスコンダクタンスが変化するトランスコンダクタンスアンプにおいて、前記バイアス回路は前記バイアス電流の基準電流を作成するバンドギャップ電流源を有し、前記バンドギャップ電流源におけるイオン注入抵抗の島の電位を制御するバックバイアス電圧制御回路を備えることを特徴とする。
【0040】
上記の構成によれば、バイアス回路内の基準電流源にバンドギャップ電流源を用いると、電源電圧の変化に対してバイアス電流が安定化して、トランスコンダクタンスアンプのトランスコンダクタンスを安定化することができる。そのバンドギャップ電流源に関してさらにバックバイアス電圧制御回路を設け、イオン注入抵抗の島の電位を制御する。
【0041】
したがって、バックゲート効果やアーリー効果に対応して前記バックバイアス電圧を調整し、前記イオン注入抵抗のシート抵抗値を調整することによって、電源電圧の変化に対する前記基準電流の変化率を調整し、トランスコンダクタンスの電源電圧に対する依存性を一層小さくすることができる。
【0042】
また、本発明のトランスコンダクタンスアンプでは、前記バックバイアス電圧制御回路は、複数段の分圧抵抗を備え、トリミング調整によって調整された分圧電圧をバックバイアス電圧として出力することを特徴とする。
【0043】
上記の構成によれば、プロセスばらつきによってバックゲート効果による前記イオン注入抵抗のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路の分圧抵抗のトリミング調整によって最適化することができる。
【0044】
さらにまた、本発明のトランスコンダクタンスアンプでは、前記バックバイアス電圧制御回路は、複数段の分圧抵抗と、その分圧抵抗に並列に設けられるトランジスタスイッチとを備え、前記トランジスタスイッチがデジタル制御されることで任意のバックバイアス電圧を出力することを特徴とする。
【0045】
上記の構成によれば、プロセスばらつきによってバックゲート効果による前記イオン注入抵抗のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路のトランジスタスイッチを制御して分圧値を調整することによって最適化することができる。
【0046】
また、本発明のフィルタ回路は、上記のトランスコンダクタンスアンプを備えることを特徴とする。
【0047】
上記の構成によれば、電源電圧の変化に対する遮断周波数や中心周波数の変化を抑えることができる。
【0048】
さらにまた、本発明のフィルタ回路は、上記のトランスコンダクタンスアンプを備えるフィルタ回路であって、前記バックバイアス電圧制御回路は、該フィルタ回路を構成する集積回路の外部に設けられ、パッドを介してバックバイアス電圧を与えることを特徴とする。
【0049】
上記の構成によれば、フィルタ回路の集積回路の作成後に、使用する電源電圧に適応したバックバイアス電圧を設定することができ、集積回路の汎用性を拡大することができる。
【0050】
また、本発明の受信装置は、上記のフィルタ回路を搭載することを特徴とする。
【0051】
上記の構成によれば、電源電圧の変化に対する中心周波数の変化が小さいので、伝送距離を拡大することができる。
【0052】
【発明の実施の形態】
本発明の実施の一形態について、図1〜図5に基づいて説明すれば以下の通りである。
【0053】
図1は、本発明の実施の一形態のバイアス回路41の電気回路図である。このバイアス回路41は、前述のバイアス回路21と同様に、電源電圧Vccに依存しないバンドギャップ電流源を備えて構成されている。すなわち、前記電源電圧Vccの電源ライン42と接地ライン43との間に、抵抗R1と、ダイオード接続されたPNP型のトランジスタQ1と、PNP型のトランジスタQ2と、ダイオード接続されたNPN型のトランジスタQ3との直列回路を接続し、一方、前記電源ライン42,43間に、抵抗R2と、前記トランジスタQ1とカレントミラー回路を構成するPNP型のトランジスタQ4と、前記トランジスタQ3と対を成すNPN型のトランジスタQ5との直列回路を接続し、前記トランジスタQ2のベースをトランジスタQ4,Q5のコレクタ間に接続している。
【0054】
また、前記電源ライン42,43間に、抵抗R4と、前記トランジスタQ1とカレントミラー回路を構成するPNP型のトランジスタQ6と、PNP型のトランジスタQ7と、ダイオード接続されたNPN型のトランジスタQ8と、抵抗R5との直列回路を接続し、前記トランジスタQ7のベースを前記トランジスタQ4,Q5のコレクタ間に接続するとともに、前記トランジスタQ8および抵抗R5にそれぞれ対応したトランジスタQ9および抵抗R6によってカレントミラー回路を構成し、前記トランジスタQ9のコレクタから、前記トランスコンダクタンスアンプ11,12のバイアス電流Iの引抜きを行っている。
【0055】
ここで、カレントミラー回路を構成するトランジスタQ1とトランジスタQ4とのエミッタ面積比は相互に等しく、また抵抗R1と抵抗R2との抵抗値も相互に等しく形成することで、トランジスタQ1,Q4のコレクタ電流Icは相互に等しくなり、そしてトランジスタQ3,Q5のエミッタ面積比を、たとえば1:10とすると、R3をr3に置換えて、前記式3〜5から式6が得られ、電源電圧Vccに対する依存がないことが理解される。
【0056】
前記コレクタ電流Icは、前記トランジスタQ4とカレントミラー回路を構成するトランジスタQ6によって取出され、トランジスタQ8,Q9によって、折返されて、前記基準電流Iとして出力される。トランジスタQ2,Q7は、トランジスタQ6のコレクタ電圧をトランジスタQ1のベースおよびコレクタ電圧と等しくするために設けられており、電源電圧Vccの変化に対して、トランジスタQ6のコレクタ電圧が大きく変化しないようになっている。特に、PNP型のトランジスタQ1,Q4,Q6がラテラルPNPトランジスタである場合、前述のアーリー電圧が低いために前記電源電圧Vccの変化によるコレクタ電圧の変化でコレクタ電流の変化が大きくなるので、好適である。
【0057】
注目すべきは、このバイアス回路41では、前記バンドギャップ電流源の基準となる抵抗R3の島の電位は、バックバイアス電圧制御回路44によって、トランスコンダクタンスアンプ11,12のトランスコンダクタンスgmの電源電圧Vccに対する依存性が最小となるように制御されることである。
【0058】
図2は、前記抵抗R3の島の素子構成を説明するための断面図であり、素子構成は前述の図14の抵抗r3と同様である。したがって、P基板51上に、N型のエキタピシャル層52を形成し、それをP型のアイソレーション53で分離してN領域の島を形成し、B+ イオンなどの+イオンを注入することによって作成されている。そして、N+ 領域54から前記N領域の島に与える電位が、前記バックバイアス電圧制御回路44によって、抵抗領域55およびその両端の端子領域56,57の電位よりも高く、以下に示すように制御されることで、P−N逆バイアスでシート抵抗として作用する。
【0059】
前記抵抗R3の電源電圧Vccの変化に対する変化率Kを、R3をr3に置換えて前記式7で表すと、前記式6から、電源電圧Vccの変化に対して基準電流Io、したがってバイアス電流Iの変化は前記式8で示すようになり、本発明では、前述のように前記バックバイアス電圧制御回路44が抵抗R3のシート抵抗値を調整することで、前記変化率Kを調整し、電源電圧Vccの変化に対する基準電流Ioの変化率を調整する。
【0060】
図3は、前記バックバイアス電圧制御回路44の一構成例を示す電気回路図である。この図3の例では、電源電圧Vccと接地電位との間に、分圧抵抗R11〜R15が直列に接続され、分圧抵抗R12〜R14に関して並列にツェナダイオードD1〜D3が設けられ、分圧抵抗R14,R15間からバックバイアス電圧VBIASが出力される。このバックバイアス電圧VBIASの初期値VBIAS1 は、
【0061】
【数9】
【0062】
であり、たとえば端子TRM1とTRM2との間をトリミングすると、分圧抵抗R12が短絡されることになり、バックバイアス電圧VBIAS2 は、
【0063】
【数10】
【0064】
となる。
【0065】
したがって、VBIAS=Vccでの電源電圧Vccの変化に対する抵抗R3の抵抗値の変化率をKoとすると、トリミング後の変化率Kは、
【0066】
【数11】
【0067】
から、
【0068】
【数12】
【0069】
の範囲で変化させることが可能になる。
【0070】
上記式10から式13によって、
VBIAS=K・Vcc …(14)となり、前記変化率Kは、図4で示すように、電源電圧Vccの変化に対して、バックバイアス電圧VBIASの変化が最適となる傾きに選ばれる。前記変化率Kの調整精度、すなわち図4の傾きの種類は、前記分圧抵抗の段数で調整することができる。この傾きを、前記バックゲート効果およびアーリー効果に応じて適宜調整しておくことによって、素子構成的な面に着目して、前記のようにトランスコンダクタンスアンプ11,12のトランスコンダクタンスgmの電源電圧Vccに対する依存性を最小とすることができる。
【0071】
また、プロセスばらつきによってバックゲート効果によるイオン注入抵抗R3のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路44の分圧抵抗R12〜R14のトリミング調整によって最適化することができる。
【0072】
なお、残余の抵抗R1,R2,R4〜R6において、抵抗R1,R2,R4は前記図15と同様に、抵抗領域の電位が電源電圧Vcc側から決まっており、電源電圧Vccが変化しても前記バックゲート効果による影響を受けることはない。これに対して、抵抗R5,R6は、抵抗領域の電位が接地側から決まっているので、前記バックゲート効果による影響を受けることになる。しかしながら、トランジスタQ8,Q9で構成されるカレントミラー回路によって、これらの抵抗R5,R6が相互に等しい抵抗値であれば、前記バックゲート効果による影響は殆どない。
【0073】
また、抵抗R5,R6が相互に等しい抵抗値であれば、イオン注入抵抗であるこれらの抵抗R5,R6を抵抗R3と同じ島に入れても問題は生じないけれども、抵抗の絶対値が問題になる場合には、抵抗R3とは別の島に入れることが望ましい。
【0074】
図5は、前記トランスコンダクタンスアンプ11,12の一構成例を示す電気回路図である。このトランスコンダクタンスアンプ11,12は、大略的に、基準電流回路61と、第1段目の差動入力回路62と、第2段目の差動入力回路63とを備えて構成されている。
【0075】
基準電流回路61は、ハイレベルVccの電源ライン64と接地電位の電源ライン65との間に、抵抗R21、ダイオード接続されたPNP型のトランジスタQ11および前記バイアス回路41から成る直列回路と、前記抵抗R21と等しい抵抗R22、前記トランジスタQ11とカレントミラー回路を構成するトランジスタQ12およびダイオード接続されたNPN型のトランジスタQ13から成る直列回路と、前記抵抗R21と等しい抵抗R23、前記トランジスタQ11とカレントミラー回路を構成するトランジスタQ14およびダイオード接続されたNPN型のトランジスタQ15から成る直列回路とが、相互に並列に接続されて構成されている。前記トランジスタQ11,Q12,Q14のエミッタ面積比によって、前記バイアス回路41による基準電流Iから定電流IA,IBが作成され、トランジスタQ13,Q15から、前記差動入力回路62,63へそれぞれ出力される。
【0076】
差動入力回路62は、入力端子N1,N2への入力信号ΔVin+Vref,Vrefがそれぞれ与えられ、差動対を構成するNPN型のトランジスタQ21,Q22と、前記トランジスタQ21,Q22のそれぞれに関連して設けられる負荷用のダイオードD11,D12および共通に設けられる負荷用のダイオードD13と、前記トランジスタQ21,Q22のエミッタ間に介在される抵抗REと、前記トランジスタQ13とカレントミラー回路を構成し、前記トランジスタQ21,Q22のエミッタにそれぞれ前記定電流IAを供給するトランジスタQ23,Q24とを備えて構成されている。
【0077】
差動入力回路63は、前記トランジスタQ21,Q22の出力がそれぞれ与えられ、差動対を構成するNPN型のトランジスタQ31,Q32と、前記トランジスタQ15とカレントミラー回路を構成し、前記トランジスタQ31,Q32のエミッタに共通に前記定電流IBを供給するトランジスタQ33と、トランジスタQ32側に設けられる出力用のトランジスタQ34,Q35,Q36および抵抗R31,R32と、前記トランジスタQ15とカレントミラー回路を構成し、出力端子66へ電流Ioutを出力する前記トランジスタQ36のコレクタに定電流IB/2を供給するトランジスタQ37とを備えて構成されている。
【0078】
入力端子N1,N2に微少な電位差ΔVinの差動入力が与えられると、ダイオードD1,D2に流れる電流変化ΔI1,ΔI2は、
【0079】
【数13】
【0080】
【数14】
【0081】
で表すことができる。ただし、VTはトランジスタQ21,Q22の熱電圧である。これによるダイオードD11,D12のカソード電圧、したがってトランジスタQ31,Q32のベース電圧の変化ΔV1,ΔV2は、
【0082】
【数15】
【0083】
【数16】
【0084】
となる。したがって、トランジスタQ32のコレクタ電流の変化ΔI3は、
【0085】
【数17】
【0086】
となる。
【0087】
したがって、R31=R32およびQ34=Q35とすることによって、
【0088】
【数18】
【0089】
が得られ、トランスコンダクタンスgmが下式から得られる。
【0090】
【数19】
【0091】
ここで、エミッタ間抵抗REの温度係数を前記トランジスタQ3,Q5の熱電圧VTの温度係数と等しくすることによって、トランスコンダクタンスアンプ11,12のトランスコンダクタンスgmの利得の温度係数が小さくなる。
【0092】
以上詳述したように、、トランスコンダクタンスgmの電源電圧Vccに対する依存性を一層小さくして、前記バンドパスフィルタ4の中心周波数foを所望とする値に安定させ、データ通信における伝送距離を拡大することができ、また動作電源電圧範囲を拡大することができる。
【0093】
本発明の実施の他の形態について、図6〜図8に基づいて説明すれば、以下のとおりである。
【0094】
図6は、本発明の実施の他の形態のバックバイアス電圧制御回路44aの電気回路図である。直列に接続された分圧抵抗R11〜R15および分圧抵抗R14,R15間からバックバイアス電圧VBIASが出力される点は前述の図3のバックバイアス電圧制御回路44と同様であるけれども、このバックバイアス電圧制御回路44aでは、分圧抵抗R12〜R14に関して並列にヒューズZ1〜Z3が設けられ、たとえば端子TRM1とTRM2との間のヒューズZ1がメタル溶断によってトリミングされる。
【0095】
また、図7のバックバイアス電圧制御回路44bでは、前述のバックバイアス電圧制御回路44aと同様に、分圧抵抗R12〜R14に関して並列にヒューズZ1〜Z3が設けられているけれども、端子TRM1〜TRM4が設けられておらず、レーザトリミングによってトリミングされる。さらにまた、図8のバックバイアス電圧制御回路44cでは、前記分圧抵抗R12〜R14に関して並列にトランジスタスイッチM1〜M3が設けられており、それらの各ゲートG1〜G3がデジタル信号で制御される。このようにしてもまた、電源電圧Vccの変化に対して、バックバイアス電圧VBIASの変化が最適となる変化率Kに調整することができる。
【0096】
そして、上記各バックバイアス電圧制御回路44,44a,44b,44cを備えたトランスコンダクタンスアンプ11,12で前記バンドパスフィルタ4を構成することによって、電源電圧Vccの変化に対する中心周波数foの変化を抑えることができる。
【0097】
本発明の実施のさらに他の形態について、図9に基づいて説明すれば、以下のとおりである。
【0098】
図9は、本発明の実施のさらに他の形態のバイアス回路71の電気回路図である。このバイアス回路71は前述のバイアス回路41に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。このバイアス回路71では、バックバイアス電圧VBIASを、トランスコンダクタンスアンプ11,12のトランスコンダクタンスgmおよび該バイアス回路71を備え、前記バンドパスフィルタ4を構成する集積回路の外部電源72から、パッド73を介して与えられる。したがって、集積回路作成後に、使用する電源電圧Vccに適応したバックバイアス電圧VBIASを設定することができ、集積回路の汎用性を拡大することができる。
【0099】
また、上記のバンドパスフィルタ4を搭載して、前記受信機1を作成することによって、伝送距離を拡大することができる。
【0100】
【発明の効果】
本発明のトランスコンダクタンスアンプは、以上のように、バイアス回路からのバイアス電流に応じてトランスコンダクタンスが変化するトランスコンダクタンスアンプにおいて、バイアス回路内でバイアス電流の基準電流を作成するバンドギャップ電流源のイオン注入抵抗の島の電位をバックバイアス電圧制御回路で制御する。
【0101】
それゆえ、バックゲート効果やアーリー効果に対応して前記バックバイアス電圧を調整し、前記イオン注入抵抗のシート抵抗値を調整することによって、電源電圧の変化に対する前記基準電流の変化率を調整し、トランスコンダクタンスの電源電圧に対する依存性を一層小さくすることができる。
【0102】
また、本発明のトランスコンダクタンスアンプは、以上のように、前記バックバイアス電圧制御回路を複数段の分圧抵抗で構成し、トリミング調整によって調整された分圧電圧をバックバイアス電圧として出力する。
【0103】
それゆえ、プロセスばらつきによってバックゲート効果による前記イオン注入抵抗のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路の分圧抵抗のトリミング調整によって最適化することができる。
【0104】
さらにまた、本発明のトランスコンダクタンスアンプは、以上のように、前記バックバイアス電圧制御回路を複数段の分圧抵抗およびその分圧抵抗に並列に設けたトランジスタスイッチで構成し、前記トランジスタスイッチをデジタル制御することで任意のバックバイアス電圧を出力する。
【0105】
それゆえ、プロセスばらつきによってバックゲート効果による前記イオン注入抵抗のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路のトランジスタスイッチを制御して分圧値を調整することによって最適化することができる。
【0106】
また、本発明のフィルタ回路は、以上のように、上記のトランスコンダクタンスアンプを備える。
【0107】
それゆえ、電源電圧の変化に対する遮断周波数や中心周波数の変化を抑えることができる。
【0108】
さらにまた、本発明のフィルタ回路は、以上のように、上記のトランスコンダクタンスアンプを備え、前記バックバイアス電圧制御回路が該フィルタ回路の集積回路の外部に設けられ、パッドを介してバックバイアス電圧を与える。
【0109】
それゆえ、フィルタ回路の集積回路の作成後に、使用する電源電圧に適応したバックバイアス電圧を設定することができ、集積回路の汎用性を拡大することができる。
【0110】
また、本発明の受信装置は、以上のように、上記のフィルタ回路を搭載する。
【0111】
それゆえ、電源電圧の変化に対する中心周波数の変化が小さいので、伝送距離を拡大することができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態のバイアス回路の電気回路図である。
【図2】図1で示すバイアス回路における抵抗R3の島の素子構成を説明するための断面図である。
【図3】図1におけるバックバイアス電圧制御回路の一構成例を示す電気回路図である。
【図4】電源電圧の変化に対応したバックバイアス電圧を求めるための前記抵抗R3の抵抗値の変化率を説明するためのグラフである。
【図5】トランスコンダクタンスアンプの一構成例を示す電気回路図である。
【図6】本発明の実施の他の形態のバックバイアス電圧制御回路の電気回路図である。
【図7】本発明の実施の他の形態のバックバイアス電圧制御回路の電気回路図である。
【図8】本発明の実施の他の形態のバックバイアス電圧制御回路の電気回路図である。
【図9】本発明の実施のさらに他の形態のバイアス回路の電気回路図である。
【図10】一般的な赤外線リモコンの受信機の電気的構成を示す等価回路ブロック図である。
【図11】図10で示す赤外線リモコンの受信機などに用いられる一般的なバンドパスフィルタの概略的構成を示すブロック図である。
【図12】従来技術のバイアス回路の電気回路図である。
【図13】図12で示すバイアス回路における抵抗r3の島の素子構成を説明するための断面図である。
【図14】図12で示すバイアス回路における抵抗r3の島の素子構成を説明するための斜視図である。
【図15】バンドギャップ電流源の一例を示す電気回路図である。
【図16】アーリー効果の測定方法を説明するための電気回路図である。
【図17】アーリー効果の測定方法を説明するための電気回路図である。
【図18】アーリー効果を説明するためのグラフである。
【図19】アーリー効果による電源電圧変動時のコレクタ電流の求め方を説明するためのグラフである。
【符号の説明】
1 受信機
2 受光素子
3 アンプ
4 バンドパスフィルタ
5 ピークホールド回路
6 コンパレータ
7 積分回路
8 ヒステリシスコンパレータ
11,12 トランスコンダクタンスアンプ
13,14 バッファ
15,16 コンデンサ
41,71 バイアス回路
44,44a,44b,44c バックバイアス電圧制御回路
51 P基板
52 N型のエキタピシャル層
53 P型のアイソレーション
54 N+ 領域
55 抵抗領域
56,57 端子領域
61 基準電流回路
62,63 差動入力回路
72 外部電源
73 パッド
D1〜D3 ツェナダイオード
G1〜G3 ゲート
M1〜M3 トランジスタスイッチ
Q1〜Q9;Q11〜Q15;Q21〜Q24;Q31〜Q37トランジスタ
R1〜R6;R21〜R23;R31,R32 抵抗
R11〜R15 分圧抵抗
TRM1〜TRM4 端子
Z1〜Z3 ヒューズ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a transconductance amplifier suitably used as a bandpass filter in a receiver of an infrared remote control device or an optical space transmission device, and a filter circuit and a receiving device using the same, and particularly to a measure against fluctuations in power supply voltage. .
[0002]
[Prior art]
The transconductance amplifier generates an output current having an amplitude proportional to the amplitude of an input voltage, and can change a peak frequency, a gain, and the like relatively easily, and is integrated into a circuit using bipolar transistors. In particular, it is widely used in the field of infrared data communication. The infrared data communication includes IrDA 1.0, 1.1, etc., which are widely used in home electric appliances and are used in so-called infrared remote controllers, personal computers and their peripheral devices, and are standardized by the Infrared Data Association. Can be
[0003]
FIG. 10 is an equivalent circuit block diagram of a
[0004]
FIG. 11 is a block diagram showing a schematic configuration of a general bandpass filter 4 used in a receiver of the infrared remote controller as described above. The band pass filter 4 includes the
[0005]
(Equation 1)
[0006]
It is represented by Here, S is a Laplace operator, and S = jω. Also, the center frequency fo is
[0007]
(Equation 2)
[0008]
It is represented by
[0009]
Therefore, it is understood that the center frequency fo can be arbitrarily set by changing the transconductances gm1 and gm2.
[0010]
On the other hand, in the data communication as described above, the transmission speed is improved by increasing the speed of the element and the precision of the circuit, and the transmission distance is increased by increasing the sensitivity of the element, and the operating power supply for responding to various power supply voltages. There is a demand for expansion of the voltage range and miniaturization. In order to respond to such a demand, the present applicant has previously proposed Japanese Patent Application Laid-Open No. H11-103236.
[0011]
FIG. 12 is an electric circuit diagram for explaining the prior art. By adjusting the bias current I, the
[0012]
That is, a resistor r1, a diode-connected PNP transistor q1, a PNP transistor q2, and a diode-connected NPN transistor q3 are provided between the
[0013]
A resistor r4, a PNP transistor q6 forming a current mirror circuit with the transistor q1, a PNP transistor q7, and a diode-connected NPN transistor q8 are provided between the
[0014]
Here, the emitter area ratio of the transistor q1 and the transistor q4 forming the current mirror circuit is equal to each other, and the resistance values of the resistors r1 and r2 are also equal to each other. Therefore, the collector currents Ic of the transistors q1 and q4 are equal to each other.
[0015]
On the other hand, in the transistor q3 and the transistor q5 forming a pair,
VBE3 = VBE5 + VR3 (3) is established. Here, VBE3 and VBE5 are the base-emitter voltages of the transistors q3 and q5, respectively, and VR3 is the voltage drop due to the resistor r3. The emitter area ratio of the transistors q3 and q5 is 1:10. If their thermal voltage VT and the reverse saturation current Is are equal, the current from the emitter of the transistor q5, that is, the current Io flowing through the resistor r3 Is
[0016]
(Equation 3)
[0017]
From
[0018]
(Equation 4)
[0019]
Therefore,
[0020]
(Equation 5)
[0021]
Is obtained.
[0022]
Therefore, in the
[0023]
The transistors q2 and q7 are further added to the above-mentioned JP-A-11-103236 in order to make the collector voltage of the transistor q6 equal to the base and collector voltages of the transistor q1. Thus, the configuration is such that the collector voltage of the transistor q6 does not change significantly. In particular, when the PNP transistor is a lateral PNP transistor, since the early voltage described later is low, the change in the collector current due to the change in the collector voltage due to the change in the power supply voltage Vcc increases. Therefore, the transistors q2 and q7 are provided. Have been.
[0024]
[Problems to be solved by the invention]
The above-described conventional technology is an excellent technology in which the dependence of the transconductance gm on the power supply voltage Vcc is greatly reduced by a circuit configuration. However, the applicant of the present application has paid attention to the aspect of the device configuration after the earlier application, and has perceived that it is possible to further cope with the fluctuation of the power supply voltage Vcc. This will be described in detail below.
[0025]
In the
[0026]
In order to generate the PN reverse bias, the potential of the island in the N region is normally set to the power supply voltage Vcc which is the highest potential as described above. Here, in the case of the amplifier circuit as shown in FIG. 15, even if the potential of the island of the resistors r11 and r12 is set to the power supply voltage Vcc, the potentials of the terminals at both ends of the resistors r11 and r12 are also changed from the power supply voltage Vcc side. Therefore, the sheet resistance does not change with the fluctuation of the power supply voltage Vcc. However, in the case of the circuit shown in FIG. 12, the potential of the
[0027]
In the resistance formed by the ion implantation, the dose of the implanted ions is controlled by the accelerator, so that the resistance value of the resistance formed by diffusion is several Ω / □ to several hundred Ω / □. , A high specific resistance of several hundred Ω / □ to several kΩ / □ can be accurately produced. When the specific resistance is high, the depletion layer spreads due to the back gate effect due to the difference between the potential of the island and the potential of the
[0028]
Assuming that the emitter area ratio of the transistors q3 and q5 is 1:10 as described above, the reference current Io of the bandgap current source is as shown in the
[0029]
(Equation 6)
[0030]
Then
[0031]
(Equation 7)
[0032]
It can be understood that when the power supply voltage Vcc increases due to the back gate effect, the reference current Io, and thus the bias current I, decreases.
[0033]
On the other hand, when the power supply voltage Vcc increases in the circuit of FIG. 12, the collector-emitter voltage Vce of the transistor q5 increases, and even if the reference current Io is constant, the bias current I increases due to the Early effect. 16 to 19 are diagrams for explaining the Early effect. The Early effect is based on the base current I of the transistor q, as shown in FIGS. B With V as a parameter CE −I C When the characteristics are measured, as shown in FIG. CE Becomes larger, C Is a phenomenon that also increases.
[0034]
In FIG. 18, each base current (in FIG. 18, I B1 ~ I B4 V at time CE −I C Characteristic graph V CE Extending to the negative side of C = 0, they intersect each other, and the absolute value of this point AF Called. Here, in the circuit of FIG. 12, the early voltage Vaf of the transistor q5 is set to 50 V, and the collector current Ic1 is set to 10 μA when the collector-emitter voltage Vce1 is 1 V. Assuming that the power supply voltage Vcc rises by 2V, the collector-emitter voltage Vce2 becomes 3V. At this time, the collector current Ic2 is 10.347 μA when calculated from the following equation using the similarity of a triangle as shown in FIG.
[0035]
(Equation 8)
[0036]
Therefore, for example, when the power supply is changed from 3 V to 5 V and the power supply voltage Vcc increases by 2 V, the collector current Io increases by 3.47%. In the circuit of FIG. 12, a current increase due to the Early effect of the transistor q9 is similarly added.
[0037]
Therefore, if the decrease in the bias current I due to the back gate effect of the sheet resistance and the increase due to the Early effect can completely cancel out the increase in the power supply voltage Vcc, the bias current I becomes constant. Although it is possible to eliminate the dependence of the transconductance gm on the power supply voltage Vcc, it is difficult to eliminate the variation in the sheet resistance value and the variation in the early voltage Vaf.
[0038]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a transconductance amplifier capable of coping with fluctuations in power supply voltage, a filter circuit including the same, and a receiving device using the filter circuit.
[0039]
[Means for Solving the Problems]
The transconductance amplifier of the present invention is a transconductance amplifier in which transconductance changes according to a bias current from a bias circuit, wherein the bias circuit has a bandgap current source for creating a reference current for the bias current, A back bias voltage control circuit for controlling the potential of the island of the ion implantation resistor in the gap current source is provided.
[0040]
According to the above configuration, when a band gap current source is used as the reference current source in the bias circuit, the bias current is stabilized with respect to a change in the power supply voltage, and the transconductance of the transconductance amplifier can be stabilized. . A back bias voltage control circuit is further provided for the band gap current source to control the potential of the island of the ion implantation resistor.
[0041]
Therefore, by adjusting the back bias voltage corresponding to the back gate effect and the Early effect and adjusting the sheet resistance value of the ion implantation resistor, the rate of change of the reference current with respect to the change of the power supply voltage is adjusted, and the transformer is adjusted. The dependence of the conductance on the power supply voltage can be further reduced.
[0042]
In the transconductance amplifier according to the present invention, the back bias voltage control circuit includes a plurality of stages of voltage dividing resistors, and outputs a divided voltage adjusted by trimming adjustment as a back bias voltage.
[0043]
According to the above configuration, even if the sheet resistance value of the ion implantation resistance varies due to the back gate effect due to the process variation, the sheet resistance value is optimized by trimming adjustment of the voltage dividing resistor of the back bias voltage control circuit. can do.
[0044]
Still further, in the transconductance amplifier of the present invention, the back bias voltage control circuit includes a plurality of stages of voltage dividing resistors, and a transistor switch provided in parallel with the voltage dividing resistors, and the transistor switches are digitally controlled. Thus, an arbitrary back bias voltage is output.
[0045]
According to the above configuration, even if the sheet resistance of the ion implantation resistor varies due to the back gate effect due to the process variation, the sheet resistance is controlled by controlling the transistor switch of the back bias voltage control circuit to obtain the divided voltage. Can be optimized by adjusting
[0046]
Further, a filter circuit of the present invention includes the transconductance amplifier described above.
[0047]
According to the above configuration, it is possible to suppress a change in the cutoff frequency or the center frequency with respect to a change in the power supply voltage.
[0048]
Still further, the filter circuit of the present invention is a filter circuit including the above-described transconductance amplifier, wherein the back bias voltage control circuit is provided outside an integrated circuit constituting the filter circuit, and is connected to a back via a pad. It is characterized in that a bias voltage is applied.
[0049]
According to the above configuration, after the integrated circuit of the filter circuit is created, the back bias voltage adapted to the power supply voltage to be used can be set, and the versatility of the integrated circuit can be expanded.
[0050]
Further, a receiving device of the present invention includes the above-described filter circuit.
[0051]
According to the above configuration, the change in the center frequency with respect to the change in the power supply voltage is small, so that the transmission distance can be increased.
[0052]
BEST MODE FOR CARRYING OUT THE INVENTION
One embodiment of the present invention will be described below with reference to FIGS.
[0053]
FIG. 1 is an electric circuit diagram of a
[0054]
A resistor R4, a PNP transistor Q6 forming a current mirror circuit with the transistor Q1, a PNP transistor Q7, and a diode-connected NPN transistor Q8 are provided between the
[0055]
Here, the emitter area ratio of the transistors Q1 and Q4 constituting the current mirror circuit is equal to each other, and the resistance values of the resistors R1 and R2 are also equal to each other. If Ic is equal to each other, and if the emitter area ratio of transistors Q3 and Q5 is, for example, 1:10, R3 is replaced with r3, and
[0056]
The collector current Ic is taken out by a transistor Q6 forming a current mirror circuit together with the transistor Q4, turned around by transistors Q8 and Q9, and outputted as the reference current I. The transistors Q2 and Q7 are provided to make the collector voltage of the transistor Q6 equal to the base voltage and the collector voltage of the transistor Q1, so that the collector voltage of the transistor Q6 does not greatly change with a change in the power supply voltage Vcc. ing. In particular, when the PNP transistors Q1, Q4, and Q6 are lateral PNP transistors, since the above-mentioned Early voltage is low, the change in the collector current due to the change in the collector voltage due to the change in the power supply voltage Vcc is preferable. is there.
[0057]
It should be noted that in the
[0058]
FIG. 2 is a cross-sectional view for explaining the element configuration of the island of the resistor R3. The element configuration is the same as that of the resistor r3 in FIG. Therefore, an N-type epitaxial layer 52 is formed on the P-
[0059]
When the rate of change K of the resistor R3 with respect to the change of the power supply voltage Vcc is expressed by the above equation 7 with R3 replaced by r3, from the
[0060]
FIG. 3 is an electric circuit diagram showing a configuration example of the back bias
[0061]
(Equation 9)
[0062]
For example, when trimming between the terminals TRM1 and TRM2, the voltage dividing resistor R12 is short-circuited, and the back bias voltage V BIAS2 Is
[0063]
(Equation 10)
[0064]
It becomes.
[0065]
Therefore, V BIAS Assuming that the rate of change of the resistance value of the resistor R3 with respect to the change of the power supply voltage Vcc at = Vcc is Ko, the rate of change K after trimming is:
[0066]
(Equation 11)
[0067]
From
[0068]
(Equation 12)
[0069]
Can be changed within the range.
[0070]
From Equations 10 to 13 above,
V BIAS = K · Vcc (14), and the rate of change K is, as shown in FIG. 4, the back bias voltage V with respect to the change in the power supply voltage Vcc. BIAS Is selected to be the optimum slope. The adjustment accuracy of the change rate K, that is, the type of inclination in FIG. 4 can be adjusted by the number of stages of the voltage dividing resistor. By appropriately adjusting this slope in accordance with the back gate effect and the Early effect, the power supply voltage Vcc of the transconductance gm of the
[0071]
Even if the sheet resistance value of the ion implantation resistor R3 varies due to the back gate effect due to the process variation, the sheet resistance value is optimized by trimming the voltage dividing resistors R12 to R14 of the back bias
[0072]
In the remaining resistors R1, R2, R4 to R6, the potentials of the resistors R1, R2, R4 in the resistance region are determined from the power supply voltage Vcc side, as in FIG. 15, and even if the power supply voltage Vcc changes. It is not affected by the back gate effect. On the other hand, the resistances of the resistors R5 and R6 are affected by the back gate effect since the potential of the resistance region is determined from the ground side. However, if the resistances R5 and R6 are equal to each other due to the current mirror circuit constituted by the transistors Q8 and Q9, the back gate effect has almost no effect.
[0073]
If the resistances R5 and R6 are equal to each other, there is no problem if these resistances R5 and R6, which are ion-implanted resistances, are placed in the same island as the resistance R3, but the absolute value of the resistance is a problem. In such a case, it is desirable to put the resistor R3 in another island.
[0074]
FIG. 5 is an electric circuit diagram showing a configuration example of the
[0075]
The reference
[0076]
The
[0077]
The
[0078]
When a differential input with a small potential difference ΔVin is applied to the input terminals N1 and N2, current changes ΔI1 and ΔI2 flowing through the diodes D1 and D2 are
[0079]
(Equation 13)
[0080]
[Equation 14]
[0081]
Can be represented by Here, VT is the thermal voltage of the transistors Q21 and Q22. The changes ΔV1 and ΔV2 of the cathode voltages of the diodes D11 and D12, and therefore the base voltages of the transistors Q31 and Q32, are as follows.
[0082]
[Equation 15]
[0083]
(Equation 16)
[0084]
It becomes. Therefore, the change ΔI3 in the collector current of the transistor Q32 is
[0085]
[Equation 17]
[0086]
It becomes.
[0087]
Therefore, by setting R31 = R32 and Q34 = Q35,
[0088]
(Equation 18)
[0089]
Is obtained, and the transconductance gm is obtained from the following equation.
[0090]
[Equation 19]
[0091]
Here, by making the temperature coefficient of the emitter-to-emitter resistance RE equal to the temperature coefficient of the thermal voltage VT of the transistors Q3 and Q5, the temperature coefficient of the gain of the transconductance gm of the
[0092]
As described in detail above, the dependence of the transconductance gm on the power supply voltage Vcc is further reduced, the center frequency fo of the bandpass filter 4 is stabilized at a desired value, and the transmission distance in data communication is extended. And the operating power supply voltage range can be expanded.
[0093]
Another embodiment of the present invention will be described below with reference to FIGS.
[0094]
FIG. 6 is an electric circuit diagram of a back bias
[0095]
In the back bias
[0096]
The bandpass filter 4 is composed of the
[0097]
Another embodiment of the present invention will be described below with reference to FIG.
[0098]
FIG. 9 is an electric circuit diagram of a
[0099]
Further, by forming the
[0100]
【The invention's effect】
As described above, in the transconductance amplifier in which the transconductance changes according to the bias current from the bias circuit, the transconductance amplifier of the present invention is configured to generate the reference current of the bias current in the bias circuit. The potential of the island of the injection resistor is controlled by the back bias voltage control circuit.
[0101]
Therefore, the back bias voltage is adjusted in response to the back gate effect and the Early effect, and the sheet resistance of the ion implantation resistor is adjusted to adjust the rate of change of the reference current with respect to a change in the power supply voltage, The dependence of the transconductance on the power supply voltage can be further reduced.
[0102]
Further, in the transconductance amplifier of the present invention, as described above, the back bias voltage control circuit includes a plurality of stages of voltage dividing resistors, and outputs the divided voltage adjusted by trimming adjustment as a back bias voltage.
[0103]
Therefore, even if the sheet resistance value of the ion implantation resistance varies due to the back gate effect due to the process variation, the sheet resistance value can be optimized by trimming adjustment of the voltage dividing resistance of the back bias voltage control circuit. .
[0104]
Further, as described above, the transconductance amplifier of the present invention is configured such that the back bias voltage control circuit is constituted by a plurality of stages of voltage dividing resistors and transistor switches provided in parallel with the voltage dividing resistors, and the transistor switches are digitally connected. An arbitrary back bias voltage is output by controlling.
[0105]
Therefore, even if the sheet resistance of the ion-implanted resistor varies due to the back gate effect due to process variation, the sheet resistance is adjusted by controlling the transistor switch of the back bias voltage control circuit to adjust the divided voltage. Can be optimized by
[0106]
Further, the filter circuit of the present invention includes the transconductance amplifier as described above.
[0107]
Therefore, it is possible to suppress a change in the cutoff frequency or the center frequency with respect to a change in the power supply voltage.
[0108]
Furthermore, as described above, the filter circuit of the present invention includes the transconductance amplifier described above, and the back bias voltage control circuit is provided outside the integrated circuit of the filter circuit, and controls the back bias voltage via a pad. give.
[0109]
Therefore, after the integrated circuit of the filter circuit is created, the back bias voltage suitable for the power supply voltage to be used can be set, and the versatility of the integrated circuit can be expanded.
[0110]
Further, the receiving device of the present invention is equipped with the above filter circuit as described above.
[0111]
Therefore, since the change in the center frequency with respect to the change in the power supply voltage is small, the transmission distance can be increased.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram of a bias circuit according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view for explaining an element configuration of an island of a resistor R3 in the bias circuit shown in FIG.
FIG. 3 is an electric circuit diagram showing one configuration example of a back bias voltage control circuit in FIG. 1;
FIG. 4 is a graph for explaining a change rate of a resistance value of the resistor R3 for obtaining a back bias voltage corresponding to a change in a power supply voltage.
FIG. 5 is an electric circuit diagram showing a configuration example of a transconductance amplifier.
FIG. 6 is an electric circuit diagram of a back bias voltage control circuit according to another embodiment of the present invention.
FIG. 7 is an electric circuit diagram of a back bias voltage control circuit according to another embodiment of the present invention.
FIG. 8 is an electric circuit diagram of a back bias voltage control circuit according to another embodiment of the present invention.
FIG. 9 is an electric circuit diagram of a bias circuit according to still another embodiment of the present invention.
FIG. 10 is an equivalent circuit block diagram showing an electrical configuration of a receiver of a general infrared remote controller.
11 is a block diagram showing a schematic configuration of a general band-pass filter used in the receiver of the infrared remote controller shown in FIG.
FIG. 12 is an electric circuit diagram of a conventional bias circuit.
13 is a cross-sectional view for explaining an element configuration of an island of a resistor r3 in the bias circuit shown in FIG.
FIG. 14 is a perspective view for explaining an element configuration of an island of a resistor r3 in the bias circuit shown in FIG.
FIG. 15 is an electric circuit diagram showing an example of a band gap current source.
FIG. 16 is an electric circuit diagram for explaining a method for measuring the Early effect.
FIG. 17 is an electric circuit diagram for explaining a method for measuring the Early effect.
FIG. 18 is a graph for explaining the Early effect.
FIG. 19 is a graph for explaining how to obtain a collector current when the power supply voltage fluctuates due to the Early effect.
[Explanation of symbols]
1 receiver
2 Light receiving element
3 Amplifier
4 Bandpass filter
5 Peak hold circuit
6 Comparator
7 Integrating circuit
8 Hysteresis comparator
11,12 Transconductance amplifier
13, 14 buffers
15,16 capacitors
41, 71 bias circuit
44, 44a, 44b, 44c Back bias voltage control circuit
51P substrate
52 N-type Epitaxial Layer
53 P-type isolation
54 N + region
55 Resistance area
56, 57 terminal area
61 Reference current circuit
62,63 differential input circuit
72 External power supply
73 pads
D1 to D3 Zener diode
G1 to G3 gate
M1-M3 transistor switch
Q1 to Q9; Q11 to Q15; Q21 to Q24; Q31 to Q37 transistors
R1 to R6; R21 to R23; R31, R32 Resistance
R11 to R15 Voltage dividing resistor
TRM1 to TRM4 terminals
Z1 to Z3 fuse
Claims (6)
前記バイアス回路は前記バイアス電流の基準電流を作成するバンドギャップ電流源を有し、
前記バンドギャップ電流源におけるイオン注入抵抗の島の電位を制御するバックバイアス電圧制御回路を備えることを特徴とするトランスコンダクタンスアンプ。In a transconductance amplifier in which transconductance changes according to a bias current from a bias circuit,
The bias circuit has a band gap current source that creates a reference current for the bias current,
A transconductance amplifier comprising a back bias voltage control circuit for controlling a potential of an island of an ion implantation resistor in the band gap current source.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000258048A JP3600128B2 (en) | 2000-08-28 | 2000-08-28 | Transconductance amplifier, filter circuit including the same, and receiving apparatus using the filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000258048A JP3600128B2 (en) | 2000-08-28 | 2000-08-28 | Transconductance amplifier, filter circuit including the same, and receiving apparatus using the filter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076782A JP2002076782A (en) | 2002-03-15 |
JP3600128B2 true JP3600128B2 (en) | 2004-12-08 |
Family
ID=18746410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000258048A Expired - Fee Related JP3600128B2 (en) | 2000-08-28 | 2000-08-28 | Transconductance amplifier, filter circuit including the same, and receiving apparatus using the filter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3600128B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7325956B2 (en) * | 2018-12-25 | 2023-08-15 | ヌヴォトンテクノロジージャパン株式会社 | RF power amplifier |
-
2000
- 2000-08-28 JP JP2000258048A patent/JP3600128B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002076782A (en) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010042366A (en) | Wide-dynamic-range variable-gain amplifier | |
US7395308B1 (en) | Grounded emitter logarithmic circuit | |
EP0196906B1 (en) | Automatic gain control detection circuit | |
JPH0121642B2 (en) | ||
JPS6155288B2 (en) | ||
US5672961A (en) | Temperature stabilized constant fraction voltage controlled current source | |
US10963000B2 (en) | Low noise bandgap reference circuit and method for providing a low noise reference voltage | |
JP3600128B2 (en) | Transconductance amplifier, filter circuit including the same, and receiving apparatus using the filter circuit | |
JP2625552B2 (en) | Filter circuit | |
KR100609683B1 (en) | Temperature compensated Complementary Metal Oxide Semiconductor exponential function generator circuit | |
JPH01317011A (en) | Gain control amplifier | |
JPS604611B2 (en) | Bias current supply circuit | |
KR960014410B1 (en) | Infrared ray receiving circuit | |
JP2000075942A (en) | Offset voltage trimming circuit | |
US4055811A (en) | Transistor amplifiers | |
JP2694767B2 (en) | Integrator | |
JP4342651B2 (en) | Gm amplifier | |
JPH103321A (en) | Current output circuit | |
JP3255226B2 (en) | Voltage controlled amplifier | |
US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
JP4298493B2 (en) | Integrated circuit filter | |
US20090219062A1 (en) | Buffer circuit and photoreceiving circuit using the same | |
JP2993431B2 (en) | Hysteresis comparator | |
JP2532900Y2 (en) | Limiter circuit | |
JPH0453125B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |