JP3595933B2 - Reference signal creation circuit - Google Patents
Reference signal creation circuit Download PDFInfo
- Publication number
- JP3595933B2 JP3595933B2 JP32448799A JP32448799A JP3595933B2 JP 3595933 B2 JP3595933 B2 JP 3595933B2 JP 32448799 A JP32448799 A JP 32448799A JP 32448799 A JP32448799 A JP 32448799A JP 3595933 B2 JP3595933 B2 JP 3595933B2
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- input signal
- circuit
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための入力信号を作成する基準信号作成回路に関する。
【0002】
【従来の技術】
一般に、電気機器の制御回路などにおけるアナログ入力信号の処理として、図1に示すように、その入力信号Vinを抵抗RおよびコンデンサCからなる積分回路1で平滑して基準信号Vrefを作成し、演算増幅器2によりもとの入力信号からその基準信号分を差し引くことによって直流分をカットして交流成分のみの出力信号Voをとり出すような処理が汎用に行われている。
【0003】
また、例えば、着磁したバランス錘の一定の角度以上の回転状態を固定側に設けたホール素子によって検知するようにした回転センサにあって、図1に示すように、そのホール素子の検知信号を入力信号Vinとして、その入力信号Vinを抵抗RおよびコンデンサCからなる積分回路1で平滑して基準信号Vrefを作成し、その基準信号Vrefをしきい値として用いて演算増幅器2において入力信号Vinと基準信号Vrefとを比較することにより、ハイレベル“H”,ローレベル“L”に2値化された出力信号Voをとり出すようにしている。
【0004】
図2は、アナログ入力信号Vinおよびそれを積分回路1で平滑することによって得られる基準信号Vref(入力信号Vinの直流成分)を示している。基準信号Vrefを2値化のしきい値としたとき、入力信号Vinの基準信号Vrefを越える部分が“H”レベルとして、その基準信号Vref以下となる部分が“L”レベルとして出力されることになる。
【0005】
このような回路構成によるものにあっては、図1に示すように、積分回路1における抵抗Rの周辺に電極3があって、その周辺電極3からの漏れ電流ilが抵抗Rに作用すると、その抵抗Rが比較的大きな抵抗値(例えば200KΩ程度)をもったものであるため、図3に示すように、(il×R)分に応じて基準信号Vref′が本来の基準信号Vrefのレベルからずれてしまい、その結果、入力信号Vinの直流分のカットや2値化にエラーをきたしてしまうことになる。
【0006】
しかして、従来では、周辺電極からの漏れ電流の影響を受けることがないようにするべく抵抗Rを周辺電極から離して設けるようにしている。
【0007】
【発明が解決しようとする課題】
解決しようとする問題点は、入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための基準信号を作成するに際して、周辺電極からの漏れ電流の影響を受けることがないように抵抗Rを周辺電極から離して設けるようにするのでは、回路設計の自由度が低下してしまい、特にIC化を図る場合にチップサイズが大きくなってしまうことである。
【0008】
【課題を解決するための手段】
本発明による基準信号作成回路は、入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための基準信号を作成するに際して、近接した周辺電極からの漏れ電流の影響を受けることがないように、その抵抗を入力信号のレベルに保持したシールドリングによって囲むようにしている。
【0009】
【実施例】
本発明による基準信号作成回路は、図4に示すように、アナログ入力信号Vinを抵抗RおよびコンデンサCからなる積分回路1で平滑して基準信号Vrefを作成し、演算増幅器2において入力信号Vinとその作成された基準信号Vrefとを比較して直流分がカットされた出力信号Voまたは基準信号Vrefをしきい値として2値化された出力信号Voを得るようにしたものにあって、その積分回路1における抵抗Rを、入力ラインに電気的に接続することによって入力信号Vdのレベルに保持したシールドリング4によって囲むようにしている。
【0010】
したがって、周辺電極3からの漏れ電流ilがそのシールドリング4によって阻止され、その漏れ電流ilの影響を受けることなく、積分回路1によって常に安定した基準信号Vrefを作成することができるようになる。
【0011】
その際、漏れ電流ilによってシールドリング4の電位が変動しても、そのシールドリング4自体が入力信号Vinの信号ラインに接続されているので、入力信号Vinのレベルがシールドリング4の電位変動に追従して変動し、それにもとづいて基準信号Vrefが作成されるので、常に一定レベルの基準信号Vrefが得られる。
【0012】
図5は、本発明による基準信号作成回路が半導体基板5上にIC化されて形成されている場合を示している。ここでは、活性層による抵抗Rの周囲にシールドリング4を形成して、同一の半導体基板5上に形成されている周辺電極3からの漏れ電流ilがそのシールドリング4によって阻止されて、内部の抵抗Rにまで達しないようにしている。
【0013】
【発明の効果】
以上、本発明は、入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための基準信号を作成する基準信号作成回路にあって、前記抵抗を入力信号のレベルに保持したシールドリングによって囲むようにしたもので、近接した周辺電極からの漏れ電流の影響を受けることがなく、常に安定した基準信号を作成することができ、周辺電極から離してその抵抗を設置する必要がなくなって回路設計の自由度が向上して、特にIC化を図る場合にチップサイズを小さくすることができるという利点を有している。
【図面の簡単な説明】
【図1】入力信号を抵抗およびコンデンサからなる積分回路で平滑することによって作成した基準信号と入力信号とを比較するようにした一般的な回路構成を示す電気回路図である。
【図2】入力信号およびその入力信号を積分回路で平滑して得られる基準信号の一例を示す図である。
【図3】周辺電極からの漏れ電流が積分回路の抵抗に作用したときの入力信号およびその入力信号を積分回路で平滑して得られる基準信号の一例を示す図である。
【図4】図1の回路構成にあって、本発明を実施したときの構成例を示す電気回路図である。
【図5】本発明による基準信号作成回路が半導体基板上にIC化されて形成されている場合におけるシールドリング部分の正断面図である。
【符号の説明】
1 積分回路
2 演算増幅器
3 周辺電極
4 シールドリング
5 半導体基板[0001]
[Industrial applications]
The present invention relates to a reference signal creation circuit that creates an input signal for smoothing an input signal with an integration circuit including a resistor and a capacitor and comparing the input signal with the integration signal.
[0002]
[Prior art]
In general, as a process of an analog input signal in a control circuit of an electric device or the like, as shown in FIG. 1, the input signal Vin is smoothed by an
[0003]
Also, for example, in a rotation sensor configured to detect a rotation state of a magnetized balance weight at a certain angle or more by a hall element provided on a fixed side, as shown in FIG. Is used as an input signal Vin, the input signal Vin is smoothed by an
[0004]
FIG. 2 shows an analog input signal Vin and a reference signal Vref (a DC component of the input signal Vin) obtained by smoothing the analog input signal Vin with the
[0005]
In such a circuit configuration, as shown in FIG. 1, when an
[0006]
Conventionally, however, the resistor R is provided separately from the peripheral electrode so as not to be affected by the leakage current from the peripheral electrode.
[0007]
[Problems to be solved by the invention]
The problem to be solved is that when an input signal is smoothed by an integrating circuit composed of a resistor and a capacitor to create a reference signal for comparison with the input signal, the reference signal is not affected by leakage current from peripheral electrodes. If the resistor R is provided at a distance from the peripheral electrode, the degree of freedom in circuit design is reduced, and the chip size is increased especially when an IC is to be implemented.
[0008]
[Means for Solving the Problems]
The reference signal generating circuit according to the present invention is affected by a leakage current from a nearby peripheral electrode when the input signal is smoothed by an integrating circuit including a resistor and a capacitor to generate a reference signal for comparison with the input signal. The resistance is surrounded by a shield ring that holds the level of the input signal so that there is no resistance.
[0009]
【Example】
As shown in FIG. 4, the reference signal generation circuit according to the present invention generates a reference signal Vref by smoothing an analog input signal Vin with an
[0010]
Therefore, the leakage current il from the
[0011]
At this time, even if the potential of the
[0012]
FIG. 5 shows a case where the reference signal generation circuit according to the present invention is formed on a
[0013]
【The invention's effect】
As described above, the present invention is a reference signal generation circuit for generating a reference signal for smoothing an input signal by an integration circuit including a resistor and a capacitor and comparing the input signal with the input signal, wherein the resistance is held at the level of the input signal. It is surrounded by a shield ring, so it is not affected by leakage current from nearby peripheral electrodes, and can always create a stable reference signal.It is necessary to set the resistance away from the peripheral electrodes This has the advantage that the degree of freedom in circuit design is improved, and the chip size can be reduced, especially in the case of IC implementation.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram showing a general circuit configuration for comparing an input signal with a reference signal created by smoothing an input signal by an integrating circuit including a resistor and a capacitor.
FIG. 2 is a diagram illustrating an example of an input signal and a reference signal obtained by smoothing the input signal by an integration circuit;
FIG. 3 is a diagram illustrating an example of an input signal when a leakage current from a peripheral electrode acts on a resistance of an integration circuit and a reference signal obtained by smoothing the input signal by the integration circuit;
FIG. 4 is an electric circuit diagram showing a configuration example when the present invention is implemented in the circuit configuration of FIG. 1;
FIG. 5 is a front sectional view of a shield ring portion in a case where a reference signal generation circuit according to the present invention is formed as an IC on a semiconductor substrate.
[Explanation of symbols]
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32448799A JP3595933B2 (en) | 1999-10-08 | 1999-10-08 | Reference signal creation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32448799A JP3595933B2 (en) | 1999-10-08 | 1999-10-08 | Reference signal creation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001108714A JP2001108714A (en) | 2001-04-20 |
JP3595933B2 true JP3595933B2 (en) | 2004-12-02 |
Family
ID=18166362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32448799A Expired - Fee Related JP3595933B2 (en) | 1999-10-08 | 1999-10-08 | Reference signal creation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3595933B2 (en) |
-
1999
- 1999-10-08 JP JP32448799A patent/JP3595933B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001108714A (en) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015135318A1 (en) | Fingerprint detection circuit and fingerprint detection apparatus | |
ATE469356T1 (en) | CURRENT SENSOR | |
KR960017409A (en) | Torque sensor | |
EP0966086A3 (en) | Integrated protection circuit, method of providing current-limiting and short-circuit protection and converter employing the same | |
JP2018518899A (en) | Signal processing circuit and method for fingerprint sensor | |
JP3509623B2 (en) | Temperature detection structure of semiconductor switch element chip, temperature detection device, and semiconductor relay | |
JPH0661432A (en) | Semiconductor device | |
JP3595933B2 (en) | Reference signal creation circuit | |
US10451657B2 (en) | Current sensing system and current sensing method | |
KR910007238A (en) | Amplification circuit | |
JPH07131316A (en) | Semiconductor integrated circuit | |
JP2006032854A (en) | Resin sealed integrated circuit device | |
JP6769452B2 (en) | AC voltage detection circuit and integrated circuit | |
JP2007324787A (en) | Signal processing circuit | |
JP3182908B2 (en) | Semiconductor sensor circuit device | |
JPH06216432A (en) | Magnetic flux density detector | |
JPH03269265A (en) | Power limitation detecting circuit | |
JPS6050303B2 (en) | electrometer | |
JPH02301151A (en) | Transistor having current detecting function | |
JP2021006795A (en) | Magnetic sensor | |
JP2004012450A (en) | Electric current peak detector and electric current differential system | |
JPH1151792A (en) | Sensor signal circuit | |
JP2516205B2 (en) | Current detector | |
JPH0326331B2 (en) | ||
JP2009253454A (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |