JP3595329B1 - 電源装置用絶縁回路 - Google Patents
電源装置用絶縁回路 Download PDFInfo
- Publication number
- JP3595329B1 JP3595329B1 JP2003310731A JP2003310731A JP3595329B1 JP 3595329 B1 JP3595329 B1 JP 3595329B1 JP 2003310731 A JP2003310731 A JP 2003310731A JP 2003310731 A JP2003310731 A JP 2003310731A JP 3595329 B1 JP3595329 B1 JP 3595329B1
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- switch
- terminal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】整流回路(1)と、第1のコンデンサー(2)と、直流電流のプラス側とマイナス側を同時に開閉する第1のスイッチ回路(3)と、電流を蓄積するあるいは電流を負荷(6)側に放出する第2のコンデンサー(4)と、直流電圧のプラス側とマイナス側を同時に開閉する第2のスイッチ回路(5)を備え、連続する方形波によって構成されるコントロール信号φ1により前記第1のスイッチ回路(3)の開閉を行い、前記コントロール信号φ1と180度の相進関係を成すコントロール信号φ2により前記第2のスイッチ回路(5)の開閉を行う。
【選択図】 図1
Description
2 第1のコンデンサー
3 第1のスイッチ回路
4 第2のコンデンサー
5 第2のスイッチ回路
6 負荷
7 MOSFET
8 阻止ダイオード
9 第3のコンデンサー
10 交流電源
11 整流ダイオード
12 ゲートコントロール回路
13 インバーター
14 第1のパルス幅伸縮回路
15 第1の閉回路
16 第2の閉回路
17 第3の閉回路
18 第4の閉回路
19 発振回路
20 第2のパルス幅伸縮回路
Claims (2)
- 交流電圧を直流電圧に変換する整流回路(1)と、前記整流回路(1)から供給される直流電流に残存する脈流成分を低減する第1のコンデンサー(2)と、前記第1のコンデンサー(2)から供給される直流電流のプラス側とマイナス側を同時に開閉する第1のスイッチ回路(3)と、前記第1のスイッチ回路(3)から供給される電流を蓄積する第2のコンデンサー(4)と、前記第2のコンデンサー(4)から供給される直流電流のプラス側とマイナス側を同時に開閉する第2のスイッチ回路(5)と、前記第2のスイッチ回路(5)から供給される電流を保持するとともに負荷(6)側に放出する第3のコンデンサー(9)と、ONとなる時間がOFFとなる時間よりも短く設定された方形波によって構成されるコントロール信号φ1、および前記コントロール信号φ1と相補的にONするとともにON時間がOFF時間よりも短く設定されたコントロール信号φ2を生成するゲートコントロール回路(12)を備え、前記コントロール信号φ1により前記第1のスイッチ回路(3)の開閉を行い、前記コントロール信号φ2により前記第2のスイッチ回路(5)の開閉を行う電源装置用絶縁回路において、
前記第1のスイッチ回路(3)は、ソース端子同士が接続された少なくとも2個のMOSFET(7)により構成された2組のスイッチ(S1,S2)を、前記第1のコンデンサー(2)と前記第2のコンデンサー(4)のプラス側の各端子間及びマイナス側の各端子間に各々接続して成り、
前記第2のスイッチ回路(5)は、ソース端子同士が接続された少なくとも2個のMOSFET(7)により構成された2組のスイッチ(S3,S4)を、前記第2のコンデンサー(4)と前記第3のコンデンサー(9)のプラス側の各端子間及びマイナス側の各端子間に各々接続して成り、
前記第1のスイッチ回路(3)の前記各スイッチ(S1,S2)の各MOSFET(7)のゲート端子には前記ゲートコントロール回路(12)の前記コントロール信号φ1が入力し、前記第2のスイッチ回路(5)の前記各スイッチ(S3,S4)の各MOSFET(7)のゲート端子には前記ゲートコントロール回路(12)の前記コントロール信号φ2が入力して成ることを特徴とする電源装置用絶縁回路。 - 交流電圧を直流電圧に変換する整流回路(1)と、前記整流回路(1)から供給される直流電流に残存する脈流成分を低減する第1のコンデンサー(2)と、前記第1のコンデンサー(2)から供給される直流電流のプラス側とマイナス側を同時に開閉する第1のスイッチ回路(3)と、前記第1のスイッチ回路(3)から供給される電流を蓄積する第2のコンデンサー(4)と、前記第2のコンデンサー(4)から供給される直流電流のプラス側とマイナス側を同時に開閉する第2のスイッチ回路(5)と、前記第2のスイッチ回路(5)から供給される電流を保持するとともに負荷(6)側に放出する第3のコンデンサー(9)と、ONとなる時間がOFFとなる時間よりも短く設定された方形波によって構成されるコントロール信号φ1、および前記コントロール信号φ1と相補的にONするとともにON時間がOFF時間よりも短く設定されたコントロール信号φ2を生成するゲートコントロール回路(12)を備え、前記コントロール信号φ1により前記第1のスイッチ回路(3)の開閉を行い、前記コントロール信号φ2により前記第2のスイッチ回路(5)の開閉を行う電源装置用絶縁回路において、
前記第1のスイッチ回路(3)のプラス側のスイッチ(S1)は、少なくとも1個の阻止ダイオード(8)のカソード端子と少なくとも1個のMOSFET(7)のソース端子を接続して構成され、前記スイッチ(S1)を、前記第1のコンデンサー(2)と前記第2のコンデンサー(4)のプラス側の各端子間に設け、前記スイッチ(S1)の前記MOSFET(7)のドレイン端子を前記第2のコンデンサー(4)のプラス側の端子に接続し、前記阻止ダイオード(8)のアノード端子を前記第1のコンデンサー(2)のプラス側の端子に接続して成り、
前記第1のスイッチ回路(3)のマイナス側のスイッチ(S2)は、少なくとも1個の阻止ダイオード(8)のアノード端子と少なくとも1個のMOSFET(7)のソース端子を接続して構成され、前記スイッチ(S2)を、前記第1のコンデンサー(2)と前記第2のコンデンサー(4)のマイナス側の各端子間に設け、前記スイッチ(S2)の前記MOSFET(7)のドレイン端子を前記第2のコンデンサー(4)のマイナス側の端子に接続し、前記阻止ダイオード(8)のカソード端子を前記第1のコンデンサー(2)のマイナス側の端子に接続して成り、
前記第2のスイッチ回路(5)のプラス側のスイッチ(S3)は、少なくとも1個の阻止ダイオード(8)のカソード端子と少なくとも1個のMOSFET(7)のソース端子を接続して構成され、前記スイッチ(S3)を、前記第2のコンデンサー(4)と前記第3のコンデンサー(9)のプラス側の各端子間に設け、前記スイッチ(S3)の前記MOSFET(7)のドレインを前記第3のコンデンサー(9)のプラス側の端子に接続し、前記阻止ダイオード(8)のアノード端子を前記第2のコンデンサー(4)のプラス側の端子に接続して成り、
前記第2のスイッチ回路(5)のマイナス側のスイッチ(S4)は、少なくとも1個の阻止ダイオード(8)のアノード端子と少なくとも1個のMOSFET(7)のソース端子を接続して構成され、前記スイッチ(S4)を、前記第2のコンデンサー(4)と前記第3のコンデンサー(9)のマイナス側の各端子間に設け、前記スイッチ(S4)の前記MOSFET(7)のドレイン端子を前記第3のコンデンサー(9)のマイナス側の端子に接続し、前記阻止ダイオード(8)のカソード端子を前記第2のコンデンサー(4)のマイナス側の端子に接続して成り、
前記第1のスイッチ回路(3)の前記各スイッチ(S1,S2)の各MOSFET(7)のゲート端子には前記ゲートコントロール回路(12)の前記コントロール信号φ1が入力し、前記第2のスイッチ回路(5)の前記各スイッチ(S3,S4)の各MOSFET(7)のゲート端子には前記ゲートコントロール回路(12)の前記コントロール信号φ2が入力して成ることを特徴とする電源装置用絶縁回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310731A JP3595329B1 (ja) | 2003-07-30 | 2003-07-30 | 電源装置用絶縁回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310731A JP3595329B1 (ja) | 2003-07-30 | 2003-07-30 | 電源装置用絶縁回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3595329B1 true JP3595329B1 (ja) | 2004-12-02 |
JP2005051978A JP2005051978A (ja) | 2005-02-24 |
Family
ID=33535751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003310731A Expired - Fee Related JP3595329B1 (ja) | 2003-07-30 | 2003-07-30 | 電源装置用絶縁回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3595329B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011125345A1 (ja) * | 2010-04-06 | 2011-10-13 | 住友電気工業株式会社 | 電力伝達用絶縁回路および電力変換装置 |
CN113517808A (zh) * | 2021-06-16 | 2021-10-19 | 浙江工业大学 | 一种新型电容阵列结构 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4977701B2 (ja) * | 2006-06-30 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびエアバック制御ユニット |
JP2008079426A (ja) * | 2006-09-21 | 2008-04-03 | Sumitomo Electric Ind Ltd | スイッチング電源装置 |
KR100888345B1 (ko) | 2007-04-27 | 2009-03-10 | 경북대학교 산학협력단 | 슈퍼커패시터와 계전기를 이용한 절연 전원 장치 |
-
2003
- 2003-07-30 JP JP2003310731A patent/JP3595329B1/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011125345A1 (ja) * | 2010-04-06 | 2011-10-13 | 住友電気工業株式会社 | 電力伝達用絶縁回路および電力変換装置 |
CN113517808A (zh) * | 2021-06-16 | 2021-10-19 | 浙江工业大学 | 一种新型电容阵列结构 |
Also Published As
Publication number | Publication date |
---|---|
JP2005051978A (ja) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7830686B2 (en) | Isolated high power bi-directional DC-DC converter | |
US8120936B2 (en) | DC-to-AC power converting device | |
US7154763B2 (en) | Push-pull switching power converter | |
JP4920417B2 (ja) | 変圧器のためのリップル電流低減 | |
Gong et al. | Design and implementation of a 40-kV, 20-kJ/s capacitor charger for pulsed-power application | |
US6930896B2 (en) | Power regeneration circuit and power conversion system | |
JP3595329B1 (ja) | 電源装置用絶縁回路 | |
US9178435B2 (en) | Switching power supply | |
JP2021168590A (ja) | 直流電圧変換回路および電源装置 | |
Martinez et al. | Current ripple modeling of an interleaved high step-up converter with coupled inductor | |
US4680687A (en) | Switch-mode power supply having a free-running forward converter | |
JP5610435B2 (ja) | 直流電力供給システム | |
JP2005073403A (ja) | 突入電流抑制回路 | |
RU2476979C1 (ru) | Конвертер постоянного напряжения | |
JP3595328B1 (ja) | 電圧変換回路 | |
CN116707317B (zh) | 双有源桥变换电路 | |
JP2019534664A (ja) | Dc−dc電圧コンバータをバック動作モードから安全動作モードに切り換える制御システム | |
KR100581490B1 (ko) | 고압 스위칭 시스템의 구동 시스템 | |
JP6930890B2 (ja) | 絶縁型スイッチング電源 | |
JP2012019669A (ja) | 電力伝達用絶縁回路および電力変換装置 | |
JP4033158B2 (ja) | 電源回路 | |
Ansari et al. | A Design Methodology for a CLLLC Bidirectional Resonant Converter with an Integrated Planar Transformer | |
JP2012019670A (ja) | 電力伝達用絶縁回路および電力変換装置 | |
JP2005073405A (ja) | 突入電流抑制回路 | |
Elangovan et al. | Soft-switched DC-DC converter with current and voltage doubler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |