JP3592261B2 - Clock path switching method - Google Patents
Clock path switching method Download PDFInfo
- Publication number
- JP3592261B2 JP3592261B2 JP2001188506A JP2001188506A JP3592261B2 JP 3592261 B2 JP3592261 B2 JP 3592261B2 JP 2001188506 A JP2001188506 A JP 2001188506A JP 2001188506 A JP2001188506 A JP 2001188506A JP 3592261 B2 JP3592261 B2 JP 3592261B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- quality
- master node
- optical transmission
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Optical Communication System (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、リングネットワークにおけるクロックパス切替方法に関し、特に網同期構成が必要なリング状ネットワークにおける障害発生時のクロックパス切替方法に関する。
【0002】
【従来の技術】
従来のこの種のクロックパス切替方法にあっては、品質順位の低い内部クロックを用いる独立同期状態に入ることを回避しながら、クロックパス切替の発生をできるだけ抑制することが望まれている。このために、選択可能な各クロックに品質順位を付与し、使用中のクロックに障害が発生すると、次の品質順位のクロックパスに切り替えが行われるとともに、障害が発生したクロックの品質順位を下げることにより、その後に上位クロックの障害が復旧しても自動切り戻しを行わず、不要な主信号の瞬断を避けて運用を続ける方法がとられている。しかしながら、この場合、以下のような問題点が残されている。
【0003】
第1の問題点は、障害が発生した上位クロックが復旧している場合であっても、切り戻し無しであるため、品質順位の低いクロックで運用することになり、ネットワーク内が信頼性の低いシステム運用となることである。
【0004】
第2の問題点は、障害が発生したクロックの品質順位を下げることにより不要な切替を回避する方法が取られているため、障害の発生、復旧が繰り返し起きると品質順位を更新する品質管理テーブルが複雑となり大きな領域を確保しなければならないことである。
【0005】
【発明が解決しようとする課題】
上述した従来のクロックパス切替方法は、障害が発生した上位クロックが復旧している場合であっても、切り戻しを行わないため、品質順位の低いクロックで運用するという欠点がある。また、障害が発生したクロックの品質順位を下げることにより、障害の発生、復旧が繰り返し起きると品質順位を更新する品質管理テーブルが複雑となり大きな領域を確保しなければならないという欠点がある。
【0006】
本発明の目的は、このような従来の欠点を除去するため、品質順位が上位のクロックに障害が発生し、その後に復旧した場合、一時的にそのクロックの品質順位を1ランク下げることにより、初期の品質順位が同等のクロックで運用している場合に切り戻しを防ぐことができ、次に、切替後のクロックに障害が発生した場合に、1ランク下げたクロックを元の品質順位に戻し、その時点で選択可能なクロックの中から最上位の品質順位のクロックを選択することにより、信頼性の高いシステム運用が可能なクロックパス切替方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明のクロックパス切替方法は、他の網からの複数の同期用クロックを受信して同期デジタルハイアラキー(SDH)の二重リング状の光伝送路へ送信するマスタノードと、前記マスタノードが故障したとき前記マスタノードに代わって他の網からの複数の同期用クロックを受信して前記光伝送路を介し次順のノードへ送信するサブマスタノードと、前記光伝送路に接続されて前記光伝送路のいずれかから受信したクロックに同期した内部クロックで動作するとともに前記光伝送路を介して次順のノードへ送信を行う複数のスレーブノードとより構成し、前記マスタノード、前記サブマスタノードおよび前記複数のスレーブノードのそれぞれが、選択可能な複数の同期用クロックおよび内部クロックの優先順位を定めた優先順位テーブルと、クロックを選択する場合の前記各クロックの品質順位および障害を示す予め定められた品質コードが記憶された品質管理テーブルとを備え、2つのテーブルを基にシステムとして最適なクロックパスを自動選択し、前記サブマスタノードおよび前記スレーブノードが、光伝送路の障害が復旧した時には、障害が発生していた光伝送路からのクロックを1ランク低い品質順位に変更した結果に基づいて品質順位の高いクロックを選択し、切替後の光伝送路に障害が発生した時点で、元の品質順位に戻すことを特徴としている。
【0008】
また、前記マスタノード、前記サブマスタノードおよび前記複数のスレーブノードのそれぞれは、選択可能なクロックのうち最上位の品質順位のクロックを選択し、SDHのオーバーヘッド(OH)の余剰ビットに選択中のクロックの品質順位を同期メッセージとして次順のノードへ送信することを特徴としている。
【0009】
また、前記マスタノードは、前記複数の同期用クロックを他の網から受信し、前記優先順位テーブルに基づく優先順位の高いクロックを選択し、前記二重リング状の光伝送路のそれぞれに送出することを特徴としている。
【0010】
また、前記サブマスタノードは、前記サブマスタノードが他の網から受信する同期用クロックを前記マスタノードが他の網から受信する同期用クロックより1ランク低い品質順位に設定されていることを特徴としている。
【0011】
また、前記サブマスタノードおよび前記スレーブノードは、前記二重リングの光伝送路の一方に障害が発生したことを検出すると、障害を示す品質コードを設定するとともに前記品質管理テーブルに設定された次の品質順位のクロックに切り替え、切り替えたクロックの品質コードに変更した同期メッセージを次順のノードへ転送することを特徴としている。
【0013】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図1は、本発明のクロックパス切替方法が適用される実施の形態として、リングネットワークの一構成例を示すブロック図である。
【0014】
図1に示す本実施の形態は、2つの同期用外部クロック(外部CLK)1、2を他の網から受信し、いずれか一方のクロックに同期して内部動作を行うとともに二重の光伝送路50、60へデータを送信するマスタノード10と、光伝送路50、60を介してマスタノード10から送信されたクロックを抽出し、抽出したクロックおよび外部から入力した外部クロック1、2の中より品質順位の高いクロックを選択し、選択したクロックに同期して内部動作を行うとともに、光伝送路50、60へデータを送出するサブマスタノード30と、光伝送路50、60を介して他のノードから送信されたクロックを抽出し、抽出したクロックに同期して内部動作を行うとともに、次順のノードへデータを送出する2台のスレーブノード20、40とより構成されている。
【0015】
すなわち、本実施の形態は、マスタノード10、サブマスタノード30およびスレーブノード20、40とが、同期デジタルハイアラキー(SDH)のリングの二重の光伝送路50、60で接続されたリング状のネットワークを構成している。
【0016】
また、マスタノード10、サブマスタノード30およびスレーブノード20、40には、複数の同期用外部クロック1、2および内部クロック(内部CLK)の使用優先順位を定めた優先順位テーブルと、二重の光伝送路50、60上でそれらのクロックを選択する場合にクロックの品質順位または障害を示す予め定められたコード番号が記憶された品質管理テーブルとを備え、システムとして最適なクロックパスを選択するために、選択しているクロックの品質コードをSDHのオーバーヘッド(OH)の余剰ビットに同期メッセージとして次順のノードへ送信する。
【0017】
次に、本実施の形態のクロックパス切替方法に基づく動作を図1を参照して詳細に説明する。
【0018】
図1は、SDHのリング状ネットワークシステムにおける、外部クロック1、2および光伝送路50、60が共に正常状態の場合を示している。ここで、各ノードは、例として次のようにクロックの優先順位(Pの値)が設定された優先順位テーブルと品質コード(Qの値)が設定された品質管理テーブルとが備えられている。
【0019】
マスタノード10には、外部クロック1を優先順位1(P=1)、外部クロック2を優先順位2(P=2)、光伝送路50からのクロックを優先順位3(P=3)、光伝送路60からのクロックを優先順位4(P=4)、内部クロックを優先順位5(P=5)とする優先順位テーブルが設定され、また、外部クロック1、2に対する品質コード2(Q=2)、内部クロックに対する品質コード5(Q=5)、クロック選択の最低位または障害を示す品質コード7(Q=7)が品質管理テーブルに設定されている。
【0020】
サブマスタノード30には、光伝送路50からのクロックを優先順位1(P=1)、光伝送路60からのクロックを優先順位2(P=2)、外部クロック1を優先順位3(P=3)、外部クロック2を優先順位4(P=4)、内部クロックを優先順位5(P=5)とする優先順位テーブルが設定され、また、外部クロック1、2に対する品質コード3(Q=3)、内部クロックに対する品質コード5(Q=5)、クロック選択の最低位に対する品質コード7(Q=7)が品質管理テーブルに設定されている。
【0021】
スレーブノード20、40には、光伝送路50からのクロックを優先順位1(P=1)、光伝送路60からのクロックを優先順位2(P=2)、内部クロックを優先順位3(P=3)とする優先順位テーブルが設定され、また、内部クロックの品質コード5(Q=5)、クロック選択の最低位に対する品質コード7(Q=7)が品質管理テーブルに設定されている。
【0022】
まず、マスタノード10は、使用優先順位の設定が最も高い外部クロック1(P=1)を選択して内部が動作し、外部クロック1に同期しているときには、外部クロック1に対する品質コード2(Q=2)を同期メッセージとしてスレーブノード20、40のそれぞれに光伝送路50、60を介して送信する。
【0023】
スレーブノード20は、品質順位の設定が最も高い光伝送路50(Q=2)からのクロック、すなわちマスタノード10で選択された外部クロック1を抽出し、外部クロック1に同期して内部が動作する。また、スレーブノード20は、下流のサブマスタノード30に対して、マスタノード10からの外部クロック1で動作していることを示すために品質コード2(Q=2)を同期メッセージとして転送し、マスタノード10に対しては、マスタノード10からの外部クロック1に同期して動作しているので、ループロックタイミングの発生を防ぐため最低位の品質コード7(Q=7)を同期メッセージとして送信する。
【0024】
サブマスタノード30は、品質順位の設定が最も高い光伝送路50(Q=2)から外部クロック1を抽出し、外部クロック1に同期して内部が動作する。また、サブマスタノード30は、スレーブノード40に対し、マスタノード10からの外部クロック1で動作していることを示すために品質コード2(Q=2)を同期メッセージとして転送し、スレーブノード20に対しては、ループロックタイミングの発生を防ぐため最低位の品質コード7(Q=7)を同期メッセージとして送信する。
【0025】
スレーブノード40は、品質順位の設定が最も高い光伝送路50から外部クロック1を抽出し、外部クロック1に同期して内部が動作する。また、スレーブノード40は下流のマスタノード10に対して、マスタノード10からの外部クロック1で動作していることを示すために品質コード2(Q=2)を同期メッセージとして転送し、サブマスタノード30に対しては、ループロックタイミングの発生を防ぐため最低位の品質コード7(Q=7)を同期メッセージとして送信する。
【0026】
以上の動作により、マスタノード10、サブマスタノード30、スレーブノード20、40が、マスタノード10で選択された優先順位および品質順位の最も高い外部クロック1により、伝送路50による右回りの動作を行い、リング内の全てのノードが同期する構成となっている。
【0027】
次に、マスタノード10とスレーブノード20との間で光伝送路50に障害が発生した場合の動作について説明する。図2は、光伝送路50に障害が発生した場合の動作を説明するブロック図である。
【0028】
まず、スレーブノード20においては、マスタノード10とスレーブノード20との間で光伝送路50に障害が発生した場合、光伝送路50からの外部クロック1に同期して動作している状態では、光伝送路50に対する同期メッセージを品質コード2(Q=2)から障害を示す品質コード9(Q=9)に内部的な処理で固定する。このとき、優先順位の設定が次に高い光伝送路60からのクロック(P=2)は、サブマスタノード30から同期メッセージとして品質コード7(Q=7)が転送されているので、品質管理テーブルの中で品質コード7(Q=7)より品質順位が高い内部クロック(Q=5)を選択し、サブマスタノード30に対して、品質コード2(Q=2)から品質コード5(Q=5)に代えた同期メッセージを送信する。
【0029】
サブマスタノード30は、スレーブノード20から受信した品質コード5(Q=5)、スレーブノード40から受信した品質コード7(Q=7)および外部クロック1、2の品質コード3(Q=3)を比較し、品質順位が最も高い外部クロック1(Q=3)に切り替え、スレーブノード40に対し、品質コード2(Q=2)から品質コード3(Q=3)に代えた同期メッセージを送信する。
【0030】
スレーブノード40は、サブマスタノード30から受信した品質コード3(Q=3)とマスタノード10から受信した品質コード2(Q=2)とを比較し、品質順位が高い光伝送路60(Q=2)からのクロックを選択する。また、スレーブノード40は、サブマスタノード30に対し同期メッセージとして品質コード7(Q=7)から品質コード2(Q=2)に変更した同期メッセージを転送し、マスタノード10に対し、品質コード(Q=2)から品質コード(Q=7)に変更した同期メッセージを送信する。
【0031】
サブマスタノード30は、スレーブノード40から転送された品質コード2(Q=2)と外部クロック1の品質コード3(Q=3)とを比較し、品質順位が高い光伝送路60からのクロックに切り替えて動作する。また、サブマスタノード30は、スレーブノード20に対し同期メッセージとして品質コード7(Q=7)から品質コード2(Q=2)に変更した同期メッセージを転送し、スレーブノード40に対し、品質コード(Q=3)から品質コード(Q=7)に変更した同期メッセージを送信する。
【0032】
以上の動作により、リングネットワークのクロックパスが左回りに切り替わって動作する。この切替方法は、ノード内に同期メッセージとして転送されている品質コードを、各ノードに設定されているクロック優先順位より優先させることにより、品質の高いクロックへ遷移させることができる。
【0033】
次に、マスタノード10とスレーブノード20との間で発生した光伝送路50の障害が復旧した場合の動作について説明する。図3は、光伝送路50の障害復旧後の動作を説明するためのブロック図である。
【0034】
スレーブノード20において、光伝送路50の障害が復旧した場合、障害を示す品質コード9(Q=9)から、光伝送路50からのクロックに対する同期メッセージの品質コード2(Q=2)を1ランク下げた品質コード3(Q=3)に内部的な処理で固定する。また、スレーブノード20は、光伝送路60からのクロックの品質順位が品質コード2(Q=2)で最も高いので、切替を行わなわず、光伝送路60からのクロックで左回りの動作を継続する。
【0035】
次に、マスタノード10とスレーブノード40との間で光伝送路60に障害が発生した場合の動作について説明する。図4は、光伝送路60に障害が発生した場合の動作を説明するブロック図である。
【0036】
まず、スレーブノード40においては、マスタノード10とスレーブノード40との間で光伝送路60に障害が発生した場合、光伝送路60からのクロックに同期して動作している状態では、光伝送路60に対する同期メッセージを品質コード2(Q=2)から障害を示す品質コード9(Q=9)に内部的な処理で固定する。
【0037】
続いて、前述の光伝送路50における障害発生時と同様にして、同期メッセージがスレーブノード20に転送された時点で、スレーブノード20は、内部的な処理で固定した光伝送路50に対する品質コード3(Q=3)を障害発生前の品質コード、すなわちマスタノード10よりオーバーヘッドの余剰ビットに同期メッセージと受信している元の品質コード2(Q=2)に復帰させる。光伝送路50に対する品質コードを復帰させたことにより、品質順位が最も高い光伝送路50からのクロック(Q=2)を選択することが可能となり、クロックが右回りに切り替わり動作する。
【0038】
このように、本実施の形態のクロックパス切替方法では、品質順位が上位のクロックに障害が発生し、右回り(または左回り)から左回り(または右回り)に切り替えた後、障害が発生した上位のクロックが復旧しても、障害が発生したクロックに対して品質順位を一時的に1レベル下げることにより、初期の品質順位が同等のクロックで運用している場合には、切り戻しが発生せず切り替え後の運用を継続する。
【0039】
次に、切替先のクロックに障害が発生した場合には、既に復旧しているクロックはその品質順位を障害発生前の品質順位に戻し、その時点で選択可能なクロックの中から最上位の品質順位のクロックに切り替えを行う。また、複数のクロックに障害が発生しても、その時点で復旧しているクロックを含めて最上位の品質順位のクロックで運用することができる。したがって、不要な切り替えを避けつつ最上位のクロックで運用可能となり、信頼性の高いクロックシステムの運用が可能である。
【0040】
また、従来の切り戻し無し/切り戻し有りもできて、ストラップ切替などにより設定可能であるのでクロックシステムに柔軟性がある。
【0041】
【発明の効果】
以上説明したように、本発明のクロックパス切替方法によれば、上位クロックに順次障害が発生した場合、上位のクロックが復旧していれば、上位のクロックに切替を行うため、以下の3つの効果を得ることができる。
【0042】
第一の効果は、ネットワーク内の、障害が復旧している選択可能なクロックの中で、最上位の品質順位のクロックで動作が可能となり、信頼性の高いシステム運用が可能となることである。
【0043】
第二の効果は、障害によって切り替えたクロックが障害復旧しても、同等の品質順位の場合には不要な切替が発生しないため、主信号への影響がないことである。
【0044】
第三の効果は、障害の発生/復旧をくり返しても、障害が発生したクロックの品質順位を各ノードの内部処理に止めることにより、品質管理テーブルの領域を大きく確保する必要が無いことである。
【図面の簡単な説明】
【図1】本発明のクロックパス切替方法が適用される実施の形態として、リングネットワークの一構成例を示すブロック図である。
【図2】光伝送路50に障害が発生した場合の動作を説明するブロック図である。
【図3】光伝送路50の障害復旧後の動作を説明するためのブロック図である。
【図4】光伝送路60に障害が発生した場合の動作を説明するブロック図である。
【符号の説明】
1、2 外部クロック(外部CLK)
10 マスタノード
30 サブマスタノード
20、40 スレーブノード
50、60 光伝送路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a clock path switching method in a ring network, and more particularly to a clock path switching method when a failure occurs in a ring network requiring a network synchronization configuration.
[0002]
[Prior art]
In this type of conventional clock path switching method, it is desired to suppress the occurrence of clock path switching as much as possible while avoiding entering an independent synchronization state using an internal clock with a low quality order. To this end, a quality order is assigned to each selectable clock, and if a failure occurs in the clock being used, the clock path of the next quality order is switched, and the quality order of the failed clock is lowered. As a result, a method is employed in which automatic switchback is not performed even if the failure of the upper clock is recovered thereafter, and operation is continued while avoiding unnecessary momentary interruption of the main signal. However, in this case, the following problems remain.
[0003]
The first problem is that even if the higher-level clock in which the fault has occurred is recovered, there is no switching back, so that the operation is performed using a clock of lower quality order, and the reliability in the network is low. It is to be a system operation.
[0004]
The second problem is that since a method is employed to avoid unnecessary switching by lowering the quality order of the clock in which a failure has occurred, a quality management table that updates the quality order when the occurrence and recovery of the failure occur repeatedly. Is complicated and a large area must be secured.
[0005]
[Problems to be solved by the invention]
The above-described conventional clock path switching method has a drawback that, even when the higher-order clock in which a failure has occurred is restored, the switching is not performed, so that the operation is performed using a clock with a lower quality order. Further, by lowering the quality order of the clock in which the fault has occurred, there is a disadvantage that when the occurrence and recovery of the fault occur repeatedly, the quality management table for updating the quality order becomes complicated and a large area must be secured.
[0006]
An object of the present invention is to eliminate such a conventional drawback by temporarily lowering the quality rank of a clock by one rank when a failure occurs in a clock having a higher rank and then recovered. Switching back can be prevented when operating with clocks of the same initial quality rank. Then, when a failure occurs in the clock after switching, the clock lowered by one rank is returned to the original quality rank. Another object of the present invention is to provide a clock path switching method capable of performing a highly reliable system operation by selecting a clock having the highest quality order from clocks that can be selected at that time.
[0007]
[Means for Solving the Problems]
According to the clock path switching method of the present invention, a master node that receives a plurality of synchronization clocks from another network and transmits the same to a synchronous digital hierarchy (SDH) double-ring optical transmission path, A sub-master node that receives a plurality of synchronization clocks from another network on behalf of the master node and transmits the same to the next node via the optical transmission path; and A plurality of slave nodes operating on an internal clock synchronized with a clock received from any of the transmission lines and transmitting to the next node via the optical transmission line, wherein the master node and the sub-master node and wherein each of the plurality of slave nodes, the priority table defining priority among the synchronous clock and the internal clock selectable And a quality management table of the predetermined quality code indicating the quality ranking and disorders of the clock is stored in the case of selecting the clock and automatically selects the optimal clock path as a system based on two tables, When the sub-master node and the slave node recover from the failure in the optical transmission line, the sub-master node and the slave node change the clock from the failed optical transmission line to a lower-ranked quality rank by a rank higher in quality, and Is selected, and when a failure occurs in the optical transmission path after switching, the original quality order is restored .
[0008]
Further, each of the master node, the sub-master node, and the plurality of slave nodes selects a clock having the highest quality rank among selectable clocks, and selects a surplus bit of the overhead (OH) of the SDH. It is characterized in that the clock quality order is transmitted to the next node as a synchronization message.
[0009]
Further, the master node receives the plurality of synchronization clocks from another network, selects a clock having a high priority based on the priority table, and transmits the clock to each of the double ring optical transmission lines. It is characterized by:
[0010]
Further, the sub-master node is characterized in that the synchronization clock received by the sub-master node from another network is set to a quality lower by one rank than the synchronization clock received by the master node from another network. And
[0011]
When detecting that a failure has occurred in one of the optical transmission lines of the double ring, the sub-master node and the slave node set a quality code indicating the failure and set a quality code indicating the failure in the quality management table. , And transfers the synchronization message changed to the quality code of the switched clock to the next node.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a ring network as an embodiment to which a clock path switching method of the present invention is applied.
[0014]
The present embodiment shown in FIG. 1 receives two external clocks for synchronization (external CLK) 1 and 2 from another network, performs internal operation in synchronization with one of the clocks, and performs double optical transmission. The
[0015]
That is, in this embodiment, the
[0016]
The
[0017]
Next, an operation based on the clock path switching method of the present embodiment will be described in detail with reference to FIG.
[0018]
FIG. 1 shows a case where the
[0019]
In the
[0020]
In the
[0021]
For the
[0022]
First, the
[0023]
The
[0024]
The
[0025]
The
[0026]
By the above operation, the
[0027]
Next, an operation when a failure occurs in the
[0028]
First, when a failure occurs in the
[0029]
The
[0030]
The
[0031]
The
[0032]
By the above operation, the clock path of the ring network switches counterclockwise and operates. According to this switching method, the quality code transferred as a synchronization message in the node is prioritized over the clock priority set in each node, so that the clock can be shifted to a higher quality clock.
[0033]
Next, an operation when the failure of the
[0034]
In the
[0035]
Next, an operation when a failure occurs in the
[0036]
First, in the
[0037]
Subsequently, at the time when the synchronization message is transferred to the
[0038]
As described above, in the clock path switching method according to the present embodiment, a fault occurs in a clock having a higher quality order, and after switching from clockwise (or counterclockwise) to counterclockwise (or clockwise), a fault occurs. Even if the higher-level clock is restored, the quality order is temporarily lowered by one level with respect to the failed clock. Continue operation after switching without occurrence.
[0039]
Next, when a failure occurs in the clock to be switched to, the already recovered clock returns its quality ranking to the quality ranking before the failure occurred, and the highest quality clock can be selected from the clocks that can be selected at that time. Switch to the next clock. Further, even if a failure occurs in a plurality of clocks, it is possible to operate with the highest quality clock including the clock recovered at that time. Therefore, operation can be performed with the highest clock while avoiding unnecessary switching, and a highly reliable clock system can be operated.
[0040]
In addition, since there is no conventional switching back / with switching back, and the setting can be made by switching the strap or the like, the clock system is flexible.
[0041]
【The invention's effect】
As described above, according to the clock path switching method of the present invention, when a failure occurs sequentially in the upper clock, if the higher clock is recovered, the switching to the higher clock is performed. The effect can be obtained.
[0042]
The first effect is that operation can be performed with a clock having the highest quality order among selectable clocks in a network where a failure has been recovered, and highly reliable system operation can be performed. .
[0043]
The second effect is that even if the clock switched by the failure is restored, unnecessary switching does not occur in the case of the same quality order, so that there is no influence on the main signal.
[0044]
The third effect is that even if the occurrence / recovery of a fault is repeated, the quality order of the failed clock is limited to the internal processing of each node, so that it is not necessary to secure a large area for the quality management table. .
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration example of a ring network as an embodiment to which a clock path switching method of the present invention is applied.
FIG. 2 is a block diagram illustrating an operation when a failure occurs in the
FIG. 3 is a block diagram for explaining an operation after recovery from a failure in the
FIG. 4 is a block diagram illustrating an operation when a failure occurs in the
[Explanation of symbols]
1, 2 External clock (external CLK)
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001188506A JP3592261B2 (en) | 2001-06-21 | 2001-06-21 | Clock path switching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001188506A JP3592261B2 (en) | 2001-06-21 | 2001-06-21 | Clock path switching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003008597A JP2003008597A (en) | 2003-01-10 |
JP3592261B2 true JP3592261B2 (en) | 2004-11-24 |
Family
ID=19027595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001188506A Expired - Fee Related JP3592261B2 (en) | 2001-06-21 | 2001-06-21 | Clock path switching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592261B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101015187B1 (en) * | 2003-03-25 | 2011-02-17 | 트랜스퍼시픽 소닉, 엘엘씨 | Optimizing Method of DSP Input Clock Using Clock Comparing/Analysing Circuit |
JP5835245B2 (en) * | 2013-02-21 | 2015-12-24 | 日本電気株式会社 | Time supply device, time supply method and program |
JP7511538B2 (en) | 2021-09-28 | 2024-07-05 | 三菱電機株式会社 | Protection Relay System |
-
2001
- 2001-06-21 JP JP2001188506A patent/JP3592261B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003008597A (en) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5577075A (en) | Distributed clocking system | |
JP2537855B2 (en) | Distributed digital communication system and its equipment | |
US6711411B1 (en) | Management of synchronization network | |
US6317475B1 (en) | Synchronization of telecommunications network | |
JPH1098489A (en) | Bus changeover method and device in composite ring form network system | |
JP3791983B2 (en) | Switching device of active reference by synchronization message | |
JP3235730B2 (en) | Synchronization method for synchronous data communication network and communication device used in the synchronous data communication network | |
JP3592261B2 (en) | Clock path switching method | |
US7221687B2 (en) | Reference timing architecture | |
EP0748548A1 (en) | Hierarchical synchronization method | |
JP2012004925A (en) | Communication apparatus and clock synchronizing method | |
JP2003224571A (en) | Ring control node | |
US6560245B1 (en) | Telecommunications system | |
JP2001358736A (en) | Ring network system | |
JPH09261210A (en) | Synchronization clock distribution system for synchronization transmission system | |
JPH10322379A (en) | Clock path changeover method | |
JP4181867B2 (en) | Synchronous network establishment method and apparatus | |
CN100362776C (en) | Method of proceeding resynchronization of interface link | |
JP2609834B2 (en) | Clock switching method in ring network | |
JP3450222B2 (en) | Clock switching method in ring network | |
JPH0621955A (en) | Clock supply switching system | |
CN100438363C (en) | Bandwidth updating method and control flow for synchronous digital system | |
JP4793117B2 (en) | COMMUNICATION DEVICE, LINE PROTECTION CONTROL SYSTEM, AND LINE PROTECTION CONTROL METHOD | |
JPH01231450A (en) | Synchronizing clock supply system for communication system | |
JP2636936B2 (en) | Clock path configuration method in duplex ring network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |