JP3590548B2 - Image recording device - Google Patents

Image recording device Download PDF

Info

Publication number
JP3590548B2
JP3590548B2 JP20049599A JP20049599A JP3590548B2 JP 3590548 B2 JP3590548 B2 JP 3590548B2 JP 20049599 A JP20049599 A JP 20049599A JP 20049599 A JP20049599 A JP 20049599A JP 3590548 B2 JP3590548 B2 JP 3590548B2
Authority
JP
Japan
Prior art keywords
current
light source
power supply
voltage
image recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20049599A
Other languages
Japanese (ja)
Other versions
JP2001026136A (en
Inventor
孝英 平和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP20049599A priority Critical patent/JP3590548B2/en
Publication of JP2001026136A publication Critical patent/JP2001026136A/en
Application granted granted Critical
Publication of JP3590548B2 publication Critical patent/JP3590548B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
この発明は、電源から供給される電流をオン／オフすることによって光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置に関する。
【０００２】
【従来の技術】
光源としてレーザーダイオード（以下「ＬＤ素子」という）を用いた画像記録装置、特に１Ｗ以上の高出力のＬＤ素子を使用する場合には、一般的にＬＤ素子の動作電流は１Ａ以上であり、このような動作電流をデジタル化された画像データに従って高速にオン／オフ制御することにより、ＬＤ素子を高速にスイッチングして描画を行っている。例えば、特願平０９−０８５３９４号公報の画像記録装置等である。
【０００３】
このような画像記録装置では、ＬＤ素子は記録ヘッド部に搭載され出力動作とともに移動（走査動作）するが、画像品質を高めるため、ＬＤ素子のスイッチング特性（ＬＤ素子のオン／オフの追随性）を良好に保つ必要がある。そのため、通常、ＬＤ素子に電力を供給する電力供給部は記録ヘッドに搭載され、ＬＤ素子との接続ケーブルの長さを出来るだけ短くすることが不可欠である。
【０００４】
【発明が解決しようとする課題】
ところで、上記の様な構成では、ＬＤ素子のスイッチング特性は改善され、画像記録品質を良好なものとすることができるが、記録ヘッド部の大型化および重量の増加を招き、記録ヘッド部の移動に大きな駆動力が必要であることから大型の移動機構を備えることにより装置が大型化していた。また、そのような移動機構を備えることにより装置の製造コストも増加していた。
【０００５】
さらに、電力供給部を記録ヘッド部内に納めているため、電力供給部の熱を機器外部へ逃がすために、強制的に冷却する冷却手段を設けたり、電力供給部を放熱しやすい位置に配置する等の放熱のための対策が講じにくかった。
【０００６】
この発明は、従来技術における上述の問題の克服を意図しており、画像記録品質を良好に保ちつつ、小型で低製造コストかつ、放熱特性の良好な画像記録装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、請求項１の発明は、電源から供給される電流をオン／オフすることによって光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置であって、電源と、少なくとも光源および当該光源のオン／オフ制御を行うスイッチ手段を備える記録部とを互いに伝送線路で接続された別体として構成するとともに、伝送線路の特性インピーダンスにほぼ等しい抵抗値を有する終端抵抗を電源側に接続している。
【０００８】
また、請求項２の発明は、請求項１に記載の画像記録装置であって、光源がレーザーダイオードであり、電源が伝送線路を介してレーザーダイオードに所定の順方向電流を供給する直流電源であり、終端抵抗が直流電源と並列に接続されたものであって、さらに、終端抵抗と直列に接続された制御電圧源を備え、制御電圧源の出力電圧値は、直流電源によってレーザーダイオードに供給される所定の順方向電流の設定電流値における動作電圧値とほぼ等しい。
【０００９】
また、請求項３の発明は、請求項１または請求項２に記載の画像記録装置であって、さらに、スイッチ手段による光源のオン状態への遷移遅延時間とオフ状態への遷移遅延時間との差を補償する補償手段を備えている。
【００１０】
また、請求項４の発明は、請求項１ないし請求項３のいずれかに記載の画像記録装置であって、さらに、光源とスイッチ手段との間における誘導成分と容量成分とによる共振を防止する共振防止手段を備えている。
【００１１】
さらに、請求項５の発明は、請求項１ないし請求項４のいずれかに記載の画像記録装置であって、光源がレーザーダイオードであり、電源が伝送線路を介してレーザーダイオードに任意に設定された順方向電流を供給する制御直流電源であり、終端抵抗が制御直流電源と並列に接続されたものであり、さらに、終端抵抗に直列に接続された定電圧源と、終端抵抗に印加されている電圧値を測定する電圧測定手段とを備え、電圧測定手段により測定された電圧値に基づいて、制御直流電源によって供給される順方向電流の電流値を設定する。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
【００１３】
＜１．第１の実施の形態＞
＜＜１−１．第１の実施の形態の構成および効果＞＞
図１は第１の実施の形態である画像記録装置１の概略図である。以下、図１を用いて画像記録装置１の概略構成および概略動作について説明する。
【００１４】
画像記録装置１は刷版フィルムとしての感光材料に高出力のレーザーダイオードからのレーザー光によって画像を直接記録する、いわゆるＣＴＰ（Ｃｏｍｐｕｔｅｒ−Ｔｏ−Ｐｌａｔｅ）システムと呼ばれる装置であって、画像信号発生回路１０、画像信号処理部２０および光源駆動部３０を備える電流・信号供給側と、記録ヘッド部４０、ガイド５０、リニアエンコーダ６０、ロータリーエンコーダ７０、記録ドラム８０を備える画像記録側とが別体に構成されるとともに、光源駆動部３０と記録ヘッド部４０とがケーブル束９０で互いに接続されたマルチチャンネル型の画像記録装置１である。そして、光源駆動部３０は記録ヘッド部４０と離れ、さらに内部の後述する電圧制御電流源３１３の熱を放熱しやすい配置となっている。
【００１５】
画像信号発生回路１０より発生されたシリアルな画像信号ＧＩＳは画像信号処理部２０に入力される。画像信号処理部２０は画像信号ＧＩＳにシリアル／パラレル変換を行った後、ロータリーエンコーダ７０より得られるＸ軸方向のタイミング信号に同期するように、光源駆動部３０にパラレルな入力画像信号ＧＩｉ（ｉ＝１〜ｎ、ｎ：チャンネル数）および光源駆動部３０の各光源駆動回路３１に必要な制御信号を供給（信号線の図示省略）する。
【００１６】
また、各光源駆動回路３１は記録ヘッド部４０内の対応する記録ユニット４１にそれぞれ電流ケーブル９１および信号ケーブル９２で電気的に接続されている。これら電流ケーブル９１および信号ケーブル９２はそれぞれ損失が少なく、安定したインピーダンスおよび可撓性を有する伝送線路であり、具体的には同軸ケーブルで構成されている。そしてそれらが互いに束ねられて、ケーブル束９０を構成している。
【００１７】
記録ヘッド部４０は複数の記録ユニット４１を備え、ガイド５０に沿ってＹ軸方向へ移動可能となっているとともに、入力された入力画像信号ＧＩｉに応じた後述するレーザーダイオード素子４１１（以下「ＬＤ素子４１１」という）（図２参照）への駆動電流供給のオン／オフ制御に応じて各ＬＤ素子４１１によるレーザー光がオン／オフされ、それらにより感光材料ＳＭ全面への画像記録（描画走査）が可能となっている。なお、Ｙ軸方向における記録ヘッド部４０による走査位置はリニアエンコーダ６０によって検出され、その検出信号に基づいて記録ヘッド部４０のＹ軸方向の動作は制御される。
【００１８】
以下、光源駆動回路３１および記録ユニット４１の各部について詳細に説明する。
【００１９】
図２は第１の実施の形態における光源駆動回路３１および記録ユニット４１の構成図である。図２に示すように、光源駆動回路３１においてＶｃｃ変換テーブル３１１、ＤＡ変換回路３１２ａおよび電圧制御電流源３１３が直列に接続された回路と、Ｖｔｔ変換テーブル３１４、ＤＡ変換回路３１２ｂ、バッファアンプ３１５および電流線終端３１６が直列に接続された回路とが互いに並列に接続されて電流ケーブル９１に接続されている。
【００２０】
そのうち、Ｖｃｃ変換テーブル３１１は、電圧制御電流源３１３から出力電流を図示しない設定入力手段により入力、設定された所定範囲内の任意の設定電流値Ｉｓと等しい値に制御するための電圧制御電流源３１３の制御電圧Ｖｃｃを記憶したテーブルである。また、Ｖｔｔ変換テーブル３１４は、電圧制御電流源３１３から設定電流値Ｉｓに等しい電流が供給された場合に記録ユニット４１内のＬＤ素子４１１に、それに応じた順方向電流である光源電流ＩＬＤが流れる状態でのＬＤ素子４１１による電圧降下にほぼ等しい終端電源電圧Ｖｔｔを記憶したテーブルである。また、ＤＡ変換回路３１２ｂおよびバッファアンプ３１５は直流電源を形成している。
【００２１】
なお、これら変換テーブルに記憶された制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔは、電流ケーブル９１の直流抵抗による電圧降下分を加味した値が予め測定され、記憶されている。そして、両変換テーブルに設定電流が与えられると、それぞれ制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔが瞬時に読み出されＤＡ変換回路３１２ａおよび３１２ｂでアナログ値に変換されてそれぞれ電圧制御電流源３１３および電流線終端３１６に印加される。なお、ここでは制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔとして電流ケーブル９１の直流抵抗による電圧降下分を加味した値を用いたが、実際にはＬＤ素子４１１の順方向電流による電圧降下分に比べて電流ケーブル９１による電圧降下分は極めて小さい値であるので無視してもよい。
【００２２】
そして、画像信号処理部２０より与えられる設定電流値Ｉｓは、Ｖｃｃ変換テーブル３１１およびＤＡ変換回路３１２ａを経由して電圧制御電流源３１３に与えられ、電圧制御電流源３１３でコントロールされた電流値が、電流ケーブル９１から記録ユニット４１のＬＤ素子４１１に供給される。
【００２３】
一方、光源駆動回路３１において電流抑制制御部３１７、遅延補償回路３１８およびラインドライバ３１９は順に直列に接続されて信号ケーブル９２に接続されている。そして、入力画像信号ＧＩｉは、電流抑制制御部３１７および遅延補償回路３１８でタイミングが修正され、ラインドライバ３１９、信号ケーブル９２を経由し、記録ユニット４１においてＬＤ素子４１１に並列に接続されたスイッチ回路４１２に対して光源電流ＩＬＤのオン／オフ指令を与える。
【００２４】
記録ユニット４１は主にＬＤ素子４１１、スイッチ回路４１２および対応する光源駆動回路３１とのインターフェース回路（図示省略）および信号線終端４１３のみからなっている。
【００２５】
光源駆動回路３１からのオン／オフ指令はスイッチ回路４１２に入力される。そして、スイッチ回路４１２のオン状態においては、ＬＤ素子４１１への電流は殆どがスイッチ回路４１２を流れるため、ＬＤ素子４１１は非アクティブ状態となる。逆に、スイッチ回路４１２がオフ状態においては、電圧制御電流源３１３の電流の大部分がＬＤ素子４１１に流れ、ＬＤ素子４１１はアクティブ状態となる。この様に、ＬＤ素子４１１とスイッチ回路４１２が相補的な動作となるため、電流ケーブル９１に流れる電流および、電圧制御電流源３１３の出力電流は変化せず、電圧値のみがスイッチング動作による影響を受けることになる。この電圧値のスイッチング動作による変化は、スイッチ回路４１２より電流ケーブル９１を経由し電圧制御電流源３１３側に伝えられる。
【００２６】
このように、この実施の形態の装置では電圧制御電流源３１３を含む光源駆動回路３１とＬＤ素子４１１およびスイッチ回路４１２を含む記録ユニット４１とを互いに電流ケーブル９１および信号ケーブル９２で接続したものとなっているが、電圧制御電流源３１３の出力インピーダンスは、一般的に電流ケーブル９１の特性インピーダンスに比べてかなり高いため、そのまま（電流線終端３１６がない状態）では上述の電圧値のスイッチング動作による変化の開放端反射波がＬＤ素子４１１側に至り、ＬＤ素子４１１の動作に対して悪影響を与えることになる。具体的には、得られる画像信号にリンギングが生じるなどして画像のボケを生じさせるなど、画像記録に悪影響を生じる。
【００２７】
そこで、この実施の形態の装置ではこれを防止するため、電圧制御電流源３１３側に終端抵抗として電流線終端３１６を設け、電流線終端３１６の抵抗値を、電流ケーブル９１の特性インピーダンスに応じた値、具体的にはほぼ等しい抵抗値としている。すなわち、インピーダンス整合をとることにより、電流ケーブル９１の長さ（特性インピーダンス）の影響を受けにくい光源駆動部３０を実現し、上記のような画像記録への悪影響を防止している。
【００２８】
ただし、この様に電流源の出力に終端抵抗を接続すると、電流線終端３１６にはその動作電圧値に従って誤差電流が流れることになるためＬＤ素子４１１のアクティブ時の電流値を正確に制御することが重要となる。しかし、ＬＤ素子４１１の非アクティブ時における電流値の精度はさほど問題にならない。
【００２９】
そこでこの点に着目し、上述のような構成により、電流線終端３１６の終端電源電圧ＶｔｔをＬＤ素子４１１の設定電流値Ｉｓにおける動作電圧値とほぼ等しく制御することにより、ＬＤ素子４１１のアクティブ時に電流ケーブル９１にながれる電流値を、電圧制御電流源３１３の設定電流値とほぼ一致（電流線終端３１６に流れる誤差電流を抑制）させている。
【００３０】
また、信号ケーブル９２には記録ユニット４１において信号線終端４１３も接続されている。そして、信号線終端４１３の抵抗値を信号ケーブル９２の特性インピーダンスとほぼ等しいものとすること、すなわち、インピーダンス整合をとることにより、信号ケーブル９２におけるスイッチ回路４１２での反射を防止している。なお、信号線終端４１３の詳細は後述する。
【００３１】
さらに、電流抑制制御部３１７は電圧制御電流源３１３にも接続されており、入力画像信号ＧＩｉと入力画像クロック信号ＣＬとから、電流抑制信号ＣＤを生成して電圧制御電流源３１３に送る。なお、電流抑制制御部３１７の詳細は後述する。
【００３２】
図３は記録ユニット４１の回路構成を示す図である。ＬＤ素子４１１にはパワーＭＯＳ ＦＥＴからなるスイッチ素子４１２ａが並列接続されており、電流ケーブル９１より与えられた電流はスイッチ素子４１２ａがオフ時にはそのままＬＤ素子４１１を流れるが、オン時には大部分がスイッチ素子４１２ａを流れＬＤ素子４１１は非アクティブ状態にスイッチされる。
【００３３】
また、信号ケーブル９２は抵抗４１３ａおよび４１３ｂからなる終端抵抗を有する信号線終端４１３に接続されるとともに、ラインレシーバー４１４を介してスイッチ回路４１２に接続されている。入力画像信号ＧＩｉより生成されたオン／オフ制御信号は、信号ケーブル９２からディジタル信号として記録ユニット４１に与えられる。そして、その信号はスイッチ回路４１２内でインバータ４１２ｂにより反転され、抵抗４１２ｃを介した後、抵抗４１２ｄ，４１２ｅとオペアンプ４１２ｆとからなる反転回路と、抵抗４１２ｇと、トランジスタ４１２ｈ，４１２ｉからなるバッファアンプとを有するドライブ回路４１２１を経て、抵抗４１２ｊを経た後、前述のスイッチ素子４１２ａのゲート端子に接続されている。それにより、スイッチ素子４１２ａのゲートを駆動することによってＬＤ素子４１１はオン／オフ制御される。なお、ＬＤ素子４１１に対する逆方向のスパイクを吸収するよう、ＬＤ素子４１１には保護用のダイオード４１５が並列に接続されている。
【００３４】
また、スイッチ素子４１２ａ、ＬＤ素子４１１およびダイオード４１５からなる並列回路には、図３には示さないが後に図７を用いて詳述するように共振防止機構が設けられている。
【００３５】
図４は光源駆動回路３１における電圧制御電流源３１３、バッファアンプ３１５および電流線終端３１６の構成図である。電圧制御電流源３１３内においてＤＡ変換回路３１２ａより与えられた制御電圧Ｖｃｃは、抵抗３１３ａ〜３１３ｄ、オペアンプ３１３ｅ、トランジスタ３１３ｆ，抵抗３１３ｇで構成される電流供給回路３１３１に印加される。これにより、トランジスタ３１３ｆの出力電流値は（Ｖｃｃ＋Ｖａ）／Ｒ５に安定化される。ここで、制御電圧Ｖｃｃは負の値である。
【００３６】
ＤＡ変換回路３１２ｂは抵抗３１５ａ、オペアンプ３１５ｂおよび抵抗３１５ｃからなるバッファアンプ３１５に接続され、さらにそのバッファアンプ３１５は電流線終端３１６の抵抗３１６ａを介して電流ケーブル９１に接続されている。
【００３７】
そして、Ｖｔｔ変換テーブル３１４は入力された設定電流値データから、それに対応する終端電源電圧値データをＤＡ変換回路３１２ｂに出力し、終端電源電圧ＶｔｔはＤＡ変換回路３１２ｂからバッファアンプ３１５を経由して出力される。そのため正確な終端電源電圧Ｖｔｔを与えることができる。
【００３８】
電流低減回路３１３２は、光源駆動部３０の電流抑制制御部３１７の出力信号である電流抑制信号ＣＤを受け、電圧制御電流源３１３の出力電流を低減する。
【００３９】
一般に、レーザーダイオード等の高出力の光源を用いた画像記録装置では、スイッチ回路がオン（ＬＤ素子４１１が非アクティブ）状態においては、ＬＤ素子側の電圧値が０Ｖ近くまで低下するため、一定電流を流し続ける電流源における発熱は大きくなる。そこで、第１の実施の形態の装置は電流抑制制御部３１７を備え、電流抑制制御部３１７は、中間画像信号ＧＭｉがオフ（ＬＤ素子４１１の非アクティブ）の期間が所定の継続期間以上継続した場合に電圧制御電流源３１３の出力電流を低下させる一方、中間画像信号ＧＭｉがオフからオンに遷移する（ＬＤ素子４１１のアクティブ状態が必要となる）所定の前置期間だけ前の時点において電圧制御電流源３１３の出力電流を設定値に戻す機能を有し、電圧制御電流源３１３の発熱を抑えている。
【００４０】
具体的には、電流抑制制御部３１７から入力端子ＩＮＴに入力された電流抑制信号ＣＤにより、そのような制御を実現している。
【００４１】
電流抑制信号ＣＤは通常、Ｌ（ロー）レベル信号が出力されるのに対して、入力画像信号ＧＩｉがオフの期間が所定の継続期間以上継続し、かつオンとなる所定の前置期間以上前であるという条件を満たす場合のみＨ（ハイ）レベル信号であり、後述する電流抑制制御部３１７により発生される。
【００４２】
電流低減回路３１３２においてトランジスタ３１３ｓのコレクタには抵抗３１３ｈ，３１３ｉ、トランジスタ３１３ｊおよびツェナーダイオード３１３ｋにより構成される定電流源３１３２ａの出力端子ＯＴが接続されており、さらに、出力端子ＯＴは抵抗３１３ｍを経由して抵抗３１３ｎにも接続されている。
【００４３】
電流低減回路３１３２にＨレベルの電流抑制信号ＣＤが入力されると抵抗３１３ｐを介して入力端が接地されたインバーター３１３ｑおよび抵抗３１３ｒを介してトランジスタ３１３ｓがオフとなり、トランジスタ３１３ｔがオンとなって抵抗３１３ａ，３１３ｂの中点の電位を−Ｖａ近くまでドライブすることにより、電圧制御電流源３１３の電流ケーブル９１への出力電流はほぼ０Ａとなる。逆に、電流低減回路３１３２にＬレベルの電流抑制信号ＣＤが入力されると、トランジスタ３１３ｓがオンとなることでトランジスタ３１３ｔがオフとなり、ＤＡ変換回路３１２ａの制御電圧Ｖｃｃがそのまま電圧制御電流源３１３に与えられることとなる。
【００４４】
図５は電流抑制制御部３１７の構成図である。原信号である入力画像信号ＧＩｉは、入力画像クロック信号ＣＬによりドライブされる２つのシフトレジスタ３１７ａ，３１７ｂに同時に入力される。そのうち、シフトレジスタ３１７ａは必要な所定のクロックサイクル分遅延された信号を、中間画像信号ＧＭｉとして後述する遅延補償回路３１８へ供給する遅延手段である。
【００４５】
また、シフトレジスタ３１７ｂのＱＡ〜ＱＨ出力は、異なったクロックサイクル数だけ遅延された複数の画像信号である。それら複数の画像信号はＯＲ回路３１７ｃ〜３１７ｉから構成されるＯＲ回路群３１７１において多段の論理和演算が行われた後、Ｄ−フリップフロップ回路３１７ｊに入力され、それにより電流抑制信号ＣＤが生成され、電圧制御電流源３１３の電流低減回路３１３２に供給される。
【００４６】
図６は第１の実施の形態における電流抑制制御部３１７のタイミングチャートである。第１の実施の形態では、中間画像信号ＧＭｉのオフ（ＬＤ素子４１１が非アクティブ）の期間が継続期間として、４クロックサイクル以上継続した（例えば、期間Ｔｐ１）後に電流抑制信号ＣＤがＬレベルからＨレベルに切り替わり、逆に、中間画像信号ＧＭｉがオンとなる（ＬＤ素子４１１がアクティブとなる）前置期間として、３クロックサイクル（例えば、期間Ｔｐ２）前に電流抑制信号ＣＤがＨレベルからＬレベルに切り替わる。これにより、電圧制御電流源３１３の出力電流値の低減を指示し、前述のようにしてその出力電流を制御している。
【００４７】
なお、図６に示すように、この例では中間画像信号ＧＭｉがオフの状態が４クロックサイクル継続し、かつ中間画像信号ＧＭｉがオンになる３クロックサイクル以前にのみ電流抑制信号ＣＤはＨレベルになるので、実際には７クロックサイクル以上、入力画像信号ＧＩｉのオフ状態が続く場合のみ電流抑制信号ＣＤがＨレベルとして出力されることになる。例えば、期間Ｔｐ３は中間画像信号ＧＭｉが５クロックサイクル分オフであるが、電流抑制信号ＣＤはＬレベルのままである。
【００４８】
また、前述のように入力画像信号ＧＩｉを所定期間だけ遅延させて得た中間画像信号ＧＭｉを遅延補償回路３１８に供給したのは、光源電流ＩＬＤを抑制した後に入力画像信号ＧＩｉがオンとなる前置期間前（図６の例では３クロックサイクル前）に電流抑制信号ＣＤをＬレベルにするために、逆にスイッチ回路をオン／オフするための画像信号の方を必要な所定の遅延期間だけ遅延させ、前述の３１７ｂ、３１７１、３１７ｊからなる検知手段によって入力画像信号のオン／オフの変化を検知することによって、画像信号のオフからオンへ変化する時点をいわば先読みしているのである。
【００４９】
なお、図５および図６においてリセット信号ＲＳ，セット信号ＳＳは、シフトレジスタ３１７ａ，３１７ｂ、Ｄ−フリップフロップ回路３１７ｊの初期化時に用いられる非同期信号である。
【００５０】
図７は記録ユニット４１における共振防止のための構成を示す図である。記録ユニット４１におけるスイッチ回路４１２とＬＤ素子４１１の接続に関して、以下に示すように２つの共振点が存在する。スイッチ回路４１２とＬＤ素子４１１間は短い配線で接続されているが、スイッチ素子４１２ａのスイッチング速度が速い場合には、この配線の持つインダクタンスＬ（誘導成分）が、他の素子の持つ容量成分、具体的にはスイッチ素子４１２ａの出力容量ＣｏおよびＬＤ素子４１１の接合容量Ｃｊと並列共振回路を形成し、ＬＤ素子４１１の電流スイッチング特性に悪影響を及ぼす。
【００５１】
第１の共振点は、スイッチ素子４１２ａがオン／オフ時、つまりＬＤ素子４１１への電流の立ち上がり時に生じ、共振周波数ｆ１は出力容量Ｃｏと配線のインダクタンスＬとで決定される。接合容量ＣｊはＬＤ素子４１１がオン状態となるため、共振周波数ｆ１にはほとんど関与しない。
【００５２】
第２の共振点は、スイッチ素子４１２ａがオフ／オン時、つまりＬＤ素子４１１の電流の立ち下がり時に生じるもので、共振周波数ｆ２は接合容量ＣｊとＬＤ素子４１１に接続された配線のインダクタンスＬとで決定される。出力容量Ｃｏはスイッチ素子４１２ａがオン状態となるため、共振周波数ｆ２にはほとんど関与しない。
【００５３】
なお、図７において理解を助けるために出力容量Ｃｏおよび接合容量Ｃｊを図示したが、実際にはそれぞれスイッチ素子４１２ａおよびＬＤ素子４１１に含まれるものである。また、Ｃｏ＞Ｃｊのため共振周波数はｆ１＜ｆ２となる。
【００５４】
このような共振を防止するため、第１の実施の形態の装置では図７に示すように、これらの異なった共振点に対して、独立した共振防止機構を備えている。すなわち、第１の共振点に対しては、スイッチ素子４１２ａに並列にコンデンサ４１２ｋ（容量Ｃ１），コイル４１２ｍ（インダクタンスＬ１）およびダンピング調整用の抵抗４１２ｎで構成される直列共振回路を接続し、Ｃ１＝Ｃｏ、Ｌ１＝Ｌとして、電流の共振成分を吸収することで共振周波数ｆ１における共振を防止できる。
【００５５】
共振周波数ｆ２の共振点に関しては、共振周波数ｆ１と同様の手段を用いることも可能であるが、第１の実施の形態の装置では図７に示すように、ＬＤ素子４１１に並列に接続された保護用のダイオード４１５に対して、ダンピング制御用の抵抗４１６を直列に接続することで同様に共振周波数ｆ２での共振を防止している。
【００５６】
図８（ａ）および（ｂ）は、それぞれスイッチ素子４１２ａのドレイン−ソース間電圧Ｖｄｓおよび光源電流ＩＬＤの計測されたスイッチング波形を示す図である。図８に示すように、上記２つの共振点に対する共振防止機構によって、この様な発振のない良好なスイッチング特性が得られた。
【００５７】
図９は、スイッチ素子４１２ａにおいて、オン／オフタイミング補償が必要な理由と補償値の与え方を示すタイミングチャートである。図９（ａ）〜（ｄ）に示すようにスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを与えた場合に、ドライブ電圧Ｖｇｓがオフからオンに遷移した後でドレイン電流Ｉｄがオフからオンに遷移するまでの遷移遅延時間Ｔｏｎと、ドライブ電圧Ｖｇｓがオンからオフに遷移した後でドレイン電流Ｉｄがオンからオフに遷移するまでの遷移遅延時間Ｔｏｆｆが同一ではなく、一般的にＴｏｆｆ＞Ｔｏｎとなっている。この遷移遅延時間の差は、画像信号周波数が低い場合には問題とならないが、周波数が高くなるに従い、光源電流ＩＬＤにおいては、図９（ｄ）の様にオン時間がオフ時間より短くなり、結果として画像の副走査方向（図１におけるＹ軸方向）のラインおよびライン間のスペースの主走査方向（図１におけるＸ軸方向）の幅に誤差を生じ、補正を行わないと細線の線幅が減少するなど画像記録品質が低下する。
【００５８】
この問題を解決するため、第１の実施の形態ではオンとオフの遷移遅延時間の差、つまりＴｏｆｆ−Ｔｏｎだけ、スイッチ素子４１２ａのドライブ電圧Ｖｇｓのオフ期間を長くして、光源電流ＩＬＤのオン時間の減少を補償している。具体的には図９（ｅ）〜（ｇ）に示すようなドライブ電圧Ｖｇｓ、ドレイン電流Ｉｄ、光源電流ＩＬＤを得るような補償を遅延補償回路３１８において行う。図９（ｅ）と図９（ｇ）を比較すると分かるように、光源電流ＩＬＤはドライブ電圧Ｖｇｓに対応した期間だけオフになっており、正確なＬＤ素子４１１のオン／オフ制御が行われていることが分かる。
【００５９】
図１０は遅延補償回路３１８の構成を示す図である。遅延補償回路３１８は遅延素子３１８ａおよびＯＲ回路３１８ｂを備えている。この回路では入力された基の中間画像信号ＧＭｉと遅延素子３１８ａによりＴｏｆｆ−Ｔｏｎだけ遅延された画像信号である遅延画像信号ＧＤｉとについてＯＲ回路３１８ｂにおいて論理和演算が行われる。これによりオン／オフ遅延補償された画像信号である補償画像信号ＧＡｉが得られる。図１１は遅延補償回路３１８におけるタイミングチャートである。図１１より補償画像信号ＧＡｉが中間画像信号ＧＭｉに対してＴｏｆｆ−Ｔｏｎだけ補償（延長）されていることが分かる。
【００６０】
以上説明したように、第１の実施の形態によれば、電圧制御電流源３１３を備える光源駆動部３０と、スイッチ回路４１２およびＬＤ素子４１１を備える記録ヘッド部４０とを互いに電流ケーブル９１、信号ケーブル９２といった伝送線路で接続された別体として構成するため、記録ヘッド部４０を小型化でき、それにより記録ヘッド部４０の移動機構も小型化できるので、小型で低製造コストの装置とすることができる。
【００６１】
また、光源駆動回路３１は記録ヘッド部４０と離れ、さらに内部の電圧制御電流源３１３の熱を放熱しやすい配置となっているため、放熱特性を良好なものとすることができる。
【００６２】
また、電流ケーブル９１の特性インピーダンスに応じた終端抵抗である電流線終端３１６で電圧制御電流源３１３側を終端したため、ＬＤ素子４１１側への開放端反射波を抑えることができるので、ＬＤ素子４１１のスイッチング特性が良好なものとなり、画像記録品質を良好に保つことができる。
【００６３】
また、終端電源電圧Ｖｔｔを、電流ケーブル９１に設定電流値Ｉｓに等しい電流が流れることによりＬＤ素子４１１にそれに応じた順方向電流である光源電流ＩＬＤが流れる状態におけるＬＤ素子４１１による電圧降下に対応した値に制御する。より正確にはその電圧降下と電流ケーブル９１による電圧降下とを加算した値に等しい値に終端電源電圧Ｖｔｔを制御する。そのため、ＬＤ素子４１１のアクティブ時における電流線終端３１６に流れる誤差電流を抑えることができ、ＬＤ素子４１１への電流を所定の電流値に制御して、より良好な画像記録を行うことができる。なお、前述のように、電流ケーブル９１の電圧降下分は無視して、終端電源電圧Ｖｔｔを設定電流値Ｉｓに対応した光源電流ＩＬＤが流れるＬＤ素子４１１による電圧降下分のみと等しくするものとしても実用上問題はない。
【００６４】
また、スイッチ素子４１２ａに、ドライブ電圧Ｖｇｓがオフからオンに遷移した後でドレイン電流Ｉｄがオフからオンに遷移するまでの遷移遅延時間Ｔｏｎと、ドライブ電圧Ｖｇｓがオンからオフに遷移した後でドレイン電流Ｉｄがオンからオフに遷移するまでの遷移遅延時間Ｔｏｆｆが同一ではなく、これら遷移遅延時間の差（Ｔｏｆｆ−Ｔｏｎ）を補償する遅延補償回路３１８を備えるため、細線など細かな画像も正確に記録でき、さらに良好な画像記録を行うことができる。
【００６５】
また、ＬＤ素子４１１とスイッチ回路４１２との間における誘導成分と容量成分とによる共振を防止する共振防止機構、を備えるため、スイッチ回路４１２を発振のない良好なスイッチング特性のものとすることができ、一層良好な画像記録を行うことができる。
【００６６】
また、画像信号がオフ状態が所定の継続期間以上継続した場合に電圧制御電流源３１３からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号がオフからオンに復帰するよりも所定の前置期間だけ前の時点において電圧制御電流源３１３からの供給電流値を復帰させるため、画像信号がオフ状態にある期間の電圧制御電流源３１３による発熱を抑えることができ、蓄熱が少ないとともに、電力消費量が少なく動作コストが少なくて済む。
【００６７】
さらに、入力画像信号ＧＩｉを所定の遅延時間だけ遅延し、遅延後の信号を中間画像信号ＧＭｉとして出力するとともに、入力画像信号ＧＩｉのレベル変化を検知することによって、画像信号がオフからオンへ変化する時点を先読みし、その検知に応答して電圧制御電流源３１３からの供給電流値を復帰させるため、所定の前置期間だけ前の時点において電圧制御電流源３１３からの供給電流値を復帰させる構成を容易に実現することができる。
【００６８】
＜＜１−２．第１の実施の形態の変形例＞＞
図１２は第１の実施の形態における遅延補償回路の変形例を示す図である。遅延補償回路３２０は遅延素子３２０ａ、Ｄ−フリップフロップ回路３２０ｂ，３２０ｃおよびＯＲ回路３２０ｄを備えており、中間画像信号ＧＭｉに同期した中間画像クロック信号ＭＣＬを遅延素子３２０ａのクロック端子側に入れることで所定時間の遅延クロック信号ＣＬＤを得ることができ、それをＤ−フリップフロップ回路３２０ｃを介してＯＲ回路３２０ｄに入力し、Ｄ−フリップフロップ回路３２０ｂを経た基の中間画像信号ＧＭｉと論理和演算を行うことによって図１０と同様の遅延補償を行っている。
【００６９】
図１３はこの変形例におけるタイミングチャートである。図１３より補償画像信号ＧＡｉがＤ−フリップフロップ回路３２０ｂを経た中間画像信号ＧＭｉに対してＴｏｆｆ−Ｔｏｎ時間だけ補償（延長）されていることが分かる。なお、図１２および図１３においてリセット信号ＲＳ，セット信号ＳＳは、Ｄ−フリップフロップ回路３２０ｂ，３２０ｃの初期化時に用いられる非同期信号である。
【００７０】
前述の図１０の遅延補償回路では、記録ヘッド部においては入力画像信号ＧＩｉの数（チャンネル数ｎ）だけ遅延素子が必要となるが、この変形例の遅延補償回路では共通の入力画像クロック信号ＣＬを使用することにより、共通の遅延素子を１つ備えるだけで済むので、遅延素子が少なくて済み、マルチチャンネル構成の装置において、回路の集積化（ＬＳＩ化）やコスト低減の面において有効である。
【００７１】
＜２．第２の実施の形態＞
図１４は第２の実施の形態における光源駆動回路および記録ユニットの構成図である。図１４に示すように、第２の実施の形態では図２に示した第１の実施の形態における電流線終端３１６の接地側に定電圧源３２１を接続し、定電圧Ｖｃｏｎを印加するとともに、電流線終端３１６に印加される端子間電圧ＶｂをＡＤ変換回路３２２を介して測定可能としている。具体的には、電流線終端３１６の電流ケーブル９１側の端子の電位Ｖａと定電圧源３２１の出力する定電圧Ｖｃｏｎ（接地からの電位）との差を求め、それを電流線終端３１６の端子間電圧Ｖｂとしている。
【００７２】
そして、測定した端子間電圧Ｖｂと設定電流値Ｉｓとの関係および端子間電圧Ｖｂと電流ケーブル９１に供給される実電流値Ｉｒとの関係を、実際の画像記録に先立ち予め求め、さらに、その関係から設定電流値Ｉｓと実電流値Ｉｒとの関係を予め求めておく。そして、実際の画像記録の際にはＬＤ素子４１１に供給される光源電流ＩＬＤが描画に要求される電流値となるように電流ケーブル９１に供給される実電流値Ｉｒを制御するよう設定電流値Ｉｓを設定することで、良好な描画を行おうというものである。
【００７３】
図１５は実電流値Ｉｒと設定電流値Ｉｓの変換方法の説明図である。以下、図１５を用いて設定電流の設定手順について説明する。まず、異なる２つの設定電流値Ｉｓ１，Ｉｓ２それぞれに対する電流線終端３１６の端子間電圧Ｖｂ１およびＶｂ２を測定し、実電流値Ｉｒ１及びＩｒ２を求める。ここで、実電流値Ｉｒは次式で求められる。
【００７４】
Ｉｒ＝設定電流値Ｉｓ−（電流線終端端子間電圧Ｖｂ／電流線終端抵抗値）
つぎに、設定電流値Ｉｓ１，Ｉｓ２、端子間電圧Ｖｂ１，Ｖｂ２，および実電流値Ｉｒ１，Ｉｒ２より、図１５における補正直線ＡＬ１，ＡＬ２を求める。
【００７５】
以上の作業を予め行っておき、実際の画像記録においてはＬＤ素子４１１の駆動に要求される実電流値Ｉｒｘから逆にそれに対応する設定電流値Ｉｓｘを算出し、そのような設定電流値Ｉｓｘを設定することによりＬＤ素子４１１を実電流値Ｉｒｘで駆動することができるのである。
【００７６】
また、第２の実施の形態における光源駆動回路３１の遅延補償回路３２３は設定電流値Ｉｓに応じて異なる遅延補償時間を入力設定可能な構成となっている。
【００７７】
遷移遅延時間Ｔｏｎと遷移遅延時間Ｔｏｆｆとの時間差により生じる光源電流ＩＬＤのオンとオフのタイミング補償手段については第１の実施の形態において図９を用いて既に述べたが、実際には、さらに、出力側の負荷の条件により光源電流ＩＬＤそのものの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆが異なる。
【００７８】
図１６は光源電流ＩＬＤの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとが異なる場合における光源電流ＩＬＤの変化に対する遅延補償時間の変化を示すタイミングチャートである。ただし、この場合も図１６に示すようにスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを与えている。図１６では設定電流値Ｉｓを変化させた場合に必要とされる遅延補償時間ΔＴｎ（ｎは自然数）がどの程度変化するかを例示している。
【００７９】
この例において、設定電流値Ｉｓ１および設定電流値Ｉｓ２＝０．７５Ｉｓ１を設定した場合に、出力が５０％となってから、再び５０％になるまでの時間はそれぞれ時間Ｔ１およびＴ２となっており、立ち上がり時間Ｔｒと立ち下がり時間Ｔｆの時間差に対する遅延補償が必要となる。このときの具体的な遅延補償時間は以下の通りとなる。設定電流値Ｉｓ１を設定した場合には、時間Ｔ１に対する遅延補償時間としてΔＴ１＝０．５（Ｔｒ−Ｔｆ）が必要であるが、設定電流値Ｉｓ２を設定した場合には時間Ｔ２に対する遅延補償時間をΔＴ２＝０．７５×０．５（Ｔｒ−Ｔｆ）にする必要がある。
【００８０】
図１７は遅延補償回路３２３の内部構成を示す図である。図１７に示すように遅延補償回路３２３はセレクター３２３ａおよび遅延回路３２３ｂを備えている。セレクター３２３ａには図示しない設定入力手段から遅延値設定信号ＤＳが入力できるようになっているとともに、遅延回路３２３ｂから様々に異なる遅延時間だけ遅延補償された画像信号Ｄ１〜Ｄｎ（ｎ：自然数）が入力されている。そして、作業者が予め測定しておいた設定電流値Ｉｓにおける立ち上がり時間Ｔｒと立ち下がり時間Ｔｆに応じた遅延値をセレクター３２３ａに入力すると、セレクター３２３ａは、入力される中間画像信号ＧＭｉに対しその遅延値設定信号ＤＳに対応する時間だけ遅延補償された補償画像信号ＧＡｉのみを選択的に出力する。なお、このような機能を有する遅延回路３２３ｂとしては第１の実施の形態における図８に示した遅延補償回路３１８において遅延素子３１８ａの遅延時間が異なるものを複数備えたような回路とすればよい。
【００８１】
なお、具体的には遅延値を図９におけるドレイン電流Ｉｄのオフからオンまでの遷移遅延時間Ｔｏｎとオンからオフまでの遷移遅延時間Ｔｏｆｆが同一でないことによる光源電流ＩＬＤのオン時間の減少を補償するいわば固定成分と、図１６における光源電流ＩＬＤの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとの差を補償するいわば変動成分との合計となるようなものとすると、上記２つの原因によるＬＤ素子のアクティブ時間と非アクティブ時間との差を補償でき、画像出力の状態が最良となる。
【００８２】
以上説明したように、第２の実施の形態によれば、第１の実施の形態における、電流線終端３１６に流れる誤差電流を抑えることによる効果以外の効果を有するとともに、電流線終端３１６が電圧制御電流源３１３と並列に接続されたものであり、さらに、電流線終端３１６と直列かつ電圧制御電流源３１３と並列に接続された定電圧源３２１と、電流線終端３１６に印加される端子間電圧Ｖｂを検出するＡＤ変換回路３２２とを備えるため、電圧制御電流源３１３に設定する設定電流値Ｉｓと電流線終端３１６に印加される端子間電圧Ｖｂとから求められた電流ケーブル９１に供給される実電流値Ｉｒと設定電流値Ｉｓとの関係を予め求めておき、理想的な電流値を電流ケーブル９１に供給するように設定電流値Ｉｓを設定できるので、ＬＤ素子４１１に供給される電流を安定させて、品質の安定した画像記録を行うことができる。
【００８３】
＜３．第３の実施の形態＞
図１８は第３の実施の形態における光源駆動部３５および記録ヘッド部４５の構成図である。図１８に示すように、第３の実施の形態では、図２に示した第１の実施の形態における光源駆動回路および記録ユニットをマルチチャンネル化した構成をそれぞれ光源駆動部３５および記録ヘッド部４５としている。すなわち、ラインドライバ３１９、信号線終端４１３以外の各構成要素をそれぞれチャンネル数分だけ備えている。
【００８４】
また、光源駆動部３５はパラレル／シリアル変換器３５１を備えるとともに、逆に、記録ヘッド部４５はシリアル／パラレル変換器４５１を備えている。ただし、遅延補償回路４５２は第１および第２の実施の形態における遅延補償回路３１８と全く同様の構造のものが、光源駆動部３５内ではなく記録ヘッド部４５内に設けられている。それに伴って光源駆動部３５と記録ヘッド部４５との間、より詳細には遅延値設定信号ＤＳを送るための光源駆動部内のラインドライバ３５２と記録ヘッド部４５内の遅延補償回路４５２との間は制御ケーブル９３により接続されている。
【００８５】
また、パラレル／シリアル変換器３５１はラインドライバ３１９および信号ケーブル９２とラインドライバ３５３および同期信号ケーブル９４とを介して記録ヘッド部４５内のシリアル／パラレル変換器４５１に接続されている。
【００８６】
また、記録ヘッド部４５内において制御ケーブル９３には制御ケーブル９３の特性インピーダンスにほぼ等しい抵抗値を有する制御線終端４５３が設けられ、終端処理されている。同様に、記録ヘッド部４５内において同期信号ケーブル９４にも、その特性インピーダンスにほぼ等しい抵抗値を有する同期線終端４５４が設けられ、終端処理されている。
【００８７】
なお、電流ケーブル９１、信号ケーブル９２、制御ケーブル９３および同期信号ケーブル９４がケーブル束を形成している。
【００８８】
そして、パラレル化された入力画像信号ＧＩｉ（ｉ＝１〜ｎ）を、電流抑制制御部３１７で遅延させた後、パラレル／シリアル変換器３５１においてシリアル化クロック信号ＳＣＬによりパラレル／シリアル変換し、シリアル化された中間画像信号ＧＭＳと同期信号ＳＹとをラインドライバ３１９、信号ケーブル９２とラインドライバ３５３および同期信号ケーブル９４とを介してそれぞれ記録ヘッド部４５に送る。そして記録ヘッド部４５では、送られてきたシリアル化された中間画像信号ＧＭＳと同期信号ＳＹとからシリアル／パラレル変換器４５１によって再度、パラレル化された画像信号を生成し、それを遅延補償回路３１８を介してスイッチ回路４１２に送っている。これにより、信号ケーブル数を減少させている。
【００８９】
また、遅延値設定信号ＤＳは光源駆動部３５からラインドライバ３５２、制御ケーブル９３を経て記録ヘッド部４５内の遅延補償回路３１８に送られる。
【００９０】
なお、その他の構成および各部の動作は第１の実施の形態とほぼ同様である。
【００９１】
また、制御ケーブル９３に信号ケーブル９２と同一のものを用いる場合には、制御線終端４５３は信号線終端４１３と同一の抵抗値にすることができる。
【００９２】
さらに、第３の実施の形態では、シリアル化された画像信号を１本の信号ケーブル９２で記録ヘッド部４５に送る例を示したが、複数本の信号ケーブルによってシリアル化した画像信号を送るものとしてもよい。信号ケーブルが１本の場合には、入力画像クロック信号ＣＬに対してシリアル化クロック信号ＳＣＬの周波数をＮ倍（Ｎ：自然数）にすることにより、第１および第２の実施の形態と比べて信号ケーブル９２の数を１／Ｎ本程度に減少させることが可能となる。
【００９３】
以上説明したように、第３の実施の形態によれば、第１の実施の形態と同様の効果を有するとともに、シリアル化された画像信号を伝送線路である信号ケーブル９２により記録部である記録ヘッド部４５へ送信した後、記録ヘッド部４５に設けられたシリアル／パラレル変換器４５１によってパラレル化し、それぞれの画像信号を複数の光源であるＬＤ素子４１１により画像を記録するので、パラレル化された画像信号を記録ヘッド部４５へ送る装置に比べて信号ケーブルが少なくて済み、低製造コストの装置とすることができる。
【００９４】
＜４．変形例＞
上記実施の形態において画像記録装置の例を示したが、この発明はこれに限定されるものではない。
【００９５】
例えば、上記実施の形態において電流ケーブル、信号ケーブル等の伝送ケーブルは同軸ケーブルとしたが、フィーダー線等のインピーダンスが安定した線路であればよい。
【００９６】
また、上記実施の形態において光源として、ＬＤ素子を備えるものとしたが、ガスレーザーや個体レーザーを用いるものとしてもよい。
【００９７】
また、上記実施の形態において、画像信号がオンの時にレーザー光を照射し、画像信号がオフの時にレーザー光を非照射とするものとしたが、所望の刷版フィルムがネガ型かポジ型かによって、また、画像信号の形態によってその制御を逆（画像信号がオンおよびオフに対応してレーザー光をオフおよびオンとそれぞれ制御するもの）としてもよい。
【００９８】
また、上記第１の実施の形態における電圧制御電流源３１３の出力電流を低減制御する構成として図５を用いて示したように、入力画像信号ＧＩｉを遅延させた中間画像信号ＧＭｉをＬＤ素子のオン／オフ制御に使用することによって、逆に画像信号のオフからオンへ変化する時点をいわば先読みするものとしたが、予め入力画像信号ＧＩｉがオフからオンへ遷移する前置期間前（第１の実施の形態では３クロックサイクル前）のタイミングにのみ立ち上がるパルス状の制御信号を別途準備しておき、それを入力画像信号ＧＩｉと同期させつつ監視することにより電圧制御電流源３１３の出力電流を低減制御させるものとしてもよい。
【００９９】
また、上記第１の実施の形態における図９に示した遷移遅延時間Ｔｏｎと遷移遅延時間Ｔｏｆｆとの差の補償、第２の実施の形態における図１６に示した立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとの差の補償のいずれにおいてもスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを印加した場合における遅延補償を例に説明したが、スイッチ素子４１２ａにオン時間とオフ時間が異なるような装置の場合にもこれらの遅延補償は同様に行うことができる。
【０１００】
さらに、上記第３の実施の形態では画像信号処理部においてパラレル化された中間画像信号ＧＭｉをシリアル化した後、記録ヘッド部４０へ送るものとしたが、画像信号発生回路１０からのシリアルな画像信号ＧＩＳをそのまま光源駆動部３０に供給して、そのまま記録ヘッド部４０へ伝送するものとしてもよい。
【０１０１】
【発明の効果】
以上説明したように、請求項１ないし請求項５の発明によれば、電源と、少なくとも光源およびその光源のオン／オフ制御を行うスイッチ手段を備える記録部とを互いに伝送線路で接続された別体として構成するため、記録部を小型化でき、それにより記録部の移動機構も小型化できるので、小型で低製造コストの装置とすることができる。また、電源を放熱しやすい位置に配置する等により放熱特性を良好なものとすることができる。さらに、伝送線路の特性インピーダンスにほぼ等しい抵抗値を有する終端抵抗を電源側に接続したため、光源側への開放端反射波を抑えることができるので、光源のスイッチング特性が良好なものとなり、画像記録品質を良好に保つことができる。
【０１０２】
また、特に請求項２の発明によれば、終端抵抗が直流電源と並列に接続されたものであって、さらに、終端抵抗と直列に接続された制御電圧源の出力電圧値は、直流電源によってレーザーダイオードに供給される所定の順方向電流の設定電流値における動作電圧値とほぼ等しいため、レーザーダイオードによる光の照射時における終端抵抗に流れる誤差電流を抑えることができ、レーザーダイオードへの電流を所定の電流値に制御して、より良好な画像記録を行うことができる。
【０１０３】
また、特に請求項３の発明によれば、スイッチ手段による光源のオン状態への遷移遅延時間とオフ状態への遷移遅延時間との差を補償する補償手段を備えるため、細線など細かな画像も正確に記録でき、さらに良好な画像記録を行うことができる。
【０１０４】
また、特に請求項４の発明によれば、光源とスイッチ手段との間における誘導成分と容量成分とによる共振を防止する共振防止手段を備えるため、光源を発振のない良好なスイッチング特性のものとすることができ、一層良好な画像記録を行うことができる。
【０１０５】
また、特に請求項５の発明によれば、終端抵抗が制御直流電源と並列に接続されたものであり、さらに、終端抵抗に直列に接続された定電圧源と、終端抵抗に印加されている電圧値を測定する電圧測定手段とを備え、電圧測定手段により測定された電圧値に基づいて、制御直流電源によって供給される順方向電流の電流値を設定するため、制御直流電流源に設定する設定電流値と終端抵抗に印加される電圧とから求められた伝送線路に供給される電流値と設定電流値との関係を予め求めておき、理想的な電流値を伝送線路に供給するように設定電流値を設定できるので、光源に供給される電流を安定させて、品質の安定した画像記録を行うことができる。
【図面の簡単な説明】
【図１】第１の実施の形態である画像記録装置の概略図である。
【図２】第１の実施の形態における光源駆動回路および記録ユニットの構成図である。
【図３】記録ユニットの回路構成を示す図である。
【図４】光源駆動回路における電圧制御電流源、バッファアンプおよび電流線終端の構成図である。
【図５】電流抑制制御部の構成図である。
【図６】第１の実施の形態における電流抑制制御部のタイミングチャートである。
【図７】記録ユニットにおける共振防止のための構成を示す図である。
【図８】スイッチ素子のドレイン−ソース間電圧Ｖｄｓおよび光源電流ＩＬＤの計測されたスイッチング波形を示す図である。
【図９】スイッチ素子において、オン／オフタイミング補償が必要な理由と補償値の与え方を示すタイミングチャートである。
【図１０】遅延補償回路の構成を示す図である。
【図１１】遅延補償回路におけるタイミングチャートである。
【図１２】遅延補償回路の変形例を示す図である。
【図１３】遅延補償回路の変形例におけるタイミングチャートである。
【図１４】第２の実施の形態における光源駆動回路および記録ユニットの構成図である。
【図１５】実電流と設定電流値の変換方法の説明図である。
【図１６】立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとが異なる場合における遅延補償時間の変化を示すタイミングチャートである。
【図１７】遅延補償回路の内部構成を示す図である。
【図１８】第３の実施の形態における光源駆動部および記録ヘッド部の構成図である。
【符号の説明】
１ 画像記録装置
３０ 光源駆動部
３１ 光源駆動回路
４０ 記録ヘッド部
４１ 記録ユニット
９１ 電流ケーブル（伝送線路）
３１２ｂ ＤＡ変換回路
３１３ 電圧制御電流源（電源、直流電源、制御直流電源）
３１５ バッファアンプ（３１２ｂと併せて制御電圧源）
３１６ 電流線終端（終端抵抗）
３１７ 電流抑制制御部
３１８ 遅延補償回路（補償手段）
３２１ 定電圧源
３２２ ＡＤ変換回路（電圧検出手段）
４１１ ＬＤ素子（光源）
４１２ スイッチ回路（スイッチ手段）
４１２ｋ コンデンサ
４１２ｍ コイル
４１２ｎ 抵抗（４１２ｋ，４１２ｍと併せて共振防止手段）
４１５ ダイオード（共振防止手段）
ＧＡｉ 補償画像信号
ＧＩｉ 入力画像信号
ＧＭｉ 中間画像信号
ＩＬＤ 光源電流[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image recording apparatus that records an image by switching between irradiation and non-irradiation of light from a light source by turning on / off a current supplied from a power supply.
[0002]
[Prior art]
When an image recording apparatus using a laser diode (hereinafter, referred to as an “LD element”) as a light source, particularly an LD element having a high output of 1 W or more is used, the operating current of the LD element is generally 1 A or more. By performing on / off control of such an operation current at high speed in accordance with digitized image data, drawing is performed by switching the LD element at high speed. For example, an image recording apparatus disclosed in Japanese Patent Application No. 09-085394 is known.
[0003]
In such an image recording apparatus, the LD element is mounted on the recording head unit and moves (scans) together with the output operation. However, in order to improve image quality, the switching characteristics of the LD element (the on / off tracking of the LD element). Needs to be kept good. For this reason, usually, a power supply unit for supplying power to the LD element is mounted on the recording head, and it is indispensable to shorten the length of the connection cable with the LD element as much as possible.
[0004]
[Problems to be solved by the invention]
By the way, in the above configuration, the switching characteristics of the LD element are improved and the image recording quality can be improved. However, the size and weight of the recording head are increased, and the movement of the recording head is caused. Since a large driving force is required, a large-sized moving mechanism is provided, so that the apparatus is enlarged. Also, the provision of such a moving mechanism has increased the manufacturing cost of the apparatus.
[0005]
Furthermore, since the power supply unit is housed in the recording head unit, a cooling unit for forcibly cooling the heat supply unit to release the heat of the power supply unit to the outside of the device is provided, or the power supply unit is arranged at a position where heat can be easily radiated. It was difficult to take measures for heat dissipation.
[0006]
An object of the present invention is to overcome the above-described problems in the prior art, and to provide an image recording apparatus that is small in size, has low manufacturing cost, and has good heat radiation characteristics while maintaining good image recording quality. .
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 is an image recording apparatus which records an image by switching between irradiation and non-irradiation of light from a light source by turning on / off a current supplied from a power supply. The power source and at least the light source and the recording unit including the switch unit for performing on / off control of the light source are configured as separate units connected to each other by a transmission line, and the characteristic impedance of the transmission line is reduced. Have approximately equal resistance The terminating resistor is connected to the power supply.
[0008]
The invention according to claim 2 is the image recording apparatus according to claim 1, wherein the light source is a laser diode, and the power supply is a DC power supply that supplies a predetermined forward current to the laser diode via a transmission line. A terminating resistor connected in parallel with the DC power source, and further comprising a control voltage source connected in series with the terminating resistor; Is approximately equal to the operating voltage value at a set current value of a predetermined forward current supplied to the laser diode by the DC power supply. .
[0009]
According to a third aspect of the present invention, there is provided the image recording apparatus according to the first or second aspect, further comprising a transition delay time of the light source to the on state and a transition delay time to the off state by the switch means. Compensation means for compensating for the difference is provided.
[0010]
According to a fourth aspect of the present invention, there is provided the image recording apparatus according to any one of the first to third aspects, further comprising preventing resonance between the light source and the switch means due to an inductive component and a capacitive component. A resonance preventing means is provided.
[0011]
Further, the invention according to claim 5 is the image recording apparatus according to any one of claims 1 to 4, wherein the light source is a laser diode, and the power supply is arbitrarily set to the laser diode via a transmission line. A control DC power supply for supplying a forward current, wherein a terminating resistor is connected in parallel with the control DC power source, and further, a constant voltage source connected in series to the terminating resistor, and a voltage applied to the terminating resistor. Is Voltage measuring means for measuring the voltage value With Setting the current value of the forward current supplied by the control DC power supply based on the voltage value measured by the voltage measuring means. .
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0013]
<1. First Embodiment>
<< 1-1. Configuration and Effect of First Embodiment >>
FIG. 1 is a schematic diagram of an image recording apparatus 1 according to the first embodiment. Hereinafter, a schematic configuration and a schematic operation of the image recording apparatus 1 will be described with reference to FIG.
[0014]
The image recording apparatus 1 is a so-called CTP (Computer-To-Plate) system that directly records an image on a photosensitive material as a printing plate film by laser light from a high-power laser diode, and is an image signal generating circuit. 10, the current / signal supply side including the image signal processing unit 20 and the light source driving unit 30 and the image recording side including the recording head unit 40, the guide 50, the linear encoder 60, the rotary encoder 70, and the recording drum 80 are separately provided. The multi-channel image recording apparatus 1 is configured and a light source driving unit 30 and a recording head unit 40 are connected to each other by a cable bundle 90. The light source driving unit 30 is located apart from the recording head unit 40, and is arranged so as to easily radiate heat of a voltage control current source 313 described later inside.
[0015]
The serial image signal GIS generated by the image signal generation circuit 10 is input to the image signal processing unit 20. After performing serial / parallel conversion on the image signal GIS, the image signal processing unit 20 parallels the input image signal GIi (i) to the light source driving unit 30 so as to synchronize with the X-axis direction timing signal obtained from the rotary encoder 70. = 1 to n, n: the number of channels) and necessary control signals to each light source drive circuit 31 of the light source drive unit 30 (signal lines are not shown).
[0016]
Each light source drive circuit 31 is electrically connected to a corresponding recording unit 41 in the recording head unit 40 by a current cable 91 and a signal cable 92, respectively. Each of the current cable 91 and the signal cable 92 is a transmission line having a small loss and stable impedance and flexibility, and is specifically formed of a coaxial cable. They are bundled together to form a cable bundle 90.
[0017]
The recording head unit 40 includes a plurality of recording units 41, is movable in the Y-axis direction along a guide 50, and has a laser diode element 411 (hereinafter, referred to as an “LD”) corresponding to an input image signal GIi. The laser beam is turned on / off by each LD element 411 in accordance with the on / off control of the supply of the drive current to the element 411 (see FIG. 2), whereby the image is recorded on the entire surface of the photosensitive material SM (drawing scan). Is possible. The scanning position of the recording head unit 40 in the Y-axis direction is detected by the linear encoder 60, and the operation of the recording head unit 40 in the Y-axis direction is controlled based on the detection signal.
[0018]
Hereinafter, each part of the light source drive circuit 31 and the recording unit 41 will be described in detail.
[0019]
FIG. 2 is a configuration diagram of the light source drive circuit 31 and the recording unit 41 in the first embodiment. As shown in FIG. 2, in the light source driving circuit 31, a circuit in which a Vcc conversion table 311, a DA conversion circuit 312a and a voltage control current source 313 are connected in series, a Vtt conversion table 314, a DA conversion circuit 312b, a buffer amplifier 315, A circuit in which the current line terminals 316 are connected in series is connected in parallel with each other and connected to the current cable 91.
[0020]
The Vcc conversion table 311 includes a voltage control current source for controlling the output current from the voltage control current source 313 by a setting input unit (not shown) to a value equal to an arbitrary set current value Is within a predetermined range. 313 is a table storing the control voltage Vcc of FIG. The Vtt conversion table 314 indicates that when a current equal to the set current value Is is supplied from the voltage control current source 313, the light source current ILD which is a forward current corresponding to the LD element 411 in the recording unit 41 flows therethrough. 4 is a table storing a terminal power supply voltage Vtt substantially equal to a voltage drop by the LD element 411 in a state. The DA conversion circuit 312b and the buffer amplifier 315 form a DC power supply.
[0021]
The control voltage Vcc and the terminal power supply voltage Vtt stored in these conversion tables are measured and stored in advance in consideration of the voltage drop due to the DC resistance of the current cable 91. When a set current is applied to both conversion tables, control voltage Vcc and terminal power supply voltage Vtt are read out instantaneously, and are converted into analog values by DA conversion circuits 312a and 312b, respectively. Applied to terminal 316. Although the control voltage Vcc and the terminating power supply voltage Vtt used here are values that take into account the voltage drop due to the DC resistance of the current cable 91, the current is actually smaller than the voltage drop due to the forward current of the LD element 411. The voltage drop due to the cable 91 is an extremely small value and may be ignored.
[0022]
The set current value Is given from the image signal processing unit 20 is given to the voltage control current source 313 via the Vcc conversion table 311 and the DA conversion circuit 312a, and the current value controlled by the voltage control current source 313 is , From the current cable 91 to the LD element 411 of the recording unit 41.
[0023]
On the other hand, in the light source drive circuit 31, the current suppression control unit 317, the delay compensation circuit 318, and the line driver 319 are sequentially connected in series and connected to the signal cable 92. The timing of the input image signal GIi is corrected by the current suppression control unit 317 and the delay compensation circuit 318, and the switch circuit connected in parallel to the LD element 411 in the recording unit 41 via the line driver 319 and the signal cable 92. A command 412 for turning on / off the light source current ILD is given.
[0024]
The recording unit 41 mainly includes only an LD element 411, a switch circuit 412, an interface circuit (not shown) with the corresponding light source drive circuit 31, and a signal line terminal 413.
[0025]
An on / off command from the light source drive circuit 31 is input to the switch circuit 412. When the switch circuit 412 is in the ON state, most of the current to the LD element 411 flows through the switch circuit 412, so that the LD element 411 is in an inactive state. Conversely, when the switch circuit 412 is off, most of the current of the voltage control current source 313 flows to the LD element 411, and the LD element 411 is activated. As described above, since the LD element 411 and the switch circuit 412 perform complementary operations, the current flowing through the current cable 91 and the output current of the voltage control current source 313 do not change, and only the voltage value is affected by the switching operation. Will receive it. The change due to the switching operation of this voltage value is transmitted from the switch circuit 412 to the voltage control current source 313 via the current cable 91.
[0026]
Thus, in the apparatus of this embodiment, the light source drive circuit 31 including the voltage control current source 313 and the recording unit 41 including the LD element 411 and the switch circuit 412 are connected to each other by the current cable 91 and the signal cable 92. However, since the output impedance of the voltage control current source 313 is generally considerably higher than the characteristic impedance of the current cable 91, the above-described voltage value switching operation is performed as it is (without the current line termination 316). The change in the open-ended reflected wave reaches the LD element 411 side, and adversely affects the operation of the LD element 411. Specifically, image recording is adversely affected, for example, ringing occurs in the obtained image signal, causing blurring of the image.
[0027]
Therefore, in order to prevent this in the device of this embodiment, a current line termination 316 is provided as a terminating resistor on the voltage control current source 313 side, and the resistance value of the current line termination 316 depends on the characteristic impedance of the current cable 91. Values, specifically, substantially equal resistance values. That is, by performing impedance matching, the light source driving unit 30 that is hardly affected by the length (characteristic impedance) of the current cable 91 is realized, and the above-described adverse effect on image recording is prevented.
[0028]
However, if a terminating resistor is connected to the output of the current source, an error current flows through the current line termination 316 in accordance with the operating voltage value. Therefore, it is necessary to accurately control the current value when the LD element 411 is active. Is important. However, the accuracy of the current value when the LD element 411 is inactive does not matter much.
[0029]
Therefore, paying attention to this point, the terminal power supply voltage Vtt of the current line terminal 316 is controlled to be substantially equal to the operation voltage value at the set current value Is of the LD element 411 by the above-described configuration, so that when the LD element 411 is activated. The value of the current flowing through the current cable 91 is substantially equal to the set current value of the voltage control current source 313 (error current flowing to the current line terminal 316 is suppressed).
[0030]
The signal cable 92 is also connected to a signal line terminal 413 in the recording unit 41. By making the resistance value of the signal line terminal 413 substantially equal to the characteristic impedance of the signal cable 92, that is, by matching the impedance, reflection at the switch circuit 412 on the signal cable 92 is prevented. The details of the signal line termination 413 will be described later.
[0031]
Further, the current suppression control unit 317 is also connected to the voltage control current source 313, generates a current suppression signal CD from the input image signal GIi and the input image clock signal CL, and sends the signal to the voltage control current source 313. The details of the current suppression control unit 317 will be described later.
[0032]
FIG. 3 is a diagram showing a circuit configuration of the recording unit 41. A switching element 412a composed of a power MOS FET is connected in parallel to the LD element 411, and the current supplied from the current cable 91 flows through the LD element 411 as it is when the switching element 412a is off, but mostly when the switching element 412a is on. The LD element 411 flows through 412a and is switched to an inactive state.
[0033]
The signal cable 92 is connected to a signal line terminal 413 having a terminating resistor composed of resistors 413a and 413b, and is also connected to a switch circuit 412 via a line receiver 414. The on / off control signal generated from the input image signal GIi is provided to the recording unit 41 as a digital signal from the signal cable 92. Then, the signal is inverted by the inverter 412b in the switch circuit 412, and after passing through the resistor 412c, an inverting circuit including the resistors 412d and 412e and the operational amplifier 412f, a buffer amplifier including the resistor 412g and the transistors 412h and 412i. After passing through a drive circuit 4121 having a resistor 412j, it is connected to the gate terminal of the switch element 412a. Thus, the LD element 411 is turned on / off by driving the gate of the switch element 412a. Note that a protection diode 415 is connected to the LD element 411 in parallel so as to absorb a reverse spike to the LD element 411.
[0034]
The parallel circuit including the switch element 412a, the LD element 411, and the diode 415 is provided with a resonance prevention mechanism, which is not shown in FIG. 3 but will be described later in detail with reference to FIG.
[0035]
FIG. 4 is a configuration diagram of the voltage control current source 313, the buffer amplifier 315, and the current line termination 316 in the light source drive circuit 31. The control voltage Vcc provided from the DA conversion circuit 312a in the voltage control current source 313 is applied to a current supply circuit 3131 including resistors 313a to 313d, an operational amplifier 313e, a transistor 313f, and a resistor 313g. As a result, the output current value of the transistor 313f is stabilized at (Vcc + Va) / R5. Here, the control voltage Vcc is a negative value.
[0036]
The DA conversion circuit 312b is connected to a buffer amplifier 315 including a resistor 315a, an operational amplifier 315b, and a resistor 315c. The buffer amplifier 315 is connected to the current cable 91 via a resistor 316a at the end 316 of the current line.
[0037]
The Vtt conversion table 314 outputs the corresponding terminal power supply voltage value data from the input set current value data to the DA converter circuit 312b, and the terminal power supply voltage Vtt is supplied from the DA converter circuit 312b via the buffer amplifier 315. Is output. Therefore, an accurate termination power supply voltage Vtt can be provided.
[0038]
The current reduction circuit 3132 receives the current suppression signal CD, which is an output signal of the current suppression control unit 317 of the light source driving unit 30, and reduces the output current of the voltage control current source 313.
[0039]
Generally, in an image recording apparatus using a high-output light source such as a laser diode, when the switch circuit is on (the LD element 411 is inactive), the voltage value on the LD element side drops to near 0 V, so that a constant current is applied. The heat generated by the current source that keeps flowing is increased. Therefore, the device according to the first embodiment includes the current suppression control unit 317, and the current suppression control unit 317 continues the period in which the intermediate image signal GMi is off (the LD element 411 is inactive) for a predetermined duration or more. In this case, the output current of the voltage control current source 313 is reduced, while the intermediate image signal GMi transitions from off to on (the active state of the LD element 411 is required) at a point in time before the predetermined pre-period. It has a function of returning the output current of the current source 313 to a set value, and suppresses heat generation of the voltage control current source 313.
[0040]
Specifically, such control is realized by the current suppression signal CD input from the current suppression control unit 317 to the input terminal INT.
[0041]
While the current suppression signal CD normally outputs an L (low) level signal, the period during which the input image signal GIi is off lasts for a predetermined duration or more and the predetermined period before the input image signal GIi is turned on is more than a predetermined period before it is turned on. The signal is an H (high) level signal only when the condition that is satisfied is satisfied, and is generated by the current suppression control unit 317 described later.
[0042]
In the current reduction circuit 3132, the collector of the transistor 313s is connected to the output terminal OT of the constant current source 3132a composed of the resistors 313h and 313i, the transistor 313j and the Zener diode 313k, and the output terminal OT passes through the resistor 313m. And is also connected to the resistor 313n.
[0043]
When the H-level current suppression signal CD is input to the current reduction circuit 3132, the transistor 313s is turned off via the inverter 313q whose input terminal is grounded via the resistor 313p and the resistor 313r, and the transistor 313t is turned on via the resistor 313t. By driving the potential at the midpoint between 313a and 313b to near -Va, the output current of the voltage control current source 313 to the current cable 91 becomes almost 0A. Conversely, when the L-level current suppression signal CD is input to the current reduction circuit 3132, the transistor 313s is turned on, the transistor 313t is turned off, and the control voltage Vcc of the DA conversion circuit 312a is directly used as the voltage control current source 313. Will be given to
[0044]
FIG. 5 is a configuration diagram of the current suppression control unit 317. An input image signal GIi as an original signal is simultaneously input to two shift registers 317a and 317b driven by the input image clock signal CL. The shift register 317a is a delay unit that supplies a signal delayed by a necessary predetermined clock cycle to a delay compensation circuit 318 described later as an intermediate image signal GMi.
[0045]
The outputs QA to QH of the shift register 317b are a plurality of image signals delayed by different clock cycles. The plurality of image signals are subjected to multi-stage OR operation in an OR circuit group 3171 including OR circuits 317c to 317i, and then input to a D-flip-flop circuit 317j, thereby generating a current suppression signal CD. , And a current control circuit 3132 of the voltage control current source 313.
[0046]
FIG. 6 is a timing chart of the current suppression control unit 317 according to the first embodiment. In the first embodiment, the period in which the intermediate image signal GMi is off (the LD element 411 is inactive) is a continuous period, and the current suppression signal CD changes from the L level after four clock cycles or more (for example, period Tp1). The current suppression signal CD is switched from the H level to the L level three clock cycles (for example, the period Tp2) as a pre-period during which the intermediate image signal GMi is turned on (the LD element 411 becomes active). Switch to level. This instructs a reduction in the output current value of the voltage control current source 313, and controls the output current as described above.
[0047]
As shown in FIG. 6, in this example, the state where the intermediate image signal GMi is off continues for four clock cycles, and the current suppression signal CD is set to the H level only three clock cycles before the intermediate image signal GMi is turned on. Therefore, the current suppression signal CD is actually output as the H level only when the off state of the input image signal GIi continues for 7 clock cycles or more. For example, during the period Tp3, the intermediate image signal GMi is off for five clock cycles, but the current suppression signal CD remains at the L level.
[0048]
Further, as described above, the intermediate image signal GMi obtained by delaying the input image signal GIi by a predetermined period is supplied to the delay compensation circuit 318 because the light source current ILD is suppressed before the input image signal GIi is turned on. In order to set the current suppression signal CD to the L level before the setting period (three clock cycles before in the example of FIG. 6), the image signal for turning on / off the switch circuit is conversely required only for a predetermined delay period. By detecting the change of the on / off state of the input image signal by the detecting means consisting of 317b, 3171 and 317j, the time point when the image signal changes from off to on is prefetched.
[0049]
5 and 6, the reset signal RS and the set signal SS are asynchronous signals used when the shift registers 317a and 317b and the D-flip-flop circuit 317j are initialized.
[0050]
FIG. 7 is a diagram showing a configuration for preventing resonance in the recording unit 41. Regarding the connection between the switch circuit 412 and the LD element 411 in the recording unit 41, there are two resonance points as described below. Switch circuit 41 2 and The LD elements 411 are connected by short wiring, but when the switching speed of the switch element 412a is high, the inductance L (inductive component) of this wiring is a capacitance component of another element, specifically, A parallel resonance circuit is formed with the output capacitance Co of the switch element 412a and the junction capacitance Cj of the LD element 411, which adversely affects the current switching characteristics of the LD element 411.
[0051]
The first resonance point occurs when the switch element 412a is turned on / off, that is, when the current to the LD element 411 rises. The resonance frequency f1 is determined by the output capacitance Co and the inductance L of the wiring. Since the LD element 411 is turned on, the junction capacitance Cj hardly affects the resonance frequency f1.
[0052]
The second resonance point is generated when the switch element 412a is turned on / off, that is, when the current of the LD element 411 falls. The resonance frequency f2 is determined by the junction capacitance Cj and the inductance L of the wiring connected to the LD element 411. Is determined. Since the switching element 412a is turned on, the output capacitance Co hardly affects the resonance frequency f2.
[0053]
Although the output capacitance Co and the junction capacitance Cj are shown in FIG. 7 to facilitate understanding, they are actually included in the switch element 412a and the LD element 411, respectively. Further, since Co> Cj, the resonance frequency is f1 <f2.
[0054]
In order to prevent such resonance, the device according to the first embodiment is provided with independent resonance prevention mechanisms for these different resonance points, as shown in FIG. That is, for the first resonance point, a series resonance circuit including a capacitor 412k (capacitance C1), a coil 412m (inductance L1) and a resistance 412n for damping adjustment is connected in parallel with the switch element 412a, and C1 = Co, L1 = L, the resonance at the resonance frequency f1 can be prevented by absorbing the resonance component of the current.
[0055]
With respect to the resonance point of the resonance frequency f2, it is possible to use the same means as the resonance frequency f1, but in the device of the first embodiment, as shown in FIG. 7, the device is connected in parallel to the LD element 411. By connecting a resistor 416 for damping control in series with the diode 415 for protection, the resonance at the resonance frequency f2 is similarly prevented.
[0056]
FIGS. 8A and 8B are diagrams showing measured switching waveforms of the drain-source voltage Vds and the light source current ILD of the switch element 412a, respectively. As shown in FIG. 8, such a good switching characteristic without oscillation was obtained by the resonance prevention mechanism for the two resonance points.
[0057]
FIG. 9 is a timing chart showing the reason why ON / OFF timing compensation is required in the switch element 412a and how to provide a compensation value. As shown in FIGS. 9A to 9D, when the drive voltage Vgs having the same on-time and off-time is applied to the switch element 412a, the drain current Id is turned off after the drive voltage Vgs transitions from off to on. And the transition delay time Toff from when the drive voltage Vgs transitions from on to off to when the drain current Id transitions from on to off is not the same, and is generally Toff. > Ton. This difference in transition delay time is not a problem when the image signal frequency is low. However, as the frequency increases, the on-time of the light source current ILD becomes shorter than the off-time as shown in FIG. As a result, an error occurs in the width of the line of the image in the sub-scanning direction (Y-axis direction in FIG. 1) and the space between the lines in the main scanning direction (X-axis direction in FIG. 1). And the image recording quality is reduced.
[0058]
In order to solve this problem, in the first embodiment, the off period of the drive voltage Vgs of the switch element 412a is lengthened by the difference between the on and off transition delay times, that is, Toff-Ton, to turn on the light source current ILD. Compensate for the decrease in time. Specifically, the delay compensation circuit 318 performs compensation to obtain the drive voltage Vgs, the drain current Id, and the light source current ILD as shown in FIGS. As can be seen from a comparison between FIG. 9E and FIG. 9G, the light source current ILD is off only for a period corresponding to the drive voltage Vgs, and accurate on / off control of the LD element 411 is performed. I understand that there is.
[0059]
FIG. 10 is a diagram showing the configuration of the delay compensation circuit 318. The delay compensation circuit 318 includes a delay element 318a and an OR circuit 318b. In this circuit, an OR circuit 318b performs an OR operation on the input intermediate image signal GMi and the delayed image signal GDi which is an image signal delayed by Toff-Ton by the delay element 318a. Thus, a compensated image signal GAi, which is an image signal on / off-delay compensated for, is obtained. FIG. 11 is a timing chart in the delay compensation circuit 318. FIG. 11 shows that the compensation image signal GAi is compensated (extended) by Toff-Ton with respect to the intermediate image signal GMi.
[0060]
As described above, according to the first embodiment, the light source driving unit 30 including the voltage control current source 313 and the recording head unit 40 including the switch circuit 412 and the LD element 411 are connected to the current cable 91 and the signal Since the recording head unit 40 is configured as a separate unit connected by a transmission line such as the cable 92, the size of the recording head unit 40 can be reduced, and the moving mechanism of the recording head unit 40 can also be reduced in size. Can be.
[0061]
Further, since the light source driving circuit 31 is located away from the recording head unit 40 and is further arranged to easily dissipate the heat of the internal voltage control current source 313, the heat radiation characteristics can be improved.
[0062]
Further, since the voltage control current source 313 side is terminated by the current line termination 316 which is a terminating resistor according to the characteristic impedance of the current cable 91, the open-end reflected wave to the LD element 411 side can be suppressed. Has good switching characteristics, and good image recording quality can be maintained.
[0063]
In addition, the termination power supply voltage Vtt corresponds to a voltage drop caused by the LD element 411 in a state where a light source current ILD, which is a forward current corresponding to the current flowing through the current cable 91, equals to the set current value Is flows through the LD element 411. Control to the specified value. More precisely, the terminal power supply voltage Vtt is controlled to a value equal to a value obtained by adding the voltage drop and the voltage drop due to the current cable 91. Therefore, an error current flowing through the current line termination 316 when the LD element 411 is active can be suppressed, and the current to the LD element 411 can be controlled to a predetermined current value, so that better image recording can be performed. As described above, the terminal power supply voltage Vtt may be made equal to only the voltage drop by the LD element 411 through which the light source current ILD corresponding to the set current value Is is ignored, ignoring the voltage drop of the current cable 91. There is no practical problem.
[0064]
The switching element 412a has a transition delay time Ton from when the drive voltage Vgs transitions from off to on to a transition of the drain current Id from off to on, and a drain delay after the drive voltage Vgs transitions from on to off. Since the transition delay time Toff from when the current Id transitions from on to off is not the same and the delay compensation circuit 318 for compensating for the difference (Toff-Ton) between these transition delay times is provided, even fine images such as thin lines can be accurately detected. Recording can be performed, and further excellent image recording can be performed.
[0065]
In addition, since there is provided a resonance preventing mechanism for preventing resonance caused by an inductive component and a capacitive component between the LD element 411 and the switch circuit 412, the switch circuit 412 can have good switching characteristics without oscillation. Thus, more excellent image recording can be performed.
[0066]
In addition, when the image signal is kept off for a predetermined duration or more, the supply current value from the voltage control current source 313 is reduced, and after the supply current value is reduced, the image signal returns from off to on. Since the value of the supply current from the voltage control current source 313 is restored at a time point earlier than the predetermined control period by a predetermined period, heat generation by the voltage control current source 313 during a period in which the image signal is in the OFF state can be suppressed, and heat storage Power consumption and operating cost.
[0067]
Further, the input image signal GIi is delayed by a predetermined delay time, the delayed signal is output as the intermediate image signal GMi, and the level change of the input image signal GIi is detected to change the image signal from OFF to ON. In order to read in advance the time at which the current is to be supplied and to restore the supply current value from the voltage control current source 313 in response to the detection, the supply current value from the voltage control current source 313 is restored at a point in time just before a predetermined preceding period. The configuration can be easily realized.
[0068]
<< 1-2. Modification of First Embodiment >>
FIG. 12 is a diagram illustrating a modification of the delay compensation circuit according to the first embodiment. The delay compensation circuit 320 includes a delay element 320a, D-flip-flop circuits 320b and 320c, and an OR circuit 320d. By inputting an intermediate image clock signal MCL synchronized with the intermediate image signal GMi to the clock terminal of the delay element 320a. A delayed clock signal CLD of a predetermined time can be obtained, and the delayed clock signal CLD is input to the OR circuit 320d via the D-flip-flop circuit 320c, and the OR operation is performed with the original intermediate image signal GMi passed through the D-flip-flop circuit 320b. By doing so, the same delay compensation as in FIG. 10 is performed.
[0069]
FIG. 13 is a timing chart in this modified example. FIG. 13 shows that the compensated image signal GAi is compensated (extended) by the Toff-Ton time with respect to the intermediate image signal GMi passed through the D-flip-flop circuit 320b. Note that in FIGS. 12 and 13, the reset signal RS and the set signal SS are asynchronous signals used when the D-flip-flop circuits 320b and 320c are initialized.
[0070]
In the delay compensating circuit of FIG. 10 described above, the recording head unit requires as many delay elements as the number of input image signals GIi (the number of channels n). In the delay compensating circuit of this modification, a common input image clock signal CL is used. Is used, only one common delay element is required, so that the number of delay elements can be reduced, and this is effective in terms of circuit integration (LSI) and cost reduction in a multi-channel configuration device. .
[0071]
<2. Second Embodiment>
FIG. 14 is a configuration diagram of a light source driving circuit and a recording unit according to the second embodiment. As shown in FIG. 14, in the second embodiment, a constant voltage source 321 is connected to the ground side of the current line termination 316 in the first embodiment shown in FIG. 2, and a constant voltage Vcon is applied. The terminal voltage Vb applied to the current line termination 316 can be measured via the AD conversion circuit 322. Specifically, the difference between the potential Va of the terminal of the current line terminal 316 on the side of the current cable 91 and the constant voltage Vcon (potential from the ground) output from the constant voltage source 321 is obtained, and the difference is calculated. The voltage is Vb between the two.
[0072]
Then, a relationship between the measured terminal voltage Vb and the set current value Is and a relationship between the terminal voltage Vb and the actual current value Ir supplied to the current cable 91 are obtained in advance before actual image recording, and furthermore, From the relationship, the relationship between the set current value Is and the actual current value Ir is obtained in advance. Then, at the time of actual image recording, the set current value is set so as to control the actual current value Ir supplied to the current cable 91 so that the light source current ILD supplied to the LD element 411 becomes the current value required for drawing. By setting Is, good drawing is performed.
[0073]
FIG. 15 is an explanatory diagram of a method of converting the actual current value Ir and the set current value Is. Hereinafter, the procedure for setting the set current will be described with reference to FIG. First, the voltages Vb1 and Vb2 between the terminals of the current line terminal 316 for two different set current values Is1 and Is2 are measured, and the actual current values Ir1 and Ir2 are obtained. Here, the actual current value Ir is obtained by the following equation.
[0074]
Ir = set current value Is− (current line terminal voltage Vb / current line terminal resistance value)
Next, correction straight lines AL1 and AL2 in FIG. 15 are obtained from the set current values Is1 and Is2, the inter-terminal voltages Vb1 and Vb2, and the actual current values Ir1 and Ir2.
[0075]
The above operation is performed in advance, and in actual image recording, a set current value Isx corresponding to the actual current value Irx required to drive the LD element 411 is calculated, and such a set current value Isx is calculated. By setting, the LD element 411 can be driven with the actual current value Irx.
[0076]
The delay compensation circuit 323 of the light source drive circuit 31 according to the second embodiment has a configuration in which a different delay compensation time can be input and set according to the set current value Is.
[0077]
The timing compensation means for turning on and off the light source current ILD caused by the time difference between the transition delay time Ton and the transition delay time Toff has already been described with reference to FIG. 9 in the first embodiment. The rise time Tr and the fall time Tf of the light source current ILD itself differ depending on the conditions of the load on the output side.
[0078]
FIG. 16 is a timing chart showing a change in the delay compensation time with respect to a change in the light source current ILD when the rise time Tr and the fall time Tf of the light source current ILD are different. However, also in this case, as shown in FIG. 16, the drive voltage Vgs having the same on-time and off-time is applied to the switch element 412a. FIG. 16 illustrates how much the delay compensation time ΔTn (n is a natural number) required when the set current value Is is changed.
[0079]
In this example, when the set current value Is1 and the set current value Is2 = 0.75 Is1, the time from when the output becomes 50% to when it becomes 50% again is time T1 and T2, respectively. , Delay compensation for the time difference between the rise time Tr and the fall time Tf is required. The specific delay compensation time at this time is as follows. When the set current value Is1 is set, ΔT1 = 0.5 (Tr−Tf) is required as a delay compensation time for the time T1, but when the set current value Is2 is set, the delay compensation time for the time T2 is set. Must be set to ΔT2 = 0.75 × 0.5 (Tr−Tf).
[0080]
FIG. 17 is a diagram showing the internal configuration of the delay compensation circuit 323. As shown in FIG. 17, the delay compensation circuit 323 includes a selector 323a and a delay circuit 323b. The selector 323a can receive a delay value setting signal DS from a setting input unit (not shown), and also receives image signals D1 to Dn (n: natural numbers) which have been delayed and compensated for various different delay times from the delay circuit 323b. Has been entered. Then, when the operator inputs a delay value corresponding to the rise time Tr and the fall time Tf at the set current value Is measured in advance to the selector 323a, the selector 323a applies the delay value to the input intermediate image signal GMi. Only the compensated image signal GAi delayed and compensated by the time corresponding to the delay value setting signal DS is selectively output. Note that the delay circuit 323b having such a function may be a circuit including a plurality of delay compensating circuits 318 of the first embodiment shown in FIG. 8 having different delay times of the delay elements 318a. .
[0081]
Specifically, the delay value compensates for the decrease in the on-time of the light source current ILD due to the fact that the transition delay time Ton from off to on and the transition delay time Toff from on to off of the drain current Id in FIG. 9 are not the same. In other words, if the fixed component and the fluctuation component for compensating for the difference between the rise time Tr and the fall time Tf of the light source current ILD in FIG. The difference between the time and the inactive time can be compensated, and the state of the image output becomes the best.
[0082]
As described above, according to the second embodiment, the second embodiment has effects other than the effect of suppressing the error current flowing through the current line termination 316 in the first embodiment, and the current line termination 316 has a voltage A constant voltage source 321 connected in parallel with the control current source 313 and connected in series with the current line termination 316 and in parallel with the voltage control current source 313, and a terminal connected to the current line termination 316. An AD conversion circuit 322 for detecting the voltage Vb is provided to the current cable 91 obtained from the set current value Is set in the voltage control current source 313 and the terminal voltage Vb applied to the current line termination 316. Since the relationship between the actual current value Ir and the set current value Is is obtained in advance, and the set current value Is can be set so as to supply an ideal current value to the current cable 91, L The current supplied to the device 411 to stabilize, it is possible to perform stable image recording quality.
[0083]
<3. Third Embodiment>
FIG. 18 is a configuration diagram of the light source driving unit 35 and the recording head unit 45 according to the third embodiment. As shown in FIG. 18, in the third embodiment, the configuration in which the light source driving circuit and the recording unit in the first embodiment shown in FIG. And That is, each component other than the line driver 319 and the signal line end 413 is provided for each channel.
[0084]
The light source driving unit 35 includes a parallel / serial converter 351, and conversely, the recording head unit 45 includes a serial / parallel converter 451. However, the delay compensation circuit 452 having exactly the same structure as the delay compensation circuit 318 in the first and second embodiments is provided not in the light source driving section 35 but in the recording head section 45. Accordingly, between the light source driving unit 35 and the recording head unit 45, more specifically, between the line driver 352 in the light source driving unit for transmitting the delay value setting signal DS and the delay compensation circuit 452 in the recording head unit 45. Are connected by a control cable 93.
[0085]
The parallel / serial converter 351 is connected to the serial / parallel converter 451 in the recording head unit 45 via the line driver 319 and the signal cable 92 and the line driver 353 and the synchronization signal cable 94.
[0086]
In the recording head unit 45, the control cable 93 is provided with a control line termination 453 having a resistance value substantially equal to the characteristic impedance of the control cable 93, and is subjected to termination processing. Similarly, the synchronization signal cable 94 in the recording head unit 45 is also provided with a synchronization line termination 454 having a resistance value substantially equal to the characteristic impedance thereof, and the termination is performed.
[0087]
Note that the current cable 91, the signal cable 92, the control cable 93, and the synchronization signal cable 94 form a cable bundle.
[0088]
Then, after the parallelized input image signal GIi (i = 1 to n) is delayed by the current suppression control unit 317, the parallel / serial converter 351 performs parallel / serial conversion using the serialized clock signal SCL, and performs serial / serial conversion. The converted intermediate image signal GMS and the synchronization signal SY are sent to the recording head unit 45 via the line driver 319, the signal cable 92, the line driver 353, and the synchronization signal cable 94, respectively. Then, in the recording head unit 45, a serialized / parallel converter 451 again generates a parallelized image signal from the received serialized intermediate image signal GMS and synchronization signal SY, and the generated signal is delayed by the delay compensation circuit 318. Through the switch circuit 412. This reduces the number of signal cables.
[0089]
The delay value setting signal DS is sent from the light source driving unit 35 to the delay compensation circuit 318 in the recording head unit 45 via the line driver 352 and the control cable 93.
[0090]
The other configuration and the operation of each unit are almost the same as those of the first embodiment.
[0091]
When the same cable as the signal cable 92 is used as the control cable 93, the control line terminal 453 can have the same resistance value as the signal line terminal 413.
[0092]
Further, in the third embodiment, an example in which the serialized image signal is transmitted to the recording head unit 45 by one signal cable 92 has been described, but the serialized image signal is transmitted by a plurality of signal cables. It may be. When the number of signal cables is one, the frequency of the serialized clock signal SCL is made N times (N: natural number) with respect to the input image clock signal CL, so as to be compared with the first and second embodiments. The number of signal cables 92 can be reduced to about 1 / N.
[0093]
As described above, according to the third embodiment, the same effects as those of the first embodiment are obtained, and the serialized image signal is recorded by the signal cable 92 which is a transmission line as a recording unit. After transmission to the head unit 45, the data is parallelized by a serial / parallel converter 451 provided in the recording head unit 45, and the respective image signals are recorded by the LD elements 411 as a plurality of light sources. Compared to a device that sends an image signal to the recording head unit 45, the number of signal cables can be reduced, and the device can be manufactured at low cost.
[0094]
<4. Modification>
Although an example of the image recording apparatus has been described in the above embodiment, the present invention is not limited to this.
[0095]
For example, in the above embodiment, the transmission cable such as the current cable and the signal cable is a coaxial cable, but any line having a stable impedance such as a feeder line may be used.
[0096]
In the above embodiment, the light source includes the LD element. However, a gas laser or a solid laser may be used.
[0097]
Further, in the above-described embodiment, the laser light is irradiated when the image signal is on, and the laser light is not irradiated when the image signal is off, but whether the desired plate film is a negative type or a positive type. And the control may be reversed depending on the form of the image signal (controls the laser light to off and on in response to the on and off of the image signal, respectively).
[0098]
In addition, as shown in FIG. 5 as a configuration for reducing and controlling the output current of the voltage control current source 313 in the first embodiment, the intermediate image signal GMi obtained by delaying the input image signal GIi is supplied to the LD element. By using for on / off control, on the contrary, the point in time when the image signal changes from off to on is prefetched. However, before the input image signal GIi transitions from off to on before the first period (the first period). In this embodiment, a pulse-like control signal which rises only at the timing of 3 clock cycles before) is separately prepared, and the pulse-like control signal is monitored while synchronizing with the input image signal GIi to thereby control the output current of the voltage control current source 313. The reduction may be controlled.
[0099]
Further, compensation for the difference between the transition delay time Ton and the transition delay time Toff shown in FIG. 9 in the first embodiment, and the rise time Tr and fall time Tf shown in FIG. 16 in the second embodiment. In any of the compensations for the difference between the two, the delay compensation when the drive voltage Vgs having the same on-time and off-time is applied to the switch element 412a has been described as an example. In the case of a device, these delay compensations can be similarly performed.
[0100]
Further, in the third embodiment, the intermediate image signal GMi parallelized in the image signal processing unit is serialized and then sent to the recording head unit 40. The signal GIS may be directly supplied to the light source driving unit 30 and transmitted to the recording head unit 40 as it is.
[0101]
【The invention's effect】
As described above, according to the first to fifth aspects of the present invention, the power supply and at least the recording unit including the light source and the switch unit for performing on / off control of the light source are connected to each other by the transmission line. Since the recording unit is configured as a body, the recording unit can be reduced in size, and the moving mechanism of the recording unit can also be reduced in size. In addition, by arranging the power supply at a position where heat is easily radiated, heat radiation characteristics can be improved. Furthermore, the characteristic impedance of the transmission line Have approximately equal resistance Since the terminating resistor is connected to the power supply side, an open-end reflected wave to the light source side can be suppressed, so that the switching characteristics of the light source become good and the image recording quality can be kept good.
[0102]
According to the second aspect of the present invention, the terminating resistor is connected in parallel with the DC power supply, and further, the control voltage source is connected in series with the terminating resistor. Is approximately equal to the operating voltage value at a set current value of a predetermined forward current supplied to the laser diode by the DC power supply. Therefore, it is possible to suppress an error current flowing through the terminating resistor at the time of light irradiation by the laser diode, and to control the current to the laser diode to a predetermined current value to perform better image recording.
[0103]
According to the third aspect of the present invention, since there is provided a compensating means for compensating for a difference between a transition delay time of the light source to the ON state and a transition delay time of the light source to the OFF state by the switch means, a fine image such as a thin line is also provided. Accurate recording can be performed, and good image recording can be performed.
[0104]
According to the fourth aspect of the present invention, the light source has good switching characteristics without oscillation because it includes the resonance preventing means for preventing resonance caused by the inductive component and the capacitive component between the light source and the switch means. And better image recording can be performed.
[0105]
According to the fifth aspect of the present invention, the terminating resistor is connected in parallel with the control DC power supply, and is further applied to the constant voltage source connected in series to the terminating resistor and to the terminating resistor. Voltage measuring means for measuring the voltage value With Setting the current value of the forward current supplied by the control DC power supply based on the voltage value measured by the voltage measuring means. Therefore, the relationship between the current value supplied to the transmission line and the set current value obtained from the set current value set in the control DC current source and the voltage applied to the terminating resistor is obtained in advance, and the ideal current Since the set current value can be set so that the value is supplied to the transmission line, the current supplied to the light source can be stabilized, and image recording with stable quality can be performed.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of an image recording apparatus according to a first embodiment.
FIG. 2 is a configuration diagram of a light source driving circuit and a recording unit according to the first embodiment.
FIG. 3 is a diagram illustrating a circuit configuration of a recording unit.
FIG. 4 is a configuration diagram of a voltage control current source, a buffer amplifier, and a current line terminal in the light source drive circuit.
FIG. 5 is a configuration diagram of a current suppression control unit.
FIG. 6 is a timing chart of a current suppression control unit according to the first embodiment.
FIG. 7 is a diagram showing a configuration for preventing resonance in the recording unit.
FIG. 8 is a diagram showing measured switching waveforms of a drain-source voltage Vds and a light source current ILD of a switch element.
FIG. 9 is a timing chart showing the reason why ON / OFF timing compensation is required in a switch element and how to provide a compensation value.
FIG. 10 is a diagram illustrating a configuration of a delay compensation circuit.
FIG. 11 is a timing chart in the delay compensation circuit.
FIG. 12 is a diagram illustrating a modified example of the delay compensation circuit.
FIG. 13 is a timing chart in a modified example of the delay compensation circuit.
FIG. 14 is a configuration diagram of a light source driving circuit and a recording unit according to a second embodiment.
FIG. 15 is an explanatory diagram of a method of converting an actual current and a set current value.
FIG. 16 is a timing chart showing a change in delay compensation time when a rise time Tr and a fall time Tf are different.
FIG. 17 is a diagram showing an internal configuration of a delay compensation circuit.
FIG. 18 is a configuration diagram of a light source driving unit and a recording head unit according to a third embodiment.
[Explanation of symbols]
1 Image recording device
30 Light source driver
31 Light source drive circuit
40 Recording head
41 Recording unit
91 Current cable (transmission line)
312b DA conversion circuit
313 Voltage control current source (power supply, DC power supply, control DC power supply)
315 Buffer amplifier (control voltage source together with 312b)
316 Current line termination (termination resistor)
317 Current suppression control unit
318 Delay compensation circuit (compensation means)
321 constant voltage source
322 AD conversion circuit (voltage detection means)
411 LD element (light source)
412 switch circuit (switch means)
412k capacitor
412m coil
412n resistance (resonance prevention means together with 412k and 412m)
415 Diode (resonance prevention means)
GAi compensated image signal
GIi input image signal
GMi intermediate image signal
ILD light source current

Claims (5)

電源から供給される電流をオン／オフすることによって光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置であって、
前記電源と、少なくとも光源および当該光源のオン／オフ制御を行うスイッチ手段を備える記録部とを互いに伝送線路で接続された別体として構成するとともに、前記伝送線路の特性インピーダンスにほぼ等しい抵抗値を有する終端抵抗を前記電源側に接続したことを特徴とする画像記録装置。An image recording apparatus for recording an image by switching between irradiation and non-irradiation of light from a light source by turning on / off a current supplied from a power supply,
The power supply and at least the light source and a recording unit including a switch unit for performing on / off control of the light source are configured as separate units connected to each other by a transmission line, and a resistance value substantially equal to the characteristic impedance of the transmission line is set. An image recording apparatus, wherein a terminating resistor is connected to the power supply side. 請求項１に記載の画像記録装置であって、
前記光源がレーザーダイオードであり、前記電源が前記伝送線路を介して前記レーザーダイオードに所定の順方向電流を供給する直流電源であり、前記終端抵抗が前記直流電源と並列に接続されたものであって、さらに、
前記終端抵抗と直列に接続された制御電圧源を備え、
前記制御電圧源の出力電圧値は、前記直流電源によって前記レーザーダイオードに供給される前記所定の順方向電流の設定電流値における動作電圧値とほぼ等しいことを特徴とする画像記録装置。The image recording device according to claim 1,
The light source is a laser diode, the power supply is a DC power supply that supplies a predetermined forward current to the laser diode via the transmission line, and the terminating resistor is connected in parallel with the DC power supply. And, furthermore,
A control voltage source connected in series with the terminating resistor,
The image recording apparatus according to claim 1, wherein an output voltage value of the control voltage source is substantially equal to an operation voltage value at a set current value of the predetermined forward current supplied to the laser diode by the DC power supply . 請求項１または請求項２に記載の画像記録装置であって、さらに、
前記スイッチ手段による前記光源のオン状態への遷移遅延時間とオフ状態への遷移遅延時間との差を補償する補償手段を備えることを特徴とする画像記録装置。The image recording apparatus according to claim 1 or 2, further comprising:
An image recording apparatus, comprising: a compensator for compensating a difference between a transition delay time of the light source to an on state and a transition delay time of the light source to an off state by the switch means. 請求項１ないし請求項３のいずれかに記載の画像記録装置であって、さらに、
前記光源と前記スイッチ手段との間における誘導成分と容量成分とによる共振を防止する共振防止手段を備えることを特徴とする画像記録装置。The image recording device according to claim 1, further comprising:
An image recording apparatus comprising: a resonance preventing unit configured to prevent resonance caused by an inductive component and a capacitive component between the light source and the switch unit. 請求項１ないし請求項４のいずれかに記載の画像記録装置であって、
前記光源がレーザーダイオードであり、前記電源が前記伝送線路を介して前記レーザーダイオードに任意に設定された順方向電流を供給する制御直流電源であり、前記終端抵抗が前記制御直流電源と並列に接続されたものであり、さらに、
前記終端抵抗に直列に接続された定電圧源と、
前記終端抵抗に印加されている電圧値を測定する電圧測定手段と、
を備え、
前記電圧測定手段により測定された前記電圧値に基づいて、前記制御直流電源によって供給される前記順方向電流の電流値を設定することを特徴とする画像記録装置。The image recording apparatus according to claim 1, wherein
The light source is a laser diode, the power supply is a control DC power supply for supplying an arbitrarily set forward current to the laser diode via the transmission line, and the terminating resistor is connected in parallel with the control DC power supply. Has been done,
A constant voltage source connected in series to the terminating resistor,
Voltage measuring means for measuring a voltage value applied to the terminating resistor,
Equipped with a,
An image recording apparatus, wherein a current value of the forward current supplied by the control DC power supply is set based on the voltage value measured by the voltage measuring means .
JP20049599A 1999-07-14 1999-07-14 Image recording device Expired - Lifetime JP3590548B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20049599A JP3590548B2 (en) 1999-07-14 1999-07-14 Image recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20049599A JP3590548B2 (en) 1999-07-14 1999-07-14 Image recording device

Publications (2)

Publication Number Publication Date
JP2001026136A JP2001026136A (en) 2001-01-30
JP3590548B2 true JP3590548B2 (en) 2004-11-17

Family

ID=16425280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20049599A Expired - Lifetime JP3590548B2 (en) 1999-07-14 1999-07-14 Image recording device

Country Status (1)

Country Link
JP (1) JP3590548B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585247B2 (en) * 2004-07-16 2010-11-24 株式会社東芝 Ultrasonic diagnostic apparatus and transmission apparatus
JP4963898B2 (en) * 2006-08-11 2012-06-27 株式会社沖データ Driving device, LED head, and image forming apparatus
JP2009289836A (en) * 2008-05-27 2009-12-10 Oki Data Corp Light emitting element array, drive control device, recording head, and image forming device
JP5928178B2 (en) * 2012-06-15 2016-06-01 コニカミノルタ株式会社 Image forming apparatus

Also Published As

Publication number Publication date
JP2001026136A (en) 2001-01-30

Similar Documents

Publication Publication Date Title
US7352786B2 (en) Apparatus for driving light emitting element and system for driving light emitting element
US7529282B2 (en) Apparatus for driving light emitting element and system for driving light emitting element
US8335144B2 (en) Laser driving apparatus, laser driving method, optical apparatus, optical unit and pulse current generation circuit
JPH0992916A (en) Laser diode driver
US6690340B2 (en) Light-emitting diode driving circuit and optical transmission module using the same
US7863946B2 (en) Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part
JP3590548B2 (en) Image recording device
JP2009213106A (en) Solid-state image pickup device
JP2004343997A (en) Active voltage positioning method and implementation
US8154217B2 (en) Driver circuit, method for operating and use of a current mirror of a driver circuit
US5579329A (en) Semiconductor laser apparatus, information recording/reproducing apparatus and image recording apparatus
JP3708760B2 (en) Image recording device
US7764405B2 (en) Image processing device, image scanning device, and image forming apparatus
US5991320A (en) Light emitting element drive apparatus
US6166821A (en) Self calibrating pulse width modulator for use in electrostatic printing applications
JP2005063997A (en) Light emitting element driving device and image forming apparatus
EP0785638B1 (en) Optical transmitter
JP4068569B2 (en) Switching circuit and operating method thereof
US6654258B2 (en) Resonant power supply circuit
JP2006101498A (en) Image scanner
JP3323033B2 (en) Semiconductor laser control device, semiconductor laser device, information recording / reproducing device, and image recording device
EP0870400B1 (en) Deflection with low offset
US20050078496A1 (en) Operation of a current controller
JPH11341298A (en) Horizontal deflection circuit
JP4068568B2 (en) Switching circuit and operating method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3590548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term