JP3587101B2 - 電源回路および電気光学装置 - Google Patents
電源回路および電気光学装置 Download PDFInfo
- Publication number
- JP3587101B2 JP3587101B2 JP26457599A JP26457599A JP3587101B2 JP 3587101 B2 JP3587101 B2 JP 3587101B2 JP 26457599 A JP26457599 A JP 26457599A JP 26457599 A JP26457599 A JP 26457599A JP 3587101 B2 JP3587101 B2 JP 3587101B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- signal
- inductor
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、簡単な構成で複数の電圧を出力する電源回路、および、この電源回路により電力を供給して、構成の簡略化を図った電気光学装置に関する。
【０００２】
【従来の技術】
一般に、安定した直流電圧を供給するための電源回路は、リニア・レギュレータと、スイッチング・レギュレータとに大別され、後者のスイッチング・レギュレータは、種々のグループに大別することができるが、一般には、スイッチング・トランジスタがオンのときに、インダクタ（コイル）にエネルギーを蓄積する一方、オフのときにエネルギーを負荷に供給する構成となっている。さらに、出力電圧の一部と参照電圧とを比較した結果に基づいて、スイッチング・トランジスタをオンオフして、出力電圧を一定化して出力する構成となっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、電源回路にスイッチング・レギュレータを用いる場合に、負荷において複数の異なる電圧が安定化して要求されるときには、負荷が要求する電圧の数だけスイッチング・レギュレータを用意して、各レギュレータにおいてそれぞれ必要な電圧を生成する必要があった。このため、複数の電圧を生成するときには、レギュレータの数が多くなるので、電源回路の構成が複雑化する、という問題があった。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、複数の電圧を生成する場合に、回路構成の一部を共用化して構成の小型化・簡略化を図った電源回路、および、これを用いた電気光学装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本件第１の発明は、第１のスイッチング素子がオンするとエネルギーを蓄積する一方、前記スイッチング素子がオフするとエネルギーを放出するインダクタと、前記インダクタから放出されたエネルギーを、第２のスイッチング素子を介し吸収して、電圧として保持する第１の保持素子と、前記第２のスイッチング素子がオフしているときにおいて、前記インダクタから放出されたエネルギーを吸収して、電圧として保持する第２の保持素子と、第１および第２のスイッチング素子のオンオフをそれぞれ適宜制御する制御回路とを具備することを特徴としている。本件第１の発明によれば、インダクタから放出されるエネルギーは、第２のスイッチング素子により、第１または第２の保持素子のいずれかに吸収されて、それぞれ異なる電圧として保持されることとなる。これにより、集積化が困難なインダクタや、これをオンオフする第１のスイッチング素子が共用されるので、構成の簡略化・小型化を図ることが可能となる。
【０００６】
この第１の発明において、前記第１の保持素子に保持された電圧に基づく電圧が第１の所定値以上であるか否かを比較する第１の比較器と、前記第２の保持素子に保持された電圧に基づく電圧が第２の所定値以上であるか否かを比較する第２の比較器とをさらに備え、前記制御回路は、前記第１および第２の比較器の比較結果がともに否定的である場合、または、前記第１の比較器の比較結果のみが否定的である場合、前記第２のスイッチング素子をオンさせるとともに、前記第１のスイッチング素子をオンオフさせる一方、前記第２の比較器の比較結果のみが否定的である場合、前記第２のスイッチング素子をオフさせるとともに、前記第１のスイッチング素子をオンオフさせる構成が望ましい。この構成では、第１の保持素子に保持される電圧が第２の保持素子に保持される電圧よりも優先的に安定化することとなる。
【０００７】
また、第１の発明において、前記第１の保持素子に保持された電圧に基づく電圧が第１の所定値以上であるか否かの第１の比較と、前記第２の保持素子に保持された電圧に基づく電圧が第２の所定値以上であるか否かの第２の比較とを、一定の周期毎に実行する比較器をさらに備え、前記制御回路は、前記比較器が前記第１の比較を実行して、その比較結果が否定的である場合、前記第２のスイッチング素子をオンさせるとともに、前記第１のスイッチング素子をオンオフさせる一方、前記比較器が前記第２の比較を実行して、その比較結果が否定的である場合、前記第２のスイッチング素子をオフさせるとともに、前記第１のスイッチング素子をオンオフさせる構成が望ましい。この構成では、異なる電圧を生成する場合に、インダクタのみならず比較器についても共用されるので、構成のより簡略化・小型化を図ることが可能となる。
【０００８】
一方、第１の発明において、前記インダクタからエネルギーが放出されていることを検出する検出素子を、さらに備え、前記第１および第２の保持素子は、前記検出素子によってエネルギーが放出されていると検出されたときに限り、当該エネルギーを吸収する構成が望ましい。この構成では、第１または第２の保持素子からインダクタへの方向にエネルギーがリークするのを防止する逆流防止素子（例えばダイオード）が不要となるので、構成の簡略化・小型化を図ることができる。
【０００９】
さらに、第１の発明において、前記制御回路は、第１のクロック信号または第２のクロック信号のいずれかに基づいて第１のスイッチング素子をオンオフさせるとともに、前記第１のクロック信号に基づいて前記第１のスイッチング素子をオンオフさせる場合には、前記第２のスイッチング素子をオンさせる一方、前記第２のクロック信号に基づいて前記第１のスイッチング素子をオンオフさせる場合には、前記第２のスイッチング素子をオフさせる構成が望ましい。この構成において、第１の保持素子による保持電圧が供給される負荷の大きさに応じて第１のクロック信号の周波数を設定し、同様に、第２の保持素子による保持電圧が供給される負荷の大きさに応じて第２のクロック信号の周波数を設定すると、各負荷の大きさに応じて第１のスイッチング素子のオンオフを行うことができるので、効率の向上を図ることができる。
【００１０】
また、上記目的を達成するために、本件第２の発明は、互いに対向する２枚の基板間に電気光学材料が挟持されてなる複数の画素を有する電気光学装置であって、前記複数の画素を駆動するための駆動信号を供給する駆動回路と、前記駆動回路の電源たる電源回路とを具備し、前記電源回路は、前記第１のスイッチング素子がオンするとエネルギーを蓄積する一方、前記スイッチング素子がオフするとエネルギーを放出するインダクタと、前記インダクタから放出されたエネルギーを第２のスイッチング素子を介し吸収して、電圧として保持する第１の保持素子と、前記第２のスイッチング素子がオフしているときにおいて、前記インダクタから放出されたエネルギーを吸収して、電圧として保持する第２の保持素子と、第１および第２のスイッチング素子のオンオフをそれぞれ適宜制御する制御回路とを備えるることを特徴としている。この構成では、上記第１の発明に係る電源回路を用いているので、構成の簡略化・小型化を図ることが可能となる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
＜第１実施形態＞
まず、本発明の第１実施形態に係る電源回路について説明する。この電源回路は、単一の電源電圧「Ｖｄｄ−ＧＮＤ」から、２つの異なる電圧「Ｖｏｕｔ１−ＧＮＤ」および「Ｖｏｕｔ２−ＧＮＤ」（ただしＶｏｕｔ２＞Ｖｏｕｔ１＞Ｖｄｄとする）を安定化して出力するものである。図１は、この電源回路４００の構成を示すブロック図である。
【００１３】
図において、トランジスタ４１２は、ゲート信号ＣＴＲがＨレベルである場合にオンするものである。このトランジスタ４１２のドレインは、インダクタ（コイル）４１４を介して高位側の電圧Ｖｄｄが印加される給電ラインに接続される一方、そのソースは、基準電位ＧＮＤの接地ラインに接続されている。また、トランジスタ４１２のドレインは、ダイオード４１６およびスイッチ４３０を順次介して、コンデンサの４３２の一端に接続される一方、ダイオード４１６、４３８を順次介して、コンデンサの４４２の一端に接続されている。なお、コンデンサ４３２、４４２の他端は接地ラインに接続されている。
【００１４】
ここで、トランジスタ４１２がオンすると、インダクタ４１４には、電流ＩｏｎがＶｄｄの給電ラインから接地ラインの方向に流れて、エネルギーが蓄積される。この後に、トランジスタ４１２がオフすると、インダクタ４１４にはオフ電流Ｉｏｆｆが流れるので、蓄積されたエネルギーは、ダイオード４１６の順方向を介し、かつ、Ｖｄｄを基準に底上げされて、スイッチ４３０がオンしていればコンデンサ４３２に移動する一方、スイッチ４３０がオフしていればコンデンサ４４２に移動することになる。このため、コンデンサ４３２、４４２の両端に表れる電圧を、電圧Ｖｄｄよりも高くすることができる。そして、コンデンサ４３２、４４２の両端に表れる電圧が、この電源回路４００の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２として、負荷（図示省略）に供給される構成となっている。なお、コンデンサ４３２の一端およびコンデンサ４４２の一端の間には、Ｖｏｕｔ２＜Ｖｏｕｔ１とはならないように、逆流防止用のダイオード４３９が介挿されている。
【００１５】
さて、コンデンサ４３２の両端において現れる出力電圧Ｖｏｕｔ１は、抵抗４３３、４３４により分圧されて、コンパレータ４３６の負入力端に印加されている。ここで、説明の便宜上、コンパレータ４３６の負入力端に印加される電圧をＶｄｉｖ１とする。一方、コンパレータ４３６の正入力端には、参照電圧Ｖｒｅｆ１が印加されている。このため、コンパレータ４３６の出力信号Ｃｍｐ１は、図２に示されるように、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を下回るとＨレベルとなり、反対に、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回るとＬレベルとなる。そして、信号Ｃｍｐ１は、ラッチ回路４５３のデータ入力端Ｄに供給されている。
【００１６】
同様に、コンデンサ４４２の両端において現れる出力電圧Ｖｏｕｔ２は、抵抗４４３、４４４により分圧されて、コンパレータ４４６の負入力端に印加されている。ここで、説明の便宜上、コンパレータ４４６の負入力端に印加される電圧をＶｄｉｖ２とする。一方、コンパレータ４４６の正入力端には、参照電圧Ｖｒｅｆ２が印加されている。このため、コンパレータ４４６の出力信号Ｃｍｐ２は、図２に示されるように、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を下回るとＨレベルとなり、反対に、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回るとＬレベルとなる。そして、信号Ｃｍｐ２は、ラッチ回路４５４のデータ入力端Ｄに供給されている。なお、参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、図１では固定化されているが、それぞれ温度などの環境変数に応じて独立に可変設定される場合もある。
【００１７】
次に、ラッチ回路４５３は、それぞれ発振回路（図示省略）からのクロック信号ＣＬＫの立ち上がりにおいて、データ入力端Ｄに供給される信号Ｃｍｐ１をラッチし、出力端Ｑから信号Ｑ１として出力するものである。同様に、ラッチ回路４５４は、クロック信号ＣＬＫの立ち上がりにおいて、データ入力端Ｄに供給される信号Ｃｍｐ２をラッチし、出力端Ｑから信号Ｑ２として出力するものである。
【００１８】
そして、オア回路４５６は、信号Ｑ１と信号Ｑ２との論理和信号を求めるものであり、アンド回路４５８は、オア回路４５６による論理和信号とクロック信号ＣＬＫとの論理積信号を求めて、これをトランジスタ４１２へのゲート信号ＣＴＲとして供給するものである。
【００１９】
また、ラッチ回路４５３による信号Ｑ１は、スイッチ４３０の制御信号としても用いられ、信号Ｑ１がＨレベルであればスイッチ４３０をオンさせる構成となっている。なお、スイッチ４３０は、実際にはトランジスタなどの素子で構成される。ここで、スイッチ４３０をトランジスタで構成する場合には、信号Ｑ１のレベル振幅を図示しないレベルシフタにより「Ｖｄｄ−ＧＮＤ」から「Ｖｏｕｔ２−ＧＮＤ」に変換し、これを、スイッチ４３０を構成するトランジスタのゲート信号として供給する構成となる。
【００２０】
次に、この電源回路４００の動作について説明する。まず、信号Ｃｍｐ１、Ｃｍｐ２の出力状態について検討すると、次の４通りの状態が想定される。すなわち、信号Ｃｍｐ１がＨレベルであって信号Ｃｍｐ２がＨレベルである場合▲１▼と、信号Ｃｍｐ１がＨレベルであって信号Ｃｍｐ２がＬレベルである場合▲２▼と、信号Ｃｍｐ１がＬレベルであって信号Ｃｍｐ２がＨレベルである場合▲３▼と、信号Ｃｍｐ１がＬレベルであって信号Ｃｍｐ２がＬレベルである場合▲４▼との計４通りが想定される。そこで、これらの場合▲１▼、▲２▼、▲３▼および▲４▼にそれぞれ分けて、図２を参照しつつ動作の説明をすることとする。
【００２１】
＜場合▲１▼＞
すなわち、場合▲１▼は、出力電圧Ｖｏｕｔ１が低下して、その分圧電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を下回り、かつ、出力電圧Ｖｏｕｔ２が低下して、その分圧電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を下回っている場合である。この場合において、クロック信号ＣＬＫが立ち上がると、信号Ｑ１、Ｑ２はそれぞれＨレベルとなる。このため、スイッチ４３０がオンする一方、オア回路４５６による論理和信号がＨレベルとなるので、アンド回路４５８からは、クロック信号ＣＬＫがそのままゲート信号ＣＴＲとしてトランジスタ４１２に供給されることとなる。
【００２２】
ここで、トランジスタ４１２がゲート信号ＣＴＲ（クロック信号ＣＬＫ）にしたがってオンオフすると、スイッチ４３０がオンしているので、インダクタ４１４からのエネルギーがコンデンサ４３２に移動する結果、電圧Ｖｏｕｔ１を上昇させる方向の制御が実行されることとなる。一方、コンデンサ４４２が負荷に応じて放電するので、出力電圧Ｖｏｕｔ２は、徐々に低下することとなる。
【００２３】
＜場合▲２▼＞
場合▲２▼は、出力電圧Ｖｏｕｔ１が低下して、その分圧電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を下回っているが、出力電圧Ｖｏｕｔ２が高位であるため、その分圧電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回っている場合である。
【００２４】
この場合において、クロック信号ＣＬＫが立ち上がると、信号Ｑ１がＨレベルとなり、信号Ｑ２はＬレベルとなる。このため、スイッチ４３０がオンする一方、オア回路４５６による論理和信号がＨレベルとなるので、アンド回路４５８からは、クロック信号ＣＬＫがそのままゲート信号ＣＴＲとしてトランジスタ４１２に供給されることとなる。したがって、この場合の動作は、上記場合▲１▼と同様に、電圧Ｖｏｕｔ１を上昇させる方向の制御が実行される一方、出力電圧Ｖｏｕｔ２が徐々に低下することとなる。
【００２５】
＜場合▲３▼＞
場合▲３▼は、出力電圧Ｖｏｕｔ１が高位であるため、その分圧電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回っているが、出力電圧Ｖｏｕｔ２が低下して、その分圧電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を下回っている場合である。この場合において、クロック信号ＣＬＫが立ち上がると、信号Ｑ１はＬレベルとなり、信号Ｑ２はＨレベルとなる。このため、スイッチ４３０がオフする一方、オア回路４５６による論理和信号がＨレベルとなるので、アンド回路４５８からは、クロック信号ＣＬＫがそのままゲート信号ＣＴＲとしてトランジスタ４１２に供給されることとなる。
【００２６】
ここで、トランジスタ４１２がゲート信号ＣＴＲにしたがってオンオフすると、スイッチ４３０がオフしているので、インダクタ４１４からのエネルギーがコンデンサ４４２に移動する結果、電圧Ｖｏｕｔ２を上昇させる方向の制御が実行されることとなる。一方、コンデンサ４３２が負荷に応じて放電するので、出力電圧Ｖｏｕｔ１は、徐々に低下することとなる。
【００２７】
＜場合▲４▼＞
場合▲４▼は、出力電圧Ｖｏｕｔ１が高位であるため、その分圧電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回り、かつ、出力電圧Ｖｏｕｔ２が高位であるため、その分圧電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回っている場合である。この場合において、クロック信号ＣＬＫが立ち上がると、信号Ｑ１、Ｑ２はそれぞれＬレベルとなる。このため、オア回路４５６による論理和信号もＬレベルとなるので、クロック信号ＣＬＫにかかわらずアンド回路４５８が閉じるので、ゲート信号ＣＴＲはＬレベルに維持される。このため、コンデンサ４３２、４４２はそれぞれ負荷に応じて放電して、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２は、それぞれ徐々に低下することとなる。
【００２８】
さて、このような場合▲１▼〜▲４▼のいずれかの動作が実行されると、出力電圧Ｖｏｕｔ１は、場合▲１▼または▲２▼における上昇と、場合▲３▼または▲４▼における低下とが均衡する地点、すなわち、電圧Ｖｄｉｖ１イコール参照電圧Ｖｒｅｆ１となる近辺で安定化することとなる。ここで、電圧Ｖｄｉｖ１は、出力電圧Ｖｏｕｔ１を抵抗４３３、４３４によって分圧した電圧であるから、抵抗４３３、４３４の抵抗値をそれぞれＲ１、Ｒ２とおけば、Ｖｄｉｖ１＝Ｖｏｕｔ１・Ｒ２／（Ｒ１＋Ｒ２）が成立し、これが参照電圧Ｖｒｅｆ１で安定化する。同様に、出力電圧Ｖｏｕｔ２は、場合▲３▼による上昇と、場合▲１▼、▲２▼または▲４▼による低下とが均衡する地点、すなわち、電圧Ｖｄｉｖ２イコール参照電圧Ｖｒｅｆ２となる近辺で安定化することとなる。ここで、電圧Ｖｄｉｖ２は、出力電圧Ｖｏｕｔ２を抵抗４４３、４４４によって分圧した電圧であるから、抵抗４４３、４４４の抵抗値をそれぞれＲ３、Ｒ４とおけば、Ｖｄｉｖ２＝Ｖｏｕｔ２・Ｒ４／（Ｒ３＋Ｒ４）が成立し、これが参照電圧Ｖｒｅｆ２で安定化する。
【００２９】
よって、第１実施形態にかかる電源回路４００では、電圧Ｖｏｕｔ１がＶｒｅｆ１（Ｒ１＋Ｒ２）／Ｒ２にて、電圧Ｖｏｕｔ２がＶｒｅｆ２（Ｒ３＋Ｒ４）／Ｒ４にて、それぞれ安定化して出力されることになる。
【００３０】
このような電源回路４００によれば、電圧Ｖｄｄを昇圧して２つの電圧Ｖｏｕｔ１、Ｖｏｕｔ２を安定化して出力する際に、用いるインダクタは１つで済む。このため、従来では少なくとも２つ必要であったインダクタを減らすことができるので、回路の構成の小型化を図ることができる。特に、電源回路全体を集積化する場合、インダクタは集積化が困難であるため、外付け部品とするしかない。したがって、インダクタの個数を減らすことができる効果は、小型化のために電源回路全体を集積化する場合に大きいと言える。
【００３１】
なお、図２では、説明のため、電位Ｖｄｉｖ１、Ｖｄｉｖ２の縦スケールを拡大している点に留意されたい。実際には、コンパレータ４３６、４４６は「Ｖｄｄ−ＧＮＤ」を電源電圧として動作しているので、電圧Ｖｄｉｖ１、Ｖｄｉｖ２、参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２も、この電源電圧範囲内のものとなっている。
【００３２】
＜第２実施形態＞
上述した第１実施形態に係る電源回路４００では、インダクタ４１２が１つで済むものの、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のそれぞれに応じてコンパレータ４３６、４４６の２個必要であった。そこで、コンパレータについても１個で済ました第２実施形態について説明することとする。図３は、この電源回路４０２の構成を示すブロック図である。
【００３３】
図において、コンパレータ４６６の負入力端には、出力電圧Ｖｏｕｔ１を分圧した電圧Ｖｄｉｖ１、または、出力電圧Ｖｏｕｔ２を分圧した電圧Ｖｄｉｖ２のいずれか一方が、スイッチＳＷ１により切り替えられて供給されている。また、コンパレータ４６６の負入力端には、参照電圧Ｖｒｅｆ１またはＶｒｅｆ２のいずれか一方が、スイッチＳＷ２により切り替えられて供給されている。ここで、スイッチＳＷ１、ＳＷ２は、後述する信号Ｑ３により連動して制御されるものであり、信号Ｑ３がＨレベルである場合に、電圧Ｖｄｉｖ１および参照電圧Ｖｒｅｆ１が選択される一方、信号Ｑ３がＬレベルである場合に、電圧Ｖｄｉｖ２および参照電圧Ｖｒｅｆ２が選択される構成となっている。
【００３４】
一方、ラッチ回路４７３は、そのデータ入力端Ｄにコンパレータ４６６による信号Ｃｍｐ３を入力して、クロック信号ＣＬＫの立ち上がりにおいてラッチするものである。さらに、アンド回路４７８は、ラッチ回路４７３によるラッチ信号とクロック信号ＣＬＫとの論理積信号を求めて、これをトランジスタ４１２へのゲート信号ＣＴＲとして供給するものである。
【００３５】
また、ラッチ回路４７５は、インバータ４７４により反転されたクロック信号ＣＬＫを入力するとともに、その反転出力端による信号をデータ入力端Ｄに帰還している。このため、その出力端Ｑから出力される信号Ｑ３は、図４に示されるように、クロック信号ＣＬＫが立ち下がる毎にレベル反転することとなる。さらに、ラッチ回路４７６は、クロック信号ＣＬＫの立ち上がりにおいて、入力端Ｄに供給される信号Ｑ３をラッチし、出力端Ｑから信号Ｑ４として出力するものである。そして、第２実施形態では、この信号Ｑ４がスイッチ４３０の制御信号として供給される構成となっている。すなわち、この電源回路４０２では、信号Ｑ４がＨレベルであればスイッチ４３０がオンすることとなる。他については、第１実施形態に係る電源回路４００と同様である。
【００３６】
次に、この電源回路４０２の動作について図４を参照して説明する。上述したように、ラッチ回路４７５による信号Ｑ３は、クロック信号ＣＬＫの立ち下がり毎にレベル反転する。すなわち、信号Ｑ３は、クロック信号ＣＬＫの１周期毎にレベル反転し、これにより、スイッチＳＷ１、ＳＷ２が交互に切り替えられることとなる。したがって、コンパレータ４６６は、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回っているか否かの判別と、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回っているか否かの判別とを、クロック信号ＣＬＫの１周期毎に交互に実行することになる。また、ラッチ回路４７６は、この信号Ｑ３をクロック信号ＣＬＫの立ち上がりにおいてラッチするので、その出力信号Ｑ４は、クロック信号ＣＬＫの立ち上がり毎にレベル反転する。
【００３７】
このため、信号Ｑ３がＨレベルである場合にクロック信号ＣＬＫが立ち上がると、信号Ｑ４は必ずＨレベルに立ち上がる一方、信号Ｑ３がＬレベルである場合にクロック信号ＣＬＫが立ち上がると、信号Ｑ４は必ずＬレベルに立ち下がるという関係が、信号Ｑ３およびＱ４の間に成立することになる。
【００３８】
ここで、信号Ｑ３がＨレベルである場合に、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を下回ると、その出力信号Ｃｍｐ３はＨレベルとなる。この状態において、クロック信号ＣＬＫが立ち上がると、ラッチ回路４７３の出力信号がＨレベルとなるので、アンド回路４７８からは当該クロック信号ＣＬＫがそのままゲート信号ＣＴＲとして出力される結果、トランジスタ４１２はオンオフすることになる。また、信号Ｑ３がＨレベルである場合にクロック信号ＣＬＫが立ち上がると、信号Ｑ４は必ずＨレベルに立ち上がるので、スイッチ４３０がオンすることになる。
【００３９】
したがって、この場合に、インダクタ４１４から放出されたエネルギーは、スイッチ４３０を介してコンデンサ４３２に移動するので、電圧Ｖｏｕｔ１を上昇させる方向の制御が実行されることとなる。
【００４０】
一方、信号Ｑ３がＬレベルである場合に、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を下回ると、その出力信号Ｃｍｐ３はＨレベルとなる。この状態において、クロック信号ＣＬＫが立ち上がると、ラッチ回路４７３の出力信号がＨレベルとなるので、アンド回路４７８からは当該クロック信号ＣＬＫがそのままゲート信号ＣＴＲとして出力される結果、トランジスタ４１２はオンオフすることになる。また、信号Ｑ３がＬレベルである場合にクロック信号ＣＬＫが立ち上がると、信号Ｑ４は必ずＬレベルに立ち下がるので、スイッチ４３０がオフすることになる。
【００４１】
したがって、この場合に、インダクタ４１４から放出されたエネルギーは、ダイオード４３８を介してコンデンサ４４２に移動するので、電圧Ｖｏｕｔ２を上昇させる制御が実行されることとなる。
【００４２】
なお、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回っている場合、および、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回っている場合には、信号Ｑ３のレベルにかかわらず、コンパレータ４６６の出力信号Ｃｍｐ３はＬレベルとなるので、アンド回路４７８が閉じる結果、ゲート信号ＣＴＲはＬレベルに維持される。このため、コンデンサ４３２、４４２はそれぞれ負荷に応じて放電するので、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２は、それぞれ徐々に低下することとなる。
【００４３】
よって、この第２実施形態に係る電源回路４０２では、第１実施形態に係る電源回路４００と同様に、電圧Ｖｏｕｔ１がＶｒｅｆ１（Ｒ１＋Ｒ２）／Ｒ２にて、電圧Ｖｏｕｔ２がＶｒｅｆ２（Ｒ３＋Ｒ４）／Ｒ４にて、それぞれ安定化して出力されることになる。しかも、この電源回路４０２によれば、インダクタのみならずコンパレータも１つで済む。このため、第１実施形態と比較して、回路の構成を、より小型化・簡略化することか可能となる。
【００４４】
なお、図４では、説明のため、電位Ｖｄｉｖ１、Ｖｄｉｖ２の縦スケールを拡大している点に留意されたい。実際には、コンパレータ４６６は「Ｖｄｄ−ＧＮＤ」を電源電圧として動作しているので、電圧Ｖｄｉｖ１、Ｖｄｉｖ２、参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２も、この電源電圧範囲内のものとなっている。
【００４５】
また、第１および第２実施形態においては、Ｖｏｕｔ２＜Ｖｏｕｔ１となるのを防止するために、ダイオード４３９を設けたが、このような制限がない場合には、ダイオード４３９は不要である。この場合に、参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２を適切に設定すれば良いのはもちろんである。さらに、ダイオード４３８については、トランジスタ４３０に対して排他的にオンオフするスイッチ（トランジスタ）に置換しても良い。
【００４６】
＜第３実施形態＞
上述した第１および第２実施形態では、コンデンサ４３２、４４２からインダクタ４１４側に電流が逆流しないようにダイオード４１６、４３８が設けられていたが、電流がインダクタ４１４からコンデンサ４３２または４４２の側に流れる場合にだけ、スイッチ４３０またはダイオード４３８に相当するスイッチをオンさせる構成とすれば、ダイオード４１６、４３８を省略することが可能となる。そこで、このような構成の第３実施形態について説明することとする。図５は、この電源回路４０４の構成を示すブロック図である。
【００４７】
図において、インダクタ４１４は、第１または第２実施形態と異なり、抵抗４８０を介して電圧Ｖｄｄの給電ラインに接続されている。この抵抗４８０の高位側は、コンパレータ４８１の正入力端に接続される一方、抵抗４８０の低位側は、コンパレータ４８１の負入力端に接続されている。このため、コンパレータ４８１の出力信号Ｃｍｐｉは、インダクタ４１４に流れる電流ｉＬが図示の方向に流れていればＨレベルとなる一方、図示の方向とは反対方向に流れていればＬレベルとなる。そして、出力信号Ｃｍｐｉは、レベル反転されてラッチ回路４８５のリセット入力端ＲＳＴに供給されている。
【００４８】
ここで、ラッチ回路４８５のデータ入力端Ｄには常にＨレベルが供給される一方、そのクロック入力端には、ゲート信号ＣＴＲをインバータ４８４によりレベル反転した信号が供給されている。このため、ラッチ回路４８５の出力端Ｑから出力される信号Ｑ６は、ゲート信号ＣＴＲがＬレベルとなる（トランジスタ４１２がオフする）瞬間にＨレベルにセットされた後に、抵抗４８０に流れる電流の方向が図示とは反対方向となると、直ちにＬレベルにリセットされることとなる。
【００４９】
一方、この電源回路４０４では、ラッチ回路４７６の出力端Ｑから出力される信号Ｑ４と、ラッチ回路４８５による信号Ｑ６との論理積信号がアンド回路４８７により求められて、これがスイッチ４３０の制御信号として供給されている。また、ラッチ回路４７６の反転出力端から出力される反転信号と、ラッチ回路４８５による信号Ｑ６との論理積信号がアンド回路４８８により求められて、これがスイッチ４４０の制御信号として供給されている。なお、スイッチ４４０は、第１または第２実施形態におけるダイオード４３８を置き換えたものであり、アンド回路４８８による論理積信号がＨレベルである場合にオンするものである。他については、第２実施形態に係る電源回路４０２と同様である。
【００５０】
次に、電源回路４０４の動作について説明する。この電源回路４０４は、信号Ｑ３、Ｑ４、Ｃｍｐ３およびゲート信号ＣＴＲにしたがって動作する点において第２実施形態に係る電源回路４０２と同様であるが、ゲート信号ＣＴＲがＬレベルに遷移した直後におけるスイッチ４３０（４４０）の動作が電源回路４０２と相違する。そこで、この相違を中心にして動作を説明することとする。
【００５１】
まず、アンド回路４７８が閉じて、クロック信号ＣＬＫがそのままゲート信号ＣＴＲとして供給されて、トランジスタ４１２がオンすると、インダクタ４１４においては電流ｉＬが接地方向に流れて、エネルギーが蓄積されることとなる。
【００５２】
そして、ゲート信号ＣＴＲがＬレベルに立ち下がると、図６に示されるように、信号Ｑ６はＨレベルにセットされるので、スイッチ４３０または４４０のいずれか一方が必ずオンとなる。すなわち、信号Ｑ４がＨレベルであれば、アンド回路４８７による論理積信号がＨレベルとなって、スイッチ４３０がオンする一方、信号Ｑ４がＬレベルであれば、その反転信号はＨレベルであるので、アンド回路４８８による論理積信号がＨレベルとなって、スイッチ４４０がオンすることになる。
【００５３】
一方、ゲート信号ＣＴＲがＬレベルに立ち下がると、トランジスタ４１２はオフするので、インダクタ４１４に蓄積されたエネルギーは、コンデンサ４３２または４４２のいずれか一方に移動することなる。このため、インダクタ４１４に流れる電流ｉＬは急減に減衰する。この際、過渡特性によりオーバーシュートが発生して、電流がそれまでとは逆方向に瞬間的に流れる結果、コンパレータ４８１の出力信号ＣｍｐｉがＬレベルとなる。これにより、信号Ｑ６がＬレベルにリセットされるので、アンド回路４８７、４８８は、信号Ｑ４のレベルとは無関係に閉じる結果、それまでオンしていたスイッチ４３０または４４０のいずれか一方がオフとなる。
【００５４】
この電源回路４０４では、トランジスタ４１２がオフした直後に、電流ＩＬがインダクタ４１４からコンデンサ４３２または４４２の方向に流れる場合にだけ、信号Ｑ６がＨレベルとなって、スイッチ４３０または４４０の一方がオンするので、ダイオードを設けなくても、電流がコンデンサ４３２、４４２からインダクタ４１４の方向に逆流することを防止することができる。
【００５５】
＜第４実施形態＞
上述した第１、第２および第３実施形態では、共通のクロック信号ＣＬＫを用いてトランジスタ４１２をオンオフして、これにより出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２を生成する構成であったが、出力電圧Ｖｏｕｔ１およびＶｏｕｔ２が供給される外部負荷の大きさが異なると、スイッチングによる効率が悪いと言わざるを得ない。そこで、外部負荷の大きさに応じて独立にスイッチング制御が可能な第４実施形態について説明することとする。図７は、この電源回路４０６の構成を示すブロック図である。
【００５６】
この図に示されるように、電源回路４０６では、第１実施形態に係る電源回路４００と同様に、コンパレータ４３６が、電圧Ｖｄｉｖ１と参照電圧Ｖｒｅｆ１とを比較し、コンパレータ４４６が、電圧Ｖｄｉｖ２と参照電圧Ｖｒｅｆ２とを比較する構成となっている。また、この電源回路４０６では、第３実施形態に係る電源回路４０４と同様に、インダクタ４１４からエネルギーが放出される際に、電流ＩＬがインダクタ４１４からコンデンサ４３２または４４２の方向に流れる場合にだけ、信号Ｑ６がＨレベルとなる構成となっている。
【００５７】
さて、この電源回路４０６には、クロック信号ＣＬＫ１およびＣＬＫ２が、それぞれ発振回路（図示省略）から供給されている。ここで、クロック信号ＣＬＫ１は、出力電圧Ｖｏｕｔ１に接続される負荷に応じた周期を有するものであり、同様に、クロック信号ＣＬＫ２は、出力電圧Ｖｏｕｔ２に接続される負荷に応じた周期を有するものである。
【００５８】
次に、アンド回路４９１は、コンパレータ４３６の比較結果たる信号Ｃｍｐ１と、ラッチ回路４９７による信号Ｑ１２の反転信号との論理積信号を求めてラッチ回路４９２のデータ入力端Ｄに供給するものである。ここで、ラッチ回路４９２は、アンド回路４９１による論理積信号を、クロック信号ＣＬＫ１の立ち上がりにてラッチして、その出力端Ｑから信号Ｑ１１として供給する一方、その反転出力端から信号Ｑ１１の反転信号を出力するものである。さらに、アンド回路４９３は、信号Ｑ１１とクロック信号ＣＬＫ１との論理積信号を求めるものである。
【００５９】
同様に、アンド回路４９６は、コンパレータ４４６の比較結果たる信号Ｃｍｐ２と、ラッチ回路４９１による信号Ｑ１１の反転信号との論理積信号を求めてラッチ回路４９７のデータ入力端Ｄに供給するものである。ここで、ラッチ回路４９７は、アンド回路４９６による論理積信号を、クロック信号ＣＬＫ２の立ち上がりにてラッチして、その出力端Ｑから信号Ｑ１２として供給する一方、その反転出力端から信号Ｑ１２の反転信号を出力するものである。さらに、アンド回路４９８は、信号Ｑ１２とクロック信号ＣＬＫ２との論理積信号を求めるものである。
【００６０】
そして、オア回路４９０は、アンド回路４９３および４９８の両出力信号の論理和信号を求めて、これをゲート信号ＣＴＲとして出力するものである。なお、第４実施形態におけるアンド回路４８７は、信号Ｑ６と信号Ｑ１１との論理積信号を求めて、この信号によりスイッチ４３０を制御している。同様に、この実施形態におけるアンド回路４８８は、信号Ｑ６と信号Ｑ１２との論理積信号を求めて、この信号によりスイッチ４４０を制御している。
【００６１】
さて、第４実施形態において、信号Ｑ１１は、第２または３実施形態における信号Ｑ４（図３または図５参照）に相当し、Ｈレベルである場合に出力電圧Ｖｏｕｔ１を上昇させる制御の許可を示すものである。また、第４実施形態において、信号Ｑ１２は、第３実施形態における信号Ｑ４の反転信号に相当し（図５参照）、Ｈレベルである場合に、出力電圧Ｖｏｕｔ２を上昇させる制御の許可を示すものである。
【００６２】
ここで、信号Ｑ１１がＨレベルとなって、出力電圧Ｖｏｕｔ１を上昇させる制御が許可されている場合、アンド回路４９３が開くので、クロック信号ＣＬＫ１がオア回路４９０を介してゲート信号ＣＴＲとしてトランジスタ４１２に供給される。このため、実際に、出力電圧Ｖｏｕｔ１を上昇させる制御が行われることとなる。また、信号Ｑ１１がＨレベルである場合、信号Ｃｍｐ２をラッチ回路４９７に供給するアンド回路４９６が閉じるので、出力電圧Ｖｏｕｔ２を上昇させる制御が禁止されることになる。
【００６３】
反対に、信号Ｑ１２がＨレベルとなって、出力電圧Ｖｏｕｔ２を上昇させる制御が許可されている場合、アンド回路４９８が開くので、クロック信号ＣＬＫ２がオア回路４９０を介してゲート信号ＣＴＲとしてトランジスタ４１２に供給される。このため、実際に、出力電圧Ｖｏｕ２１を上昇させる制御が行われることとなる。また、信号Ｑ１２がＨレベルである場合、信号Ｃｍｐ１をラッチ回路４９２に供給するアンド回路４９１が閉じるので、出力電圧Ｖｏｕｔ１を上昇させる制御が禁止されることになる。
【００６４】
このように、電源回路４０６では、出力電圧Ｖｏｕｔ１をクロック信号ＣＬＫ１にしたがって上昇させる制御と、出力電圧Ｖｏｕｔ２をクロック信号ＣＬＫ２にしたがって上昇させる制御とが、トランジスタ４１２およびインダクタ４１４を共通にしつつも互いに排他的に行われることとなる。このため、出力電圧Ｖｏｕｔ１が供給される負荷が大きくなるにつれ、クロック信号ＣＬＫ１の周波数を高くし、同様に、出力電圧Ｖｏｕｔ２が供給される負荷が大きくなるにつれ、クロック信号ＣＬＫ２の周波数を高くすれば、出力電圧Ｖｏｕｔ１およびＶｏｕｔ２を上昇させるトランジスタ４１２のスイッチングを効率良く実行することが可能となる。
【００６５】
なお、上述した第１、第２、第３および第４実施形態では、２つの異なる電圧Ｖｏｕｔ１、Ｖｏｕｔ２を生成する構成としたが、保持コンデンサの選択と、参照電圧との比較と、トランジスタ４１４のオンオフとを同様に行って、３つ以上の電圧を時分割にて生成する構成としても良い。
【００６６】
＜第５実施形態＞
次に、本発明の第５実施形態に係る液晶表示装置について説明する。この液晶表示装置は、電気光学装置の一例であって、上述した電源回路４００、４０２、４０４または４０６のいずれかを適用したものである。
【００６７】
図８は、この液晶表示装置の電気的構成を示すブロック図である。この図において、液晶パネル１００には、１６０本のデータ線２１２が列（Ｙ）方向に形成され、また、２００本の走査線３１２が行（Ｘ）方向に形成されて、これらデータ線２１２と走査線３１２との各交差点において画素１１６が形成されている。そして、各画素１１６は、液晶表示要素（液晶層）１１８とＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）２２０とが直列に接続された構成となっている。
【００６８】
ここで、液晶パネル１００の詳細構成について説明する。図９は、この構成を摸式的に示す部分破断斜視図である。この図に示されるように、液晶パネル１００は、素子基板２００と、これに対向配置される対向基板３００とを備える。このうち、素子基板２００の対抗面には、複数の画素電極２３４がマトリクス状に配列している。そして、同一列に配列する画素電極２３４は、列方向に短冊状に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。
【００６９】
さて、ＴＦＤ２２０は、基板側からみると、第１金属膜２２２と、この第１金属膜２２２を陽極酸化した酸化膜２２４と、第２金属膜２２６とから構成されて、金属／絶縁体／金属のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、正負双方向のダイオードスイッチング特性を有することになる。
【００７０】
一方、対向基板３００の対抗面には、走査線３１２が、データ線２１２とは直交する行（Ｘ）方向に延在し、かつ、画素電極２３４の対向電極となるように配列している。
【００７１】
そして、このような素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール剤（図示省略）と、適切に散布されたスペーサ（図示省略）とによって、一定の間隙を保っており、この閉空間に例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶１０５が封入されて、これにより、図８における液晶層１１８が形成されることとなる。すなわち、液晶層１１８は、データ線２１２と走査線３１２との交差部分において、当該走査線３１２と、画素電極２３４と、両者の間に位置する液晶１０５とで構成されることになる。
【００７２】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、それ以外の領域には遮光のためブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光子がそれぞれ設けられる（いずれも図示省略）。
【００７３】
ただし、液晶パネル１００においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述した配向膜や偏光子等が不要となるため、光利用効率が高まり、このため液晶パネル１００の高輝度化や低消費電力化などの点において有利である。また、液晶パネル１００を反射型とする場合、画素電極２３４をアルミニウムなどの反射率の高い金属膜から構成し、電圧無印加状態で液晶分子がほぼ垂直配向されるＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。なお、ＴＦＤ２２０は、２端子型非線形素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Ｍｅｔａｌ Ｓｅｍｉ−Ｉｎｓｕｌａｔｏｒ）などを用いた素子や、これら素子を２つ逆向きに直列接続または並列接続したものなどが適用可能である。
【００７４】
説明を再び図８に戻す。Ｘドライバ２５０は、一般にはデータ線駆動回路と呼ばれて、表示内容に応じて各データ線２１２にデータ信号Ｘ１〜Ｘ１６０をそれぞれ供給するものである。一方、Ｙドライバ３５０は、一般には走査線駆動回路と呼ばれて、各走査線３１２に走査信号Ｙ１〜Ｙ２００をそれぞれ供給するものである。
【００７５】
ここで、図８において上から数えてｊ番目の走査線３１２に供給される走査信号Ｙｊ（ｊは、１≦ｊ≦２００を満たす整数）、および、左から数えてｉ番目のデータ線２１２に供給されるデータ信号Ｘｉ（ｉは、１≦ｉ≦１６０を満たす整数）の波形の一例を図１０に示す。この図に示されるように、走査信号Ｙｊは、その水平走査期間の後半期間において正極側選択電圧Ｖｏｕｔ２となり、その後、正側非選択電圧Ｖｏｕｔ１を保持し、１フレーム経過後、次の１水平走査期間の後半期間において負側選択電圧Ｖ３となり、その後、負側非選択電圧ＧＮＤを保持する、というサイクルの繰り返しとなる。一方、表示内容として、オン、オフおよびその中間調を例示すると、このような表示内容に対応するデータ信号Ｘｉは、同図に示される通りとなる。
【００７６】
また、電源回路４５０は、各実施形態に係る電源回路４００、４０２、４０４または４０６のいずれかを含み、単一の電源電圧「Ｖｉｎ−ＧＮＤ」から正極側非選択電圧Ｖｏｕｔ１および正極側選択電圧Ｖｏｕｔ２をそれぞれ昇圧して生成するとともに、「Ｖｏｕｔ１−ＧＮＤ」の中間値を基準として電圧Ｖｏｕｔ２を極性反転して負極側選択電圧Ｖ３を生成するものである。したがって、ここでいう極性は、「Ｖｏｕｔ１−ＧＮＤ」の中間値を基準としたものである。なお、ＧＮＤは、負極側非選択電圧として用いられる。
【００７７】
ここで、ある走査線３１２が選択されて、その選択期間の後半期間において正極側選択電圧Ｖｏｕｔ２が印加されると、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、データ線２１２を介してデータ信号が印加されると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧Ｖｏｕｔ１が印加されて、当該ＴＦＤ２２０が非導通状態となっても、当該ＴＦＤ２２０のリーク（オフリーク）が少なく、かつ、液晶層１１８の抵抗が十分に高ければ、当該液晶層１１８における電荷の蓄積が維持される。すべての走査線３１２が選択されて１フレームの期間が経過すると、再び、同じ走査線３１２が選択されて、その選択期間の後半期間において今度は負極側選択電圧Ｖ３が印加されると、同様に、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、同様にデータ線２１２を介してデータ信号が印加されると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧ＧＮＤが印加されて、当該ＴＦＤ２２０を非導通状態になっても、当該液晶層１１８における電荷の蓄積が維持される。このように、各ＴＦＤ２２０を交流駆動して蓄積させる電荷の量を制御することによって、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となっている。
【００７８】
なお、この実施形態にあっては、液晶パネル１００として、ＴＦＤ２２０を用いたものを例にとって説明したが、これに限られず、一方の基板において走査線、データ線を設けるとともに、それらの各交差点においてゲートが走査線に、ソースがデータ線に、ドレインが画素電極に、それぞれ接続されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を用いてものでも良い。くわえて、これらスイッチング素子を用いずに、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型液晶を用いたパッシィブ型液晶などにも適用可能である。さらに、液晶に替えて、発光層を配置したエレクトロルミネッセンス表示装置など、各種の電気光学効果を用いて表示を行う電気光学装置に適用可能である。
【００７９】
【発明の効果】
以上説明したように本発明によれば、複数の電圧を生成する場合に、インダクタや、これをオンオフする第１のスイッチング素子などが共用化されるので、成の小型化・簡略化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電源回路の電気的な構成を示すブロック図である。
【図２】同電源回路の動作を説明するためのタイミングチャートである。
【図３】本発明の第２実施形態に係る電源回路の電気的な構成を示すブロック図である。
【図４】同電源回路の動作を説明するためのタイミングチャートである。
【図５】本発明の第３実施形態に係る電源回路の電気的な構成を示すブロック図である。
【図６】同電源回路の動作を説明するためのタイミングチャートである。
【図７】本発明の第４実施形態に係る電源回路の電気的な構成を示すブロック図である。
【図８】本発明の電源回路を適用した電気光学装置の電気的な構成を示すブロック図である。
【図９】同装置における液晶パネルの要部構成を示す構成を部分破断斜視図である。
【図１０】同液晶パネルにおける各種信号波形を示すタイミングチャートである。
【符号の説明】
１００……液晶パネル
２００……素子基板
２１２……データ線
２５０……Ｘドライバ
３００……対向基板
３１２……走査線
３５０……Ｙドライバ
４００、４０２、４０４、４０６、４５０……電源回路
４１２……トランジスタ
４１４……インダクタ
４１６、４３８……ダイオード
４３０、４４０……スイッチ
４３２、４４２……コンデンサ
４３３、４３４、４４３、４４４……抵抗
４３６、４４６、４６６……コンパレータ
【発明の属する技術分野】
本発明は、簡単な構成で複数の電圧を出力する電源回路、および、この電源回路により電力を供給して、構成の簡略化を図った電気光学装置に関する。
【０００２】
【従来の技術】
一般に、安定した直流電圧を供給するための電源回路は、リニア・レギュレータと、スイッチング・レギュレータとに大別され、後者のスイッチング・レギュレータは、種々のグループに大別することができるが、一般には、スイッチング・トランジスタがオンのときに、インダクタ（コイル）にエネルギーを蓄積する一方、オフのときにエネルギーを負荷に供給する構成となっている。さらに、出力電圧の一部と参照電圧とを比較した結果に基づいて、スイッチング・トランジスタをオンオフして、出力電圧を一定化して出力する構成となっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、電源回路にスイッチング・レギュレータを用いる場合に、負荷において複数の異なる電圧が安定化して要求されるときには、負荷が要求する電圧の数だけスイッチング・レギュレータを用意して、各レギュレータにおいてそれぞれ必要な電圧を生成する必要があった。このため、複数の電圧を生成するときには、レギュレータの数が多くなるので、電源回路の構成が複雑化する、という問題があった。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、複数の電圧を生成する場合に、回路構成の一部を共用化して構成の小型化・簡略化を図った電源回路、および、これを用いた電気光学装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本件第１の発明は、第１のスイッチング素子がオンするとエネルギーを蓄積する一方、前記スイッチング素子がオフするとエネルギーを放出するインダクタと、前記インダクタから放出されたエネルギーを、第２のスイッチング素子を介し吸収して、電圧として保持する第１の保持素子と、前記第２のスイッチング素子がオフしているときにおいて、前記インダクタから放出されたエネルギーを吸収して、電圧として保持する第２の保持素子と、第１および第２のスイッチング素子のオンオフをそれぞれ適宜制御する制御回路とを具備することを特徴としている。本件第１の発明によれば、インダクタから放出されるエネルギーは、第２のスイッチング素子により、第１または第２の保持素子のいずれかに吸収されて、それぞれ異なる電圧として保持されることとなる。これにより、集積化が困難なインダクタや、これをオンオフする第１のスイッチング素子が共用されるので、構成の簡略化・小型化を図ることが可能となる。
【０００６】
この第１の発明において、前記第１の保持素子に保持された電圧に基づく電圧が第１の所定値以上であるか否かを比較する第１の比較器と、前記第２の保持素子に保持された電圧に基づく電圧が第２の所定値以上であるか否かを比較する第２の比較器とをさらに備え、前記制御回路は、前記第１および第２の比較器の比較結果がともに否定的である場合、または、前記第１の比較器の比較結果のみが否定的である場合、前記第２のスイッチング素子をオンさせるとともに、前記第１のスイッチング素子をオンオフさせる一方、前記第２の比較器の比較結果のみが否定的である場合、前記第２のスイッチング素子をオフさせるとともに、前記第１のスイッチング素子をオンオフさせる構成が望ましい。この構成では、第１の保持素子に保持される電圧が第２の保持素子に保持される電圧よりも優先的に安定化することとなる。
【０００７】
また、第１の発明において、前記第１の保持素子に保持された電圧に基づく電圧が第１の所定値以上であるか否かの第１の比較と、前記第２の保持素子に保持された電圧に基づく電圧が第２の所定値以上であるか否かの第２の比較とを、一定の周期毎に実行する比較器をさらに備え、前記制御回路は、前記比較器が前記第１の比較を実行して、その比較結果が否定的である場合、前記第２のスイッチング素子をオンさせるとともに、前記第１のスイッチング素子をオンオフさせる一方、前記比較器が前記第２の比較を実行して、その比較結果が否定的である場合、前記第２のスイッチング素子をオフさせるとともに、前記第１のスイッチング素子をオンオフさせる構成が望ましい。この構成では、異なる電圧を生成する場合に、インダクタのみならず比較器についても共用されるので、構成のより簡略化・小型化を図ることが可能となる。
【０００８】
一方、第１の発明において、前記インダクタからエネルギーが放出されていることを検出する検出素子を、さらに備え、前記第１および第２の保持素子は、前記検出素子によってエネルギーが放出されていると検出されたときに限り、当該エネルギーを吸収する構成が望ましい。この構成では、第１または第２の保持素子からインダクタへの方向にエネルギーがリークするのを防止する逆流防止素子（例えばダイオード）が不要となるので、構成の簡略化・小型化を図ることができる。
【０００９】
さらに、第１の発明において、前記制御回路は、第１のクロック信号または第２のクロック信号のいずれかに基づいて第１のスイッチング素子をオンオフさせるとともに、前記第１のクロック信号に基づいて前記第１のスイッチング素子をオンオフさせる場合には、前記第２のスイッチング素子をオンさせる一方、前記第２のクロック信号に基づいて前記第１のスイッチング素子をオンオフさせる場合には、前記第２のスイッチング素子をオフさせる構成が望ましい。この構成において、第１の保持素子による保持電圧が供給される負荷の大きさに応じて第１のクロック信号の周波数を設定し、同様に、第２の保持素子による保持電圧が供給される負荷の大きさに応じて第２のクロック信号の周波数を設定すると、各負荷の大きさに応じて第１のスイッチング素子のオンオフを行うことができるので、効率の向上を図ることができる。
【００１０】
また、上記目的を達成するために、本件第２の発明は、互いに対向する２枚の基板間に電気光学材料が挟持されてなる複数の画素を有する電気光学装置であって、前記複数の画素を駆動するための駆動信号を供給する駆動回路と、前記駆動回路の電源たる電源回路とを具備し、前記電源回路は、前記第１のスイッチング素子がオンするとエネルギーを蓄積する一方、前記スイッチング素子がオフするとエネルギーを放出するインダクタと、前記インダクタから放出されたエネルギーを第２のスイッチング素子を介し吸収して、電圧として保持する第１の保持素子と、前記第２のスイッチング素子がオフしているときにおいて、前記インダクタから放出されたエネルギーを吸収して、電圧として保持する第２の保持素子と、第１および第２のスイッチング素子のオンオフをそれぞれ適宜制御する制御回路とを備えるることを特徴としている。この構成では、上記第１の発明に係る電源回路を用いているので、構成の簡略化・小型化を図ることが可能となる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
＜第１実施形態＞
まず、本発明の第１実施形態に係る電源回路について説明する。この電源回路は、単一の電源電圧「Ｖｄｄ−ＧＮＤ」から、２つの異なる電圧「Ｖｏｕｔ１−ＧＮＤ」および「Ｖｏｕｔ２−ＧＮＤ」（ただしＶｏｕｔ２＞Ｖｏｕｔ１＞Ｖｄｄとする）を安定化して出力するものである。図１は、この電源回路４００の構成を示すブロック図である。
【００１３】
図において、トランジスタ４１２は、ゲート信号ＣＴＲがＨレベルである場合にオンするものである。このトランジスタ４１２のドレインは、インダクタ（コイル）４１４を介して高位側の電圧Ｖｄｄが印加される給電ラインに接続される一方、そのソースは、基準電位ＧＮＤの接地ラインに接続されている。また、トランジスタ４１２のドレインは、ダイオード４１６およびスイッチ４３０を順次介して、コンデンサの４３２の一端に接続される一方、ダイオード４１６、４３８を順次介して、コンデンサの４４２の一端に接続されている。なお、コンデンサ４３２、４４２の他端は接地ラインに接続されている。
【００１４】
ここで、トランジスタ４１２がオンすると、インダクタ４１４には、電流ＩｏｎがＶｄｄの給電ラインから接地ラインの方向に流れて、エネルギーが蓄積される。この後に、トランジスタ４１２がオフすると、インダクタ４１４にはオフ電流Ｉｏｆｆが流れるので、蓄積されたエネルギーは、ダイオード４１６の順方向を介し、かつ、Ｖｄｄを基準に底上げされて、スイッチ４３０がオンしていればコンデンサ４３２に移動する一方、スイッチ４３０がオフしていればコンデンサ４４２に移動することになる。このため、コンデンサ４３２、４４２の両端に表れる電圧を、電圧Ｖｄｄよりも高くすることができる。そして、コンデンサ４３２、４４２の両端に表れる電圧が、この電源回路４００の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２として、負荷（図示省略）に供給される構成となっている。なお、コンデンサ４３２の一端およびコンデンサ４４２の一端の間には、Ｖｏｕｔ２＜Ｖｏｕｔ１とはならないように、逆流防止用のダイオード４３９が介挿されている。
【００１５】
さて、コンデンサ４３２の両端において現れる出力電圧Ｖｏｕｔ１は、抵抗４３３、４３４により分圧されて、コンパレータ４３６の負入力端に印加されている。ここで、説明の便宜上、コンパレータ４３６の負入力端に印加される電圧をＶｄｉｖ１とする。一方、コンパレータ４３６の正入力端には、参照電圧Ｖｒｅｆ１が印加されている。このため、コンパレータ４３６の出力信号Ｃｍｐ１は、図２に示されるように、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を下回るとＨレベルとなり、反対に、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回るとＬレベルとなる。そして、信号Ｃｍｐ１は、ラッチ回路４５３のデータ入力端Ｄに供給されている。
【００１６】
同様に、コンデンサ４４２の両端において現れる出力電圧Ｖｏｕｔ２は、抵抗４４３、４４４により分圧されて、コンパレータ４４６の負入力端に印加されている。ここで、説明の便宜上、コンパレータ４４６の負入力端に印加される電圧をＶｄｉｖ２とする。一方、コンパレータ４４６の正入力端には、参照電圧Ｖｒｅｆ２が印加されている。このため、コンパレータ４４６の出力信号Ｃｍｐ２は、図２に示されるように、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を下回るとＨレベルとなり、反対に、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回るとＬレベルとなる。そして、信号Ｃｍｐ２は、ラッチ回路４５４のデータ入力端Ｄに供給されている。なお、参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、図１では固定化されているが、それぞれ温度などの環境変数に応じて独立に可変設定される場合もある。
【００１７】
次に、ラッチ回路４５３は、それぞれ発振回路（図示省略）からのクロック信号ＣＬＫの立ち上がりにおいて、データ入力端Ｄに供給される信号Ｃｍｐ１をラッチし、出力端Ｑから信号Ｑ１として出力するものである。同様に、ラッチ回路４５４は、クロック信号ＣＬＫの立ち上がりにおいて、データ入力端Ｄに供給される信号Ｃｍｐ２をラッチし、出力端Ｑから信号Ｑ２として出力するものである。
【００１８】
そして、オア回路４５６は、信号Ｑ１と信号Ｑ２との論理和信号を求めるものであり、アンド回路４５８は、オア回路４５６による論理和信号とクロック信号ＣＬＫとの論理積信号を求めて、これをトランジスタ４１２へのゲート信号ＣＴＲとして供給するものである。
【００１９】
また、ラッチ回路４５３による信号Ｑ１は、スイッチ４３０の制御信号としても用いられ、信号Ｑ１がＨレベルであればスイッチ４３０をオンさせる構成となっている。なお、スイッチ４３０は、実際にはトランジスタなどの素子で構成される。ここで、スイッチ４３０をトランジスタで構成する場合には、信号Ｑ１のレベル振幅を図示しないレベルシフタにより「Ｖｄｄ−ＧＮＤ」から「Ｖｏｕｔ２−ＧＮＤ」に変換し、これを、スイッチ４３０を構成するトランジスタのゲート信号として供給する構成となる。
【００２０】
次に、この電源回路４００の動作について説明する。まず、信号Ｃｍｐ１、Ｃｍｐ２の出力状態について検討すると、次の４通りの状態が想定される。すなわち、信号Ｃｍｐ１がＨレベルであって信号Ｃｍｐ２がＨレベルである場合▲１▼と、信号Ｃｍｐ１がＨレベルであって信号Ｃｍｐ２がＬレベルである場合▲２▼と、信号Ｃｍｐ１がＬレベルであって信号Ｃｍｐ２がＨレベルである場合▲３▼と、信号Ｃｍｐ１がＬレベルであって信号Ｃｍｐ２がＬレベルである場合▲４▼との計４通りが想定される。そこで、これらの場合▲１▼、▲２▼、▲３▼および▲４▼にそれぞれ分けて、図２を参照しつつ動作の説明をすることとする。
【００２１】
＜場合▲１▼＞
すなわち、場合▲１▼は、出力電圧Ｖｏｕｔ１が低下して、その分圧電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を下回り、かつ、出力電圧Ｖｏｕｔ２が低下して、その分圧電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を下回っている場合である。この場合において、クロック信号ＣＬＫが立ち上がると、信号Ｑ１、Ｑ２はそれぞれＨレベルとなる。このため、スイッチ４３０がオンする一方、オア回路４５６による論理和信号がＨレベルとなるので、アンド回路４５８からは、クロック信号ＣＬＫがそのままゲート信号ＣＴＲとしてトランジスタ４１２に供給されることとなる。
【００２２】
ここで、トランジスタ４１２がゲート信号ＣＴＲ（クロック信号ＣＬＫ）にしたがってオンオフすると、スイッチ４３０がオンしているので、インダクタ４１４からのエネルギーがコンデンサ４３２に移動する結果、電圧Ｖｏｕｔ１を上昇させる方向の制御が実行されることとなる。一方、コンデンサ４４２が負荷に応じて放電するので、出力電圧Ｖｏｕｔ２は、徐々に低下することとなる。
【００２３】
＜場合▲２▼＞
場合▲２▼は、出力電圧Ｖｏｕｔ１が低下して、その分圧電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を下回っているが、出力電圧Ｖｏｕｔ２が高位であるため、その分圧電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回っている場合である。
【００２４】
この場合において、クロック信号ＣＬＫが立ち上がると、信号Ｑ１がＨレベルとなり、信号Ｑ２はＬレベルとなる。このため、スイッチ４３０がオンする一方、オア回路４５６による論理和信号がＨレベルとなるので、アンド回路４５８からは、クロック信号ＣＬＫがそのままゲート信号ＣＴＲとしてトランジスタ４１２に供給されることとなる。したがって、この場合の動作は、上記場合▲１▼と同様に、電圧Ｖｏｕｔ１を上昇させる方向の制御が実行される一方、出力電圧Ｖｏｕｔ２が徐々に低下することとなる。
【００２５】
＜場合▲３▼＞
場合▲３▼は、出力電圧Ｖｏｕｔ１が高位であるため、その分圧電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回っているが、出力電圧Ｖｏｕｔ２が低下して、その分圧電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を下回っている場合である。この場合において、クロック信号ＣＬＫが立ち上がると、信号Ｑ１はＬレベルとなり、信号Ｑ２はＨレベルとなる。このため、スイッチ４３０がオフする一方、オア回路４５６による論理和信号がＨレベルとなるので、アンド回路４５８からは、クロック信号ＣＬＫがそのままゲート信号ＣＴＲとしてトランジスタ４１２に供給されることとなる。
【００２６】
ここで、トランジスタ４１２がゲート信号ＣＴＲにしたがってオンオフすると、スイッチ４３０がオフしているので、インダクタ４１４からのエネルギーがコンデンサ４４２に移動する結果、電圧Ｖｏｕｔ２を上昇させる方向の制御が実行されることとなる。一方、コンデンサ４３２が負荷に応じて放電するので、出力電圧Ｖｏｕｔ１は、徐々に低下することとなる。
【００２７】
＜場合▲４▼＞
場合▲４▼は、出力電圧Ｖｏｕｔ１が高位であるため、その分圧電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回り、かつ、出力電圧Ｖｏｕｔ２が高位であるため、その分圧電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回っている場合である。この場合において、クロック信号ＣＬＫが立ち上がると、信号Ｑ１、Ｑ２はそれぞれＬレベルとなる。このため、オア回路４５６による論理和信号もＬレベルとなるので、クロック信号ＣＬＫにかかわらずアンド回路４５８が閉じるので、ゲート信号ＣＴＲはＬレベルに維持される。このため、コンデンサ４３２、４４２はそれぞれ負荷に応じて放電して、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２は、それぞれ徐々に低下することとなる。
【００２８】
さて、このような場合▲１▼〜▲４▼のいずれかの動作が実行されると、出力電圧Ｖｏｕｔ１は、場合▲１▼または▲２▼における上昇と、場合▲３▼または▲４▼における低下とが均衡する地点、すなわち、電圧Ｖｄｉｖ１イコール参照電圧Ｖｒｅｆ１となる近辺で安定化することとなる。ここで、電圧Ｖｄｉｖ１は、出力電圧Ｖｏｕｔ１を抵抗４３３、４３４によって分圧した電圧であるから、抵抗４３３、４３４の抵抗値をそれぞれＲ１、Ｒ２とおけば、Ｖｄｉｖ１＝Ｖｏｕｔ１・Ｒ２／（Ｒ１＋Ｒ２）が成立し、これが参照電圧Ｖｒｅｆ１で安定化する。同様に、出力電圧Ｖｏｕｔ２は、場合▲３▼による上昇と、場合▲１▼、▲２▼または▲４▼による低下とが均衡する地点、すなわち、電圧Ｖｄｉｖ２イコール参照電圧Ｖｒｅｆ２となる近辺で安定化することとなる。ここで、電圧Ｖｄｉｖ２は、出力電圧Ｖｏｕｔ２を抵抗４４３、４４４によって分圧した電圧であるから、抵抗４４３、４４４の抵抗値をそれぞれＲ３、Ｒ４とおけば、Ｖｄｉｖ２＝Ｖｏｕｔ２・Ｒ４／（Ｒ３＋Ｒ４）が成立し、これが参照電圧Ｖｒｅｆ２で安定化する。
【００２９】
よって、第１実施形態にかかる電源回路４００では、電圧Ｖｏｕｔ１がＶｒｅｆ１（Ｒ１＋Ｒ２）／Ｒ２にて、電圧Ｖｏｕｔ２がＶｒｅｆ２（Ｒ３＋Ｒ４）／Ｒ４にて、それぞれ安定化して出力されることになる。
【００３０】
このような電源回路４００によれば、電圧Ｖｄｄを昇圧して２つの電圧Ｖｏｕｔ１、Ｖｏｕｔ２を安定化して出力する際に、用いるインダクタは１つで済む。このため、従来では少なくとも２つ必要であったインダクタを減らすことができるので、回路の構成の小型化を図ることができる。特に、電源回路全体を集積化する場合、インダクタは集積化が困難であるため、外付け部品とするしかない。したがって、インダクタの個数を減らすことができる効果は、小型化のために電源回路全体を集積化する場合に大きいと言える。
【００３１】
なお、図２では、説明のため、電位Ｖｄｉｖ１、Ｖｄｉｖ２の縦スケールを拡大している点に留意されたい。実際には、コンパレータ４３６、４４６は「Ｖｄｄ−ＧＮＤ」を電源電圧として動作しているので、電圧Ｖｄｉｖ１、Ｖｄｉｖ２、参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２も、この電源電圧範囲内のものとなっている。
【００３２】
＜第２実施形態＞
上述した第１実施形態に係る電源回路４００では、インダクタ４１２が１つで済むものの、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のそれぞれに応じてコンパレータ４３６、４４６の２個必要であった。そこで、コンパレータについても１個で済ました第２実施形態について説明することとする。図３は、この電源回路４０２の構成を示すブロック図である。
【００３３】
図において、コンパレータ４６６の負入力端には、出力電圧Ｖｏｕｔ１を分圧した電圧Ｖｄｉｖ１、または、出力電圧Ｖｏｕｔ２を分圧した電圧Ｖｄｉｖ２のいずれか一方が、スイッチＳＷ１により切り替えられて供給されている。また、コンパレータ４６６の負入力端には、参照電圧Ｖｒｅｆ１またはＶｒｅｆ２のいずれか一方が、スイッチＳＷ２により切り替えられて供給されている。ここで、スイッチＳＷ１、ＳＷ２は、後述する信号Ｑ３により連動して制御されるものであり、信号Ｑ３がＨレベルである場合に、電圧Ｖｄｉｖ１および参照電圧Ｖｒｅｆ１が選択される一方、信号Ｑ３がＬレベルである場合に、電圧Ｖｄｉｖ２および参照電圧Ｖｒｅｆ２が選択される構成となっている。
【００３４】
一方、ラッチ回路４７３は、そのデータ入力端Ｄにコンパレータ４６６による信号Ｃｍｐ３を入力して、クロック信号ＣＬＫの立ち上がりにおいてラッチするものである。さらに、アンド回路４７８は、ラッチ回路４７３によるラッチ信号とクロック信号ＣＬＫとの論理積信号を求めて、これをトランジスタ４１２へのゲート信号ＣＴＲとして供給するものである。
【００３５】
また、ラッチ回路４７５は、インバータ４７４により反転されたクロック信号ＣＬＫを入力するとともに、その反転出力端による信号をデータ入力端Ｄに帰還している。このため、その出力端Ｑから出力される信号Ｑ３は、図４に示されるように、クロック信号ＣＬＫが立ち下がる毎にレベル反転することとなる。さらに、ラッチ回路４７６は、クロック信号ＣＬＫの立ち上がりにおいて、入力端Ｄに供給される信号Ｑ３をラッチし、出力端Ｑから信号Ｑ４として出力するものである。そして、第２実施形態では、この信号Ｑ４がスイッチ４３０の制御信号として供給される構成となっている。すなわち、この電源回路４０２では、信号Ｑ４がＨレベルであればスイッチ４３０がオンすることとなる。他については、第１実施形態に係る電源回路４００と同様である。
【００３６】
次に、この電源回路４０２の動作について図４を参照して説明する。上述したように、ラッチ回路４７５による信号Ｑ３は、クロック信号ＣＬＫの立ち下がり毎にレベル反転する。すなわち、信号Ｑ３は、クロック信号ＣＬＫの１周期毎にレベル反転し、これにより、スイッチＳＷ１、ＳＷ２が交互に切り替えられることとなる。したがって、コンパレータ４６６は、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回っているか否かの判別と、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回っているか否かの判別とを、クロック信号ＣＬＫの１周期毎に交互に実行することになる。また、ラッチ回路４７６は、この信号Ｑ３をクロック信号ＣＬＫの立ち上がりにおいてラッチするので、その出力信号Ｑ４は、クロック信号ＣＬＫの立ち上がり毎にレベル反転する。
【００３７】
このため、信号Ｑ３がＨレベルである場合にクロック信号ＣＬＫが立ち上がると、信号Ｑ４は必ずＨレベルに立ち上がる一方、信号Ｑ３がＬレベルである場合にクロック信号ＣＬＫが立ち上がると、信号Ｑ４は必ずＬレベルに立ち下がるという関係が、信号Ｑ３およびＱ４の間に成立することになる。
【００３８】
ここで、信号Ｑ３がＨレベルである場合に、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を下回ると、その出力信号Ｃｍｐ３はＨレベルとなる。この状態において、クロック信号ＣＬＫが立ち上がると、ラッチ回路４７３の出力信号がＨレベルとなるので、アンド回路４７８からは当該クロック信号ＣＬＫがそのままゲート信号ＣＴＲとして出力される結果、トランジスタ４１２はオンオフすることになる。また、信号Ｑ３がＨレベルである場合にクロック信号ＣＬＫが立ち上がると、信号Ｑ４は必ずＨレベルに立ち上がるので、スイッチ４３０がオンすることになる。
【００３９】
したがって、この場合に、インダクタ４１４から放出されたエネルギーは、スイッチ４３０を介してコンデンサ４３２に移動するので、電圧Ｖｏｕｔ１を上昇させる方向の制御が実行されることとなる。
【００４０】
一方、信号Ｑ３がＬレベルである場合に、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を下回ると、その出力信号Ｃｍｐ３はＨレベルとなる。この状態において、クロック信号ＣＬＫが立ち上がると、ラッチ回路４７３の出力信号がＨレベルとなるので、アンド回路４７８からは当該クロック信号ＣＬＫがそのままゲート信号ＣＴＲとして出力される結果、トランジスタ４１２はオンオフすることになる。また、信号Ｑ３がＬレベルである場合にクロック信号ＣＬＫが立ち上がると、信号Ｑ４は必ずＬレベルに立ち下がるので、スイッチ４３０がオフすることになる。
【００４１】
したがって、この場合に、インダクタ４１４から放出されたエネルギーは、ダイオード４３８を介してコンデンサ４４２に移動するので、電圧Ｖｏｕｔ２を上昇させる制御が実行されることとなる。
【００４２】
なお、電圧Ｖｄｉｖ１が参照電圧Ｖｒｅｆ１を上回っている場合、および、電圧Ｖｄｉｖ２が参照電圧Ｖｒｅｆ２を上回っている場合には、信号Ｑ３のレベルにかかわらず、コンパレータ４６６の出力信号Ｃｍｐ３はＬレベルとなるので、アンド回路４７８が閉じる結果、ゲート信号ＣＴＲはＬレベルに維持される。このため、コンデンサ４３２、４４２はそれぞれ負荷に応じて放電するので、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２は、それぞれ徐々に低下することとなる。
【００４３】
よって、この第２実施形態に係る電源回路４０２では、第１実施形態に係る電源回路４００と同様に、電圧Ｖｏｕｔ１がＶｒｅｆ１（Ｒ１＋Ｒ２）／Ｒ２にて、電圧Ｖｏｕｔ２がＶｒｅｆ２（Ｒ３＋Ｒ４）／Ｒ４にて、それぞれ安定化して出力されることになる。しかも、この電源回路４０２によれば、インダクタのみならずコンパレータも１つで済む。このため、第１実施形態と比較して、回路の構成を、より小型化・簡略化することか可能となる。
【００４４】
なお、図４では、説明のため、電位Ｖｄｉｖ１、Ｖｄｉｖ２の縦スケールを拡大している点に留意されたい。実際には、コンパレータ４６６は「Ｖｄｄ−ＧＮＤ」を電源電圧として動作しているので、電圧Ｖｄｉｖ１、Ｖｄｉｖ２、参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２も、この電源電圧範囲内のものとなっている。
【００４５】
また、第１および第２実施形態においては、Ｖｏｕｔ２＜Ｖｏｕｔ１となるのを防止するために、ダイオード４３９を設けたが、このような制限がない場合には、ダイオード４３９は不要である。この場合に、参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２を適切に設定すれば良いのはもちろんである。さらに、ダイオード４３８については、トランジスタ４３０に対して排他的にオンオフするスイッチ（トランジスタ）に置換しても良い。
【００４６】
＜第３実施形態＞
上述した第１および第２実施形態では、コンデンサ４３２、４４２からインダクタ４１４側に電流が逆流しないようにダイオード４１６、４３８が設けられていたが、電流がインダクタ４１４からコンデンサ４３２または４４２の側に流れる場合にだけ、スイッチ４３０またはダイオード４３８に相当するスイッチをオンさせる構成とすれば、ダイオード４１６、４３８を省略することが可能となる。そこで、このような構成の第３実施形態について説明することとする。図５は、この電源回路４０４の構成を示すブロック図である。
【００４７】
図において、インダクタ４１４は、第１または第２実施形態と異なり、抵抗４８０を介して電圧Ｖｄｄの給電ラインに接続されている。この抵抗４８０の高位側は、コンパレータ４８１の正入力端に接続される一方、抵抗４８０の低位側は、コンパレータ４８１の負入力端に接続されている。このため、コンパレータ４８１の出力信号Ｃｍｐｉは、インダクタ４１４に流れる電流ｉＬが図示の方向に流れていればＨレベルとなる一方、図示の方向とは反対方向に流れていればＬレベルとなる。そして、出力信号Ｃｍｐｉは、レベル反転されてラッチ回路４８５のリセット入力端ＲＳＴに供給されている。
【００４８】
ここで、ラッチ回路４８５のデータ入力端Ｄには常にＨレベルが供給される一方、そのクロック入力端には、ゲート信号ＣＴＲをインバータ４８４によりレベル反転した信号が供給されている。このため、ラッチ回路４８５の出力端Ｑから出力される信号Ｑ６は、ゲート信号ＣＴＲがＬレベルとなる（トランジスタ４１２がオフする）瞬間にＨレベルにセットされた後に、抵抗４８０に流れる電流の方向が図示とは反対方向となると、直ちにＬレベルにリセットされることとなる。
【００４９】
一方、この電源回路４０４では、ラッチ回路４７６の出力端Ｑから出力される信号Ｑ４と、ラッチ回路４８５による信号Ｑ６との論理積信号がアンド回路４８７により求められて、これがスイッチ４３０の制御信号として供給されている。また、ラッチ回路４７６の反転出力端から出力される反転信号と、ラッチ回路４８５による信号Ｑ６との論理積信号がアンド回路４８８により求められて、これがスイッチ４４０の制御信号として供給されている。なお、スイッチ４４０は、第１または第２実施形態におけるダイオード４３８を置き換えたものであり、アンド回路４８８による論理積信号がＨレベルである場合にオンするものである。他については、第２実施形態に係る電源回路４０２と同様である。
【００５０】
次に、電源回路４０４の動作について説明する。この電源回路４０４は、信号Ｑ３、Ｑ４、Ｃｍｐ３およびゲート信号ＣＴＲにしたがって動作する点において第２実施形態に係る電源回路４０２と同様であるが、ゲート信号ＣＴＲがＬレベルに遷移した直後におけるスイッチ４３０（４４０）の動作が電源回路４０２と相違する。そこで、この相違を中心にして動作を説明することとする。
【００５１】
まず、アンド回路４７８が閉じて、クロック信号ＣＬＫがそのままゲート信号ＣＴＲとして供給されて、トランジスタ４１２がオンすると、インダクタ４１４においては電流ｉＬが接地方向に流れて、エネルギーが蓄積されることとなる。
【００５２】
そして、ゲート信号ＣＴＲがＬレベルに立ち下がると、図６に示されるように、信号Ｑ６はＨレベルにセットされるので、スイッチ４３０または４４０のいずれか一方が必ずオンとなる。すなわち、信号Ｑ４がＨレベルであれば、アンド回路４８７による論理積信号がＨレベルとなって、スイッチ４３０がオンする一方、信号Ｑ４がＬレベルであれば、その反転信号はＨレベルであるので、アンド回路４８８による論理積信号がＨレベルとなって、スイッチ４４０がオンすることになる。
【００５３】
一方、ゲート信号ＣＴＲがＬレベルに立ち下がると、トランジスタ４１２はオフするので、インダクタ４１４に蓄積されたエネルギーは、コンデンサ４３２または４４２のいずれか一方に移動することなる。このため、インダクタ４１４に流れる電流ｉＬは急減に減衰する。この際、過渡特性によりオーバーシュートが発生して、電流がそれまでとは逆方向に瞬間的に流れる結果、コンパレータ４８１の出力信号ＣｍｐｉがＬレベルとなる。これにより、信号Ｑ６がＬレベルにリセットされるので、アンド回路４８７、４８８は、信号Ｑ４のレベルとは無関係に閉じる結果、それまでオンしていたスイッチ４３０または４４０のいずれか一方がオフとなる。
【００５４】
この電源回路４０４では、トランジスタ４１２がオフした直後に、電流ＩＬがインダクタ４１４からコンデンサ４３２または４４２の方向に流れる場合にだけ、信号Ｑ６がＨレベルとなって、スイッチ４３０または４４０の一方がオンするので、ダイオードを設けなくても、電流がコンデンサ４３２、４４２からインダクタ４１４の方向に逆流することを防止することができる。
【００５５】
＜第４実施形態＞
上述した第１、第２および第３実施形態では、共通のクロック信号ＣＬＫを用いてトランジスタ４１２をオンオフして、これにより出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２を生成する構成であったが、出力電圧Ｖｏｕｔ１およびＶｏｕｔ２が供給される外部負荷の大きさが異なると、スイッチングによる効率が悪いと言わざるを得ない。そこで、外部負荷の大きさに応じて独立にスイッチング制御が可能な第４実施形態について説明することとする。図７は、この電源回路４０６の構成を示すブロック図である。
【００５６】
この図に示されるように、電源回路４０６では、第１実施形態に係る電源回路４００と同様に、コンパレータ４３６が、電圧Ｖｄｉｖ１と参照電圧Ｖｒｅｆ１とを比較し、コンパレータ４４６が、電圧Ｖｄｉｖ２と参照電圧Ｖｒｅｆ２とを比較する構成となっている。また、この電源回路４０６では、第３実施形態に係る電源回路４０４と同様に、インダクタ４１４からエネルギーが放出される際に、電流ＩＬがインダクタ４１４からコンデンサ４３２または４４２の方向に流れる場合にだけ、信号Ｑ６がＨレベルとなる構成となっている。
【００５７】
さて、この電源回路４０６には、クロック信号ＣＬＫ１およびＣＬＫ２が、それぞれ発振回路（図示省略）から供給されている。ここで、クロック信号ＣＬＫ１は、出力電圧Ｖｏｕｔ１に接続される負荷に応じた周期を有するものであり、同様に、クロック信号ＣＬＫ２は、出力電圧Ｖｏｕｔ２に接続される負荷に応じた周期を有するものである。
【００５８】
次に、アンド回路４９１は、コンパレータ４３６の比較結果たる信号Ｃｍｐ１と、ラッチ回路４９７による信号Ｑ１２の反転信号との論理積信号を求めてラッチ回路４９２のデータ入力端Ｄに供給するものである。ここで、ラッチ回路４９２は、アンド回路４９１による論理積信号を、クロック信号ＣＬＫ１の立ち上がりにてラッチして、その出力端Ｑから信号Ｑ１１として供給する一方、その反転出力端から信号Ｑ１１の反転信号を出力するものである。さらに、アンド回路４９３は、信号Ｑ１１とクロック信号ＣＬＫ１との論理積信号を求めるものである。
【００５９】
同様に、アンド回路４９６は、コンパレータ４４６の比較結果たる信号Ｃｍｐ２と、ラッチ回路４９１による信号Ｑ１１の反転信号との論理積信号を求めてラッチ回路４９７のデータ入力端Ｄに供給するものである。ここで、ラッチ回路４９７は、アンド回路４９６による論理積信号を、クロック信号ＣＬＫ２の立ち上がりにてラッチして、その出力端Ｑから信号Ｑ１２として供給する一方、その反転出力端から信号Ｑ１２の反転信号を出力するものである。さらに、アンド回路４９８は、信号Ｑ１２とクロック信号ＣＬＫ２との論理積信号を求めるものである。
【００６０】
そして、オア回路４９０は、アンド回路４９３および４９８の両出力信号の論理和信号を求めて、これをゲート信号ＣＴＲとして出力するものである。なお、第４実施形態におけるアンド回路４８７は、信号Ｑ６と信号Ｑ１１との論理積信号を求めて、この信号によりスイッチ４３０を制御している。同様に、この実施形態におけるアンド回路４８８は、信号Ｑ６と信号Ｑ１２との論理積信号を求めて、この信号によりスイッチ４４０を制御している。
【００６１】
さて、第４実施形態において、信号Ｑ１１は、第２または３実施形態における信号Ｑ４（図３または図５参照）に相当し、Ｈレベルである場合に出力電圧Ｖｏｕｔ１を上昇させる制御の許可を示すものである。また、第４実施形態において、信号Ｑ１２は、第３実施形態における信号Ｑ４の反転信号に相当し（図５参照）、Ｈレベルである場合に、出力電圧Ｖｏｕｔ２を上昇させる制御の許可を示すものである。
【００６２】
ここで、信号Ｑ１１がＨレベルとなって、出力電圧Ｖｏｕｔ１を上昇させる制御が許可されている場合、アンド回路４９３が開くので、クロック信号ＣＬＫ１がオア回路４９０を介してゲート信号ＣＴＲとしてトランジスタ４１２に供給される。このため、実際に、出力電圧Ｖｏｕｔ１を上昇させる制御が行われることとなる。また、信号Ｑ１１がＨレベルである場合、信号Ｃｍｐ２をラッチ回路４９７に供給するアンド回路４９６が閉じるので、出力電圧Ｖｏｕｔ２を上昇させる制御が禁止されることになる。
【００６３】
反対に、信号Ｑ１２がＨレベルとなって、出力電圧Ｖｏｕｔ２を上昇させる制御が許可されている場合、アンド回路４９８が開くので、クロック信号ＣＬＫ２がオア回路４９０を介してゲート信号ＣＴＲとしてトランジスタ４１２に供給される。このため、実際に、出力電圧Ｖｏｕ２１を上昇させる制御が行われることとなる。また、信号Ｑ１２がＨレベルである場合、信号Ｃｍｐ１をラッチ回路４９２に供給するアンド回路４９１が閉じるので、出力電圧Ｖｏｕｔ１を上昇させる制御が禁止されることになる。
【００６４】
このように、電源回路４０６では、出力電圧Ｖｏｕｔ１をクロック信号ＣＬＫ１にしたがって上昇させる制御と、出力電圧Ｖｏｕｔ２をクロック信号ＣＬＫ２にしたがって上昇させる制御とが、トランジスタ４１２およびインダクタ４１４を共通にしつつも互いに排他的に行われることとなる。このため、出力電圧Ｖｏｕｔ１が供給される負荷が大きくなるにつれ、クロック信号ＣＬＫ１の周波数を高くし、同様に、出力電圧Ｖｏｕｔ２が供給される負荷が大きくなるにつれ、クロック信号ＣＬＫ２の周波数を高くすれば、出力電圧Ｖｏｕｔ１およびＶｏｕｔ２を上昇させるトランジスタ４１２のスイッチングを効率良く実行することが可能となる。
【００６５】
なお、上述した第１、第２、第３および第４実施形態では、２つの異なる電圧Ｖｏｕｔ１、Ｖｏｕｔ２を生成する構成としたが、保持コンデンサの選択と、参照電圧との比較と、トランジスタ４１４のオンオフとを同様に行って、３つ以上の電圧を時分割にて生成する構成としても良い。
【００６６】
＜第５実施形態＞
次に、本発明の第５実施形態に係る液晶表示装置について説明する。この液晶表示装置は、電気光学装置の一例であって、上述した電源回路４００、４０２、４０４または４０６のいずれかを適用したものである。
【００６７】
図８は、この液晶表示装置の電気的構成を示すブロック図である。この図において、液晶パネル１００には、１６０本のデータ線２１２が列（Ｙ）方向に形成され、また、２００本の走査線３１２が行（Ｘ）方向に形成されて、これらデータ線２１２と走査線３１２との各交差点において画素１１６が形成されている。そして、各画素１１６は、液晶表示要素（液晶層）１１８とＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）２２０とが直列に接続された構成となっている。
【００６８】
ここで、液晶パネル１００の詳細構成について説明する。図９は、この構成を摸式的に示す部分破断斜視図である。この図に示されるように、液晶パネル１００は、素子基板２００と、これに対向配置される対向基板３００とを備える。このうち、素子基板２００の対抗面には、複数の画素電極２３４がマトリクス状に配列している。そして、同一列に配列する画素電極２３４は、列方向に短冊状に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。
【００６９】
さて、ＴＦＤ２２０は、基板側からみると、第１金属膜２２２と、この第１金属膜２２２を陽極酸化した酸化膜２２４と、第２金属膜２２６とから構成されて、金属／絶縁体／金属のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、正負双方向のダイオードスイッチング特性を有することになる。
【００７０】
一方、対向基板３００の対抗面には、走査線３１２が、データ線２１２とは直交する行（Ｘ）方向に延在し、かつ、画素電極２３４の対向電極となるように配列している。
【００７１】
そして、このような素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール剤（図示省略）と、適切に散布されたスペーサ（図示省略）とによって、一定の間隙を保っており、この閉空間に例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶１０５が封入されて、これにより、図８における液晶層１１８が形成されることとなる。すなわち、液晶層１１８は、データ線２１２と走査線３１２との交差部分において、当該走査線３１２と、画素電極２３４と、両者の間に位置する液晶１０５とで構成されることになる。
【００７２】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、それ以外の領域には遮光のためブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光子がそれぞれ設けられる（いずれも図示省略）。
【００７３】
ただし、液晶パネル１００においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述した配向膜や偏光子等が不要となるため、光利用効率が高まり、このため液晶パネル１００の高輝度化や低消費電力化などの点において有利である。また、液晶パネル１００を反射型とする場合、画素電極２３４をアルミニウムなどの反射率の高い金属膜から構成し、電圧無印加状態で液晶分子がほぼ垂直配向されるＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。なお、ＴＦＤ２２０は、２端子型非線形素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Ｍｅｔａｌ Ｓｅｍｉ−Ｉｎｓｕｌａｔｏｒ）などを用いた素子や、これら素子を２つ逆向きに直列接続または並列接続したものなどが適用可能である。
【００７４】
説明を再び図８に戻す。Ｘドライバ２５０は、一般にはデータ線駆動回路と呼ばれて、表示内容に応じて各データ線２１２にデータ信号Ｘ１〜Ｘ１６０をそれぞれ供給するものである。一方、Ｙドライバ３５０は、一般には走査線駆動回路と呼ばれて、各走査線３１２に走査信号Ｙ１〜Ｙ２００をそれぞれ供給するものである。
【００７５】
ここで、図８において上から数えてｊ番目の走査線３１２に供給される走査信号Ｙｊ（ｊは、１≦ｊ≦２００を満たす整数）、および、左から数えてｉ番目のデータ線２１２に供給されるデータ信号Ｘｉ（ｉは、１≦ｉ≦１６０を満たす整数）の波形の一例を図１０に示す。この図に示されるように、走査信号Ｙｊは、その水平走査期間の後半期間において正極側選択電圧Ｖｏｕｔ２となり、その後、正側非選択電圧Ｖｏｕｔ１を保持し、１フレーム経過後、次の１水平走査期間の後半期間において負側選択電圧Ｖ３となり、その後、負側非選択電圧ＧＮＤを保持する、というサイクルの繰り返しとなる。一方、表示内容として、オン、オフおよびその中間調を例示すると、このような表示内容に対応するデータ信号Ｘｉは、同図に示される通りとなる。
【００７６】
また、電源回路４５０は、各実施形態に係る電源回路４００、４０２、４０４または４０６のいずれかを含み、単一の電源電圧「Ｖｉｎ−ＧＮＤ」から正極側非選択電圧Ｖｏｕｔ１および正極側選択電圧Ｖｏｕｔ２をそれぞれ昇圧して生成するとともに、「Ｖｏｕｔ１−ＧＮＤ」の中間値を基準として電圧Ｖｏｕｔ２を極性反転して負極側選択電圧Ｖ３を生成するものである。したがって、ここでいう極性は、「Ｖｏｕｔ１−ＧＮＤ」の中間値を基準としたものである。なお、ＧＮＤは、負極側非選択電圧として用いられる。
【００７７】
ここで、ある走査線３１２が選択されて、その選択期間の後半期間において正極側選択電圧Ｖｏｕｔ２が印加されると、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、データ線２１２を介してデータ信号が印加されると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧Ｖｏｕｔ１が印加されて、当該ＴＦＤ２２０が非導通状態となっても、当該ＴＦＤ２２０のリーク（オフリーク）が少なく、かつ、液晶層１１８の抵抗が十分に高ければ、当該液晶層１１８における電荷の蓄積が維持される。すべての走査線３１２が選択されて１フレームの期間が経過すると、再び、同じ走査線３１２が選択されて、その選択期間の後半期間において今度は負極側選択電圧Ｖ３が印加されると、同様に、対応するＴＦＤ２２０が導通状態となる。この導通状態の際に、同様にデータ線２１２を介してデータ信号が印加されると、当該ＴＦＤ２２０に接続された液晶層１１８に所定の電荷が蓄積される。電荷蓄積後、非選択電圧ＧＮＤが印加されて、当該ＴＦＤ２２０を非導通状態になっても、当該液晶層１１８における電荷の蓄積が維持される。このように、各ＴＦＤ２２０を交流駆動して蓄積させる電荷の量を制御することによって、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となっている。
【００７８】
なお、この実施形態にあっては、液晶パネル１００として、ＴＦＤ２２０を用いたものを例にとって説明したが、これに限られず、一方の基板において走査線、データ線を設けるとともに、それらの各交差点においてゲートが走査線に、ソースがデータ線に、ドレインが画素電極に、それぞれ接続されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を用いてものでも良い。くわえて、これらスイッチング素子を用いずに、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型液晶を用いたパッシィブ型液晶などにも適用可能である。さらに、液晶に替えて、発光層を配置したエレクトロルミネッセンス表示装置など、各種の電気光学効果を用いて表示を行う電気光学装置に適用可能である。
【００７９】
【発明の効果】
以上説明したように本発明によれば、複数の電圧を生成する場合に、インダクタや、これをオンオフする第１のスイッチング素子などが共用化されるので、成の小型化・簡略化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電源回路の電気的な構成を示すブロック図である。
【図２】同電源回路の動作を説明するためのタイミングチャートである。
【図３】本発明の第２実施形態に係る電源回路の電気的な構成を示すブロック図である。
【図４】同電源回路の動作を説明するためのタイミングチャートである。
【図５】本発明の第３実施形態に係る電源回路の電気的な構成を示すブロック図である。
【図６】同電源回路の動作を説明するためのタイミングチャートである。
【図７】本発明の第４実施形態に係る電源回路の電気的な構成を示すブロック図である。
【図８】本発明の電源回路を適用した電気光学装置の電気的な構成を示すブロック図である。
【図９】同装置における液晶パネルの要部構成を示す構成を部分破断斜視図である。
【図１０】同液晶パネルにおける各種信号波形を示すタイミングチャートである。
【符号の説明】
１００……液晶パネル
２００……素子基板
２１２……データ線
２５０……Ｘドライバ
３００……対向基板
３１２……走査線
３５０……Ｙドライバ
４００、４０２、４０４、４０６、４５０……電源回路
４１２……トランジスタ
４１４……インダクタ
４１６、４３８……ダイオード
４３０、４４０……スイッチ
４３２、４４２……コンデンサ
４３３、４３４、４４３、４４４……抵抗
４３６、４４６、４６６……コンパレータ
Claims (7)
- クロック信号に基づいてオンオフされる第１のスイッチング素子と直列接続されるインダクタと、
前記インダクタから放出されたエネルギーを第２のスイッチング素子を介して吸収し、電圧として保持する第１の保持素子と、
前記第２のスイッチング素子がオフしているときに、前記インダクタから放出されたエネルギーを吸収し、電圧として保持する第２の保持素子と、
前記第１の保持素子に保持された電圧に基づく電圧が第１の所定値以上であるか否かを比較する第１の比較器と、
前記第２の保持素子に保持された電圧に基づく電圧が第２の所定値以上であるか否かを比較する第２の比較器と、
前記クロック信号、および前記第１および第２の比較器の比較結果に基づき、前記第１および第２のスイッチング素子のオンオフを制御する制御回路とを備え、
前記制御回路は、前記第１の比較器の比較結果が否定的である場合に、前記第２のスイッチング素子をオンさせるとともに前記第１のスイッチング素子をオンオフさせ、
前記第２の比較器の比較結果が否定的で前記第１の比較器の比較結果が否定的でない場合に、前記第２のスイッチング素子をオフさせるとともに前記第１のスイッチング素子をオンオフさせる
ことを特徴とする電源回路。 - クロック信号に基づいてオンオフされる第１のスイッチング素子と直列接続されるインダクタと、
前記インダクタから放出されたエネルギーを第２のスイッチング素子を介して吸収し、電圧として保持する第１の保持素子と、
前記第２のスイッチング素子がオフしているときに、前記インダクタから放出されたエネルギーを吸収し、電圧として保持する第２の保持素子と、
前記第１の保持素子に保持された電圧に基づく電圧が第１の所定値以上であるか否かの第１の比較と、前記第２の保持素子に保持された電圧に基づく電圧が第２の所定値以上であるか否かの第２の比較とを切り替えて実行する比較器と、
前記クロック信号に基づく所定期間毎に、前記比較器に対して前記第１の比較と前記第２の比較を切り替えて実行させ、前記比較器が前記第１の比較を実行してその比較結果が否定的である場合に前記第２のスイッチング素子をオンさせるとともに前記第１のスイッチング素子をオンオフさせ、前記比較器が前記第２の比較を実行してその比較結果が否定的である場合に前記第２のスイッチング素子をオフさせるとともに前記第１のスイッチング素子をオンオフさせる制御回路とを備える
ことを特徴とする電源回路。 - クロック信号に基づいてオンオフされる第１のスイッチング素子と直列接続されるインダクタと、
前記インダクタから放出されたエネルギーを第２のスイッチング素子を介して吸収し、電圧として保持する第１の保持素子と、
前記第２のスイッチング素子がオフしているときに、前記インダクタから放出されたエネルギーを吸収し、電圧として保持する第２の保持素子と、
前記インダクタからエネルギーが放出されない状態を検出する検出素子とを備え、
前記検出素子によってエネルギーが放出されない状態を検出すると、前記第２のスイッチング素子をオフさせる
ことを特徴とする電源回路。 - 前記検出素子は、前記第１の保持素子から前記インダクタへの電流の逆流を検出し、前記第２のスイッチング素子をオフさせることを特徴とする請求項３記載の電源回路。
- 第１のクロック信号又は第２のクロック信号に基づいてオンオフされる第１のスイッチング素子と直列接続されるインダクタと、
前記インダクタから放出されたエネルギーを第２のスイッチング素子を介して吸収し、電圧として保持する第１の保持素子と、
前記第２のスイッチング素子がオフしているときに、前記インダクタから放出されたエネルギーを吸収し、電圧として保持する第２の保持素子と、
前記第１のクロック信号に基づいて前記第１のスイッチング素子をオンオフさせる場合には前記第２のスイッチング素子をオンさせ、前記第２のクロック信号に基づいて前記第１のスイッチング素子をオンオフさせる場合には前記第２のスイッチング素子をオフさせる制御回路とを備える
ことを特徴とする電源回路。 - 前記第１の保持素子に保持された電圧が供給される負荷が大きくなるにつれて前記第１のクロック信号の周波数を高くし、前記第２の保持素子に保持された電圧が供給される負荷が大きくなるにつれて前記第２のクロック信号の周波数を高くすることを特徴とする請求項５記載の電源回路。
- 互いに対向する２枚の基板間に電気光学材料が挟持されてなる複数の画素を有する電気光学装置であって、
前記複数の画素を駆動するための駆動信号を供給する駆動回路と、
前記駆動回路の電源たる、請求項１乃至６のいずれかに記載の電源回路と
を具備することを特徴とする電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26457599A JP3587101B2 (ja) | 1999-09-17 | 1999-09-17 | 電源回路および電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26457599A JP3587101B2 (ja) | 1999-09-17 | 1999-09-17 | 電源回路および電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001095235A JP2001095235A (ja) | 2001-04-06 |
| JP3587101B2 true JP3587101B2 (ja) | 2004-11-10 |
Family
ID=17405200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26457599A Expired - Fee Related JP3587101B2 (ja) | 1999-09-17 | 1999-09-17 | 電源回路および電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587101B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4487008B2 (ja) * | 2008-12-03 | 2010-06-23 | シャープ株式会社 | 電源装置 |
| WO2023243050A1 (ja) * | 2022-06-16 | 2023-12-21 | 日清紡マイクロデバイス株式会社 | スイッチングレギュレータ |
-
1999
- 1999-09-17 JP JP26457599A patent/JP3587101B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001095235A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6633287B1 (en) | Power supply circuit of an electro-optical device, driving circuit of an electro-optical device, method of driving an electro-optical device, electro-optical device, and electronic equipment | |
| US6407732B1 (en) | Low power drivers for liquid crystal display technologies | |
| US5903248A (en) | Active matrix display having pixel driving circuits with integrated charge pumps | |
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| JP3648999B2 (ja) | 液晶表示装置、電子機器および液晶層の電圧検出方法 | |
| US7167141B2 (en) | Liquid crystal display device | |
| US4776676A (en) | Ferroelectric liquid crystal optical modulation device providing gradation by voltage gradient on resistive electrode | |
| US6600472B1 (en) | Liquid crystal display device | |
| US6297622B1 (en) | Power supply circuit with minimized power consumption | |
| US5204660A (en) | Method and apparatus for driving liquid crystal display device | |
| JP4701475B2 (ja) | 電気光学装置の電源回路、電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器 | |
| US6636071B1 (en) | Transmitting circuit, receiving circuit, transmitting-receiving circuit and electro-optical apparatus | |
| JP3587101B2 (ja) | 電源回路および電気光学装置 | |
| US20060056119A1 (en) | Voltage supply circuit, voltage supply method, electro-optical device, and electronic apparatus | |
| CN101241286A (zh) | 显示装置 | |
| US8194020B2 (en) | Liquid crystal display device | |
| US8411010B2 (en) | Cholesteric liquid crystal display device including a voltage stabilization part surpressing variations in output voltage | |
| JPS61166590A (ja) | 液晶表示素子及びその駆動方法 | |
| US20080122826A1 (en) | Driving circuit for adjusting common voltage and liquid crystal display using same | |
| JP2000278938A (ja) | 電源回路および電気光学装置 | |
| JP3791487B2 (ja) | 電気光学装置の電源回路、電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置、電圧生成回路および電子機器 | |
| KR19990035823A (ko) | 액정 표시 장치 | |
| JP2000275603A (ja) | 電源回路および電気光学装置 | |
| US7663595B2 (en) | Common voltage adjusting circuit for liquid crystal display | |
| Doutreloigne | A monolithic low-power high-voltage driver for bistable LCDs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |