JP3587006B2 - Automatic gain control circuit - Google Patents
Automatic gain control circuit Download PDFInfo
- Publication number
- JP3587006B2 JP3587006B2 JP00431397A JP431397A JP3587006B2 JP 3587006 B2 JP3587006 B2 JP 3587006B2 JP 00431397 A JP00431397 A JP 00431397A JP 431397 A JP431397 A JP 431397A JP 3587006 B2 JP3587006 B2 JP 3587006B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- input
- rectangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、映像信号を記録再生する映像記録再生装置(以下、ビデオテープレコーダと略す)における自動利得制御回路(以下、AGC回路と略す)に関するものである。
【0002】
【従来の技術】
以下、従来のビデオテープレコーダに使用されているAGC回路を図面を参照しながら説明する。
【0003】
図3は従来のAGC回路の構成を示したブロック図である。図3において、1は入力端子、2は入力端子1から入力された映像信号が入力される振幅制御増幅回路、3は振幅制御増幅回路2の出力信号から色信号を除去するローパスフィルタ、4はクランプ回路、5はクランプ回路4の出力から複合同期分離信号を分離する同期信号分離回路であり、同期信号分離回路5の出力は第1の論理積回路9と、第1の矩形波発生回路15と、第3の矩形波発生回路12と、第1の反転回路13とに入力される。15は同期信号分離回路5の出力信号の立ち上がりから第1の所定幅の矩形波を発生する第1の矩形波発生回路、16は第1の矩形波発生回路15の出力信号を反転した信号を発生する第2の反転回路、9は同期信号分離回路5の出力信号と第2の反転回路16の出力信号とを論理積演算する第1の論理積回路、10は第1の論理積回路9の出力信号の立ち上がりから第4の所定幅の矩形波を発生する第4の矩形波発生回路、12は同期信号分離回路5の出力信号の立ち上がりから第3の所定幅の矩形波を発生する第3の矩形波発生回路、11は第4の矩形波発生回路10の出力信号と第3の矩形波発生回路12の出力信号とを論理積演算する第2の論理積回路、13は同期信号分離回路5の出力信号を反転する第1の反転回路、14は第2の論理積回路11の出力信号と第1の反転回路13の出力信号とを論理積演算する第3の論理積回路、6は第3の論理積回路14の出力信号とクランプ回路4の出力信号とを加算する加算回路、7は加算回路6の出力信号の最大値を検波する最大値検波回路、8は比較回路であり、比較回路8の出力が振幅制御増幅回路2に帰還される。図10は図3の同期信号分離回路における各部の信号波形図を示したものである。
【0004】
以上のように構成された従来の自動利得制御回路において、以下同期信号分離回路以降の動作について説明する。
【0005】
図10(a)に示す同期信号分離回路5の出力信号は、第1の論理積回路9と第1の矩形波発生回路15と、第3の矩形波発生回路12と、第1の反転回路13に入力される。第1の矩形波発生回路15では、同期信号分離回路5の出力信号の立ち上がりから第1の所定の幅の矩形波(図10(b))が出力される。第1の矩形波発生回路15の出力信号は第2の反転回路16に入力され、第2の反転回路16からは第1の矩形波発生回路15を反転した信号(図10(c))が出力される。同期信号分離回路5の出力信号と第2の反転回路16の出力信号は第1の論理積回路9に入力され、同期信号分離回路5の出力と第2の反転回路16の出力の論理積の結果が出力される(図10(d))。第1の論理積回路9の出力信号は、第4の矩形波発生回路10に入力される。第4の矩形波発生回路10では、第1の論理積回路9の出力信号の立ち上がりから第4の所定の幅の矩形波(図10(e))が出力される。
【0006】
一方、第3の矩形波発生回路12では、同期信号分離回路5の出力信号の立ち上がりから第3の所定の幅の矩形波(図10(f))が出力される。第4の矩形波発生回路10の出力信号と第3の矩形波発生回路12の出力信号は、第2の論理積回路11に入力され、第4の矩形波発生回路10の出力と第3の矩形波発生回路12の出力の論理積の結果が出力される(図10(g))。第2の論理積回路11の出力信号と第1の反転回路13の出力信号(図10(h))は第3の論理積回路14に入力され、第2の論理積回路11の出力と第1の反転回路の出力の論理積の結果が出力される(図10(i))。
【0007】
この構成により、第3の論理積回路14の出力は、第1の所定の幅の矩形波の幅よりも広く、第4の所定の幅の矩形波よりも幅の狭い同期信号分離回路5の出力に対してのみ、矩形波が出力される(以下、第3の論理積回路14の出力をキーパルスとする)。
【0008】
次に、従来のAGC回路に垂直帰線期間に所定の信号が付加されている映像信号を入力したときの動作について図8、図9を用いて説明する。
【0009】
図9は映像信号の垂直帰線期間の一部を示した波形図である。図9(a)の映像信号は垂直帰線期間に所定の信号が付加されていない映像信号であり、図9(b)の映像信号は垂直帰線期間に所定の信号が付加されている映像信号を示したものである。
【0010】
図8(a)は図9のA、Bの部分を拡大したものである。垂直帰線期間に所定の信号が付加されている映像信号の場合、Bの部分には擬似同期信号と白100%の信号が交互に挿入されている。この信号に対して従来のAGC回路は白100%の信号部分にキーパルスを加算し、この最大値を所定の値にするように利得を制御するため、振幅が垂直帰線期間に所定の信号が付加されていない映像信号を入力した時よりも小さくなる。これを利用して映像信号の複製を制限している。
【0011】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、ケーブルテレビの放送などで意図せず複製を制限するための信号が付加されている放送信号があり、このような放送信号をビデオテープレコーダを経由してテレビジョン受像機に映像出力すると、記録していないにもかかわらず、出力される映像信号の振幅が低下するという問題点があった。
【0012】
本発明は、上記問題点を解決するもので、ビデオテープレコーダが記録状態でないときには、複製を制限するための信号が付加された映像信号が入力されても、出力される映像信号の振幅の低下がない自動利得制御回路を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は上記の目的を達成するために、入力端子と、前記入力端子からの入力信号を入力とする振幅調整が可能な増幅回路と、前記増幅回路の出力を入力とするローパスフィルタと、前記ローパスフィルタの出力を入力とするクランプ回路と、前記クランプ回路の出力を入力とする同期信号分離回路と、前記同期信号分離回路の出力を入力とし前記同期信号分離回路の出力の立ち上がりから第1の所定の幅の矩形波を出力する第1の矩形波発生回路と、前記同期信号分離回路の出力を入力とし前記同期信号分離回路の出力の立ち上がりから第2の所定の幅の矩形波を出力する第2の矩形波発生回路と、前記同期信号分離回路の出力を入力とし前記同期信号分離回路の出力の立ち上がりから第3の所定幅の矩形波を出力する第3の矩形波発生回路と、前記同期信号分離回路の出力を入力とし前記同期信号分離回路の出力を反転して出力する第1の反転回路と、前記第1の矩形波発生回路と前記第2の矩形発生回路の出力を入力とし前記第1の矩形波発生回路と前記第2の矩形発生回路の出力を切り換えるスイッチ回路と、前記スイッチ回路を制御する信号を入力する第1の制御信号入力端子と、前記スイッチ回路の出力を入力とし前記スイッチ回路の出力を反転して出力する第2の反転回路と、前記同期信号分離回路の出力と、前記第2の反転回路の出力を入力し論理積の結果を出力する第1の論理積回路と、前記第1の論理積回路の出力を入力とし前記第1の論理積回路の出力の立ち上がりから第4の所定の幅の矩形波を出力する第4の矩形波発生回路と、前記第4の矩形波発生回路の出力と、前記第3の矩形波発生回路の出力を入力とし論理積の結果を出力する第2の論理積回路と、前記第2の論理回路の出力と前記第1の反転回路の出力とを入力とし論理積の結果を出力する第3の論理積回路と、前記第3の論理積回路の出力と前記クランプ回路の出力とを入力とし前記クランプ回路の出力に前記第3の論理積回路の出力を加算する加算回路と、前記加算回路の出力を入力とし前記加算回路の出力の最大値を検波する最大値検波回路と、前記最大値検波回路の出力を入力とし所定の直流電圧と比較する比較回路とを備え、ビデオテープレコーダが記録状態にないときは、擬似同期信号に対してキーパルスを発生させないことにより、ビデオテープレコーダが記録状態でないときには、複製禁止信号が付加された映像信号が入力されても、出力される映像信号の振幅の低下がない自動利得制御回路である。
【0014】
この構成によって、ビデオテープレコーダが記録状態でないときには、複製を制限する信号が付加された映像信号が入力されても、出力される映像信号の振幅の低下がないビデオテープレコーダを提供することができる。
【0015】
【発明の実施の形態】
本発明の請求項1から4に記載の発明は、入力端子と、前記入力端子からの入力信号を入力とする振幅調整が可能な増幅回路と、前記振幅調整が可能な増幅回路の出力を入力とするローパスフィルタと、前記ローパスフィルタの出力を入力とするクランプ回路と、前記クランプ回路の出力を入力とする同期信号分離回路と、前記同期信号分離回路の出力を入力とし、前記同期信号分離回路の出力の立ち上がりから第1の所定の幅の矩形波を出力する第1の矩形波発生回路と、前記同期信号分離回路の出力を入力とし、前記同期信号分離回路の出力の立ち上がりから第2の所定の幅の矩形波を出力する第2の矩形波発生回路と、前記同期信号分離回路の出力を入力とし、前記同期信号分離回路の出力の立ち上がりから第3の所定の幅の矩形波を出力する第3の矩形波発生回路と、前記同期信号分離回路の出力を入力とし、前記同期信号分離回路の出力を反転して出力する第1の反転回路と、前記第1の矩形波発生回路と前記第2の矩形発生回路の出力を入力とし、前記第1の矩形波発生回路と前記第2の矩形波発生回路の出力を切り換えるスイッチ回路と、前記スイッチ回路を制御する信号を入力する第1の制御信号入力端子と、前記スイッチ回路の出力を入力とし、前記スイッチ回路の出力を反転して出力する第2の反転回路と、前記同期信号分離回路の出力と、前記第2の反転回路の出力を入力し、論理積の結果を出力する第1の論理積回路と、前記第1の論理積回路の出力を入力とし、前記第1の論理積回路の出力の立ち上がりから第4の所定の幅の矩形波を出力する第4の矩形波発生回路と、前記第4の矩形波発生回路の出力と、前記第3の矩形波発生回路の出力を入力とし、論理積の結果を出力する第2の論理積回路と、前記第2の論理回路の出力と、前記第1の反転回路の出力を入力とし、論理積の結果を出力する第3の論理積回路と、前記第3の論理積回路の出力と、前記クランプ回路の出力を入力とし、前記クランプ回路の出力に前記第3の論理積回路の出力を加算する加算回路と、前記加算回路の出力を入力とし、前記加算回路の出力の最大値を検波する最大値検波回路と、前記最大値検波回路の出力を入力とし、所定の直流電圧と比較する比較回路を備え、前記比較回路の出力によって前記振幅調整が可能な増幅回路を制御することにより、前記入力端子から入力された映像信号を所定の振幅に制御して出力する自動利得制御回路で、前記水平同期信号分離回路の出力が前記第2の反転回路の出力の矩形波の幅以下のときには前記第4の矩形波発生回路から矩形波を出力しない構成で、前記第1の矩形波発生回路と前記第2の矩形波発生回路の出力を前記スイッチ回路を前記第1の制御信号入力端子からの信号によって切り換えることにより、前記スイッチ回路が第1の矩形波発生回路の出力を選択しているときに、映像信号の垂直帰線期間に所定の信号が付加されていない映像信号が入力されたときは第1の所定の振幅を出力し、映像信号の垂直帰線期間に所定の信号が付加されている映像信号が入力されたときは第2の所定の振幅を出力し、前記スイッチ回路が第2の矩形波発生回路の出力を選択しているときに、映像信号の垂直帰線期間に所定の信号が付加されていない映像信号が入力されたときは第1の所定の振幅を出力し、映像信号の垂直帰線期間に所定の信号が付加されている映像信号が入力されたときにも第1の所定の振幅を出力することを特徴とするもので、ビデオテープレコーダが記録状態にないときは、擬似同期信号に対してキーパルスを発生させないことにより、ビデオテープレコーダが記録状態でないときには、複製を制限する信号が付加された映像信号が入力されても、出力される映像信号の振幅の低下がないという作用を有する。
【0016】
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は本実施の形態の自動利得制御回路の構成を示したブロック図である。
【0017】
図1において、1は入力端子、2は入力端子1から入力された映像信号が入力される振幅制御増幅回路、3は振幅制御増幅回路2の出力信号から色信号を除去するローパスフィルタ、4はクランプ回路、5はクランプ回路4の出力から複合同期分離信号を分離する同期信号分離回路であり、同期信号分離回路5の出力は第1の論理積回路9と、第1の矩形波発生回路15と、第3の矩形波発生回路12と、第1の反転回路13とに入力される。15は同期信号分離回路5の出力信号の立ち上がりから第1の所定幅の矩形波を発生する第1の矩形波発生回路、17は同期信号の立ち上がりから擬似同期信号よりも幅が広く垂直帰線期間以外の同期信号の幅より狭い矩形波を発生させる第2の矩形波発生回路、18は第1及び第2の矩形波発生回路15及び17の内一方を制御信号入力端子19からの制御信号により選択するスイッチ回路、16はスイッチ回路18の出力信号を反転した信号を発生する第2の反転回路、9は同期信号分離回路5の出力信号と第2の反転回路16の出力信号とを論理積演算する第1の論理積回路、10は第1の論理積回路9の出力信号の立ち上がりから第4の所定幅の矩形波を発生する第4の矩形波発生回路、12は同期信号分離回路5の出力信号の立ち上がりから第3の所定幅の矩形波を発生する第3の矩形波発生回路、11は第4の矩形波発生回路10の出力信号と第3の矩形波発生回路12の出力信号とを論理積演算する第2の論理積回路、13は同期信号分離回路5の出力信号を反転する第1の反転回路、14は第2の論理積回路11の出力信号と第1の反転回路13の出力信号とを論理積演算する第3の論理積回路、6は第3の論理積回路14の出力信号とクランプ回路4の出力信号とを加算する加算回路、7は加算回路6の出力信号の最大値を検波する最大値検波回路、8は比較回路であり、比較回路8の出力が振幅制御増幅回路2に帰還される。図4はスイッチ回路18が第1の矩形波発生回路15を選択したときの各部の信号波形図、図5はスイッチ回路18が第2の矩形波発生回路17を選択したときの各部の信号波形図を示したものである。
【0018】
以上のように構成された本実施の形態の自動利得制御回路について、以下スイッチ回路18が第1の矩形波発生回路15側を選択した時の動作について図4と共に説明する。
【0019】
入力端子1から入力された映像信号(図4(a))は振幅制御増幅回路2を介して、ローパスフィルタ3で色信号が除去される。ローパスフィルタ3の出力信号はクランプ回路4を介して、同期信号分離回路5で複合同期信号(図4(b))が分離されると共に、加算回路6に入力される。同期信号分離回路5の出力信号は、第1の論理積回路9、第1の矩形波発生回路15、第2の矩形波発生回路17、第3の矩形波発生回路12、第1の反転回路13に入力される。
【0020】
ここでスイッチ回路18がa側に切り換えられているため、第1の矩形波発生回路15から同期信号の立ち上がりから擬似同期信号よりも幅の狭い矩形波(図4(c))が出力される。スイッチ回路18の出力は第2の反転回路16で反転され(図4(e))、第1の論理積回路9に入力される。第1の論理積回路9は同期信号分離回路5と第1の反転回路16の論理積の結果を出力する(図4(f))。第1の論理積回路9の出力信号は第4の矩形波発生回路10に入力され、第4の矩形波発生回路10は第1の論理積回路9の出力信号の立ち上がりから矩形波を発生させる(図4(g))。第4の矩形波発生回路10の出力する矩形波の立ち下がり位置は、垂直帰線期間以外の同期信号分離回路5の出力の立ち下がりと垂直帰線期間以外の映像信号のバックポーチの終了位置の間になるように設定する。
【0021】
第3の矩形波発生回路12は同期信号分離回路5の出力信号の立ち上がりから矩形波を発生させる(図4(h))。第3の矩形波発生回路12の出力する矩形波の立ち下がりは、垂直帰線期間以外の映像信号のバックポーチの終了位置になるように設定する。第4の矩形波発生回路10の出力信号と第3の矩形波発生回路12の出力信号とは第2の論理積回路11に入力され論理積演算される(図4(i))。また、同期信号分離回路5の出力信号を第1の反転回路13で反転させた信号(図4(j))は第3の論理積回路14に入力され、第3の論理積回路14では第2の論理積回路11の出力信号と第1の反転回路13の出力信号の論理積の結果を出力する(図4(k))。
【0022】
このようにして作成した第3の論理積回路14の出力信号をキーパルスとし、加算回路6でクランプ回路4の出力に加算した信号(図4(l))を、最大値検波回路7で最大値検波し(図4(m))、比較回路8で基準の直流電圧と比較することにより振幅制御増幅回路2の出力が一定の値になるように帰還をかける。
【0023】
次に、スイッチ回路18が第2の矩形波発生回路17側を選択した時の動作について図5と共に説明する。
【0024】
入力端子1から入力された映像信号(図5(a))は振幅制御増幅回路2を介して、ローパスフィルタ3で色信号が除去される。ローパスフィルタ3の出力信号はクランプ回路4を介して、同期信号分離回路5で複合同期信号(図5(b))が分離されると共に、加算回路6に入力される。同期信号分離回路5の出力信号は、第1の論理積回路9、第1の矩形波発生回路15、第2の矩形波発生回路17、第3の矩形波発生回路12、第1の反転回路13に入力される。
【0025】
ここでスイッチ回路18がb側に接続されているため、第2の矩形波発生回路17で発生した同期信号の立ち上がりから擬似同期信号よりも幅が広く垂直帰線期間以外の同期信号の幅より狭い矩形波(図5(d))がスイッチ回路18から出力される。スイッチ回路18の出力は第2の反転回路16で反転され(図5(e))、第2の反転回路16の出力信号は第1の論理積回路9に入力される。第1の論理積回路9は同期信号分離回路5の出力信号と第1の反転回路16の出力信号とを論理積演算して出力する(図5(f))。第1の論理積回路9は第4の矩形波発生回路10に入力され、第1の論理積回路9の出力信号の立ち上がりから矩形波を発生させる(図5(g))。第4の矩形波発生回路10の出力する矩形波の立ち下がり位置は、垂直帰線期間以外の同期信号分離回路5の出力の立ち下がりと垂直帰線期間以外の映像信号のバックポーチの終了位置の間になるように設定する。
【0026】
一方、第3の矩形波発生回路12は同期信号分離回路5の出力信号の立ち上がりから矩形波を発生させる(図5(h))。第3の矩形波発生回路の出力する矩形波の立ち下がりは、垂直帰線期間以外の映像信号のバックポーチの終了位置になるように設定する。第2の論理積回路11は第4の矩形波発生回路10の出力信号と第3の矩形波発生回路12の出力信号との論理積の結果を出力する(図5(i))。第3の論理積回路14は、第2の論理積回路11の出力信号と第1の反転回路13の出力信号(図5(j))との論理積の結果を出力する(図5(k))。
【0027】
このようにして作成した第3の論理積回路14の出力信号をキーパルスとし、加算回路6でクランプ回路4の出力に加算した信号(図5(l))を、最大値検波回路7で最大値検波し(図5(m))、比較回路8で基準の直流電圧と比較することにより振幅制御増幅回路2の出力が一定の値になるように帰還をかける。
【0028】
図4、図5の映像信号のB部分において、スイッチ回路18が第1の矩形波発生回路15の出力を選択しているときはB部分の擬似同期信号に対してキーパルスを発生し、スイッチ回路18が第2の矩形波発生回路17の出力を選択しているときはB部分の擬似同期信号に対してキーパルスを発生しない。
【0029】
以上のように本実施の形態によれば、ビデオテープレコーダが記録状態のときにはスイッチ回路18が第1の矩形波発生回路15の出力を選択し、ビデオテープレコーダが記録状態以外のときにはスイッチ回路18が第2の矩形波発生回路17の出力を選択するように設定することにより、ビデオテープレコーダが記録状態でないときには、複製を制限する信号が付加された映像信号が入力されても、出力される映像信号の振幅の低下がないビデオテープレコーダを提供することができる。
【0030】
(実施の形態2)
以下、本発明の第2の実施の形態について図面を用いて説明する。
【0031】
図2は本実施の形態の自動利得制御回路の構成を示したブロック図である。図2において、図1に示す実施の形態1と同様の構成要素については、その説明は省略する。22は同期信号分離回路5の出力同期信号と後述する論理和回路21の出力信号とが入力される第4の論理積回路、20は第4の論理積回路22の出力の立ち上がりから1水平同期期間の4分の3より広く1水平同期期間より狭い矩形波を発生する第5の矩形波発生回路、23は第5の矩形波発生回路20の出力信号を反転させる第3の反転回路、21は第3の反転回路23の出力信号と制御信号入力端子24からの制御信号とにより論理和演算される論理和回路である。図6は図2における第2の制御信号入力端子24が真のときの各部の信号波形図を示したもの、図7は第2の制御信号入力端子24が偽のときの各部の信号波形図を示したものである。
【0032】
以上のように構成された本実施の形態の自動利得制御回路について、以下制御信号入力端子24が真の時の動作について図6と共に説明する。
【0033】
入力される映像信号(図6(a))に対して、同期信号分離回路5によって同期信号(図6(b))が分離される。その同期信号は第5の矩形波発生回路20に入力され、第4の論理積回路22の出力の立ち上がりから1水平同期期間の4分の3より広く、1水平同期期間より狭い矩形波(図6(c))を発生する。ここで、第2の制御信号入力端子24が真であるため、論理和回路21の出力信号(図6(d))は真となり、同期信号分離回路5の出力信号がそのまま第4の論理積回路22から出力される(図6(e))。
【0034】
第1の矩形波発生回路15は第4の論理積回路22の出力の立ち上がりから擬似同期信号よりも幅の狭い矩形波(図6(f))を発生させる。第1の矩形波発生回路15の出力信号は、第2の反転回路16で反転され(図6(g))、第1の論理積回路9は第4の論理積回路22の出力信号と第2の反転回路16の出力信号との論理積の結果を出力する(図6(h))。第1の論理積回路9の出力信号は、第4の矩形波発生回路10に入力される。第4の矩形波発生回路10は第1の論理積回路9の出力信号の立ち上がりから矩形波(図6(i))を発生させる。第4の矩形波発生回路10の出力する矩形波の立ち下がり位置は、垂直帰線期間以外の同期信号分離回路5の出力の立ち下がりと垂直帰線期間以外の映像信号のバックポーチの終了位置の間になるように設定する。
【0035】
第3の矩形波発生回路12は第4の論理積回路22の出力信号の立ち上がりから矩形波(図6(j))を発生させる。第3の矩形波発生回路12の出力する矩形波の立ち下がりは、垂直帰線期間以外の映像信号のバックポーチの終了位置になるように設定する。第3の矩形波発生回路12の出力信号は第2の論理積回路11に入力され、第2の論理積回路11は第4の矩形波発生回路10の出力信号と第3の矩形波発生回路12の出力信号の論理積の結果を出力する(図6(k))。第3の論理積回路14は第2の論理積回路11の出力信号と第1の反転回路13の出力信号(図6(l))の論理積の結果を出力する(図6(m))。
【0036】
このようにして作成した第3の論理積回路14の出力信号をキーパルスとし、加算回路6でクランプ回路4の出力信号に加算した結果(図6(n))を、最大値検波回路7で最大値検波(図6(o))し、比較回路8で基準の直流電圧と比較することにより、振幅制御増幅回路2の出力が一定の値になるように帰還をかける。
【0037】
次に、制御信号入力端子24が偽の時の動作について図7と共に説明する。
入力される映像信号(図7(a))に対して、同期信号分離回路5によって同期信号(図7(b))が分離される。その同期信号は第5の矩形波発生回路20に入力され、第4の論理積回路22の出力の立ち上がりから1水平同期期間の4分の3より広く、1水平同期期間より狭い矩形波(図7(c))を発生する。ここで、第2の制御信号入力端子24が偽であるため、論理和回路21の出力信号(図7(d))は第3の反転回路23の出力信号に応じて真または偽となり、第4の論理積回路22への出力信号が偽の時には同期信号分離回路5の出力信号は第4の論理積回路22の出力には出力されない。真の時には同期信号分離回路5の出力信号がそのまま第4の論理積回路22から出力される(図7(e))。
【0038】
第1の矩形波発生回路15は第4の論理積回路22の出力の立ち上がりから擬似同期信号よりも幅の狭い矩形波(図7(f))を発生させる。第1の矩形波発生回路15の出力信号は、第2の反転回路16で反転され(図7(g))、第1の論理積回路9は第4の論理積回路22の出力信号と第2の反転回路16の出力信号との論理積の結果を出力する(図7(h))。第1の論理積回路9の出力信号は、第4の矩形波発生回路10に入力される。第4の矩形波発生回路10は第1の論理積回路9の出力信号の立ち上がりから矩形波(図7(i))を発生させる。第4の矩形波発生回路10の出力する矩形波の立ち下がり位置は、垂直帰線期間以外の同期信号分離回路5の出力の立ち下がりと垂直帰線期間以外の映像信号のバックポーチの終了位置の間になるように設定する。
【0039】
第3の矩形波発生回路12は第4の論理積回路22の出力信号の立ち上がりから矩形波(図7(j))を発生させる。第3の矩形波発生回路12の出力する矩形波の立ち下がりは、垂直帰線期間以外の映像信号のバックポーチの終了位置になるように設定する。第3の矩形波発生回路12の出力信号は第2の論理積回路11に入力され、第2の論理積回路11は第4の矩形波発生回路10の出力信号と第3の矩形波発生回路12の出力信号の論理積の結果を出力する(図7(k))。第3の論理積回路14は第2の論理積回路11の出力信号と第1の反転回路13の出力信号(図7(l))の論理積の結果を出力する(図7(m))。
【0040】
このようにして作成した第3の論理積回路14の出力信号をキーパルスとし、加算回路6でクランプ回路4の出力信号に加算した結果(図7(n))を、最大値検波回路7で最大値検波(図7(o))し、比較回路8で基準の直流電圧と比較することにより、振幅制御増幅回路2の出力が一定の値になるように帰還をかける。
【0041】
図6、図7の映像信号のB部分において、制御信号入力端子24が真のときはB部分の擬似同期信号に対してキーパルスを発生し、制御信号入力端子24が偽のときはB部分の擬似同期信号に対してキーパルスを発生しない。
【0042】
以上のように本実施の形態によれば、ビデオテープレコーダが記録状態のときには制御信号入力端子24が真となり、ビデオテープレコーダが記録状態以外のときには制御信号入力端子24が偽となるように設定することにより、ビデオテープレコーダが記録状態でないときには、複製を制限するための信号が付加された映像信号が入力されても、出力される映像信号の振幅の低下がないビデオテープレコーダを提供することができる。
【0043】
【発明の効果】
以上のように本発明によれば、ビデオテープレコーダが記録状態のときには制御信号入力端子が真となり、ビデオテープレコーダが記録状態以外のときには制御信号入力端子が偽となるように設定することにより、ビデオテープレコーダが記録状態でないときには、複製を制限するための信号が付加された映像信号が入力されても、出力される映像信号の振幅の低下がないビデオテープレコーダを提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における自動利得制御回路のブロック図
【図2】本発明の実施の形態2における自動利得制御回路のブロック図
【図3】従来の自動利得制御回路のブロック図
【図4】本発明の実施の形態1における自動利得制御回路のスイッチ回路が第1の矩形波発生回路15の出力を選択したときの各部の信号波形図
【図5】本発明の実施の形態1における自動利得制御回路のスイッチ回路が第2の矩形波発生回路17の出力を選択したときの各部の信号波形図
【図6】本発明の実施の形態2における自動利得制御回路の制御信号入力端子24が真ときの各部の信号波形図
【図7】本発明の実施の形態2における自動利得制御回路の制御信号入力端子24が偽ときの各部の信号波形図
【図8】従来の自動利得制御回路の制御信号入力端子24が真ときの各部の信号波形図
【図9】映像信号の垂直帰線期間を示した波形図
【図10】従来の自動利得制御回路の同期信号とキーパルスの関係を示した波形図
【符号の説明】
1 入力端子
2 振幅制御増幅回路
3 ローパスフィルタ
4 クランプ回路
5 同期信号分離回路
6 加算回路
7 最大値検波回路
8 比較器
9 第1の論理積回路
10 第4の矩形波発生回路
11 第2の論理積回路
12 第3の矩形波発生回路
13 第1の反転回路
14 第3の論理積回路
15 第1の矩形波発生回路
16 第2の反転回路
17 第2の矩形波発生回路
18 スイッチ回路
19 第1の制御信号入力端子
20 第5の矩形波発生回路
21 論理和回路
22 第4の論理積回路
23 第3の反転回路
24 第2の制御信号入力端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an automatic gain control circuit (hereinafter, abbreviated as an AGC circuit) in a video recording / reproducing apparatus (hereinafter, abbreviated as a video tape recorder) for recording and reproducing a video signal.
[0002]
[Prior art]
Hereinafter, an AGC circuit used in a conventional video tape recorder will be described with reference to the drawings.
[0003]
FIG. 3 is a block diagram showing a configuration of a conventional AGC circuit. In FIG. 3, 1 is an input terminal, 2 is an amplitude control amplifier circuit to which a video signal input from the
[0004]
In the conventional automatic gain control circuit configured as described above, the operation after the synchronization signal separation circuit will be described below.
[0005]
The output signal of the synchronizing
[0006]
On the other hand, the third rectangular
[0007]
With this configuration, the output of the
[0008]
Next, an operation when a video signal to which a predetermined signal is added during a vertical blanking period is input to a conventional AGC circuit will be described with reference to FIGS.
[0009]
FIG. 9 is a waveform diagram showing a part of a vertical blanking period of a video signal. The video signal in FIG. 9A is a video signal to which a predetermined signal is not added in a vertical blanking period, and the video signal in FIG. 9B is a video signal to which a predetermined signal is added in a vertical blanking period. It shows a signal.
[0010]
FIG. 8A is an enlarged view of portions A and B in FIG. In the case of a video signal to which a predetermined signal is added during the vertical blanking period, a pseudo-synchronous signal and a 100% white signal are alternately inserted in the portion B. In response to this signal, the conventional AGC circuit adds a key pulse to the 100% white signal portion and controls the gain so that the maximum value becomes a predetermined value. It becomes smaller than when a video signal not added is input. This is used to limit duplication of video signals.
[0011]
[Problems to be solved by the invention]
However, in the above conventional configuration, there is a broadcast signal to which a signal for unintentionally restricting duplication is added in a cable television broadcast or the like, and such a broadcast signal is transmitted to a television receiver via a video tape recorder. However, there is a problem that the amplitude of the output video signal is reduced even if the video signal is not recorded.
[0012]
The present invention solves the above problem. When the video tape recorder is not in a recording state, even if a video signal to which a signal for limiting duplication is added is input, the amplitude of the output video signal decreases. It is an object to provide an automatic gain control circuit having no.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides an input terminal, an amplifier circuit capable of adjusting the amplitude of an input signal from the input terminal as an input, a low-pass filter having an output of the amplifier circuit as an input, A clamp circuit that receives an output of the low-pass filter as an input, a synchronization signal separation circuit that receives an output of the clamp circuit as an input, and a first signal from an output of the synchronization signal separation circuit that receives an output of the synchronization signal separation circuit as an input. A first rectangular wave generating circuit for outputting a rectangular wave having a predetermined width, and an output of the synchronizing signal separating circuit as an input and outputting a rectangular wave having a second predetermined width from a rising edge of the output of the synchronizing signal separating circuit. A second rectangular wave generating circuit, and a third rectangular wave generating circuit that receives the output of the synchronous signal separating circuit as an input and outputs a rectangular wave of a third predetermined width from the rising edge of the output of the synchronous signal separating circuit. A first inverting circuit which receives an output of the synchronizing signal separating circuit as an input and inverts an output of the synchronizing signal separating circuit and outputs the inverted signal; an output of the first rectangular wave generating circuit and an output of the second rectangular generating circuit And a switch circuit for switching the output of the first rectangular wave generating circuit and the second rectangular generating circuit with an input, a first control signal input terminal for inputting a signal for controlling the switch circuit, A second inverting circuit that receives an output as an input, inverts the output of the switch circuit and outputs the inverted signal, an output of the synchronization signal separating circuit, and an output of the second inverting circuit that outputs an AND result. And a fourth rectangular wave generating circuit that receives the output of the first logical product circuit as an input and outputs a rectangular wave of a fourth predetermined width from the rising edge of the output of the first logical product circuit And the fourth square wave generation time And an output of the third rectangular wave generating circuit, a second AND circuit for outputting the result of AND operation, and an output of the second logical circuit and an output of the first inverting circuit. And a third AND circuit which outputs a result of the AND operation, and an output of the third AND circuit and an output of the clamp circuit, and the third AND circuit outputs the output of the clamp circuit. An addition circuit that adds the outputs of the addition circuits, a maximum value detection circuit that receives the output of the addition circuit as an input, and detects a maximum value of the output of the addition circuit, and compares the output of the maximum value detection circuit as an input with a predetermined DC voltage. When the video tape recorder is not in a recording state, a video signal to which a duplication inhibiting signal is added when the video tape recorder is not in a recording state by not generating a key pulse with respect to the pseudo synchronization signal when the video tape recorder is not in a recording state. Is an automatic gain control circuit in which the amplitude of the output video signal does not decrease even if the input is input.
[0014]
With this configuration, when the video tape recorder is not in the recording state, it is possible to provide a video tape recorder in which the amplitude of the output video signal does not decrease even if the video signal to which the signal for limiting duplication is added is input. .
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
The invention according to
[0016]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 is a block diagram showing the configuration of the automatic gain control circuit according to the present embodiment.
[0017]
In FIG. 1, 1 is an input terminal, 2 is an amplitude control amplifier circuit to which a video signal input from the
[0018]
The operation of the automatic gain control circuit of the present embodiment configured as described above when the
[0019]
The video signal (FIG. 4A) input from the
[0020]
Here, since the
[0021]
The third rectangular
[0022]
The output signal of the third AND
[0023]
Next, an operation when the
[0024]
The video signal (FIG. 5A) input from the
[0025]
Here, since the
[0026]
On the other hand, the third rectangular
[0027]
The output signal of the third AND
[0028]
In the B portion of the video signal shown in FIGS. 4 and 5, when the
[0029]
As described above, according to the present embodiment, when the video tape recorder is in the recording state, the
[0030]
(Embodiment 2)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
[0031]
FIG. 2 is a block diagram showing a configuration of the automatic gain control circuit according to the present embodiment. 2, the description of the same components as those in the first embodiment shown in FIG. 1 is omitted.
[0032]
The operation of the automatic gain control circuit of the present embodiment configured as described above when the control
[0033]
The synchronization signal (FIG. 6B) is separated from the input video signal (FIG. 6A) by the synchronization
[0034]
The first rectangular
[0035]
The third rectangular
[0036]
The output signal of the third AND
[0037]
Next, the operation when the control
The synchronization signal (FIG. 7B) is separated from the input video signal (FIG. 7A) by the synchronization
[0038]
The first rectangular
[0039]
The third rectangular
[0040]
The output signal of the third AND
[0041]
In the B portion of the video signal of FIGS. 6 and 7, when the control
[0042]
As described above, according to the present embodiment, the control
[0043]
【The invention's effect】
As described above, according to the present invention, by setting the control signal input terminal to be true when the video tape recorder is in the recording state and by setting the control signal input terminal to be false when the video tape recorder is not in the recording state, When the video tape recorder is not in the recording state, it is possible to provide a video tape recorder in which the amplitude of the output video signal does not decrease even if a video signal to which a signal for restricting duplication is added is input.
[Brief description of the drawings]
FIG. 1 is a block diagram of an automatic gain control circuit according to a first embodiment of the present invention.
FIG. 2 is a block diagram of an automatic gain control circuit according to a second embodiment of the present invention.
FIG. 3 is a block diagram of a conventional automatic gain control circuit.
FIG. 4 is a signal waveform diagram of each unit when the switch circuit of the automatic gain control circuit according to the first embodiment of the present invention selects the output of the first rectangular
FIG. 5 is a signal waveform diagram of each unit when the switch circuit of the automatic gain control circuit according to the first embodiment of the present invention selects the output of the second rectangular
FIG. 6 is a signal waveform diagram of each part when the control
FIG. 7 is a signal waveform diagram of each part when the control
FIG. 8 is a signal waveform diagram of each part when the control
FIG. 9 is a waveform diagram showing a vertical blanking period of a video signal.
FIG. 10 is a waveform chart showing a relationship between a synchronization signal and a key pulse in a conventional automatic gain control circuit.
[Explanation of symbols]
1 input terminal
2 Amplitude control amplifier circuit
3 Low-pass filter
4 Clamp circuit
5 Synchronous signal separation circuit
6 Addition circuit
7 Maximum value detection circuit
8 Comparators
9 First AND circuit
10. Fourth rectangular wave generation circuit
11 Second AND circuit
12. Third rectangular wave generating circuit
13 First inversion circuit
14 Third logical product circuit
15 First rectangular wave generating circuit
16 Second inverting circuit
17. Second rectangular wave generating circuit
18 Switch circuit
19 1st control signal input terminal
20 fifth rectangular wave generation circuit
21 OR circuit
22 Fourth AND circuit
23. Third Inverting Circuit
24 Second control signal input terminal
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00431397A JP3587006B2 (en) | 1997-01-14 | 1997-01-14 | Automatic gain control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00431397A JP3587006B2 (en) | 1997-01-14 | 1997-01-14 | Automatic gain control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10200851A JPH10200851A (en) | 1998-07-31 |
JP3587006B2 true JP3587006B2 (en) | 2004-11-10 |
Family
ID=11581002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00431397A Expired - Fee Related JP3587006B2 (en) | 1997-01-14 | 1997-01-14 | Automatic gain control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3587006B2 (en) |
-
1997
- 1997-01-14 JP JP00431397A patent/JP3587006B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10200851A (en) | 1998-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3587006B2 (en) | Automatic gain control circuit | |
KR920001012B1 (en) | Video signal processing circuit | |
KR0178382B1 (en) | Luminance signal/color signal separating circuit and noise reduction circuit using a comb filter | |
KR100245148B1 (en) | Reproducing apparatus | |
JP2835337B2 (en) | Connection circuit layout | |
JP3097691B2 (en) | Comb filter device | |
JP3077154B2 (en) | Enhancer circuit | |
JP2956431B2 (en) | Synchronization signal changer | |
KR100238221B1 (en) | Apparatus and method for seperating sync-signal | |
JP2775801B2 (en) | Video signal processing circuit | |
JP3072260B2 (en) | Magnetic recording / reproducing device | |
JPH03145290A (en) | Magnetic reproducing device | |
JPH0617392Y2 (en) | SVHS signal processor | |
JP3049838B2 (en) | Magnetic recording / reproducing device | |
KR0136503Y1 (en) | The selective circuit for group delay characteristic of image signal | |
JP3329149B2 (en) | Clamp pulse generation method and circuit thereof | |
KR100231448B1 (en) | Switching noise removing method of hifi audio signal | |
JP2697505B2 (en) | Color signal processing circuit | |
JP2979556B2 (en) | No signal detection device | |
JP3059727U (en) | False color signal removal circuit in video signal | |
JPH09121323A (en) | Video signal processor | |
JPS6373785A (en) | Magnetic recording and reproducing device | |
JP2001352561A (en) | Video signal processor | |
KR20000070282A (en) | Circuit arrangement for processing a video signal, including means for avoiding a vertical color shift at horizontal color transitions | |
JPH01112881A (en) | Video signal processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |