JP3584996B2

JP3584996B2 - Wiring board for electrical test and method of manufacturing the same

Info

Publication number: JP3584996B2
Application number: JP31991894A
Authority: JP
Inventors: 英博中村; 正則中村; 良明坪松; 敦司桑野; 伊津夫渡辺; 直樹福富
Original assignee: Hitachi Chemical Co Ltd; Showa Denko Materials Co Ltd; Resonac Corp
Current assignee: Resonac Corp
Priority date: 1993-12-27
Filing date: 1994-12-22
Publication date: 2004-11-04
Anticipated expiration: 2019-11-04
Also published as: JPH07235739A

Description

【０００１】
【産業上の利用分野】
本発明は、プリント基板、集積回路用基板、液晶表示基板などの高密度配線基板における導通抵抗検査をはじめとする接触導通を要する電気的検査に使用するエレクトリカルテスト用配線基板に関する。
【０００２】
【従来の技術】
本発明は、プリント基板をはじめ、高密度実装基板の検査用基板の構造、作製法および検査法に関するものである。本発明の背景として、実装基板上への電子部品実装密度の増大や部品端子の狭ピッチ化がある。このため、実装部品端子の相互配置間隔が縮小している。相互結線が確保できるようにする微細配線化および多層化技術が進むに伴い、これら実装技術を駆使して、実装部品のマルチチップモジュール化が図られている。例えば、シリコン基板上に半導体素子が集積回路化されたもの（以下ベアチップ）をこれまで、リードフレームに実装封止して、挿入部品もしくは面実装部品としてきた。これに対し、該ベアチップを複数個、ひとつの基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接続し封止後、リードフレームに実装して機能化する形態である。ＭＣＭは、ＣＯＢ，ＰＧＡ，ＨＩＣの分野と特徴づけは、明確ではないが、ひとつの指標として、実装基板面積に対するデバイスの面積比率が３０％以上と定義されている。このような、基板はシリコンを基板とするＭＣＭ−Ｄ、セラミック系材料を基板とするＭＣＭ−Ｃ、有機材料を基板とするＭＣＭ−Ｌに分けられる。
【０００３】
これらの基板は、ベアチップ実装前に、所定パターンの形成を電気的なオープンショートテストで確認する必要があり、プリント板で培われてきた検査方法を適用する場合に検査条件は、従来よりさらに厳しくなりつつある。例えば、所定パターンは、線幅と線間（以下ラインアンドスペース）が１００μｍ／１００μｍ以下の特徴がある。同時に、金メッキ処理された部品実装の電極も９０〜１２０μｍピッチとなりつつあり、その電極数は将来、１インチ角あたり１０００個を超えると予測される。従って、２００μｍピッチ以下で検査用接触端子を被検査基板の電極に対向させる必要がある。また、被検査基板の電極は、実装前の損傷防止に格段の注意を必要とする。この背景から、従来技術として検査用接触端子を被検査基板に対向して配置する方法がある。
【０００４】
従来技術においては、被検査基板に対向する端子は導電性金属端子が用いられる。しかし、被検査基板の電極を損傷させる可能性がある。電極の損傷防止を改善する方法として、特開昭５９−３２６９号公報に示されるように検査用接触端子と被検査基板との間に圧接時に導電性ゴムシートを挿入する技術がある。
【０００５】
【発明が解決しようとする課題】
この従来の方法は、電極配線層表面がソルダレジストなどのパッシベーション膜で沿面をとって被覆されている場合、確実圧接するには不利である。また、端子を保持する基板を利用するのでは、狭ピッチに対応するのに限界がある。本発明は、狭ピッチに対応するのが容易で、狭ピッチでの導電性金属からなる突起電極とその先端にのみ、導電性を損なわず、弾力性を有する導電性高分子または導電性高分子複合膜が被覆された構造を与えるものである。
【０００６】
【課題を解決するための手段】
本発明は、絶縁基板と、絶縁基板中に埋め込まれている所定パターンの配線と、その配線上に設けられた、被テスト用デバイスの電極と接触する突起電極とよりなっており、導電性金属からなる突起電極先端が導電性を著しく低下させることなく導電性高分子または導電性高分子複合膜で被覆されていることを特徴とする。
【０００７】
導電性金属からなる突起電極先端が導電性を著しく低下させることなく導電性高分子で被覆する方法を以下説明する。
１．導電性高分子または導電性高分子と他の樹脂の混合物を電極上に選択的に被覆する。
（１）導電性高分子（アンドープ）または導電性高分子（アンドープ）と他の樹脂の混合物を適当な溶媒に溶解し、電極上に浸したこの溶液の溶媒を揮発させることにより被覆する。その後で、ドーパントをドーピングする。導電性高分子としては、例えば、ポリチオフェン、ポリピロール、ポリアセチレン、ポリフェニレンビニレン等が使用される。他の樹脂としては、例えば、ゴム等のエラストマー、ポリ塩化ビニル、ポリ酢酸ビニル、フェノール樹脂、エポキシ樹脂等が使用される。ドーパントとしては、例えば、塩化第２鉄、ヨウ素、過塩素酸鉄等が使用される。
（２）電極を導電性高分子モノマーとドーパントの混合溶液に浸漬し、電解重合により導電性高分子を形成させる。
（３）樹脂を被覆した電極を導電性高分子モノマーとドーパントの混合溶液に浸漬し、電解重合により導電性高分子を重合させながら、樹脂皮膜層に浸透させて導電性高分子複合膜を形成させる。
（４）高分子アニオン（例えばスルホン酸、カルボン酸等の極性基を有す高分子）膜または、高分子アニオンと樹脂の混合物の膜を被覆した電極を導電性高分子モノマー溶液に浸漬し、電解重合により導電性高分子を重合させながら、皮膜層に浸透させて導電性高分子複合膜を形成させる。
（５）酸化剤を混合した樹脂を電極上に被覆し、導電性高分子モノマー蒸気にさらすことにより重合を行いながら、重合体を被覆層に浸透させ導電性高分子複合膜を形成させる。
【０００８】
２．導電性高分子膜または導電性高分子複合膜をパターニングし、仮基板をエッチングする際のエッチングレジストとして使用し、電極上に選択的に被覆する方法。
（１）導電性高分子（アンドープ）または導電性高分子（アンドープ）と他の樹脂（エストラマー）などの混合物を適当な溶媒に溶解する。そして、仮基板上に膜形成後、パターンマスクを介して紫外線照射し、現像することによりエッチングレジストのパターンを形成した導電性高分子膜を得る。その後で、各種ドーパントをドーピングする。この導電性高分子膜をマスク（エッチングレジスト）にして仮基板のエッチングを行い、導電性高分子で被覆した電極パターン（突起電極）を形成させる。ここで、導電性高分子としては、例えばポリチオフェン等、または、それらに光重合可能なエチレン性二重結合を有する基を導入させたものが使用される。
（２）導電性高分子（アンドープ）を、パターン形成能力のある樹脂（例えば、各種レジスト、光架橋可能な樹脂等）に混合し、以下２．（１）の方法により導電性高分子で被覆した電極パターン（突起電極）を形成させるパターン形成能力のある樹脂としては、例えば、アルキル（メタ）アクリレートと（メタ）アクリル酸の共重合物／テトラエチレングリコールジアクリレート／ベンゾフェノン（光開始剤）の組成物、フェノール樹脂／オルトナフトキノンアジドの組成物等が使用できる。
（３）導電性高分子（アンドープ）膜または導電性高分子（アンドープ）と他の樹脂の混合物の膜を形成し、各種ドーパントをドーピングする。この膜の上に感光性レジストを塗布成膜し、パターンマスクを介して光（紫外線または可視光線）照射し、現像することによりレジストパターンを形成する。次いで、このレジストパターンをマスクに下地の導電性高分子膜をエッチングし、パターンを転写する（リフトオフ法）。そして、この導電性高分子膜をマスク（エッチングレジスト）にして基板のエッチングを行い、感光性レジストを除去して導電性高分子で被覆した電極パターン（突起電極）を形成させる。
（４）導電性高分子（アンドープ）または導電性高分子（アンドープ）と他の樹脂の混合物と光によりドーパントを発生する化合物（例えば、トリフェニルヨードニウムテトラフルオロボレート）を適当な溶媒に溶解する。そして、膜形成後、パターンマスクを介して紫外線照射し、光照射部のみドーピングを行い不溶化させ、次いで現像することによりパターン形成した導電性高分子膜を得る。以下、２．（１）の方法により導電性高分子で被覆した電極パターンを形成させる。
【０００９】
突起電極形成後に導電性高分子を付与する場合について図１〜図１０により、本発明の一実施例を説明する。１で示す厚さ３５〜７０μｍの電解銅箔と２で示す厚さ０．１〜０．５μｍのニッケル層からなる（例えば福田金属製の）２層箔を用いる。このニッケル面にレジスト３をラミネートする。レジストは例えば日立化成製ＨＮ３５０を用いる。この後、積算露光量１２５〜１３０ｍＪ／ｃｍ²の露光現像で所定のパターンを含むネガイメージを焼き付ける。パターンのネガイメージは３で示すレジスト層に焼き付けられる（図１）。１、２を電極として、パターンのポジイメージを電気銅めっきする。レジスト剥離後には、パターンのポジイメージが４で示される（図２）。
【００１０】
この後、直径５ｍｍの穴をパンチング穴明けする。パンチング穴明け工程は、その中心位置を自動認識する場合には、十分なコントラストが必要になる。このような場合は、レジスト剥離を実施する前に該工程を先行させることが望ましい（図３）。
【００１１】
図３で形成した箔の電気銅めっきパターンを任意の樹脂に埋め込む（配線転写法）。この時、パターン間での異物や油脂分除去のため、パターンの整面処理をネオサンディップに浸漬洗浄する。ピール強度を確保するため、パタ−ン銅の酸化処理および酸化銅の還元処理を行う。その後、２４時間以内に５で示す熱硬化性ガラスエポキシプリプレグを介して途中工程での反り防止のための３５μｍ電解銅箔６と共に真空プレスする（図４）。この後、直径３．１５〜３．１７５のドリル穴明け（Ｋ点）を行う（図５）。
【００１２】
１のキャリアをエッチングして転写パターン上に位置精度良く、ピラー形成を行うため、４’に示す直径４mmのガイドマークをキャリア側から見えるようにする。このガイドマークは、該Ｋ点でも代用可能だが、ピラー群に近いところがより高精度となる。まず、図４で作製した金属のキャリア側についた酸化処理還元処理の層を除去するため、バフ研磨で整面する。この後、レジストラミネート、該マークに沿面を取った円パターンをネガイメージに焼き付ける。露光現像後、アルカリエッチングで銅エッチングする。この際、２で示すニッケルはエッチングされない。このため、埋め込まれた銅パターンのエッチングを防いでいる。この後、ニッケルをメルストリップ社製ニッケルエッチング用Ａ液、Ｂ液、過酸化水素水で除去する。レジスト剥離後（図６）、窓明けされたパターンを該Ｋ点を基準として、ＮＣ穴明けする。この穴を次のマスク位置合わせに使用する。精度をさらに良くするにはガイドマークをそのまま残す方が望ましい（図７）。
【００１３】
レジストの密着を確実にするバフ研磨による整面をまず行う。レジストラミネート後、ピラーのネガイメージを焼き付けるため、該ガイドマークと該ネガイメージに含まれるガイドマークとの位置合わせマークを倍率４０〜１００倍のマイクロスコープで見ながら合わせる。ガイドマークはピラー群の周囲に少なくとも４ケ所設けることが望ましい。露光及び現像後、図６と同様に銅エッチング、ニッケルエッチング、レジスト剥離を行う。キャリアの銅厚さを制御すれば、サイドエッチの少ない任意断面の突起電極７が得られる（図８）。この突起電極７を、無電解ニッケル、金めっきあるいは、転写パターンにリードパターンを設けることにより、電気ニッケル、金メッキする。めっき層８の厚さは、後者の場合、ニッケル層は２〜６μｍ、金メッキ層は０．１〜７μｍが望ましい。外形加工ののち所定引き出し配線および電極、電極の上に形成された突起電極を有する基板が得られる（図９）。
【００１４】
突起電極を下にして、小型プレスに固定する。これと平行にプレスに取り付けた基板の真下にアプリケータやスピンコートで導電性高分子を厚さ１〜３０μｍで被膜したフローティングガラスやアクリル板などを設置する。プレス降下により、突起電極に選択的に導電性高分子９を付与することができる。これにより、図１０の構造を有する本発明のテスト用基板が得られる。
【００１５】
【作用】
まず、平面図で本発明の電極群が被検査基板へ、どのような位置関係にあるか補足説明する。図１１は、被検査基板の表面電極パターンおよび引き回し配線を裏面から透視した場合の概略平面図である。一方、図１１と同様の方向から、本発明の検査基板パターンを見た場合の概略平面図を図１２に示す。図１２の突起電極群は、１１−２の表面電極パターン群と対向して配置され、相互の接触には１２−４のガイド穴を位置合わせに利用可能である。１１−１の引き回し配線は、相互接触により所定配線１２−１と１２−１’ではんだ接続などハンドリングで十分可能な大きさおよび低密度な電極群に引き出され、この電極群を使って自動測定システムやテスタなどにはんだ接続される。同様に、１１−２の引き回し配線は１２−２と１２−２’の所定配線で引き出される。本発明は、この相互接触の際、１１−２の表面電極を損傷させることなく、かつ平面間での接触確度ばらつきを抑えると共に、電極の寿命を向上させる。
【００１６】
【発明の効果】
本発明のテスト用配線基板は、被検査デバイスパタ−ンの狭ピッチに対応するのが容易であり、導電性金属からなる突起電極とその先端にのみ導電性を損なわず、弾力性を有する導電性高分子または導電性高分子複合膜が被覆されており、被検査デバイスの表面電極を損傷させることなく、かつ平面間での接触確度ばらつきを抑えると共に、テスト用配線板自体の突起電極の寿命を向上させるものである。
【図面の簡単な説明】
【図１】〜
【図１０】本発明のテスト用配線基板の製造工程を示す断面図である。
【図１１】被検査基板のパタ−ンを示す平面図である。
【図１２】本発明基板のパタ−ンを示す平面図である。
【符号の説明】
１銅箔
２ニッケル層
３レジスト層
４めっきパターン
４’ ガイドマ−ク
５プリプレグ
６銅箔
７突起電極
８めっき層
９導電性高分子
１１−１引き回し配線
１１−２表面電極パターン群
１２−１所定配線
１２−１’所定配線
１２−２所定配線
１２−２’所定配線
１２−３突起電極群
１２−４ガイド穴[0001]
[Industrial applications]
The present invention relates to a wiring board for an electrical test used for an electrical inspection that requires contact continuity such as a continuity resistance test on a high-density wiring board such as a printed board, an integrated circuit board, and a liquid crystal display board.
[0002]
[Prior art]
The present invention relates to a structure, a manufacturing method, and an inspection method of an inspection board for a high-density mounting board, including a printed board. As background of the present invention, there is an increase in the mounting density of electronic components on a mounting substrate and a narrow pitch of component terminals. For this reason, the mutual arrangement interval of the mounting component terminals is reduced. As the fine wiring reduction and multilayer technology that interconnects can be secured advances, by making full use of these implementation techniques, multi-chip mode joules of mounted components is achieved. For example, an integrated circuit in which a semiconductor element is integrated on a silicon substrate (hereinafter, a bare chip) has been mounted and sealed on a lead frame to form an insert component or a surface mount component. On the other hand, a plurality of bare chips are connected to one substrate by wire bond connection, TAB connection or CCB connection, sealed, and then mounted on a lead frame for functionalization. The MCM is not clearly defined in the fields of COB, PGA, and HIC, but as one index, the area ratio of the device to the mounting board area is defined as 30% or more. Such substrates are classified into MCM-D using silicon as a substrate, MCM-C using a ceramic-based material as a substrate, and MCM-L using an organic material as a substrate.
[0003]
For these substrates, it is necessary to confirm the formation of a predetermined pattern by an electrical open short test before mounting a bare chip, and the inspection conditions are more severe when applying the inspection method cultivated on printed boards. It is becoming. For example, the predetermined pattern has a feature that a line width and a line interval (hereinafter, line and space) are 100 μm / 100 μm or less. At the same time, it is becoming an electrode also 90~120μm pitch gold-plated treated component mounting, the number of electrodes in the future is predicted 1000 per inch angle and is exceeded. Therefore, it is necessary to face the inspection contact pin to the electrode of the device under test substrate below 200μm pitch. Also, the electrodes of the substrate to be inspected require extreme care to prevent damage before mounting. From this background, there is a method of arranging a contact terminal for inspection facing a substrate to be inspected as a conventional technology.
[0004]
In the related art, a conductive metal terminal is used as a terminal facing the substrate to be inspected. However, there is a possibility that the electrodes of the substrate to be inspected may be damaged. As a method of improving prevention of electrode damage, there is a technique of inserting a conductive rubber sheet between a contact terminal for inspection and a substrate to be inspected at the time of press-contact, as disclosed in JP-A-59-3269.
[0005]
[Problems to be solved by the invention]
This conventional method is disadvantageous for reliable pressure welding when the surface of the electrode wiring layer is covered with a passivation film such as a solder resist. Further, when a substrate for holding terminals is used, there is a limit in supporting a narrow pitch. The present invention is directed to a conductive polymer or a conductive polymer which is easy to cope with a narrow pitch and has elasticity without impairing the conductivity only at the protruding electrode made of a conductive metal at the narrow pitch and its tip. This gives the composite membrane a coated structure.
[0006]
[Means for Solving the Problems]
The present invention comprises an insulating substrate, a wiring of a predetermined pattern embedded in the insulating substrate, and a protruding electrode provided on the wiring and in contact with an electrode of a device under test. The tip of the protruding electrode is coated with a conductive polymer or a conductive polymer composite film without significantly lowering the conductivity .
[0007]
A method for coating the protruding electrode tip made of a conductive metal with a conductive polymer without significantly lowering the conductivity will be described below.
1. A conductive polymer or a mixture of a conductive polymer and another resin is selectively coated on the electrode.
(1) The conductive polymer (undoped) or a mixture of the conductive polymer (undoped) and another resin is dissolved in a suitable solvent, and the solution is dipped on the electrode and the solvent is volatilized for coating. Thereafter, the dopant is doped. As the conductive polymer, for example, polythiophene, polypyrrole, polyacetylene, polyphenylenevinylene, or the like is used. As other resin, for example, elastomer such as rubber, polyvinyl chloride, polyvinyl acetate, phenol resin, epoxy resin and the like are used. As the dopant, for example, ferric chloride, iodine, iron perchlorate, or the like is used.
(2) The electrode is immersed in a mixed solution of a conductive polymer monomer and a dopant, and a conductive polymer is formed by electrolytic polymerization.
(3) A resin-coated electrode is immersed in a mixed solution of a conductive polymer monomer and a dopant, and while the conductive polymer is polymerized by electrolytic polymerization, is penetrated into the resin film layer to form a conductive polymer composite film. Let it.
(4) dipping an electrode coated with a polymer anion (for example, a polymer having a polar group such as sulfonic acid or carboxylic acid) or a film of a mixture of a polymer anion and a resin in a conductive polymer monomer solution; While polymerizing the conductive polymer by electrolytic polymerization, the conductive polymer is permeated into the film layer to form a conductive polymer composite film.
(5) an oxidizing agent is coated on the mixed combined resin electrode, while the polymerization by exposure to a conductive polymer monomer vapor, to form a conductive polymer composite film impregnated with the polymer in the coating layer .
[0008]
2. A method in which a conductive polymer film or a conductive polymer composite film is patterned, used as an etching resist when etching a temporary substrate, and selectively coated on electrodes.
(1) A conductive polymer (undoped) or a mixture of a conductive polymer (undoped) and another resin (estramer) is dissolved in a suitable solvent. Then, after the film is formed on the temporary substrate, the film is irradiated with ultraviolet rays through a pattern mask and developed to obtain a conductive polymer film having an etching resist pattern formed thereon. After that, various dopants are doped. Using the conductive polymer film as a mask (etching resist), the temporary substrate is etched to form an electrode pattern (protruding electrode) covered with the conductive polymer. Here, as the conductive polymer, for example polythiophene, or those them by introducing a group that having a photopolymerizable ethylenic double bond is used.
(2) A conductive polymer (undoped) is mixed with a resin capable of forming a pattern (for example, various resists, a photocrosslinkable resin, and the like). (1) The method by the conductive polymer in the coated electrode patterns resin with patterning ability to form a (protruding electrodes), for example, alkyl (meth) acrylate and (meth) acrylic acid co-heavy compounds / the composition of tetraethylene glycol diacrylate / benzophenone (photoinitiator), composition, etc. of the phenolic resin / ortho naphthoquinone azide de can be used.
(3) A conductive polymer (undoped) film or a film of a mixture of a conductive polymer (undoped) and another resin is formed and doped with various dopants. A photosensitive resist is applied and formed on this film, irradiated with light (ultraviolet light or visible light) through a pattern mask, and developed to form a resist pattern. Next, using the resist pattern as a mask, the underlying conductive polymer film is etched to transfer the pattern (lift-off method). Then, using the conductive polymer film as a mask (etching resist), the substrate is etched to remove the photosensitive resist and form an electrode pattern (protruding electrode) covered with the conductive polymer.
(4) the conductive polymer (undoped) or a conductive polymer (undoped) and a mixture of other resin with a compound that generates a dopant by light (e.g., triphenyl iodonium tetrafluoro volley g) is dissolved in a suitable solvent . After the film is formed, the conductive polymer film is irradiated with ultraviolet rays through a pattern mask, is insolubilized by doping only the light-irradiated portion, and is then developed to obtain a patterned polymer film. Hereinafter, 2. An electrode pattern coated with a conductive polymer is formed by the method (1).
[0009]
One embodiment of the present invention will be described with reference to FIGS. 1 to 10 in the case where a conductive polymer is applied after the formation of the protruding electrodes. A two- layer foil (for example, manufactured by Fukuda Metal) comprising an electrolytic copper foil having a thickness of 1 to 35 μm and a nickel layer having a thickness of 0.1 to 0.5 μm shown by 2 is used. The resist 3 is laminated on the nickel surface. As the resist, for example, HN350 manufactured by Hitachi Chemical is used. Thereafter, a negative image including a predetermined pattern is printed by exposure and development with an integrated exposure amount of 125 to 130 mJ / cm ² . The negative image of the pattern is printed on a resist layer indicated by 3 (FIG. 1). Using the electrodes 1 and 2 as electrodes, a positive image of the pattern is electroplated with copper. After stripping the resist, a positive image of the pattern is shown at 4 (FIG. 2).
[0010]
Thereafter, a hole having a diameter of 5 mm is punched. In the punching step, a sufficient contrast is required when the center position is automatically recognized. In such a case, it is desirable to precede the step before performing the resist stripping (FIG. 3).
[0011]
The electrolytic copper plating patterns of the formed foil 3 embedded in any of the resin (the wiring transfer process). In this case, since foreign matter and grease removed between patterns, for immersion washing the surface conditioning treatment pattern Neosan dip. In order to secure the peel strength, an oxidation treatment of the patterned copper and a reduction treatment of the copper oxide are performed. Thereafter, it is vacuum-pressed within 24 hours through a thermosetting glass epoxy prepreg indicated by 5 together with a 35 μm electrolytic copper foil 6 for preventing warpage in an intermediate step (FIG. 4). Thereafter, a drill hole (point K) having a diameter of 3.15 to 3.175 is made (FIG. 5).
[0012]
Positional accuracy on the first etched transfer patterns carrier, for performing the pillar formation, to make visible guide marks 4mm diameter shown in 4 'from the carrier side. This guide mark can be substituted at the K point, but the position near the pillar group has higher accuracy. First, in order to remove the layer of oxidation-reduction process with the carrier side of the metal produced in FIG. 4, the integer plane with buffing. Thereafter, a resist laminate and a circular pattern creepage of the mark are printed on a negative image. After exposure and development, copper etching is performed by alkali etching. At this time, the nickel indicated by 2 is not etched. For this reason, to prevent etching of the implanted copper patterns. Thereafter, nickel is removed by a nickel etching solution A and solution B manufactured by Merstrip Co., Ltd., and hydrogen peroxide solution. After resist stripping (Fig. 6), a window drilled been patterns relative to the said point K, to NC drilling. This hole is used for the next mask alignment. It is desirable to leave the guide mark as it is in order to further improve the accuracy (FIG. 7).
[0013]
First performed integer surface by buffing to ensure the adhesion of the resist. After the resist lamination, in order to print the negative image of the pillar, the alignment mark between the guide mark and the guide mark included in the negative image is aligned with a microscope with a magnification of 40 to 100 times. Guide mark is preferably provided at least four places around the Pila over group. After the exposure and development, copper etching, nickel etching, and resist peeling are performed as in FIG. By controlling the copper thickness of the carrier, it is possible to obtain the protruding electrode 7 having an arbitrary cross section with less side etching (FIG. 8). The projection electrodes 7, electroless nickel, gold plating or by providing the Ridopata over on to the transfer pattern, electrolytic nickel and gold plating. In the latter case, the thickness of the plating layer 8 is preferably 2 to 6 μm for the nickel layer and 0.1 to 7 μm for the gold plating layer. After the outer shape processing, a substrate having predetermined lead wires, electrodes, and projecting electrodes formed on the electrodes is obtained (FIG. 9).
[0014]
It is fixed to a small press with the protruding electrode facing down. In parallel with this, a floating glass or an acrylic plate coated with a conductive polymer to a thickness of 1 to 30 μm by an applicator or spin coating is provided directly below the substrate attached to the press. The conductive polymer 9 can be selectively applied to the protruding electrodes by pressing down. Thus, the test substrate of the present invention having the structure of FIG. 10 is obtained.
[0015]
[Action]
First, a supplementary explanation will be given on the positional relationship of the electrode group of the present invention to the substrate to be inspected in a plan view. FIG. 11 is a schematic plan view when the front surface electrode pattern and the lead-out wiring of the substrate to be inspected are seen through from the back surface. On the other hand, FIG. 12 shows a schematic plan view when the inspection board pattern of the present invention is viewed from the same direction as FIG. The protruding electrode group in FIG. 12 is arranged to face the surface electrode pattern group 11-2, and the guide holes 12-4 can be used for alignment with each other for mutual contact. The lead-out wiring 11-1 is drawn out to a group of electrodes having a size and a low density that are sufficiently large for handling such as soldering by predetermined wirings 12-1 and 12-1 'by mutual contact, and is automatically measured using this electrode group. It is soldered to a system or tester. Similarly, the lead-out wiring 11-2 is drawn out by predetermined wirings 12-2 and 12-2 '. The present invention does not damage the surface electrode 11-2 at the time of this mutual contact, suppresses the contact accuracy variation between planes, and improves the life of the electrode.
[0016]
【The invention's effect】
The test wiring board of the present invention can easily cope with the narrow pitch of the device pattern to be inspected, and has a conductive electrode having elasticity without impairing the conductivity only at the protruding electrode made of a conductive metal and its tip. Coated with a conductive polymer or conductive polymer composite film , without damaging the surface electrodes of the device under test, minimizing contact accuracy variations between planes, and prolonging the life of the protruding electrodes on the test wiring board itself. Is to improve.
[Brief description of the drawings]
FIG. 1
FIG. 10 is a cross-sectional view showing a manufacturing process of the test wiring board of the present invention.
FIG. 11 is a plan view showing a pattern of a substrate to be inspected.
FIG. 12 is a plan view showing a pattern of the substrate of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Copper foil 2 Nickel layer 3 Resist layer 4 Plating pattern 4 'Guide mark 5 Prepreg 6 Copper foil 7 Protruding electrode 8 Plating layer 9 Conductive polymer 11-1 Leading wiring 11-2 Surface electrode pattern group 12-1 Predetermined wiring 12-1 'predetermined wiring 12-2 predetermined wiring 12-2' predetermined wiring 12-3 projecting electrode group 12-4 guide hole

Claims

A protruding electrode made of a conductive metal, comprising an insulating substrate, wiring of a predetermined pattern embedded in the insulating substrate, and a protruding electrode provided on the wiring and in contact with an electrode of a device under test. An electrical test wiring board having a tip coated with a conductive polymer or a conductive polymer composite film , wherein the conductive polymer is polythiophene, polypyrrole, polyacetylene, or polyphenylenevinylene . Wiring board.

A protruding electrode made of a conductive metal, comprising an insulating substrate, wiring of a predetermined pattern embedded in the insulating substrate, and a protruding electrode provided on the wiring and in contact with an electrode of a device under test. A method for manufacturing a wiring board for electrical test, the tip of which is coated with a conductive polymer or a conductive polymer composite film, wherein a conductive polymer, or a mixture of a conductive polymer and a resin is dissolved in a solvent, A method for manufacturing a wiring board for an electrical test, comprising: dipping a protruding electrode, evaporating a solvent to coat the electrode, and then doping with a dopant.

A protruding electrode made of a conductive metal, comprising an insulating substrate, wiring of a predetermined pattern embedded in the insulating substrate, and a protruding electrode provided on the wiring and in contact with an electrode of a device under test. A method for producing a wiring board for electrical test having a tip coated with a conductive polymer or a conductive polymer composite film, wherein the conductive polymer or the conductive polymer composite film is formed by electrolytic polymerization. A method for manufacturing a wiring board for electrical test.

A protruding electrode made of a conductive metal, comprising an insulating substrate, wiring of a predetermined pattern embedded in the insulating substrate, and a protruding electrode provided on the wiring and in contact with an electrode of a device under test. A method for producing an electrical test wiring board having a tip coated with a conductive polymer composite film, wherein a resin mixed with an oxidizing agent is coated on an electrode and exposed to a vapor of a conductive polymer monomer. A method for producing a wiring board for electrical test, comprising forming a conductive polymer composite film by infiltrating a polymer into a coating layer while performing polymerization.

A protruding electrode made of a conductive metal, comprising an insulating substrate, wiring of a predetermined pattern embedded in the insulating substrate, and a protruding electrode provided on the wiring and in contact with an electrode of a device under test. A method for manufacturing a wiring board for electrical test, the tip of which is coated with a conductive polymer, comprising fixing a protruding electrode to a press and coating a conductive polymer with a thickness of 1 to 30 μm directly under the substrate. A method of manufacturing a wiring board for electrical test, comprising: providing a conductive polymer selectively to a protruding electrode by installing and pressing down.

6. The method for producing an electrical test wiring board according to claim 2, wherein the conductive polymer is polythiophene, polypyrrole, polyacetylene, or polyphenylenevinylene.

An electrical test wiring board manufactured by the method for manufacturing an electrical test wiring board according to claim 2.