JP3584910B2 - Image recording device - Google Patents

Description

【００３５】
また、上記彩度Ｃは、（Ｒ−Ｇ）データと（Ｒ−Ｂ）データから上記実施の形態１の演算式（４）にて決まる原点からの距離ｒと彩度Ｃとの関係、例えば実験的に定めた図１６に示す関係に従って求めれる。尚、図１６において、距離ｒが所定値Ｒ０より小さくなると、無彩色として彩度Ｃを強制的に“０”にした。
更に、色相Ｈは、（Ｒ−Ｇ）データと（Ｒ−Ｂ）データから上記演算式（５）にて決まる回転角θと色相との関係、例えば実験的に定めた図１７に示すような関係に従って定められる。尚、図１７において、回転角θが所定値θ０より小さいときは色相Ｈを強制的に“０”とした。
尚、上記彩度Ｃ及び色相Ｈを決める上記図１６、図１７に示す関係はシステムに要求される色分離に係る能力等によって種々定められる。
【００３６】
また、図１４において、画素単位に並列的に入力される各色成分データのうちＧ成分データが０．６倍の乗算回路７４に入力され、Ｂ成分データが０．１倍の乗算回路７５に入力され、Ｒ成分データが０．３倍の乗算回路７６に入力されている。そして、各乗算回路７４，７５，７６での乗算結果は夫々加算回路７７に入力され、この加算回路７７での加算結果ｖ，
Ｖ＝０．６Ｇ＋０．３Ｒ＋０．１Ｂ
が当該画素の明度データとして後段に転送されるようになっている。
上記明度データＶは、イメージセンサ（フルカラーセンサ３０）におけるＧ成分信号の分光感度曲線が人間の比視感度曲線に近い特性をもっていることに基因し、色成分データ（Ｇ，Ｂ，Ｒ）のうちＧ成分データを基にしてその値にＢ成分データとＲ成分データの値を加味して生成している。
そして、上記明度Ｖを決定する式における各係数（各乗算回路における乗算値）は、イメージセンサの分光感度特性、露光ランプの分光分布等により最終的に決定されるものである。
尚、システムに要求される能力に応じ、明度データＶとしてＧ成分データだけを使用することも可能である。
【００３７】
上記ルックアップテーブル７３からの彩度及び色相に関する出力（Ｈ×Ｃ）、色判定データ及び加算回路７７からの明度データＶは次のルックアップテーブル７８のアドレス入力となり、このルックアップテーブル７８はアドレス入力に対応した色濃度データＤｃを出力する機能を有している。
具体的には、上記各入力に対して、
Ｄｃ＝Ｋ×Ｃ×Ｈ×Ｖ
に従って決定する色濃度データＤｃを出力する。
ここで、Ｋは色判定データに応じて異なる係数であり、有彩色と無彩色とでは有彩色の方が明るく感じることから、この有彩色と無彩色の明度レベルを合せるためのもので、各判定色に応じて予め実験的に定められ、その値は例えば１．１〜１．３程度の範囲内の値に設定される。
【００３８】
上記ルックアップテーブル７３からの色判定出力（３ビット）とラッチ回路８０に設定される色選択データが一致回路７９に入力されており、色判定出力と色選択データとが一致したときに一致回路７９の出力がハイレベルに立上るようになっている。この色選択データはオペレータの操作入力、あるいは、ディップスイッチ等による設定入力に基づいて上記ラッチ回路８０にセットされるので、サブカラーとして再現する色に対応した３ビットデータ（実施の形態１の表１参照）になる。一致回路７９の出力は、色選択にて設定されたサブカラー（例えば赤）であるか否かを示すサブカラーフラグＳＣＦとして機能し、更に、選択回路８１及び同８２の出力選択信号（ＳＥＬ）となっている。
選択回路８１は、選択信号の状態に応じて明度データＶと“Ｏ”データとを切換える機能を有しており、選択信号がハイレベルのときに“Ｏ”データを、同選択信号がローレベルのときに明度データＶを出力するようになっている。
一方、選択回路８２は選択信号の状態に応じてルックアップテーブル７８からの色濃度データＤｃと上記選択回路８１からのデータとを切換える機能を有しており、選択信号がハイレベルのときに色濃度データＤｃを、同選択信号がローレベルのときに選択回路８１からのデータを出力するようになっている。
また、選択回路８１の出力ビットはそのままオア回路８３に入力されており、このオア回路８３の出力がメインカラー（例えば黒）であるか否かを示すメインカラーフラグＭＣＦとして機能する一方、選択回路８２の出力は濃度データＤとして後段に転送されるようになっている。
【００３９】
上記のような色画情報生成回路７０では、原稿画像のメインカラー（黒）領域においては、一致回路７９の出力がローレベルになり、加算回路７７からの明度データＶがそのまま選択回路８１，８２を経て濃度データＤとして後段に転送される。
このとき、明度データＶが“０”でないことからメインカラーフラグＭＣＦがハイレベルとなり、一致回路７９の出力がローレベルであることからサブカラーフラグＳＣＦがローレベルになる（図１８におけるメインカラー領域Ｅｍ参照）。
また、原稿画像のサブカラー領域（赤）においては、一致回路７９の出力がハイレベルになり、ルックアップテーブル７８からの色濃度データＤｃが選択回路８２を経て濃度データＤとして後段に転送される。
このとき、選択回路８１の出力が“０”であることからメインカラーフラグＭＣＦがローレベルとなり、一致回路７９の出力がハイレベルであることからサブカラーフラグＳＣＦがハイレベルになる（図１８におけるサブカラー領域Ｅｓ参照）。
更に、原稿画像の背景領域（濃度“０”）においては、選択回路８１の出力が“０”で、更に一致回路７９の出力もローレベルになることから、濃度データＤが“０”となって、メインカラーフラグＭＣＦ及びサブカラーフラグＳＣＦ共にローレベルになる（図１８における背景領域Ｅｎ参照）。
尚、この実施の形態においては、原稿の各画像データのカラーフラグは、以下の表２に示すように、上記メインカラーフラグＭＣＦ及びサブカラーフラグＳＣＦの２ビットデータにて表現される。
【００４０】
【表２】

【００４１】
そして、上記各演算回路はタイミング制御回路（図示せず）の制御下において画素単位に同期がとられて駆動しており、濃度データＤ及びカラーフラグ（ＭＣＦ，ＳＣＦ）は同一画素の対となるデータとして後段の編集・加工回路９０へと順次転送される。
【００４２】
ＩＩＩ．画像出力ユニット
（１）基本構成
図１９はこの実施の形態において用いられる画像出力ユニットとしての所謂１パス２カラー（この実施の形態では例えば赤色と黒色）用レーザプリンタ１１０を示す。
同図において、符号１２０は例えば正帯電型の感光体、１２１は感光体１２０を予め帯電する帯電コロトロン、１２２はこの実施の形態で用いられるデュアルビーム走査ユニット（以下、ＲＯＳ〔Ｒａｓｔｅｒ Ｏｕｔｐｕｔ Ｓｃａｎｎｅｒ〕という）、１２３は例えば正極性の赤色トナーが用いられるバイアス方式の第一現像器、１２４は例えば負極性の黒色トナーが用いられるバイアス方式の第二現像器、１２５は感光体１２０上のトナー像の極性を揃える転写前処理コロトロン、１２６は記録シート１２７に感光体１２０上のトナー像を転写させる転写コロトロン、１２８は感光体１２０側に静電付着した記録シート１２７を剥離するための除電コロトロン、１２９は感光体１２０上の残留トナーを除去するクリーナ、１３０は感光体１２０上の残留電荷を除去するイレーサランプ、１３１は転写工程後の記録シート１２７にトナー像を定着させる定着器である。
尚、上記第一現像器１２３及び第二現像器１２４の入力画像濃度に対する記録画像濃度の画像再現特性は、夫々図２１にＹｓ，Ｙｍで示すように異なったものになっている。
【００４３】
また、この実施の形態において用いられるＲＯＳ１２２の詳細を図１９及び図２０に基づいて説明する。
同図において、１４１は一色目の画像形成用の半導体レーザ、１４２は二色目の画像形成用の半導体レーザ、１４３は両者のレーザ１４１，１４２からのビームＢｍを異なる角度にて反射させるポリゴンミラー、１４４はそのポリゴンモータ、１４５はｆθレンズ、１４６は一色目のレーザ１４１からのビームＢｍを感光体１２０の第一現像器１２３の手前に位置する第一露光部Ｅ１に導くミラー、１４７は二色目のレーザ１４２からのビームＢｍを感光体１２０の第一現像器１２３の後段に位置する第二露光部Ｅ２に導くミラー、１４８及び１４９は一色目及び二色目のレーザービームの走査開始位置を夫々検出するＳＯＳセンサである。
また、上記ＲＯＳ１２２の駆動制御系は以下のように構成されている。
図１９において、符号２０は一色目（赤色）及び二色目（黒色）の多階調画像データを濃度データＤとカラーフラグＣＦとに分離した状態で出力する画像処理ユニット、１５０は画像処理ユニット２０から送出された濃度データＤとカラーフラグＣＦとに基づいて二系統の画像データＤｓ，Ｄｍに振り分けるデータ振分け回路、１５１及び１５２はデータ振分け回路１５０で振分けられた画像データＤｓ，Ｄｍの濃度レベルを再現画像濃度特性に応じて変換する第一ＴＲＣ（Ｔｏｎｅ Ｒｅｐｒｏｄｕｃｔｉｏｎ Ｃｏｎｔｒｏｌｅｒの略），第二ＴＲＣ、１５３及び１５４は夫々の画像データＤｓ，Ｄｍを別々に処理し、各画像データに対応する画像濃度コードＳＣｓ，ＳＣｍを生成する第一及び第二スクリーンジェネレータ、１５５は上記スクリーンジェネレータ１５３からの画像濃度コードＳＣｓを一旦格納して出力するＦＩＦＯ、１５６は上記第二スクリーンジェネレータ１５４からの画像濃度コードＳＣｍを上記第一露光部Ｅ１と第二露光部Ｅ２とのギャップＧｐに相当する走査時間分だけ格納した後出力するギャップメモリ、１５７は一色目のレーザ１４１及びポリゴンモータ１４４を駆動制御する第一ＲＯＳコントローラ、１５８は二色目のレーザ１４２を駆動制御する第二ＲＯＳコントローラ、１５９及び１６０は夫々のレーザドライバ、１６１はポリゴンモータ１４４のモータドライバである。尚、上記第一ＲＯＳコントローラ１５７は露光部を画像部とし、第二ＲＯＳコントローラ１５８は非露光部を画像部とするように上記各レーザ１４１，１４２を制御するようになっている。
【００４４】
次に、この実施の形態に係るレーザプリンタ１１０の基本的作動について説明する。
先ず、画像処理ユニット２０からの濃度データＤ及びカラーフラグＣＦは、データ振分け回路１５０にて二系統の画像データＤｓ，Ｄｍに振分けられ、各ＴＲＣ１５１，１５２にてデータ変換された後、各スクリーンジェネレータ１５３，１５４にて二系統の画像濃度コードＳＣｓ，ＳＣｍに変換され、しかる後、ＦＩＦＯ１５５あるいはギャップメモリ１５６を介して第一、第二ＲＯＳコントローラ１５７，１５８へ送出される。
このとき、先ず、第一ＲＯＳコントローラ１５７がレーザ１４１及びポリゴンモータ１４４を駆動し、感光体１２０の第一露光部Ｅ１に図２２（ａ）に示すような露光部が画像部となる潜像Ｚ１が形成される。そして、この潜像Ｚ１が第一現像器１２３にて第一現像バイアスＶＢ１のもとに現像されると、同図に示すように、第一トナー像Ｔ１が形成される。
この後、上記第二ＲＯＳコントローラ１５８がレーザ１４２を駆動し、感光体１２０の第二露光部Ｅ２に図２２（ｂ）に示すような非露光部が画像部となる潜像Ｚ２が形成される。そして、この潜像Ｚ２が第二現像器１２４にて第二現像バイアスＶＢ２のもとに現像されると、同図に示すように、第二トナー像Ｔ２が形成される。
そして、これらのトナー像Ｔ１，Ｔ２は転写前処理コロトロン１２５にて極性を揃えられた後、転写コロトロン１２６にて記録シート１２７に転写され、しかる後、定着器１３１にて定着されるようになっている。
【００４５】
（２）データ振分け回路
図２３はデータ振分け回路１５０の具体的構成を示す。
すなわち、データ振分け回路１５０は、カラーフラグＣＦ（この実施の形態では、背景領域の画素をメインカラー領域に含めて扱うこととし、サブカラー領域の画素に対してはハイレベルとなり、それ以外の領域の画素についてはローレベルとなるように設定されている。）の状態によりその出力が二系統の入力信号（Ａ，Ｂ）から選択される二つの選択回路１７１，１７２を具備している。
この場合において、上記濃度データＤが選択回路１７１の入力端Ｂ及び選択回路１７２の入力端Ａに夫々入力されると共に、選択回路１７１の反対側の入力端Ａ及び選択回路１７２の反対側の入力端Ｂには“０”データが夫々入力されている。これらの選択回路１７１、１７２はローレベルの制御入力にてＡ側、ハイレベルの制御入力にてＢ側の入力信号を選択するもので、カラーフラグＣＦが当該制御信号になっている。そして、一方の選択回路１７１の出力がサブカラー濃度データＤｓ、他方の選択回路１７２の出力がメインカラー濃度データＤｍとして画素単位にて後段に転送されるようになっている。
【００４６】
（３）ＴＲＣ
第一ＴＲＣ１５１は、第一ＲＯＳコントローラ１５７と協同し、第一現像器１２３の記録画像再現特性を所望のもの、例えば図２４の第一象限（Ｉ）のような線形なものに補正するもので、第一スクリーンジェネレータ１５３にてコード化する前にサブカラー濃度データＤｓを予め変換するサブカラー用変換テーブル（ルックアップテーブル）であり、第二ＴＲＣ１５２は、第二ＲＯＳコントローラ１５８と協同し、第二現像器１２４の記録画像再現特性を所望のもの、例えば図２４の第一象限（Ｉ）のような線形なものに補正するもので、第二スクリーンジェネレータ１５４にてコード化する前にメインカラー濃度データＤｍを予め変換するメインカラー用変換テーブル（ルックアップテーブル）である。
より具体的に述べると、上記第一ＴＲＣ１５１は、入力画像濃度に対応した濃度データ、例えばサブカラー濃度データＤｓが図２４の第４象限（ＩＶ）のような曲線であると仮定すれば、このサブカラー濃度データＤｓを図２４第３象限（ＩＩＩ）に点線で示すように濃度変換するものである。この場合、上記変換データを第一スクリーンジェネレータ１５３を介して第一ＲＯＳコントローラ１５７にてパルス幅変調すると、スクリーンジェネレータへの入力濃度データと出力画像濃度との特性（以下ＳＧ−ＩＯＴ特性と略す）が図２４第２象限（ＩＩ）の点線で示すように得られ、結果的に、図２４第１象限（Ｉ）に示すような線形特性が得られることになるのである。
【００４７】
また、第二ＴＲＣ１５２は、入力画像濃度に対応した濃度データ、例えばメインカラー濃度データＤｍが図２４の第４象限（ＩＶ）のような曲線であると仮定すれば、このメインカラー濃度データＤｍを図２４第３象限（ＩＩＩ）に実線で示すように濃度変換するものである。この場合、上記変換データを第二スクリーンジェネレータ１５４を介して第二ＲＯＳコントローラ１５８にてパルス幅変調すると、ＳＧ−ＩＯＴ特性が図２４第２象限（ＩＩ）の実線で示すように得られ、結果的に、図２４第１象限（Ｉ）に示すような線形特性が得られることになるのである。
このように、上記各ＴＲＣ１５１，１５２にてデータ変換する理由は以下の通りである。
すなわち、後述するように、上記各ＲＯＳコントローラ１５７，１５８のパルス幅変調特性については通常パルス幅の変調数に限りがあるため、これだけでは、図２４第３象限にて、記録画像再現特性を線形に補正するためのＳＧ−ＩＯＴ特性を得ることが困難になる場合が生じてしまうが、この実施の形態においては、上記各ＴＲＣ１５１，１５２にて予めデータ変換することができるので、記録画像再現特性を線形に補正する上で必要なＳＧ−ＩＯＴ特性を容易に得ることが可能である。
尚、この実施の形態においては、センサインタフェース回路４０に対数アンプが設けられていないため、上記ＴＲＣ１５１，１５２は入力画像濃度に対応した光量データを濃度データへと変換する機能をも兼用したものになっている。
【００４８】
（４）スクリーンジェネレータ
（４−Ａ）基本構成
この実施の形態におけるスクリーンジェネレータ１５３，１５４は、２５６濃度階調（濃度零レベルも含む）の入力画像データを５階調（濃度零レベルも含む）の画像濃度コードＳＣ（図１９中のＳＣｓ，ＳＣｍに相当）として出力するものである。
図２５はこの実施の形態に係る各スクリーンジェネレータ１５３，１５４の基本構成を示すブロック図である。
同図において、符号１８０は８ビットの入力画像データＤＴ（サブカラー濃度データＤｓあるいはメインカラー濃度データＤｍに相当）を一旦格納した後に出力するバッファであり、このバッファ１８０からの画像データＤＴはエラーディフュージョン回路２００を経て比較回路２４０に入力される。そして、上記エラーディフュージョン回路２００及び比較回路２４０にはスレッシュホールドパターン設定回路１９０にて設定されたスレッシュホールドパターンＴＨＰが入力され、上記エラーディフュージョン回路２００及び比較回路２４０にて夫々誤差拡散処理及び比較処理が行われた後、比較回路２４０からの出力が濃度コード生成器２５０に入力され、所定の変換が行われて画像濃度コードＳＣ（サブカラー画像濃度コードＳＣｓあるいはメインカラー画像濃度コードＳＣｍに相当）が生成されるようになっている。
【００４９】
（４−Ｂ）スレッシュホールドパターン設定回路
（４−Ｂ−１）アルゴリズム
この実施の形態において、上記スレッシュホールドパターン設定回路１９０は多階調画像データＤＴをコード化する上で複数の閾値を設定するものであり、隣接画素毎に異なるＡ系列パターン，Ｂ系列パターンを具備している。
先ず、閾値設定のアルゴリズムについて説明する。
今、２５６階調データ（“０”データを含む）に対してｎ個の閾値を設定する場合を例に挙げると、図２６に示すように、標準パターンの各閾値ＴＨＲ１，ＴＨＲ２……ＴＨＲｎに対して夫々所定の変化分ΔＴＨだけ減少させてＡ系列のパターンとし、一方、標準パターンの各閾値ＴＨＲ１，ＴＨＲ２……ＴＨＲｎに対して夫々所定の変化分ΔＴＨだけ増加させてＢ系列パターンとすればよい。
より具体的に述べると、上記標準パターンの各閾値ＴＨＲ１，ＴＨＲ２……ＴＨＲｎとしては例えば以下の（６）式のように設定される。
ＴＨＲ１＝２５５／（ｎ×２）
ＴＨＲ２＝ＴＨＲ１＋２５５／ｎ
：
：
ＴＨＲｎ＝ＴＨＲｎ−１＋２５５／ｎ …（６）
【００５０】
これに対し、Ａ系列パターンの各閾値ＴＨＡ１，ＴＨＡ２……ＴＨＡｎとしては例えば以下の（７）式に従って設定される。但し、上記変化分ΔＴＨは２５５／（ｎ×４）である（以下のＢ系列パターンについても同様）。
ＴＨＡ１＝２５５／（ｎ×４）
ＴＨＡ２＝ＴＨＡ１＋２５５／ｎ
ＴＨＡ３＝ＴＨＡ２＋２５５／ｎ
：
：
ＴＨＡｎ＝ＴＨＡｎ−１＋２５５／ｎ …（７）
一方、Ｂ系列パターンの各閾値ＴＨＢ１，ＴＨＢ２……ＴＨＢｎとしては例えば以下の（８）式に従って設定される。
ＴＨＢ１＝２５５／（ｎ×４）＋２５５／（ｎ×２）
ＴＨＢ２＝ＴＨＢ１＋２５５／ｎ
ＴＨＢ３＝ＴＨＢ２＋２５５／ｎ
：
：
ＴＨＢｎ＝ＴＨＢｎ−１＋２５５／ｎ …（８）
尚、この実施の形態において、Ａ系列パターン、Ｂ系列パターン共に、各閾値にて仕切られる区分域を等分にするために、以下の（９）式で示すような仮想上の閾値が夫々設定されるようになっている。
ＴＨＡ０＝ＴＨＡ１−２５５／ｎ
ＴＨＡｎ＋１＝ＴＨＡｎ＋２５５／ｎ
ＴＨＢ０＝ＴＨＢ１−２５５／ｎ
ＴＨＢｎ＋１＝ＴＨＢｎ＋２５５／ｎ …（９）
このような閾値の設定方法において、閾値数ｎ＝４にしたものが図２７であり、Ａ系列パターン、Ｂ系列パターンの各閾値は、以下の表３のように表される。
【００５１】
【表３】

【００５２】
（４−Ｂ−２）実現回路例
また、図２８は上述したようなアルゴリズムに従って回路構成されたスレッシュホールドパターン設定回路１９０の具体例を示す。
同図において、スレッシュホールドパターン設定回路１９０は六つのスレッシュホールド設定部１９１（具体的には１９１（０）ないし１９１（５））を有し、各スレッシュホールド設定部１９１は、Ａ系列用パターン用のＡ系列閾値設定スイッチ１９２と、Ｂ系列パターン用のＢ系列閾値設定スイッチ１９３と、Ａ系列閾値設定スイッチ１９２及びＢ系列閾値設定スイッチ１９３にて設定された閾値データＴＨＡｉ，ＴＨＢｉ（ｉ＝０……５）を選択するセレクタ１９４と、ビデオクロック信号（以下Ｖクロック信号という）ＶＣＫを２分周して前記セレクタ１９４に対する選択信号として作成するフリップフロップ１９５とで構成されており、夫々のスレッシュホールド設定部１９１（０）ないし１９１（５）からの閾値信号ＴＨ０ないしＴＨ５は、Ａ系列パターン（ＴＨＡ０ないしＴＨＡ５）とＢ系列パターン（ＴＨＢ０ないしＴＨＢ５）とを交互に繰返す。
【００５３】
（４−Ｃ）エラーディフュージョン回路
（４−Ｃ−１）アルゴリズム
この実施の形態において用いられるエラーディフュージョン回路２００は、画像データＤＴを所定の閾値ＴＨで区分する際に生ずる画像データＤＴと閾値ＴＨとの間の差分データ（エラーデータ）の影響を抑えるべく、画像データＤＴを補正するものである。
図２９はこの実施の形態に係るエラーディフュージョン回路２００のアルゴリズムを示す説明図である。
同図において、ｊラインのｉ番目の画素Ｐｊ（ｉ）を注目画素とし、その画像データをＸとする一方、ｊ−１ラインのｉ−１，ｉ，ｉ＋１番目の各画素Ｐｊ−１（ｉ−１），Ｐｊ−１（ｉ），Ｐｊ−１（ｉ＋１）の差分データを夫々Ａ，Ｂ，Ｃとし、注目画素Ｐｊ（ｉ）の直前画素Ｐｊ（ｉ−１）の差分データをＤとすれば、
注目画素Ｐｊ（ｉ）の補正済み画像データＸ’は以下の（１０）（１１）式で算出されるようになっている。尚、ΔＸは差分補正データ、ｋ１ないしｋ４は各画素の差分データの影響度合に応じた重み付けをするための補正係数である。
ΔＸ＝ｋ１Ａ＋ｋ２Ｂ＋ｋ３Ｃ＋ｋ４Ｄ
但し、Σｋｉ（ｉ＝１〜４）＝１……（１０）
Ｘ’＝Ｘ＋ΔＸ ……（１１）
特に、この実施の形態においては、ｋ１＝０．２，ｋ２＝０．５，ｋ３＝０．２，ｋ４＝０．１に設定されている。
【００５４】
更に、この実施の形態において用いられる差分データの値及びその極性を図３０に示す。
同図において、ＮＯ．０ないしＮＯ．４は画像データＤＴの濃度階調数の区分域番号を示し、Ａ系列パターンにあっては、
ＮＯ．０：ＴＨＡ０〜ＴＨＡ１−１
ＮＯ．１：ＴＨＡ１〜ＴＨＡ２−１
ＮＯ．２：ＴＨＡ２〜ＴＨＡ３−１
ＮＯ．３：ＴＨＡ３〜ＴＨＡ４−１
ＮＯ．４：ＴＨＡ４〜ＴＨＡ５−１
を包含する一方、Ｂ系列パターンにあっては、
ＮＯ．０：ＴＨＢ０〜ＴＨＢ１−１
ＮＯ．１：ＴＨＢ１〜ＴＨＢ２−１
ＮＯ．２：ＴＨＢ２〜ＴＨＢ３−１
ＮＯ．３：ＴＨＢ３〜ＴＨＢ４−１
ＮＯ．４：ＴＨＢ４〜ＴＨＢ５−１
を包含している。
そして、各区分域での差分データΔＤＴは、各区分域の中間点に位置する中間位置画像データ（例えば、Ａ系列パターンＮＯ．１では（１６＋８０）／２）を基準とし、画像データＤＴと中間位置画像データとの差分を±の極性をもって表わすようになっている。
このように±の極性を持つ差分データΔＤＴによる補正は、例えば＋極性あるいは−極性のみを持つ差分データによる補正に比べて、入力の階調に対する出力の階調特性を忠実に再現できる点で好ましい。
【００５５】
（４−Ｃ−２）実現回路基本構成
このような原理に基づいて、上述したエラーディフュージョン回路２００は例えば図３１に示すように構成される。
同図において、符号２０１は加算器であり、この加算器２０１の一方の入力端子にはバッファ１８０からビット画像データＤＴが入力されるようになっている。また、符号２０２は加算器２０１からの出力データを一旦格納した後に出力するラッチ回路であり、このラッチ回路２０２の出力データは加算器２０３の一方の入力端子に入力されるようになっている。更に、符号２０４は加算器２０３の出力データを一旦格納した後に出力するラッチ回路であり、このラッチ回路２０４の出力データが比較回路２４０へと送出されるようになっている。
また、符号１９０は画像データＤＴの濃度階調数を区分する際の各閾値データＴＨをＡ系列パターン、Ｂ系列パターンと交互に設定するスレッシュホールドパターン設定回路、２０６は上記ラッチ回路２０４からの画像データＤＴ、上記スレッシュホールドパターン設定回路１９０からの閾値データＴＨ及び後述するアドレスデータＡＤＴを入力データとして、一ライン前の画素における差分データ（図２９に示す差分データＡ，Ｂ，Ｃに相当）を生成するための差分値生成回路であり、この差分値生成回路２０６からの差分データΔＤＴは一ライン分ＦＩＦＯ２０７に格納された後、各注目画素に対する補正用画素の差分データがディジタルフィルタ２０８に取込まれるようになっている。そして、このディジタルフィルタ２０８は、上記補正用画素の差分データＡ，Ｂ，Ｃを用いて所定の演算を行い、ｋ１Ａ＋ｋ２Ｂ＋ｋ３Ｃなるデータを出力するものであり、この補正データは上記加算器２０１の他方の入力端子に入力されるようになっている。
更に、符号２０９は上記ラッチ回路２０４からの画像データＤＴ及びスレッシュホールドパターン設定回路１９０からの閾値データＴＨを入力データとして、上記注目画素の直前画素の補正データｋ４Ｄを生成するためのルックアップテーブルであり、このルックアップテーブル２０９からの補正データｋ４Ｄは上記加算器２０３の一方の入力端子に入力されるようになっている。
【００５６】
（４−Ｃ−３）差分値生成回路
また、上記差分値生成回路２０６の具体的構成を図３２に示す。
同図において、符号２１１ないし２１５はスレッシュホールドパターン設定回路１９０における各スレッシュホールド設定部１９１（０）ないし１９１（５）の相互に隣接する閾値データ（例えば、ＴＨ０とＴＨ１，ＴＨ３とＴＨ４）を夫々加算する加算器、２１６ないし２２０は上記各加算器２１１ないし２１５からの加算データを１／２に除算する除算器、２１１ないし２２５は上記各除算器２１６ないし２２０からの除算データをＯＣポートにセレクト信号が入力された時点でラッチするラッチ回路である。
また、符号２２６は後述するアドレスデータＡＤＴ（この実施の形態では４ビットデータ）に応じて出力ポートＱ０ないしＱ４のいずれか一つがセレクト信号として選択されるデコーダであり、各出力ポートからＱ０ないしＱ４からの信号は各ラッチ回路２２１ないし２２５のＯＣポートに入力されるようになっている。尚、このデコーダ２２６の内容を以下の表４に示す。
【００５７】
【表４】

【００５８】
更に、符号２２７は入力画像データＤＴの濃度階調数から選択されたラッチ回路２２１ないし２２５のいずれかのデータを減算する減算器であり、この減算器２２７からは７ビットの差分データ△ＤＴと１ビットの極性データｍとが出力されるようになっている。
このような差分値生成回路２０６においては、上記スレッシュホールドパターン設定回路１９０、加算器２１１ないし２１５並びに除算器２１６ないし２２０は、画像データＤＴの濃度階調数の各区分域ＮＯ．０ないしＮＯ．４での中間位置画像データＭＤＴを演算するものであり、一方、ラッチ回路２２１ないし２２５のいずれかがアドレスデータＡＤＴに対応して選択され、選択されたラッチ回路は対応する中間位置画像データＭＤＴをラッチした後に減算器２２７に送出し、この減算器２２７は入力画像データＤＴと中間位置画像データＭＤＴとの差分データ△ＤＴを極性データｍと共に出力するようになっている。
【００５９】
（４−Ｃ−４）ディジタルフィルタ，ルックアップテーブル
また、この実施の形態で用いられるディジタルフィルタ２０８の詳細を図３３に示す。
同図において、符号２３１ないし２３３は図３１に示すＦＩＦＯ２０７から画素単位に順次読み出される差分データ△ＤＴを順次ラッチする三段構成のラッチ回路であり、符号２３４は一段目のラッチ回路２３１の出力データに対し補正係数ｋ１を掛ける演算を行う係数乗算器、２３５は二段目のラッチ回路２３２の出力データに対し補正係数ｋ２を掛ける演算を行う係数乗算器、２３６は三段目のラッチ回路２３３の出力データに対し補正係数ｋ３を掛ける演算を行う係数乗算器、２３７は各係数乗算器２３４ないし２３６の出力データを加算する加算器である。
このようなディジタルフィルタ２０８は、三段構成のラッチ回路２３１ないし２３３に一ライン前の三画素の差分データＡ，Ｂ，Ｃ（図２９参照）をラッチさせ、係数乗算器２３４ないし２３６にて夫々の差分データＡ，Ｂ，Ｃと夫々の補正係数ｋ１，ｋ２，ｋ３とを掛け合せた後、加算器２３７にてそれらを加算し、ｋ１Ａ＋ｋ２Ｂ＋ｋ３Ｃを出力するのである。
更にまた、上記ルックアップテーブル２０９の内容は、画像データＤＴ及び閾値データＴＨをアドレス信号として、差分データ△ＤＴ（図２９中Ｄに相当）に補正係数ｋ４を掛合せた差分補正データｋ４Ｄをその極性データと共に読み出し可能に格納したものである。
【００６０】
（４−Ｃ−５）エラーディフュージョン回路の作動
従って、この実施の形態に係るエラーディフュージョン回路２００によれば、図３１に示すように、注目画素の入力画像データＸが加算器２０１の一方の入力端子に入力されると、一ライン前の三画素の差分データ（図２９のＡ，Ｂ，Ｃに相当）に補正係数ｋ１，ｋ２，ｋ３を掛合せた第一の補正差分データ［ｋ１Ａ＋ｋ２Ｂ＋ｋ３Ｃ］がディジタルフィルタ２０８から出力され、上記加算器２０１の他方の入力端子に入力される。一方、上記ＬＵＴ２０９からは注目画素の直前画素における差分データ（図２９中Ｄに相当）に補正係数ｋ４を掛合せた第二の補正差分データ［ｋ４Ｄ］が出力される。
この状態において、上記加算器２０１では、Ｘ＋（ｋ１Ａ＋ｋ２Ｂ＋ｋ３Ｃ）なる加算が行われ、このデータがラッチ回路２０２を経て加算器２０３の一方の入力端子に入力される段階で、上記第二の補正差分データ［ｋ４Ｄ］が加算され、ラッチ回路２０４には、注目画素の補正済み画像データＸ’、すなわち、Ｘ＋△Ｘ，（但し、△Ｘ：ｋ１Ａ＋ｋ２Ｂ＋ｋ３Ｃ＋ｋ４Ｄ）がラッチされることになり、この補正済み画像データＸ’が後段の比較回路２４０へ送出されるようになっている。
【００６１】
（４−Ｄ）比較回路，濃度コード生成器
上記比較回路２４０は、図３４に示すように、四つのディジタルコンパレータ２４１ないし２４４からなり、各コンパレータ２４１の一方の入力端Ａにはエラーディフュージョン回路２００からの補正済みの画像データＤＴが入力され、各コンパレータ２４１ないし２４４の他方の入力端Ｂには、スレッシュホールドパターン設定回路１９０の四つのスレッシュホールド設定部１９１（１）ないし１９１（４）からの閾値データＴＨ１ないしＴＨ４（この実施の形態では、Ａ系列パターン，Ｂ系列パターンが隣接画素単位で交互に繰返されて出力される）が入力され、Ａ≧Ｂのとき各コンパレータ２４１ないし２４４の出力が“１”になるようになっている。
そして、上記各コンパレータ２４１ないし２４４からは４ビットのアドレスデータＡＤＴ（具体的には［００００］［０００１］［００１１］［０１１１］［１１１１］）が出力され、この４ビットのアドレスデータＡＤＴは、以後の処理を簡略化するために、濃度コード生成器２５０を構成するコーダ２５１にて３ビットの画像濃度コードＳＣ（具体的にはＳＣ（０）＝０００，ＳＣ（１）＝００１，ＳＣ（２）＝０１１，ＳＣ（３）＝１０１，ＳＣ（４）＝１１１）に変換生成されるようになっている。
尚、入力画像データの区画域番号、アドレスデータＡＤＴ及び画像濃度コードＳＣの関係は以下の表５のようになっている。
【００６２】
【表５】

【００６３】
（５）ＲＯＳコントローラ
（５−Ａ）基本構成
図３５は第一ＲＯＳコントローラ１５７及び第二ＲＯＳコントローラ１５８の概略を示す。
第一ＲＯＳコントローラ１５７は、所定のＶクロック信号ＶＣＫを生成する同期信号発生回路２６１と、ポリゴンモータ１４４を制御するポリゴンモータコントローラ２６４と、同期信号発生回路２６１からのＶクロック信号ＶＣＫに同期してＦＩＦＯ１５５からの画像濃度コードＳＣ（ＳＣｓに相当）を取込み、この画像濃度コードＳＣに対応して画像濃度信号ＳＤのパルス幅を変調する多値変調回路２６５とで構成されている。
そして、上記同期信号発生回路２６１は、ビデオクロック発生器２６２からのＶクロック信号ＶＣＫと、センサアンプ２６３で増幅した第一ＳＯＳセンサ１４８の検出信号とを位相合せした同期信号を生成するものである。また、上記ポリゴンモータコントローラ２６４は、モータ制御クロック信号ＳＭをモータドライバ１６１に送出するとにより、ポリゴンモータ１４４を駆動制御するようになっている。更に、上記多値変調回路２６５は、画像濃度信号ＳＤをレーザドライバ１５９に送出することにより、第一レーザ１４１を駆動制御するようになっている。
また、第二ＲＯＳコントローラ１５８は、ポリゴンモータコントローラ２６４がない点を除いて基本的に第一ＲＯＳコントローラ１５７と略同様な構成を有しており、ビデオクロック発生器２７２からのＶクロック信号ＶＣＫと、センサアンプ２７３で増幅した第二ＳＯＳセンサ１４９の検出信号とを位相合せした同期信号を生成し、この同期信号タイミングにてギャップメモリ１５６からの画像濃度コードＳＣ（ＳＣｍに相当）を取込んで出力する同期信号発生回路２７１と、同期信号発生回路２７１から出力された画像濃度コードＳＣに基づいて画像濃度信号ＳＤのパルス幅を変調する多値変調回路２７５とで構成されている。
【００６４】
（５−Ｂ）多値変調回路
（５−Ｂ−１）基本構成
この実施の形態に係る多値変調回路２６５，２７５は、再現画像モード（文字モードあるいは写真モード）に応じた最適な画像再現を行うようになっており、その基本的構成は略同様であるので、以下、多値変調回路２６５を例に挙げて説明する。
図３６はこの実施の形態に係る多値変調回路２６５の詳細を示すブロック図である。
同図において、符号２８１は３ビットの画像濃度コードＳＣを多値変調回路内に取込むためのインタフェースであり、このインタフェース２８１に取込まれた画像濃度コードＳＣはＶクロック信号ＶＣＫに同期してラッチ回路２８２にラッチされるようになっている。そして、上記ラッチ回路２８２からの画像濃度コードＳＣはＰ−ＲＯＭからなるデコーダ２８３によって選択コードｂ（具体的にはｂ（ＢＫ），ｂ（ＧＹ３），ｂ（ＧＹ２），ｂ（ＧＹ１），ｂ（Ｗ））に変換されるようになっている。一方、符号２８４は上記Ｖクロック信号ＶＣＫに基づくパルス信号の位相ずれを利用し、中間調画像濃度コードに対応するパルス幅の変調信号を二系統のパターン（具体的には左側から順に広がるパターンと右側から順に広がるパターン）で生成する左右グレージェネレータであり、この左右グレージェネレータ２８４からの左側から広がるパターンの左変調信号ＬＧＹ１ないしＬＧＹ３並びに右側から広がるパターンの右変調信号ＲＧＹ１ないしＲＧＹ３は左右選択ブロック２８５に入力されている。また、符号２８６は文字モード及び写真モードのいずれかを示すモードセレクト信号ＭＳに応じて１，０の左右切換信号ＬＲＳを適宜生成する左右切換信号発生器であり、この左右切換信号ＬＲＳが上記左右選択ブロック２８５に送出される。そして、上記左右選択ブロック２８５は左右切換信号ＬＲＳに応じて上記左変調信号ＬＧＹ１ないしＬＧＹ３あるいは右変調信号ＲＧＹ１ないしＲＧＹ３を選択して出力し、この左変調信号あるいは右変調信号のいずれかが変調信号ＧＹ１ないしＧＹ３として送出されるようになっている。そして更に、上記左右選択ブロック２８５からの変調信号ＧＹ１ないしＧＹ３、最大画像濃度コードに対応する変調信号ＢＫ並びに零画像濃度コードに対応する変調信号Ｗがセレクタ２８７に入力され、このセレクタ２８７は上記デコーダ２８３の選択コードｂによっていずれかの変調信号を選択作動するようになっており、選択された変調信号が画像濃度信号ＳＤとして生成されるようになっている。
【００６５】
（５−Ｂ−２）デコーダ
この実施の形態において用いられるデコーダ２８３の内容を以下の表６に示す。
【００６６】
【表６】

【００６７】
（５−Ｂ−３）左右グレージェネレータ
また、図３７にはこの実施の形態において用いられる左右グレージェネレータ２８４の詳細を示す。
同図において、符号３０１はＶクロック信号ＶＣＫを１／２に分周する分周器、３０２及び３０３は分周器３０１からのパルス信号を予め設定された複数の遅延時間分だけ遅延させる第一及び第二ディレイライン、３０４は上記各ディレイライン３０２，３０３と同様な構成のディレイラインからなる温度安定チップ、３０５ないし３１１は波形成形用のＣＭＯＳゲート、３１２ないし３１４はＥＯＲゲート、３１５ないし３１７はアンドゲートである。
この実施の形態において、第一及び第二ディレイライン３０２，３０３は、図３８に示すように、インバータ入力タップ３２０と、このインバータ入力タップ３２０に直列接続される複数の遅延素子３２１ないし３２６（この実施の形態においては各遅延素子の遅延量は予め所定のものに設定されている）と、各遅延素子３２１ないし３２６の終端部位から引出されるインバータ出力タップ３２７ないし３３２とからなる。尚、入力タップ位置はＩＮ，出力タップ位置は夫々ＴＰ（具体的にはＴＰ１ないしＴＰ６）で示される。
そして、上記第一ディレイライン３０２の入力タップＩＮには分周器３０１からの出力が入力され、第一ディレイライン３０２の出力タップＴＰ２ないしＴＰ４からの出力がＣＭＯＳゲート３０６ないし３０８を介してＥＯＲゲート３１２ないし３１４の一方の端子に入力される。一方、第一ディレイライン３０２の出力タップＴＰ６からの出力が第二ディレイライン３０３の入力タップＩＮに入力されると共に、この第二ディレイライン３０３の出力タップＴＰ３ないしＴＰ５からの出力がＣＭＯＳゲート３０９ないし３１１を介してアンドゲート３１５ないし３１７の一方の入力端子に入力されている。そして、上記温度安定チップ３０４の出力タップＴＰ１からの出力はＣＭＯＳゲート３０５を介してＥＯＲゲート３１２ないし３１４並びにアンドゲート３１５ないし３１７の他方の入力端子に夫々入力されている。
このような回路構成において、上記ＥＯＲゲート３１２ないし３１４の出力が左変調信号ＬＧＹ１ないしＬＧＹ３として与えられ、上記アンドゲート３１５ないし３１７の出力が右変調信号ＲＧＹ３，ＲＧＹ２，ＲＧＹ１として与えられるようになっている。
【００６８】
（５−Ｂ−４）左右選択ブロック，左右切換信号発生器
また、図３９にはこの実施の形態において用いられる左右選択ブロック２８５及び左右切換信号発生器２８６の詳細を示す。
同図において、左右選択ブロック２８５は、左右グレージェネレータ２８４からの左変調信号ＬＧＹ３，ＬＧＹ２，ＬＧＹ１並びに右変調信号ＲＧＹ３，ＲＧＹ２，ＲＧＹ１が一方の入力端子に入力されるアンドゲート３４１ないし３４６と、三つのオアゲート３４７ないし３４９と、左右切換信号発生器２８６からの出力が入力されるインバータ３５０とを備えている。そして、上記左右切換信号発生器２８６からの出力アンドゲート３４１ないし３４３の他方の入力端子に入力されると共に、インバータ３５０の出力はアンドゲート３４４ないし３４６の他方の入力端子に入力され、更に、アンドゲート３４１及び３４４の出力がオアゲート３４７を介して変調信号ＧＹ３として取出され、アンドゲート３４２及び３４５の出力がオアゲート３４８を介して変調信号ＧＹ２として取出され、アンドゲート３４３及び３４６の出力がオアゲート３４９を介して変調信号ＧＹ１として取出されるようになっている。
また、上記左右切換信号発生器２８６は、Ｖクロック信号ＶＣＫを１／２に分周するフリップフロップ（以下ＦＦと略記する）３５１と、このＦＦ３５１の出力及びモードセレクト信号ＭＳが入力されるナンドゲート３５２とを備えている。
【００６９】
（５−Ｂ−５）セレクタ
更に、図４０はこの実施の形態で用いられるセレクタ２８７の詳細を示す。
同図において、符号３６１ないし３６５は、上記左右選択ブロック２８５からの変調信号ＧＹ１ないしＧＹ３、最大画像濃度コードに対応する変調信号ＢＫ並びに零画像濃度コードに対応する変調信号Ｗが夫々一方の入力端子に入力されると共に、夫々の変調信号に対応した選択コードｂ（具体的には、ｂ（ＢＫ），ｂ（ＧＹ３），ｂ（ＧＹ２），ｂ（ＧＹ１），ｂ（Ｗ））が夫々の他方の入力端子に入力されるアンドゲート、３６６は各アンドゲートからの出力を入力するオアゲートであり、ハイレベルな選択コードに対応するアンドゲートのみが開いて、当該アンドゲートを通過した変調信号がオアゲート３６６から画像濃度信号ＳＤ（サブカラー用の画像濃度信号ＳＤｓに相当）として出力されるようになっている。
尚、第二ＲＯＳコントローラ１５８の多値変調回路２７５にあっては、第一ＲＯＳコントローラ１５７と異なり、非露光部を画像部とするため、画像濃度信号ＳＤとしては、例えば図４０に仮想線で示すように、オアゲート３６６の出力をインバータ３６７で反転させるようにしている。
【００７０】
（５−Ｂ−６）多値変調回路の作動
図４１乃至図４３に示すタイミングチャートを中心に第一ＲＯＳコントローラ１５７の多値変調回路２６５を例に挙げてその作動について説明する。
図３７において、今、基準クロックとしてのＶクロック信号ＶＣＫが分周器３０１を通過すると、１／２に分周されたＶクロック信号が基準クロックに基づくパルス信号（ＶＣＫ／２に相当する）として生成され、温度安定チップ３０４のＴＰ１からは所定の遅延量（この実施の形態ではＤＥＬＡＹ０とする）だけ遅延して出力される。
一方、上記パルス信号ＶＣＫ／２が第一ディレイライン３０２に入力されると、第一ディレイライン３０２の出力タップＴＰ２，ＴＰ３，ＴＰ４からは所定の遅延量（この実施の形態ではＤＥＬＡＹ０にＤＥＬＡＹ１，ＤＥＬＡＹ２，ＤＥＬＡＹ３を加えたもの）だけ遅延したパルス信号が夫々出力される。また、第二ディレイライン３０３の出力タップＴＰ３，ＴＰ４，ＴＰ５からは第一ディレイライン３０２の入力タップＩＮ，出力タップＴＰ５間の遅延量に第二ディレイライン３０３の各出力タップまでの遅延量が付加された所定の遅延量（この実施の形態では夫々ＤＥＬＡＹ０にＤＥＬＡＹ４，ＤＥＬＡＹ５，ＤＥＬＡＹ６を加えたもの）だけ遅延したパルス信号が夫々出力される。
この場合において、上記ＥＯＲゲート３１２ないし３１４からは上記ＤＥＬＡＹ１ないしＤＥＬＡＹ３に対応するパルス幅の左変調信号ＬＧＹ１ないしＬＧＹ３が出力される。一方、上記アンドゲート３１５ないし３１７からは上記ＶＣＫ／２のパルス幅から夫々ＤＥＬＡＹ４ないしＤＥＬＡＹ６分を差引いたパルス幅（ＤＥＬＡＹ３ないしＤＥＬＡＹ１に相当）の右変調信号ＲＧＹ３，ＲＧＹ２，ＲＧＹ１が出力される。
【００７１】
ここで、モードセレクト信号ＭＳが文字モードを示すものであると仮定する（この実施の形態においては文字モード：モードセレクト信号ＭＳ＝０，写真モード：モードセレクト信号ＭＳ＝１）。
このとき、図４２に示すように、左右切換信号発生器２８６からの左右切換信号ＬＲＳは常時“１”であり、左変調信号ＬＧＹ１ないしＬＧＹ３がそのまま変調信号ＧＹ１ないしＧＹ３として出力されてセレクタ２８７に入力される。すると、このセレクタ２８７はデコーダ２８３からの選択コードに応じて一画素ずつ画像濃度信号ＳＤを生成してレーザドライバ１５９へ送り、第一レーザ１４１を駆動する。
このような駆動動作過程において、上記第一レーザ１４１の点灯動作は、図４４（ａ）に示すように、各画素毎に常時左側から順に点灯するパターン（所謂ノコギリ波パターン）であるため、一画素で一線が形成されることになり、その分、解像度が高められ、文字等の細線が良好に再現され得る。
【００７２】
一方、モードセレクト信号ＭＳが写真モードを示すものであると仮定すると、図４３に示すように、左右切換信号発生器２８６からの左右切換信号ＬＲＳは“１”“０”を各Ｖクロック信号ＶＣＫの一周期毎（各画素Ｐ単位毎）に交互に出力することになり、左変調信号ＬＧＹ１ないしＬＧＹ３と右変調信号ＲＧＹ１ないしＲＧＹ３とが各画素Ｐ単位毎に交互に変調信号ＧＹ１ないしＧＹ３として選択されセレクタ２８７に入力される。すると、このセレクタ２８７はデコーダ２８３からの選択コードに応じて一画素ずつ画像濃度信号ＳＤを生成してレーザドライバ１５９へ送り、第一レーザ１４１を駆動する。尚、この実施の形態に係る多値変調回路２６５においては、上記右変調信号ＲＧＹ１ないしＲＧＹ２が二画素毎にしか生成されないが、写真モードにあっては、左変調信号ＬＧＹ１ないしＬＧＹ３と交互に使用されるため、特に不都合は生じない。
このような駆動動作過程において、上記第一レーザ１４１の点灯動作は、図４４（ｂ）に示すように、隣接する二画素Ｐの一方に対して左側から順に点灯すると共に他方に対して右側から順に点灯するパターン（所謂三角波パターン）であるため、二画素Ｐで一線が形成されることになり、その分、ノコギリ波パターンに比べて解像度は低下するが、逆に階調表現性が高められ、写真等の中間調画像が良好に再現される。
尚、第二ＲＯＳコントローラ１５８の多値変調回路２７５についても上記第一ＲＯＳコントローラ１５７のものと略同様に作動する。
【００７３】
このような多値変調回路２６５，２７５において、上述した左右グレージェネレータ２８４の各ＤＥＬＡＹ１ないしＤＥＬＡＹ３は以下のように設定される。一般に、入力画像データＤＴの濃度階調数Ｎと記録画像濃度Ｊとの関係は、図４５に実線で示すような非線形な現像特性曲線Ｙとして得られる。
このような状況下において、図４５に仮想線で示すように、画像濃度コードＳＣと記録画像濃度との関係を線形な現像特性曲線Ｙ’に補正するようにすれば、上記画像濃度コードＳＣ（０）ないしＳＣ（４）に対する記録画像濃度Ｊの濃度差を略等間隔に設定することが可能になり、その分、記録画像の階調再現性を良好にすることができるものと考えられる。
このような観点に立って、上記補正された現像特性曲線Ｙ’上の画像濃度コードＳＣ（１），ＳＣ（２），ＳＣ（３）に対応する記録画像濃度を調べて見ると、実際の現像特性曲線Ｙ上のＹ１，Ｙ２，Ｙ３に相当するものであることが把握される。それゆえ、上記画像濃度コードＳＣ（１），ＳＣ（２），ＳＣ（３）に対応する画像濃度信号ＳＤのパルス幅を変調する際に上記現像特性曲線ＹのＹ１，Ｙ２，Ｙ３に対応する記録画像濃度が得られるようにすればよい。
従って、上記現像特性曲線ＹのＹ１ないしＹ３に対応する入力画像データの濃度階調数の最大濃度階調数との比率αで、上記画像濃度信号ＳＤのパルス幅を変調することが必要になり、上記ＤＥＬＡＹ１ないしＤＥＬＡＹ３は上記比率αに応じて設定されるのである。
【００７４】
また、この実施の形態において、上記分周器３０１は、図３７に示すように，Ｖクロック信号ＶＣＫを１／２に分周し、一画素Ｐの全範囲に亘るパルス信号ＶＣＫ／２を作成する。このため、上記実施の形態のように、各ディレイライン３０２，３０３から所定の遅延量を取出す際にＥＯＲゲート３１２ないし３１４やアンドゲート３１５ないし３１７を用いるという簡単な回路構成になるのである。
より具体的に言えば、例えば図４６に示すように，Ｖクロック信号ＶＣＫそのものを変調基準パルス信号とすれば、例えば第一のディレイライン３０２から所定のＤＥＬＡＹだけ遅延したパルス信号と基準パルス信号とをＥＯＲゲートに入力すると、ＥＯＲ出力には、一画素Ｐの範囲で実線で示すもの以外に二点鎖線で示すパルス信号も生じてしまい、上記ＤＥＬＡＹに応じたパルス信号のみを取出すことができないことになり、この場合には、実施の形態で示したＥＯＲゲート以外の論理回路構成で上記ＤＥＬＡＹに応じたパルス信号を取出すようにすることが必要である。尚、このことは第二のディレイライン３０３から所定のＤＥＬＡＹを取出す場合についても同様である。
【００７５】
更に、この実施の形態では、上記第一ディレイライン３０２と同様な構成の温度安定チップ３０４を用いているのは以下の理由による。
例えば、図４７に示すように，Ｖクロック信号ＶＣＫに基づく変調基準パルス信号ＶＣＫ／２が例えば第一のディレイライン３０２を通過する際に、その温度変化に伴って実線で示す状態から仮想線で示す状態に変化したとしても、温度安定チップ３０４は第一のディレイライン３０２と同様な温度変化を生ずるので、上記変調基準パルス信号ＶＣＫ／２自体は温度安定チップ３０４を通過する際に実線で示す状態から仮想線で示す状態に略同様な変位量δをもって変化することになる。このため、ディレイライン３０２が温度変化することによって出力パルス信号が変動したとしても、変調基準パルス信号ＶＣＫ／２とディレイライン３０２の出力パルス信号とは相対的な位置関係を保ったまま変動することになり、両者が入力されるＥＯＲゲートの出力パルス幅は温度変化に影響されることなく一定に保たれる。尚、上記変調基準パルス信号ＶＣＫ／２と第二のディレイライン３０３の出力パルス信号とも相対的な位置関係を保ったまま変動することになるので、両者が入力されるアンドゲートの出力パルス幅も温度変化に影響されることなく一定に保たれる。
更にまた、この実施の形態においては、波形成形用手段としてＣＭＯＳゲート３０５ないし３１１を用いているので、温度変化によるスレッシュホールド位置の変動が少ない。このため、図４８に示すように、例えばディレイラインの出力パルス信号の立上がり、立下がり部位のなまり状態を成形する際にも、上記スレッシュホールド位置（図中一点鎖線で示す）が変動することは少ないので、ＣＭＯＳゲートの出力信号のパルス幅は安定に保たれる。
【００７６】
（５−Ｂ−７）変形例
この実施の形態では、上記ディレイライン３０２，３０３の遅延素子３２１ないし３２２の遅延量は予め適宜設定されたものであるが、例えば図４９に示すように、市販のディレイライン３７１ないし３７３、例えば、各出力タップＯ１ないしＯ５の遅延量が１０ｎｓｅｃ．均一であるディレイライン３７１と各出力タップＯ１ないしＯ３の遅延量が１５ｎｓｅｃ．均一のディレイライン３７２，３７３とを組合せて適宜配線することにより引出しタップＬ１ないしＬ８の遅延量を１０，１５，２０，２５…４５（ｎｓｅｃ．）に細かく調整することが可能になり、引出しタップＬ１ないしＬ８を適宜選択することによって所望の遅延量を得ることが可能になる。
尚、この実施の形態では、画像濃度信号ＳＤのパルス幅を非等分割するものに上述した左右グレージェネレータ２８４を用いているが、画像濃度信号ＳＤのパルス幅を等分割する際においても、ディレイライン３０２，３０３の遅延量を等しく設定することにより応用することが可能である。
【００７７】
ＩＶ．装置の作動
次に、この実施の形態に係るレーザプリンタの作動について説明する。
図１９において、入力画像データの濃度データＤはカラーフラグＣＦに応じてデータ振分け回路１５０でサブカラー用及びメインカラー用の二系統の画像データＤｓ，Ｄｍに振分けられ、二系統のＴＲＣ１５１，１５２にて夫々濃度変換された後、二系統のスクリーンジェネレータ１５３，１５４に入力される。
すると、各スクリーンジェネレータ１５３，１５４は、隣接画素毎に異なるスレッシュホールドパターン（Ａ系列パターン，Ｂ系列パターン）にて入力画像濃度データＤｓ，Ｄｍに対応した画像濃度コードＳＣｓ，ＳＣｍを生成する。この画像濃度コードＳＣｓ，ＳＣｍは、図５０，５１に示すように、一画素Ｐを四つに分割した際のサブ画素ＰＳの数に対応して設定される。
この後、サブカラー用の画像濃度コードＳＣｓは、ＦＩＦＯ１５５を経て第一ＲＯＳコントローラ１５７の多値変調回路２６５に取込まれる一方、メインカラー用の画像濃度コードＳＣｍは、ギャップメモリ１５６を経て第二ＲＯＳコントローラ１５８の多値変調回路２７５に取込まれる。
【００７８】
今仮に、文字モードを選択したとすると、サブカラー用の画像濃度コードＳＣｓ（０）ないしＳＣｓ（４）は、図５０に示すように、画像濃度信号ＳＤｓ（０）（０に相当），ＳＤｓ（１）（ＤＥＬＡＹ１に相当），ＳＤｓ（２）（ＤＥＬＡＹ２に相当），ＳＤｓ（３）（ＤＥＬＡＹ３に相当），ＳＤｓ（４）（最大パルス幅）として出力される。このとき、図５２に示すように、画素ＰｉないしＰｉ＋４に対する画像濃度信号ＳＤｓが夫々ＳＤｓ（０）ないしＳＤｓ（４）であるとすると、第一レーザ１４１は感光体１２０に対して上記各画像濃度信号ＳＤｓに対応したパルス幅のビーム照射を行い、ビーム照射部が画像部となる潜像Ｚｉ＋１ ないしＺｉ＋４を形成する。この各潜像Ｚは第一現像器１２３の赤色トナーにて反転現像され、感光体１２０上に第一トナー像Ｔ（具体的にはＴｉないしＴｉ＋４）が形成される。
【００７９】
一方、メインカラー用の画像濃度信号ＳＣｍ（０）ないしＳＣｍ（４）は、図５１に示すように、画像濃度信号ＳＤｍ（０）（最大パルス幅に相当），ＳＤｍ（１）（最大パルス幅からＤＥＬＡＹ１を差引いたパルス幅に相当），ＳＤｍ（２）（最大パルス幅からＤＥＬＡＹ２を差引いたパルス幅に相当），ＳＤｍ（３）（最大パルス幅からＤＥＬＡＹ３を差引いたパルス幅に相当），ＳＤｍ（４）（０に相当）として出力される。このとき、図５３に示すように、画素ＰｉないしＰｉ＋４に対する画像濃度信号ＳＤｍが夫々ＳＤｍ（０）ないしＳＤｍ（４）であるとすると、第二レーザ１４２は感光体１２０に対して上記各画像濃度信号ＳＤｍに対応したパルス幅のビーム照射を行い、非露光部が画像部となる潜像Ｚｉ＋１ないしＺｉ＋４を形成する。この各潜像Ｚは第二現像器１２４の黒色トナーにて正規現像され、感光体１２０上に第二トナー像Ｔ（具体的にはＴｉないしＴｉ＋４）が形成される。
尚、写真モードを選択した場合には、前述したように、隣接画素毎に画像濃度信号ＳＤの画素Ｐにおける成長方向が左右交互になる点が異なるだけで、基本的に文字モードの場合と同様な画像形成動作が行われる。
このような画像記録動作過程において、二系統の画像に対して、夫々上記画像濃度信号ＳＤ（０）ないしＳＤ（４）と記録画像濃度との関係を調べて見たところ、図５４に仮想線で示すように、極めて線形な画像再現特性になっていることが確認された。
【００８０】
また、上述したスレッシュホールドパターン設定回路１９０のスレッシュホールドを固定したものを比較の形態とし、写真モードにおいて、実施の形態と比較の形態とで同様に画像記録を行ったところ、図５５ないし図５８に示すように、スクリーンジェネレータの誤差拡散法による固有パターン（テクスチャ）は、実施の形態の方が比較の形態に比べて目立たないことが確認された。
尚、図５５は実施の形態において入力濃度レベルが０〜１２８まで連続的に変化する入力画素に対する画像記録出力例を示し、図５６は図５５の画像記録出力例のうち入力濃度レベルが５〜７０程度の領域を拡大し、白画素を白で、グレー画素を黒で出力したものを示し、図５７は比較の形態において入力濃度レベルが０〜１２８まで連続的に変化する入力画素に対する画像記録出力例を示し、図５８は図５７の画像記録出力例のうち入力濃度レベルが５〜７０程度の領域を拡大したもので、白画素を白で、グレー画素を黒で出力したものを示す。
【００８１】
実施の形態２
この実施の形態は、実施の形態１と同様に１パス２カラー方式の二色複写機にこの発明を適用したものであり、その基本的構成は実施の形態１と同様な画像処理ユニット２０を有するが、画像出力ユニットとしてのレーザプリンタ１１０が実施の形態１と異なったものになっている。
この実施の形態において、上記レーザプリンタ１１０は、図５９に示すように、画像処理ユニット２０からの濃度データＤをカラーフラグＣＦとをアドレス信号として、濃度データＤの濃度階調数を変換して出力する一つのルックアップテーブルや演算回路からなるＴＲＣ３８１と、このＴＲＣ３８１からの変換濃度データＤを入力信号とし、誤差拡散法が採用される万線スクリーンにて画像濃度コードＳＣを生成するスクリーンジェネレータ３８２と、このスクリーンジェネレータ３８２からの画像濃度コードＳＣをカラーフラグＣＦに応じてサブカラー用画像濃度コードＳＣｓとメインカラー用画像濃度コードＳＣｍとの二系統に振分けるデータ振分け回路３８３と、データ振分け回路３８３へのカラーフラグＣＦの転送タイミングを調整するためのバッファ３８４と、上記データ振分け回路３８３からの一方の画像濃度コードＳＣｓをＦＩＦＯ１５５を介して取込み、第一レーザ１４１の駆動信号となる画像濃度信号ＳＤｓを生成する第一ＲＯＳコントローラ１５７と、上記データ振分け回路３８３からの他方の画像濃度コードＳＣｍをギャップメモリ１５６を介して取込み、第二レーザ１４２の駆動信号となる画像濃度信号ＳＤｍを生成する第二ＲＯＳコントローラ１５８とを備えている。
この実施の形態において、上記ＴＲＣ３８１は、実施の形態１における第一ＴＲＣ１５１及び第二ＴＲＣ１５２を一つのルックアップテーブルにて実現したものであり、また、上記データ振分け回路３８３は実施の形態１におけるデータ振分け回路１５０と同様な構成を具備している。
尚、その他実施の形態１と同様な構成要素については、実施の形態１と同様な符号を付してここではその詳細な説明を省略する。
【００８２】
次に、この実施の形態に係る１パス２カラー方式の二色複写機について説明する。
先ず、画像処理ユニット２０から出力される濃度データＤ及びカラーフラグＣＦがＴＲＣ３８１に入力されると、ＴＲＣ３８１はカラーフラグＣＦに応じて濃度データＤの適宜階調レベルに変換して出力する。
次いで、上記変換濃度データＤはスクリーンジェネレータ３８２にて画像濃度コードＳＣに変換され、この画像濃度コードＳＣはデータ振分け回路３８３にてカラーフラグＣＦに応じてサブ画像濃度コードＳＣｓ、メイン画像濃度コードＳＣｍに振分けられた後、夫々第一ＲＯＳコントローラ１５７、第二ＲＯＳコントローラ１５８側へと転送される。
この後、実施の形態１と同様な工程を経て記録シート１２７上に二色のカラー画像が形成される。
このような動作過程において、実施の形態１にあっては、カラーフラグＣＦに応じて二系統に振分けられた画像濃度データＤに対して夫々コード化するようにしているので、コード化するに際し、メインカラー領域の所にサブカラー画素が出現したり、逆に、サブカラー領域の所にメインカラー画素が出現する可能性があるが、この実施の形態にあっては、画像濃度データＤをコード化した後にメインカラー用、サブカラー用に振分けるようにしているので、メインカラー領域とサブカラー領域とがラップするという虞れは全くない。
また、この実施の形態にあっては、ＴＲＣ３８１、スクリーンジェネレータ３８２を一つ装備するだけで、実施の形態１と略同様な機能を実現することができるので、実施の形態１に比べて装置構成の簡略化を図ることができる。
【００８３】
実施の形態３
Ｉ．基本構成
この実施の形態は、実施の形態１と同様に１パス２カラー方式の二色複写機にこの発明を適用したものであり、その基本構成は実施の形態１と同様な画像処理ユニット２０を有するが、画像出力ユニットとしてのレーザプリンタ１１０が実施の形態１と異なったものになっている。
この実施の形態において、上記レーザプリンタ１１０は、図６０に示すように、画像処理ユニット２０からの濃度データＤとカラーフラグＣＦとをアドレス信号として、濃度データＤの濃度階調数を変換して出力すると共に、対応するカラーフラグＣＦをそのままの状態で出力する一つのルックアップテーブルや演算回路からなるＴＲＣ４０１（実施の形態２のＴＲＣ３８１に相当）と、このＴＲＣ４０１からの変換濃度データＤ及びカラーフラグＣＦを入力信号とし、誤差拡散法が採用される万線スクリーンにて画像濃度コードＳＣを生成すると共に、対応するカラーフラグＣＦをそのままの状態で出力するスクリーンジェネレータ４０２と、このスクリーンジェネレータ４０２からの画像濃度コードＳＣをカラーフラグＣＦに応じてサブカラー用画像濃度コードＳＣｓとメインカラー用画像濃度コードＳＣｍとの二系等に振分けるデータ振分け回路４０３（実施の形態２のデータ振分け回路３８３に相当）と、このデータ振分け回路４０３からの一方の画像濃度コードＳＣｓをＦＩＦＯ１５５を介して取込み、第一レーザ１４１の駆動信号となる画像濃度信号ＳＤｓを生成する第一ＲＯＳコントローラ１５７と、上記データ振分け回路４０３からの他方の画像濃度コードＳＣｍをギャップメモリ１５６を介して取込み、第二レーザ１４２の駆動信号となる画像濃度信号ＳＤｍを生成する第二ＲＯＳコントローラ１５８とを備えている。
尚、その他実施の形態１と同様な構成要素については、実施の形態１と同様な符号を付してここではその詳細な説明を省略する。
【００８４】
ＩＩ．スクリーンジェネレータ
（１）基本構成
また、図６１はこの実施の形態に係るスクリーンジェネレータの基本構成を示すブロック図である。
同図において、符号４１１は濃度データＤを一時的に格納するバッファであり、このバッファ４１１からの濃度データＤがエラーディフュージョン回路４１２を経て比較回路４１３に入力される。一方、符号４１４はカラーフラグＣＦを一時的に格納するバッファであり、このバッファ４１４からのカラーフラグＣＦは参照カラーフラグ抽出回路４１５に入力され、この参照カラーフラグ抽出回路４１５にて上記エラーディフュージョン回路４１２で参照する必要のあるカラーフラグＣＦ総てが抽出されて上記エラーディフュージョン回路４１２に送出される一方、注目画素のカラーフラグ（以下注目カラーフラグという）が後段のラッチ回路４１６に送出される。そして、上記エラーディフュージョン回路４１２及び比較回路４１３には実施の形態１と同様な構成のスレッシュホールドパターン設定回路４１７にて設定されたスレッシュホールドパターンＴＨＰが入力され、上記エラーディフュージョン回路４１２及び比較回路４１３にて夫々所定の誤差拡散処理及び比較処理が行われた後、比較回路４１３からの出力が濃度コード生成器４１８に入力され、所定の変換が行なわれて画像濃度コードＳＣが生成されるようになっている。そして、上記濃度コード生成器４１８からの画像濃度コードＳＣ及びラッチ回路４１６からのカラーフラグＣＦは注目画素毎に同期して対にて出力されるようになっている。
【００８５】
（２）エラーディフュージョン回路
（２−Ａ）アルゴリズム
そして、図６２はこの実施の形態において用いられるエラーディフュージョン回路４１２のアルゴリズムを示す。
同図において、ｊラインのｉ番目の画素Ｐｊ（ｉ）を注目画素とし、その濃度データをＸとする一方、ｊ−１ラインのｉ−１，ｉ，ｉ＋１番目の各画素Ｐｊ−１（ｉ−１），Ｐｊ−１（ｉ），Ｐｊ−１（ｉ＋１）の差分データを夫々Ａ，Ｂ，Ｃとし、注目画素Ｐｊ（ｉ）の直前画素Ｐｊ（ｉ−１）の差分データをＤとすれば、
注目画素Ｐｊ（ｉ）の補正済み濃度データＸ’は以下の（１２）（１３）式で算出されるようになっている。尚、△Ｘは差分補正データ、ｇ１ないしｇ４は各画素の差分データの影響度合に応じた重み付けをするための補正係数であり、注目画素と同系統の差分データに対してのみ所定レベルの重み付けを具備し、注目画素と異系等の差分データに対しては０レベルに保持されるものである。
△Ｘ＝ｇ１Ａ＋ｇ２Ｂ＋ｇ３Ｃ＋ｇ４Ｄ
但し、Σｇｉ（ｉ＝１〜４）＝１（ｇｉ≠０の場合） ……（１２）
Ｘ’＝Ｘ＋△Ｘ ……（１３）
この実施の形態において、上記ｇ１＝０．２，ｇ２＝０．５，ｇ３＝０．２，ｇ４＝０．１に設定されている。
今、図６２に示すように、注目画素Ｐｊ（ｉ）がメインカラーデータ（この実施の形態では黒）とし、この注目画素Ｐｊ（ｉ）と同系統の周辺画素がＰｊ−１（ｉ−１），Ｐｊ−１（ｉ），Ｐｊ（ｉ−１）であると仮定すると、差分補正データ△Ｘはｇ１Ａ＋ｇ２Ｂ＋ｇ４Ｄであり、補正済み濃度データＸ’はＸ＋ｇ１Ａ＋ｇ２Ｂ＋ｇ４Ｄである。
すなわち、この実施の形態においては、注目画素と同系統の差分データのみを補正対象とし、注目画素と異系統の差分データについては無視する、言い換えれば、注目画素と異系統の画素については濃度データを“０”として扱うようになっている。
【００８６】
（２−Ｂ）実現回路例
図６３は上述したようなアルゴリズムに従って上記エラーディフュージョン回路４１２を具現化したものである。
同図において、符号４２１は加算器であり、この加算器４２１の一方の入力端子にはバッファ４１１からの８ビットの濃度データＤが入力されている。また、符号４２２は加算器４２１からの出力データを一旦格納した後に出力するラッチ回路であり、このラッチ回路４２２の出力データは加算器４２３の一方の入力端子に入力されるようになっている。更に、符号４２４は加算器４２３の出力データを一旦格納した後に出力するラッチ回路であり、このラッチ回路４２４の出力データが比較回路４１３へと送出されるようになっている。
また、符号４２６は、上記ラッチ回路４２４からの濃度データＤ、上記スレッシュホールドパターン設定回路４１７からの閾値データＴＨ及びアドレスデータＡＤＴ（比較回路４１３の出力：実施の形態のＩＩ４−Ｄ参照）を入力データとして、一ライン前の画素における差分データ（図６２のＡ，Ｂ，Ｃに相当）を生成するための差分値生成回路であり、この差分値生成回路４２６からの差分データ△ＤＴ及び参照カラーフラグ抽出回路４１５からの参照カラーフラグＣＦは共に一ライン分のＦＩＦＯ４２７に格納された後、各注目画素に対する補正用差分データ及びカラーフラグＣＦがディジタルフィルタ４２８に取込まれるようになっている。
そして、上記ディジタルフィルタ４２８は、注目画素と同系統の上記補正用画素の差分データＡ，Ｂ，Ｃを用いて所定の演算を行い、ｇ１Ａ＋ｇ２Ｂ＋ｇ３Ｃなるデータを出力するものであり、この補正データは上記加算器４２１の他方の入力端子に入力されるようになっている。
【００８７】
この実施の形態において、上記ディジタルフィルタ４２８は、画素単位に差分データ△ＤＴ及びカラーフラグＣＦを順次ラッチする三段構成のラッチ回路４３１ないし４３３と、一段目のラッチ回路４３１の出力データ△ＤＴ（図６２中Ａに相当）に対して補正係数ｇ１を掛ける演算を行う係数乗算器４３４と、二段目のラッチ回路４３２の出力データである差分データ△ＤＴ（図６２中Ｂに相当）に対して補正係数ｇ２を掛ける演算を行う係数乗算器４３５と、三段目のラッチ回路４３３の出力データである差分データ△ＤＴ（図６２中Ｃに相当）に対して補正係数ｇ３を掛ける演算を行う係数乗算器４３６と、入力差分データのカラーフラグＣＦ及び注目カラーフラグＣＦとが不一致のときに各係数乗算器４３４ないし４３６に対して演算動作禁止用のフラグ情報信号ＦＳを出力するＥＯＲゲート４３７ないし４３９と、各係数乗算器４３４ないし４３６の出力データを加算する加算器４４０とからなる。
このようなディジタルフィルタ４２８は、三段構成のラッチ回路４３１ないし４３３に一ライン前の三画素の差分データＡ，Ｂ，Ｃ及び夫々のカラーフラグＣＦをラッチさせ、注目画素と同系統の差分データに対してのみ係数乗算器４３４ないし４３６にて夫々の差分データＡ，Ｂ，Ｃと夫々の補正係数ｇ１，ｇ２，ｇ３とを掛合せた後、加算器３４０にてそれらを加算し、ｇ１Ａ＋ｇ２Ｂ＋ｇ３Ｃ（但し、注目画素と異系統の差分データに対する補正係数は実質的に０）を出力するものである。
【００８８】
更にまた、符号４４１はルックアップテーブルであり、濃度データＤ、閾値データＴＨ及び注目カラーフラグＣＦと入力濃度データＤの対になるカラーフラグＣＦとの関係を示すフラグ情報信号ＦＳをアドレス信号として、差分データ△ＤＴ（図６２中Ｄに相当）に補正係数ｇ４を掛け合せた差分補正データｇ４Ｄをその極性データと共に読出し可能にしたものである。この場合において、上記フラグ情報信号ＦＳは注目カラーフラグＣＦと入力濃度データＤの対になるカラーフラグとをＥＯＲゲート４４２に入力することにより生成されるもので、両者が一致するとき“０”になり、上述したルックアップテーブル４４１からｇ４Ｄを極性と共に出力するのに対し、両者が不一致のとき“１”になり、ルックアップテーブル４４１から常時“０”を出力するようになっている。
従って、この実施の形態によれば、図６２に示す画素パターンに対する誤差拡散処理を例に挙げると、注目画素の濃度データＸと上記ディジタルフィルタ４２８からの出力ｇ１Ａ＋ｇ２Ｂ（ｇ３Ｃ＝０）とが加算され、このデータがラッチ回路４２２を経て加算器４２３の一方の入力端子に入力される段階で、第二の差分補正データｇ４Ｄが加算され、ラッチ回路４２４には、注目画素の補正済み濃度データＸ’＝Ｘ＋ｇ１Ａ＋ｇ２Ｂ＋ｇ４Ｄがラッチされることになり、この補正済みのデータＸ’が後段の比較回路４１３へ送出される。
【００８９】
ＩＩＩ．装置の特徴
この実施の形態に係る１パス２カラー方式の二色複写機によれば、実施の形態２と略同様な作用、効果を奏するほか、実施の形態２にあっては、メインカラー画素とサブカラー画素とを区別することなく、画像濃度データＤをコード化するようにしているため、他系統の画像濃度を考慮しながら、コード化することができるのに対し、この実施の形態にあっては、メインカラー画素とサブカラー画素とを区別した状態で、画像濃度データＤをコード化することができるので、他系統の画像濃度を無視した状態で、対応系統の画像濃度データのみを対象として正確にコード化することができる。
【００９０】
実施の形態４
この実施の形態に係る二色カラー複写機の基本的構成は実施の形態１と略同様であるが、第一ＴＲＣ１５１及び第二ＴＲＣ１５２の構成が異なるものになっている。尚、この実施の形態の説明の都合上、実施の形態１と同様な構成要素については実施の形態１と同様な符号を付す。
この実施の形態において、上記第一ＴＲＣ１５１は、図６４に示すように、画像データＤＴ（サブカラー濃度データＤｓに相当）が文字画像であることを前提とした濃度階調変換が行われる文字用変換テーブル４５１と、上記画像データＤＴが写真画像であることを前提とした濃度階調変換が行われる写真用変換テーブル４５２と、モードセレクト信号（文字モードあるいは写真モードの選択信号）ＭＳに応じて出力端ＡあるいはＢを選択し、モードセレクト信号ＭＣが文字モードである際には出力端Ａを通じて文字用変換テーブル４５１側へ入力画像データＤＴを転送し、モードセレクト信号ＭＳが写真モードである際には出力端Ｂを通じて写真用変換テーブル４５２側へ入力画像データＤＴを転送する選択回路４５３とを備えている。
この実施の形態において、上記文字用変換テーブル４５１及び写真用変換テーブル４５２の格納データは例えば図６５に示すように設定される。同図において、写真用変換テーブル４５２の濃度階調変換レンジは、同じ入力画像データＤＴの濃度階調に対して文字用変換テーブル４５１の濃度階調変換レンジよりも狭く設定されている。
【００９１】
次に、上記濃度階調変換レンジの設定の仕方について写真用変換テーブル４５２を例に挙げて説明する。
今、図６６の第１象限（Ｉ）において通常の第一現像器１２３の画像再現特性を点線で示し、写真モードにおいて再現したい画像再現特性Ｙｐを第１象限（Ｉ）中実線で示したものに想定すると、入力画像濃度に対応した濃度データが図６６の第４象限（ＩＶ）のような曲線で与えられる場合、仮に、ＴＲＣ１５１がないと、ＳＧ−ＩＯＴ特性（スクリーンジェネレータへの入力濃度データと出力画像濃度との特性）を第２象限（ＩＩ）の曲線Ｓ’のように設定しなければならないが、第一ＲＯＳコントローラ１５７の多値変調回路２６５の画像濃度信号ＳＤのパルス幅の変調数に限りがあるため、上記曲線Ｓ’を得ることができない事態を生じ得る。
このような状況下において、上記第一ＴＲＣ１５２のデータ変換を第３象限（ＩＩＩ）の曲線Ｍのように設定しておけば、第２象限（ＩＩ）の曲線Ｓのように、上記ＳＧ−ＩＯＴ特性を上記多値変調回路２６５のパルス幅の変調パターンに沿って簡単に得ることができるものに設定することにより、上記所望の画像再現特性Ｙｐを得ることが可能になるのである。
尚、文字用変換テーブル４５１の濃度階調変換レンジの設定の仕方については、図６６の第１象限の目標濃度再現曲線Ｙｐを文字用のものに置換えて求めるようにすればよい。
【００９２】
一方、第二ＴＲＣ１５２は、各変換テーブルの具体的な格納データが異なるだけで基本的に第一ＴＲＣ１５１と同様な構成を有している。
従って、この実施の形態に係る二色カラー複写機によれば、写真モードが選択された場合には、各ＴＲＣ１５１，１５２では写真用変換テーブル４５２が選択され、入力画像データＤＴは写真用変換テーブル４５２を介して夫々のスクリーンジェネレータ１５３，１５４へ転送される。以後、実施の形態１と同様に、各スクリーンジェネレータ１５３，１５４からのサブカラー用画像濃度コードＳＣｓ，メインカラー用画像濃度コードＳＣｍは第一ＲＯＳコントローラ１５７，第二ＲＯＳコントローラ１５８を介して夫々所望の画像濃度信号ＳＤｓ，ＳＤｍに変換された後、この画像濃度信号ＳＤｓ，ＳＤｍに基づいて第一レーザ１４１，第二レーザ１４２の出力がパルス幅変調される。
今、実施の形態１のものを比較例とし、写真モードを選択した際の再現画像を見たところ、図６７，図６８に示すように、比較例に比べて、この実施の形態モデル（実施例）のものの方が写真原稿の高濃度域のつぶれがより少なく、滑らかな濃度階調性を具備していることが理解される。
尚、文字モードが選択された場合には、第一、第二ＴＲＣ１５１，１５２では文字用変換テーブル４５１（実施の形態１のものに相当）が選択されるので、実施の形態１と同様な動作が行われ、実施の形態１と同程度の文字画像品質が得られる。
【００９３】
実施の形態５
この実施の形態に係る二色カラー複写機の基本的構成は実施の形態１と略同様であるが、第一ＲＯＳコントローラ１５７及び第二ＲＯＳコントローラ１５８の多値変調回路２６５，２７５の構成が異なるものになっている。尚、この実施の形態の説明の都合上、実施の形態１と同様な構成要素については実施の形態１と同様な符号を付す。
この実施の形態において、上記第一ＲＯＳコントローラ１５７の多値変調回路２６５は図６９に示すように構成されている。
同図において、符号４６１は画像濃度コードＳＣ（サブカラー用画像濃度コードＳＣｓに相当）を多値変調回路２６５内に取込むためのインタフェースであり、このインタフェース４６１に取込まれた画像濃度コードＳＣはＶクロック信号ＶＣＫに同期してラッチ回路４６２にラッチされるようになっている。そして、上記ラッチ回路４６２からの画像濃度コードＳＣはＰ−ＲＯＭからなるデコーダ４６３によって選択コードｂ（具体的にはｂ（ＢＫ），ｂ（ＧＹ３），ｂ（ＧＹ２），ｂ（ＧＹ１），ｂ（Ｗ））に変換されるようになっている。この場合、デコーダ４６３の内容は実施の形態１と同様なものに設定されている。
一方、符号４６４は上記Ｖクロック信号ＶＣＫに基づくパルス信号の位相ずれを利用し、文字画像における中間調画像濃度コードに対応するパルス幅の変調信号を生成する文字用グレージェネレータ、４６５は上記Ｖクロック信号ＶＣＫに基づくパルス信号の位相ずれを利用し、写真画像における中間調画像濃度コードに対応するパルス幅の変調信号を生成する写真用グレージェネレータ、４６６はモードセレクト信号ＭＳに応じてＶクロック信号ＶＣＫを出力端ＡあるいはＢに選択し、モードセレクト信号ＭＳが文字モードである際には出力端Ａを通じて文字用グレージェネレータ４６４へＶクロック信号ＶＣＫを転送し、モードセレクト信号ＭＳが写真モードである際には出力端Ｂを通じて写真用グレージェネレータ４６５側へＶクロック信号ＶＣＫを転送する選択回路である。
そして、上記文字用グレージェネレータ４６４あるいは写真用グレージェネレータ４６５からの変調信号ＧＹ１ないしＧＹ３、最大画像濃度コードに対応する変調信号ＢＫ並びに零画像濃度コードに対応する変調信号Ｗがセレクタ４６７に入力され、このセレクタ４６７は実施の形態１のものと同様な構成を備えたもので、上記デコーダ４６３の選択コードｂによっていずれかの選択信号を選択作動するようになっており、選択された変調信号が画像濃度信号ＳＤ（サブカラー用画像濃度信号ＳＤｓに相当）として生成される。
【００９４】
また、この実施の形態において用いられる各グレージェネレータ４６４，４６５の基本的構成を図７０に示す。
同図において、符号４７１はＶクロック信号を１／２に分周する分周器、４７２は分周器４７１からのパルス信号を予め設定された複数の遅延時間分だけ遅延させるディレイライン、４７３は上記ディレイライン４７２と同様な構成のディレイラインからなる温度安定チップ、４７４ないし４７７は波形成形用のＣＭＯＳゲート、４７８ないし４８０はＥＯＲゲートである。
そして、この実施の形態において、上記ディレイライン４７２の基本的構成は実施の形態１で採用されたものと同様であり、このディレイライン４７２の三つの出力タップＴＰ２ないしＴＰ４を利用し、中間調画像濃度コードＳＣ（１）ないしＳＣ（３）に対応する三つのパルス幅の変調信号が生成されるようになっている。尚、温度安定チップ４７３の出力タップとしてはＴＰ１が採用されている。
また、この実施の形態において、上記文字用グレージェネレータ４６４のディレイライン４７２のＴＰ２ないしＴＰ４のＴＰ１との間の遅延量をＤＥＬＡＹ１ないしＤＥＬＡＹ３とし、写真用グレージェネレータ４６５のディレイライン４７２のＴＰ２ないしＴＰ４のＴＰ１との間の遅延量をＤＥＬＡＹ１’ないしＤＥＬＡＹ３’とすれば、
各遅延量は、
ＤＥＬＡＹ１＞ＤＥＬＡＹ１’
ＤＥＬＡＹ２＞ＤＥＬＡＹ２’
ＤＥＬＡＹ３＞ＤＥＬＡＹ３’
の関係を満足し、しかも、文字画像再現特性、写真画像再現特性として図７２に示すＹｃ、Ｙｐの曲線が得られるような値に予め設定される。
この実施の形態において、上記各遅延量は例えば次のように設定されている。
ＤＥＬＡＹ１＝１５ ＤＥＬＡＹ１’＝１０
ＤＥＬＡＹ２＝２５ ＤＥＬＡＹ２’＝２０
ＤＥＬＡＹ３＝３５ ＤＥＬＡＹ３’＝３０
但し、単位はｎｓｅｃ．であり、最大パルス信号幅は５５ｎｓｅｃ．である。
【００９５】
次に、この実施の形態に係る二色カラー複写機の特に画像出力ユニット側での作動について説明する。
今、一色目の画像記録に着目し説明すると、第一スクリーンジェネレータ１５３からの画像濃度コードＳＣがＦＩＦＯ１５５を介して第一ＲＯＳコントローラ１５７に入力されたとする。
ここで、写真モードが選択されているとすると、多値変調経路２６５では写真用グレージェネレータ４６５が選択される。すると、写真用グレージェネレータ４６５においては、基準クロックとしてＶクロック信号ＶＣＫが分周器４７１を通過すると、１／２に分周されたＶクロック信号が基準クロックに基づくパルス信号（ＶＣＫ／２に相当する）として生成される。
そして、上記パルス信号がディレイライン４７２に入力されると、ディレイライン４７２のタップＴＰ２ないしＴＰ４からは所定時間遅延しパルス信号が出力される。一方、上記温度安定チップ４７３を通過したパルス信号とディレインライン４７３の各タップＴＰ２ないしＴＰ４からのパルス信号とは、夫々ＣＭＯＳゲート４７４ないし４７７を経た後、ＥＯＲゲート４７８ないし４８０に入力される。すると、各ＥＯＲゲート４７８ないし４８０からの変調信号ＧＹ１，ＧＹ２，ＧＹ３は、夫々上述したＤＥＬＡＹ１’ないしＤＥＬＡＹ３’に相当するパルス幅を持った信号として出力され、セレクタ４６７に転送される。
【００９６】
一方、図７１は示すように、画像濃度コードＳＣ、具体的にはＳＣ（０）ないしＳＣ（４）のいずれかは、デコーダ４６３部分で選択コードｂに変換され、これがセレクタ４６７に入力されると、前記選択コードｂに対応した変調信号ＢＫ，ＧＹ１，ＧＹ２，ＧＹ３，Ｗのいずれかが選択され、画像濃度信号ＳＤが出力される。このときの画像濃度信号ＳＤ（１）ないしＳＤ（３）のパルス幅は、図７１に一点鎖線で示すように、ＤＥＬＡＹ１’ないしＤＥＬＡＹ３’に対応したものになっている。
尚、文字モードが選択される場合には、文字用グレージェネレータ４６４が選択され、上記画像濃度コードＳＣ（１）ないしＳＣ（３）に対応する画像濃度信号ＳＤ（１）ないしＳＤ（３）のパルス幅はＤＥＬＡＹ１ないしＤＥＬＡＹ３に対応したものになっている。
このようにして生成された画像濃度信号ＳＤに基づいて第一レーザ１４１の出力パルス幅を変調すると、図７２に示すように、写真モードに応じた画像再現特性Ｙｐあるいは文字モードに応じた画像再現特性Ｙｃが得れる。すなわち、写真モードに応じた画像再現特性Ｙｐは、文字モードに応じた画像再現特性Ｙｃより出力画像濃度レベルを低く抑えたものになっている。
ここで、写真用グレージェネレータ４６５のないタイプ、すなわち、文字用グレージェネレータ４６４にて写真原稿を再現するタイプのものを比較例とし、写真原稿の再現特性を調べたところ、図７３，図７４に示すように、比較例に比べて、実施の形態モデル（実施例）のものの方が写真原稿の高濃度域のつぶれがより少なく、滑かな濃度階調性を具備していることが理解される。
【００９７】
実施の形態６
この実施の形態に係る二色カラー複写機の基本的構成は実施の形態５と略同様であるが、第一及び第二スクリーンジェネレータ１５３，１５４の構成が実施の形態４（実施の形態１に相当）と異なったものになっている。
先ず、第一及び第にスクリーンジェネレータ１５３，１５４のアルゴリズムについて説明する。
今、２５６階調の画像データを２ビットの画像濃度コードＳＣに変換する場合を例に挙げると、図７５に示すように、三つの閾値データＴＨ１ないしＴＨ３（例えば、４３，１２８，２１３）にて、白領域Ｗ（階調数４３未満）、グレー１領域Ｇ１（階調数４３以上１２８未満）、グレー２領域Ｇ２（階調数１２８以上２１３未満）、黒領域ＢＫ（階調数２１３以上）に仕切り、夫々の領域に対応して画像濃度コードＳＣ（０）＝“０Ｏ”、ＳＣ（１）＝“０１”、ＳＣ（２）＝“１０”、ＳＣ（３）＝“１１”に変換する。
一方、各画素において、入力画像データとその入力画像データが包含される領域の基準データＭＤ（この実施の形態ではＷ：０，Ｇ１：２５５×（１／３）＝８５，Ｇ２：２５５×（２／３）＝１７０，ＢＫ＝２５５）との差分を誤差データｅとする。例えば、入力画像データの濃度階調数が“１６０”である場合においては、上記入力画像データはグレー２領域Ｇ２に包含されるため、誤差データｅ＝１６０−１７０＝−１０になる。
【００９８】
次いで、図７６に示すように、上記各画素で発生した誤差データｅ_ｍｎを例えば４×４画素のマトリクスＭＸの範囲で積算し、以下の（１４）式で示すように、総和をとり、マトリクス誤差データｅ_Ｔを求める。
ｅ_Ｔ＝Σｅ_ｍｎ（ｍ，ｎ＝１〜４）……（１４）
この後、上記（１４）式で算出したマトリクス誤差データｅ_Ｔの値を基に以下の条件で点灯条件、言い換えれば、各画素の画像濃度コードＳＣを補正する。
（１）補正条件ａ；
−４３＜ｅ_Ｔ＜４３：補正なし
（２）補正条件ｂ；
４３≦ｅ_Ｔ＜１２８：１画素１階調アップ
１２８≦ｅ_Ｔ＜２１３：２画素１階調アップ
２１３≦ｅ_Ｔ＜２９８：３画素１階調アップ
： ：
： ：
但し、階調を変更する画素は＋側誤差の大きいものから順に選択する。
（３）補正条件ｃ；
−４３≧ｅ_Ｔ＜−１２８：１画素１階調ダウン
−１２８≧ｅ_Ｔ＜−２１３：１画素２階調ダウン
−２１３≧ｅ_Ｔ＜−２９８：１画素３階調ダウン
： ：
： ：
但し、階調を変更する画素は一側誤差の大きいものから順に選択する。
今、４×４の画素マトリクスＭＸにおける各画像濃度コードが図７７のようになっているものと想定し、当該画素マトリクスＭＸにおけるマトリクス誤差データｅ_Ｔが２００であり、しかも、図７６において、＋側誤差の大きいものが誤差データｅ_２２’ｅ_３２…の順番であるとすると、図７８に斜線で示すように、上記誤差データｅ_２２’ｅ_３２に対応する画素の画像濃度コードが１階調ずつアップする。
【００９９】
次に、上記アリゴリズムを実現するための具体的回路を図７９に示す。
同図において、符号４９１は各画素の誤差データｅ及び点灯条件（画像濃度コードＳＣ）を演算する誤差／点灯条件演算回路、４９２は４ライン置きに位置する４ライン（例えば図８０のｉ＋１ないしｉ＋４，１＋９ないしｉ＋１２ライン）分の誤差データｅ及び画像濃度コードＳＣを読込み、４×４の画素マトリクスＭＸ（図８０参照）サイズ分の誤差データｅ及び画像濃度コードＳＣを順次読み出すＡ系列ラインメモリ、４９３はＡ系列ラインメモリ４９２に格納されるライン以外の４ライン（図８０のｉ＋５ないしｉ＋７ライン）分の誤差データｅ及び画像濃度コードＳＣを読込み、４×４の画素マトリクスＭＸサイズ分の誤差データｅ及び画像濃度コードＳＣを順次読み出すＢ系列ラインメモリ、４９４は上記誤差／点灯条件演算回路４９１からの誤差データｅ／画像濃度コードＳＣをＡ系列ラインメモリ４９２，Ｂ系列ラインメモリ４９３のいずれかに振分けるセレクタ、４９５は上記Ａ系列ラインメモリ４９２及びＢ系列ラインメモリ４９３の書込み、読出しタイミングを制御するタイミング発生回路、４９６は上記マトリクス誤差データｅ_Ｔを算出し、上記補正条件ａないしｃに従って画像濃度コードＳＣを補正する補正条件決定回路、４９７は上記Ａ系列ラインメモリ４９２あるいはＢ系列ラインメモリ４９３からのデータを上記補正条件決定回路４９６又はＲＯＳインタフェースへ選択的に転送するセレクタである。
このようなスクリーンジェネレータ１５３，１５４においては、先ず、Ａ系列ラインにある画素の誤差データｅ／画像濃度コードＳＣを誤差／点灯条件演算回路４９１にて演算し、これをＡ系列ラインメモリ４９２に読込む。
【０１００】
次いで、このＡ系列ラインメモリ４９２から画素マトリクスＭＸ単位の誤差データｅ／画像濃度コードＳＣを補正条件決定回路４９６へ転送し、補正条件決定回路４９６で画像濃度コードＳＣを補正した状態で、その処理結果を再度Ａ系列ラインメモリ４９２へ戻す。
この間、Ｂ系列ラインにある画素の誤差データｅ／画像濃度コードＳＣを誤差／点灯条件演算回路４９１にて演算し、これをＢ系列ラインメモリ４９２に読込む。
そして、上記Ａ系列ラインメモリ４９２から補正済みの処理結果を読出し、これをＲＯＳインタフェース側へ１ライン毎に順次転送する。
この間、Ｂ系列ラインメモリ４９３から画素マトリクスＭＸ単位の誤差データｅ／画像濃度コードＳＣを補正条件決定回路４９６へ転送し、補正条件決定回路４９６で画像濃度コードＳＣを補正した状態で、その処理結果を再度Ｂ系列ラインメモリ４９２へ戻す。
このような動作を以後繰返しながら全ラインの画素に関する画像濃度コードＳＣを生成し、ＲＯＳインタフェース側へ転送する。
従って、この実施の形態において、従前の万線スクリーン＋誤差拡散法を用いたものを比較例とし、再現画像を比べて見たところ、比較例にあっては文字画像の劣化が見られたが、この実施の形態モデル（実施例）のものにあってはこの現象がほとんど見られなかった。
【０１０１】
【発明の効果】
以上説明してきたように、請求項１記載の画像記録装置によれば、入力画像データを誤差拡散法により補正する際に、所定のスクリーンパターンを重畳させるようにしたので、誤差拡散法による固有パターン（テクスチャ）の露呈状態を抑制でき、テクスチャによる中間調画像品質の劣化を有効に回避することができる。
【図面の簡単な説明】
【図１】この発明に係る画像記録装置の一態様を示す説明図である。
【図２】参考発明に係る画像記録装置の一態様を示す説明図である。
【図３】参考発明に係る画像記録装置の他の態様を示す説明図である。
【図４】参考発明に係る画像記録装置の別の態様を示す説明図である。
【図５】参考発明に係る画像記録装置の更に別の態様を示す説明図である。
【図６】実施の形態１の全体構成を示すブロック図である。
【図７】実施の形態１の画像処理ユニットの概略を示すブロック図である。
【図８】フルカラーセンサの全体構成を示す説明図である。
【図９】フルカラーセンサの各セル配置を示す説明図である。
【図１０】センサインタフェース回路の構成例を示す回路図（１）である。
【図１１】センサインタフェース回路の構成例を示す回路図（２）である。
【図１２】センサインタフェース回路の構成例を示す回路図（３）である。
【図１３】画素単位のセル構成の一例を示す説明図である。
【図１４】色画情報生成回路の構成例を示す説明図である。
【図１５】色空間上での判断色の状態を示す説明図である。
【図１６】色空間における原点からの距離ｒと彩度Ｃとの関係を示す説明図である。
【図１７】色空間における角度θと色相Ｈとの関係を示す説明図である。
【図１８】濃度データとカラーフラグとの関係を示す説明図である。
【図１９】画像出力ユニットの概略を示す説明図である。
【図２０】ＲＯＳの概略を示す斜視図である。
【図２１】第一現像器、第二現像器の画像再現特性を示す説明図である。
【図２２】（ａ）（ｂ）は画像出力ユニットの画像形成過程を示す説明図である。
【図２３】データ振分け回路の構成例を示す説明図である。
【図２４】第一ＴＲＣ、第二ＴＲＣの特性を示すグラフ図である。
【図２５】第一及び第二スクリーンジェネレータの基本構成を示すブロック図である。
【図２６】スレッシュホールドパターン設定回路のアルゴリズムを示す説明図である。
【図２７】その具体例を示す説明図である。
【図２８】スレッシュホールドパターン設定回路の構成例を示すブロック図である。
【図２９】エラーディフュージョン回路のアルゴリズムを示す説明図である。
【図３０】図２９の差分データの値及びその極性の求め方を示す説明図である。
【図３１】エラーディフュージョン回路の詳細を示すブロック図である。
【図３２】図３１の差分値生成回路の詳細を示す回路図である。
【図３３】ディジタルフィルタの詳細を示す回路図である。
【図３４】比較回路及び濃度コードの生成器の詳細を示す回路図である。
【図３５】第一、第二ＲＯＳコントローラの基本構成を示すブロック図である。
【図３６】多値変調回路の詳細を示すブロック図である。
【図３７】図３６の左右グレージェネレータの詳細を示す回路図である。
【図３８】ディレイラインの構成例を示す説明図である。
【図３９】左右選択ブロック及び左右切換信号発生器の詳細を示す回路図である。
【図４０】セレクタの詳細を示す回路図である。
【図４１】左右グレージェネレータの作動状態を示すタイミングチャートである。
【図４２】文字モード時における左右選択ブロック及び左右切換信号発生器の作動状態を示すタイミングチャートである。
【図４３】写真モード時における左右選択ブロック及び左右切換信号発生器の作動状態を示すタイミングチャートである。
【図４４】（ａ）（ｂ）は文字モード及び写真モードによるパルス幅の変調パターン例を示す模式図である。
【図４５】左右グレージェネレータのディレイラインにおける遅延量の設定方法を示す説明図である。
【図４６】左右グレージェネレータの分周器の働きを示す説明図である。
【図４７】左右グレージェネレータの温度安定チップの働きを示す説明図である。
【図４８】左右グレージェネレータのＣＭＯＳゲートの働きを示す説明図である。
【図４９】左右グレージェネレータのディレイラインの変形例を示す説明図である。
【図５０】実施の形態１に係る画像出力ユニットのＲＯＳコントローラまでの作動（サブカラー用の画像濃度コード出力作動）を示す説明図である。
【図５１】実施の形態１に係る画像出力ユニットのＲＯＳコントローラまでの作動（メインカラー用の画像濃度コード出力作動）を示す説明図である。
【図５２】感光体上でのサブカラー画像形成過程を示す説明図である。
【図５３】感光体上でのメインカラー画像形成過程を示す説明図である。
【図５４】画像濃度信号と記録画像濃度との関係を示すグラフ図である。
【図５５】実施の形態１におけるテクスチャの状態を示す説明図である。
【図５６】図５５の部分拡大図である。
【図５７】比較の形態におけるテクスチャの状態を示す説明図である。
【図５８】図５７の部分拡大図である。
【図５９】実施の形態２に係る画像記録装置を示す説明図である。
【図６０】実施の形態３に係る画像記録装置を示す説明図である。
【図６１】スクリーンジェネレータの基本構成を示すブロック図である。
【図６２】エラーディフュージョン回路のアリゴリズムを示す説明図である。
【図６３】エラーディフュージョン回路の構成例を示すブロック図である。
【図６４】実施の形態４に係る画像記録装置の実施の形態４のＴＲＣを示す説明図である。
【図６５】その変換テーブルの具体例を示す説明図である。
【図６６】変換テーブルの内容の設定方法を示す説明図である。
【図６７】実施の形態モデル（実施例）の画像再現性を示した説明図である。
【図６８】比較の形態モデル（比較例）の画像再現性を示した説明図である。
【図６９】実施の形態５に係る画像記録装置の多値変調回路を示すブロック図である。
【図７０】各グレージェネレータの詳細を示す回路図である。
【図７１】多値変調回路の作動を示す説明図である。
【図７２】画像再現特性を示すグラフ図である。
【図７３】実施の形態モデル（実施例）の画像再現性を示す説明図である。
【図７４】比較の形態モデル（比較例）の画像再現性を示す説明図である。
【図７５】実施の形態６に係る画像記録装置のスクリーンジェネレータにて採用されるアルゴリズムを示す説明図（１）である。
【図７６】この発明に係る画像記録装置の実施の形態６のスクリーンジェネレータにて採用されるアルゴリズムを示す説明図（２）である。
【図７７】この発明に係る画像記録装置の実施の形態６のスクリーンジェネレータにて採用されるアルゴリズムを示す説明図（３）である。
【図７８】この発明に係る画像記録装置の実施の形態６のスクリーンジェネレータにて採用されるアルゴリズムを示す説明図（４）である。
【図７９】スクリーンジェネレータの構成例を示すブロック図である。
【図８０】Ａ系列ライン、Ｂ系列ライン、画素マトリクスの概念を示す説明図である。
【符号の説明】
ＤＴ…多階調入力画像データ
ＳＣ…画像濃度コード
ＳＤ…画像濃度信号
ＭＳ…モード選択信号
１…ビーム走査ユニット
２…感光体
３…現像手段
４…濃度階調変換手段
５…濃度コード生成手段
６…多値変調手段
７…閾値切換手段
８…データ補正手段
９…コード設定手段
１１…初期濃度コード設定手段
１２…コード化誤差抽出手段
１３…マトリクス誤差決定手段
１４…コード補正手段
１５…変調パターン切換手段
１６…レンジ可変手段
１７…パルス幅可変手段[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image recording apparatus that records a halftone image, and more particularly to an improvement in an image recording apparatus that corrects multi-gradation input image data for each pixel and records an image based on the corrected image data. .
[0002]
[Prior art]
Generally, as a method of reproducing a halftone image by a laser printer, a dither matrix method (so-called area gradation method) that expresses a gradation by a combination of a plurality of pixels, and a density gradation method that expresses a gradation in pixel units Further, a combination of the area gradation method and the density gradation method is already known.
In the area gradation method, the number of gradations can be increased by lowering the screen ruling, but on the contrary, the problem of lowering the resolution occurs. On the other hand, the density gradation method can satisfy the demand for increasing the resolution, but conversely raises the problem that it is difficult to increase the number of gradations.
Therefore, in the related art, in order to increase both the number of gradations and the resolution, a method in which the area gradation method and the density gradation method using a screen with a high number of lines are generally adopted.
[0003]
Next, an example of a method in which the area gradation method and the density gradation method are combined will be described.
For example, as a method for realizing the density gradation method, there is a pulse width modulation method in which a laser lighting time is varied in one pixel.
This pulse width modulation method converts input image data into density code data having a low number of gradations by appropriately dividing the number of density gradations of the multi-tone input image data by a threshold value, and based on the density code data. The laser beam is turned on or off to form a latent image on the photosensitive member in accordance with the density information of the input image data (see JP-A-63-74386).
In this case, when generating the density code data, when dividing the density gradation level of the input image data by a plurality of predetermined thresholds, the density gradation level of the input image data and the threshold are determined. A difference error occurs between them, but if this difference error is not taken into consideration at all, the number of gradations is only the number of the set thresholds, and there is a problem that the quality of the final halftone recorded image is significantly impaired.
Therefore, conventionally, the so-called error diffusion method of correcting the density gradation number of the target image data in consideration of the difference error and performing threshold processing on the corrected image data has been proposed. It is usually adopted as a legal amendment.
[0004]
[Problems to be solved by the invention]
By the way, such a conventional laser printer employs an error diffusion method as an area gradation method correction in generating the density code data to improve the halftone image quality. The unique pattern (texture) by the method appears remarkably and gives an unpleasant feelingTechnical issuesOccurs.
That is, the present invention has been made to solve the above technical problems, and an image recording apparatus which further improves the reproducibility of a halftone image and maintains good halftone image quality. To provide.
[0005]
[Means for Solving the Problems]
That is,Technical issues mentioned above (first technical issues)The invention for solving the problem is an image recording apparatus in which multi-tone input image data is corrected by a correction unit to which an error diffusion method is applied, and an image is recorded based on the corrected image data. Generating means for generating image data corresponding to the divided area by dividing the density gradation of the multi-gradation input image data by a predetermined threshold value, and generating image data on which a predetermined screen pattern is superimposed; An error dispersing means for dispersing the difference between the image data generated by the generating means and the corresponding input image data to peripheral pixels.
[0010]
here,Mentioned aboveRepresentative embodiments of the present invention will be described below.
First, one aspect of the invention for solving the first technical problem is, as shown in FIG. 1, an image density signal SD pulse-width modulated corresponding to the density level of the multi-tone input image data DT. Based on an image recording apparatus that turns on or off the beam of the beam scanning unit 1 on the basis of the beam scanning unit 1 and visualizes the latent image formed on the photosensitive member 2 by the beam scanning with the developing unit 3, the input image data DT A density gradation conversion means 4 for converting the number of density gradations in accordance with a desired reproduction density characteristic, and a classification by dividing the number of density gradations of the image data DT from the density gradation conversion means 4 by a predetermined threshold value. A density code generating means for generating an image density code SC corresponding to the area; and a multi-level modulation means for modulating a pulse width of the image density signal SD based on the generated image density code SC. The threshold value switching means 7 in which different threshold values are switched and set for each adjacent pixel, and the difference between at least the target pixel and the threshold value corresponding to the pixel data of the previous line corresponding to the pixels located before and after the target pixel. A data correcting means 8 for adding data to the current data of the target pixel with a predetermined weight; and a density threshold number corresponding to the density gradation number of the target pixel corrected by the data correcting means 8 to obtain an image density code SC. Code setting means 9.
[0012]
In such technical means, the beam scanning unit 1 can be appropriately selected as long as it can scan the photosensitive member 2 with a beam, including a laser scanning unit. Further, the beam scanning unit 1 is operated based on the image density signal SD, and whether to turn on or off the beam with a pulse width corresponding to the image density signal SD is determined based on the relationship with the developing method. It is necessary to form a latent image so that a portion obtains an image recording density corresponding to the image density signal SD.
Further, the photoconductor 2 can be appropriately selected irrespective of a drum shape or a belt shape. On the other hand, as long as the developing unit 3 can visualize the latent image of the photoconductor 2, a developer or a developer can be used. The development method and the like can be appropriately selected.
Further, the density gradation conversion means 4 may be a table in which the conversion data is stored in advance, as long as the data can be converted in accordance with the reproduction density characteristics, or an arithmetic operation performed according to a predetermined arithmetic expression. The design can be changed as appropriate, such as by using a circuit..
[0013]
Further, the density code generating means 5 only needs to include at least a code setting means for dividing the number of density gradations of the multi-gradation image data DT by a predetermined threshold value and forming an image density code. The design, the number of generated image density codes, and the generation method can be changed as appropriate.
For example, in the case where the density code generating means 5 employs a line screen + error diffusion method, the data correction means 8 for implementing the algorithm of the error diffusion method is provided. Means 8 is to add the difference data between the pixel data of the previous line corresponding to the target pixel and the pixels located before and after the target pixel and the corresponding threshold value to the current data of the target pixel with a predetermined weight. From the viewpoint of further suppressing the occurrence of, the difference data between the image data of the pixel immediately before the pixel of interest and the threshold value is added to the current data of the pixel of interest with a relatively large weight in addition to the above-described correction algorithm. Is preferred.
In particular, with regard to the threshold value switching means 7 of the density code generation means 5 in the mode of FIG. 1, the setting level of each threshold value may be appropriately selected, but from the viewpoint of increasing the degree of texture reduction, the threshold value is set to the standard threshold value. It is preferable to select a threshold value to which a predetermined increase is added and a threshold value to subtract a decrease of the same amount as the increase from the standard threshold.
[0014]
The multi-level modulation means 6 may be designed as appropriate as long as the pulse width of the image density signal SD based on the image density code SC can be variably set within a desired range. In this case, the pulse width of the image density signal SD may be changed substantially equally according to the image density code SC. However, in consideration of the quality of the reproduced image, the reproduced image characteristic is corrected to be substantially linear. Therefore, it is preferable to change the pulse width of the image density signal SD unequally.
As for the method of generating the image density signal SD, for example, a reference pulse of the minimum unit required for setting the pulse width of the image density signal SD is generated, and this reference pulse is multiplied by an integer. The phase shift of the pulse signal based on the clock may be used, and the pulse width of the image density signal SD may be set appropriately according to the phase shift of the pulse width.
In this case, in the former type, the reference pulse is selected based on the change mode of the image density signal SD. However, if the frequency of the reference pulse is not set extremely high, the multi-level modulation means The circuit configuration of No. 6 is preferable because it can be handled by inexpensive TTL without using expensive ECL. On the other hand, in the latter type, for example, a delay unit can be used as a unit for extracting the phase shift of the pulse width, and it is possible to design the delay amount of the delay unit to be extracted by a desired arithmetic unit. is there. If the delay amount of the delay means is appropriately selected, the pulse width of the image density signal SD can be set to a desired value, so that it is easy and relatively inexpensive without being restricted by the former type. The circuit can be configured as follows.
[0015]
Also, the present invention is applicable to all image forming apparatuses such as laser printers and copiers, and has, for example, at least a plurality of developing units 3 using different developers, and a common or individual beam scanning unit 1 In a type in which a plurality of latent images are formed and each latent image is individually developed by the corresponding developing unit 3, basically, the density gradation conversion unit 4, the density code generation unit 5, and the multi-level modulation unit 6 are respectively provided. It is necessary to design so as to provide a plurality of systems corresponding to the developing means 3.
In this case, from the viewpoint of simplifying the configuration of the density gradation conversion means 4, density code generation means 5, and multi-level modulation means 6 of the plurality of systems, the density gradation conversion means 4, density code generation means 5, It is preferable that the multi-level modulation means 6 is designed so as to be shared. As for the shared means, a plurality of systems of image data DT are distinguished by, for example, color information, and a function corresponding to the image data DT in each color is provided. May be provided.
[0016]
In the technical means as described above, according to the embodiment shown in FIG. 1, when the density code generation means 5 generates the image density code SC, the multi-gradation image data DT uses the line screen + error diffusion method. Thus, the image data is partitioned by a predetermined threshold value, and is converted into an image density code SC corresponding to the partitioned area.
At this time, a unique pattern (texture) is generated by the error diffusion method in the halftone image recorded by the above method, but in this embodiment, the threshold value is different for each adjacent pixel, so that On the unique pattern, a line screen pattern having half the number of lines of the sampling frequency is superimposed, thereby suppressing the exposed state of the unique pattern..
[0017]
In addition, when an area gradation method for reproducing one gradation with a plurality of pixels is added, the character image is likely to be deteriorated.secondTechnical problems arise.
So, first andsecondA reference invention for solving the technical problem of the present invention is an image recording apparatus that corrects multi-tone input image data by a correction unit to which an error diffusion method is applied, and performs image recording based on the corrected image data. The correction unit includes a generation unit that generates image data corresponding to the divided area by dividing the density gradation of the multi-gradation input image data by a predetermined threshold value; and an image data generated by the generation unit. Initial error extracting means for extracting a difference from the corresponding input image data for each pixel, and a total initial error in a pixel matrix of a predetermined size composed of a plurality of pixels in each of vertical and horizontal directions, and the addition result is defined as matrix error data. Matrix error determining means, and error dispersing means for dispersing an error to a specific pixel in the pixel matrix based on the matrix error data. It is.
In this reference invention, from the viewpoint of obtaining a reproduced image more faithful to the original image, as the error dispersion means, the one having a large initial error extracted by the initial error extraction means as the correction target pixel order of the pixel matrix. Is preferred.
[0018]
As shown in FIG. 3, one embodiment of the reference invention has the same basic configuration as FIG. 1 (beam scanning unit 1, photoconductor 2, developing means 3, density gradation conversion means 4, density code generation means). 5, multi-level modulation means 6), and the density code generation means 5 includes an initial density code SCO corresponding to a divided area when the image data of each pixel is divided by a predetermined threshold value. Setting means 11, coding error extracting means 12 for extracting coding error data CED consisting of a difference between a threshold value corresponding to the initial density code SCO and image data, and coding extracted from the coding error extracting means 12 Matrix error determining means 13 for adding the error data CED within a predetermined pixel matrix range and determining matrix error data MED based on the addition result; Based on the difference data MED is obtained by and a code correction unit 14 for selectively correcting the initial concentration code SCO of each pixel of the predetermined pixel matrix range.
Here, in the density code generation means 5 in the mode of FIG. 3, the size of the matrix and the correction algorithm by the code correction means 15 may be appropriately changed in design, but a reproduced image more faithful to the original image is obtained. From a viewpoint, it is preferable to give priority to a pixel having a large coded error data CED as a correction target pixel order of a predetermined pixel matrix.
[0019]
Therefore, according to the embodiment shown in FIG. 3, when the density code generation means 5 generates the image density code SC, first, the multi-tone image data DT is partitioned by a predetermined threshold for each pixel. Is set as the initial density code SCO corresponding to the defined area.
Next, when the coding error data CED including the difference between the image data DT at the time of generating the initial density code and the threshold value is calculated, the coding error data CED of each pixel is added within a predetermined pixel matrix range. , Matrix error data MED. Then, the initial density code of each pixel is selectively corrected within the range of the pixel matrix based on the matrix error data MED.
At this time, since the image density code SC of each pixel is generated in a state where the overall correction based on the overall error of the pixel matrix range is performed, a case where individual correction is performed for each pixel by the line screen + error diffusion method In comparison with the above, the mesh of the line screen is not directly exposed, and furthermore, a unique pattern by the error diffusion method does not occur.
[0020]
In the halftone image reproduction method described above, a line screen with a high number of lines is used to increase the resolution, but the halftone image such as a photograph is smashed faithfully. A third technical problem arises that it is still inadequate in doing so.
The reference invention for solving this third technical problem is that the multi-tone input image data is corrected by the density-tone conversion means, and the corrected image data is pulse-width-modulated by the multi-level modulation means, In the image recording apparatus for performing image recording, the density gradation conversion means includes a range changing means for variably setting a density conversion range of image data according to a mode selection signal indicating one of a character mode and a photograph mode. The range changing means sets the density conversion range in the photograph mode narrower than that in the character mode.
As shown in FIG. 2, one embodiment of this reference invention has the same basic configuration as FIG. 1 (beam scanning unit 1, photoconductor 2, developing means 3, density gradation converting means 4, density code generation means). Means 5) and a multi-level modulation means 6), wherein the density gradation conversion 4 is a range in which the density conversion range of the image data is variably set according to a mode selection signal MS indicating one of a character mode and a photograph mode. A variable means 16 is provided, and the range changing means 16 sets the density conversion range in the photograph mode to be narrower than that in the character mode.
In particular, with respect to the range changing means 16 in the embodiment of FIG. 2, it is necessary to experimentally determine the density conversion range corresponding to the character mode and the photographic mode while considering the development characteristics and the characteristics of the multi-level modulation means 6. .
According to the aspect shown in FIG. 2, since the density gradation conversion means 4 sets the density conversion range narrower in the photograph mode than in the character mode, the reproduced image is reproduced in a faithful or compressed gradation range of the original image. Is done.
Furthermore, the apparatus has a plurality of developing units using at least different developers, forms a plurality of latent images by a common or individual latent image forming unit, and develops each latent image individually by a corresponding developing unit. In the image recording apparatus, it is preferable to include a multi-level modulation unit to which a plurality of systems of input image data are respectively transferred and pulse width modulated in accordance with the characteristics of the plurality of developing units.
In this type of embodiment, from the viewpoint of simplifying the apparatus configuration, at least a plurality of developing units using different developers are used, and a plurality of latent images are formed by a common or individual latent image forming unit. In an image recording apparatus that individually develops each latent image by a corresponding developing unit, image data corresponding to a divided area is generated by dividing the density gradation of input image data of a plurality of systems by a predetermined threshold. A common generating means in which one generating means is shared and density information of a plurality of systems of input image data is separated into a plurality of systems in accordance with color information of image data; A plurality of multi-level modulation means for transferring the density information of the input image data of the respective systems, and for performing pulse width modulation corresponding to the characteristics of the plurality of developing means, respectively; It may be Re.
Also, an image having at least a plurality of developing units using different developers, forming a plurality of latent images by a common or individual latent image forming unit, and developing each latent image individually by a corresponding developing unit In the printing apparatus, one common generating means for generating image data corresponding to a divided area by dividing the density gradation of the input image data of a plurality of systems by a predetermined threshold value, and a plurality of divided image data separated by the common generating means. A plurality of systems of multi-level modulation means for transferring the density information of the input image data of each system, and performing pulse width modulation corresponding to the characteristics of the plurality of developing means, respectively. A similar data extractor that extracts the same image data from the input image data of the same system, and the density of the pixel of interest with reference to the same image data extracted by the same data extractor. It suffices to be and a density information determining section that determines distribution.
Also, an image having at least a plurality of developing units using different developers, forming a plurality of latent images by a common or individual latent image forming unit, and developing each latent image individually by a corresponding developing unit It is preferable that the recording apparatus include a density gradation converting means for converting the density gradation of the multi-gradation input image data in accordance with the characteristics of the plurality of developing means.
Also in this type of aspect, from the viewpoint of simplifying the apparatus configuration, the density gradation of the input image data of a plurality of systems converted by the density gradation conversion means is classified by a predetermined threshold. One common generating means for generating one image data corresponding to the area is shared, and density information of a plurality of systems of input image data is separated into a plurality of systems according to color information of the image data, Density information of a plurality of systems of input image data separated by the common generation unit is transferred, and a plurality of systems of multi-level modulation units that are pulse width modulated corresponding to the characteristics of the plurality of developing units, respectively. What is necessary is just to prepare.
Alternatively, one common generating means for generating image data corresponding to the divided area by dividing the density gradation of the input image data of a plurality of systems converted by the density gradation converting means by a predetermined threshold value, A plurality of systems of multi-level modulation means in which density information of a plurality of systems of input image data separated by the common generation means are respectively transferred and pulse width modulated, and wherein the common generation means comprises a plurality of systems of input image data; A same-system data extraction unit that extracts the same-system image data from the data, and a density information determination unit that determines the density information of the pixel of interest with reference to the same-system image data extracted by the same-system data extraction unit. May be provided.
Also,ThirdTo solve the technical issues ofAnother reference inventionIn an image recording apparatus which corrects multi-tone input image data by density-gradation conversion means, performs pulse width modulation on the corrected image data by multi-value modulation means, and performs image recording, the multi-value modulation means Is provided with a pulse width variable means for variably setting the pulse width of the image output data in accordance with a mode selection signal indicating one of the character mode and the photograph mode. The pulse width of the image output data in the mode is set narrow.
AndthisAs shown in FIG. 4, one embodiment of the reference invention has a basic configuration similar to that of FIG. 1 (beam scanning unit 1, photoconductor 2, developing unit 3, density gradation conversion unit 4, density code generation unit 5, multiple units). A pulse width varying means for variably setting a pulse width of the image density signal SD according to a mode selection signal MS indicating one of a character mode and a photograph mode. The pulse width varying means 17 sets the pulse width of the image density signal SD in the photograph mode to be narrower than that in the character mode.
Here, regarding the pulse width varying means 17 of the multi-level modulation means 6 according to the embodiment of FIG. 4, a pulse width varying section may be individually provided for variably setting the pulse width in the character mode and the photograph mode. Alternatively, the configuration may be such that one pulse width variable unit is shared.
Therefore, according to the embodiment shown in FIG. 4, since the multi-level modulation means 6 sets the pulse width of the image density signal SD to be narrower in the photograph mode than in the character mode, the reproduced image is faithful or compressed to the original image. Reproduced in the gradation range.
[0021]
still,ThirdOf the reference invention that solves the technical problem ofStill othersAs shown in FIG. 5, there is a basic configuration similar to that of FIG. 1 (beam scanning unit 1, photoreceptor 2, developing means 3, density gradation conversion means 4, density code generation means 5, multi-level modulation Means 6), and the density code generating means 5 includes at least the difference data between the pixel data of the previous line corresponding to the pixel of interest and the pixels located before and after the pixel of interest and the threshold value with a predetermined weight, The multi-level modulation includes a data correction means 8 for adding to data, and a code setting means 9 for dividing the number of density gradations of the target pixel corrected by the data correction means 8 by a threshold value into an image density code. Means 6 includes a modulation pattern in which the modulation pattern of the image density signal SD is switched to one pixel unit or two pixel units in response to a mode selection signal MS indicating one of a character mode and a photograph mode. Those in which a down switch 15 and the like.
Here, with respect to the modulation pattern switching means 15 of the multi-level modulation means 6 according to the embodiment of FIG. 5, as the modulation pattern of one pixel unit and two pixel units, for example, in the case of one pixel unit, the pulse width is changed from one direction. In contrast, in the case of two pixels, the pulse width can be appropriately selected, for example, by expanding the pulse width sequentially from both left and right directions.
Therefore, according to the embodiment shown in FIG. 5, when the density code generating means 5 adopts the line screen method, the multi-level modulation means 6 reduces the number of lines of the line screen to 1/2 in the photograph mode. State switched tosoTherefore, it is possible to form an image that matches the spatial frequency characteristics of the electronic process, and the tone reproducibility in the high density image portion is improved.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments shown in the accompanying drawings.
Embodiment 1
table of contents
I. overall structure
II. Image processing unit
(1) Basic configuration
(2) Image reading unit
(2-A) Full color sensor
(2-B) Sensor interface circuit
(3) Color image information generation circuit
III. Image output unit
(1) Basic configuration
(2) Data distribution circuit
(3) TRC
(4) Screen generator
(4-A) Basic configuration
(4-B) Threshold pattern setting circuit
(4-B-1) Algorithm
(4-B-2) Example of implementation circuit
(4-C) Error diffusion circuit
(4-C-1) Algorithm
(4-C-2) Basic Configuration of Realized Circuit
(4-C-3) Difference value generation circuit
(4-C-4) Digital filter, lookup table
(4-C-5) Operation of the error diffusion circuit
(5) ROS controller
(5-A) Basic configuration
(5-B) Multi-level modulation circuit
(5-B-1) Basic configuration
(5-B-2) Decoder
(5-B-3) Left and right gray generator
(5-B-4) Left / right selection block, left / right switching signal generator
(5-B-5) Selector
(5-B-6) Operation of multi-level modulation circuit
(5-B-7) Modified example
VI. Operation of the device
[0023]
I. overall structure
FIG. 6 is a block diagram showing an overall configuration in which the present invention is applied to a so-called one-pass two-color type two-color color copying machine. For example, a two-color image of red (sub color) and black (main color) is reproduced. Is what you do.
As shown in FIG. 6, the two-color copying machine reads a red and black two-color original image and generates two sets of image data as a pair of density data D and a color flag CF. An image processing unit 20 that outputs after appropriately processing the color flag CF, and two sets of image data are reproduced from a pair of the density data D and the color flag CF from the image processing unit 20, and the two sets of image data can be used. It comprises a laser printer 110 as an image output unit for visualizing.
[0024]
II. Image processing unit
(1) Basic configuration
In FIG. 7, reference numeral 30 denotes a full-color sensor for optically scanning an original, and reference numeral 40 denotes a read signal sequentially output from the full-color sensor 30 on a cell-by-cell basis in a time-division manner. , Blue: B, red: R) and outputs them in parallel. The full-color sensor 30 and the sensor interface circuit 40 constitute an image reading unit. Reference numeral 70 denotes a color image information generation circuit for determining which color original image is to be determined from each color component data (G, B, R) from the sensor interface circuit 40. The color image information generation circuit 70 includes 256 pixels for each pixel. The tone density data D, the sub color flag SCF corresponding to the red (sub color) image, and the main color flag MCF corresponding to the black (main color) image are generated. Reference numeral 90 denotes an editing and processing circuit that performs editing and processing such as enlargement, reduction, and color inversion on the density data D and the color flags SCF and MCF from the color image information generation circuit 70. In this case, since the editing and processing of the density data D8 bits and the color flags SCF and MCF2 bits need only be performed, the editing and processing are performed as compared with the type in which the editing and processing of the two systems of image data (8 bits each) are performed. -The circuit configuration of the processing circuit 90 can be simplified.
The density data D and the color flags SCF and MCF from the editing / processing circuit 90 are sent to the laser printer 110 via the interface circuit 100.
In this embodiment, the color flag in the image processing unit 20 has a two-bit configuration of a sub color flag SCF and a main color flag MCF. The interface circuit 100 can be changed to a 1-bit configuration that expresses the sub-color and the rest.
[0025]
(2) Image reading unit
(2-A) Full color sensor
As shown in FIG. 8, for example, the full-color sensor 30 has five CCD sensor chips 30 (1) to 30 (5) having a predetermined pixel density (for example, 16 dots / mm), and each CCD sensor chip 30 ( 1) to 30 (5) are alternately arranged back and forth with respect to the original scanning direction m, and are arranged in a so-called zigzag pattern and integrated.
As shown in FIG. 10, each of the CCD sensor chips 30 (1) to 30 (5) has green (G) and blue (B) with respect to each light receiving surface of each cell (photoelectric conversion element) 31 divided at an angle. ) And a red (R) filter (such as a gelatin filter) are sequentially coated and arranged. Then, the adjacent green filter cell 31G, blue filter cell 31B, and red filter cell 31R form a set, and an output signal of a level corresponding to the amount of light received from each cell 31 (corresponding to the document reflectance) is one. The signal is processed as a signal for the pixel P.
[0026]
(2-B) Sensor interface circuit
The sensor interface circuit 40 basically aligns the color component signals (G, B, R) based on the output signals from the CCD sensor chips 30 (1) to 30 (5) arranged in a staggered manner on one line. A correction function, a function of converting each color component signal (G, B, R) serially processed as a signal from each cell of the CCD sensor chips 30 (1) to 30 (5) into a parallel signal of the pixel P unit; It has a function of correcting a shift in the detection position of each color component signal (G, B, R) in one pixel P.
FIG. 16 shows a circuit for realizing the function of aligning the outputs from the staggered CCD sensor chips on one line.
In the figure, signals sequentially and serially output from the CCD sensor chips 30 (1) to 30 (5) on a cell-by-cell basis are amplified by the AD conversion circuit 42 (1) via the amplifier circuits 41 (1) to 41 (5). To 42 (5). In each of the AD conversion circuits 42 (1) to 42 (5), a sensor output signal for each cell according to the light receiving amount is output as, for example, 8-bit data. Further, latch circuits 43 (1) to 43 (5) for timing adjustment are provided at the subsequent stage of the AD conversion circuits 42 (1) to 42 (5), and particularly, in the original scanning direction m (see FIG. 9). For the system of the CCD sensor chips 30 (2) and 30 (4) arranged in front of the other CCD sensor chips, the first-in first-out system is provided after the corresponding latch circuits 43 (2) and 43 (4). FIFOs 44 and 45 are provided. The FIFOs 44 and 45 delay the output timings of the color component signals for the systems of the CCD sensor chips 30 (2) and 30 (4) so as to delay the other CCD sensor chips 30 (1), 30 (3) and 30 (5). This is for adjusting the output timing of the same line signal for the system (1).
[0027]
Therefore, while the write timing signal is determined to be a predetermined timing, the read timing (delay amount) is determined between the scan lines of the CCD sensor chips 30 (2) and 30 (4) and the scan lines of the other CCD sensor chips. It is determined based on the distance and the original scanning speed of the full-color sensor 30. For example, when the scanning speed varies depending on the magnification of the image to be formed, the readout timing is controlled according to the magnification. As described above, when the readout timing is made variable by the magnification or the like, the capacities of the FIFOs 44 and 45 are determined on the assumption that the readout timing is the latest.
Further, latch circuits 46 (2) and 46 (4) are provided at the subsequent stage of each of the FIFOs 44 and 45. On the other hand, for the system of the CCD sensor chips 30 (1), 30 (3) and 30 (5), the latch circuit 43 is provided. The subsequent latch circuits 46 (1), 46 (3), 46 (5) are directly connected to the subsequent stage of (1), 43 (3), 43 (5), and precede via the FIFOs 44, 45. The color component signals of the CCD sensor chips 30 (2) and 30 (4) and the color component signals of the other CCD sensor chips are combined by the respective latch circuits 46 (1) to 46 (5) in the same scanning line. And transferred to the subsequent stage at a predetermined timing. Looking at each of the latch circuits 46 (1) to 46 (5), each color component signal is serially transferred in the order of G → B → R → G → B → R →... Corresponding to the cell arrangement of each CCD sensor chip. It is supposed to be.
[0028]
FIG. 11 is a circuit for realizing a function of converting each color component signal serially transferred in the system of each CCD sensor chip into a parallel signal for each pixel.
In the figure, a serial / parallel conversion circuit 50 (specifically, 50 (1) to 50 (5)) is provided corresponding to each of the CCD sensor chips 30 (1) to 30 (5). The serial / parallel circuit 50 includes latch circuits 51G, 51B, and 51R to which color component signals (G, B, and R) serially transferred as described above are input in parallel. The latch circuit 51B synchronizes with the clock signal (G clock) which becomes active at the time of transfer of the color component signal B, and the latch circuit 51R synchronizes with the clock signal (B clock) which becomes active at the time of transfer of the color component signal R. Each color component signal is latched in synchronization with a clock signal (R clock) that becomes active during transfer.
At the subsequent stage of each of the latch circuits 51G, 51B, and 51R, tri-state latch circuits 52G, 52B, and 52R are provided for latching again for each pixel in order to adjust the rolling timing. In 52B and 52R, the latch data (color component signal) of the preceding stage is simultaneously re-latched at the falling timing of the R clock. Further, the driving / non-driving of the tri-state latch circuits 52G, 52B, 52R is controlled by an enable signal (i) (i = 1... 5).
[0029]
A memory circuit 54 and a timing control circuit 56 for controlling writing and reading of the memory circuit 54 are provided at the subsequent stage of the serial / parallel conversion circuits 50 (1) to 50 (5).
The memory circuit 54 has a dedicated memory for each color component (G, B, R). When writing each color component to the memory, the enable signal (i) is changed from (1) to (2) to (3) to (4). ) → (5) by switching the active state and controlling the write address in accordance with a predetermined rule, thereby sequentially storing one line of data in the memory for each color component (G, B, R). They are arranged. Then, by reading out the data of each color component from each dedicated memory sequentially in parallel, the color component data of each pixel is sequentially transferred from one end of one line to the subsequent stage.
The resolution is converted at the memory circuit 54 by the difference between the write timing and the read timing in the timing control circuit 56. For example, the timing control circuit 56 controls the read timing so that the resolution in the system after the memory circuit 54 becomes 400 SPI.
[0030]
FIG. 12 is a circuit that realizes a correction function for a shift in the detection position of each color component (G, B, R) in one pixel.
As shown in FIG. 8, since the reading position of each color component (G, B, R) is spatially shifted within one pixel due to the structure of the full-color sensor 30, the signal from each cell is directly used as a color component signal. When the processing is performed, a phenomenon that another color pixel occurs at a boundary portion of the black image, that is, a so-called ghost occurs. Therefore, this correction circuit is for making the reading positions of the respective color components seemingly coincide with each other in order to prevent such ghosts from occurring.
Specifically, in the arrangement of each cell shown in FIG. 13, when the pixel Pn is focused on, the reading position of each color component is corrected so as to be virtually the position of the cell Gn. In this method, the reading position of each color component is weighted and averaged so as to be the position of the cell Gn in consideration of the adjacent pixel Pn-1.
That is,
Gn = Gn (1)
Bn = (Bn-1 + 2Bn) / 3 (2)
Rn = (2Rn-1 + Rn) / 3 (3)
, The respective color component data (Gn, Bn, Rn) are obtained.
[0031]
More specifically, the correction circuit shown in FIG. 12 is configured to receive color component data output in pixel units by the circuit shown in FIG. 11 in parallel. A latch circuit 58G is provided for the G component system, and a latch circuit 58B is provided for the B component system. The data latched by the next latch circuit 61 and the next latch circuit 58B is provided at the subsequent stage of the latch circuit 58B. A shifter 62 for shifting the data by one bit, an adder 63 for adding the latch data of the latch circuit 61 and the shift data of the shifter 62, and outputs the result of the addition by the adder 63 as an address input and outputs 1/3 thereof. A lookup table (ROM) 64 is provided. A latch circuit 58R is provided for the system of the R component, and a subsequent latch circuit 65 and a shifter 66 for shifting the data latched by the latch circuit 65 by one bit are provided at the subsequent stage of the latch circuit 58R. There are provided an adder 67 for adding the latch data of the circuit 58R and the shift data in the shifter 66, and a lookup table (ROM) 68 for outputting the result of the addition in the adder 67 as an address input and outputting 1/3 thereof. I have.
With such a configuration, the above equation (1) is realized in the G component system, and shifting by one bit means twice as many operations. Therefore, in the B component system, the above equation (2) is replaced by the R component. Equation (3) is realized in each of the systems.
Each of the color component signals for which the processing in the image reading section has been completed is transferred to a color image information generation circuit 70 described below after performing processing such as shading correction generally performed.
[0032]
(3) Color image information generation circuit
FIG. 14 shows a specific configuration of the color image information generation circuit 70.
In the figure, reference numeral 71 denotes a subtraction circuit which receives the G component data and the R component data of the color component data transferred from the sensor interface circuit 40 in pixel units, and calculates a difference (R−G) between them. Is a subtraction circuit that inputs B component data and R component data and calculates the difference (R−B). The subtraction results of the subtraction circuits 71 and 72 are input in parallel to the address end of a look-up table 73. The look-up table 73 stores the saturation C and hue of the pixel based on the subtraction results. The output of the product of H (H + C) and color determination is performed in units of 8 bits. For example, the upper 5 bits are assigned to the result of (H × C) and the lower 3 bits are assigned to the color determination output. Have been.
[0033]
The contents of the lookup table 73 are determined, for example, as follows.
As shown in FIG. 15, the difference between the red (R) color component and the green (G) color component (RG) is plotted on the vertical axis, and the red (R) color component and the blue (B) color component are set. Assuming a color space in which the difference (R−B) is set on the horizontal axis, an arbitrary color is specified by the distance r from the origin O and the rotation angle θ.
In this case, the distance r is a factor mainly determining the saturation, and the closer to the origin O in the color space, the closer to the achromatic color. The rotation angle θ is a factor mainly determining the hue. For example, “red”, “magenta”, “blue”, “cyan”, “green”, and “yellow” are distributed in the color space at positions surrounded by broken lines in FIG.
From the above relationship, based on the (RG) data and the (RB) data,
r = √ ｛(RG)²+ (RB)²｝… (4)
θ = tan^-1{(RG) / (RB)} ... (5)
Is determined, and color determination is performed at a position in the color space specified by the data r and θ.
Table 1 below shows an example of the color determination data in this embodiment.
[0034]
[Table 1]

[0035]
The saturation C is a relationship between the distance r from the origin and the saturation C determined from the (RG) data and the (RB) data by the arithmetic expression (4) of the first embodiment, for example, It is obtained in accordance with the experimentally determined relationship shown in FIG. In FIG. 16, when the distance r becomes smaller than the predetermined value R0, the saturation C is forcibly set to "0" as an achromatic color.
Further, the hue H is a relationship between the rotation angle θ and the hue determined by the above equation (5) from the (RG) data and the (RB) data, for example, as shown in FIG. Determined according to the relationship. In FIG. 17, when the rotation angle θ is smaller than the predetermined value θ0, the hue H is forcibly set to “0”.
Note that the relationships shown in FIGS. 16 and 17 for determining the saturation C and the hue H are variously determined by the ability related to color separation required of the system.
[0036]
In FIG. 14, among the respective color component data input in parallel on a pixel-by-pixel basis, the G component data is input to a 0.6-times multiplication circuit 74, and the B component data is input to a 0.1-times multiplication circuit 75. The R component data is input to a multiplication circuit 76 of 0.3 times. The multiplication results of the multiplication circuits 74, 75, and 76 are input to the addition circuit 77, and the addition results v,
V = 0.6G + 0.3R + 0.1B
Are transferred to the subsequent stage as brightness data of the pixel.
The lightness data V is based on the fact that the spectral sensitivity curve of the G component signal in the image sensor (full color sensor 30) has a characteristic close to that of a human relative luminous efficiency curve, and the color data (G, B, R) Based on the G component data, it is generated by adding the values of the B component data and the R component data to its value.
Each coefficient (multiplied value in each multiplication circuit) in the expression for determining the brightness V is finally determined by the spectral sensitivity characteristics of the image sensor, the spectral distribution of the exposure lamp, and the like.
Note that it is also possible to use only the G component data as the brightness data V according to the capability required for the system.
[0037]
The output (H × C) relating to saturation and hue from the look-up table 73, the color determination data, and the brightness data V from the adder 77 are input to the next look-up table 78 as an address input. It has a function of outputting color density data Dc corresponding to the input.
Specifically, for each of the above inputs,
Dc = K × C × H × V
Is output in accordance with the above.
Here, K is a coefficient that varies depending on the color determination data. Since chromatic colors and achromatic colors feel brighter than chromatic colors, K is used to match the lightness levels of the chromatic colors and achromatic colors. The value is experimentally determined in advance in accordance with the determination color, and the value is set to a value within a range of, for example, about 1.1 to 1.3.
[0038]
The color determination output (3 bits) from the look-up table 73 and the color selection data set in the latch circuit 80 are input to the matching circuit 79, and when the color determination output matches the color selection data, the matching circuit The output 79 rises to a high level. Since this color selection data is set in the latch circuit 80 based on an operation input by an operator or a setting input by a dip switch or the like, 3-bit data corresponding to a color to be reproduced as a sub-color (see Table 1 in the first embodiment). 1). The output of the matching circuit 79 functions as a sub-color flag SCF indicating whether or not the color is a sub-color (for example, red) set by the color selection, and further, an output selection signal (SEL) of the selection circuits 81 and 82. It has become.
The selection circuit 81 has a function of switching between the brightness data V and the “O” data according to the state of the selection signal. The selection circuit 81 outputs the “O” data when the selection signal is at a high level, and outputs the “O” data when the selection signal is at a low level. In this case, the brightness data V is output.
On the other hand, the selection circuit 82 has a function of switching between the color density data Dc from the look-up table 78 and the data from the selection circuit 81 in accordance with the state of the selection signal. The density data Dc is output from the selection circuit 81 when the selection signal is at a low level.
The output bit of the selection circuit 81 is directly input to the OR circuit 83, which functions as a main color flag MCF indicating whether or not the output of the OR circuit 83 is a main color (for example, black). The output 82 is transferred to the subsequent stage as density data D.
[0039]
In the color image information generation circuit 70 as described above, in the main color (black) area of the original image, the output of the matching circuit 79 becomes low level, and the brightness data V from the addition circuit 77 is directly selected by the selection circuits 81 and 82. Are transferred to the subsequent stage as density data D.
At this time, since the brightness data V is not "0", the main color flag MCF becomes high level, and since the output of the matching circuit 79 is low level, the sub color flag SCF becomes low level (the main color area in FIG. 18). Em).
In the sub-color area (red) of the original image, the output of the matching circuit 79 becomes high level, and the color density data Dc from the look-up table 78 is transferred to the subsequent stage as density data D via the selection circuit 82. .
At this time, since the output of the selection circuit 81 is "0", the main color flag MCF is at a low level, and since the output of the matching circuit 79 is at a high level, the sub-color flag SCF is at a high level (see FIG. 18). (See sub-color area Es).
Further, in the background area (density “0”) of the original image, the output of the selection circuit 81 is “0” and the output of the matching circuit 79 is also low, so that the density data D is “0”. As a result, both the main color flag MCF and the sub color flag SCF become low level (see the background area En in FIG. 18).
In this embodiment, the color flag of each image data of the document is represented by 2-bit data of the main color flag MCF and the sub color flag SCF as shown in Table 2 below.
[0040]
[Table 2]

[0041]
Each of the arithmetic circuits is driven synchronously on a pixel basis under the control of a timing control circuit (not shown), and the density data D and the color flags (MCF, SCF) are a pair of the same pixel. The data is sequentially transferred to the editing / processing circuit 90 at the subsequent stage as data.
[0042]
III. Image output unit
(1) Basic configuration
FIG. 19 shows a so-called one-pass two-color (for example, red and black in this embodiment) laser printer 110 as an image output unit used in this embodiment.
In the figure, reference numeral 120 denotes, for example, a positively charged photoconductor, 121 denotes a charging corotron that precharges the photoconductor 120, and 122 denotes a dual beam scanning unit (hereinafter referred to as ROS (Raster Output Scanner)) used in this embodiment. ) And 123 are bias type first developing devices using, for example, positive red toner, 124 are bias type second developing devices using, for example, negative black toner, and 125 is a toner image on the photoconductor 120. A pre-transfer treatment corotron for uniforming the polarity, 126 is a transfer corotron for transferring the toner image on the photoconductor 120 to the recording sheet 127, and 128 is a discharging corotron for removing the recording sheet 127 electrostatically attached to the photoconductor 120 side, 129. Is a cleaner for removing residual toner on the photoconductor 120, and 130 is a photoconductor An eraser lamp 131 for removing the residual charge on the reference numeral 120 is a fixing device for fixing the toner image on the recording sheet 127 after the transfer step.
The image reproduction characteristics of the recorded image density with respect to the input image density of the first developing device 123 and the second developing device 124 are different as shown by Ys and Ym in FIG. 21, respectively.
[0043]
Details of the ROS 122 used in this embodiment will be described with reference to FIGS.
In the figure, 141 is a semiconductor laser for image formation of the first color, 142 is a semiconductor laser for image formation of the second color, 143 is a polygon mirror that reflects beams Bm from both lasers 141 and 142 at different angles, 144 is a polygon motor, 145 is an fθ lens, 146 is a mirror for guiding the beam Bm from the laser 141 of the first color to the first exposure unit E1 located in front of the first developing unit 123 of the photoconductor 120, and 147 is a mirror for the second color. Mirrors 148 and 149 for guiding the beam Bm from the laser 142 to the second exposure unit E2 located downstream of the first developing unit 123 of the photoconductor 120 detect the scanning start positions of the first and second color laser beams, respectively. The SOS sensor performs.
The drive control system of the ROS 122 is configured as follows.
In FIG. 19, reference numeral 20 denotes an image processing unit that outputs multi-tone image data of the first color (red) and second color (black) in a state where the data is separated into density data D and a color flag CF. A data distribution circuit for distributing the image data Ds and Dm to two systems based on the density data D and the color flag CF sent from the printer, and 151 and 152 determine the density levels of the image data Ds and Dm distributed by the data distribution circuit 150. The first TRC (abbreviation of Tone Reproduction Controller) and the second TRCs 153 and 154, which convert according to the reproduced image density characteristics, process the respective image data Ds and Dm separately, and perform image density codes corresponding to the respective image data. The first and second screen generators 155 for generating SCs and SCm are as described above. A FIFO 156 for temporarily storing and outputting the image density code SCs from the screen generator 153 outputs the image density code SCm from the second screen generator 154 to the gap Gp between the first exposure unit E1 and the second exposure unit E2. A gap memory for storing and outputting the corresponding scanning time, a first ROS controller for driving and controlling the first color laser 141 and the polygon motor 144, a second ROS controller for driving and controlling the second color laser 142, 159 and 160 are respective laser drivers, and 161 is a motor driver of the polygon motor 144. The first ROS controller 157 controls each of the lasers 141 and 142 such that the exposed portion is an image portion and the second ROS controller 158 is an unexposed portion as an image portion.
[0044]
Next, a basic operation of the laser printer 110 according to this embodiment will be described.
First, the density data D and the color flag CF from the image processing unit 20 are distributed to two systems of image data Ds and Dm by the data distribution circuit 150, and are converted by the TRCs 151 and 152. At 153 and 154, they are converted into two systems of image density codes SCs and SCm, and then sent out to the first and second ROS controllers 157 and 158 via the FIFO 155 or the gap memory 156.
At this time, first, the first ROS controller 157 drives the laser 141 and the polygon motor 144, so that the first exposure unit E1 of the photoconductor 120 has a latent image Z1 in which the exposure unit as shown in FIG. Is formed. When the latent image Z1 is developed by the first developing device 123 under the first developing bias VB1, a first toner image T1 is formed as shown in FIG.
Thereafter, the second ROS controller 158 drives the laser 142 to form a latent image Z2 in which the non-exposed portion becomes an image portion as shown in FIG. 22B in the second exposed portion E2 of the photoconductor 120. . When the latent image Z2 is developed by the second developing device 124 under the second developing bias VB2, a second toner image T2 is formed as shown in FIG.
Then, these toner images T1 and T2 are made uniform in polarity by a pre-transfer treatment corotron 125, transferred to a recording sheet 127 by a transfer corotron 126, and then fixed by a fixing device 131. ing.
[0045]
(2) Data distribution circuit
FIG. 23 shows a specific configuration of the data distribution circuit 150.
That is, the data distribution circuit 150 controls the color flag CF (in this embodiment, the pixels in the background area are included in the main color area, and the pixels in the sub color area are at a high level. Pixels are set to be at a low level.) In accordance with the state (2), two selection circuits 171 and 172 whose outputs are selected from two input signals (A and B).
In this case, the density data D is input to the input terminal B of the selection circuit 171 and the input terminal A of the selection circuit 172, respectively, and the input terminal A on the opposite side of the selection circuit 171 and the input on the opposite side of the selection circuit 172. “0” data is input to the terminal B. These selection circuits 171 and 172 select an input signal on the A side by a low-level control input and an input signal on the B side by a high-level control input, and the color flag CF is the control signal. The output of one of the selection circuits 171 is transferred as sub-color density data Ds, and the output of the other selection circuit 172 is transferred as main color density data Dm to the subsequent stage in pixel units.
[0046]
(3) TRC
The first TRC 151 cooperates with the first ROS controller 157 to correct the recorded image reproduction characteristic of the first developing unit 123 to a desired one, for example, a linear one as shown in the first quadrant (I) of FIG. , A sub-color conversion table (look-up table) for pre-converting the sub-color density data Ds before encoding by the first screen generator 153. The second TRC 152 cooperates with the second ROS controller 158, This is to correct the recorded image reproduction characteristic of the second developing device 124 to a desired one, for example, a linear one as shown in the first quadrant (I) of FIG. 5 is a main color conversion table (lookup table) for converting density data Dm in advance.
More specifically, the first TRC 151 assumes that the density data corresponding to the input image density, for example, the sub-color density data Ds is a curve like the fourth quadrant (IV) in FIG. The sub-color density data Ds is subjected to density conversion in the third quadrant (III) of FIG. 24 as indicated by a dotted line. In this case, when the converted data is pulse width modulated by the first ROS controller 157 via the first screen generator 153, the characteristics of the input density data to the screen generator and the output image density (hereinafter abbreviated as SG-IOT characteristics) Is obtained as shown by the dotted line in the second quadrant (II) of FIG. 24, and as a result, a linear characteristic as shown in the first quadrant (I) of FIG. 24 is obtained.
[0047]
Further, assuming that the density data corresponding to the input image density, for example, the main color density data Dm is a curve like the fourth quadrant (IV) in FIG. 24, the second TRC 152 converts the main color density data Dm into In FIG. 24, density conversion is performed as shown by a solid line in the third quadrant (III). In this case, when the converted data is pulse width modulated by the second ROS controller 158 via the second screen generator 154, the SG-IOT characteristic is obtained as shown by the solid line in the second quadrant (II) of FIG. Thus, a linear characteristic as shown in the first quadrant (I) of FIG. 24 is obtained.
The reason for performing data conversion in each of the TRCs 151 and 152 as described above is as follows.
That is, as will be described later, the pulse width modulation characteristics of each of the ROS controllers 157 and 158 usually have a limited number of pulse width modulations. In some cases, it may be difficult to obtain the SG-IOT characteristic for correcting the image quality. However, in this embodiment, the data can be converted in advance by each of the TRCs 151 and 152. It is possible to easily obtain the SG-IOT characteristics necessary for linearly correcting
In this embodiment, since the logarithmic amplifier is not provided in the sensor interface circuit 40, the TRCs 151 and 152 also have a function of converting light amount data corresponding to the input image density into density data. Has become.
[0048]
(4) Screen generator
(4-A) Basic configuration
The screen generators 153 and 154 in this embodiment convert the input image data of 256 density gradations (including zero density level) into image density codes SC (SCs, SCs in FIG. 19) of five gradations (including zero density level). SCm).
FIG. 25 is a block diagram showing a basic configuration of each of the screen generators 153 and 154 according to this embodiment.
In the figure, reference numeral 180 denotes a buffer for temporarily storing 8-bit input image data DT (corresponding to sub-color density data Ds or main color density data Dm) and outputting the same. The signal is input to the comparison circuit 240 via the diffusion circuit 200. The threshold pattern THP set by the threshold pattern setting circuit 190 is input to the error diffusion circuit 200 and the comparison circuit 240, and the error diffusion circuit 200 and the comparison circuit 240 perform error diffusion processing and comparison processing, respectively. Is performed, the output from the comparison circuit 240 is input to the density code generator 250, and a predetermined conversion is performed, and the image density code SC (corresponding to the sub-color image density code SCs or the main color image density code SCm) Is generated.
[0049]
(4-B) Threshold pattern setting circuit
(4-B-1) Algorithm
In this embodiment, the threshold pattern setting circuit 190 sets a plurality of thresholds for encoding the multi-tone image data DT, and has different A-sequence patterns and B-sequence patterns for each adjacent pixel. are doing.
First, an algorithm for setting a threshold will be described.
Taking the case where n thresholds are set for 256 gradation data (including “0” data) as an example, as shown in FIG. 26, the thresholds THR1, THR2,. On the other hand, if the pattern A is reduced by a predetermined amount ΔTH to obtain a pattern of A series, while the thresholds THR1, THR2,..., THRn of the standard pattern are increased by a predetermined amount ΔTH to form a B-sequence pattern, respectively. Good.
More specifically, the threshold values THR1, THR2,..., THRn of the standard pattern are set, for example, in the following equation (6).
THR1 = 255 / (n × 2)
THR2 = THR1 + 255 / n
:
:
THRn = THRn-1 + 255 / n (6)
[0050]
On the other hand, the threshold values THA1, THA2,... THAn of the A-sequence pattern are set according to, for example, the following equation (7). However, the change ΔTH is 255 / (n × 4) (the same applies to the following B sequence pattern).
THA1 = 255 / (n × 4)
THA2 = THA1 + 255 / n
THA3 = THA2 + 255 / n
:
:
THAn = THAn-1 + 255 / n (7)
On the other hand, the thresholds THB1, THB2,... THBn of the B-sequence pattern are set, for example, according to the following equation (8).
THB1 = 255 / (n × 4) + 255 / (n × 2)
THB2 = THB1 + 255 / n
THB3 = THB2 + 255 / n
:
:
THBn = THBn-1 + 255 / n (8)
In this embodiment, in order to equally divide the area divided by each threshold value in both the A-sequence pattern and the B-sequence pattern, a virtual threshold value as shown in the following equation (9) is set. It is supposed to be.
THA0 = THA1-255 / n
THAn + 1 = THAn + 255 / n
THB0 = THB1-255 / n
THBn + 1 = THBn + 255 / n (9)
FIG. 27 shows the threshold value setting method in which the threshold number n = 4. The threshold values of the A-sequence pattern and the B-sequence pattern are shown in Table 3 below.
[0051]
[Table 3]

[0052]
(4-B-2) Example of implementation circuit
FIG. 28 shows a specific example of the threshold pattern setting circuit 190 configured according to the above-described algorithm.
In the figure, the threshold pattern setting circuit 190 has six threshold setting units 191 (specifically, 191 (0) to 191 (5)), and each of the threshold setting units 191 is used for an A-sequence pattern. , A-series threshold setting switch 192, B-series threshold setting switch 193 for B-series pattern, and threshold data THAi, THBi (i = 0...) Set by A-series threshold setting switch 192 and B-series threshold setting switch 193. .. 5), and a flip-flop 195 that divides a video clock signal (hereinafter referred to as a V clock signal) VCK by 2 to generate a selection signal for the selector 194, and has respective thresholds. No threshold signal TH0 from setting units 191 (0) to 191 (5) TH5 repeats alternately (to THB5 THB0 not) and (to THA0 no THA5) A series pattern and B-series pattern.
[0053]
(4-C) Error diffusion circuit
(4-C-1) Algorithm
The error diffusion circuit 200 used in this embodiment is designed to reduce the influence of difference data (error data) between the image data DT and the threshold TH generated when the image data DT is divided by the predetermined threshold TH. This is for correcting the data DT.
FIG. 29 is an explanatory diagram showing an algorithm of the error diffusion circuit 200 according to this embodiment.
In the figure, the i-th pixel Pj (i) of the j-th line is set as a target pixel and its image data is set as X, while the i-1, i, i + 1-th pixels Pj-1 (i -1), Pj-1 (i), and Pj-1 (i + 1) are denoted by A, B, and C, respectively, and the difference data of the pixel Pj (i-1) immediately before the pixel of interest Pj (i) is denoted by D. if,
The corrected image data X 'of the target pixel Pj (i) is calculated by the following equations (10) and (11). Here, ΔX is difference correction data, and k1 to k4 are correction coefficients for weighting according to the degree of influence of the difference data of each pixel.
ΔX = k1A + k2B + k3C + k4D
Here, Σki (i = 1 to 4) = 1 (10)
X ′ = X + ΔX (11)
In particular, in this embodiment, k1 = 0.2, k2 = 0.5, k3 = 0.2, and k4 = 0.1.
[0054]
FIG. 30 shows the values of the difference data used in this embodiment and their polarities.
In FIG. 0 to NO. Reference numeral 4 denotes a section number of the density gradation number of the image data DT.
NO. 0: THA0 to THA1-1
NO. 1: THA1 to THA2-1
NO. 2: THA2 to THA3-1
NO. 3: THA3 to THA4-1
NO. 4: THA4 to THA5-1
On the other hand, in the B-series pattern,
NO. 0: THB0 to THB1-1
NO. 1: THB1 to THB2-1
NO. 2: THB2 to THB3-1
NO. 3: THB3 to THB4-1
NO. 4: THB4 to THB5-1
Is included.
The difference data ΔDT in each segmented area is based on the intermediate position image data (eg, (16 + 80) / 2 in the A-sequence pattern No. 1) located at the midpoint of each segmented area, The difference from the position image data is represented by ± polarity.
Such correction using the difference data ΔDT having ± polarity is preferable in that the output gradation characteristics with respect to the input gradation can be faithfully reproduced, as compared with, for example, correction using difference data having only the + polarity or the − polarity. .
[0055]
(4-C-2) Basic Configuration of Realized Circuit
Based on such a principle, the above-described error diffusion circuit 200 is configured, for example, as shown in FIG.
In the figure, reference numeral 201 denotes an adder, and bit image data DT is input from a buffer 180 to one input terminal of the adder 201. Reference numeral 202 denotes a latch circuit that temporarily stores output data from the adder 201 and then outputs the data. The output data of the latch circuit 202 is input to one input terminal of the adder 203. Reference numeral 204 denotes a latch circuit that temporarily stores output data of the adder 203 and outputs the data. The output data of the latch circuit 204 is sent to a comparison circuit 240.
Reference numeral 190 denotes a threshold pattern setting circuit for alternately setting each threshold data TH for classifying the number of density gradations of the image data DT to an A-sequence pattern and a B-sequence pattern, and 206 denotes an image from the latch circuit 204. Using the data DT, the threshold data TH from the threshold pattern setting circuit 190, and the address data ADT described later as input data, difference data (corresponding to difference data A, B, and C shown in FIG. 29) in the pixel one line before is input. The difference data ΔDT from the difference value generation circuit 206 is stored in the FIFO 207 for one line, and the difference data of the correction pixel for each target pixel is taken into the digital filter 208. It is supposed to be. The digital filter 208 performs a predetermined operation using the difference data A, B, and C of the correction pixel, and outputs data of k1A + k2B + k3C. It is designed to be input to the input terminal.
Further, reference numeral 209 denotes a look-up table for generating the correction data k4D of the pixel immediately before the target pixel by using the image data DT from the latch circuit 204 and the threshold data TH from the threshold pattern setting circuit 190 as input data. The correction data k4D from the look-up table 209 is input to one input terminal of the adder 203.
[0056]
(4-C-3) Difference value generation circuit
FIG. 32 shows a specific configuration of the difference value generation circuit 206.
In the figure, reference numerals 211 to 215 denote threshold data (for example, TH0 and TH1, TH3 and TH4) adjacent to each other of the threshold setting units 191 (0) to 191 (5) in the threshold pattern setting circuit 190, respectively. The adders 216 to 220 are for dividing the added data from the adders 211 to 215 by １ ／, and the dividers 211 to 225 are for selecting the divided data from the dividers 216 to 220 to the OC port. This is a latch circuit that latches when a signal is input.
A decoder 226 selects one of the output ports Q0 to Q4 as a select signal in accordance with address data ADT (4 bit data in this embodiment) described later. Is input to the OC port of each of the latch circuits 221 to 225. The contents of the decoder 226 are shown in Table 4 below.
[0057]
[Table 4]

[0058]
Further, reference numeral 227 denotes a subtractor for subtracting any data of the selected one of the latch circuits 221 to 225 from the number of density gradations of the input image data DT, and the subtracter 227 outputs 7-bit difference data △ DT and 1-bit polarity data m is output.
In such a difference value generation circuit 206, the threshold pattern setting circuit 190, the adders 211 to 215 and the dividers 216 to 220 are provided with the respective division numbers NO. 0 to NO. 4 to calculate the intermediate position image data MDT, while one of the latch circuits 221 to 225 is selected corresponding to the address data ADT, and the selected latch circuit converts the corresponding intermediate position image data MDT. After latching, the data is sent to a subtractor 227, which outputs difference data △ DT between the input image data DT and the intermediate position image data MDT together with the polarity data m.
[0059]
(4-C-4) Digital filter, lookup table
FIG. 33 shows details of the digital filter 208 used in this embodiment.
31, reference numerals 231 to 233 denote a three-stage latch circuit for sequentially latching differential data △ DT sequentially read out from the FIFO 207 shown in FIG. 31 in pixel units. Reference numeral 234 denotes output data of the first-stage latch circuit 231. Is a coefficient multiplier for multiplying the output data of the second-stage latch circuit 232 by a correction coefficient k2, and 236 is a coefficient multiplier for multiplying the output data of the second-stage latch circuit 232 by the third-stage latch circuit 233. A coefficient multiplier 237 for performing an operation of multiplying the output data by the correction coefficient k3 is an adder for adding the output data of each of the coefficient multipliers 234 to 236.
Such a digital filter 208 causes the three-stage latch circuits 231 to 233 to latch the difference data A, B, and C (see FIG. 29) of the previous three pixels, and the coefficient multipliers 234 to 236 respectively. After multiplying the difference data A, B, and C by the respective correction coefficients k1, k2, and k3, the adders 237 add them and output k1A + k2B + k3C.
Further, the content of the look-up table 209 is such that the difference correction data k4D obtained by multiplying the difference data △ DT (corresponding to D in FIG. 29) by the correction coefficient k4 using the image data DT and the threshold data TH as address signals is obtained. It is stored readable together with the polarity data.
[0060]
(4-C-5) Operation of the error diffusion circuit
Therefore, according to the error diffusion circuit 200 of this embodiment, when the input image data X of the target pixel is input to one input terminal of the adder 201 as shown in FIG. First correction difference data [k1A + k2B + k3C] obtained by multiplying pixel difference data (corresponding to A, B, and C in FIG. 29) by correction coefficients k1, k2, and k3 are output from the digital filter 208. It is input to the other input terminal. On the other hand, the LUT 209 outputs second correction difference data [k4D] obtained by multiplying the difference data (corresponding to D in FIG. 29) at the pixel immediately before the target pixel by the correction coefficient k4.
In this state, the adder 201 performs the addition of X + (k1A + k2B + k3C), and when this data is input to one input terminal of the adder 203 via the latch circuit 202, the second correction difference data [K4D] is added, and the corrected image data X ′ of the target pixel, that is, X + ΔX (where ΔX: k1A + k2B + k3C + k4D) is latched in the latch circuit 204, and the corrected image data X ′ is sent to the comparison circuit 240 at the subsequent stage.
[0061]
(4-D) Comparison circuit, density code generator
As shown in FIG. 34, the comparison circuit 240 includes four digital comparators 241 to 244, and one input terminal A of each comparator 241 receives the corrected image data DT from the error diffusion circuit 200, At the other input terminal B of each of the comparators 241 to 244, threshold data TH1 to TH4 from the four threshold setting units 191 (1) to 191 (4) of the threshold pattern setting circuit 190 (in this embodiment, (A sequence pattern and B sequence pattern are alternately repeated and output in units of adjacent pixels). When A ≧ B, the output of each of the comparators 241 to 244 becomes “1”.
Each of the comparators 241 to 244 outputs 4-bit address data ADT (specifically, [0000] [0001] [0011] [0111] [1111]), and the 4-bit address data ADT is In order to simplify the subsequent processing, a 3-bit image density code SC (specifically, SC (0) = 000, SC (1) = 001, SC ( 2) = 011, SC (3) = 101, SC (4) = 111).
Table 5 below shows the relationship among the area number of the input image data, the address data ADT, and the image density code SC.
[0062]
[Table 5]

[0063]
(5) ROS controller
(5-A) Basic configuration
FIG. 35 schematically shows the first ROS controller 157 and the second ROS controller 158.
The first ROS controller 157 synchronizes with a synchronization signal generation circuit 261 for generating a predetermined V clock signal VCK, a polygon motor controller 264 for controlling the polygon motor 144, and a V clock signal VCK from the synchronization signal generation circuit 261. An image density code SC (corresponding to SCs) from the FIFO 155 is taken in, and a multi-level modulation circuit 265 for modulating the pulse width of the image density signal SD in accordance with the image density code SC is provided.
The synchronizing signal generation circuit 261 generates a synchronizing signal in which the V clock signal VCK from the video clock generator 262 and the detection signal of the first SOS sensor 148 amplified by the sensor amplifier 263 are phase-matched. . The polygon motor controller 264 sends a motor control clock signal SM to the motor driver 161 to drive and control the polygon motor 144. Further, the multi-level modulation circuit 265 controls the driving of the first laser 141 by transmitting the image density signal SD to the laser driver 159.
The second ROS controller 158 has a configuration substantially similar to that of the first ROS controller 157 except that the polygon motor controller 264 is not provided, and the second ROS controller 158 has a V clock signal VCK from the video clock generator 272. A synchronization signal is generated in which the phase of the detection signal of the second SOS sensor 149 amplified by the sensor amplifier 273 is adjusted, and the image density code SC (corresponding to SCm) from the gap memory 156 is fetched at this synchronization signal timing. It comprises a synchronizing signal generating circuit 271 for output and a multi-level modulation circuit 275 for modulating the pulse width of the image density signal SD based on the image density code SC output from the synchronizing signal generating circuit 271.
[0064]
(5-B) Multi-level modulation circuit
(5-B-1) Basic configuration
The multi-level modulation circuits 265 and 275 according to this embodiment perform optimal image reproduction according to a reproduction image mode (character mode or photo mode), and their basic configurations are substantially the same. Hereinafter, the multilevel modulation circuit 265 will be described as an example.
FIG. 36 is a block diagram showing details of the multi-level modulation circuit 265 according to this embodiment.
In the figure, reference numeral 281 denotes an interface for taking in a 3-bit image density code SC into the multi-level modulation circuit. The image density code SC taken in the interface 281 is synchronized with the V clock signal VCK. The data is latched by a latch circuit 282. The image density code SC from the latch circuit 282 is selected by a decoder 283 composed of a P-ROM by a selection code b (specifically, b (BK), b (GY3), b (GY2), b (GY1), b (W)). On the other hand, reference numeral 284 uses a phase shift of a pulse signal based on the V clock signal VCK to convert a modulation signal having a pulse width corresponding to a halftone image density code into two patterns (specifically, a pattern which spreads sequentially from the left side and a Left and right gray generators generated from the left and right gray generators 284. The left modulation signals LGY1 to LGY3 of the pattern extending from the left side and the right modulation signals RGY1 to RGBY3 of the pattern extending from the right side are output from the left and right selection block 285. Has been entered. Reference numeral 286 denotes a left / right switching signal generator for appropriately generating a left / right switching signal LRS of 1, 0 in response to a mode selection signal MS indicating one of a character mode and a photograph mode. It is sent to the selection block 285. The left / right selection block 285 selects and outputs the left modulation signals LGY1 to LGY3 or the right modulation signals RGY1 to RGY3 in accordance with the left / right switching signal LRS, and outputs either the left modulation signal or the right modulation signal. The data is transmitted as GY1 to GY3. Further, the modulation signals GY1 to GY3 from the left / right selection block 285, the modulation signal BK corresponding to the maximum image density code, and the modulation signal W corresponding to the zero image density code are input to the selector 287, and the selector 287 One of the modulation signals is selectively operated by the selection code b of 283, and the selected modulation signal is generated as the image density signal SD.
[0065]
(5-B-2) Decoder
The contents of the decoder 283 used in this embodiment are shown in Table 6 below.
[0066]
[Table 6]

[0067]
(5-B-3) Left and right gray generator
FIG. 37 shows details of the left and right gray generators 284 used in this embodiment.
In the figure, reference numeral 301 denotes a frequency divider for dividing the V clock signal VCK by 、, and 302 and 303 delay the pulse signal from the frequency divider 301 by a plurality of predetermined delay times. And a second delay line 304, a temperature-stable chip composed of a delay line having the same structure as the delay lines 302, 303, 305 to 311 CMOS gates for waveform shaping, 312 to 314 EOR gates, 315 to 317 And gate.
In this embodiment, as shown in FIG. 38, the first and second delay lines 302 and 303 include an inverter input tap 320 and a plurality of delay elements 321 to 326 (this In the embodiment, the delay amount of each delay element is set to a predetermined value in advance), and inverter output taps 327 to 332 that are drawn out from the terminal portions of the delay elements 321 to 326. The input tap position is indicated by IN, and the output tap position is indicated by TP (specifically, TP1 to TP6).
The output from the frequency divider 301 is input to the input tap IN of the first delay line 302, and the output from the output taps TP2 to TP4 of the first delay line 302 is input to the EOR gate via the CMOS gates 306 to 308. It is input to one of terminals 312 to 314. On the other hand, the output from the output tap TP6 of the first delay line 302 is input to the input tap IN of the second delay line 303, and the output from the output taps TP3 to TP5 of the second delay line 303 is output from the CMOS gates 309 to TP5. It is input to one input terminal of AND gates 315 to 317 via 311. The output from the output tap TP1 of the temperature stabilizing chip 304 is input to the other input terminals of the EOR gates 312 to 314 and the AND gates 315 to 317 via the CMOS gate 305.
In such a circuit configuration, the outputs of the EOR gates 312 to 314 are provided as left modulation signals LGY1 to LGY3, and the outputs of the AND gates 315 to 317 are provided as right modulation signals RGY3, RGY2, and RGBY1. I have.
[0068]
(5-B-4) Left / right selection block, left / right switching signal generator
FIG. 39 shows details of the left / right selection block 285 and the left / right switching signal generator 286 used in this embodiment.
In the figure, left and right selection block 285 includes AND gates 341 to 346 to which left modulation signals LGY3, LGY2, and LGY1 and right modulation signals RGBY3, RGY2, and RGBY1 from left and right gray generators 284 are input to one input terminal. It has three OR gates 347 to 349 and an inverter 350 to which an output from the left / right switching signal generator 286 is input. The output from the left / right switching signal generator 286 is input to the other input terminal of the AND gates 341 to 343, and the output of the inverter 350 is input to the other input terminal of the AND gates 344 to 346. Outputs of the gates 341 and 344 are taken out as a modulation signal GY3 through an OR gate 347, outputs of AND gates 342 and 345 are taken out as a modulation signal GY2 through an OR gate 348, and outputs of the AND gates 343 and 346 are passed through an OR gate 349. The modulation signal GY1 is extracted via the modulation signal GY1.
The left / right switching signal generator 286 includes a flip-flop (hereinafter abbreviated as FF) 351 for dividing the V clock signal VCK by に, and a NAND gate 352 to which the output of the FF 351 and the mode select signal MS are input. And
[0069]
(5-B-5) Selector
FIG. 40 shows details of the selector 287 used in this embodiment.
In the figure, reference numerals 361 to 365 denote modulation signals GY1 to GY3 from the left / right selection block 285, a modulation signal BK corresponding to the maximum image density code, and a modulation signal W corresponding to the zero image density code, respectively. And a selection code b (specifically, b (BK), b (GY3), b (GY2), b (GY1), b (W)) corresponding to each modulation signal An AND gate 366 input to the other input terminal is an OR gate for inputting the output from each AND gate. Only the AND gate corresponding to the high-level selection code is opened, and the modulated signal passing through the AND gate is output. The OR gate 366 outputs the image density signal SD (corresponding to the sub-color image density signal SDs).
In the multi-level modulation circuit 275 of the second ROS controller 158, unlike the first ROS controller 157, since the non-exposed portion is an image portion, the image density signal SD is represented by a virtual line in FIG. As shown, the output of the OR gate 366 is inverted by the inverter 367.
[0070]
(5-B-6) Operation of multi-level modulation circuit
The operation of the multi-level modulation circuit 265 of the first ROS controller 157 will be described mainly with reference to the timing charts shown in FIGS.
In FIG. 37, when the V clock signal VCK as the reference clock passes through the frequency divider 301, the V clock signal divided by 1/2 is converted into a pulse signal (corresponding to VCK / 2) based on the reference clock. It is generated and output from TP1 of the temperature stable chip 304 with a delay of a predetermined delay amount (delay 0 in this embodiment).
On the other hand, when the pulse signal VCK / 2 is input to the first delay line 302, the output taps TP2, TP3, TP4 of the first delay line 302 output a predetermined amount of delay (in this embodiment, DELAY0 is DELAY1, DELAY2). , DELAY3) are output respectively. Further, the delay amount from each output tap of the second delay line 303 to the output tap TP3, TP4, TP5 of the second delay line 303 is added to the delay amount between the input tap IN and the output tap TP5 of the first delay line 302. The pulse signals delayed by the predetermined amount of delay (in this embodiment, DELAY0 plus DELAY4, DELAY5, and DELAY6, respectively) are output.
In this case, the EOR gates 312 to 314 output left modulation signals LGY1 to LGY3 having pulse widths corresponding to the DELAY1 to DELAY3. On the other hand, the AND gates 315 to 317 output right modulation signals RGY3, RGY2, and RGY1 having pulse widths (corresponding to DELAY3 to DELAY1) obtained by subtracting DELAY4 to DELAY6 from the pulse width of VCK / 2, respectively.
[0071]
Here, it is assumed that the mode select signal MS indicates the character mode (in this embodiment, the character mode: mode select signal MS = 0, and the photograph mode: mode select signal MS = 1).
At this time, as shown in FIG. 42, the left / right switching signal LRS from the left / right switching signal generator 286 is always “1”, and the left modulation signals LGY1 to LGY3 are output as they are as the modulation signals GY1 to GY3, and are sent to the selector 287. Is entered. Then, the selector 287 generates an image density signal SD pixel by pixel in accordance with the selection code from the decoder 283 and sends it to the laser driver 159 to drive the first laser 141.
In such a driving operation process, the lighting operation of the first laser 141 is a pattern (so-called sawtooth wave pattern) in which the pixels are always lit sequentially from the left side for each pixel as shown in FIG. Since a line is formed by the pixels, the resolution is increased by that amount, and fine lines such as characters can be reproduced well.
[0072]
On the other hand, assuming that the mode select signal MS indicates the photograph mode, as shown in FIG. 43, the left / right switching signal LRS from the left / right switching signal generator 286 changes "1" "0" to each V clock signal VCK. Are alternately output for each period (each pixel P unit), and the left modulation signals LGY1 to LGY3 and the right modulation signals RGY1 to RGY3 are alternately selected as modulation signals GY1 to GY3 for each pixel P unit. The data is input to the selector 287. Then, the selector 287 generates an image density signal SD pixel by pixel in accordance with the selection code from the decoder 283 and sends it to the laser driver 159 to drive the first laser 141. In the multi-level modulation circuit 265 according to this embodiment, the right modulation signals RGY1 to RGY2 are generated only for every two pixels, but in the photo mode, they are used alternately with the left modulation signals LGY1 to LGY3. Therefore, no particular inconvenience occurs.
In such a driving operation process, the lighting operation of the first laser 141 turns on one of the two adjacent pixels P sequentially from the left and the other from the right, as shown in FIG. Since the pattern is turned on sequentially (a so-called triangular wave pattern), a line is formed by the two pixels P, and the resolution is lower than that of the sawtooth wave pattern, but conversely, the gradation expression is improved. And a halftone image such as a photograph can be reproduced well.
The multi-level modulation circuit 275 of the second ROS controller 158 operates in substantially the same manner as that of the first ROS controller 157.
[0073]
In such multi-level modulation circuits 265 and 275, each of the DELAY1 to DELAY3 of the left and right gray generators 284 is set as follows. Generally, the relationship between the density gradation number N of the input image data DT and the recording image density J is obtained as a non-linear development characteristic curve Y as shown by a solid line in FIG.
Under such circumstances, as shown by a virtual line in FIG. 45, if the relationship between the image density code SC and the recorded image density is corrected to a linear development characteristic curve Y ′, the image density code SC ( It is considered that the density difference of the print image density J with respect to 0) to SC (4) can be set at substantially equal intervals, and accordingly, it is considered that the tone reproducibility of the print image can be improved.
From this viewpoint, when the recorded image densities corresponding to the image density codes SC (1), SC (2), and SC (3) on the corrected development characteristic curve Y 'are examined, the actual It can be understood that they correspond to Y1, Y2, and Y3 on the development characteristic curve Y. Therefore, when modulating the pulse width of the image density signal SD corresponding to the image density codes SC (1), SC (2), SC (3), it corresponds to Y1, Y2, Y3 of the development characteristic curve Y. What is necessary is just to obtain the recording image density.
Therefore, it is necessary to modulate the pulse width of the image density signal SD with the ratio α of the density gradation number of the input image data corresponding to Y1 to Y3 of the development characteristic curve Y to the maximum density gradation number. , DELAY1 to DELAY3 are set in accordance with the ratio α.
[0074]
In this embodiment, the frequency divider 301 divides the frequency of the V clock signal VCK by １ ／ to generate a pulse signal VCK / 2 over the entire range of one pixel P, as shown in FIG. I do. Therefore, as in the above-described embodiment, a simple circuit configuration is used in which the EOR gates 312 to 314 and the AND gates 315 to 317 are used to extract a predetermined delay amount from each of the delay lines 302 and 303.
More specifically, as shown in FIG. 46, for example, if the V clock signal VCK itself is used as a modulation reference pulse signal, for example, a pulse signal delayed from the first delay line 302 by a predetermined DELAY and a reference pulse signal Is input to the EOR gate, a pulse signal indicated by a two-dot chain line is generated in the EOR output in addition to the one indicated by the solid line in the range of one pixel P, and only a pulse signal corresponding to the DELAY cannot be extracted. In this case, it is necessary to use a logic circuit configuration other than the EOR gate described in the embodiment to extract a pulse signal corresponding to the DELAY. The same applies to the case where a predetermined DELAY is taken out from the second delay line 303.
[0075]
Further, in this embodiment, the temperature stable chip 304 having the same configuration as the first delay line 302 is used for the following reason.
For example, as shown in FIG. 47, when the modulation reference pulse signal VCK / 2 based on the V clock signal VCK passes through, for example, the first delay line 302, it changes from the state shown by the solid line to the virtual line with the temperature change. Even if it changes to the state shown, the temperature stable chip 304 causes a temperature change similar to that of the first delay line 302, so that the modulation reference pulse signal VCK / 2 itself is shown by a solid line when passing through the temperature stable chip 304. The state changes from the state to the state indicated by the virtual line with substantially the same displacement amount δ. Therefore, even if the output pulse signal fluctuates due to the temperature change of the delay line 302, the modulation reference pulse signal VCK / 2 and the output pulse signal of the delay line 302 fluctuate while maintaining the relative positional relationship. , And the output pulse width of the EOR gate to which both are inputted is kept constant without being affected by the temperature change. Since the modulation reference pulse signal VCK / 2 and the output pulse signal of the second delay line 303 fluctuate while maintaining the relative positional relationship, the output pulse width of the AND gate to which both are input is also changed. It is kept constant without being affected by temperature changes.
Furthermore, in this embodiment, since the CMOS gates 305 to 311 are used as the waveform shaping means, the fluctuation of the threshold position due to the temperature change is small. Therefore, as shown in FIG. 48, for example, when shaping the rising and falling portions of the output pulse signal of the delay line, the threshold position (indicated by a dashed line in the drawing) may not fluctuate. Since it is small, the pulse width of the output signal of the CMOS gate is kept stable.
[0076]
(5-B-7) Modified example
In this embodiment, the delay amounts of the delay elements 321 to 322 of the delay lines 302 and 303 are set in advance as appropriate. For example, as shown in FIG. 49, commercially available delay lines 371 to 373, for example, The delay amount of each output tap O1 to O5 is 10 nsec. The delay amount of the uniform delay line 371 and each output tap O1 to O3 is 15 nsec. By combining the uniform delay lines 372 and 373 and wiring as appropriate, the delay amount of the taps L1 to L8 can be finely adjusted to 10, 15, 20, 25... 45 (nsec.). By appropriately selecting L1 to L8, a desired delay amount can be obtained.
In this embodiment, the above-described right and left gray generators 284 are used to unequally divide the pulse width of the image density signal SD. The present invention can be applied by setting the delay amounts of the lines 302 and 303 equally.
[0077]
IV. Operation of the device
Next, the operation of the laser printer according to this embodiment will be described.
In FIG. 19, density data D of input image data is distributed to two systems of sub-color and main color image data Ds and Dm by a data distribution circuit 150 according to a color flag CF, and is distributed to two systems of TRCs 151 and 152. After the density conversion, the image data is input to two screen generators 153 and 154.
Then, each of the screen generators 153 and 154 generates image density codes SCs and SCm corresponding to the input image density data Ds and Dm using different threshold patterns (A-series pattern and B-series pattern) for each adjacent pixel. As shown in FIGS. 50 and 51, the image density codes SCs and SCm are set in accordance with the number of sub-pixels PS when one pixel P is divided into four.
Thereafter, the sub-color image density code SCs is taken into the multi-level modulation circuit 265 of the first ROS controller 157 via the FIFO 155, while the main color image density code SCm is passed through the gap memory 156 to the second It is taken into the multi-level modulation circuit 275 of the ROS controller 158.
[0078]
Assuming now that the character mode is selected, the image density codes SCs (0) to SCs (4) for the sub-colors are converted into image density signals SDs (0) (corresponding to 0) and SDs as shown in FIG. (1) (equivalent to DELAY1), SDs (2) (equivalent to DELAY2), SDs (3) (equivalent to DELAY3), and SDs (4) (maximum pulse width). At this time, assuming that the image density signals SDs for the pixels Pi to Pi + 4 are SDs (0) to SDs (4), respectively, as shown in FIG. Beam irradiation with a pulse width corresponding to the signal SDs is performed, and the beam irradiation unit forms latent images Zi + 1 to Zi + 4 to be image parts. Each of the latent images Z is reversely developed with the red toner of the first developing unit 123, and a first toner image T (specifically, Ti or Ti + 4) is formed on the photoconductor 120.
[0079]
On the other hand, as shown in FIG. 51, the image density signals SCm (0) to SCm (4) for the main color have the image density signals SDm (0) (corresponding to the maximum pulse width) and SDm (1) (the maximum pulse width). , SDm (2) (corresponding to the pulse width obtained by subtracting DELAY2 from the maximum pulse width), SDm (3) (equivalent to the pulse width obtained by subtracting DELAY3 from the maximum pulse width), SDm (4) Output as (corresponding to 0). At this time, assuming that the image density signals SDm for the pixels Pi to Pi + 4 are SDm (0) to SDm (4), respectively, as shown in FIG. Beam irradiation with a pulse width corresponding to the signal SDm is performed to form latent images Zi + 1 to Zi + 4 in which the non-exposed portions become image portions. Each of the latent images Z is regularly developed with the black toner of the second developing device 124, and a second toner image T (specifically, Ti or Ti + 4) is formed on the photoconductor 120.
When the photograph mode is selected, as described above, the only difference is that the growth direction in the pixel P of the image density signal SD is alternately left and right for each adjacent pixel. Image forming operation is performed.
In such an image recording operation process, the relationship between the image density signals SD (0) to SD (4) and the recorded image density was examined for the two systems of images, respectively. As shown by, it was confirmed that the image had extremely linear image reproduction characteristics.
[0080]
Further, the above-described threshold pattern setting circuit 190 having a fixed threshold is used as a comparison mode, and in the photographic mode, image recording is performed in the same manner as in the embodiment and the comparison mode. As shown in the figure, it was confirmed that the unique pattern (texture) by the error diffusion method of the screen generator was less noticeable in the embodiment than in the comparative embodiment.
FIG. 55 shows an example of image recording output for an input pixel in which the input density level continuously changes from 0 to 128 in the embodiment. FIG. 56 shows an example of the image recording output of FIG. FIG. 57 shows an image obtained by enlarging an area of about 70 and outputting white pixels in white and gray pixels in black. FIG. 57 shows image recording for an input pixel in which the input density level continuously changes from 0 to 128 in the comparative example. FIG. 58 shows an output example in which the area where the input density level is about 5 to 70 in the image recording output example of FIG. 57 is enlarged, in which white pixels are output in white and gray pixels are output in black.
[0081]
Embodiment 2
In this embodiment, the present invention is applied to a one-pass two-color type two-color copying machine in the same manner as in the first embodiment. The basic configuration of the image processing unit 20 is the same as that of the first embodiment. However, the laser printer 110 as an image output unit is different from that of the first embodiment.
In this embodiment, as shown in FIG. 59, the laser printer 110 converts the density data D from the image processing unit 20 using the color flag CF and the address signal as an address signal to convert the density gradation number of the density data D. A TRC 381 comprising one look-up table or arithmetic circuit to be output, and a screen generator 382 which uses the converted density data D from the TRC 381 as an input signal and generates an image density code SC on a line screen employing an error diffusion method. A data distribution circuit 383 for distributing the image density code SC from the screen generator 382 into two systems of a sub-color image density code SCs and a main-color image density code SCm according to the color flag CF; and a data distribution circuit. Adjust the transfer timing of the color flag CF to 383 A first ROS controller 157 for taking in one image density code SCs from the data distribution circuit 383 via the FIFO 155 and generating an image density signal SDs to be a drive signal of the first laser 141; A second ROS controller 158 for taking in the other image density code SCm from the data distribution circuit 383 via the gap memory 156 and generating an image density signal SDm serving as a drive signal for the second laser 142 is provided.
In this embodiment, the TRC 381 is realized by implementing the first TRC 151 and the second TRC 152 in the first embodiment with one look-up table. It has the same configuration as the distribution circuit 150.
The same components as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and the detailed description thereof will be omitted.
[0082]
Next, a one-pass two-color two-color copying machine according to this embodiment will be described.
First, when the density data D and the color flag CF output from the image processing unit 20 are input to the TRC 381, the TRC 381 converts the density data D into appropriate gradation levels according to the color flag CF and outputs the converted data.
Next, the converted density data D is converted into an image density code SC by the screen generator 382, and the image density code SC is converted by the data distribution circuit 383 in accordance with the color flag CF into the sub-image density code SCs and the main image density code SCm. And then transferred to the first ROS controller 157 and the second ROS controller 158, respectively.
Thereafter, through the same steps as in Embodiment 1, two color images are formed on the recording sheet 127.
In such an operation process, according to the first embodiment, the image density data D distributed to the two systems according to the color flag CF are respectively coded. There is a possibility that a sub-color pixel appears at the main color area or, conversely, a main color pixel appears at the sub-color area. After the conversion, the main color area and the sub color area are allocated, so that there is no possibility that the main color area and the sub color area overlap.
Further, in this embodiment, substantially the same function as that of the first embodiment can be realized only by providing one TRC 381 and one screen generator 382. Can be simplified.
[0083]
Embodiment 3
I. Basic configuration
In this embodiment, as in the first embodiment, the present invention is applied to a two-color copying machine of a one-pass two-color system, and the basic configuration thereof has an image processing unit 20 similar to that of the first embodiment. However, the laser printer 110 as an image output unit is different from that of the first embodiment.
In this embodiment, as shown in FIG. 60, the laser printer 110 converts the density gradation number of the density data D using the density data D and the color flag CF from the image processing unit 20 as address signals. A TRC 401 (corresponding to the TRC 381 of the second embodiment) including a look-up table and an arithmetic circuit for outputting the corresponding color flag CF as it is, and the converted density data D and the color flag from the TRC 401. A screen generator 402 that uses CF as an input signal, generates an image density code SC on a line screen employing an error diffusion method, and outputs the corresponding color flag CF as it is, The image density code SC is set according to the color flag CF. And a data distribution circuit 403 (corresponding to the data distribution circuit 383 of the second embodiment) for distributing the image density code SCs for main color and the image density code SCm for main color. A first ROS controller 157 that fetches the image density code SCs via the FIFO 155 and generates an image density signal SDs serving as a drive signal of the first laser 141, and stores the other image density code SCm from the data distribution circuit 403 in a gap memory. A second ROS controller 158 that receives an image via the 156 and generates an image density signal SDm serving as a drive signal of the second laser 142.
The same components as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and the detailed description thereof will be omitted.
[0084]
II. Screen generator
(1) Basic configuration
FIG. 61 is a block diagram showing a basic configuration of a screen generator according to this embodiment.
In the figure, reference numeral 411 denotes a buffer for temporarily storing density data D. The density data D from the buffer 411 is input to a comparison circuit 413 via an error diffusion circuit 412. On the other hand, reference numeral 414 denotes a buffer for temporarily storing the color flag CF. The color flag CF from the buffer 414 is input to the reference color flag extraction circuit 415, and the reference color flag extraction circuit 415 generates the error diffusion circuit. At 412, all the color flags CF that need to be referred to are extracted and sent to the error diffusion circuit 412, while the color flag of the target pixel (hereinafter referred to as the target color flag) is sent to the subsequent latch circuit 416. Then, the threshold pattern THP set by the threshold pattern setting circuit 417 having the same configuration as in the first embodiment is input to the error diffusion circuit 412 and the comparison circuit 413, and the error diffusion circuit 412 and the comparison circuit 413 are input. After the predetermined error diffusion processing and comparison processing are performed, the output from the comparison circuit 413 is input to the density code generator 418, and the predetermined conversion is performed to generate the image density code SC. Has become. The image density code SC from the density code generator 418 and the color flag CF from the latch circuit 416 are output in pairs in synchronization with each pixel of interest.
[0085]
(2) Error diffusion circuit
(2-A) Algorithm
FIG. 62 shows an algorithm of the error diffusion circuit 412 used in this embodiment.
In the figure, the i-th pixel Pj (i) of the j-th line is set as a target pixel, and its density data is set as X, while the i−1, i, i + 1-th pixels Pj−1 (i) of the j−1 line are used. -1), Pj-1 (i), and Pj-1 (i + 1) are denoted by A, B, and C, respectively, and the difference data of the pixel Pj (i-1) immediately before the pixel of interest Pj (i) is denoted by D. if,
The corrected density data X 'of the target pixel Pj (i) is calculated by the following equations (12) and (13). △ X is difference correction data, g1 to g4 are correction coefficients for weighting according to the degree of influence of the difference data of each pixel, and a predetermined level of weighting is applied only to difference data of the same system as the target pixel. Is held at the 0 level with respect to the difference data of the pixel of interest and the difference between the pixel of interest and the like.
ΔX = g1A + g2B + g3C + g4D
However, Σgi (i = 1 to 4) = 1 (when gi ≠ 0) (12)
X '= X + △ X (13)
In this embodiment, g1 = 0.2, g2 = 0.5, g3 = 0.2, and g4 = 0.1.
Now, as shown in FIG. 62, the target pixel Pj (i) is main color data (black in this embodiment), and peripheral pixels of the same system as the target pixel Pj (i) are Pj-1 (i-1). ), Pj-1 (i), and Pj (i-1), the difference correction data ΔX is g1A + g2B + g4D, and the corrected density data X ′ is X + g1A + g2B + g4D.
That is, in this embodiment, only the difference data of the same system as the target pixel is to be corrected, and the difference data of the different system from the target pixel is ignored. In other words, the density data is different for the target pixel and the different system pixel. Is treated as “0”.
[0086]
(2-B) Example of implementation circuit
FIG. 63 embodies the error diffusion circuit 412 according to the algorithm described above.
In the figure, reference numeral 421 denotes an adder, and 8-bit density data D from the buffer 411 is input to one input terminal of the adder 421. Reference numeral 422 denotes a latch circuit that temporarily stores output data from the adder 421 and then outputs the data. The output data of the latch circuit 422 is input to one input terminal of the adder 423. Further, reference numeral 424 denotes a latch circuit for temporarily storing the output data of the adder 423 and then outputting the data. The output data of the latch circuit 424 is sent to the comparison circuit 413.
Reference numeral 426 denotes input of the density data D from the latch circuit 424, the threshold data TH from the threshold pattern setting circuit 417, and the address data ADT (output of the comparison circuit 413: see II4-D of the embodiment). This is a difference value generation circuit for generating difference data (corresponding to A, B, and C in FIG. 62) in the pixel one line before as the data. The difference data △ DT and the reference color from the difference value generation circuit 426 are generated. After the reference color flags CF from the flag extraction circuit 415 are both stored in the FIFO 427 for one line, the difference data for correction and the color flag CF for each target pixel are taken into the digital filter 428.
The digital filter 428 performs a predetermined operation using the difference data A, B, and C of the correction pixel in the same system as the pixel of interest, and outputs data g1A + g2B + g3C. The signal is input to the other input terminal of the adder 421.
[0087]
In this embodiment, the digital filter 428 includes three-stage latch circuits 431 to 433 for sequentially latching the difference data $ DT and the color flag CF for each pixel, and the output data $ DT () of the first-stage latch circuit 431. 62, a coefficient multiplier 434 for performing an operation of multiplying the correction coefficient g1 by a correction coefficient g1, and difference data △ DT (corresponding to B in FIG. 62) which is output data of the second-stage latch circuit 432. Multiplier 435 for performing an operation of multiplying the correction coefficient g2 by the correction coefficient g2, and an operation of multiplying the difference data △ DT (corresponding to C in FIG. 62) which is output data of the third-stage latch circuit 433 by the correction coefficient g3. When the coefficient multiplier 436 does not match the color flag CF of the input difference data and the color flag of interest CF, each of the coefficient multipliers 434 to 436 is operated. The EOR gate 437 to 439 outputs the flag information signal FS for operation inhibition, each consisting of coefficient multipliers 434 to adder 440. for adding the output data of 436.
Such a digital filter 428 causes the three-stage latch circuits 431 to 433 to latch the three-pixel difference data A, B, and C and the respective color flags CF of the immediately preceding line, and the difference data of the same system as the target pixel. Are multiplied by the respective difference data A, B, and C with the respective correction coefficients g1, g2, and g3 by the coefficient multipliers 434 to 436, and then added by the adder 340. However, the correction coefficient for difference data of a different system from that of the pixel of interest outputs substantially 0).
[0088]
Further, reference numeral 441 is a look-up table, and a flag information signal FS indicating the relationship between the density data D, the threshold data TH, and the color flag CF that is a pair of the target color flag CF and the input density data D is used as an address signal. The difference correction data g4D obtained by multiplying the difference data △ DT (corresponding to D in FIG. 62) by the correction coefficient g4 can be read out together with the polarity data. In this case, the flag information signal FS is generated by inputting the color flag of interest CF and a color flag that forms a pair of the input density data D to the EOR gate 442, and is set to "0" when they match. Thus, while g4D is output together with the polarity from the above-described lookup table 441, when the two do not match, the value becomes "1", and "0" is always output from the lookup table 441.
Therefore, according to this embodiment, if the error diffusion processing for the pixel pattern shown in FIG. 62 is taken as an example, the density data X of the target pixel and the output g1A + g2B (g3C = 0) from the digital filter 428 are added. When this data is input to one input terminal of the adder 423 via the latch circuit 422, the second difference correction data g4D is added, and the corrected density data X ′ of the target pixel is added to the latch circuit 424. = X + g1A + g2B + g4D is latched, and the corrected data X ′ is sent to the comparison circuit 413 at the subsequent stage.
[0089]
III. Equipment features
According to the two-color copying machine of the one-pass two-color system according to this embodiment, the same operation and effect as those of the second embodiment can be obtained, and in the second embodiment, the main color pixel and the sub-color Since the image density data D is coded without discriminating between the pixels, the coding can be performed while considering the image density of another system. Since the image density data D can be coded in a state where the main color pixels and the sub color pixels are distinguished from each other, the image density data D of another system is ignored and the image density data D of the corresponding system is accurately targeted while ignoring the image densities of other systems. Can be coded.
[0090]
Embodiment 4
The basic configuration of the two-color color copying machine according to this embodiment is substantially the same as that of the first embodiment, but the configurations of the first TRC 151 and the second TRC 152 are different. Note that, for convenience of description of the present embodiment, the same components as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment.
In this embodiment, as shown in FIG. 64, the first TRC 151 is used for a character to be subjected to density gradation conversion on the assumption that the image data DT (corresponding to the sub-color density data Ds) is a character image. A conversion table 451, a photographic conversion table 452 for performing density gradation conversion on the assumption that the image data DT is a photographic image, and a mode select signal (character mode or photographic mode selection signal) MS. When the output terminal A or B is selected, the input image data DT is transferred to the character conversion table 451 through the output terminal A when the mode select signal MC is in the character mode, and when the mode select signal MS is in the photograph mode. Is provided with a selection circuit 453 for transferring the input image data DT to the photographic conversion table 452 through the output terminal B.
In this embodiment, the data stored in the character conversion table 451 and the photo conversion table 452 are set, for example, as shown in FIG. In the figure, the density gradation conversion range of the photo conversion table 452 is set narrower than the density gradation conversion range of the character conversion table 451 with respect to the density gradation of the same input image data DT.
[0091]
Next, a method of setting the above-mentioned density gradation conversion range will be described with reference to the photograph conversion table 452 as an example.
Now, in the first quadrant (I) of FIG. 66, the image reproduction characteristic of the normal first developing unit 123 is indicated by a dotted line, and the image reproduction characteristic Yp to be reproduced in the photograph mode is indicated by a solid line in the first quadrant (I). Assuming that the density data corresponding to the input image density is given by a curve such as the fourth quadrant (IV) in FIG. 66, if there is no TRC 151, the SG-IOT characteristic (the input density data to the screen generator) And the output image density) must be set as shown by the curve S 'in the second quadrant (II), but the pulse width modulation of the image density signal SD of the multi-level modulation circuit 265 of the first ROS controller 157 is performed. Since the number is limited, a situation may occur in which the curve S ′ cannot be obtained.
In such a situation, if the data conversion of the first TRC 152 is set as a curve M in the third quadrant (III), the SG-IOT will be changed like a curve S in the second quadrant (II). By setting the characteristics to those that can be easily obtained along the modulation pattern of the pulse width of the multi-level modulation circuit 265, the desired image reproduction characteristics Yp can be obtained.
The method of setting the density gradation conversion range of the character conversion table 451 may be obtained by replacing the target density reproduction curve Yp in the first quadrant of FIG.
[0092]
On the other hand, the second TRC 152 has basically the same configuration as the first TRC 151 except that the specific storage data of each conversion table is different.
Therefore, according to the two-color copying machine of this embodiment, when the photograph mode is selected, the photograph conversion table 452 is selected in each of the TRCs 151 and 152, and the input image data DT is stored in the photograph conversion table. The data is transferred to the respective screen generators 153 and 154 via 452. Thereafter, as in the first embodiment, the sub-color image density code SCs and the main-color image density code SCm from the respective screen generators 153 and 154 are desired via the first ROS controller 157 and the second ROS controller 158, respectively. After the conversion into the image density signals SDs and SDm, the outputs of the first laser 141 and the second laser 142 are pulse width modulated based on the image density signals SDs and SDm.
Now, when the reproduction image of the first embodiment is set as a comparative example and the photograph mode is selected and the reproduced image is viewed, as shown in FIG. 67 and FIG. It is understood that the example) has less collapse in the high density area of the photographic document and has a smooth density gradation.
When the character mode is selected, the first and second TRCs 151 and 152 select the character conversion table 451 (corresponding to that of the first embodiment), so that the same operation as in the first embodiment is performed. Is performed, and the same character image quality as in the first embodiment can be obtained.
[0093]
Embodiment 5
The basic configuration of the two-color color copying machine according to this embodiment is substantially the same as that of the first embodiment, but the configurations of the multi-level modulation circuits 265 and 275 of the first ROS controller 157 and the second ROS controller 158 are different. Has become something. Note that, for convenience of description of the present embodiment, the same components as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment.
In this embodiment, the multi-level modulation circuit 265 of the first ROS controller 157 is configured as shown in FIG.
In the figure, reference numeral 461 denotes an interface for taking in the image density code SC (corresponding to the sub-color image density code SCs) into the multi-level modulation circuit 265, and the image density code SC taken in the interface 461. Are latched by the latch circuit 462 in synchronization with the V clock signal VCK. Then, the image density code SC from the latch circuit 462 is supplied to a selection code b (specifically, b (BK), b (GY3), b (GY2), b (GY1), b (W)). In this case, the contents of the decoder 463 are set to be the same as those in the first embodiment.
On the other hand, reference numeral 464 denotes a character gray generator for generating a modulation signal having a pulse width corresponding to a halftone image density code in a character image by utilizing a phase shift of a pulse signal based on the V clock signal VCK. A photographic gray generator 466 that generates a modulation signal having a pulse width corresponding to a halftone image density code in a photographic image by using a phase shift of a pulse signal based on the signal VCK, and a V clock signal VCK 466 in accordance with the mode select signal MS Is selected as the output terminal A or B, and when the mode select signal MS is in the character mode, the V clock signal VCK is transferred to the character gray generator 464 through the output terminal A, and when the mode select signal MS is in the photograph mode. To the photo gray generator 465 through the output terminal B A selection circuit for transferring a signal VCK.
Then, the modulation signals GY1 to GY3 from the character gray generator 464 or the photo gray generator 465, the modulation signal BK corresponding to the maximum image density code, and the modulation signal W corresponding to the zero image density code are input to the selector 467. The selector 467 has the same configuration as that of the first embodiment, and selects one of the selection signals according to the selection code b of the decoder 463. It is generated as a density signal SD (corresponding to the sub-color image density signal SDs).
[0094]
FIG. 70 shows the basic configuration of each gray generator 464, 465 used in this embodiment.
In the figure, reference numeral 471 denotes a frequency divider for dividing the V clock signal by half, 472 denotes a delay line for delaying the pulse signal from the frequency divider 471 by a plurality of delay times set in advance, and 473 denotes a delay line. A temperature stabilizing chip composed of a delay line having a configuration similar to that of the delay line 472, CMOS gates 474 to 477 are waveform shaping CMOS gates, and 478 to 480 are EOR gates.
In this embodiment, the basic configuration of the delay line 472 is the same as that employed in the first embodiment, and the three output taps TP2 to TP4 of the delay line 472 are used to generate a halftone image. Modulation signals having three pulse widths corresponding to the density codes SC (1) to SC (3) are generated. Note that TP1 is used as an output tap of the temperature stabilizing chip 473.
In this embodiment, the delay amount between TP2 and TP1 of the delay line 472 of the character gray generator 464 is set to DELAY1 to DELAY3. Assuming that the delay amount between TP1 and DELAY1 ′ to DELAY3 ′,
Each delay amount is
DELAY1> DELAY1 '
DELAY2> DELAY2 '
DELAY3> DELAY3 '
Are satisfied, and the values are set in advance so that the Yc and Yp curves shown in FIG. 72 are obtained as the character image reproduction characteristics and the photographic image reproduction characteristics.
In this embodiment, the delay amounts are set as follows, for example.
DELAY1 = 15 DELAY1 '= 10
DELAY2 = 25 DELAY2 '= 20
DELAY3 = 35 DELAY3 '= 30
However, the unit is nsec. And the maximum pulse signal width is 55 nsec. It is.
[0095]
Next, the operation of the two-color copying machine according to this embodiment, particularly on the image output unit side, will be described.
Now, focusing on the image recording of the first color, it is assumed that the image density code SC from the first screen generator 153 is input to the first ROS controller 157 via the FIFO 155.
Here, if the photograph mode is selected, the photograph gray generator 465 is selected in the multi-level modulation path 265. Then, in the photo gray generator 465, when the V clock signal VCK as the reference clock passes through the frequency divider 471, the V clock signal divided in half becomes a pulse signal (corresponding to VCK / 2) based on the reference clock. To be generated).
When the pulse signal is input to the delay line 472, the pulse signal is output from the taps TP2 to TP4 of the delay line 472 with a predetermined delay. On the other hand, the pulse signal passing through the temperature stabilizing chip 473 and the pulse signal from each tap TP2 to TP4 of the drain line 473 are input to EOR gates 478 to 480 after passing through CMOS gates 474 to 477, respectively. Then, the modulation signals GY1, GY2, and GY3 from the EOR gates 478 to 480 are output as signals having pulse widths corresponding to the above-described DELAY1 'to DELAY3', respectively, and transferred to the selector 467.
[0096]
On the other hand, as shown in FIG. 71, the image density code SC, specifically any one of SC (0) to SC (4), is converted into a selection code b at the decoder 463 and is input to the selector 467. And any of the modulation signals BK, GY1, GY2, GY3, W corresponding to the selection code b is selected, and the image density signal SD is output. At this time, the pulse widths of the image density signals SD (1) to SD (3) correspond to DELAY1 'to DELAY3', as shown by the dashed line in FIG.
When the character mode is selected, the character gray generator 464 is selected and the image density signals SD (1) to SD (3) corresponding to the image density codes SC (1) to SC (3) are selected. The pulse width corresponds to DELAY1 to DELAY3.
When the output pulse width of the first laser 141 is modulated based on the image density signal SD generated in this manner, as shown in FIG. 72, the image reproduction characteristic Yp corresponding to the photographic mode or the image reproduction characteristic corresponding to the character mode is obtained. The characteristic Yc is obtained. That is, the image reproduction characteristic Yp corresponding to the photograph mode has a lower output image density level than the image reproduction characteristic Yc corresponding to the character mode.
Here, the type without the photo gray generator 465, that is, the type in which the photo original is reproduced by the character gray generator 464 was used as a comparative example, and the reproduction characteristics of the photo original were examined. As shown, it is understood that the high-density area of the photographic document is less crushed in the model of the embodiment (Example) than in the comparative example, and has a smooth density gradation. .
[0097]
Embodiment 6
The basic configuration of the two-color color copying machine according to this embodiment is substantially the same as that of the fifth embodiment, but the configuration of the first and second screen generators 153 and 154 is the same as that of the fourth embodiment (the first embodiment). Equivalent).
First, the algorithms of the first and second screen generators 153 and 154 will be described.
Now, taking as an example the case where image data of 256 gradations is converted into a 2-bit image density code SC, as shown in FIG. 75, three threshold data TH1 to TH3 (for example, 43, 128, 213) are used. The white area W (gradation number less than 43), gray 1 area G1 (gradation number 43 or more and less than 128), gray 2 area G2 (gradation number 128 or more and less than 213), black area BK (gradation number 213 or more) ), And the image density codes SC (0) = “00”, SC (1) = “01”, SC (2) = “10”, and SC (3) = “11” corresponding to each area. Convert.
On the other hand, in each pixel, the input image data and the reference data MD of the area including the input image data (W: 0, G1: 255 × (１ ／) = 85, G2: 255 × ( 2/3) = 170, and BK = 255) as error data e. For example, when the number of density gradations of the input image data is “160”, the input image data is included in the gray 2 area G2, so that the error data e = 160−170 = −10.
[0098]
Next, as shown in FIG. 76, error data e generated at each of the pixels_mnAre integrated in a range of, for example, a matrix MX of 4 × 4 pixels, and the sum is calculated as shown in the following equation (14) to obtain matrix error data e._TAsk for.
e_T= Σe_mn(M, n = 1 to 4) (14)
Thereafter, the matrix error data e calculated by the above equation (14)_TThe lighting condition, in other words, the image density code SC of each pixel is corrected based on the value
(1) Correction condition a;
−43 <e_T<43: No correction
(2) correction condition b;
43 ≦ e_T<128: 1 pixel one gradation up
128 ≦ e_T<213: Two pixels one gradation up
213 ≦ e_T<298: 3 pixel 1 gradation up
:::
:::
However, the pixels for which the gradation is to be changed are selected in descending order of the + side error.
(3) correction condition c;
−43 ≧ e_T<-128: One pixel one gradation down
−128 ≧ e_T<-213: 1 pixel 2 gradation down
-213 ≧ e_T<-298: 1 pixel 3 gradation down
:::
:::
However, pixels whose gradations are to be changed are selected in order from the one with the largest one-sided error.
Now, assuming that each image density code in the 4 × 4 pixel matrix MX is as shown in FIG. 77, the matrix error data e in the pixel matrix MX is assumed._TIs 200, and in FIG. 76, the data with the larger + side error is the error data e._{22 '}e₃₂.., The error data e as shown by the diagonal lines in FIG._{22 '}e₃₂The image density code of the pixel corresponding to is increased by one gradation.
[0099]
Next, a specific circuit for realizing the above algorithm is shown in FIG.
In the figure, reference numeral 491 denotes an error / lighting condition calculation circuit for calculating error data e and lighting conditions (image density code SC) of each pixel, and 492 denotes four lines located at every fourth line (for example, i + 1 to i + 4 in FIG. 80). , 1 + 9 to i + 12 lines) and an A-sequence line memory for reading the error data e and the image density code SC for the size of the 4 × 4 pixel matrix MX (see FIG. 80). Reference numeral 493 denotes error data e and image density code SC for four lines (i + 5 to i + 7 lines in FIG. 80) other than the lines stored in the A-series line memory 492, and error data for a 4 × 4 pixel matrix MX size. e and an image density code SC are sequentially read from a B-sequence line memory 494. A selector 495 for distributing the error data e / image density code SC from 491 to one of the A-series line memory 492 and the B-series line memory 493. The timing generation circuit 496 controls the matrix error data e._TAnd a correction condition determining circuit 497 for correcting the image density code SC according to the correction conditions a to c. The data from the A-series line memory 492 or the B-series line memory 493 is corrected by the correction condition determining circuit 496 or the ROS interface. Is a selector for selectively transferring data to
In the screen generators 153 and 154, first, the error data e / image density code SC of the pixel in the A-series line is calculated by the error / lighting condition calculation circuit 491, and this is read into the A-series line memory 492. Put in.
[0100]
Next, the error data e / image density code SC in the pixel matrix MX unit is transferred from the A-series line memory 492 to the correction condition determination circuit 496, and the processing is performed with the correction condition determination circuit 496 correcting the image density code SC. The result is returned to the A-series line memory 492 again.
During this time, the error data e / image density code SC of the pixels in the B-sequence line is calculated by the error / lighting condition calculation circuit 491 and is read into the B-sequence line memory 492.
Then, the corrected processing result is read from the A-series line memory 492, and is sequentially transferred to the ROS interface side line by line.
During this time, the error data e / image density code SC of the pixel matrix MX is transferred from the B-series line memory 493 to the correction condition determination circuit 496, and the correction result determination circuit 496 corrects the image density code SC, and the processing result is obtained. Is returned to the B-series line memory 492 again.
By repeating such an operation thereafter, the image density code SC for the pixels on all lines is generated and transferred to the ROS interface.
Therefore, in this embodiment, a comparative example using the conventional line screen + error diffusion method was used as a comparative example, and when the reproduced images were compared with each other, it was found that the character image was deteriorated in the comparative example. This phenomenon was hardly observed in the model of this embodiment (Example).
[0101]
【The invention's effect】
As described above, according to the image recording apparatus of the first aspect, when the input image data is corrected by the error diffusion method, a predetermined screen pattern is superimposed. (Texture) exposure state can be suppressed, and deterioration of halftone image quality due to texture can be effectively avoided..
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing one embodiment of an image recording apparatus according to the present invention.
FIG. 2Reference inventionOf the image recording apparatus according toOne aspectFIG.
FIG. 3 shows an image recording apparatus according to a reference invention.Other aspectsFIG.
FIG. 4 is an explanatory diagram showing another embodiment of the image recording apparatus according to the reference invention.
FIG. 5 is an explanatory diagram showing still another mode of the image recording apparatus according to the reference invention.
FIG. 6 is a block diagram showing an overall configuration of the first embodiment.
FIG. 7 is a block diagram schematically illustrating an image processing unit according to the first embodiment.
FIG. 8 is an explanatory diagram showing the entire configuration of a full-color sensor.
FIG. 9 is an explanatory diagram showing an arrangement of each cell of the full-color sensor.
FIG. 10 is a circuit diagram (1) illustrating a configuration example of a sensor interface circuit.
FIG. 11 is a circuit diagram (2) illustrating a configuration example of a sensor interface circuit;
FIG. 12 is a circuit diagram (3) illustrating a configuration example of a sensor interface circuit;
FIG. 13 is an explanatory diagram showing an example of a cell configuration in pixel units.
FIG. 14 is an explanatory diagram illustrating a configuration example of a color image information generation circuit.
FIG. 15 is an explanatory diagram showing states of judgment colors in a color space.
FIG. 16 is an explanatory diagram illustrating a relationship between a distance r from an origin and a saturation C in a color space.
FIG. 17 is an explanatory diagram showing a relationship between an angle θ and a hue H in a color space.
FIG. 18 is an explanatory diagram showing a relationship between density data and a color flag.
FIG. 19 is an explanatory diagram schematically showing an image output unit.
FIG. 20 is a perspective view schematically showing a ROS.
FIG. 21 is an explanatory diagram illustrating image reproduction characteristics of a first developing device and a second developing device.
FIGS. 22A and 22B are explanatory diagrams illustrating an image forming process of the image output unit.
FIG. 23 is an explanatory diagram illustrating a configuration example of a data distribution circuit.
FIG. 24 is a graph showing characteristics of a first TRC and a second TRC.
FIG. 25 is a block diagram showing a basic configuration of first and second screen generators.
FIG. 26 is an explanatory diagram showing an algorithm of a threshold pattern setting circuit.
FIG. 27 is an explanatory diagram showing a specific example thereof.
FIG. 28 is a block diagram illustrating a configuration example of a threshold pattern setting circuit.
FIG. 29 is an explanatory diagram showing an algorithm of the error diffusion circuit.
FIG. 30 is an explanatory diagram showing a method of obtaining the value of the difference data and the polarity thereof in FIG. 29;
FIG. 31 is a block diagram showing details of an error diffusion circuit.
FIG. 32 is a circuit diagram illustrating details of a difference value generation circuit in FIG. 31;
FIG. 33 is a circuit diagram showing details of a digital filter.
FIG. 34 is a circuit diagram showing details of a comparison circuit and a density code generator.
FIG. 35 is a block diagram showing a basic configuration of first and second ROS controllers.
FIG. 36 is a block diagram illustrating details of a multi-level modulation circuit.
FIG. 37 is a circuit diagram showing details of the left and right gray generators of FIG. 36.
FIG. 38 is an explanatory diagram illustrating a configuration example of a delay line.
FIG. 39 is a circuit diagram showing details of a left / right selection block and a left / right switching signal generator.
FIG. 40 is a circuit diagram showing details of a selector.
FIG. 41 is a timing chart showing the operating states of the left and right gray generators.
FIG. 42 is a timing chart showing operating states of a left / right selection block and a left / right switching signal generator in a character mode.
FIG. 43 is a timing chart showing operating states of a left / right selection block and a left / right switching signal generator in a photograph mode.
FIGS. 44A and 44B are schematic diagrams showing examples of pulse width modulation patterns in the character mode and the photograph mode.
FIG. 45 is an explanatory diagram showing a method of setting the amount of delay in the delay lines of the left and right gray generators.
FIG. 46 is an explanatory diagram showing the function of the frequency divider of the left and right gray generators.
FIG. 47 is an explanatory diagram showing the operation of the temperature stabilizing chips of the left and right gray generators.
FIG. 48 is an explanatory diagram showing the function of the CMOS gates of the left and right gray generators.
FIG. 49 is an explanatory diagram showing a modification of the delay lines of the left and right gray generators.
FIG. 50 is an explanatory diagram showing an operation of the image output unit according to the first embodiment up to the ROS controller (output operation of an image density code for a sub color).
FIG. 51 is an explanatory diagram showing an operation (main color image density code output operation) up to the ROS controller of the image output unit according to the first embodiment;
FIG. 52 is an explanatory diagram illustrating a sub-color image forming process on a photoconductor.
FIG. 53 is an explanatory diagram showing a main color image forming process on a photoreceptor.
FIG. 54 is a graph showing a relationship between an image density signal and a recorded image density.
FIG. 55 is an explanatory diagram showing a texture state according to the first embodiment;
FIG. 56 is a partially enlarged view of FIG. 55.
FIG. 57 is an explanatory diagram showing a state of a texture in a comparative embodiment.
FIG. 58 is a partially enlarged view of FIG. 57.
FIG. 59 is an explanatory diagram showing an image recording apparatus according to Embodiment 2.
FIG. 60 is an explanatory diagram showing an image recording apparatus according to Embodiment 3.
FIG. 61 is a block diagram showing a basic configuration of a screen generator.
FIG. 62 is an explanatory diagram showing an algorithm of the error diffusion circuit.
FIG. 63 is a block diagram illustrating a configuration example of an error diffusion circuit.
FIG. 64 is an explanatory diagram showing a TRC of an image recording apparatus according to a fourth embodiment of the present invention;
FIG. 65 is an explanatory diagram showing a specific example of the conversion table.
FIG. 66 is an explanatory diagram showing a method of setting the contents of a conversion table.
FIG. 67 is an explanatory diagram showing image reproducibility of an embodiment model (example).
FIG. 68 is an explanatory diagram showing image reproducibility of a comparative form model (comparative example).
FIG. 69 is a block diagram showing a multi-level modulation circuit of the image recording apparatus according to the fifth embodiment.
FIG. 70 is a circuit diagram showing details of each gray generator.
FIG. 71 is an explanatory diagram showing the operation of the multi-level modulation circuit.
FIG. 72 is a graph showing image reproduction characteristics.
FIG. 73 is an explanatory diagram showing image reproducibility of an embodiment model (example).
FIG. 74 is an explanatory diagram showing image reproducibility of a comparative morphological model (comparative example).
FIG. 75 is an explanatory diagram (1) showing an algorithm used in the screen generator of the image recording apparatus according to the sixth embodiment;
FIG. 76 is an explanatory diagram (2) showing an algorithm employed in the screen generator of the image recording apparatus according to the sixth embodiment of the present invention;
FIG. 77 is an explanatory diagram (3) showing an algorithm employed in the screen generator of the image recording apparatus according to the sixth embodiment of the present invention;
FIG. 78 is an explanatory view (4) showing an algorithm employed in the screen generator of the image recording apparatus according to the sixth embodiment of the present invention;
FIG. 79 is a block diagram illustrating a configuration example of a screen generator.
FIG. 80 is an explanatory diagram illustrating the concept of the A-series line, the B-series line, and the pixel matrix.
[Explanation of symbols]
DT: Multi-tone input image data
SC: Image density code
SD: Image density signal
MS: Mode selection signal
1. Beam scanning unit
2. Photoconductor
3. Developing means
4: Density gradation conversion means
5 ... density code generation means
6 Multi-level modulation means
7 threshold switching means
8. Data correction means
9 Code setting means
11 Initial density code setting means
12... Coding error extracting means
13. Matrix error determination means
14. Code correction means
15. Modulation pattern switching means
16 ... range variable means
17 ... Pulse width variable means

Claims (1)

In an image recording apparatus that corrects multi-gradation input image data by a correction unit to which an error diffusion method is applied, and performs image recording based on the corrected image data,
The correction means,
Generating means for generating image data corresponding to the divided area by dividing the density gradation of the multi-gradation input image data by a predetermined threshold, and generating image data on which a predetermined screen pattern is superimposed;
An image recording apparatus comprising: an error dispersing unit that disperses a difference between the image data generated by the generating unit and the corresponding input image data to peripheral pixels.

Images