JP3584629B2 - Solid-state imaging device - Google Patents

Solid-state imaging device Download PDF

Info

Publication number
JP3584629B2
JP3584629B2 JP24336796A JP24336796A JP3584629B2 JP 3584629 B2 JP3584629 B2 JP 3584629B2 JP 24336796 A JP24336796 A JP 24336796A JP 24336796 A JP24336796 A JP 24336796A JP 3584629 B2 JP3584629 B2 JP 3584629B2
Authority
JP
Japan
Prior art keywords
imaging device
state imaging
solid
epitaxial layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24336796A
Other languages
Japanese (ja)
Other versions
JPH1093064A (en
Inventor
耕一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24336796A priority Critical patent/JP3584629B2/en
Publication of JPH1093064A publication Critical patent/JPH1093064A/en
Application granted granted Critical
Publication of JP3584629B2 publication Critical patent/JP3584629B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、固体撮像素子、特にオーバーフローバリアを成し半導体基板及び光電変換部とは逆導電型のエピタキシャル層を有する縦型オーバーフロードレイン方式の固体撮像素子に関する。
【0002】
【背景技術】
固体撮像素子として、受光部での余剰の電荷を基板側に排出するようにした、所謂縦型オーバーフロードレイン方式の固体撮像素子が知られており、基板側への電荷の流れに対しての障壁となるオーバーフローバリアは従来においては高エネルギーのイオン注入により基板表面から深いところに形成するようにしていた。
【0003】
しかし、イオン注入によれば、オーバーフローバリアを最大でも5μm程度の深さのところにしかできず、オーバーフローバリアの形成位置の深さを深くすることに限界がある。
【0004】
一方、固体撮像素子として可視光のみならず近赤外線に対しても感度を有するものの要求があるが、そのような固体撮像素子はオーバーフローバリアの深さをより深くする必要があり、イオン注入による形成方法によっては必要な深さにすることが不可能乃至困難である。そこで、エピタキシャル層によりオーバーフローバリアを形成することにより、バリアの深さを任意の深さにすることが試みられた。
【0005】
【発明が解決しようとする課題】
ところが、そのような固体撮像素子には、図3に示すように、ウェハをスクライブによりチップ化したときスクライブ面にエピタキシャル層によるPN接合が露出し、半導体基板・接地間でのリーク電流が生じるという新たな問題が生じた。
【0006】
図3において、1はN型半導体基板、2はエピタキシャル層からなるP型オーバーフローバリア、3はP 型チャンネルストッパ、4はN型半導体領域の周辺部分、5はスクライブ面であり、基板1とオーバーフローバリア2との間のPN接合に基板バイアス電圧Vsubによるリーク電流が流れる。スクライブ面5は荒れた面なので、そのリーク電流の大きさは正常な動作を阻むほど大きい。
【0007】
このような問題が生じるのは次の理由による。即ち、従来のようにオーバーフローバリアを、イオン注入により形成した場合には、マスク越しにイオン注入することによりイオン注入場所を選択し、スクライブ面にオーバーフローバリアと、基板等とによるPN接合が露出しないようにすることができるが、エピタキシャル層により形成した場合には、オーバーフローバリアが全面的に形成されてしまうことになり、該バリアと、基板等とによるPN接合がスクライブ面に露出することを避けることは不可能であるからである。
【0008】
そこで、本願発明者はオーバーフローバリアを成すエピタキシャル層が(換言すると、エピタキシャル層と基板等との間のPN接合が)スクライブ面に露出してもリーク電流が流れないようにすべく模索し、オーバーフローバリアのスクライブ面に露出する部分を完全空乏化することによりそれを成すことができるという着想を得たうえでさらに考察を重ねて本発明を成すに至った。
【0009】
即ち、本発明はオーバーフローバリアを成し半導体基板及び光電変換部とは逆導電型のエピタキシャル層を有する縦型オーバーフロードレイン方式の固体撮像素子において、オーバーフローバリアを成すエピタキシャル層のスクライブ面への露出部におけるリーク電流をなくすことを目的とする。
【0010】
【課題を解決するための手段】
請求項1の固体撮像素子は、スクライブ面から所定距離内側の素子周辺表面部に上記半導体基板および光電変換部と同じ導電型のリング状領域を形成し、該リング状領域及び上記半導体基板と、上記オーバーフローバリアを成すエピタキシャル層との間に、上記半導体基板と上記リング状領域との間を完全空乏化する電圧を印加するようにしてなることを特徴とする。
【0011】
従って、請求項1の固体撮像素子によれば、リング状領域及び半導体基板と、オーバーフローバリアを成すエピタキシャル層との間に印加された電圧により素子周辺近傍に設けたリング状領域と基板との間が完全空乏化するので、スクライブ面に露出する、エピタキシャル層と半導体基板等との間のPN接合には電位差の存在しない状態になり、延いてはリーク電流が流れない。
【0012】
【発明の実施の形態】
以下、本発明を図示実施の形態に従って詳細に説明する。
【0013】
図1(A)、(B)は本発明固体撮像素子の第1の実施の形態を示すもので、(A)は平面図、(B)は(A)のB−B′線視拡大断面図であり、図2は動作時のポテンシャル等高線を示す断面図である。
【0014】
図において、1はN型半導体基板、2はエピタキシャル層からなるP型オーバーフローバリアで、半導体表面から例えば2〜5μm程度あるいはそれ以上の深さのところに形成され、厚さは例えば1μm乃至それ以下である。該バリア2の不純物濃度は例えば1015/cm 程度である。3はP 型チャンネルストッパ、4はN型半導体領域の周辺部分、5はスクライブ面である。
【0015】
6は素子の上記N型半導体領域の周辺部分4の表面部において周辺近傍に、具体的には例えば素子側面(スクライブ面)5から10μm程度内側に寄ったところに形成されたリング状のN 型領域である。このように、リング状のN 型領域6を有するのが本固体撮像素子の特徴であり、そして、使用時には、該N 型領域6に、半導体基板1に印加される基板バイアス電圧Vsubが印加されるようになっている。それ以外の点では図3に示す固体撮像素子と特に異なるところはない。勿論、オーバーフローバリア2への接地電位(0V)の付与はチャンネルストッパ3を通じて為される。
【0016】
従って、使用時における素子周辺部のポテンシャル等高線は図2に示すようになり[V1=Vsub・1/5(例えばVsubが15Vの場合には3V)の等高線、V2=Vsub・2/5(例えばVsubが15Vの場合には6V)の等高線、・・・]、リング状のN 型領域6と基板1との間が完全空乏化され、エピタキシャル層2からなるオーバーフローバリア2と、基板1及びN型半導体領域4との間のPN接合には電位差が生じない。従って、そのPN接合のスクライブ面5への露出部が荒れていてもその間には電位差が生じていないのでリーク電流は流れない。
【0017】
しかして、本固体撮像素子によれば、オーバーフローバリア2を選択的形成が不可能なエピタキシャル層により形成することがリーク電流の発生のおそれを伴うことなく可能になる。
【0018】
従って、オーバーフローバリア2の深さ、広がり等不純物濃度の深さ方向のプロファイルの設計の自由度が顕著に高まり、オーバーフローバリア2を深くすることにより近赤外線に対する感度の高い近赤外線用固体撮像素子を簡単に実現することができる。
【0019】
【発明の効果】
請求項1の固体撮像素子によれば、オーバーフローバリアを成すエピタキシャル層との間に印加された電圧により素子周辺近傍に設けたリング状領域と基板との間が完全空乏化するので、スクライブ面に露出する、エピタキシャル層と基板等との間のPN接合には電位差のない状態になり、延いてはリーク電流が流れない。
【図面の簡単な説明】
【図1】(A)、(B)は本発明固体撮像素子の第1の実施の形態を示すもので、(A)は平面図、(B)は(A)のB−B′線視拡大断面図である。
【図2】使用時における周辺部のポテンシャル等高線を示す断面図である。
【図3】背景技術の問題点を示す断面図である。
【符号の説明】
1・・・基板、2・・・オーバーフローバリア、5・・・スクライブ面、Vsub・・・基板バイアス電圧。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a solid-state imaging device, and more particularly, to a vertical overflow drain type solid-state imaging device having an epitaxial barrier layer which forms an overflow barrier and has a conductivity type opposite to that of a semiconductor substrate and a photoelectric conversion unit.
[0002]
[Background Art]
As a solid-state imaging device, a so-called vertical overflow drain type solid-state imaging device in which excess charge in a light receiving unit is discharged to a substrate side is known, and a barrier to charge flow to the substrate side is known. Conventionally, the overflow barrier is formed deep from the substrate surface by high-energy ion implantation.
[0003]
However, according to the ion implantation, the overflow barrier can be formed only at a depth of about 5 μm at the maximum, and there is a limit in increasing the depth of the overflow barrier formation position.
[0004]
On the other hand, there is a demand for a solid-state imaging device that has sensitivity not only to visible light but also to near-infrared light. However, such a solid-state imaging device requires a deeper overflow barrier, and is formed by ion implantation. Depending on the method, it is impossible or difficult to achieve the required depth. Therefore, attempts have been made to make the depth of the barrier arbitrary by forming an overflow barrier using an epitaxial layer.
[0005]
[Problems to be solved by the invention]
However, in such a solid-state imaging device, as shown in FIG. 3, when a wafer is chipped by scribing, a PN junction by an epitaxial layer is exposed on a scribe surface, and a leak current is generated between a semiconductor substrate and ground. A new problem has arisen.
[0006]
In FIG. 3, 1 is an N-type semiconductor substrate, 2 is a P-type overflow barrier made of an epitaxial layer, 3 is a P + type channel stopper, 4 is a peripheral portion of an N-type semiconductor region, 5 is a scribe surface, and A leakage current due to the substrate bias voltage Vsub flows through the PN junction between the overflow barrier 2 and the PN junction. Since the scribe surface 5 is a rough surface, the magnitude of the leak current is large enough to prevent normal operation.
[0007]
Such a problem occurs for the following reason. That is, when the overflow barrier is formed by ion implantation as in the related art, an ion implantation site is selected by ion implantation through a mask, and the PN junction between the overflow barrier and the substrate is not exposed on the scribe surface. However, when formed by an epitaxial layer, an overflow barrier is formed over the entire surface, and the PN junction between the barrier and the substrate is prevented from being exposed on the scribe surface. It is impossible.
[0008]
The inventor of the present application has sought to prevent leakage current from flowing even when the epitaxial layer forming the overflow barrier (in other words, the PN junction between the epitaxial layer and the substrate or the like) is exposed on the scribe surface. The inventors have obtained the idea that this can be achieved by completely depleting the portion exposed to the scribe surface of the barrier, and have further studied to arrive at the present invention.
[0009]
In other words, the present invention provides a vertical overflow drain type solid-state imaging device having an epitaxial layer of a conductivity type opposite to that of a semiconductor substrate and a photoelectric conversion portion, forming an overflow barrier, and exposing an epitaxial layer forming an overflow barrier to a scribe surface. To eliminate the leak current in
[0010]
[Means for Solving the Problems]
The solid-state imaging device according to claim 1, wherein a ring-shaped region of the same conductivity type as the semiconductor substrate and the photoelectric conversion unit is formed on a peripheral surface portion of the device inside a predetermined distance from a scribe surface, A voltage for completely depleting the semiconductor substrate and the ring-shaped region is applied between the epitaxial layer forming the overflow barrier and the epitaxial layer.
[0011]
Therefore, according to the solid-state imaging device of the first aspect, the voltage applied between the ring-shaped region and the semiconductor substrate and the epitaxial layer forming the overflow barrier causes the ring-shaped region provided in the vicinity of the device to be between the substrate and the substrate. Is completely depleted, so that there is no potential difference at the PN junction between the epitaxial layer and the semiconductor substrate, etc., which is exposed on the scribe surface, and thus no leak current flows.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
[0013]
1A and 1B show a first embodiment of a solid-state imaging device according to the present invention, wherein FIG. 1A is a plan view, and FIG. 1B is an enlarged cross-sectional view taken along line BB ′ of FIG. FIG. 2 is a sectional view showing potential contour lines during operation.
[0014]
In the figure, 1 is an N-type semiconductor substrate, 2 is a P-type overflow barrier composed of an epitaxial layer, formed at a depth of, for example, about 2 to 5 μm or more from the semiconductor surface, and has a thickness of, for example, 1 μm or less. It is. The impurity concentration of the barrier 2 is, for example, about 10 15 / cm 3 . Reference numeral 3 denotes a P + type channel stopper, 4 denotes a peripheral portion of the N-type semiconductor region, and 5 denotes a scribe surface.
[0015]
Reference numeral 6 denotes a ring-shaped N + formed near the periphery of the surface of the peripheral portion 4 of the N-type semiconductor region of the element, specifically, for example, about 10 μm inward from the element side surface (scribed surface) 5. It is a type area. As described above, the solid-state imaging device has a ring-shaped N + -type region 6. In use, the substrate bias voltage Vsub applied to the semiconductor substrate 1 is applied to the N + -type region 6. Is applied. In other respects, there is no particular difference from the solid-state imaging device shown in FIG. Of course, the application of the ground potential (0 V) to the overflow barrier 2 is performed through the channel stopper 3.
[0016]
Therefore, the potential contours at the peripheral portion of the device during use are as shown in FIG. 2 [V1 = Vsub.multidot.1 / 5 (for example, 3 V when Vsub is 15 V), V2 = Vsub.multidot.2 / 5 (eg. When Vsub is 15 V, the contour line is 6 V),...], The space between the ring-shaped N + type region 6 and the substrate 1 is completely depleted, the overflow barrier 2 composed of the epitaxial layer 2, the substrate 1, No potential difference occurs at the PN junction with the N-type semiconductor region 4. Therefore, even if the exposed portion of the PN junction on the scribe surface 5 is rough, no leak current flows because no potential difference occurs between the exposed portions.
[0017]
Thus, according to the present solid-state imaging device, it is possible to form the overflow barrier 2 from an epitaxial layer that cannot be selectively formed without causing a risk of generating a leak current.
[0018]
Therefore, the degree of freedom in designing the profile in the depth direction of the impurity concentration such as the depth and spread of the overflow barrier 2 is remarkably increased. It can be easily realized.
[0019]
【The invention's effect】
According to the solid-state imaging device of the first aspect, the voltage applied to the epitaxial layer forming the overflow barrier completely depletes the substrate between the ring-shaped region provided in the vicinity of the device and the substrate. The exposed PN junction between the epitaxial layer and the substrate or the like has no potential difference, so that no leak current flows.
[Brief description of the drawings]
FIGS. 1A and 1B show a first embodiment of a solid-state imaging device according to the present invention, wherein FIG. 1A is a plan view and FIG. 1B is a view taken along line BB ′ of FIG. It is an expanded sectional view.
FIG. 2 is a cross-sectional view showing potential contour lines in a peripheral portion during use.
FIG. 3 is a cross-sectional view showing a problem of the background art.
[Explanation of symbols]
1 ... substrate, 2 ... overflow barrier, 5 ... scribe surface, Vsub ... substrate bias voltage.

Claims (2)

オーバーフローバリアを成し半導体基板及び光電変換部とは逆導電型のエピタキシャル層を有する縦型オーバーフロードレイン方式の固体撮像素子であって、
スクライブ面から所定距離内側の素子周辺表面部に上記半導体基板および光電変換部と同じ導電型のリング状領域を形成し、
上記リング状領域及び上記半導体基板と、上記オーバーフローバリアを成すエピタキシャル層との間に、上記半導体基板と上記リング状領域との間を完全空乏化する電圧を印加するようにしてなる
ことを特徴とする固体撮像素子
A semiconductor substrate and a photoelectric conversion portion and a vertical overflow drain type solid-state imaging device having an epitaxial layer of the opposite conductivity type to form an overflow barrier,
Forming a ring-shaped region of the same conductivity type as the semiconductor substrate and the photoelectric conversion portion on the element peripheral surface inside a predetermined distance from the scribe surface ,
A voltage that completely depletes the space between the semiconductor substrate and the ring-shaped region between the ring-shaped region and the semiconductor substrate and the epitaxial layer that forms the overflow barrier. Solid-state imaging device
リング状領域及び半導体基板には基板バイアス電位を、上記オーバーフローバリアを成すエピタキシャル層にはこれと同じ導電型のチャンネルストッパを介して接地電位を与えるようにしてなる
ことを特徴とする請求項1記載の固体撮像素子
2. The semiconductor device according to claim 1, wherein a substrate bias potential is applied to the ring-shaped region and the semiconductor substrate, and a ground potential is applied to the epitaxial layer forming the overflow barrier through a channel stopper of the same conductivity type. Solid-state imaging device
JP24336796A 1996-09-13 1996-09-13 Solid-state imaging device Expired - Fee Related JP3584629B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24336796A JP3584629B2 (en) 1996-09-13 1996-09-13 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24336796A JP3584629B2 (en) 1996-09-13 1996-09-13 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH1093064A JPH1093064A (en) 1998-04-10
JP3584629B2 true JP3584629B2 (en) 2004-11-04

Family

ID=17102794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24336796A Expired - Fee Related JP3584629B2 (en) 1996-09-13 1996-09-13 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP3584629B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4561327B2 (en) * 2004-11-18 2010-10-13 ソニー株式会社 Solid-state imaging device and manufacturing method thereof
JP4561328B2 (en) * 2004-11-18 2010-10-13 ソニー株式会社 Solid-state imaging device and manufacturing method thereof
CN104362164A (en) * 2014-11-21 2015-02-18 北京思比科微电子技术股份有限公司 Back lighting type image sensor structure capable of improving saturation throughput

Also Published As

Publication number Publication date
JPH1093064A (en) 1998-04-10

Similar Documents

Publication Publication Date Title
US8110888B2 (en) Edge termination for high voltage semiconductor device
US10325955B2 (en) CMOS image sensor with backside biased substrate
US6429039B2 (en) Semiconductor device and method of manufacturing the same
JPH0799747B2 (en) Planar semiconductor device having a guard ring structure and method of manufacturing the same
US3513366A (en) High voltage schottky barrier diode
US3996600A (en) Charge coupled optical scanner with blooming control
US5641982A (en) High voltage mosfet with an improved channel stopper structure
JPS63204759A (en) Method and apparatus for increasing breakdown of planar junction
JPH05505703A (en) Blooming control and image lag reduction in interline transfer CCD area image sensor
JP3584629B2 (en) Solid-state imaging device
JPS61133659A (en) Forming method for semiconductor element isolating region
JP2003273354A (en) Semiconductor device and method for manufacturing the same
EP0756760B1 (en) Semiconductor device with guard ring and process for its production
JPS63138779A (en) Semiconductor element
JPH07226532A (en) Multidivision avalanche photodiode
JPH03222475A (en) Semiconductor device
US6583486B2 (en) Semiconductor memory device and its method of manufacture
JP2007234931A (en) Semiconductor device
JPS6147664A (en) Semiconductor device
JPS54100270A (en) Semiconductor device
JP2993084B2 (en) Voltage standard diode
JPH05218452A (en) Electrostatic induction type semiconductor device
JPH065841A (en) Manufacture of semiconductor device
JPH01143364A (en) Optical semiconductor photodetector
JPS622511B2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040726

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041013

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees