JP3583403B2 - LOC lead frame and method of manufacturing the same - Google Patents

LOC lead frame and method of manufacturing the same Download PDF

Info

Publication number
JP3583403B2
JP3583403B2 JP2001395901A JP2001395901A JP3583403B2 JP 3583403 B2 JP3583403 B2 JP 3583403B2 JP 2001395901 A JP2001395901 A JP 2001395901A JP 2001395901 A JP2001395901 A JP 2001395901A JP 3583403 B2 JP3583403 B2 JP 3583403B2
Authority
JP
Japan
Prior art keywords
double
sided tape
lead
inner lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001395901A
Other languages
Japanese (ja)
Other versions
JP2003197841A (en
Inventor
竹虎 吉田
Original Assignee
日電精密工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日電精密工業株式会社 filed Critical 日電精密工業株式会社
Priority to JP2001395901A priority Critical patent/JP3583403B2/en
Publication of JP2003197841A publication Critical patent/JP2003197841A/en
Application granted granted Critical
Publication of JP3583403B2 publication Critical patent/JP3583403B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、LOC用リードフレーム及びその製造方法に係り、詳しくは、インナーリードの間隔を正確に保持しつつ、樹脂封入時の樹脂割れが少ない半導体チップ固定用の両面テープが貼着されたLOC用リードフレーム及び、その製造方法に関するものである。
【0002】
【従来の技術】
例えば16M以上のDRAM等の半導体素子のように決まったサイズ、形状のパッケージに大きな高集積チップを搭載することを樹脂封止形の半導体装置(プラスチックリードフレームパッケージ)に要求されることがある。そのため、多数のインナーリードを半導体チップ上に配置し、半導体チップ中央でチップの電極とインナーリードとをワイヤーボンディングするLOC(Lead on Chip)構造のリードフレームが使用されるようになった。このLOC構造のリードフレームでは、インナーリード先端にチップを固定するために、インナーリードの先端部に半導体チップ固定用の両面テープを予め貼り付けたLOC用リードフレームが生産されている。
【0003】
このようなLOC用のリードフレームを生産するには、先ずプレス抜き若しくはエッチング等でリードフレームパターンを形成する。このうちプレス抜きによる成形は量産性やコスト面において有利であるので主流の生産方法である。しかしながら、プレス抜きの場合は打ち抜き時の応力によりインナーリード間の間隔が狂いやすい。そのため、最初の打ち抜き時に生産されるリードフレームパターンでは、図13に示すリードフレーム401のようにインナーリード402の先端の接続部402aが繋がった状態で成形されることが好ましい。その後、必要に応じて残存する応力を除去するためにアニール処理を行い、ワイヤーボンディングのためにインナーリード402にメッキ処理を行う。そして図14に示すようにインナーリード402の先端部をカットして所定の最終形状にする。先端部をカット後、図15に示すようなチップ固定用の両面テープ405が貼着される。この半導体チップ固定用の両面テープ405は、例えば伸縮が小さく機械的強度の高いポリイミドなどを基材として両面に粘着層が積層されえたもので、インナーリード402の移動を防止する機能も兼ね備えている。この両面テープ405により半導体チップが固定されるとともに、インナーリード402の間隔が保持される。そして、半導体チップとインナーリード402間にワイヤーボンディングがなされ、半導体チップを搭載したLOC用リードフレームは、例えばエポキシ樹脂などにより樹脂封入されて半導体パッケージ製品とされる(図1参照)。ところが図16(a)に示すようにインナーリード402と半導体チップ406の間に間隙があると、ここに気泡が付着し易い。樹脂封入時に内部に気泡が混入すると、樹脂割れの原因となって歩留まりが低下する。そこで、図16(b)に示すように従来のLOC用リードフレームでは、インナーリード402の先端部と両面テープ405の間に気泡が発生しないように、インナーリード402の先端が切り揃えられる。その後にインナーリード402の先端部から、図16(b)に示すようにさらにDだけ突出されるように半導体チップ406の固定用の両面テープ405が図15に示すように貼着されていた。
【0004】
【発明が解決しようとする課題】
しかしながら、インナーリード402の先端に微細な位置決めをしながら両面テープ405を正確に貼り付けることは困難を伴い、極めて煩雑な作業となるという問題があった。
【0005】
また、LOC用リードフレームでは高度に集積された半導体チップを搭載するため微細なピッチで多数のインナーリードを備える。このためインナーリードの間隔が極めて狭く、インナーリードの先端をカットした後であって両面テープにより位置が固定されない両面テープ貼着前や、あるいは両面テープを貼り付ける工程においてインナーリード先端を不用意に移動させてしまうことがある。そうすると、インナーリード先端の移動に起因するインナーリード間のショートやワイヤボンディングの不良が生じるという問題があった。
【0006】
一方、両面テープ貼着前や貼着時の移動に備えインナーリード先端間の間隔をあまり広くすると、必要とするインナーリード自体の幅を確保できないという問題がある。また、両面テープを貼着するときの沈み込みが大きくなって緩みが生じ、両面テープ貼着後でも両面テープによってインナーリードの位置が固定できず、インナーリード先端間の間隔を変動させる要因になってしまうという問題があった。
【0007】
上記課題を解決するため、本発明は、インナーリードの間隔を正確に保持しつつ、それでいて樹脂封入時の気泡の混入に起因する樹脂割れを防止できるLOC用リードフレーム及び、これを簡易に製造することができるLOC用リードフレームの製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するため、請求項1に記載のLOC用リードフレームの製造方法では、外形を形成する外形形成工程と、チップ固定用の両面テープをインナーリード先端に貼着する両面テープ貼着工程とを含む、LOC用リードフレームの製造方法において、当該LOC用リードフレームは、前記インナーリードの両面テープが貼着される部分において、リード幅形状を広く形成したことにより当該インナーリードにおける他の部分に比較して、隣接する他のインナーリードとの間隔が小さくなるように狭間隔部が形成されており、前記両面テープ貼着工程後に、インナーリード先端と、ここに貼着された前記両面テープを同時にカットしてインナーリードを所定形状に形成するカット工程を含むことを要旨とする。
【0009】
請求項2に記載のLOC用リードフレームの製造方法では、請求項1に記載のLOC用リードフレームの製造方法において、前記外形形成工程は、インナーリード先端部を接続した状態でリードフレームの外形を形成し、前記カット工程は、前記接続されたインナーリード先端部とともに、前記両面テープをカットすることを要旨とする。
【0014】
【発明の実施の形態】
(第1の実施形態)
以下、本発明のLOC用リードフレーム及びその製造方法を具体化した一実施形態を図1〜図7に従って説明する。なお、本願において「LOC(Lead on Chip)」とは、多数のインナーリード上に半導体チップを配置し、このチップを両面テープで固定するとともにチップ中央でチップの電極とインナーリードとをワイヤーボンディングするタイプの構造をいい、このLOC構造の半導体パッケージを形成するためのリードフレームを「LOC用リードフレーム」という。なお、チップ中央近傍でチップの電極とインナーリードとをワイヤーボンディングするものであっても、ダイパッド用のフレーム(アイランド)を備えたものは含まないものとする。
【0015】
図1は、リードフレーム1を用いた半導体パッケージ4を示す模式図である。半導体パッケージ4は、リードフレーム1が設けられる。リードフレーム1の中央部にはインナーリード2が設けられ、ここに両面テープ5により半導体チップ6が固定される。半導体チップ6の中央部に電極部(ボンディングパッド)が設けられ、インナーリード2とAu、Alのワイヤー7(細線)で結線される。そして、半導体チップ6とワイヤー7の部分は、樹脂8により封入される。リードフレーム1のアウターリード3は、外部に露出され、結線に用いられる。
【0016】
図2は、本実施の形態のLOC用のリードフレーム1を示す図である。リードフレーム1は、全体としてはLOC用のものとしては周知の構成で、中央部にインナーリード2が形成される。インナーリード2は、多数の平行な線状の部分から構成され、それぞれのインナーリード2はフレーム外周に設けられたアウターリード3に接続されている。
【0017】
ここで、図3は、半導体パッケージ4の生産工程を示すフローチャートである。以下このフローチャートに沿って、リードフレーム1と、これを用いた半導体パッケージの生産工程について説明する。
【0018】
外形形成工程(S1)は、精密プレスによりリードフレーム1の外形を形成する工程である。リードフレーム1は、0.1〜0.2mm厚の42Ni−Fe合金(Ni42%、Co0.5%、Mn0.8%、Fe56.7%)からなる条材からプレス抜きして外形が形成される。プレス加工は、精密金型を用い、順送り金型により多数の工程に分けて行われる。なお、条材は銅合金(Cr0.27%、Sn0.25%、Zn0.1%、他Cu)などによってもよい。また、打ち抜き加工に加え、適宜曲げ加工、リード先端部のコイニング等を行ってもよい。
【0019】
なお、リードフレーム1は、プレス加工によらずにエッチングにより加工することも可能である。この場合は、(1)素材のコイルの巻出しから、(2)脱脂洗浄、(3)フォトレジストのコーティング・乾燥、(4)露光、(5)現像、(6)スプレーエッチング、(7)レジスト剥離、(8)洗浄・乾燥の各工程によりリードフレーム1の外形を形成する
【0020】
図4は、図2に示すリードフレーム1のインナーリード先端部近傍であるA−B部分の拡大図である。プレス加工による外形形成工程(S1)が終了したリードフレーム1は、インナーリード2の先端が接続部2aにより接続された状態で外形が形成される。このため、インナーリード2間の間隔は精密プレス加工後の正確な間隔が維持されている。
【0021】
次に、アニール工程(S2)において、アニリング(annealing)を行う。アニリングは、所定時間の加熱により外形形成工程(S1)における残留応力の除去が行われる。なお、本実施形態では、外形形成工程(S1)後に打ち抜かれたリードフレーム1においてインナーリード2の先端に接続部2aを備えている。そして、その後両面テープ5で固定してから先端部2bをカットしているため、必ずしもアニール工程(S2)は必要ではない。また、加工する素材や加工方法によっても異なるため、アニール工程(S2)を省略することもできる。
【0022】
アニール工程(S2)に続き、めっき工程(S3)が行われる。めっき工程(S3)では、インナーリード2にワイヤーボンディングに必要なめっきが施される。めっきは銀めっき、パラジウムめっきなどによる。
【0023】
次に、両面テープ貼着工程(S4)が行われる。ここで、図5は、両面テープ貼着工程(S4)により両面テープ5が貼着された後のインナーリード2を示す図である。両面テープ5は、インナーリード2先端のカットラインC−Cを覆うように加熱圧着される。
【0024】
ここで、図6は、両面テープ5の構造を示す模式図である。LOC用の両面テープ5は、3層積層された構造に構成される。中央の層には、ポリイミドテープ5bが配置され、絶縁性と機械的強度を確保する。その上下の層は、熱可塑性接着剤からなる感熱性の接着層5a、5cが配置される。両面テープ貼着工程(S4)でインナーリード2に貼着される。なお、片面若しくは両面を他の接着剤、例えば熱硬化性接着剤などを用いてもよい。
【0025】
両面テープ貼着工程(S4)後には、カット工程(S5)が行われる。カット工程(S5)は、図5に示す両面テープ5が貼着されたインナーリード2の先端が、両面テープ5とともにカットラインC−Cからダイとパンチによりプレス機で打ち抜かれる。
【0026】
このように本実施の形態では、両面テープ貼着工程(S4)後に、インナーリード2先端と、ここに貼着された両面テープ5を同時にカットしてインナーリード2を最終の所定形状に形成するカット工程(S5)により、インナーリード2の先端と両面テープ5の端部を揃えて切断するため、図7に示すようにインナーリード2先端部と貼着された両面テープ5の端部が略同一平面線上に位置するように両面テープ5が配置される。
【0027】
カット工程(S5)続き、先端をカットされたインナーリード2上の両面テープ5より、半導体チップ6(図1参照)をマウントするマウンティング工程(S6)が行われる。マウンティング工程(S6)では、両面テープ5によりインナーリード2の先端に半導体チップ6が固定される。
【0028】
続いて、半導体チップ6の中央で半導体チップ6のAl電極とインナーリード2とをワイヤーで連結するワイヤーボンディング工程(S7)が行われる。ここでは、チップ上の電極部(ボンディングパッド)とリードフレームを25〜20μm径のAu、Alの細線で結線する工程で、超音波を併用しながら熱圧着する。
【0029】
次に、樹脂封入工程(S8)に移行する。樹脂封入工程(S8)では、ワイヤーボンディング工程(S7)で配線が完了したリードフレーム1を加熱した図示しないモールド金型にセットする。そして上金型で閉じてキャビティー内に熱硬化性エポキシ樹脂をポット部からプランジャーで押し込むトランスファモールド方式で半導体チップ6、ボンディング用ワイヤ7を樹脂で封入する。この工程では、アウターリード3は、外部に露出させている。
【0030】
そして、所定時間エージングを行った後、仕上げ工程であるトリム・フォーム工程(S9)を行う。ここでは、アウターリード3のめっき、リードフレーム1の切断・分離・成形により半導体パッケージ製品として完成させる。
【0031】
本実施形態のリードフレーム1及びその製造方法によれば、以下のような特徴をもつ。両面テープ貼着工程(S4)後に、インナーリード2先端と、ここに貼着された両面テープ5を同時にカットしてインナーリード2を所定形状に形成するカット工程(S5)を行う。そのため、予めインナーリード2に両面テープ5を貼着しておくことでインナーリード2の位置が固定され不用意な移動が防止されインナーリードの位置精度を高く維持できる。また、インナーリード2先端と両面テープ5を同時にカットすることで、インナーリード2の先端の位置の精度を低下させることなく、所定形状とすることができるという効果がある。
【0032】
また、インナーリード2と両面テープ5の先端の位置を揃えることで、樹脂封入時に樹脂割れの原因となる気泡の付着を防止することができるという効果がある。
さらに、インナーリード2の先端に微細な位置決めをしながら両面テープ5を正確に貼り付ける必要も無く、両面テープ貼着工程(S4)を簡易に行うことができるという効果がある。
【0033】
なお、外形形成工程(S1)でインナーリード2の先端部を接続部2aにより接続した状態で形成することで、さらにインナーリード2先端の位置の精度を向上でき、高い精度のまま両面テープ5で位置を固定するため、最終的な製品段階でインナーリード2の先端の位置精度を高いものとすることができるという効果がある。
【0034】
(第2の実施形態)
以下、本発明のリードフレーム及びその製造方法を具体化した第2の実施形態を図8〜図9に従って説明する。なお、第2の実施形態は、第1の実施形態のインナーリード2の先端部のリード幅形状を変更した構成であること以外、他の構成は同一であるため同様の部分についてはその詳細な説明を省略する。
【0035】
ここで、図8、図9は、本実施の形態のインナーリード102を示す図である。図8に示すように、インナーリード102の先端部102bは、外形形成工程(S1)において両面テープ5が貼着される接続部102aからカットラインC−C近傍では、その幅が広く形成されている。つまりインナーリード102間の間隔G2が基部の間隔G1より小さくなるように狭間隔部G2を形成した。そして、図9に示すようにカット工程(S5)においてカットラインC−Cでインナーリード102の先端部を両面テープ5と揃えてカットされる。
【0036】
ここで図10(a)は、第1の実施形態のインナーリード2を先端側から見た図である。また、図10(b)は、第2の実施形態のインナーリード102を先端側から見た図である。図10(b)のように第2の実施形態では、両面テープ5をインナーリード102とともにカットするカット工程(S5)においては、プレス機のパンチにより上方から大きな力がかかる。この場合、両面テープ5は比較的柔らかいため、下方にインナーリード2若しくは102のような支えがないと、カット時に下方に引き摺られて湾曲を生じてしまう。この場合、インナーリード2の先端の間隔G1がより広い第1の実施形態よりも、インナーリード102の先端の間隔G2がより狭い第2の実施形態の方が両面テープ5の下方への変形が少ない。そのため、第1の実施形態インナーリード2と第2の実施形態のインナーリード102の水平方向への移動は、第1の実施形態インナーリード2の方が大きく許容される。従って、第1の実施形態インナーリード2と第2の実施形態のインナーリード102とでは、第2の実施形態のインナーリード102の方が水平方向において高い位置精度を保つことができる。
【0037】
なお、インナーリード102のリード幅形状は、先端がT字状に形成されているが、図11に示すインナーリード202のように、一方にのみ幅広の部分を設けた202bのような形状であっても同様の効果を奏することができる。また、図示を省略するが、インナーリードが曲面で構成されていてもよい。つまり、両面テープ5を貼着したインナーリードの先端をカットするときに、両面テープ5が下方に引き摺られて下がらないようにインナーリード間が狭くなるように構成されていればよく、インナーリード先端部のみならず、全体が幅広に構成されているようなものであってもよい。
【0038】
(別例)なお、上述の実施形態は以下のように変更してもよい。
○ 上記実施の形態ではインナーリード2,102の先端に、接続部2a(図4参照)、102a(図8参照)202a(図11参照)を備え、カット工程(S5)までは、接続して精度を高めているが、接続部2a、102a、202aは必ずしも必須の構成ではない。特に、エッチングによる外形形成の場合は、残留応力による変形が少ないため、接続部が無くても高い精度を維持できるため、図12に示すインナーリード302のような接続していない構成であっても実施できる。
【0040】
【発明の効果】
上記説明から明らかなように、本発明のLOC用リードフレームでは、インナーリードの間隔を正確に保持しつつ、それでいて樹脂封入時の気泡の混入に起因する樹脂割れを防止できるという効果がある。また、本発明のLOC用リードフレームの製造方法によればこれを簡易に製造することができるという効果がある。
【図面の簡単な説明】
【図1】リードフレーム1を用いた半導体パッケージ4を示す模式図。
【図2】第1の実施形態のLOC用のリードフレーム1を示す図。
【図3】半導体パッケージ4の生産工程を示すフローチャート。
【図4】外形形成工程(S1)後の図2に示すリードフレーム1のインナーリード先端部近傍であるA−B部分の拡大図。
【図5】両面テープ貼着工程(S4)により両面テープ5が貼着された後のインナーリード2を示す図。
【図6】両面テープ5の構造を示す模式図。
【図7】カット工程(S5)によりカットされたインナーリード2を示す図。
【図8】両面テープ貼着工程(S4)後の第2の実施の形態のインナーリード102を示す図。
【図9】カット工程(S5)後の第2の実施の形態のインナーリード102を示す図。
【図10】
(a)第1の実施形態のインナーリード2を先端側から見た図。
(b)第2の実施形態のインナーリード102を先端側から見た図。
【図11】インナーリード202を示す図。
【図12】インナーリード302を示す図。
【図13】外形形成工程後の従来のインナーリード402を示す図。
【図14】先端をカットした従来のインナーリード402を示す図。
【図15】両面テープを貼着した従来のインナーリード402を示す図。
【図16】従来のLOC用リードフレームを示す図。
【符号の説明】
102…インナーリード
102a…接続部
102b…先端部
5…両面テープ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a lead frame for a LOC and a method of manufacturing the same, and more particularly, to a LOC to which a double-sided tape for fixing a semiconductor chip with a small amount of resin cracking at the time of resin encapsulation is adhered while accurately maintaining an interval between inner leads. And a method for manufacturing the same.
[0002]
[Prior art]
For example, a resin-encapsulated semiconductor device (plastic lead frame package) is sometimes required to mount a large highly integrated chip in a package of a fixed size and shape such as a semiconductor element such as a DRAM of 16 M or more. Therefore, a lead frame having a LOC (Lead on Chip) structure in which a large number of inner leads are arranged on a semiconductor chip and wire bonding is performed between the electrode of the chip and the inner leads in the center of the semiconductor chip has been used. In this lead frame having the LOC structure, a LOC lead frame has been produced in which a double-sided tape for fixing a semiconductor chip is previously attached to the tip of the inner lead in order to fix the chip to the tip of the inner lead.
[0003]
To produce such a lead frame for LOC, first, a lead frame pattern is formed by pressing or etching. Of these, molding by press punching is a mainstream production method because it is advantageous in terms of mass productivity and cost. However, in the case of press punching, the interval between the inner leads tends to be out of order due to the stress at the time of punching. Therefore, in the lead frame pattern produced at the time of the first punching, it is preferable that the lead frame 401 shown in FIG. 13 is formed in a state where the connection portions 402a at the tips of the inner leads 402 are connected. After that, if necessary, an annealing process is performed to remove the remaining stress, and a plating process is performed on the inner leads 402 for wire bonding. Then, as shown in FIG. 14, the tip of the inner lead 402 is cut into a predetermined final shape. After cutting the tip, a double-sided tape 405 for fixing the chip as shown in FIG. 15 is attached. The double-sided tape 405 for fixing the semiconductor chip is formed by laminating an adhesive layer on both sides using, for example, a polyimide or the like having a small mechanical strength and a high mechanical strength, and also has a function of preventing the inner lead 402 from moving. . The semiconductor chip is fixed by the double-sided tape 405, and the interval between the inner leads 402 is maintained. Then, wire bonding is performed between the semiconductor chip and the inner lead 402, and the LOC lead frame on which the semiconductor chip is mounted is resin-encapsulated with, for example, epoxy resin or the like to be a semiconductor package product (see FIG. 1). However, if there is a gap between the inner lead 402 and the semiconductor chip 406 as shown in FIG. If air bubbles enter the interior during resin encapsulation, the yield will be reduced due to resin cracking. Therefore, as shown in FIG. 16B, in the conventional LOC lead frame, the tips of the inner leads 402 are trimmed so as to prevent bubbles from being generated between the tips of the inner leads 402 and the double-sided tape 405. After that, a double-sided tape 405 for fixing the semiconductor chip 406 is attached as shown in FIG. 15 so as to further protrude by D from the tip of the inner lead 402 as shown in FIG. 16B.
[0004]
[Problems to be solved by the invention]
However, there is a problem that it is difficult to attach the double-sided tape 405 accurately while finely positioning the tip of the inner lead 402, and the operation becomes extremely complicated.
[0005]
In addition, the LOC lead frame has a large number of inner leads at a fine pitch for mounting a highly integrated semiconductor chip. For this reason, the interval between the inner leads is extremely narrow, and after the end of the inner lead is cut and before the double-sided tape is attached or the position of the inner lead is not fixed by the double-sided tape, or in the process of attaching the double-sided tape, the tip of the inner lead is carelessly They may be moved. Then, there is a problem that a short circuit between the inner leads and a defective wire bonding occur due to the movement of the tip of the inner lead.
[0006]
On the other hand, if the distance between the tips of the inner leads is too large in preparation for the movement before or during the application of the double-sided tape, there is a problem that the required width of the inner leads themselves cannot be secured. In addition, when the double-sided tape is applied, the sinking becomes large and loosening occurs, and even after the double-sided tape is applied, the position of the inner lead cannot be fixed by the double-sided tape, which causes the interval between the inner lead tips to fluctuate. There was a problem that would.
[0007]
In order to solve the above-mentioned problems, the present invention provides a LOC lead frame capable of accurately maintaining the distance between inner leads, but preventing resin cracking due to the incorporation of air bubbles during resin encapsulation, and easily manufacturing the same. It is an object of the present invention to provide a method for manufacturing a LOC lead frame that can be used.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, in the method for manufacturing a lead frame for LOC according to claim 1, an outer shape forming step of forming an outer shape, and a double-sided tape sticking step of sticking a double-sided tape for fixing a chip to a tip of an inner lead. In the method for manufacturing a lead frame for LOC, the lead frame for LOC is formed in a portion where the double-sided tape of the inner lead is adhered, so that a lead width shape is widened so that another portion of the inner lead is formed. In comparison with the above, a narrow interval portion is formed so that the interval between the adjacent inner leads is reduced, and after the double-sided tape sticking step, the tip of the inner lead and the double-sided tape stuck here And a cutting step of forming the inner lead into a predetermined shape by cutting the same at the same time.
[0009]
In the manufacturing method of the LOC lead frame according to claim 2, in the manufacturing method of the LOC lead frame according to claim 1, wherein the outer shape forming step, the lead frame in a state of connecting the inner lead destination end contour is formed, and the cutting step, together with the connected inner lead destination end, and summarized in that cutting the double-sided tape.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
An embodiment of a LOC lead frame and a method of manufacturing the same according to the present invention will be described below with reference to FIGS. In the present application, “LOC (Lead on Chip)” means that a semiconductor chip is arranged on a large number of inner leads, this chip is fixed with a double-sided tape, and the electrodes of the chip and the inner leads are wire-bonded at the center of the chip. A lead frame for forming a semiconductor package having this LOC structure is referred to as a “LOC lead frame”. It should be noted that even if the electrode of the chip and the inner lead are wire-bonded in the vicinity of the center of the chip, those having a frame (island) for a die pad are not included.
[0015]
FIG. 1 is a schematic diagram showing a semiconductor package 4 using the lead frame 1. The semiconductor package 4 is provided with the lead frame 1. An inner lead 2 is provided at the center of the lead frame 1, and a semiconductor chip 6 is fixed to the inner lead 2 with a double-sided tape 5. An electrode portion (bonding pad) is provided at the center of the semiconductor chip 6, and is connected to the inner lead 2 by a Au or Al wire 7 (fine wire). Then, the portions of the semiconductor chip 6 and the wires 7 are sealed with the resin 8. The outer leads 3 of the lead frame 1 are exposed to the outside and used for connection.
[0016]
FIG. 2 is a diagram illustrating the lead frame 1 for LOC according to the present embodiment. The lead frame 1 has a well-known configuration as a whole for LOC, and has an inner lead 2 formed at the center. The inner lead 2 is composed of a number of parallel linear portions, and each inner lead 2 is connected to an outer lead 3 provided on the outer periphery of the frame.
[0017]
Here, FIG. 3 is a flowchart showing a production process of the semiconductor package 4. Hereinafter, the production process of the lead frame 1 and the semiconductor package using the same will be described with reference to this flowchart.
[0018]
The outer shape forming step (S1) is a step of forming the outer shape of the lead frame 1 by precision press. The outer shape of the lead frame 1 is formed by pressing a lead made of a 42Ni-Fe alloy (Ni42%, Co0.5%, Mn0.8%, Fe56.7%) having a thickness of 0.1 to 0.2 mm. You. The press working is performed in a number of steps by using a precision die and a progressive die. The strip material may be a copper alloy (Cr 0.27%, Sn 0.25%, Zn 0.1%, other Cu) or the like. Further, in addition to the punching process, a bending process, a coining of a lead end portion, or the like may be performed as appropriate.
[0019]
Note that the lead frame 1 can be processed by etching instead of pressing. In this case, (1) from unwinding of the coil of the material, (2) degreasing and washing, (3) coating and drying of photoresist, (4) exposure, (5) development, (6) spray etching, (7) The outer shape of the lead frame 1 is formed by the steps of resist stripping and (8) washing and drying .
[0020]
FIG. 4 is an enlarged view of an AB portion near the tip of the inner lead of the lead frame 1 shown in FIG. The outer shape of the lead frame 1 in which the outer shape forming step (S1) by the press working is completed is formed in a state where the tips of the inner leads 2 are connected by the connecting portions 2a. For this reason, an accurate interval between the inner leads 2 after the precision press working is maintained.
[0021]
Next, in the annealing step (S2), annealing is performed. In the annealing, the residual stress is removed in the outer shape forming step (S1) by heating for a predetermined time. In the present embodiment, the connection portion 2a is provided at the tip of the inner lead 2 in the lead frame 1 punched after the outer shape forming step (S1). Then, since the distal end portion 2b is cut after being fixed with the double-sided tape 5, the annealing step (S2) is not necessarily required. Further, the annealing step (S2) can be omitted because it differs depending on the material to be processed and the processing method.
[0022]
Subsequent to the annealing step (S2), a plating step (S3) is performed. In the plating step (S3), the inner leads 2 are plated for wire bonding. Plating is performed by silver plating, palladium plating, or the like.
[0023]
Next, a double-sided tape sticking step (S4) is performed. Here, FIG. 5 is a diagram showing the inner lead 2 after the double-sided tape 5 is adhered in the double-sided tape attaching step (S4). The double-sided tape 5 is heat-pressed so as to cover the cut line CC at the tip of the inner lead 2.
[0024]
Here, FIG. 6 is a schematic diagram showing the structure of the double-sided tape 5. The double-sided tape 5 for LOC has a three-layer laminated structure. A polyimide tape 5b is disposed on the central layer to ensure insulation and mechanical strength. The upper and lower layers are provided with heat-sensitive adhesive layers 5a and 5c made of a thermoplastic adhesive. It is attached to the inner lead 2 in the double-sided tape attaching step (S4). In addition, one side or both sides may use another adhesive, for example, a thermosetting adhesive.
[0025]
After the double-sided tape attaching step (S4), a cutting step (S5) is performed. In the cutting step (S5), the tip of the inner lead 2 to which the double-sided tape 5 shown in FIG. 5 is adhered is punched out from the cut line CC along with the double-sided tape 5 by a die and a punch by a press.
[0026]
As described above, in the present embodiment, after the double-sided tape attaching step (S4), the tip of the inner lead 2 and the double-sided tape 5 adhered thereto are simultaneously cut to form the inner lead 2 into a final predetermined shape. In the cutting step (S5), the end of the inner lead 2 and the end of the double-sided tape 5 are aligned and cut, and as shown in FIG. The double-sided tape 5 is arranged so as to be located on the same plane line.
[0027]
Cutting Step (S5) Subsequently, a mounting step (S6) of mounting the semiconductor chip 6 (see FIG. 1) from the double-sided tape 5 on the inner leads 2 whose ends have been cut is performed. In the mounting step (S6), the semiconductor chip 6 is fixed to the tip of the inner lead 2 by the double-sided tape 5.
[0028]
Subsequently, a wire bonding step (S7) of connecting the Al electrode of the semiconductor chip 6 and the inner lead 2 with a wire at the center of the semiconductor chip 6 is performed. Here, in the step of connecting the electrode portion (bonding pad) on the chip and the lead frame with a thin wire of Au or Al having a diameter of 25 to 20 μm, thermocompression bonding is performed while using ultrasonic waves together.
[0029]
Next, the process proceeds to a resin enclosing step (S8). In the resin encapsulation step (S8), the lead frame 1 on which the wiring has been completed in the wire bonding step (S7) is set in a heated mold (not shown). Then, the semiconductor chip 6 and the bonding wires 7 are sealed with a resin by a transfer molding method in which the thermosetting epoxy resin is pushed into the cavity with a plunger from a pot portion by closing with an upper mold. In this step, the outer leads 3 are exposed to the outside.
[0030]
After performing aging for a predetermined time, a trim forming step (S9) as a finishing step is performed. Here, a semiconductor package product is completed by plating the outer leads 3 and cutting, separating, and forming the lead frame 1.
[0031]
According to the lead frame 1 of the present embodiment and the method of manufacturing the same, the following features are provided. After the double-sided tape adhering step (S4), a cutting step (S5) of simultaneously cutting the tip of the inner lead 2 and the double-sided tape 5 adhered thereto to form the inner lead 2 into a predetermined shape is performed. Therefore, by adhering the double-sided tape 5 to the inner lead 2 in advance, the position of the inner lead 2 is fixed, careless movement is prevented, and the positional accuracy of the inner lead can be maintained high. Further, by cutting the tip of the inner lead 2 and the double-sided tape 5 at the same time, there is an effect that a predetermined shape can be obtained without lowering the accuracy of the position of the tip of the inner lead 2.
[0032]
In addition, by aligning the positions of the tips of the inner leads 2 and the double-sided tape 5, there is an effect that it is possible to prevent the adhesion of air bubbles that cause resin cracking when the resin is sealed.
Further, there is no need to accurately attach the double-sided tape 5 while finely positioning the tip of the inner lead 2, so that the double-sided tape attaching step (S4) can be easily performed.
[0033]
In the outer shape forming step (S1), by forming the tip of the inner lead 2 in a state where it is connected by the connecting portion 2a, the accuracy of the position of the tip of the inner lead 2 can be further improved. Since the position is fixed, there is an effect that the positional accuracy of the tip of the inner lead 2 can be improved in the final product stage.
[0034]
(Second embodiment)
Hereinafter, a second embodiment which embodies a lead frame and a method of manufacturing the same according to the present invention will be described with reference to FIGS. The second embodiment is the same as the first embodiment except that the lead width of the tip of the inner lead 2 is changed, and the other parts are the same. Description is omitted.
[0035]
Here, FIG. 8 and FIG. 9 are views showing the inner lead 102 of the present embodiment. As shown in FIG. 8, the distal end portion 102 b of the inner lead 102 is formed to have a large width in the vicinity of the cut line CC from the connection portion 102 a where the double-sided tape 5 is adhered in the outer shape forming step (S <b> 1). I have. That is, the narrow gap G2 is formed such that the gap G2 between the inner leads 102 is smaller than the gap G1 of the base. Then, as shown in FIG. 9, in the cutting step (S5), the tip of the inner lead 102 is cut with the double-sided tape 5 along the cut line CC.
[0036]
Here, FIG. 10A is a diagram of the inner lead 2 according to the first embodiment as viewed from the distal end side. FIG. 10B is a diagram of the inner lead 102 according to the second embodiment viewed from the distal end side. As shown in FIG. 10B, in the second embodiment, in the cutting step (S5) for cutting the double-sided tape 5 together with the inner leads 102, a large force is applied from above by a punch of a press machine. In this case, since the double-sided tape 5 is relatively soft, if there is no support such as the inner leads 2 or 102 below, the double-sided tape 5 is dragged downward at the time of cutting, causing a curve. In this case, the downward deformation of the double-sided tape 5 in the second embodiment in which the interval G2 between the distal ends of the inner leads 102 is narrower than in the first embodiment in which the interval G1 between the distal ends of the inner leads 2 is wider. Few. Therefore, the movement of the inner lead 2 of the first embodiment and the inner lead 102 of the second embodiment in the horizontal direction is more allowed in the inner lead 2 of the first embodiment. Therefore, between the inner lead 2 of the first embodiment and the inner lead 102 of the second embodiment, the inner lead 102 of the second embodiment can maintain higher positional accuracy in the horizontal direction.
[0037]
The lead width of the inner lead 102 is formed in a T-shape at the tip, but has a shape like the inner lead 202 shown in FIG. However, the same effect can be obtained. Although not shown, the inner lead may be formed of a curved surface. In other words, when the tip of the inner lead to which the double-sided tape 5 is adhered is cut, the gap between the inner leads may be narrowed so that the double-sided tape 5 is not dragged downward and lowered. Not only the part but also the whole may be configured to be wide.
[0038]
(Another Example) The above embodiment may be modified as follows.
In the above embodiment, the connecting portions 2a (see FIG. 4) and 102a (see FIG. 8) 202a (see FIG. 11) are provided at the tips of the inner leads 2 and 102, and are connected until the cutting step (S5). Although the accuracy is improved, the connection parts 2a, 102a, and 202a are not necessarily required. In particular, in the case of forming the outer shape by etching, since there is little deformation due to residual stress, high accuracy can be maintained even without a connection portion, so that even if there is no connection such as the inner lead 302 shown in FIG. Can be implemented.
[0040]
【The invention's effect】
As is clear from the above description, the LOC lead frame of the present invention has an effect that it is possible to accurately maintain the interval between the inner leads and to prevent the resin cracking due to the incorporation of bubbles at the time of sealing the resin. Further, according to the method for manufacturing a lead frame for LOC of the present invention, there is an effect that this can be easily manufactured.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a semiconductor package 4 using a lead frame 1;
FIG. 2 is a view showing a lead frame 1 for LOC according to the first embodiment;
FIG. 3 is a flowchart illustrating a production process of the semiconductor package 4;
FIG. 4 is an enlarged view of an AB portion near the tip of an inner lead of the lead frame 1 shown in FIG. 2 after an outer shape forming step (S1).
FIG. 5 is a view showing the inner lead 2 after the double-sided tape 5 is adhered in the double-sided tape attaching step (S4).
FIG. 6 is a schematic view showing the structure of a double-sided tape 5;
FIG. 7 is a view showing an inner lead 2 cut in a cutting step (S5).
FIG. 8 is a view showing the inner lead 102 according to the second embodiment after a double-sided tape attaching step (S4).
FIG. 9 is a view showing the inner lead 102 according to the second embodiment after a cutting step (S5).
FIG. 10
(A) The figure which looked at the inner lead 2 of 1st Embodiment from the front-end | tip side.
(B) The figure which looked at the inner lead 102 of 2nd Embodiment from the front-end | tip side.
FIG. 11 is a view showing an inner lead 202;
FIG. 12 is a view showing an inner lead 302;
FIG. 13 is a view showing a conventional inner lead 402 after an outer shape forming step.
FIG. 14 is a diagram showing a conventional inner lead 402 with a cut end.
FIG. 15 is a diagram showing a conventional inner lead 402 to which a double-sided tape is adhered.
FIG. 16 is a view showing a conventional LOC lead frame.
[Explanation of symbols]
102 inner lead 102a connecting part 102b tip 5 double-sided tape

Claims (2)

外形を形成する外形形成工程と、
チップ固定用の両面テープをインナーリード先端部に貼着する両面テープ貼着工程とを含む、LOC用リードフレームの製造方法において、
当該LOC用リードフレームは、前記インナーリードの両面テープが貼着される部分において、リード幅形状を広く形成したことにより当該インナーリードにおける他の部分に比較して、隣接する他のインナーリードとの間隔が小さくなるように狭間隔部が形成されており、
前記両面テープ貼着工程後に、インナーリード先端部と、ここに貼着された前記両面テープとを同時にカットしてインナーリードを所定形状に形成するカット工程を含むことを特徴とするLOC用リードフレームの製造方法。
An outer shape forming step of forming an outer shape;
A double-sided tape attaching step of attaching a double-sided tape for fixing the chip to the tip of the inner lead, the method for manufacturing a LOC lead frame,
The LOC lead frame has a wider lead width at a portion where the double-sided tape of the inner lead is adhered, so that the LOC lead frame is adjacent to another inner lead as compared with other portions of the inner lead. A narrow interval portion is formed so that the interval becomes small,
A lead frame for LOC, comprising: a cutting step of simultaneously cutting the tip of the inner lead and the double-sided tape stuck thereon and forming the inner lead into a predetermined shape after the double-sided tape sticking step. Manufacturing method.
前記外形形成工程は、インナーリード先端部を接続した状態でリードフレームの外形を形成し、
前記カット工程は、前記接続されたインナーリード先端部とともに、前記両面テープをカットすることを特徴とする請求項1に記載のLOC用リードフレームの製造方法
In the outer shape forming step, the outer shape of the lead frame is formed in a state where the tip of the inner lead is connected,
The method of manufacturing a lead frame for LOC according to claim 1, wherein the cutting step cuts the double-sided tape together with a tip end of the connected inner lead .
JP2001395901A 2001-12-27 2001-12-27 LOC lead frame and method of manufacturing the same Expired - Fee Related JP3583403B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001395901A JP3583403B2 (en) 2001-12-27 2001-12-27 LOC lead frame and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001395901A JP3583403B2 (en) 2001-12-27 2001-12-27 LOC lead frame and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2003197841A JP2003197841A (en) 2003-07-11
JP3583403B2 true JP3583403B2 (en) 2004-11-04

Family

ID=27602160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395901A Expired - Fee Related JP3583403B2 (en) 2001-12-27 2001-12-27 LOC lead frame and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3583403B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168703A (en) * 2016-03-17 2017-09-21 東芝メモリ株式会社 Manufacturing method of semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP2003197841A (en) 2003-07-11

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
JP3704304B2 (en) Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device using the lead frame
JPH11340409A (en) Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture
JP2003078094A (en) Lead frame and manufacturing method therefor, and manufacturing method of semiconductor device using the same
KR20040030283A (en) Lead frame and method of manufacturing the same
JP3786339B2 (en) Manufacturing method of semiconductor device
US5610437A (en) Lead frame for integrated circuits
JP3583403B2 (en) LOC lead frame and method of manufacturing the same
JPH03250756A (en) Outer lead molding process of semiconductor element
JPH08204111A (en) Lead frame and manufacture thereof
US5984699A (en) Method of fabricating a semiconductor device
JP4418764B2 (en) Manufacturing method of resin-encapsulated semiconductor package
JP2002033345A (en) Method for manufacturing resin-sealed semiconductor device
JP4066050B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3691790B2 (en) Semiconductor device manufacturing method and semiconductor device manufactured by the method
JPS6050346B2 (en) Manufacturing method of semiconductor device
CN210073768U (en) Precise metal support structure
JP2009231322A (en) Manufacturing method of semiconductor device
JP4387217B2 (en) Lead frame and lead frame manufacturing method
KR101297662B1 (en) Manufacture method of lead frame
JP2816757B2 (en) Method for manufacturing semiconductor device
JP3028153B2 (en) Lead frame manufacturing method
JPH06104314A (en) Film carrier
JP2006049398A (en) Method for manufacturing resin-sealed semiconductor device, sealing fixture therefor, and lead frame
JP2511765Y2 (en) Lead frame

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040128

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040210

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

A131 Notification of reasons for refusal

Effective date: 20040518

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040720

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040728

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130806

LAPS Cancellation because of no payment of annual fees