JP3568859B2 - Cold cathode and method of manufacturing the cold cathode - Google Patents

Cold cathode and method of manufacturing the cold cathode Download PDF

Info

Publication number
JP3568859B2
JP3568859B2 JP2000018242A JP2000018242A JP3568859B2 JP 3568859 B2 JP3568859 B2 JP 3568859B2 JP 2000018242 A JP2000018242 A JP 2000018242A JP 2000018242 A JP2000018242 A JP 2000018242A JP 3568859 B2 JP3568859 B2 JP 3568859B2
Authority
JP
Japan
Prior art keywords
insulating layer
gate insulating
electron source
cold cathode
pores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000018242A
Other languages
Japanese (ja)
Other versions
JP2001210221A (en
Inventor
博 大木
紀基 常定
雅夫 浦山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000018242A priority Critical patent/JP3568859B2/en
Publication of JP2001210221A publication Critical patent/JP2001210221A/en
Application granted granted Critical
Publication of JP3568859B2 publication Critical patent/JP3568859B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、先端径、密度、長さを制御した電子源を有する冷陰極にかかる発明であり、特に、信頼性を向上させ、製造コストを低減させる冷陰極に係り、冷陰極ランプ、蛍光表示管、薄型画像形成装置に好適に用いられるものである。
【0002】
【従来の技術】
陰極線管のように大きな熱エネルギーを与えて熱電子放出を起こすのではなく、強電界を印加することで冷電子を放出する冷陰極に関する研究が、そのデバイス構造、材料などの分野において、盛んに研究、開発されている。
【0003】
近年、円筒状に巻いたグラファイト層が入れ子状になった形状を有するカーボンナノチューブ(CNT)が飯島ら(S.Iijima、Nature、354、56、1991)によって発見され、ダイアモンド、ダイアモンドライクカーボン等と同様に、炭素材料の電子デバイスへの応用が期待されている。
【0004】
例えば、炭素材料の一つであるCNTを用いた電子デバイスとしては、特開平10−12124号公報に開示されるように、アルミニウム基板を陽極酸化して形成した酸化皮膜の細孔中に、CVD法でCNTを選択成長した3極管構成の電界放出電子源(図6)がある。
【0005】
ここで、図6の電子放出素子を以下の説明する。電子源はカーボンナノチューブ2で構成され、カーボンナノチューブ2は規則正しく配列した陽極酸化膜の細孔中に設けられた触媒5を利用して形成される。電子源は、間隙6で素子分離され、カソード電極(アルミニウム)3と電気的に接続される。電子放出素子は、カーボンナノチューブ2から電子を引き出すための引き出し電極1が陽極酸化膜表面に設けられ、カーボンナノチューブ2と対向するようにアノード電極4が設けられて構成される。このような電子放出素子は、エミッション電流の電流強度の時間的安定性を改良可能にするものである。
【0006】
【発明が解決しようとする課題】
しかしながら、特開平10−12124号公報に開示される3極管構成の電子源は、カソード電極(アルミニウム)と引き出し電極とが平行に構成されるため、XYマトリクスで電子源をアドレスすることができないという問題があった。また、製造方法においては、製造過程の熱工程(CVD工程)によって、アルミニウムがダメージを受けやすいため、デバイスの信頼性を大きく劣化させるという課題があった。更に、前記電子源は、アルミニウムの堆積、パターニング等で形成されるため、高コストであるという課題も有していた。
【0007】
そこで、本発明は、上記課題を解決するためになされたものであり、信頼性の高い、XYマトリクス可能な電子源を提供すると共に、このような電子源を低コストで製造することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本願発明による冷陰極は、電子源と、前記電子源と電気的に接続されたカソード電極と、ゲート電極と、前記電子源と前記ゲート電極とを電気的に絶縁するためのゲート絶縁層とから構成される冷陰極において、前記ゲート絶縁層が第1のゲート絶縁層と第2のゲート絶縁層とで構成され、前記第2のゲート絶縁層は、前記カソード電極とゲート電極との絶縁層を形成するとともに、開口部を有しており、前記第1のゲート絶縁層は、前記開口部に形成され、前記電子源が形成される鋳型構造を有することを特徴とする。このように、前記第1のゲート絶縁層を開口部、前記第2のゲート絶縁層を開口部の間隙に設けることにより、開口部(電子放出領域)を任意の大きさ、形状に分割可能にする。
【0009】
また、好ましくは、前記カソード電極と前記ゲート電極とが互いに直交し、該直交する 領域に、前記開口部が配設されていることを特徴とする
また、好ましくは、前記第1のゲート絶縁層は細孔を有し、前記ゲート絶縁層の細孔が前記電子源の形状を制御するための鋳型であることを特徴とする。このような鋳型構造とすることにより、電子放出領域の電子源密度、直径を精密制御可能にする。さらに好ましくは、前記鋳型構造の中に形成する電子源をカーボンナノチューブで構成することにより、低電圧駆動可能な、イオン衝撃耐性に優れる電子源を有する冷陰極を提供することが可能となる。
【0010】
さらに、前記第1のゲート絶縁層がアルミニウムの陽極酸化法による細孔とアルミナ薄膜により構成されていることを特徴とする。このように構成することにより、高精度に配列制御された細孔を有する鋳型構造を形成可能にする。
【0011】
また、本願発明による冷陰極は、電子源とカソード電極の層間に高抵抗層が配設され、前記電子源が(等価回路的に)並列に、前記高抵抗層と接続されると共に、前記電子源が互いに電気的に絶縁されることを特徴とする。このように構成することにより、個々の電子源が前記高抵抗層に対して並列に接続可能となり、信頼性の高い電流制限機構を配設可能にする。
【0012】
本願発明による冷陰極の製造方法では、支持基板上にカソード電極を形成する第1の工程と、前記カソード電極上に高抵抗層を形成する第2の工程と、前記高抵抗層上に第1のゲート絶縁層を形成し、第1のゲート絶縁層に細孔を設ける第3の工程と、前記細孔中に、電子源を前記カソード電極と電気的に接続するように形成する第4の工程と、前記第1のゲート絶縁層を形成した領域以外の前記高抵抗層上に第2のゲート絶縁層を形成する第5の工程と、第2のゲート絶縁層上にゲート電極を形成する第6の工程とを含むことを特徴とする。このような製造方法とすることにより、真空装置、フォトリソグラフィーを不要にでき、冷陰極製造の低コスト化を可能にする。
【0013】
さらに、好ましくは、前記第3の工程がアルミニウム薄膜を前記高抵抗層に貼り合わせる工程と、該アルミニウム薄膜を陽極酸化する工程とを含むことを特徴とする。このような製造方法とすることにより、精密制御された細孔を有する鋳型構造で、冷陰極製造を更に低コスト化可能にする。
【0014】
また、好ましくは、前記第3の工程がアルミ板、または、アルミ薄膜を陽極酸化する工程と、前記陽極酸化したアルミ板またはアルミ薄膜から陽極酸化皮膜を剥離する工程と、前記陽極酸化皮膜を前記高抵抗層に貼り合わせる工程とを含むことを特徴とする。このような製造方法とすることにより、冷陰極製造を更に低コスト化可能にする。
【0015】
また、上記電子源は、金属触媒を用いた気相炭素化法、または、プラズマを用いた気相炭素化法で形成することにより、冷陰極製造プロセスを低温化し、第1のゲート絶縁層の熱歪みを低減可能にする。
【0016】
【発明の実施の形態】
以下に、図面を用いて、本願の好適な実施形態を説明する。図1は、本実施形態の冷陰極を用いたデバイスの斜視図を示すものであり、ここでは、代表例として、フィールドエミッションディスプレイ(FED)を説明する。
【0017】
絶縁性の支持基板1上にカソード電極配線2が形成されている。支持基板1としては、セラミック基板、ガラス基板等を用いることができ、カソード電極配線2としては、従来よりFEDで用いられている金属材料を用いることができる。カソード電極配線2を被覆するように高抵抗層3が配設され、電子源7に対して電流制限を駆けている。このような電流制限機構は、電子源7の信頼性を向上するものであり、本実施形態の冷陰極の場合、電子源7に対して並列に、それぞれ独立に抵抗成分を付加する構造を有し、冷陰極の信頼性を大きく向上させている。
【0018】
電子源7は、第1のゲート絶縁層5により、その密度、直径を精密に制御されている。このような第1のゲート絶縁層5に形成される細孔は、直径が10〜30nm程度、密度が1010/cm2程度であり、これらを精密制御可能であることから、電子源7の鋳型(モールド)として最適な構造を有している。すなわち、本発明では、第1のゲート絶縁層5に電子源7に最適な形状の細孔を設け、この細孔を電子源7の鋳型として用い、電子源7形状の制御を行うものである。
【0019】
本発明では、前記電子放出領域となる第1のゲート絶縁層5と、電子放出領域以外に配設される第2のゲート絶縁層8を設け、従来単一のゲート絶縁層として存在していたゲート絶縁層を分割して構成する。このように構成することにより、電子放出領域に限定した鋳型構造の形成を可能にすると共に、電子放出領域以外の領域での電子源形成を防止する。即ち、電子放出領域のパターニングを可能にする。そして、前記鋳型構造を用いて電子源7を形成することにより、電子源密度、直径を精密に制御可能にする。
【0020】
電子源7としては、前記鋳型構造に充填可能な電子放出材料であれば、如何なる材料でも構わないが、低電圧駆動、イオン衝撃耐性の点で、カーボンナノチューブ等の炭素材料が好ましく、カーボンナノチューブ以外で鋳型中に形成可能な炭素材料としては、ダイアモンド、グラファイト、ダイアモンドライクカーボン等を用いることが可能である。
【0021】
また、鋳型構造として用いる第1のゲート絶縁層5としては、アルミニウムを陽極酸化して形成されるアルミナが好ましい。このようなアルミニウムの純度は、99%以上であれば、容易に陽極酸化可能であり、陽極酸化膜中に形成される細孔の直径を10nm以下に制御することも可能である。
【0022】
そして、ゲート電極配線9はカソード電極配線2と第2のゲート絶縁層8で電気的に絶縁されると共に、ゲート電極配線9とカソード電極配線2とは互いに直交させる。
【0023】
電子放出領域となる画素10は、カソード電極配線2とゲート電極配線9とが直交する領域に配設され、ドライバーICでXYアドレスされる。冷陰極を配設したカソード電極側支持基板に対向するように配設されたアノード電極側支持基板上には、アノード(透明)電極11、蛍光体12が設けられる。カソード電極配線2とゲート電極配線9とでアドレスされた画素内の電子源7は、真空中に電界放出し、対向するアノード電極11上の蛍光体12に衝突し、発光する。
【0024】
例えば、電子源7をカーボンナノチューブで形成した場合、電界強度:10V/μmで、電流密度:10mA/cm2のエミッションが得られた。また、発光輝度は500cd/m2程度であり、画像形成装置に用いるための発光輝度としては十分であった。
【0025】
次に、本実施形態で用いた冷陰極の製造方法について、図2及び図3を用いて説明する。まず、図2(a)のように、支持基板1上にカソード電極配線2を形成し、更にカソード電極配線2上に高抵抗層3を形成する。
【0026】
その後、高抵抗層3上の電子放出領域、画像形成装置であれば画素10領域に第1のゲート絶縁層5を形成し、該層上に多数の細孔6を設けるのであるが、その製造方法を詳しく説明した断面図が、図4(a)及び(b)である。ここで、多数の細孔6について説明する。細孔を有する絶縁層としては、微細加工不要である点を考慮すれば、アルミニウム薄膜を陽極酸化して得られるアルミナ陽極酸化皮膜が好ましく、その細孔6の直径を10nm以下に制御することが可能である。
【0027】
そこで、アルミナ陽極酸化皮膜の作製方法として、図4(a)は、アルミニウムの陽極酸化皮膜5を静電接着法等で高抵抗層3上に直接貼り合わせる製造方法を示す。この陽極酸化皮膜5は、冷陰極を構成する材料そのものとは、別に設けられたアルミニウム基板を、陽極酸化することにより陽極酸化皮膜5を形成し、この陽極酸化皮膜5をアルミニウム基板から剥離することで得られる。
【0028】
一方、図4(b)は、アルミニウム薄膜4を高抵抗層3上に直接形成(図2(b)参照)し、このアルミニウム薄膜4を陽極酸化することにより、高抵抗層3上に陽極酸化皮膜5を形成(図2(c)参照)する作製方法を示している。この時、アルミニウム薄膜の形成は、蒸着法等を用いたアルミニウム薄膜の堆積するか、フォトリソグラフィーとエッチングを用いたパターニングを組み合わせて行うか、または、アルミ箔を静電接着法で高抵抗層3上に直接貼り合わせる等の方法が好ましい。
【0029】
ただ、図4(b)によるような、アルミニウムの陽極酸化による陽極酸化皮膜5には、細孔6が形成されると共に、この細孔6の底部の高抵抗層3との界面に、通常、無水アルミナからなるバリア層が形成される。本実施形態においては、このバリア層をリン酸系の混酸でウエットエッチングすることにより、細孔6の底部のバリア層を除去する。これは、カソード電極と電気的に接続するためであり、バリア層を除去しないと、電子源に電圧印加できず、フローティングしてしまうなどの問題が起こりやすいからである。
【0030】
但し、目的により、バリア層を積極的に残す構造を選択することも可能である。すなわち、バリア層を残すことにより、抵抗成分を持たせ、抵抗層としての役割を持たせることにより、抵抗層の形成が不要な構造を提供することが可能となるからである。この場合、抵抗層の抵抗値の設計と、この設計にフィットしたバリア層の膜厚制御等が必要となる。
【0031】
上記バリア層を除去する構造において、バリア層除去を行うためのウエットエッチング時、細孔7の直径が拡大することが問題となる場合がある。これは、バリア層と細孔を構成する陽極酸化膜との材料が、基本的にアルミナで同一のものであることによる。従って、バリア層と陽極酸化膜とのエッチング選択比がなく(ほとんど1)、バリア層の膜厚分だけ、細孔をエッチングしてしまい、細孔径が拡大し、電界集中が弱くなり、エミッション特性が劣化という問題が生じる可能性が高い。
【0032】
よって、高抵抗層3とアルミニウム薄膜4の間にチタン(Ti)を挿入することで、細孔6底部のバリア層を導電性にできる。このバリア層へのチタンの拡散と考えらている該導電性パスは、アルミニウムの陽極酸化終了後も、引き続き陽極酸化を続行する事により形成することが可能となる。図5(b)は、チタンを挿入した冷陰極の構造図である。また、参照図として、チタンを挿入していない冷陰極の構造図を図5(a)に示す。
【0033】
図4(a)または(b)の何れの製造方法でも、画素10領域のアルミニウム4、または、陽極酸化皮膜5は、矢印13のように、高抵抗層3上に貼り合わされ、冷陰極製造コストの大幅削減を可能にする。すなわち、アルミ箔、陽極酸化膜を貼り合わせる製造方法を採用することにより、従来用いていた、蒸着、スパッタ等の真空装置を用いた薄膜形成プロセスが不要になり、パターニングのためのフォトリソプロセス及びエッチングプロセスも不要になり(即ち、マスク枚数が1枚削減される)、製造プロセスが簡略化され、高価な製造装置が不要になる点で、コストメリットが生じる事となる。
【0034】
次に、陽極酸化皮膜5の細孔6に電子源7を形成する。電子源7としては、低電圧駆動、イオン衝撃耐性の点で、カーボンナノチューブが好ましい。このカーボンナノチューブ電子源7は、CVD法で形成する。このような陽極酸化皮膜の細孔中にカーボンナノチューブを形成する技術は、特開平10−12124号公報で開示しているように、電気化学的に触媒を陽極酸化膜の細孔に析出し、析出した触媒に依存してカーボンナノチューブを成長させることにより可能となる。
【0035】
本実施形態においては、金属触媒を用いず、細孔7内壁の特異な反応場を用いたCVD法でカーボンナノチューブを形成する。即ち、細孔の内壁に依存したカーボンナノチューブの形成は、CVD法で用いられる反応ガスが細孔に侵入し、細孔内壁に堆積し、チューブを形成する。このように形成したチューブは、触媒を用いて形成したチューブよりも結晶性が悪いものの、チューブ先端が開放されており、電子源としては好ましい形状を有している。このようなCVD法のプロセス温度は800℃程度で可能となり、プラズマでアシストしたCVD法を用いるならば、600℃程度で可能となる。
【0036】
何れのCVD法の場合でも、冷陰極を構成する支持基板1、カソード電極配線2、高抵抗層3、及び第1のゲート絶縁層(陽極酸化皮膜)5の各々の融点温度は、CVD法のプロセス温度以上の材料を適宜選択すべきである。
【0037】
また、電子源7は、図3(a)のように、第1のゲート絶縁層5から突出している構造が好ましい。理論計算によれば、電子源7のピッチと同等か、または、それ以上の長さを第1のゲート絶縁層5から突出することにより、電子源7の電界集中を高め、エミッション特性の向上を可能とする。
【0038】
最後に、第2のゲート絶縁層8を少なくともゲート電極配線9が配設される領域に形成する。この第2のゲート絶縁層8は、カソード電極配線2上の高抵抗層3とゲート電極配線9とを電気的に絶縁するものである。ゲート絶縁層はカソード電極に対してライン状に形成する方法若しくは、デバイス全面に形成した後、開口部を形成する方法で形成することが可能である。
【0039】
前者のライン状のゲート絶縁層は、プラズマディスプレイパネル(PDP)で用いられるリブ形成プロセスを用いることにより形成可能である。従来から良く知られているPDPのリブ形成では、スクリーン印刷法を用い、フリットガラス系のペースト材料を4〜6回印刷し、乾燥する。このようなペーストの積層印刷により、100μm以上の高さを有するライン状の壁を形成することができる。本実施形態に於いては、このようなライン状の壁をゲート絶縁層として用いる。そして、ゲート電極は、ライン状の壁のトップに更にゲート電極材料を積層印刷して形成する。
【0040】
一方、後者の開口部を有するゲート絶縁層は、デバイス全面にゲート絶縁層を一旦形成した後、開口部(電子放出領域)のパターニングを行うことにより形成することができる。但し、ゲート電極を形成する場合、ゲート絶縁層、ゲート電極をそれぞれ堆積した後、開口部形成のためのパターニングを行うことが望ましい。このようなパターニングは、例えば、開口部を窓開けしたレジストマスクを形成した後、ゲート電極を除去し、更にゲート絶縁層を除去する。
【0041】
ここで、上記製造方法によれば、上記冷陰極構造では、第1のゲート絶縁膜は800℃程度の熱処理を受け、γ−アルミナ(相転移温度は500〜600℃程度)に相転移し、フッ酸等にエッチングされにくくなっている。従って、例えば、第2のゲート絶縁層にガラス系の絶縁材料を用いれば、ゲート開口部を窓開けしたフォトレジストを用い、ゲート電極材料をエッチングし、第2のゲート絶縁層をフッ酸でエッチングする時、下地の第1のゲート絶縁層に対するエッチング選択比を大きくとることが可能となる。
【0042】
前者は大面積デバイスに有利な製造方法であり、一方、後者は高精細デバイスに有利な製造方法である。これらの製造方法の選択は、当業者が適宜選択すべきものであり、どちらの製造方法でも、図2(b)に示すようなゲート電極配線と、ゲート絶縁層とを形成した3極管構造の冷陰極が製造可能となる。
【0043】
以上説明したように、図2及び図3に示される冷陰極の製造方法に従えば、電界強度:10V/μmで、電流密度:10mA/cm2のエミッション電流が得られる。また、発光輝度:500cd/m2程度の発光輝度を有する画像形成装置を得ることができる。
【0044】
【発明の効果】
本発明の冷陰極は、XYアドレス可能であり、画素分割の自由度を向上できると共に、エミッション電流を向上可能にする。また、高抵抗層に対して電子源を並列に接続することにより、冷陰極の信頼性を向上させることができる。
【0045】
また、ゲート絶縁層に細孔を設けた鋳型構造の中に形成する電子源をカーボンナノチューブで構成することにより、低電圧駆動可能な、イオン衝撃耐性に優れる電子源を提供にすると共に、ゲート絶縁層をアルミナで構成することにより、高精度に配列制御された細孔を有する鋳型構造を提供可能にする。
【0046】
一方、本発明の冷陰極の製造方法は、低コスト化を可能にし、簡便な製造方法で制御性に優れる鋳型構造を提供可能にする。また、金属触媒を用いた気相炭素化法、または、プラズマを用いた気相炭素化法で電子源を形成することにより、プロセスダメージを低減した冷陰極の製造方法を提供可能にする。
【図面の簡単な説明】
【図1】本発明の冷陰極を用いた薄型画像形成装置の斜視図である。
【図2】本発明の冷陰極の製造方法を示す工程断面図である。
【図3】本発明の冷陰極の製造方法を示す工程断面図である。
【図4】本発明の貼り合わせ技術を用いた冷陰極の斜視図である。
【図5】本発明の冷陰極の構造断面図である。
【図6】従来の冷陰極の構造断面図である。
【符号の説明】
1 カソード側支持基板
2 カソード電極配線
3 高抵抗層
4 電子放出領域を形成する金属薄膜
5 電子放出領域を形成する金属陽極酸化皮膜(第1のゲート絶縁層)
6 金属陽極酸化皮膜の細孔
7 電子源
8 第2のゲート絶縁層
9 ゲート電極配線
10 電子放出領域(画素)
11 アノード電極
12 蛍光体
13 貼り合わせ方向
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a cold cathode having an electron source whose tip diameter, density, and length are controlled, and particularly relates to a cold cathode that improves reliability and reduces manufacturing cost, and includes a cold cathode lamp and a fluorescent display. It is suitably used for tubes and thin image forming apparatuses.
[0002]
[Prior art]
Research on cold cathodes, which emit cold electrons by applying a strong electric field instead of giving a large amount of thermal energy to emit hot electrons like a cathode ray tube, has been actively conducted in the field of device structure and materials. Researched and developed.
[0003]
In recent years, carbon nanotubes (CNT) having a nested shape of a graphite layer wound in a cylindrical shape have been discovered by Iijima et al. Similarly, application of carbon materials to electronic devices is expected.
[0004]
For example, as an electronic device using CNT, which is one of carbon materials, as disclosed in Japanese Patent Application Laid-Open No. 10-12124, CVD is performed in pores of an oxide film formed by anodizing an aluminum substrate. There is a field emission electron source having a triode structure (FIG. 6) in which CNTs are selectively grown by a method.
[0005]
Here, the electron-emitting device of FIG. 6 will be described below. The electron source is composed of the carbon nanotubes 2, and the carbon nanotubes 2 are formed using the catalyst 5 provided in the pores of the anodic oxide film arranged regularly. The electron source is separated by a gap 6 and is electrically connected to the cathode electrode (aluminum) 3. The electron-emitting device is configured such that an extraction electrode 1 for extracting electrons from the carbon nanotube 2 is provided on the surface of the anodic oxide film, and an anode electrode 4 is provided so as to face the carbon nanotube 2. Such an electron-emitting device makes it possible to improve the temporal stability of the intensity of the emission current.
[0006]
[Problems to be solved by the invention]
However, in the electron source having a triode configuration disclosed in Japanese Patent Application Laid-Open No. 10-12124, the cathode electrode (aluminum) and the extraction electrode are configured in parallel, so that the electron source cannot be addressed by the XY matrix. There was a problem. Further, in the manufacturing method, there is a problem that aluminum is easily damaged by a thermal process (CVD process) in the manufacturing process, so that the reliability of the device is greatly deteriorated. Furthermore, since the electron source is formed by depositing, patterning, or the like of aluminum, there is a problem that the cost is high.
[0007]
Therefore, the present invention has been made to solve the above problems, and has as its object to provide a highly reliable XY matrix-capable electron source and to manufacture such an electron source at low cost. I do.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a cold cathode according to the present invention includes an electron source, a cathode electrode electrically connected to the electron source, a gate electrode, and electrically insulating the electron source from the gate electrode. A gate insulating layer, the gate insulating layer including a first gate insulating layer and a second gate insulating layer, wherein the second gate insulating layer includes a cathode electrode. Forming an insulating layer between the first gate insulating layer and the gate electrode , wherein the first gate insulating layer is formed in the opening and has a mold structure in which the electron source is formed. And Thus, opening the first gate insulating layer, wherein the second gate insulating layer by providing the gap opening, the opening (electron emitting area) of any size, dividable into shape I do.
[0009]
Preferably, the cathode electrode and the gate electrode are orthogonal to each other, and the opening is provided in a region orthogonal to the cathode electrode . Is characterized in that the gate insulating layer has pores, and the pores of the gate insulating layer are molds for controlling the shape of the electron source. With such a template structure, the electron source density and the diameter of the electron emission region can be precisely controlled. More preferably, by configuring the electron source formed in the template structure with carbon nanotubes, it is possible to provide a cold cathode having an electron source that can be driven at a low voltage and has excellent ion impact resistance.
[0010]
Further, the invention is characterized in that the first gate insulating layer is constituted by pores formed by anodizing aluminum and an alumina thin film. With this configuration, it is possible to form a template structure having pores whose arrangement is controlled with high precision.
[0011]
In the cold cathode according to the present invention, a high-resistance layer is provided between an electron source and a cathode electrode, and the electron sources are connected in parallel (in an equivalent circuit) to the high-resistance layer. The sources are electrically isolated from each other. With this configuration, individual electron sources can be connected in parallel to the high-resistance layer, and a highly reliable current limiting mechanism can be provided.
[0012]
In the method for manufacturing a cold cathode according to the present invention, a first step of forming a cathode electrode on a supporting substrate, a second step of forming a high-resistance layer on the cathode electrode, and a first step of forming a first layer on the high-resistance layer A third step of forming a gate insulating layer and forming pores in the first gate insulating layer; and a fourth step of forming an electron source in the pores so as to be electrically connected to the cathode electrode . A step, a fifth step of forming a second gate insulating layer on the high-resistance layer other than a region where the first gate insulating layer is formed, and forming a gate electrode on the second gate insulating layer And a sixth step. By adopting such a manufacturing method, a vacuum device and photolithography can be dispensed with, and the cost of manufacturing a cold cathode can be reduced.
[0013]
More preferably, the third step includes a step of bonding an aluminum thin film to the high-resistance layer , and a step of anodizing the aluminum thin film. By adopting such a manufacturing method, it is possible to further reduce the cost of manufacturing a cold cathode with a template structure having finely controlled pores.
[0014]
Also, preferably, the third step is an aluminum plate, or a step of anodizing the aluminum thin film, a step of removing the anodized film from the aluminum plate or aluminum thin film was the anodizing, the anodized film And a step of bonding to the high resistance layer . By adopting such a manufacturing method, it is possible to further reduce the cost of manufacturing the cold cathode.
[0015]
In addition, the electron source is formed by a gas phase carbonization method using a metal catalyst or a gas phase carbonization method using plasma, thereby lowering the temperature of the cold cathode manufacturing process and forming the first gate insulating layer. Thermal distortion can be reduced.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view of a device using a cold cathode according to the present embodiment. Here, a field emission display (FED) will be described as a representative example.
[0017]
A cathode electrode wiring 2 is formed on an insulating support substrate 1. As the support substrate 1, a ceramic substrate, a glass substrate, or the like can be used. As the cathode electrode wiring 2, a metal material conventionally used in FEDs can be used. The high-resistance layer 3 is provided so as to cover the cathode electrode wiring 2, and the current limit is applied to the electron source 7. Such a current limiting mechanism improves the reliability of the electron source 7, and in the case of the cold cathode of the present embodiment, has a structure in which a resistance component is added independently in parallel with the electron source 7. In addition, the reliability of the cold cathode is greatly improved.
[0018]
The density and diameter of the electron source 7 are precisely controlled by the first gate insulating layer 5. The pores formed in the first gate insulating layer 5 have a diameter of about 10 to 30 nm and a density of about 10 10 / cm 2 , which can be precisely controlled. It has an optimal structure as a mold. That is, in the present invention, the first gate insulating layer 5 is provided with pores having an optimal shape for the electron source 7, and the pores are used as a template for the electron source 7 to control the shape of the electron source 7. .
[0019]
In the present invention, the first gate insulating layer 5 serving as the electron emitting region and the second gate insulating layer 8 provided outside the electron emitting region are provided, and conventionally existed as a single gate insulating layer. The gate insulating layer is divided and configured. With this configuration, it is possible to form a template structure limited to the electron emission region, and to prevent formation of an electron source in a region other than the electron emission region. That is, patterning of the electron emission region is enabled. Then, by forming the electron source 7 using the template structure, the electron source density and diameter can be precisely controlled.
[0020]
As the electron source 7, any material may be used as long as it is an electron-emitting material that can be filled in the template structure. However, a carbon material such as a carbon nanotube is preferable in terms of low-voltage driving and ion impact resistance. As the carbon material that can be formed in the mold, diamond, graphite, diamond-like carbon, or the like can be used.
[0021]
Further, as the first gate insulating layer 5 used as the mold structure, alumina formed by anodizing aluminum is preferable. If the purity of such aluminum is 99% or more, it can be easily anodized, and the diameter of pores formed in the anodized film can be controlled to 10 nm or less.
[0022]
The gate electrode wiring 9 is electrically insulated by the cathode electrode wiring 2 and the second gate insulating layer 8, and the gate electrode wiring 9 and the cathode electrode wiring 2 are orthogonal to each other.
[0023]
The pixel 10 serving as an electron emission region is disposed in a region where the cathode electrode wiring 2 and the gate electrode wiring 9 are orthogonal to each other, and is XY-addressed by the driver IC. An anode (transparent) electrode 11 and a phosphor 12 are provided on an anode electrode-side support substrate provided so as to face a cathode electrode-side support substrate provided with a cold cathode. The electron source 7 in the pixel addressed by the cathode electrode wiring 2 and the gate electrode wiring 9 emits electric field in a vacuum, collides with the phosphor 12 on the opposing anode electrode 11, and emits light.
[0024]
For example, when the electron source 7 was formed of carbon nanotubes, an emission having an electric field strength of 10 V / μm and a current density of 10 mA / cm 2 was obtained. The light emission luminance was about 500 cd / m 2 , which was sufficient for use in an image forming apparatus.
[0025]
Next, a method of manufacturing the cold cathode used in the present embodiment will be described with reference to FIGS. First, as shown in FIG. 2A, a cathode electrode wiring 2 is formed on a support substrate 1, and a high resistance layer 3 is formed on the cathode electrode wiring 2.
[0026]
After that, the first gate insulating layer 5 is formed in the electron emission region on the high resistance layer 3 or, in the case of the image forming apparatus, in the region of the pixel 10, and a large number of pores 6 are provided on the layer. FIGS. 4A and 4B are cross-sectional views illustrating the method in detail. Here, the large number of pores 6 will be described. As an insulating layer having pores, an alumina anodic oxide film obtained by anodizing an aluminum thin film is preferable in consideration of the fact that fine processing is unnecessary, and the diameter of the pores 6 is preferably controlled to 10 nm or less. It is possible.
[0027]
Therefore, FIG. 4A shows a manufacturing method of directly bonding the aluminum anodic oxide film 5 on the high resistance layer 3 by an electrostatic bonding method or the like as a method of manufacturing the alumina anodic oxide film. This anodic oxide film 5 is formed by forming an anodized film 5 by anodizing an aluminum substrate provided separately from the material itself forming the cold cathode, and peeling the anodic oxide film 5 from the aluminum substrate. Is obtained.
[0028]
On the other hand, FIG. 4B shows that the aluminum thin film 4 is formed directly on the high resistance layer 3 (see FIG. 2B), and the aluminum thin film 4 is anodized to form an anodic oxidation on the high resistance layer 3. The manufacturing method for forming the film 5 (see FIG. 2C) is shown. At this time, the aluminum thin film is formed by depositing the aluminum thin film using a vapor deposition method or the like, by combining photolithography and patterning using etching, or by bonding the aluminum foil to the high resistance layer 3 by electrostatic bonding. A method such as bonding directly on the top is preferable.
[0029]
However, as shown in FIG. 4B, pores 6 are formed in the anodic oxide film 5 formed by anodic oxidation of aluminum, and the bottom of the pores 6 is usually provided at the interface with the high-resistance layer 3. A barrier layer made of anhydrous alumina is formed. In the present embodiment, the barrier layer at the bottom of the pores 6 is removed by wet-etching this barrier layer with a phosphoric acid-based mixed acid. This is for electrical connection with the cathode electrode, and unless the barrier layer is removed, a voltage cannot be applied to the electron source and a problem such as floating is likely to occur.
[0030]
However, it is also possible to select a structure in which the barrier layer is positively left depending on the purpose. That is, by leaving the barrier layer, a resistance component is provided, and by providing a role as a resistance layer, a structure in which the formation of the resistance layer is unnecessary can be provided. In this case, it is necessary to design the resistance value of the resistance layer and control the thickness of the barrier layer that fits the design.
[0031]
In the structure in which the barrier layer is removed, an increase in the diameter of the pores 7 may occur when wet etching is performed to remove the barrier layer. This is because the material of the barrier layer and the material of the anodic oxide film constituting the pores are basically the same as alumina. Therefore, there is no etching selectivity between the barrier layer and the anodic oxide film (almost 1), and the pores are etched by the thickness of the barrier layer, the pore diameter is enlarged, the electric field concentration is reduced, and the emission characteristics are reduced. There is a high possibility that the problem of deterioration will occur.
[0032]
Therefore, by inserting titanium (Ti) between the high resistance layer 3 and the aluminum thin film 4, the barrier layer at the bottom of the pores 6 can be made conductive. The conductive path, which is considered to be the diffusion of titanium into the barrier layer, can be formed by continuing the anodic oxidation after the completion of the anodic oxidation of aluminum. FIG. 5B is a structural diagram of a cold cathode in which titanium is inserted. As a reference drawing, FIG. 5A shows a structural diagram of a cold cathode in which titanium is not inserted.
[0033]
4A or 4B, the aluminum 4 or the anodic oxide film 5 in the pixel 10 region is bonded on the high-resistance layer 3 as indicated by an arrow 13, and the cold cathode manufacturing cost is reduced. Enables a significant reduction in In other words, by adopting a manufacturing method of bonding an aluminum foil and an anodized film, a thin film forming process using a vacuum apparatus such as evaporation and sputtering, which has been conventionally used, becomes unnecessary, and a photolithographic process for patterning and etching. There is no need for a process (that is, the number of masks is reduced by one), the manufacturing process is simplified, and an expensive manufacturing apparatus is no longer required, resulting in cost merit.
[0034]
Next, an electron source 7 is formed in the pores 6 of the anodic oxide film 5. As the electron source 7, a carbon nanotube is preferable in terms of low voltage driving and ion impact resistance. The carbon nanotube electron source 7 is formed by a CVD method. The technique of forming carbon nanotubes in the pores of such an anodized film is disclosed in JP-A-10-12124 by electrochemically depositing a catalyst in the pores of the anodized film. This is made possible by growing carbon nanotubes depending on the deposited catalyst.
[0035]
In the present embodiment, carbon nanotubes are formed by a CVD method using a unique reaction field on the inner wall of the pores 7 without using a metal catalyst. That is, in the formation of carbon nanotubes depending on the inner wall of the pore, the reaction gas used in the CVD method penetrates the pore and deposits on the inner wall of the pore to form a tube. Although the tube formed in this manner has lower crystallinity than the tube formed using a catalyst, the tube end is open and has a preferable shape as an electron source. The process temperature of such a CVD method becomes possible at about 800 ° C., and when the plasma assisted CVD method is used, it becomes possible at about 600 ° C.
[0036]
In any case of the CVD method, the melting point temperature of each of the supporting substrate 1, the cathode electrode wiring 2, the high resistance layer 3, and the first gate insulating layer (anodic oxide film) 5 constituting the cold cathode is determined by the CVD method. Materials above the process temperature should be selected accordingly.
[0037]
Further, the electron source 7 preferably has a structure protruding from the first gate insulating layer 5 as shown in FIG. According to theoretical calculations, by projecting a length equal to or longer than the pitch of the electron source 7 from the first gate insulating layer 5, the electric field concentration of the electron source 7 is increased, and the emission characteristics are improved. Make it possible.
[0038]
Finally, the second gate insulating layer 8 is formed at least in a region where the gate electrode wiring 9 is provided. The second gate insulating layer 8 electrically insulates the high resistance layer 3 on the cathode electrode wiring 2 from the gate electrode wiring 9. The gate insulating layer can be formed in a line with respect to the cathode electrode or by a method of forming an opening after forming the entire surface of the device.
[0039]
The former linear gate insulating layer can be formed by using a rib forming process used in a plasma display panel (PDP). In the well-known PDP rib formation, a frit glass-based paste material is printed four to six times using a screen printing method and dried. By the lamination printing of such a paste, a linear wall having a height of 100 μm or more can be formed. In the present embodiment, such a linear wall is used as a gate insulating layer. The gate electrode is formed by laminating and printing a gate electrode material on the top of the linear wall.
[0040]
On the other hand, the latter gate insulating layer having an opening can be formed by forming the gate insulating layer over the entire surface of the device and then patterning the opening (electron emission region). However, when forming a gate electrode, it is preferable to perform patterning for forming an opening after depositing a gate insulating layer and a gate electrode, respectively. In such patterning, for example, after forming a resist mask having an opening in a window, the gate electrode is removed, and the gate insulating layer is further removed.
[0041]
Here, according to the manufacturing method, in the cold cathode structure, the first gate insulating film undergoes a heat treatment at about 800 ° C., and undergoes a phase transition to γ-alumina (having a phase transition temperature of about 500 to 600 ° C.) It is difficult to be etched by hydrofluoric acid or the like. Therefore, for example, when a glass-based insulating material is used for the second gate insulating layer, the gate electrode material is etched using a photoresist having a gate opening, and the second gate insulating layer is etched with hydrofluoric acid. In this case, the etching selectivity with respect to the underlying first gate insulating layer can be increased.
[0042]
The former is a manufacturing method advantageous for large-area devices, while the latter is an advantageous manufacturing method for high-definition devices. The selection of these manufacturing methods should be appropriately selected by those skilled in the art. In either manufacturing method, a triode structure having a gate electrode wiring and a gate insulating layer as shown in FIG. 2B is formed. A cold cathode can be manufactured.
[0043]
As described above, according to the cold cathode manufacturing method shown in FIGS. 2 and 3, an emission current of 10 mA / cm 2 and an electric field strength of 10 V / μm can be obtained. Further, an image forming apparatus having a light emission luminance of about 500 cd / m 2 can be obtained.
[0044]
【The invention's effect】
The cold cathode of the present invention is XY-addressable, so that the degree of freedom of pixel division can be improved and the emission current can be improved. Further, by connecting an electron source in parallel with the high resistance layer, the reliability of the cold cathode can be improved.
[0045]
In addition, by forming the electron source formed in the mold structure having pores in the gate insulating layer with carbon nanotubes, it is possible to provide an electron source that can be driven at a low voltage and has excellent ion impact resistance, By constituting the layer with alumina, it is possible to provide a template structure having pores whose arrangement is controlled with high precision.
[0046]
On the other hand, the method for manufacturing a cold cathode according to the present invention makes it possible to reduce the cost and to provide a mold structure having excellent controllability by a simple manufacturing method. Further, by forming an electron source by a gas phase carbonization method using a metal catalyst or a gas phase carbonization method using plasma, it is possible to provide a method for manufacturing a cold cathode with reduced process damage.
[Brief description of the drawings]
FIG. 1 is a perspective view of a thin image forming apparatus using a cold cathode according to the present invention.
FIG. 2 is a process sectional view illustrating a method for manufacturing a cold cathode according to the present invention.
FIG. 3 is a process cross-sectional view illustrating a method for manufacturing a cold cathode of the present invention.
FIG. 4 is a perspective view of a cold cathode using the bonding technique of the present invention.
FIG. 5 is a structural sectional view of a cold cathode of the present invention.
FIG. 6 is a structural sectional view of a conventional cold cathode.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Cathode-side support substrate 2 Cathode electrode wiring 3 High resistance layer 4 Metal thin film forming electron emission region 5 Metal anodic oxide film forming electron emission region (first gate insulating layer)
6 pores of metal anodic oxide film 7 electron source 8 second gate insulating layer 9 gate electrode wiring 10 electron emission region (pixel)
11 Anode electrode 12 Phosphor 13 Bonding direction

Claims (8)

電子源と、前記電子源と電気的に接続されたカソード電極と、ゲート電極と、前記電子源と前記ゲート電極とを電気的に絶縁するためのゲート絶縁層とから構成される冷陰極において、
前記ゲート絶縁層が第1のゲート絶縁層と第2のゲート絶縁層とで構成され、
前記第2のゲート絶縁層は、前記カソード電極とゲート電極との絶縁層を形成するとともに、開口部を有しており、
前記第1のゲート絶縁層は、前記開口部に形成され、前記電子源が形成される鋳型構造を有することを特徴とする冷陰極。
An electron source, a cathode electrode electrically connected to the electron source, a gate electrode, and a cold cathode including a gate insulating layer for electrically insulating the electron source and the gate electrode;
The gate insulating layer includes a first gate insulating layer and a second gate insulating layer;
The second gate insulating layer, with an insulating layer between the cathode electrode and the gate electrode has an opening,
The cold cathode, wherein the first gate insulating layer is formed in the opening and has a template structure in which the electron source is formed .
前記カソード電極と前記ゲート電極とが互いに直交し、該直交する領域に、前記開口部が配設されていることを特徴とする請求項1に記載の冷陰極。2. The cold cathode according to claim 1, wherein the cathode electrode and the gate electrode are orthogonal to each other, and the opening is provided in a region orthogonal to the cathode electrode. 3. 前記第1のゲート絶縁層が細孔を有し、前記ゲート絶縁層の細孔が前記電子源の形状を制御するための鋳型であることを特徴とする請求項1記載の冷陰極。2. The cold cathode according to claim 1, wherein the first gate insulating layer has pores, and the pores of the gate insulating layer are molds for controlling the shape of the electron source. 前記第1のゲート絶縁層がアルミニウムの陽極酸化法による細孔とアルミナ薄膜により構成されていることを特徴とする請求項1記載の冷陰極。2. The cold cathode according to claim 1, wherein said first gate insulating layer is composed of pores formed by anodizing aluminum and an alumina thin film. 前記電子源と前記カソード電極の層間に高抵抗層が配設され、前記電子源が並列に前記高抵抗層と接続されると共に、前記電子源が互いに電気的に絶縁されることを特徴とする請求項1乃至記載の冷陰極。A high resistance layer is disposed between the electron source and the cathode electrode, and the electron sources are connected in parallel with the high resistance layer, and the electron sources are electrically insulated from each other. claims 1 to 4 cold cathode according. 支持基板上にカソード電極を形成する第1の工程と、
前記カソード電極上に高抵抗層を形成する第2の工程と、
前記高抵抗層上に第1のゲート絶縁層を形成し、第1のゲート絶縁層に細孔を設ける第3の工程と、
前記細孔中に、電子源を前記カソード電極と電気的に接続するように形成する第4の工程と、
前記第1のゲート絶縁層を形成した領域以外の前記高抵抗層上に第2のゲート絶縁層を形成する第5の工程と、
第2のゲート絶縁層上にゲート電極を形成する第6の工程とを含むことを特徴とする冷陰極の製造方法。
A first step of forming a cathode electrode on a support substrate;
A second step of forming a high resistance layer on the cathode electrode;
A third step of forming a first gate insulating layer on the high resistance layer and providing pores in the first gate insulating layer ;
A fourth step of forming an electron source in the pores so as to be electrically connected to the cathode electrode ;
A fifth step of forming a second gate insulating layer on the high resistance layer other than the region where the first gate insulating layer is formed;
And a sixth step of forming a gate electrode on the second gate insulating layer.
前記第3の工程が、アルミニウム薄膜を前記高抵抗層に貼り合わせる工程と、該アルミニウム薄膜を陽極酸化する工程とを含むことを特徴とする請求項記載の冷陰極の製造方法。 The method according to claim 6, wherein the third step includes a step of bonding an aluminum thin film to the high resistance layer and a step of anodizing the aluminum thin film. 前記第3の工程がアルミ板、または、アルミ薄膜を陽極酸化する工程と、前記陽極酸化したアルミ板またはアルミ薄膜から陽極酸化皮膜を剥離する工程と、前記陽極酸化皮膜を前記高抵抗層に貼り合わせる工程とを含むことを特徴とする請求項記載の冷陰極の製造方法。 The third step is a step of anodizing an aluminum plate or an aluminum thin film, a step of removing an anodized film from the anodized aluminum plate or the aluminum thin film, and a step of attaching the anodized film to the high-resistance layer. 7. The method for producing a cold cathode according to claim 6 , comprising a step of combining.
JP2000018242A 2000-01-27 2000-01-27 Cold cathode and method of manufacturing the cold cathode Expired - Fee Related JP3568859B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000018242A JP3568859B2 (en) 2000-01-27 2000-01-27 Cold cathode and method of manufacturing the cold cathode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000018242A JP3568859B2 (en) 2000-01-27 2000-01-27 Cold cathode and method of manufacturing the cold cathode

Publications (2)

Publication Number Publication Date
JP2001210221A JP2001210221A (en) 2001-08-03
JP3568859B2 true JP3568859B2 (en) 2004-09-22

Family

ID=18545114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000018242A Expired - Fee Related JP3568859B2 (en) 2000-01-27 2000-01-27 Cold cathode and method of manufacturing the cold cathode

Country Status (1)

Country Link
JP (1) JP3568859B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839181B1 (en) 2006-07-13 2008-06-17 충남대학교산학협력단 Method for preparing triode type carbon nanotubes for field emission devices

Also Published As

Publication number Publication date
JP2001210221A (en) 2001-08-03

Similar Documents

Publication Publication Date Title
US7591701B2 (en) Electron-emitting device, electron source and image-forming apparatus, and method for manufacturing electron emitting device
JP3639808B2 (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP4865434B2 (en) Electron emitter for thermionic emission, electron-emitting device including the same, and flat panel display device including the same
JP2003100199A (en) Electron emission element, electron source, and image forming device
JP3581298B2 (en) Field emission type electron source array and method of manufacturing the same
JP3581296B2 (en) Cold cathode and method of manufacturing the same
US7601043B2 (en) Method of manufacturing microholes in a cathode substrate of a field emission display using anodic oxidation
JP2002093307A (en) Electron emission device and manufacturing method of the same, electron source and image forming apparatus
JP3585396B2 (en) Cold cathode manufacturing method
JP3568859B2 (en) Cold cathode and method of manufacturing the cold cathode
JP2000100317A (en) Field electron emission device
JP3597740B2 (en) Cold cathode and method of manufacturing the same
JP2001250468A (en) Field electron emission device and its manufacturing method
JP3693935B2 (en) Manufacturing method of electron source
JP3581289B2 (en) Field emission electron source array and method of manufacturing the same
JP2000243247A (en) Manufacture of electron emission element
JP2001035351A (en) Cold cathode using cylindrical electron source and manufacture thereof
JP3558948B2 (en) Electron source array and method of manufacturing the same
JP2002124180A (en) Manufacturing method of electron-emitting element, electron-emitting element, electron source and image forming device
JP3594850B2 (en) Cold cathode manufacturing method
Nakamoto Current trends in field emission displays
JP3854174B2 (en) Display device and manufacturing method thereof
KR100303546B1 (en) Field emission display and manufacturing method of the same
KR20040083911A (en) Field emission display device and method of the same
JP2005079071A (en) Electron emitting element and image display device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees