JP3566027B2 - Method for evaluating connection performance of wiring board, evaluation kit for the method, and wiring board - Google Patents

Method for evaluating connection performance of wiring board, evaluation kit for the method, and wiring board Download PDF

Info

Publication number
JP3566027B2
JP3566027B2 JP12445397A JP12445397A JP3566027B2 JP 3566027 B2 JP3566027 B2 JP 3566027B2 JP 12445397 A JP12445397 A JP 12445397A JP 12445397 A JP12445397 A JP 12445397A JP 3566027 B2 JP3566027 B2 JP 3566027B2
Authority
JP
Japan
Prior art keywords
wiring
wiring board
wiring pattern
center point
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12445397A
Other languages
Japanese (ja)
Other versions
JPH10319074A (en
Inventor
一 斉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP12445397A priority Critical patent/JP3566027B2/en
Publication of JPH10319074A publication Critical patent/JPH10319074A/en
Application granted granted Critical
Publication of JP3566027B2 publication Critical patent/JP3566027B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板同士の接続性能を評価するための方法、その評価を行うための評価キット、及び、その評価を行うために使用する配線基板に関する。
【0002】
【従来の技術】
IC搭載配線基板としては、例えば、ICチップを配線基板の表面に搭載し、この配線基板の裏面に格子配列されたパッドにハンダボールが取り付けられたもの(これをボールグリッドアレイ(BGA)型配線基板という)等が知られている。
【0003】
このようなIC搭載配線基板は、導体材料を介してプリント配線基板(PCB)に電気的に接続される。具体的には、BGA型配線基板の場合、ハンダボールとPCBに形成された配線用のパッドとを、ハンダを介して接続する。
ここで、IC搭載配線基板とPCBとの間の接合の信頼性は、IC搭載配線基板の基板の材質や形状、あるいはハンダの種類などによって異なる。例えば、低温と高温とが繰り返される使用環境の場合、アルミナ等のセラミックから成るIC搭載配線基板とガラスエポキシ等の樹脂から成るPCBとの熱膨張率差によって両者に応力が加わり、IC搭載配線基板の外周側における電気的接続が破壊されることがある。このため、製品化する前に、予め接続信頼性の評価試験を行い、実際の使用条件において問題なく使用できることを確認しておく必要がある。
【0004】
従来、このような接続信頼性評価試験は、例えば次の手順により行っていた。即ち、図12に示すように、仮想ジグザグ線ZL(破線で表示)の全長にわたって断続的に形成された第1配線パターン81を有するPCBテストピース80と、同じく仮想ジグザグ線ZLの全長にわたって断続的に形成された第2配線パターン91を有する配線基板としてのランドグリッドアレイ(LGA)テストピース90とを用意する。次いで、両配線パターン81、91をハンダなどで接続することにより、仮想ジグザグ線ZLの全長にわたって形成された電気回路ZCを有するアッセンブリA90を作製し、このアッセンブリA90につきヒートサイクル試験等を行った後、この電気回路ZCの一端と他端との導通状態を測定器で検査することにより判断していた。尚、この電気回路ZCは、図13に概略断面図を示すように、両配線パターン81、91がハンダボールSBを介して交互に接続されていわゆるデイジーチェーンを形成している。
【0005】
【発明が解決しようとする課題】
しかしながら、上記のような接続信頼性評価試験をはじめとする各種試験によって種々のサイズのLGAテストピースとPCBテストピースとの接続性能評価を行う場合には、LGAテストピースのサイズが異なるごとにそのサイズに応じたPCBテストピースが必要となるため、PCBテストピースの製造コストが嵩み、ひいては接続性能評価のコストが嵩むという問題があった。
【0006】
本発明は上記課題に鑑みなされたものであり、その目的は、種々のサイズの配線基板の接続性能の評価を低コストで行うことのできる接続性能評価方法、その評価用キット及び配線基板を提供することにある。
【0007】
【課題を解決するための手段及び発明の効果】
上記課題を解決するため、本発明の配線基板の接続性能評価方法は、
中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線に沿ってその全長にわたり断続的に形成された第1配線パターンを有する第1配線基板と、前記仮想線に沿ってその全長またはその一部にわたり断続的に形成された第2配線パターンを有する第2配線基板とを用意し、
前記第1配線パターンと前記第2配線パターンとを導通材を介して電気的に接続することにより、前記仮想線に沿ってその全長または一部にわたり導通する電気回路を形成し、
この電気回路を形成した状態で性能評価試験を行い、
この性能評価試験を行う前後において、前記電気回路のうち前記仮想線の中心点に対応する中心位置と前記仮想線の中心点よりも外側の検査位置との間の導通状態の変化を調べることにより、前記第1配線基板と前記第2配線基板との接続性能を評価すること
を特徴とする。
【0008】
本発明の接続性能評価方法において、中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線とは、図11(a)や(b)に示すように、中心点から渦巻き状に外方に延びる仮想渦巻き線のほか、図11(c)〜(e)に示すように、中心点からその中心点を囲むようにしつつ随時方向転換(Uターン)しながら外方に延びる形状の仮想線などが例示される。これらの仮想線では、各周ごとに大きさの異なる配線基板に対応させることができる。具体的には、例えば、図11(a)(d)(e)では接続点数(図11中、黒丸で表示)が3×3(=9ヶ)、4×4(=16ヶ)、5×5(=25ヶ)、6×6(=36ヶ)、7×7、8×8、9×9、10×10、11×11、…という大きさの配線基板に対応させることができる。また、図11(b)(c)では接続点数が3×3(=9ヶ)、5×5(=25ヶ)、7×7、9×9、11×11、…、図11(f)では4×4(=16ヶ)、6×6(=36ヶ)、8×8、10×10、…という大きさの配線基板に対応させることができる。
【0009】
また、第1配線基板とは、例えばアルミナ、窒化アルミ、ムライト、ガラスセラミック等のセラミック材を基材とするもの等であり、第2配線基板とは、例えばガラス−エポキシ樹脂、ガラス−BT樹脂、エポキシ樹脂、BT樹脂、ポリイミド樹脂等の樹脂材を基材とするもの等である。逆に、第1配線基板の基材として上記樹脂材を用いてもよいし、第2配線基板の基材として上記セラミック材を用いてもよい。あるいは第1配線基材と第2配線基材の各基材は、セラミック材同士でもよいし、樹脂材同士でもよい。
【0010】
更に、導通材とは、第1配線パターンと第2配線パターンとを電気的に接続するものを指し、例えばハンダや銅などから成る金属ボールや、金属ピン、柱状ハンダ、さらにはこれらを保持し、第1配線基板と第2配線基板の間に介在する中継基板等をも含む。
【0011】
更にまた、性能評価試験とは、第1配線パターンと第2配線パターンの電気的な接続性能を評価するための試験をいい、例えば冷熱サイクル試験、繰り返し熱衝撃試験、高温放置(又は負荷)試験、低温放置(又は負荷)試験、湿中放置(又は負荷)試験等の耐久試験のほか、1回〜数回で終了するか短時間で終了する耐熱試験、耐寒試験、引張試験等のような試験などが挙げられる。このうち、性能評価試験としては、実際の使用条件において問題なく使用できることの確認のための試験であることを考慮すれば、耐久試験であることが好ましい。
【0012】
ところで、本発明の接続性能評価方法で用いる第1配線基板の第1配線パターン及び第2配線基板の第2配線パターンは、いずれも、上記仮想線に沿って断続的に形成されている。このため、第1配線パターンと第2配線パターンとを導通材を介して電気的に接続して電気回路を形成した場合、第2配線パターンが上記仮想線に沿ってその全長にわたり断続的に形成されているならば、上記仮想線の全長にわたる電気回路が形成され、一方、第2配線パターンが上記仮想線に沿ってその一部にわたり断続的に形成されているならば、上記仮想線の一部にわたる電気回路が形成される。
【0013】
本発明の接続性能評価方法においては、例えば、1種類の第1配線パターンに対し、サイズの異なる多種類の第2配線パターンを接続することにより、上記仮想線に沿ったサイズの異なる多種類の電気回路が形成される。形成された各電気回路につき、性能評価試験を行った後に、その電気回路のうち上記仮想線の中心位置とその外側の検査位置との導通状態の変化を調べることにより、その電気回路を形成している第1配線基板と第2配線基板との接続性能を評価する。
【0014】
ここで、各電気回路のうち中心位置よりも外側の検査位置は、例えば、第2配線パターンの最外郭の位置であってもよいし、その最外郭よりも中心位置寄りの位置であってもよい。前者の場合は、形成される電気回路の一端(中心位置)から他端(最外郭位置)までの導通状態の変化を調べることができる。一方、後者の場合は形成される電気回路の一端(中心位置)からその途中までの導通状態の変化を調べることができる。
【0015】
このように、サイズの異なる種々の第2配線パターンを用意した場合、本発明では、それに応じた種々の第1配線パターンを用意する必要はなく、ただ1種類の第1配線パターンを用意すれば足りる。このため、サイズの異なる種々の配線パターンを有する配線基板の接続性能評価を低コストで行うことができるという効果が得られる。
【0016】
また、例えば、1種類の第1配線パターンに対し、この第1配線パターンと同じかまたはそれ以下のサイズの1種類の第2配線パターンとを接続することにより、第2配線パターンと同サイズの電気回路が形成される。形成された電気回路につき、性能評価試験を行った後に、その電気回路のうち上記仮想線の中心位置とその外側の複数の検査位置との導通状態の変化を調べることにより、その電気回路を形成している第1配線基板と第2配線基板との接続性能のほか、第1配線基板と第2配線基板よりも小さなサイズの配線基板との接続性能をも評価する。
【0017】
ここで、各電気回路のうち中心位置の外側の複数の検査位置とは、例えば、第2配線パターンの最外郭の位置のほか、その最外郭よりも中心位置寄りの位置を加えたものをいう。検査位置が第2配線パターンの最外郭の位置の場合は、形成される電気回路の一端(中心位置)から他端(最外郭位置)までの導通状態の変化を調べることができる。一方、検査位置が第2配線パターンの最外郭よりも中心位置寄りの位置の場合は、形成される電気回路の一端(中心位置)からその途中までの導通状態の変化を調べることができる。この後者においては、上記仮想線が中心点を囲むように形成されていることから、結果として電気回路を形成している第2配線パターンよりも小さなサイズのものの導通状態の変化を調べたことになる。
【0018】
このように、サイズの異なる種々の第2配線パターンを用意しなくても、1種類の第2配線パターンだけ用意し、そのサイズと同等以上の第1配線パターンを1種類用意すれば、結果として、用意した第2配線パターン以下のサイズのものについても性能評価が可能となる。このため、サイズの異なる種々の配線パターンを有する配線基板の接続性能の評価を低コストで行うことができるという効果が得られる。
【0019】
なお、上記のように、1種類の第1配線パターンに対し、この第1配線パターンと同じかまたはそれ以下のサイズの1種類の第2配線パターンとを接続することにより、第2配線パターンと同サイズの電気回路を形成し、その電気回路につき性能評価試験を行った後に、その電気回路の導通状態を調べる際に、その電気回路のうち上記仮想線の中心位置とその外側のただ1つの検査位置との導通状態の変化を調べるだけでもよい。
【0020】
また、電気回路の検査位置には検査端子を設けてもよいが、そのような検査端子を複数設けた場合には検査端子間の導通状態の変化を調べてもよい。
以上の本発明の接続評価方法において、前記電気回路のうち前記中心位置と前記検査位置との間が不導通となったとき、この検査位置の近傍であってこの検査位置よりも前記仮想線に沿って中心方向に位置する他の検査位置と前記中心位置(又は前記検査位置)との間の導通状態を調べることにより、前記電気回路のうちの前記2つの検査位置の間に破断箇所があるか否かを判定してもよい。
【0021】
つまり、電気回路のうち中心位置と検査位置との間が不導通となったとき、中心位置と上記他の検査位置との間が導通していれば、あるいは、検査位置と他の検査位置との間が不導通であれば、電気回路のうちの検査位置と他の検査位置との間に破断箇所があると判定するのである。この場合、破壊点の特定を容易に行うことができるという効果が得られる。
【0022】
上記接続性能を評価するために用いる接続性能評価用キットとしては、中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線に沿ってその全長にわたり断続的に形成された第1配線パターンを有する第1配線基板と、前記仮想線に沿ってその全長またはその一部にわたり断続的に形成された第2配線パターンを有する第2配線基板とを備えたものが適している。
【0023】
また、上記接続性能を評価するために用いる配線基板としては、中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線に沿ってその全長またはその一部にわたり断続的に形成された配線パターンを有するものが適している。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて実施例として説明する。
[第1実施例]
本実施例では、大小2種類のLGAテストピースについて、1つのPCBテストピースを用いて接続性能の評価を行う場合を例に挙げて説明する。
【0025】
[1−1]PCBテストピース
図1はPCBテストピースの説明図であり、(a)は平面図、(b)は内部説明図、(c)は部分断面図である。
PCBテストピース10(本発明の第1配線基板)は、略正方形状のガラスエポキシ樹脂製であり、図1(a)に示すように、片面に所定径のPCBパッド13が格子状に多数設けられ、その内部には所定の仮想渦巻き線WL(図1(b)にて点線で表示)の全長に沿って断続的に形成された第1配線パターン11が設けられている。この第1配線パターン11は、多数の第1ミニ配線12が仮想渦巻き線WLに沿ってその全長にわたり断続的に配列されたものである。この第1ミニ配線12は、図1(c)にその断面を示すように、その両側にPCBテストピース10の表面に露出するPCBパッド13、13を備えている。
【0026】
このPCBテストピース10は、後述するLGAテストピース20、30のうち最大サイズのもの(本実施例ではLGAテストピース20)と一致する大きさに形成されている。また、PCBテストピース10は、接続性能の評価を行うLGAテストピースの種類だけ(本実施例では2種類)用意される。
【0027】
また、多数のPCBパッド13のうち、仮想渦巻き線WLの略中心のPCBパッド13には中心端子としてのコモン端子14が設けられ、それよりも外周側にはLGAテストピース20、30の各々のサイズに対応する位置に検査端子15、16が設けられている。
【0028】
更に、検査端子15、16が設けられた各PCBパッド13、13から仮想渦巻き線WLに沿って中心方向に所定数のパッド分(ここでは2つ)進んだ位置のPCBパッド13、13には、破壊点特定用検査端子17、18が設けられている。
【0029】
[1−2]LGAテストピース
本実施例では、大小2種類のLGAテストピース20、30(いずれも本発明の第2配線基板)を用いる。図2はサイズの大きなLGAテストピースの説明図であり、(a)は裏面図、(b)は内部説明図、(c)は部分断面図である。図3はサイズの小さなLGAテストピースの説明図であり、(a)は裏面図、(b)は内部説明図、(c)は部分断面図である。
【0030】
サイズの大きなLGAテストピース20は略正方形状のアルミナセラミック製であり、図2(a)に示すように、片面に所定径のLGAパッド23が格子状に多数設けられ、その内部に上記PCBテストピース10と同じ仮想渦巻き線WLに沿ってその全長にわたり断続的に形成された第2配線パターン21が設けられている。この第2配線パターン21も、図2(b)に示すように、多数の第2ミニ配線22が仮想渦巻き線WLの全長にわたって断続的に配列されたものである。この第2ミニ配線22は、図2(c)にその断面を示すように、その両側にLGAテストピース20の裏面に露出するLGAパッド23、23を備えている。
【0031】
ここで、第1配線パターン11と第2配線パターン21は、両者を重ね合わせたときに、第2配線パターン21の第2ミニ配線22が存在する部分には第1配線パターン11の第1ミニ配線12が存在しないように形成され、第2配線パターン21の第2ミニ配線22が存在しない部分には第1配線パターン11の第1ミニ配線12が存在するように形成されている。
【0032】
図3は、サイズの小さなLGAテストピースの説明であり、(a)は裏面図、(b)は内部説明図、(c)は部分断面図である。LGAテストピース30は略正方形状のアルミナセラミック製であり、図3(a)に示すように、片面に所定径のLGAパッド33が格子状に多数設けられ、その内部に仮想渦巻き線WLに沿ってその一部にわたり断続的に形成された第2配線パターン31が設けられている。この第2配線パターン31は、図3(b)に示すように、多数の第2ミニ配線32が仮想渦巻き線WLに沿ってその一部にわたり、具体的には仮想渦巻き線WLの中心から所定の外周位置まで、断続的に配列されたものである。この第2ミニ配線32は、図3(c)にその断面を示すように、その両側にLGAテストピース30の裏面に露出するLGAパッド33、33を備えている。
【0033】
ここで、第1配線パターン11と第2配線パターン31は、両者を重ね合わせたときに、第2配線パターン31の第2ミニ配線32が存在する部分には第1配線パターン11の第1ミニ配線12が存在しないように形成され、第2配線パターン31の第2ミニ配線32が存在しない部分には第1配線パターン11の第1ミニ配線12が存在するように形成されている。
【0034】
[1−3]接続性能評価用アッセンブリ(以下アッセンブリという)
図4はPCBパッドにハンダペースト層を設ける工程図である。PCBテストピース10の表面を、PCBパッド13の部分だけ露出させるように形成された金属マスクMで覆い(図4(a)参照)、この金属マスクMの上からハンダペースト(63Sn/37Pb、共晶ハンダ)を塗布した(図4(b)参照)。その後金属マスクMを除去することにより(図4(c)参照)、PCBパッド13の上にハンダペースト層SPを形成した。
【0035】
図5はLGAパッドにハンダボールを固着させる工程図である。サイズの大きなLGAテストピース20につき、図4と同様の手法により、LGAパッド23の上にハンダペースト層SPを形成した。続いて、図5に示すように、ハンダボールSBをセットするためにLGAパッド23の部分だけ露出させた形状の治具Jをセットし、ハンダボールSB(90Pb/10Sn、高温ハンダ)をハンダペースト層SPの上にセットし(図5(a)参照)、その後治具Jを除去した。次いで、低温(約220℃)でリフローを行うことにより、ハンダペースト層SPを溶融・固化してハンダ層Sとした。これにより、ハンダボールSBはハンダ層Sを介してLGAパッド23に固着された(図5(b)参照)。
【0036】
図6、図7はアッセンブリ作製の工程図である。図6に示すパッケージマウンタ40により、PCBテストピース10とLGAテストピース20を接合してアッセンブリA20(図7参照)を作製した。このパッケージマウンタ40は、基台41と、この基台41に回動可能に取り付けられた回動アーム42と、回動アーム42の先端に設けられた支持台43とを備えたものである。
【0037】
アッセンブリA20の作製手順を以下に示す。まず、PCBパッド13上にハンダペースト層SPを形成したPCBテストピース10を、基台41上に固定した。また、LGAパッド23上にハンダ層Sを介してハンダボールSBを固着したLGAテストピース20を、支持台43に固定した。この際、プリズム44を介して基台41上及び支持台43上のテストピース10、20の画像をCCDカメラ45によって取り込み、両者の画像を重ね合わせて、PCBパッド13とLGAパッド23とが一致するように両テストピース10、20の位置決めを行った。位置決め終了後、回動アーム42を回動させて両テストピース10、20を重ね合わせ、PCBパッド13のハンダペースト層SPにLGAパッド23のハンダボールSBをセットした(図7(a)参照)。この状態で低温でリフローを行うことにより、PCBテストピース10のハンダペースト層SPを溶融・固化させてハンダ層Sとし、PCBパッド13とLGAパッド23とがハンダ層S、ハンダボールSB、ハンダ層Sを介して接合されたアッセンブリA20を得た(図7(b)参照)。
【0038】
図8はアッセンブリA20の説明図である。このアッセンブリA20は、第1ミニ配線12と第2ミニ配線22とが交互に連なることにより、いわゆるデイジーチェーン(Daisy chain)が完成されて、仮想渦巻き線WLの全長にわたって電気回路WC1が形成されている。
【0039】
また、サイズの小さなLGAテストピース30についても、上記と同様にして、ハンダボールSBをハンダ層Sを介してLGAパッド33に固着し、その後、パッケージマウンタ40により、PCBテストピース10とLGAテストピース30を接合してアッセンブリA30を作製した。図9はアッセンブリA30の説明図である。このアッセンブリA30は、第1ミニ配線12と第2ミニ配線32とが交互に連なることにより、いわゆるデイジーチェーン(Daisy chain)が完成されて、仮想渦巻き線WLに沿ってその一部にわたり電気回路WC2が形成されている。
【0040】
[1−4]接続信頼性評価試験
図8のアッセンブリA20につき、0℃×20分と100℃×20分を1サイクルとする気相のヒートサイクル試験を行い、1サイクル毎に、PCBテストピース10のコモン端子14と検査端子15との間の導通状態を調べた。そして、導通が途絶えた時点で、仮想渦巻き線WLの全長にわたって形成された電気回路WC1のいずれかの接続箇所、つまりPCBパッド13−ハンダ層S−ハンダボールSB−ハンダ層S−LGAパッド23、において破壊が起きたと判断した。
【0041】
更に、コモン端子14と検査端子15との間の導通が途絶えた時点で、コモン端子14と検査端子15の近傍の破壊点特定用検査端子17との導通状態を調べ、その導通が保たれていることを確認した。この場合には、検査端子15が設けられた接続箇所と破壊点特定用検査端子17が設けられた接続箇所の間に存在する2つの接続箇所a、bのいずれかが破壊されていると考えられるため、これらの接続箇所a、bの断面を調査し、破壊した接続箇所を特定すると共に、その破壊した接続箇所の断面の様子を観察した。この断面観察により、LGAパッド23−ハンダ層S−ハンダボールSB−ハンダ層S−PCBパッド13のどの部分で破断したかを調査することができた。
【0042】
図9のアッセンブリA30についても、同様にして接続信頼性評価試験を行った。この場合には、コモン端子14と検査端子16との間の導通状態を調べた。また、この両者の導通が途絶えた時点でコモン端子14と破壊点特定用検査端子18との間の導通状態を調べることにより、この間の導通が保たれていた場合には、接続箇所c、dのいずれかで破断したことがわかるので、破壊箇所を容易に特定できた。
【0043】
また、サイズの大きなLGAテストピース20を用いたアッセンブリA20においてコモン端子14−検査端子15間が不導通となるサイクル数は、サイズの小さなLGAテストピース30を用いたアッセンブリA30においてコモン端子14−検査端子16間が不導通となるサイクル数に比して、少なかった。これは、PCBテストピース10が樹脂製であるのに対してLGAテストピース20、30がセラミック製であるため、その熱膨張率差によって応力が発生するのであるが、その応力はサイズが大きいほどその最外周部分において大きくなることから、アッセンブリA20の方が少ないサイクル回数で電気回路の導通が途絶えたと考察される。
【0044】
この接続信頼性評価試験では、例えば、LGAテストピース20、30のセラミックの材質や、PCBテストピース10の材質や、ハンダペーストSPまたはハンダボールSBに用いるハンダの種類や形状などを種々変更することにより、接続性能がどのように変わるのかを評価できる。このため、IC搭載配線基板につき、実使用条件を考慮した場合のセラミック材質やハンダの種類を適正に決定することができる。
【0045】
以上のように本実施例によれば、サイズの異なる種々の第2配線パターン21、31を用意した場合、それに応じた種類の第1配線パターンを用意する必要はなく、ただ1種類の第1配線パターン11を用意すれば足りる。このため、サイズの異なる種々の配線パターンを有する配線基板の接続信頼性の評価を低コストで行うことができるという効果が得られる。
【0046】
なお、上記第1実施例では、大小2種類のLGAテストピース20、30について例示したが、LGAテストピースは更に多くのサイズを作製し各々につき上記PCBテストピース10を用いて接続信頼性の評価をしてもよい。具体的には、LGAテストピースとして、21mmサイズ、25mmサイズ、29mmサイズ、35mmサイズ、40mmサイズ、45mmサイズのものを用意し、PCBテストピースとして45mmサイズのものを用意して接続性能評価を行えば、6種類のLGAテストピースを1種類のPCBテストピースで評価できる。
【0047】
また、上記LGAテストピース20、30のLGAパッド23、33のピッチ(隣合うLGAパッド中心間の距離)については、標準的寸法を選択するのが好ましく、例えば1.00mm又は1.27mmとするとよい。この場合、PCBテストピース10のPCBパッド13のピッチも同じく1.00mm又は1.27mmを選択する。
【0048】
[第2実施例]
図10は第2実施例のPCBテストピースの説明図である。本実施例のPCBテストピース50は、略長方形状のガラスエポキシ樹脂製であり、第1実施例のPCBテストピース10の第1配線パターン11を複数個(ここでは8個)備えると共に、各第1配線パターン11のコモン端子14、検査端子15、16、破壊点特定用検査端子17、18から引き出された端子の集合である端子群51を備えたものを使用した。かかるPCBテストピース50を用いると、1つのPCBテストピース50上に8個のLGAテストピースとのアッセンブリを作製できるため、このアッセンブリの集合体を一挙にヒートサイクル試験に供することができる。このため、LGAテストピースごとにアッセンブリを作製して各アッセンブリのヒートサイクル試験を行う場合に比べて、ヒートサイクル試験の作業を簡素化できるという効果が得られる。
【0049】
[第3実施例]
本実施例では、第1実施例のアッセンブリA20のみを用意し、このアッセンブリA20についてヒートサイクル試験を行い、1サイクルごとにコモン端子14と各検査端子15、16との間の導通を調べた。ヒートサイクル試験の回数を重ねていくと、一般に、コモン端子14と最外周の検査端子15との間で断線が起こり、更にサイクル試験の回数を重ねていくと、内周側の検査端子16との間で断線が起こる。このため、最大サイズのLGAテストピース20さえ用意すれば、これよりも小さいサイズのLGAテストピース30をあえて用意しなくても、簡易的に種々のサイズのLGAテストピースのヒートサイクル試験結果を得ることができるという効果が得られる。
【0050】
以上、本発明の実施例について説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の技術的範囲に属する限り、種々の態様で実施できることはいうまでもない。
たとえば、上記実施例ではLGAテストピース20、30をハンダボールSBを用いてPCBテストピース10に接合する場合つまりBGAタイプを例に挙げて説明したが、LGAテストピース20、30に銀ロウ付けによりピンを接続してPGAタイプとして接続性能を調べてもよい。
【0051】
また、上記実施例ではコモン端子(中心端子)や検査用端子を設けたが、このような端子を特に設けることなく、電気回路の中心位置と検査位置との間の導通状態を調べてもよい。
【図面の簡単な説明】
【図1】第1実施例のPCBテストピースの説明図であり、(a)は平面図、(b)は内部説明図、(c)は部分断面図である。
【図2】第1実施例のLGAテストピースの説明図であり、(a)は裏面図、(b)は内部説明図、(c)は部分断面図である。
【図3】第1実施例のLGAテストピースの説明図であり、(a)は裏面図、(b)は内部説明図、(c)は部分断面図である。
【図4】PCBパッドにハンダペースト層を設ける工程図である。
【図5】LGAパッドにハンダボールを固着させる工程図
【図6】アッセンブリ作製の工程図である。
【図7】アッセンブリ作製の工程図である。
【図8】アッセンブリの説明図である。
【図9】アッセンブリの説明図である。
【図10】第2実施例のPCBテストピースの説明図である。
【図11】本発明の仮想線の説明図である。
【図12】従来例の説明図である。
【図13】従来の電気回路の縦断面図である。
【符号の説明】
10・・・PCBテストピース、11・・・第1配線パターン、12・・・第1ミニ配線、13・・・PCBパッド、14・・・コモン端子、15、16・・・検査端子、17、18・・・破壊点特定用検査端子、20、30・・・LGAテストピース、21、31・・・第2配線パターン、22、32・・・第2ミニ配線、23、33・・・LGAパッド、40・・・パッケージマウンタ、41・・・基台、42・・・回動アーム、43・・・支持台、44・・・プリズム、45・・・CCDカメラ、50・・・PCBテストピース、51・・・端子群、A20、A30・・・アッセンブリ、J・・・治具、M・・・金属マスク、S・・・ハンダ層、SB・・・ハンダボール、SP・・・ハンダペースト層、WC1、WC2・・・電気回路、WL・・・仮想渦巻き線。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for evaluating connection performance between wiring boards, an evaluation kit for performing the evaluation, and a wiring board used for performing the evaluation.
[0002]
[Prior art]
As an IC mounting wiring board, for example, an IC chip is mounted on the front surface of a wiring board, and solder balls are attached to pads arranged in a grid on the back surface of the wiring board (this is a ball grid array (BGA) type wiring). Etc.) are known.
[0003]
Such an IC mounting wiring board is electrically connected to a printed wiring board (PCB) via a conductive material. Specifically, in the case of a BGA type wiring board, solder balls are connected to wiring pads formed on the PCB via solder.
Here, the reliability of bonding between the IC mounting wiring board and the PCB differs depending on the material and shape of the substrate of the IC mounting wiring board, the type of solder, and the like. For example, in a use environment where a low temperature and a high temperature are repeated, stress is applied to the IC mounting wiring board due to a difference in thermal expansion coefficient between the IC mounting wiring board made of ceramic such as alumina and the PCB made of resin such as glass epoxy. The electrical connection on the outer peripheral side may be broken. For this reason, before commercialization, it is necessary to conduct a connection reliability evaluation test in advance to confirm that the device can be used without any problem under actual use conditions.
[0004]
Conventionally, such a connection reliability evaluation test has been performed by, for example, the following procedure. That is, as shown in FIG. 12, the PCB test piece 80 having the first wiring pattern 81 formed intermittently over the entire length of the virtual zigzag line ZL (indicated by the broken line), and the same intermittently over the entire length of the virtual zigzag line ZL. And a land grid array (LGA) test piece 90 as a wiring board having the second wiring pattern 91 formed on the substrate. Next, by connecting both wiring patterns 81 and 91 with solder or the like, an assembly A90 having an electric circuit ZC formed over the entire length of the virtual zigzag line ZL is manufactured, and a heat cycle test and the like are performed on the assembly A90. The electrical connection between one end and the other end of the electric circuit ZC has been determined by inspecting with a measuring instrument. In the electric circuit ZC, as shown in a schematic sectional view of FIG. 13, both wiring patterns 81 and 91 are alternately connected via solder balls SB to form a so-called daisy chain.
[0005]
[Problems to be solved by the invention]
However, when the connection performance between the LGA test piece and the PCB test piece of various sizes is evaluated by various tests including the connection reliability evaluation test as described above, each time the size of the LGA test piece differs, the evaluation is performed. Since a PCB test piece corresponding to the size is required, there has been a problem that the manufacturing cost of the PCB test piece increases and the cost of evaluating the connection performance increases.
[0006]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a connection performance evaluation method capable of evaluating connection performance of wiring boards of various sizes at low cost, a kit for evaluating the connection performance, and a wiring board. Is to do.
[0007]
Means for Solving the Problems and Effects of the Invention
In order to solve the above problems, the connection performance evaluation method of the wiring board of the present invention,
A first wiring board having a first wiring pattern intermittently formed over the entire length along a virtual line having a shape extending outward from the center point so as to surround the center point; A second wiring board having a second wiring pattern formed intermittently over the entire length or a part thereof;
By electrically connecting the first wiring pattern and the second wiring pattern via a conductive material, an electrical circuit is formed that is electrically conductive along the entire length or a part thereof along the virtual line,
Perform a performance evaluation test with this electric circuit formed,
Before and after performing this performance evaluation test, by examining a change in a conduction state between a center position corresponding to the center point of the virtual line and an inspection position outside the center point of the virtual line in the electric circuit. Evaluating the connection performance between the first wiring board and the second wiring board
It is characterized by.
[0008]
In the connection performance evaluation method of the present invention, the imaginary line extending outward from the center point while surrounding the center point is, as shown in FIGS. 11A and 11B, a spiral line extending from the center point. 11 (c) to 11 (e), a shape which extends outward while changing direction (U-turn) as needed so as to surround the center point from the center point as shown in FIGS. Virtual line is exemplified. These imaginary lines can correspond to wiring boards having different sizes for each circumference. Specifically, for example, in FIGS. 11 (a), (d) and (e), the number of connection points (indicated by black circles in FIG. 11) is 3 × 3 (= 9), 4 × 4 (= 16), 5 It is possible to correspond to a wiring board having a size of × 5 (= 25), 6 × 6 (= 36), 7 × 7, 8 × 8, 9 × 9, 10 × 10, 11 × 11,. . Also, in FIGS. 11B and 11C, the number of connection points is 3 × 3 (= 9), 5 × 5 (= 25), 7 × 7, 9 × 9, 11 × 11,. ) Can correspond to a wiring board having a size of 4 × 4 (= 16), 6 × 6 (= 36), 8 × 8, 10 × 10,.
[0009]
In addition, the first wiring substrate is, for example, a substrate having a ceramic material such as alumina, aluminum nitride, mullite, glass ceramic or the like as a base material, and the second wiring substrate is, for example, glass-epoxy resin, glass-BT resin. , A resin material such as an epoxy resin, a BT resin, and a polyimide resin as a base material. Conversely, the above-mentioned resin material may be used as the base material of the first wiring board, and the above-mentioned ceramic material may be used as the base material of the second wiring board. Alternatively, the base materials of the first wiring base material and the second wiring base material may be ceramic materials or resin materials.
[0010]
Further, the conductive material refers to a material that electrically connects the first wiring pattern and the second wiring pattern, and includes, for example, a metal ball made of solder, copper, or the like, a metal pin, a columnar solder, and a material that holds these. , A relay board and the like interposed between the first wiring board and the second wiring board.
[0011]
Further, the performance evaluation test refers to a test for evaluating the electrical connection performance between the first wiring pattern and the second wiring pattern, such as a cooling / heating cycle test, a repeated thermal shock test, and a high temperature standing (or load) test. In addition to endurance tests such as low temperature (or load) test, wet (or load) test, heat test, cold test, tensile test, etc. which can be completed once or several times or in a short time Tests and the like. Among these, the performance evaluation test is preferably an endurance test in consideration of a test for confirming that the device can be used without any problem under actual use conditions.
[0012]
By the way, the first wiring pattern of the first wiring board and the second wiring pattern of the second wiring board used in the connection performance evaluation method of the present invention are both formed intermittently along the virtual line. For this reason, when an electric circuit is formed by electrically connecting the first wiring pattern and the second wiring pattern via a conductive material, the second wiring pattern is formed intermittently over the entire length along the virtual line. If the second wiring pattern is formed intermittently along a part of the virtual line, the electric circuit is formed over the entire length of the virtual line. An electrical circuit is formed across the parts.
[0013]
In the connection performance evaluation method of the present invention, for example, by connecting various types of second wiring patterns having different sizes to one type of first wiring pattern, various types of different sizes along the virtual line are connected. An electric circuit is formed. After performing a performance evaluation test on each formed electric circuit, the electric circuit is formed by examining a change in a conduction state between a center position of the virtual line and an inspection position outside the virtual line in the electric circuit. The connection performance between the first wiring board and the second wiring board which has been evaluated is evaluated.
[0014]
Here, the inspection position outside the center position in each electric circuit may be, for example, the outermost position of the second wiring pattern or a position closer to the center position than the outermost position. Good. In the former case, a change in the conduction state from one end (center position) to the other end (outermost position) of the formed electric circuit can be examined. On the other hand, in the latter case, it is possible to examine a change in the conduction state from one end (center position) of the formed electric circuit to the middle thereof.
[0015]
As described above, when various second wiring patterns having different sizes are prepared, in the present invention, it is not necessary to prepare various first wiring patterns corresponding thereto, and only one kind of first wiring pattern is prepared. Is enough. For this reason, the effect that the connection performance evaluation of the wiring board which has various wiring patterns from which a size differs can be performed at low cost.
[0016]
Also, for example, by connecting one type of first wiring pattern to one type of second wiring pattern having the same or smaller size as the first wiring pattern, the same size as the second wiring pattern can be obtained. An electric circuit is formed. After performing a performance evaluation test on the formed electric circuit, the electric circuit is formed by examining a change in the conduction state between the center position of the virtual line and a plurality of inspection positions outside the virtual line in the electric circuit. In addition to the connection performance between the first wiring board and the second wiring board, the connection performance between the first wiring board and a wiring board smaller in size than the second wiring board is evaluated.
[0017]
Here, the plurality of inspection positions outside the center position in each electric circuit refer to, for example, a position obtained by adding a position closer to the center position than the outermost position in addition to the outermost position of the second wiring pattern. . If the inspection position is the outermost position of the second wiring pattern, it is possible to check the change in the conduction state from one end (center position) to the other end (outermost position) of the electric circuit to be formed. On the other hand, when the inspection position is a position closer to the center position than the outermost contour of the second wiring pattern, it is possible to check a change in the conduction state from one end (center position) of the formed electric circuit to the middle thereof. In the latter case, since the imaginary line is formed so as to surround the center point, as a result, a change in the conduction state of a thing smaller in size than the second wiring pattern forming the electric circuit was examined. Become.
[0018]
As described above, even if various second wiring patterns having different sizes are not prepared, if only one type of second wiring pattern is prepared and one type of first wiring pattern having the same size or more is prepared, as a result, In addition, performance evaluation can be performed for the second wiring pattern having a size smaller than the prepared second wiring pattern. For this reason, the effect that the connection performance of the wiring board having various wiring patterns having different sizes can be evaluated at low cost can be obtained.
[0019]
As described above, by connecting one type of first wiring pattern to one type of second wiring pattern having the same size as or smaller than this first wiring pattern, the second wiring pattern After forming an electric circuit of the same size and performing a performance evaluation test on the electric circuit, when examining the conduction state of the electric circuit, only the center position of the virtual line and only one outside the It is only necessary to check the change of the conduction state with the inspection position.
[0020]
In addition, an inspection terminal may be provided at an inspection position of the electric circuit. When a plurality of such inspection terminals are provided, a change in a conduction state between the inspection terminals may be examined.
In the above connection evaluation method of the present invention, when the electrical circuit is disconnected from the center position and the inspection position, the electric line is closer to the virtual line than the inspection position and closer to the virtual line than the inspection position. By examining the continuity between another inspection position located in the center direction along with the center position (or the inspection position), there is a break between the two inspection positions in the electric circuit. Or not.
[0021]
That is, when the electrical connection between the center position and the inspection position in the electric circuit is disconnected, if the electrical connection between the center position and the other inspection position is conducted, or the electrical connection between the inspection position and the other inspection position. If there is no electrical connection between them, it is determined that there is a break between the inspection position in the electric circuit and another inspection position. In this case, an effect is obtained that the break point can be easily specified.
[0022]
The connection performance evaluation kit used to evaluate the connection performance includes a first portion formed intermittently over the entire length along an imaginary line extending outward from a center point while surrounding the center point. It is suitable to have a first wiring board having a wiring pattern and a second wiring board having a second wiring pattern formed intermittently over the entire length or a part thereof along the virtual line.
[0023]
In addition, the wiring board used for evaluating the connection performance is formed intermittently over the entire length or a part thereof along an imaginary line extending outward from the center point while surrounding the center point. Those having a wiring pattern that is suitable are suitable.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described as examples based on the drawings.
[First embodiment]
In this embodiment, a description will be given of an example in which the connection performance of two large and small LGA test pieces is evaluated using one PCB test piece.
[0025]
[1-1] PCB test piece
1A and 1B are explanatory views of a PCB test piece, wherein FIG. 1A is a plan view, FIG. 1B is an internal explanatory view, and FIG. 1C is a partial sectional view.
The PCB test piece 10 (the first wiring board of the present invention) is made of a glass epoxy resin having a substantially square shape, and as shown in FIG. 1A, a large number of PCB pads 13 having a predetermined diameter are provided on one surface in a grid pattern. A first wiring pattern 11 formed intermittently along the entire length of a predetermined virtual spiral line WL (indicated by a dotted line in FIG. 1B) is provided therein. In the first wiring pattern 11, a large number of first mini wirings 12 are intermittently arranged along the virtual spiral line WL over the entire length thereof. As shown in FIG. 1C, the first mini-wiring 12 has PCB pads 13, 13 exposed on the surface of the PCB test piece 10 on both sides thereof.
[0026]
The PCB test piece 10 is formed in a size that matches the largest size of the LGA test pieces 20 and 30 described later (the LGA test piece 20 in this embodiment). The PCB test pieces 10 are prepared only for the types of LGA test pieces (two types in this embodiment) for evaluating the connection performance.
[0027]
Of the many PCB pads 13, a common terminal 14 is provided as a center terminal on the PCB pad 13 substantially at the center of the virtual spiral line WL, and each of the LGA test pieces 20, 30 is located on the outer peripheral side of the common terminal 14. Inspection terminals 15 and 16 are provided at positions corresponding to the sizes.
[0028]
Further, the PCB pads 13, 13 at positions advanced by a predetermined number (two in this case) in the center direction along the virtual spiral line WL from the PCB pads 13, 13 provided with the inspection terminals 15, 16 are provided. , Break point identification inspection terminals 17 and 18 are provided.
[0029]
[1-2] LGA test piece
In the present embodiment, two types of large and small LGA test pieces 20, 30 (both are second wiring boards of the present invention) are used. 2A and 2B are explanatory diagrams of a large LGA test piece, in which FIG. 2A is a rear view, FIG. 2B is an internal explanatory diagram, and FIG. 2C is a partial sectional view. 3A and 3B are explanatory views of an LGA test piece having a small size. FIG. 3A is a rear view, FIG. 3B is an internal explanatory view, and FIG. 3C is a partial sectional view.
[0030]
The large LGA test piece 20 is made of a substantially square alumina ceramic, and as shown in FIG. 2 (a), a large number of LGA pads 23 having a predetermined diameter are provided on one surface in a lattice shape, and the PCB test A second wiring pattern 21 is provided intermittently along the same virtual spiral line WL as the piece 10 over its entire length. As shown in FIG. 2B, the second wiring pattern 21 also includes a large number of second mini-wirings 22 intermittently arranged over the entire length of the virtual spiral WL. The second mini-wiring 22 has LGA pads 23, 23 exposed on the back surface of the LGA test piece 20 on both sides thereof, as shown in a cross section in FIG.
[0031]
Here, when the first wiring pattern 11 and the second wiring pattern 21 are overlapped with each other, a portion of the second wiring pattern 21 where the second mini wiring 22 exists is the first mini pattern of the first wiring pattern 11. The wiring 12 is formed so as not to exist, and the second wiring pattern 21 is formed so that the first mini wiring 12 of the first wiring pattern 11 exists in a portion where the second mini wiring 22 does not exist.
[0032]
3A and 3B are explanatory diagrams of a small-sized LGA test piece. FIG. 3A is a rear view, FIG. 3B is an internal explanatory diagram, and FIG. 3C is a partial sectional view. The LGA test piece 30 is made of a substantially square alumina ceramic. As shown in FIG. 3A, a large number of LGA pads 33 having a predetermined diameter are provided on one surface in a lattice shape, and inside the LGA pad 33, along the virtual spiral line WL. A second wiring pattern 31 formed intermittently over a part of the second wiring pattern 31 is provided. As shown in FIG. 3B, the second wiring pattern 31 includes a plurality of second mini-wirings 32 extending along a part of the virtual spiral line WL, specifically, a predetermined distance from the center of the virtual spiral line WL. Are arranged intermittently up to the outer peripheral position of The second mini-wiring 32 has LGA pads 33, 33 exposed on the back surface of the LGA test piece 30 on both sides as shown in a cross section in FIG.
[0033]
Here, when the first wiring pattern 11 and the second wiring pattern 31 are overlapped with each other, a portion of the second wiring pattern 31 where the second mini wiring 32 exists is the first mini pattern of the first wiring pattern 11. The wiring 12 is formed so as not to exist, and the second wiring pattern 31 is formed so that the first mini wiring 12 of the first wiring pattern 11 exists in a portion where the second mini wiring 32 does not exist.
[0034]
[1-3] Assembly for connection performance evaluation (hereinafter referred to as assembly)
FIG. 4 is a process diagram for providing a solder paste layer on a PCB pad. The surface of the PCB test piece 10 is covered with a metal mask M formed so as to expose only the portion of the PCB pad 13 (see FIG. 4A), and a solder paste (63Sn / 37Pb, Crystal solder) was applied (see FIG. 4B). Thereafter, the metal mask M was removed (see FIG. 4C) to form the solder paste layer SP on the PCB pad 13.
[0035]
FIG. 5 is a process diagram for fixing a solder ball to the LGA pad. The solder paste layer SP was formed on the LGA pad 23 in the same manner as in FIG. 4 for the large LGA test piece 20. Subsequently, as shown in FIG. 5, a jig J having a shape exposing only the LGA pad 23 is set in order to set the solder ball SB, and the solder ball SB (90 Pb / 10 Sn, high-temperature solder) is applied to the solder paste. It was set on the layer SP (see FIG. 5A), and then the jig J was removed. Next, by performing reflow at a low temperature (about 220 ° C.), the solder paste layer SP was melted and solidified to form a solder layer S. Thus, the solder ball SB was fixed to the LGA pad 23 via the solder layer S (see FIG. 5B).
[0036]
6 and 7 are process diagrams for manufacturing the assembly. The PCB test piece 10 and the LGA test piece 20 were joined by the package mounter 40 shown in FIG. 6 to produce an assembly A20 (see FIG. 7). The package mounter 40 includes a base 41, a rotation arm 42 rotatably attached to the base 41, and a support 43 provided at a tip of the rotation arm 42.
[0037]
The procedure for producing the assembly A20 will be described below. First, the PCB test piece 10 having the solder paste layer SP formed on the PCB pad 13 was fixed on the base 41. Further, the LGA test piece 20 having the solder ball SB fixed on the LGA pad 23 via the solder layer S was fixed to the support 43. At this time, the images of the test pieces 10 and 20 on the base 41 and the support 43 via the prism 44 are captured by the CCD camera 45, and the two images are superimposed so that the PCB pad 13 and the LGA pad 23 match. The positioning of both test pieces 10 and 20 was performed. After the positioning, the rotating arm 42 is rotated so that the test pieces 10 and 20 are overlapped, and the solder ball SB of the LGA pad 23 is set on the solder paste layer SP of the PCB pad 13 (see FIG. 7A). . By performing reflow at a low temperature in this state, the solder paste layer SP of the PCB test piece 10 is melted and solidified to form a solder layer S, and the PCB pad 13 and the LGA pad 23 are connected to the solder layer S, the solder ball SB, and the solder layer. The assembly A20 joined via S was obtained (see FIG. 7B).
[0038]
FIG. 8 is an explanatory diagram of the assembly A20. In the assembly A20, the first mini-wirings 12 and the second mini-wirings 22 are alternately connected, so that a so-called daisy chain is completed, and the electric circuit WC1 is formed over the entire length of the virtual spiral WL. I have.
[0039]
Similarly, for the small LGA test piece 30, the solder ball SB is fixed to the LGA pad 33 via the solder layer S in the same manner as described above, and then the PCB test piece 10 and the LGA test piece are mounted by the package mounter 40. 30 were joined to produce an assembly A30. FIG. 9 is an explanatory diagram of the assembly A30. In the assembly A30, a so-called daisy chain is completed by alternately connecting the first mini-wirings 12 and the second mini-wirings 32, and the electric circuit WC2 extends over a part thereof along the virtual spiral WL. Is formed.
[0040]
[1-4] Connection reliability evaluation test
The assembly A20 of FIG. 8 is subjected to a gas phase heat cycle test with 0 ° C. × 20 minutes and 100 ° C. × 20 minutes as one cycle, and for each cycle, the common terminal 14 and the inspection terminal 15 of the PCB test piece 10 The conduction state during was examined. Then, at the time when the conduction is interrupted, one of the connection points of the electric circuit WC1 formed over the entire length of the virtual spiral line WL, that is, the PCB pad 13-the solder layer S-the solder ball SB-the solder layer S-LGA pad 23, It was determined that the destruction had occurred.
[0041]
Furthermore, at the time when the conduction between the common terminal 14 and the inspection terminal 15 is interrupted, the conduction state between the common terminal 14 and the inspection terminal 17 for identifying a break point near the inspection terminal 15 is checked, and the conduction is maintained. I confirmed that In this case, it is considered that one of the two connection points a and b existing between the connection point where the inspection terminal 15 is provided and the connection point where the break point identification inspection terminal 17 is provided is broken. Therefore, the cross sections of these connection points a and b were examined, the broken connection points were specified, and the state of the cross section of the broken connection points was observed. By observing the cross section, it was possible to investigate at which part of the LGA pad 23-the solder layer S-the solder ball SB-the solder layer S-the PCB pad 13 was broken.
[0042]
The connection reliability evaluation test was similarly performed for the assembly A30 in FIG. In this case, the conduction state between the common terminal 14 and the inspection terminal 16 was examined. When the conduction between the common terminal 14 and the break point identification inspection terminal 18 is checked at the time when the conduction between the two is stopped, if the conduction is maintained between the common terminal 14 and the break point identification inspection terminal 18, the connection points c and d are determined. It was found that the fracture occurred in any of the above cases, so that the broken portion could be easily specified.
[0043]
The number of cycles at which the common terminal 14 and the inspection terminal 15 become non-conductive in the assembly A20 using the large LGA test piece 20 depends on the common terminal 14 and the inspection in the assembly A30 using the small LGA test piece 30. The number was smaller than the number of cycles at which the terminals 16 became non-conductive. This is because the LGA test pieces 20 and 30 are made of ceramics while the PCB test piece 10 is made of resin, and thus a stress is generated due to a difference in the coefficient of thermal expansion. Since the outermost portion becomes larger, it is considered that the conduction of the electric circuit is interrupted by the smaller number of cycles in the assembly A20.
[0044]
In this connection reliability evaluation test, for example, various changes are made to the ceramic material of the LGA test pieces 20 and 30, the material of the PCB test piece 10, and the type and shape of the solder used for the solder paste SP or the solder ball SB. Can evaluate how the connection performance changes. For this reason, the ceramic material and the type of solder can be appropriately determined for the IC mounting wiring board in consideration of the actual use conditions.
[0045]
As described above, according to the present embodiment, when various second wiring patterns 21 and 31 having different sizes are prepared, it is not necessary to prepare first wiring patterns of a type corresponding thereto, and only one type of first wiring pattern is required. It is sufficient to prepare the wiring pattern 11. For this reason, the effect that the connection reliability of the wiring board having various wiring patterns having different sizes can be evaluated at low cost can be obtained.
[0046]
In the first embodiment, two types of large and small LGA test pieces 20 and 30 are illustrated. However, the LGA test pieces are manufactured in more sizes, and the connection reliability is evaluated by using the PCB test pieces 10 for each. You may do. Specifically, LGA test pieces having a size of 21 mm, 25 mm, 29 mm, 35 mm, 40 mm, and 45 mm were prepared, and PCB test pieces having a size of 45 mm were prepared to evaluate connection performance. For example, six types of LGA test pieces can be evaluated with one type of PCB test piece.
[0047]
In addition, it is preferable to select a standard size for the pitch of the LGA pads 23 and 33 of the LGA test pieces 20 and 30 (distance between centers of adjacent LGA pads), for example, 1.00 mm or 1.27 mm. Good. In this case, the pitch of the PCB pads 13 of the PCB test piece 10 is also selected to be 1.00 mm or 1.27 mm.
[0048]
[Second embodiment]
FIG. 10 is an explanatory diagram of a PCB test piece according to the second embodiment. The PCB test piece 50 of the present embodiment is made of a substantially rectangular glass epoxy resin, and includes a plurality of (eight in this case) first wiring patterns 11 of the PCB test piece 10 of the first embodiment. A terminal provided with a terminal group 51 which is a set of terminals drawn out from the common terminal 14, inspection terminals 15 and 16, and inspection points 17 and 18 for identifying break points of one wiring pattern 11 was used. When such a PCB test piece 50 is used, an assembly with eight LGA test pieces can be manufactured on one PCB test piece 50, so that the assembly of the assemblies can be subjected to a heat cycle test at a time. For this reason, compared with the case where an assembly is manufactured for each LGA test piece and the heat cycle test of each assembly is performed, the effect that the operation of the heat cycle test can be simplified is obtained.
[0049]
[Third embodiment]
In the present embodiment, only the assembly A20 of the first embodiment was prepared, and a heat cycle test was performed on the assembly A20, and conduction between the common terminal 14 and each of the inspection terminals 15 and 16 was checked every cycle. Generally, when the number of heat cycle tests is increased, a disconnection occurs between the common terminal 14 and the outermost inspection terminal 15, and when the number of cycle tests is further increased, the inner peripheral side inspection terminal 16 is disconnected. A disconnection occurs between the two. For this reason, if only the LGA test piece 20 of the maximum size is prepared, the heat cycle test results of the LGA test pieces of various sizes can be easily obtained without dare to prepare the LGA test piece 30 of a smaller size. The effect that it can be obtained is obtained.
[0050]
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and it goes without saying that the present invention can be implemented in various modes as long as they fall within the technical scope of the present invention.
For example, in the above embodiment, the case where the LGA test pieces 20 and 30 are joined to the PCB test piece 10 using the solder balls SB, that is, the BGA type has been described as an example. The connection performance may be examined by connecting the pins to the PGA type.
[0051]
Although the common terminal (center terminal) and the inspection terminal are provided in the above-described embodiment, the conduction state between the center position of the electric circuit and the inspection position may be examined without providing such a terminal. .
[Brief description of the drawings]
FIG. 1 is an explanatory view of a PCB test piece of a first embodiment, (a) is a plan view, (b) is an internal explanatory view, and (c) is a partial sectional view.
FIGS. 2A and 2B are explanatory views of the LGA test piece of the first embodiment, wherein FIG. 2A is a rear view, FIG. 2B is an internal explanatory view, and FIG.
3A and 3B are explanatory views of the LGA test piece of the first embodiment, wherein FIG. 3A is a rear view, FIG. 3B is an internal explanatory view, and FIG. 3C is a partial sectional view.
FIG. 4 is a process diagram for providing a solder paste layer on a PCB pad.
FIG. 5 is a process diagram for fixing a solder ball to an LGA pad.
FIG. 6 is a process chart for manufacturing an assembly.
FIG. 7 is a process chart for manufacturing an assembly.
FIG. 8 is an explanatory diagram of the assembly.
FIG. 9 is an explanatory view of the assembly.
FIG. 10 is an explanatory view of a PCB test piece of a second embodiment.
FIG. 11 is an explanatory diagram of a virtual line according to the present invention.
FIG. 12 is an explanatory diagram of a conventional example.
FIG. 13 is a longitudinal sectional view of a conventional electric circuit.
[Explanation of symbols]
Reference numeral 10: PCB test piece, 11: first wiring pattern, 12: first mini wiring, 13: PCB pad, 14: common terminal, 15, 16: inspection terminal, 17 , 18 ... inspection terminal for breaking point identification, 20, 30 ... LGA test piece, 21, 31 ... second wiring pattern, 22, 32 ... second mini wiring, 23, 33 ... LGA pad, 40: package mounter, 41: base, 42: rotating arm, 43: support, 44: prism, 45: CCD camera, 50: PCB Test piece, 51: Terminal group, A20, A30: Assembly, J: Jig, M: Metal mask, S: Solder layer, SB: Solder ball, SP ... Solder paste layer, WC1, WC2 ... electric circuit WL ··· virtual spiral.

Claims (6)

中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線に沿ってその全長にわたり断続的に形成された第1配線パターンを有する第1配線基板と、前記仮想線に沿ってその全長またはその一部にわたり断続的に形成された第2配線パターンを有する第2配線基板とを用意し、
前記第1配線パターンと前記第2配線パターンとを導通材を介して電気的に接続することにより、前記仮想線に沿ってその全長または一部にわたり導通する電気回路を形成し、
この電気回路を形成した状態で性能評価試験を行い、
この性能評価試験を行う前後において、前記電気回路のうち前記仮想線の中心点に対応する中心位置と前記仮想線の中心点よりも外側の検査位置との間の導通状態の変化を調べることにより、前記第1配線基板と前記第2配線基板との接続性能を評価すること
を特徴とする配線基板の接続性能評価方法。
A first wiring board having a first wiring pattern intermittently formed over the entire length along a virtual line having a shape extending outward from the center point so as to surround the center point; A second wiring board having a second wiring pattern formed intermittently over the entire length or a part thereof;
By electrically connecting the first wiring pattern and the second wiring pattern via a conductive material, an electrical circuit is formed that is electrically conductive along the entire length or a part thereof along the virtual line,
Perform a performance evaluation test with this electric circuit formed,
Before and after performing this performance evaluation test, by examining a change in a conduction state between a center position corresponding to the center point of the virtual line and an inspection position outside the center point of the virtual line in the electric circuit. And evaluating the connection performance between the first wiring board and the second wiring board.
中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線に沿ってその全長にわたり断続的に形成された第1配線パターンを有する1種類の第1配線基板と、前記仮想線に沿ってその全長またはその一部にわたり断続的に形成された第2配線パターンを有する多種類の第2配線基板とを用意し、
前記多種類の第2配線基板はそれぞれ第2配線パターンのサイズが異なるものであり、
前記第1配線パターンと前記多種類の第2配線基板のうちのいずれかの第2配線パターンとを導通材を介して電気的に接続することにより、前記仮想線に沿ってその全長または一部にわたり導通する電気回路を形成し、
この電気回路を形成した状態で性能評価試験を行い、
この性能評価試験を行う前後において、前記電気回路のうち前記仮想線の中心点に対応する中心位置と前記仮想線の中心点よりも外側の検査位置との間の導通状態の変化を調べることにより、前記電気回路を形成している前記第1配線基板と前記第2配線基板との接続性能を評価すること
を特徴とする配線基板の接続性能評価方法。
One kind of a first wiring board having a first wiring pattern formed intermittently over the entire length along a virtual line having a shape extending outward from the center point so as to surround the center point; Along with the entire length or a part thereof, a plurality of types of second wiring boards having a second wiring pattern formed intermittently,
The various types of second wiring boards have different sizes of second wiring patterns, respectively.
By electrically connecting the first wiring pattern and any of the second wiring patterns of the various types of second wiring boards via a conductive material, the entire length or a part thereof along the virtual line Form an electrical circuit that conducts over
Perform a performance evaluation test with this electric circuit formed,
Before and after performing this performance evaluation test, by examining a change in a conduction state between a center position corresponding to the center point of the virtual line and an inspection position outside the center point of the virtual line in the electric circuit. And evaluating the connection performance between the first wiring board and the second wiring board forming the electric circuit.
中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線に沿ってその全長にわたり断続的に形成された第1配線パターンを有する1種類の第1配線基板と、前記仮想線に沿ってその全長またはその一部にわたり断続的に形成された第2配線パターンを有する1種類の第2配線基板とを用意し、
前記第1配線パターンと前記第2配線パターンとを導通材を介して電気的に接続することにより、前記仮想線に沿ってその全長または一部にわたり導通する電気回路を形成し、
この電気回路を形成した状態で性能評価試験を行い、
この性能評価試験を行う前後において、前記電気回路のうち前記仮想線の中心点に対応する中心位置と前記仮想線の中心点よりも外側の複数の検査位置との間の導通状態の変化を調べることにより、前記第1配線基板と前記第2配線基板との接続性能のほか、前記第1配線基板と前記第2配線基板よりも小さなサイズの配線基板との接続性能をも評価する
を特徴とする配線基板の接続性能評価方法。
One kind of a first wiring board having a first wiring pattern formed intermittently over the entire length along a virtual line having a shape extending outward from the center point so as to surround the center point; A second wiring board having a second wiring pattern formed intermittently along the entire length or a part thereof along
By electrically connecting the first wiring pattern and the second wiring pattern via a conductive material, an electrical circuit is formed that is electrically conductive along the entire length or a part thereof along the virtual line,
Perform a performance evaluation test with this electric circuit formed,
Before and after performing the performance evaluation test, a change in a conduction state between a center position of the electric circuit corresponding to the center point of the virtual line and a plurality of inspection positions outside the center point of the virtual line is examined. Thereby, in addition to the connection performance between the first wiring board and the second wiring board, the connection performance between the first wiring board and a wiring board smaller in size than the second wiring board is also evaluated. Method for evaluating the connection performance of printed wiring boards.
請求項1〜3のいずれかに記載の配線基板の接続性能評価方法であって、
前記電気回路のうち前記中心位置と前記検査位置との間が不導通となったとき、この検査位置の近傍であってこの検査位置よりも前記仮想線に沿って中心方向に位置する他の検査位置と前記中心位置(又は前記検査位置)との間の導通状態を調べることにより、前記電気回路のうちの前記2つの検査位置の間に破断箇所があるか否かを判定すること
を特徴とする配線基板の接続性能評価方法。
It is a connection performance evaluation method of the wiring board according to any one of claims 1 to 3,
When the electrical circuit becomes non-conductive between the center position and the inspection position, another inspection is performed near the inspection position and located closer to the center along the virtual line than the inspection position. Determining whether there is a break between the two inspection positions in the electric circuit by examining a conduction state between a position and the center position (or the inspection position). Method for evaluating the connection performance of printed wiring boards.
配線基板同士を導通材を介して接続した場合の接続性能を評価するための接続性能評価用キットであって、
中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線に沿ってその全長にわたり断続的に形成された第1配線パターンを有する第1配線基板と、
前記仮想線に沿ってその全長またはその一部にわたり断続的に形成された第2配線パターンを有する第2配線基板と
を備えたことを特徴とする配線基板の接続性能評価用キット。
A connection performance evaluation kit for evaluating connection performance when wiring boards are connected to each other via a conductive material,
A first wiring board having a first wiring pattern intermittently formed over the entire length along a virtual line having a shape extending outward from the center point so as to surround the center point;
A second wiring board having a second wiring pattern formed intermittently over the entire length or a part thereof along the imaginary line, and a connection performance evaluation kit for a wiring board.
配線基板同士を導通材を介して接続した場合の接続性能を評価するために用いる配線基板であって、
中心点からその中心点を囲むようにしつつ外方に延びる形状の仮想線に沿ってその全長またはその一部にわたり断続的に形成された配線パターンを有する配線基板。
A wiring board used to evaluate the connection performance when the wiring boards are connected via a conductive material,
A wiring substrate having a wiring pattern formed intermittently over the entire length or a part thereof along an imaginary line extending outward from a center point while surrounding the center point.
JP12445397A 1997-05-14 1997-05-14 Method for evaluating connection performance of wiring board, evaluation kit for the method, and wiring board Expired - Fee Related JP3566027B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12445397A JP3566027B2 (en) 1997-05-14 1997-05-14 Method for evaluating connection performance of wiring board, evaluation kit for the method, and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12445397A JP3566027B2 (en) 1997-05-14 1997-05-14 Method for evaluating connection performance of wiring board, evaluation kit for the method, and wiring board

Publications (2)

Publication Number Publication Date
JPH10319074A JPH10319074A (en) 1998-12-04
JP3566027B2 true JP3566027B2 (en) 2004-09-15

Family

ID=14885904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12445397A Expired - Fee Related JP3566027B2 (en) 1997-05-14 1997-05-14 Method for evaluating connection performance of wiring board, evaluation kit for the method, and wiring board

Country Status (1)

Country Link
JP (1) JP3566027B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686869B2 (en) * 2001-02-27 2011-05-25 ソニー株式会社 Semiconductor element and method for evaluating semiconductor element
JP3833124B2 (en) * 2002-02-19 2006-10-11 セイコーインスツル株式会社 Display device
KR101039775B1 (en) 2009-09-01 2011-06-09 대덕전자 주식회사 Evaluation method of via hole for printed circuit board and test board thereof
JP6532660B2 (en) * 2014-09-05 2019-06-19 株式会社半導体エネルギー研究所 Test method

Also Published As

Publication number Publication date
JPH10319074A (en) 1998-12-04

Similar Documents

Publication Publication Date Title
US6564986B1 (en) Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US6563223B2 (en) Interconnection component for facilitating testing of packaged integrated circuits
JP2005512335A (en) Ball grid array package
KR20050085387A (en) Method for making a socket to perform testing on integrated circuits and socket made
JP4252491B2 (en) Module with inspection function and inspection method thereof.
JP3459765B2 (en) Mounting inspection system
US7271611B2 (en) Method for testing semiconductor components using bonded electrical connections
JPH1144732A (en) Multi-chip module
US6788092B2 (en) Test assembly for integrated circuit package
JP3566027B2 (en) Method for evaluating connection performance of wiring board, evaluation kit for the method, and wiring board
JP2715793B2 (en) Semiconductor device and manufacturing method thereof
JPH0823015A (en) Preparation of known-good die with solder bump
JP3722325B2 (en) Surface mount electronic component, wiring board, mounting board, and mounting method
US7972178B2 (en) High density connector for interconnecting fine pitch circuit packaging structures
JP2006165325A (en) Wiring structure of board mounting ic package and method for inspecting defective electric connection
JP2004311535A (en) Chip-size package semiconductor device
JP2571023B2 (en) BGA type semiconductor device
JP2955736B2 (en) Multilayer ceramic package for semiconductor device
KR100716805B1 (en) Printed circuit board for semiconductor package and method of test connection using the same
JPH11260871A (en) Probe device
KR20000007516A (en) Flip chip burn-in test substrate and burn-in testing method using thereof
JP3119245B2 (en) Auxiliary probe card for wafer inspection and wafer inspection method
US6411114B1 (en) Universal test coupon for performing prequalification tests on substrates
KR20060074792A (en) Test unit for board with area array package
JPH1117057A (en) Bga type semiconductor device with inspection pads

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees