JP3562100B2 - 画面サイズ判定回路 - Google Patents
画面サイズ判定回路 Download PDFInfo
- Publication number
- JP3562100B2 JP3562100B2 JP03394796A JP3394796A JP3562100B2 JP 3562100 B2 JP3562100 B2 JP 3562100B2 JP 03394796 A JP03394796 A JP 03394796A JP 3394796 A JP3394796 A JP 3394796A JP 3562100 B2 JP3562100 B2 JP 3562100B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- zone
- screen size
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の属する技術分野】
この発明は、画面サイズ判定回路に関する。詳しくは、所定の検出領域の画像部分の信号を積分してその電圧値に応じて出力されるデジタル信号を読み込んで画面サイズを判定することによって、検出精度を改善した画面サイズ判定回路に係るものである。
【0002】
【従来の技術】
受信したテレビ放送やビデオデッキからの再生映像信号に基づく画面のサイズを検出し、その画面サイズの種類に応じて受像管の表示面を有効に使用するように、画面の縦方向の拡大処理機能を有するテレビがある。
【0003】
画面サイズとしては、図5に示すように、例えば縦と横の比率が3:4の標準サイズ、約1:1.6〜2.0のビスタサイズ及び約1:2.2〜2.5のシネスコサイズなどがある。
【0004】
標準サイズの画面は、受像管の表示面の全てを使用するものであり、ビスタサイズ及びシネスコサイズの画面は上部及び下部の走査線の何本かは使用しないものである。ビスタサイズは殆どの場合1フィールド当たり1Hから少なくとも34Hまでの上部の走査線と少なくとも241Hから262.5Hまでの走査線を使用しないものであり、シネスコサイズはその上部はビスタサイズと同じであるが、下部については殆どの場合少なくとも219Hから262.5Hまでの走査線については使用されない無画面部となる。
【0005】
上述した拡大処理機能を有するテレビでは、これから表示する画面が標準サイズ、ビスタサイズ及びシネスコサイズのいずれであるかが判定され、標準サイズであると判定されたときは、拡大処理が行なわれずにそのままのサイズで受像管に表示される。ビスタサイズやシネスコサイズであると判定されたときは、受像管の表示面が全て使われるように各サイズに応じた比率で縦方向に拡大処理されて表示される。
【0006】
図6は、上述した画面拡大機能を実現するための画面サイズ判定回路60の構成例を示している。図7は、後述する検出範囲Aゾーン及びBゾーンにおける、画面サイズ判定回路60の各部の入出力信号の一例を示す図である。
【0007】
図6において、画面サイズ判定回路60は、バッファアンプ1、ペデスタルクランプ回路2、コンパレータ回路3、基準電圧出力回路61及びゲート回路5を有している。
【0008】
バッファアンプ1には受像管13に表示する映像信号に含まれる輝度信号SVが供給されてインピーダンス変換が行われる。バッファアンプ1の出力信号はペデスタルクランプ回路2に供給される。ペデスタルクランプ回路(以下、「クランプ回路」という)2では、バッファアンプ1の出力信号のペデスタルレベルに対するクランプ処理が行われ、その出力信号SPCはコンパレータ回路3に供給される。
【0009】
コンパレータ回路3では、図7(a)に示すように、クランプ回路2の出力信号SPCが基準電圧出力回路61より供給される基準電圧Vr(黒レベル)と比較される。そして、図7(b)に示すように、信号SPCの電圧が基準電圧Vrより高いところではコンパレータ回路3の出力信号SCは正となり、信号SPCの電圧が基準電圧Vrより低いところでは信号SCは0となるようになっている。
【0010】
これにより、検出ラインにおける画像の有無を検出できる。この出力信号SCは、ANDゲートで構成されるゲート回路5の一方の入力端子に供給される。
【0011】
また、画面サイズ判定回路60は、ゲートパルス信号出力回路62、A/Dコンバータ63、マイコン64、インタフェース11及び垂直偏向回路12を有している。
【0012】
ゲートパルス信号出力回路62では、垂直同期信号及び水平同期信号を利用して、図7(c)に示すように画像の検出部分のみを正電圧、その他を0電圧としたパルス信号(ゲート信号)SPが生成されて、これがゲート回路5に供給される。
【0013】
A/Dコンバータ63では、ゲート回路5より供給される信号SA(図7(d))がデジタル変換されて、図7(e)に示すように、正電圧のとき「1」、0電圧のとき「0」のデジタル信号SDが出力される。そして、マイコン64では、A/Dコンバータ63より供給されるデジタル信号SDの組合わせによる画面サイズの判定が行われて、その画面サイズに合わせて拡大処理を行う制御信号SCMが出力される。垂直偏向回路12では、インタフェース11を介して供給される制御信号SCMに応じて受像管13の垂直偏向幅を制御して受像管13に表示する画面の縦方向を拡大する。
【0014】
この画面サイズ判定回路60における画像の有無の検出は、図8に示すように、31H〜34Hまでの4ライン(Aゾーン)と、220H〜223Hまでの4ライン(Bゾーン)と、242H〜245Hまでの4ライン(Cゾーン)で行われる。図5及び図8に示すように、Bゾーンにあってはビスタサイズは画像領域であるが、シネスコサイズは画像領域外である。したがって、図9に示すように、A,B,Cの各ゾーンでの水平ライン単位の映像信号の有無(の組合わせ)によって画面サイズを判定できる。
【0015】
なお、Aゾーンにおいては、チャネル表示や時刻表示の画像による誤動作を防ぐために、両端はその検出範囲から除かれる。また、Bゾーン及びCゾーンにおいては、字幕等による誤動作を防ぐために、中央付近はその検出範囲から除かれる。
【0016】
【発明が解決しようとする課題】
ところで、上述した構成の回路では、マイコン64は、A,B,Cの各ゾーンの各ライン毎にA/Dコンバータ63の出力信号SDの値を読み込み、読み込んだ4ラインの信号SDの有無の組合わせからゾーン毎の画像の有無を判定したのち、その各ゾーンの判定結果の組合わせによって画面サイズの判定を行うようにしている。よって、マイコン64は合計12回のデータの読み込みと4回の判定を判定を行う必要があり、マイコン64への負担が大きい。
【0017】
また、上述した構成の回路では、図10(a)に示すようにクランプ回路2の出力信号SPCにノイズ成分が存在すると、図10(b)に示すようにコンパレータ回路3が誤動作してゲート回路5に供給される出力信号SCが不安定になり、実際に画像が存在している検出範囲でもA/Dコンバータ63からマイコン64に供給される信号SDが「0」になったりする。これによってマイコン64が正しいゾーン判定を行えないことがある。
【0018】
また、コンパレータ回路3の基準電圧Vrは黒レベル近傍に設定されているので、検出すべき画像が非常に暗いときは、図10(c)に示すように、信号SPCの画像部分と基準電圧Vrとは殆ど差がなくなる。その結果、温度変化によるドリフトによって基準電圧Vrのレベルが僅かに変化するだけでコンパレータ回路3が誤動作するおそれがあり、これによってもマイコン64が正しい判定を行えないことがある。
【0019】
このように、上述した回路構成では、マイコンの読み込み回数や判定回数が多く、マイコンに大きな負担をかけていた。また、検出する画像にノイズが混入したり、温度ドリフトによって基準電圧が変化したりすると正しい画面サイズの判定が行われないおそれがあった。
【0020】
そこで、この発明では、マイコンの負担を軽減すると共に、ノイズや温度ドリフトの影響を受けにくい画面サイズ判定回路を提供するものである。
【0021】
【課題を解決するための手段】
この発明に係る第1の画面サイズ判定回路は、受像管に表示されるテレビ画面の画像信号を所定の基準電圧と比較して画像信号を取り出す比較手段と、この比較手段の出力信号から所定の検出領域の信号を取り出すゲート手段と、このゲート手段の出力信号を積分して出力する積分手段と、この積分手段の出力信号の電圧値に応じたデジタル信号を出力するA/Dコンバータと、このA/Dコンバータより出力されるデジタル信号を読み込んで画面サイズを判定する判定手段と、この判定手段で判定した画面サイズに応じて受像管の偏向を制御する制御部とを備え、上記検出領域が複数のゾーンから構成され、検出される画面サイズ毎に各ゾーンにおける画像信号の有無の組合わせが異なるように各ゾーンの位置が選択されると共に、上記積分手段がゾーン毎に重みを変えてゲート手段の出力信号を積分することを特徴とするものである。
【0022】
更に、この発明に係る第2の画面サイズ判定回路は、受像管に表示されるテレビ画面の映像信号を所定の基準電圧と比較して画像信号を取り出す比較手段と、この比較手段の出力信号から所定の検出領域の信号を取り出すゲート手段と、このゲート手段の出力信号をテレビ画面の一画面ごとに積分して出力する積分手段と、この積分手段の出力信号の電圧値に応じたデジタル信号を出力するA/Dコンバータと、このA/Dコンバータより出力されるデジタル信号を読み込んでテレビ画面の一画面ごとに画面サイズを判定する判定手段と、この判定手段で判定した画面サイズに応じて受像管の偏向を制御する制御部とを備え、
検出領域が複数のゾーンから構成され、検出される画面サイズ毎に各ゾーンにおける画像信号の有無の組み合わせが異なるように各ゾーンの位置が選択されると共に、積分手段がゾーン毎に重みを変えてゲート手段の出力信号を積分することを特徴とするものである。
【0023】
第1及び第2の画面サイズ判定回路において、ゲート手段より出力される検出領域の画像部分の信号は、積分手段で重みを変えて積分されて出力される。この積分された出力信号はA/Dコンバータでその電圧値に応じてデジタル信号に変換されて出力される。このデジタル信号は判定手段で読み込まれて画面サイズが判定される。よって、判定手段ではデジタル信号を1回読むだけで画面サイズの判定を行うことができる。また、積分された信号によって画面サイズの判定が行われるので、ノイズや温度ドリフトなどによる影響を受けにくい。
【0024】
また、検出領域が複数のゾーンからなるものでは、積分手段で各ゾーン毎に重みが変えられて積分される。これにより、各ゾーンの画像検出時の電圧の増加の割合が異なる。よって、各ゾーンにおける画像信号の有無の組合わせが異なれば、A/Dコンバータの出力電圧は必ず異なることとなる。
【0025】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。図1は、実施の形態としての画面サイズ判定回路100の構成を示している。この図1において、図6と対応する部分には同一符号を付し、その詳細説明は省略する。
【0026】
図1において、基準電圧出力回路4からは基準電圧Vrefがコンパレータ回路3に供給される。この基準電圧Vrefは、図2(a)に示すように、黒レベルよりも高いレベルになっている。そして、コンパレータ回路3では、クランプ回路2の出力信号SPCが基準電圧Vrefと比較されて、信号SPCが基準電圧Vrefより高い領域では正となる信号SCが出力される。
【0027】
そしてゲートパルス信号出力回路6からは、水平同期信号と垂直同期信号を利用して、検出する領域を正としたパルス信号SGPがゲート回路5に供給される。このパルス信号SGPは、図2(c)に示すように、図8に示すAゾーン(31,32,33,34H)における画像部分の中央付近に相当する領域と、Bゾーン(220,221,222,223H)及びCゾーン(242,243,244,245H)における画像部分の両端に相当する領域にそれぞれ対応したパルスである。なお、水平同期期間で各ゾーンの検出パルス幅が等しくなるように、Bゾーン及びCゾーンの各パルス幅はAゾーンのパルス幅のほぼ2分の1になっている。
【0028】
ゲート回路5では、コンパレータ回路3の出力信号SCとゲートパルス信号SGPとが比較されて、図2(d)に示すような出力信号SGが得られる。このゲート回路5は必ずしも必要ではなく、場合によってこれを省略することもできる。この場合には検出ゾーンはマイコン10で管理される。
【0029】
画面サイズ判定回路100は、プログラムゲインアンプ7と積分器8を有している。
【0030】
プログラムゲインアンプ(以下、「ゲインアンプ」という)7を構成するオペアンプ15の非反転入力端子にはゲート回路5の出力信号SGがオペアンプ14で極性反転されて供給される。オペアンプ15の反転入力端子には、一端が接地された抵抗値Rの抵抗器R1の他端と、3個の固定端子A,B,Cを持つスイッチSW1の可動端子Dが接続される。スイッチSW1の固定端子Aはオペアンプ15の出力端子に接続される。固定端子Bは抵抗値Rの抵抗器R2を介して、また固定端子Cは抵抗値3Rの抵抗器R3を介してオペアンプ15の出力端子に接続される。
【0031】
ゲインアンプ7の出力端子は、積分器8を構成するオペアンプ16の反転入力端子に抵抗器R4を介して接続される。オペアンプ16の非反転入力端子は接地されている。オペアンプ16の反転入力端子と出力端子との間にはコンデンサCが接続されると共に、最大電圧値がそれぞれ1V,3V,7Vである3個のツェナダイオードZD1,ZD2,ZD3がスイッチSW2を介して並列に接続される。このスイッチSW2と、スイッチSW1の接続の切替は共にスイッチ制御回路17によって制御される。
【0032】
以上の構成において、ゲート回路5の出力信号SGは極性反転されて、オペアンプ15の非反転入力端子に供給されて増幅される。スイッチSW1の可動端子Dが、スイッチ制御回路17より出力される制御信号SCCによって制御されて固定端子Aに接続されるときは、オペアンプ15の反転入力端子の電位と出力端子の電位が等しくなるので、図2(e)のAゾーン部分に示すように、非反転入力端子に供給される信号SGは増幅されず積分器8に供給される。また、スイッチSW1の可動端子Dが固定端子Bに接続されるときは、抵抗器R1と同じ抵抗値を持つR2がオペアンプ15の反転入力端子と出力端子との間に接続され、オペアンプ15の反転入力端子の電位が出力端子の電位の2分の1になるので、図2(e)のBゾーン部分に示すように、信号SGは2倍に増幅されて積分器8に供給される。また、スイッチSW1の可動端子Dが固定端子Cに接続されるときは、抵抗器R1の3倍の抵抗値を持つR3がオペアンプ15の反転入力端子と出力端子との間に接続され、オペアンプ15の反転入力端子の電位が出力端子の電位の4分の1になるので、信号SGが4倍に増幅されて積分器8のオペアンプ16の反転入力端子に供給される。
【0033】
積分器8では、ゲインアンプ7で増幅されてオペアンプ16の反転入力端子に供給された信号SRが、コンデンサCによって積分されて図2(f)に示すように、オペアンプ16の出力端子より電圧VIとして出力される。この出力電圧VIは、オペアンプ16の反転入力端子と出力端子との間に接続されたツェナダイオードによってその最大電圧が制限される。スイッチ制御回路17によって制御されてスイッチSW2の可動端子Hが固定端子Eに接続されるときは、ツェナダイオードZD1によって出力電圧VIの最大値は1Vに制限される。また、可動端子Hが固定端子Fに接続されるときはツェナダイオードZD2によって出力電圧VIの最大値は3Vに制限され、固定端子Gに接続されるときはツェナダイオードZD3によって7Vに制限される。
【0034】
また、画面サイズ判定回路100は、A/Dコンバータ9及びマイコン10を有する。
【0035】
A/Dコンバータ9には、積分器8の出力電圧VIが供給される。そして、A/Dコンバータ9からは、その入力電圧VIに応じて出力XA,XB,XCからなる例えば(0,0,1)などの3ビットのデジタル信号が出力される。マイコン10では、A/Dコンバータ9より供給される3ビットのデジタル信号より受像管13に表示される画面のサイズを判定して制御信号SCMを出力し、垂直偏向回路12を制御して受像管13の表示画面の縦方向の大きさを画面サイズの種類に応じて変化させる。
【0036】
次に、図1〜図4及び図8を用いて積分器8の出力電圧VI及びA/Dコンバータ9のデジタル出力XA,XB,XCについて説明する。
【0037】
図8に示すAゾーンの検出中は、ゲインアンプ7のスイッチSW1の可動端子Dはスイッチ制御回路17によって制御されて固定端子Aに接続される。よって、例えば2図(a)に示すようにAゾーンに画像が存在して図2(d)に示すように各水平同期期間の中央付近を正とする信号SGがゲインアンプ7に供給されるときは、図2(e)に示すように信号SGは増幅されずに出力される(信号SR)。
【0038】
出力信号SRは積分器8で積分される。信号SRが正のときは、積分器8の出力電圧VIは時定数で定まる所定の比率で増加し、信号SRが0電圧のときはその電圧値を維持する。そして、例えばAゾーンの4ライン(31,32,33,34H)の全てに画像が存在して、図2(e)に示すように信号SRに一定幅2aの4個のパルスが存在するとき、Aゾーン検出中に出力電圧VIが1Vに増加するようになっている。Aゾーン検出中は、スイッチSW2はスイッチ制御回路17に制御されて可動端子Hが固定端子Eに接続され、出力電圧VIは1Vに制限される。
【0039】
また、図8に示すBゾーンの検出中は、スイッチSW1の可動端子Dはスイッチ制御回路17によって制御されて固定端子Bに接続される。よって、例えば図2(a)に示すようにBゾーンに画像が存在して図2(d)に示すように各水平同期期間の両端付近を正とする信号SGがゲインアンプ7に供給されるときは、図2(e)に示すように信号SGは2倍に増幅されて信号SRとして出力される。この出力信号SRは積分器8で積分され、例えばBゾーンの4ライン(220,221,222,223H)の全てに画像が存在して図2(e)に示すように信号SRに一定幅aの8個のパルスが存在するときには、出力電圧VIは2Vに増加するようになっている。Bゾーン検出中は、スイッチSW2はスイッチ制御回路17に制御されて可動端子Hが固定端子Fに接続され、出力電圧VIは3Vに制限される。
【0040】
また、図8に示すCゾーン検出中は、スイッチSW1の可動端子Dはスイッチ制御回路17によって制御されて固定端子Cに接続される。よって、例えばCゾーンに画像が存在してパルス信号SGが供給されるときは、信号SGは4倍に増幅されて出力される。この出力信号SRは積分器で積分されて、例えばCゾーンの4ライン(242,243,244,245H)の全てに画像が存在して信号SRに一定幅aの8個のパルスが存在するときには、出力電圧VIは4Vに増加するようになっている。Cゾーン検出中は、スイッチSW2はスイッチ制御回路17に制御されて、可動端子Hが固定端子Gに接続され、出力電圧VIは7Vに制限される。
【0041】
したがって、画面全てを使用しA,B,Cゾーンの3ゾーン全てに画像が検出される標準サイズの画面では、積分器8の出力電圧VIは、図3に示すようにAゾーン検出中に1V増加した後、Bゾーン検出中に2V増加して3Vになり、Cゾーン検出中に更に4V増加して7Vになる。ビスタサイズの画面ではAゾーンとCゾーンが無画面で映像信号が存在しない。したがって、Bゾーンのみに画像が検出されるようなビスタサイズの画面では、積分器8の出力電圧VIは、Bゾーン検出中に2Vまで増加してCゾーン検出後もその電圧を維持する。また、シネスコサイズの画面では、A,B,Cゾーンの3ゾーンの全てで画像が検出されないから、積分器8の出力電圧VIは0Vのままである。
【0042】
図4に示すように、入力電圧VIが7Vであるときは、A/Dコンバータ9より、XA=1,XB=1,XC=1の3ビットの出力(1,1,1)が得られる。同様に、入力電圧VIが2Vであるときは、A/Dコンバータ9の出力は、XA=0,XB=1,XC=0、つまり(0,1,0)となる。また、入力電圧VIが0Vであるときは、A/Dコンバータ9より、XA=0,XB=0,XC=0の3ビットの出力(0,0,0)が得られ、これらの出力はいずれもマイコン10に供給される。
【0043】
マイコン10では、A/Dコンバータ9より供給される3ビットのデジタル出力(XA,XB,XC)を読み込んでその論理値から画面サイズを判定する。検出した画面が標準サイズであるときはサイズ変更されない。検出した画面がビスタサイズやシネスコサイズであるときには、上部及び下部の無画像部分が少なくなるように拡大処理される。
【0044】
ところで、本実施の形態においては、例えば図10(a)に示すように検出する画像にノイズが存在して、図10(b)に示すようにコンパレータ回路3が誤動作したとしても、検出信号SRを積分したものをA/Dコンバートするようにしているので、ノイズによる判定処理の影響を少なくできる。また、ゲインアンプ7での検出信号SRに対する重みを各ゾーンで変化させているので、サイズ検出電圧の間隔(電圧差)を広くとることができる。よって、サイズ判定のためのそれぞれのしきい値の間隔に余裕ができる。そのため、判定精度が向上する。
【0045】
また、本実施の形態においては、上述したように、積分器8で検出信号SRを積分してA/Dコンバータ9で画面サイズの判定を行うものであり、サイズ判定のしきい電圧を低めに設定することができる。したがって、検出画像が暗くてコンパレータ回路3で画像を部分的に検出できなかったとしても、正確な画面サイズ判定が行われる。
【0046】
また、コンパレータ回路3の基準電圧Vrefを黒レベルよりも高いレベルに設定できるので、温度ドリフトなどによって基準電圧Vrefが多少変動してもその影響を余り受けない。
【0047】
マイコン10では、A/Dコンバータ9より供給されるデジタル信号(XA,XB,XC)をCゾーンの検出後に1回読むだけでサイズ判定が行われるので、マイコンの負担が従来の判定回路に比べて大幅に減少する。
【0048】
本実施例においては、画面サイズの判定により垂直方向の拡大処理を行うものであるが、例えば受像管がワイドサイズのものである場合、その横方向の画面を有効に使うべく水平偏向制御回路を制御して水平方向の拡大処理等を同時に行ってもよい。
【0049】
【発明の効果】
この発明に係る第1及び第2の画面サイズ判定回路によれば、ゲート手段の出力信号である各ゾーンの画像検出信号が積分手段によってゾーン毎に重みを変えて積分されて出力されるため、その出力信号の読み込み及びその読み込み結果による画面サイズの判定が1回で済み、マイコンの負担が大幅に軽減される。また、積分後の出力信号の最大電圧が制限されると共に、各画面サイズ判定のしきい電圧を低く設定することができるため、画像を検出するコンパレータがノイズや温度ドリフトなどによって誤動作したとしても、正確な画面サイズ判定を行うことができる。
【図面の簡単な説明】
【図1】実施の形態としての画面サイズ判定回路100の構成を示す図である。
【図2】図1における各部の入出力信号を説明するための図である。
【図3】図1に示す積分器8の出力電圧を示す図である。
【図4】図1に示すA/Dコンバータ9の入出力信号を示す図である。
【図5】画面サイズの一例を示す図である。
【図6】従来の画面サイズ判定回路60の構成を示す図である。
【図7】図6における各部の入出力信号を説明するための図である。
【図8】画像の検出範囲を示す図である。
【図9】図6に示すマイコン64の画面サイズ判定動作を説明するための図である。
【図10】コンパレータ回路3の動作を説明するための図である。
【符号の説明】
3 コンパレータ回路
4,61 基準電圧出力回路
5 ゲート回路
6,62 ゲートパルス信号出力回路
7 ゲインアンプ
8 積分器
9,63 A/Dコンバータ
10,64 マイコン
12 垂直偏向回路
13 受像管
14,15,16 オペアンプ
17 スイッチ制御回路
60,100 画面サイズ判定回路
Claims (2)
- 受像管に表示されるテレビ画面の映像信号を所定の基準電圧と比較して画像信号を取り出す比較手段と、
上記比較手段の出力信号から所定の検出領域の信号を取り出すゲート手段と、上記ゲート手段の出力信号を積分して出力する積分手段と、
上記積分手段の出力信号の電圧値に応じたデジタル信号を出力するA/Dコンバータと、
上記A/Dコンバータより出力されるデジタル信号を読み込んで画面サイズを判定する判定手段と、
上記判定手段で判定した画面サイズに応じて上記受像管の偏向を制御する制御部とを備え、
上記検出領域が複数のゾーンから構成され、検出される画面サイズ毎に各ゾーンにおける画像信号の有無の組合わせが異なるように各ゾーンの位置が選択されると共に、上記ゾーン毎に上記積分手段の重みを変えて上記ゲート手段の出力信号を積分することを特徴とする画面サイズ判定回路。 - 受像管に表示されるテレビ画面の映像信号を所定の基準電圧と比較して画像信号を取り出す比較手段と、
上記比較手段の出力信号から所定の検出領域の信号を取り出すゲート手段と、
上記ゲート手段の出力信号を上記テレビ画面の一画面ごとに積分して出力する積分手段と、
上記積分手段の出力信号の電圧値に応じたデジタル信号を出力するA/Dコンバータと、
上記A/Dコンバータより出力されるデジタル信号を読み込んで上記テレビ画面の一画面ごとに画面サイズを判定する判定手段と、
上記判定手段で判定した画面サイズに応じて上記受像管の偏向を制御する制御部とを備え、
上記検出領域が複数のゾーンから構成され、検出される画面サイズ毎に各ゾーンにおける画像信号の有無の組み合わせが異なるように各ゾーンの位置が選択されると共に、
上記ゾーン毎に上記積分手段の重みを変えて上記ゲート手段の出力信号を積分することを特徴とする画面サイズ判定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03394796A JP3562100B2 (ja) | 1996-02-21 | 1996-02-21 | 画面サイズ判定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03394796A JP3562100B2 (ja) | 1996-02-21 | 1996-02-21 | 画面サイズ判定回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09233361A JPH09233361A (ja) | 1997-09-05 |
JP3562100B2 true JP3562100B2 (ja) | 2004-09-08 |
Family
ID=12400709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03394796A Expired - Fee Related JP3562100B2 (ja) | 1996-02-21 | 1996-02-21 | 画面サイズ判定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562100B2 (ja) |
-
1996
- 1996-02-21 JP JP03394796A patent/JP3562100B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09233361A (ja) | 1997-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0645750B1 (en) | Arrangement for adjusting monitor settings in a picture display system | |
US5699127A (en) | Automatic brightness limiter automatic control circuit, contrast limiter control circuit, luminance/color difference signal processor and video display apparatus | |
GB2321155A (en) | Video input level control circuit | |
JP2002351442A (ja) | 映像表示装置における焼付け防止装置 | |
JP3562100B2 (ja) | 画面サイズ判定回路 | |
US4551761A (en) | Signal processing circuit including image sensor | |
JPH0376068B2 (ja) | ||
US4682087A (en) | Apparatus for controlling amplitude of vertical deflection signal | |
KR0134487B1 (ko) | 캠코더 화면의 주변부 명암 보정 회로 | |
EP0074081A2 (en) | Signal processing unit | |
KR100324752B1 (ko) | 엘씨디 티브이의 화상종류에 따른 포맷 변환 회로 | |
KR100229806B1 (ko) | 고품위 텔레비젼에서의 색상신호 판별장치 | |
JPH05300448A (ja) | 映像表示装置 | |
JPH06311392A (ja) | 画像補正方法およびその装置 | |
JPH0410784B2 (ja) | ||
JPH0520067Y2 (ja) | ||
KR940000658Y1 (ko) | 보색 온스크린 디스플레이회로 | |
US5488690A (en) | Color video printer which enables a pattern generation process when no synchronizing signals are detected | |
KR0185136B1 (ko) | Vcr의 화상 선명도 확대장치 | |
JP3338292B2 (ja) | 電位クランプ回路 | |
KR930003981Y1 (ko) | 영상기록 재생기에서의 osd 신호레벨 자동조절 회로 | |
JP2003202839A (ja) | 液晶駆動装置 | |
KR910003959Y1 (ko) | 영상 및 문자신호 혼합회로 | |
JPH04280182A (ja) | テレビジョン信号自動判別装置 | |
KR200162300Y1 (ko) | 표시 장치의 동기 신호 발생 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |