JP3560871B2 - Stabilized power supply circuit, computer sub-board and information processing apparatus having the same - Google Patents

Stabilized power supply circuit, computer sub-board and information processing apparatus having the same Download PDF

Info

Publication number
JP3560871B2
JP3560871B2 JP29011999A JP29011999A JP3560871B2 JP 3560871 B2 JP3560871 B2 JP 3560871B2 JP 29011999 A JP29011999 A JP 29011999A JP 29011999 A JP29011999 A JP 29011999A JP 3560871 B2 JP3560871 B2 JP 3560871B2
Authority
JP
Japan
Prior art keywords
power supply
overcurrent protection
stabilized power
circuit
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29011999A
Other languages
Japanese (ja)
Other versions
JP2001109531A (en
Inventor
孝司 白井
篤雄 小西
謙次 増井
保寿 中澤
満 細木
智弘 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP29011999A priority Critical patent/JP3560871B2/en
Publication of JP2001109531A publication Critical patent/JP2001109531A/en
Application granted granted Critical
Publication of JP3560871B2 publication Critical patent/JP3560871B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、安定化電源回路に関し、またグラフィックボード、サウンドボード等の、その安定化電源回路が搭載されるコンピュータ用サブボードおよびそのコンピュータ用サブボードを備える情報処理装置に関する。
【０００２】
【従来の技術】
昨今、グラフィックボード、サウンドボード等の前記コンピュータ用サブボードに搭載される集積回路は、低電圧化、大電流化が進んでおり、一方、コンピュータ内部の電源は５Ｖおよび１２Ｖの２系統のため、５Ｖから、３．３Ｖ等の低電圧を生成する安定化電源回路が必要とされる。また、前記大電流化とともに、電流波形の急峻化が進んでいるので、安定化電源回路の出力コンデンサの容量が増大している。
【０００３】
図１０は、典型的な従来技術の安定化電源回路１の電気的構成を示すブロック図である。この安定化電源回路１は、大略的に、電源２から負荷３への電源ライン４に直列に出力トランジスタｔｒが介在され、その出力トランジスタｔｒの制御端子を、制御回路５が出力電圧ｖｏに対応して制御することによって、前記電源２からの入力電圧ｖｉｎを所望とする出力電圧ｖｏに安定化させて、前記負荷３へ出力するようにした３端子レギュレータである。前記電源２と出力トランジスタｔｒとの間には、後述する突入電流を抑制するためのチョークコイルｌが介在され、出力側には、負荷３と並列に、平滑用の出力コンデンサｃが外付けされている。
【０００４】
前記制御回路５には、前記出力電圧ｖｏが分圧抵抗ｒ１，ｒ２によって分圧されて得られたフィードバック電圧ｖａが入力され、コンパレータ６が、このフィードバック電圧ｖａと、定電流源ｆおよび基準電圧発生回路７によって作成された基準電圧ｖｒｅｆとを相互に比較し、両者の差に対応した誤差信号を、制御トランジスタｑ１を介して前記出力トランジスタｔｒのベースに与えることで、該出力トランジスタｔｒのベース電流を調整し、上述のような定電圧動作が行われる。
【０００５】
前記制御トランジスタｑ１に関連して、過電流保護回路８が設けられている。この過電流保護回路８は、電流検出用抵抗ｒ３および制御トランジスタｑ２を備えて構成されている。前記電流検出用抵抗ｒ３は、前記制御トランジスタｑ１のコレクタ電流、すなわち出力トランジスタｔｒのベース電流を電圧変換する。前記制御トランジスタｑ２は、前記コンパレータ６の出力、すなわち制御トランジスタｑ１のベースと接地との間に介在され、ベースに与えられる前記電流検出用抵抗ｒ３の端子電圧が高くなる程、したがって出力トランジスタｔｒのベース電流が大きくなる程、コンパレータ６からの前記誤差信号をバイパスし、出力トランジスタｔｒのベース電流を抑制する。このようにして、出力トランジスタｔｒの過電流による破壊を防止する過電流保護動作を行う。
【０００６】
【発明が解決しようとする課題】
上述のように構成される安定化電源回路１では、該安定化電源回路１の起動時に出力コンデンサｃが完全に放電しているとすると、該安定化電源回路１の出力側のインピーダンスは極めて低い状態になり、前記出力コンデンサｃに電荷が充電されて高インピーダンス状態になるまでは、前記過電流保護回路７によって設定される過電流保護値まで充電電流が流れる。この充電電流が流れる期間は、前記充電が終了するまでの期間であり、出力コンデンサｃの容量に依存している。
【０００７】
図１１は、上述のように構成される安定化電源回路１の出力オン／オフ特性を示す波形図である。定常時の入力電圧ｖｉｎ＝７Ｖ、出力電圧ｖｏ＝５Ｖ、出力電流ｉｏ＝０．５Ａ、過電流保護値ｉｏｐ＝１．４Ａとしている。たとえば、前記定電流源ｆをオン／オフさせ、基準電圧発生回路７による基準電圧ｖｒｅｆの作成を制御することによって、該安定化電源回路１の出力はオン／オフされる。
【０００８】
その定電流源ｆをオン／オフさせるための出力制御電圧ｖｃが時刻ｔ１で立上がると、出力電圧ｖｏが起動し始め、出力コンデンサｃの充電が完了する時刻ｔ２までの期間は、入力電流ｉｉｎには、過電流保護値ｉｏｐまでの電流が流れていることが理解される。また、入力電圧ｖｉｎに過渡電流応答性が不足しており、前記過電流保護値ｉｏｐまでの電流が流れている期間は、該入力電圧ｖｉｎが低下してしまうことが理解される。
【０００９】
また、図１２は、前記安定化電源回路１の立上がり、すなわち電源２の投入時の特性を示す波形図である。前記のように、定常時の入力電圧ｖｉｎ＝７Ｖ、出力電圧ｖｏ＝５Ｖ、出力電流ｉｏ＝０．５Ａ、過電流保護値ｉｏｐ＝１．４Ａとしている。時刻ｔ１１で入力電圧ｖｉｎが印加されると、出力電圧ｖｏが起動し始め、出力コンデンサｃの充電が完了する時刻ｔ１２までの期間は、前記過電流保護値ｉｏｐまでの電流が流れていることが理解される。
【００１０】
一方、昨今のコンピュータは、プラグ＆プレイなど呼ばれるコンピュータの動作状態で周辺機器の接続、取外しが可能となっており、活線状態で前記サブボードがマザーボードに抜差しされる。したがって、搭載回路が常時オン状態（電源が供給されると動作可能な状態）にあるサブボードが装着されると、安定化電源回路１は上記図１２で示すような立上がり動作を行うことになる。また、前記サブボード用ＬＳＩは、大消費電流化に対して、省エネ化およびバッテリーの長寿命化のために、待機時には電源供給を停止する等、安定化電源回路１の前記図１１で示すような出力オン／オフ機能が使用される。
【００１１】
ところが、前述のとおり、昨今、サブボード用ＬＳＩは低動作電圧化、大消費電流化が進んでおり、これに伴って、該サブボードに搭載される安定化電源回路１には、低出力電圧化、大出力電流化、過渡電流の急峻化が進んでおり、出力コンデンサｃの容量が増大している。したがって、前記立上がり時や出力オン時に出力コンデンサｃに流れる充電電流（突入電流）は比較的大きく、安定化電源回路１の入力電源２に影響を与え、入力電圧ｖｉｎの過渡電流応答性が悪いと、該入力電圧ｖｉｎの電圧低下を招き、機器全体の誤動作につながるという問題がある。
【００１２】
そこで、この突入電流の波形を鈍らせるために、前記チョークコイルｌが挿入されている。また、たとえば特開平６−３１１７３９号公報では、ヒューズ抵抗とバイパスＦＥＴとから成る並列回路を挿入し、電源投入時には前記バイパスＦＥＴを開放し、突入電流を抑制するように構成されている。さらにまた、特開平５−３２７２４４号公報では、回路ユニット装着時に、先ず電流制限用の抵抗を介在した端子が接続されるようにし、続いて直結の端子が接続されるように構成されている。
【００１３】
しかしながら、上記何れの従来技術は、コストアップ要因となる他、損失の増大、安定化電源回路の過渡電流応答性の悪化等を招く結果となっている。
【００１４】
本発明の目的は、簡便な構成で、特性の悪化を招くことのない安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の安定化電源回路は、入力電源の立上がりに応答して、負荷側回路のリセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作し、前記期間が経過すると前記通常の過電流保護値で動作することを特徴とする。
【００１６】
上記の構成によれば、安定化電源回路への入力電源の投入に伴って、集積回路等の負荷側回路はリセット動作を行う。そのリセット動作期間は、該負荷側回路の消費電流が比較的小さいことを利用して、該リセット動作期間内で、安定化電源回路は、先ず通常の過電流保護値よりも低い過電流保護値で動作し、その後通常の過電流保護値に復帰する。
【００１７】
したがって、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができる。このようにして、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００１８】
また、本発明の安定化電源回路は、電源から負荷への電源ラインに直列に介在された出力トランジスタのベース電流を、制御回路が出力電圧に対応して制御することによって、所望とする電圧に安定化された出力電圧を得るようにした安定化電源回路において、過電流時に前記ベース電流を抑制する過電流保護回路と、前記過電流保護回路に、入力電源の立上がりに応答して、負荷側回路のリセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作させ、前記期間が経過すると前記通常の過電流保護値で動作させる入力監視回路とを含むことを特徴とする。
【００１９】
上記の構成によれば、入力監視回路は、電源を監視しており、電源の投入に応答して、過電流保護回路に、負荷側回路がリセット動作を行っている期間内で、先ず通常の過電流保護値よりも低い過電流保護値で動作させ、その後通常の過電流保護値での動作に復帰させる。
【００２０】
したがって、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができる。このようにして、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００２１】
さらにまた、本発明の安定化電源回路は、出力のオフからオンへの切換えに応答して、負荷側回路のリセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作し、前記期間が経過すると前記通常の過電流保護値で動作することを特徴とする。
【００２２】
上記の構成によれば、安定化電源回路の出力のオフからオンへの切換えに応答して、集積回路等の負荷側回路はリセット動作を行う。そのリセット動作期間は、該負荷側回路の消費電流が比較的小さいことを利用して、該リセット動作期間内で、安定化電源回路は、先ず通常の過電流保護値よりも低い過電流保護値で動作し、その後通常の過電流保護値に復帰する。
【００２３】
したがって、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができる。このようにして、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００２４】
また、本発明の安定化電源回路は、電源から負荷への電源ラインに直列に介在された出力トランジスタのベース電流を、制御回路が出力電圧に対応して制御することによって、所望とする電圧に安定化された出力電圧を得るようにした安定化電源回路において、過電流時に前記ベース電流を抑制する過電流保護回路と、外部からのオン／オフ信号に応答し、前記過電流保護回路に、出力のオフからオンへの切換わり時に、負荷側回路のリセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作させ、前記期間が経過すると前記通常の過電流保護値で動作させる過電流保護値切換え手段とを含むことを特徴とする。
【００２５】
上記の構成によれば、過電流保護値切換え手段は、外部からのオン／オフ信号を監視しており、出力をオフからオンに切換えすべきことが入力されると、過電流保護回路に、負荷側回路がリセット動作を行っている期間内で、先ず通常の過電流保護値よりも低い過電流保護値で動作させ、その後通常の過電流保護値での動作に復帰させる。
【００２６】
したがって、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができる。このようにして、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００２７】
さらにまた、本発明の安定化電源回路では、前記期間は、出力コンデンサの静電容量および出力電圧によって決定される該出力コンデンサに蓄積すべき電荷量と、前記通常の過電流保護値よりも低い過電流保護値とに基づいて決定される出力コンデンサの充電期間よりも長くなるように設定されることを特徴とする。
【００２８】
上記の構成によれば、前記出力コンデンサに蓄積すべき所定の電荷量が蓄積されるまでの間は、過電流保護値を確実に低下させておくことができ、前記突入電流の発生を確実に防止することができる。
【００２９】
また、本発明の安定化電源回路では、前記期間は、外付けコンデンサの充電時間によって決定されることを特徴とする。
【００３０】
上記の構成によれば、前記集積回路等のリセット動作期間と、出力コンデンサの静電容量および出力電圧によって決定される出力コンデンサの充電期間とに対応して前記外付けコンデンサの静電容量を選択するだけで、過電流保護値を低下させておく期間を、確実に前記リセット動作期間内で、かつ出力コンデンサへの充電が終了する期間以上の最適な期間に設定することができる。
【００３１】
さらにまた、本発明の安定化電源回路は、電源投入時に前記外付けコンデンサの電荷を放電させる第１の放電手段をさらに備えることを特徴とする。
【００３２】
上記の構成によれば、入力立上がり動作後、すぐに入力電圧がオフし、出力コンデンサに電荷が充電されないままで、外付けコンデンサの電位が高くなってしまった状態で、再び電源が再起劾した場合にも、第１の放電手段によって外付けコンデンサの電荷が放電されるので、このような場合に高い過電流保護値の状態で出力コンデンサを充電してしまうようなことはなく、そのような場合にも過電流保護値を確実に低くすることができる。
【００３３】
また、本発明の安定化電源回路は、外部信号に応答して前記外付けコンデンサの電荷を放電させる第２の放電手段をさらに備えることを特徴とする。
【００３４】
上記の構成によれば、外付けコンデンサの電荷は、前記外部信号によっても放電させることができ、該外部信号を出力している間は、強制的に過電流保護値を低いままで維持させることができる。
【００３５】
さらにまた、本発明の安定化電源回路では、前記過電流保護回路は、前記出力トランジスタのベース電流を検出し、相互に並列に配列される複数ｎ個の電流検出用抵抗と、前記複数の電流検出用抵抗の内、少なくともｎ−１個の電流検出用抵抗とそれぞれ直列に接続される制御トランジスタと、前記制御トランジスタを選択的に切換える切換え手段とを備えて構成されることを特徴とする。
【００３６】
上記の構成によれば、複数ｎ個の電流検出用抵抗を、少なくともｎ−１個の制御トランジスタによって順次または適宜組合わせて使用することによって、徐々に抵抗値が低下してゆくように構成することができる。
【００３７】
また、本発明の安定化電源回路では、前記出力トランジスタをマルチコレクタ型トランジスタとし、前記過電流保護回路は、出力トランジスタの一部のコレクタ電流を検出し、相互に並列に配列される複数ｎ個の電流検出用抵抗と、前記複数の電流検出用抵抗の内、少なくともｎ−１個の電流検出用抵抗とそれぞれ直列に接続される制御トランジスタと、前記制御トランジスタを選択的に切換える切換え手段とを備えて構成されることを特徴とする。
【００３８】
上記の構成によれば、複数ｎ個の電流検出用抵抗を、少なくともｎ−１個の制御トランジスタによって順次または適宜組合わせて使用することによって、徐々に抵抗値が低下してゆくように構成することができる。また、出力トランジスタのベース電流から過電流保護を行う構成に対して、コレクタ電流から過電流保護を行うことで、出力トランジスタ部のチップサイズが大きくなる面はあるものの、過電流保護値の精度を向上することができ、過電流保護の精度が必要な場合に好適に使用することができる。
【００３９】
さらにまた、本発明の安定化電源回路は、安定化電源回路の入力電圧または出力電圧の少なくとも何れかが低下した際に、リセット信号を出力するリセット信号発生回路をさらに備えることを特徴とする。
【００４０】
上記の構成によれば、ほとんどのコンピュータ用サブボードにおいて必要なリセット機能に対して、安定化電源回路にリセット信号の出力機能を設けることができ、利便性を向上することができる。
【００４１】
また、本発明のコンピュータ用サブボードは、上記の何れかの安定化電源回路を搭載することを特徴とする。
【００４２】
上記の構成によれば、サブボードの搭載集積回路の低電圧化に対応して、コンピュータ内の、たとえば５Ｖや１２Ｖの電源から所望の低電圧を生成し、かつ活線状態での挿抜やマザーボードからのオン／オフ信号に対して、出力コンデンサへの突入電流の抑制を図ることができる。
【００４３】
さらにまた、本発明の情報処理装置は、上記の何れかの安定化電源回路を使用することを特徴とする。
【００４４】
上記の構成によれば、情報処理装置は、前記の各安定化電源回路を搭載したサブボードや、マザーボードを使用するので、前記活線状態でのボードの挿抜や、省電力化のためのオン／オフに対して、出力コンデンサへの突入電流の抑制を図ることができる。
【００４５】
【発明の実施の形態】
本発明の実施の第１の形態について、図１および図２に基づいて説明すれば以下のとおりである。
【００４６】
図１は、本発明の実施の第１の形態の安定化電源回路１１の概略的構成を示すブロック図である。この安定化電源回路１１は、前記サブボードに搭載され、大略的に、電源１２から負荷１３への電源ライン１４に直列に出力トランジスタＴＲ１が介在され、その出力トランジスタＴＲ１の制御端子を、制御回路１５が出力電圧Ｖｏに対応して制御することによって、前記電源１２からの入力電圧Ｖｉｎを所望とする出力電圧Ｖｏに安定化させて、前記負荷１３へ出力するようにした３端子レギュレータである。該安定化電源回路１１の出力側には、負荷１３と並列に、平滑用の出力コンデンサＣ１が外付けされている。
【００４７】
前記制御回路１５には、前記出力電圧Ｖｏが分圧抵抗Ｒ１，Ｒ２によって分圧されて得られたフィードバック電圧Ｖａが入力され、コンパレータ１６が、このフィードバック電圧Ｖａと、定電流源Ｆ１および基準電圧発生回路１７によって作成された基準電圧Ｖｒｅｆとを相互に比較し、両者の差に対応した誤差信号を、制御トランジスタＱ１を介して前記出力トランジスタＴＲ１のベースに与えることで、該出力トランジスタＴＲ１のベース電流を調整し、上述のような定電圧動作が行われる。
【００４８】
前記制御トランジスタＱ１に関連して、過電流保護回路１８が設けられている。この過電流保護回路１８の過電流保護値は、入力監視回路１９の出力に応答して、入力立ち上がり時には比較的低い値とされ、一定時間が過ぎると通常の値となるように制御される。
【００４９】
すなわち、サブボード用ＬＳＩは電源起動時にはリセット期間が必要であり、このリセット期間には該サブボード用ＬＳＩは、大きな消費電流を必要としないことが多く、安定化電源回路１１の出力電流が低くても、出力電流の供給能力不足になることはなく、本発明ではこれを利用する。前記期間リセットは、一般に３０〜１００ｍｓｅｃ程度である。
【００５０】
ここで、たとえば、出力コンデンサＣ１の静電容量を４７μＦ、出力電圧Ｖｏを３．３Ｖとすれば、該出力コンデンサＣ１に蓄積すべき電荷Ｑは、以下のとおりである。
【００５１】
Ｑ＝Ｃ１・Ｖｏ＝４７×１０−６×３．３＝１５５．１×１０−６〔クーロン〕
これに対して、低過電流保護値を０．３Ａとすれば、出力コンデンサＣ１の充電期間△ｔは、
△ｔ＝△Ｑ／Ｉ＝１５５．１×１０−６／ ／０．３＝５１７〔μｓｅｃ〕
となる。
【００５２】
すなわち、リセット期間に対して充電期間は充分に短いので、サブボード用ＬＳＩの動作上はなんら問題はなく、入力電圧Ｖｉｎの過渡電流応答に問題のないレベルで、かつ該リセット期間にサブボード用ＬＳＩに必要な消費電流にまで、前記入力監視回路１９は起動時の過電流保護回路１８の過電流保護値を低下させる。
【００５３】
図２は、前記過電流保護回路１８および入力監視回路１９の具体的構成を示すブロック図である。過電流保護回路１８は、電流検出用抵抗Ｒ３，Ｒ４と、制御トランジスタＱ２，Ｑ３とを備えて構成されている。前記電流検出用抵抗Ｒ３，Ｒ４は、前記制御トランジスタＱ１のエミッタ電流、すなわち出力トランジスタＴＲ１のベース電流を電圧変換する。前記制御トランジスタＱ２は、前記コンパレータ１６の出力、すなわち制御トランジスタＱ１のベースと接地との間に介在され、ベースに与えられる前記電流検出用抵抗Ｒ３またはＲ３，Ｒ４の端子電圧が高くなる程、したがって出力トランジスタＴＲ１のベース電流が大きくなる程、コンパレータ１６からの前記誤差信号をバイパスし、出力トランジスタＴＲ１のベース電流を抑制する。このようにして、出力トランジスタＴＲ１の過電流による破壊を防止する過電流保護動作を行う。
【００５４】
前記制御トランジスタＱ３は、相互に並列に配列される電流検出用抵抗Ｒ３，Ｒ４の内、何れか一方（図２の例ではＲ４）と直列に介在され、前記入力監視回路１９による入力電圧の検出結果が、予め定める閾値未満の電源立上がり時には遮断され、これによって前記電流検出用抵抗の抵抗値が上昇し、前記過電流保護値は比較的低くなり、前記閾値以上となると導通され、これによって前記電流検出用抵抗の抵抗値が低下し、過電流保護値は比較的高い通常値となる。
【００５５】
一方、入力監視回路１９は、定電流源Ｆ２と、コンパレータ２０と、外付けコンデンサＣ２とを備えて構成されている。定電流源Ｆ２は、電源１２から外付け端子Ｔ０を介して、外付けコンデンサＣ２へ定電流を供給する。外付けコンデンサＣ２の端子電圧はコンパレータ２０の反転入力端に与えられ、該コンパレータ２０は、前記端子電圧と、非反転入力端に与えられる前記定電流源Ｆ１および基準電圧発生回路１７によって作成された基準電圧Ｖｒｅｆとを相互に比較し、端子電圧が、基準電圧Ｖｒｅｆ以上となると前記制御トランジスタＱ３のベースにハイレベルを出力して該制御トランジスタＱ３を導通させ、基準電圧Ｖｒｅｆ未満であると前記制御トランジスタＱ３のベースにローレベルを出力して該制御トランジスタＱ３を遮断させる。
【００５６】
こうして、電源１２の投入時には、前記定電流源Ｆ２の電流値、外付けコンデンサＣ２の静電容量および基準電圧Ｖｒｅｆによって決定される前記一定時間だけ過電流保護値は比較的低くなり、前記一定時間が経過すると通常値となる。このようにして、前記サブボード用ＬＳＩがリセット動作を終了した時点では通常通りの電源供給を行うことができ、電源ライン１４に損失や過渡電流応答性の悪化等、特性の悪化を招くような素子を介在することなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００５７】
また、前記集積回路等のリセット動作期間と、出力コンデンサＣ１の静電容量および出力電圧Ｖｏによって決定される出力コンデンサＣ１の充電期間とに対応して、前記外付けコンデンサＣ２の静電容量を選択するだけで、前記一定時間を最適に設定することができる。
【００５８】
なお、前記過電流保護回路１８では、電流検出用抵抗は２つであったけれども、３つ以上のｎ個が並列に設けられていてもよく、その場合には制御トランジスタは少なくともｎ−１個設けられ、入力監視回路１９は、ｎ−１個の基準電圧で比較を行い、各制御トランジスタを順次または適宜組合わせて導通する。こうして、徐々に抵抗値が低下してゆくように構成してもよい。
【００５９】
本発明の実施の第２の形態について、図３に基づいて説明すれば以下のとおりである。
【００６０】
図３は、本発明の実施の第２の形態の安定化電源回路３１の電気的構成を示すブロック図である。この安定化電源回路３１は、上述の安定化電源回路１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。この安定化電源回路３１では、マルチコレクタ型の出力トランジスタＴＲ２を用い、過電流保護回路３８内の電流検出抵抗Ｒ３は、該出力トランジスタＴＲ２のコレクタ電流を検出する。電流検出抵抗Ｒ３は、Ｒ３ａとＲ３ｂとに分割されており、電流検出抵抗Ｒ３ｂと並列に、前記電流検出用抵抗Ｒ４および制御トランジスタＱ３の直列回路が接続されている。
【００６１】
したがって、前記安定化電源回路１１はベース電流から過電流保護を行っていたのに対して、この安定化電源回路３１はコレクタ電流から過電流保護を行うので、出力トランジスタ部のチップサイズが大きくなる面はあるものの、熱による電流増幅率の影響等を小さくして過電流保護値の精度を向上することができ、過電流保護の精度が必要な場合に好適に使用することができる。
【００６２】
本発明の実施の第３の形態について、図４に基づいて説明すれば以下のとおりである。
【００６３】
図４は、本発明の実施の第３の形態の安定化電源回路４１の電気的構成を示すブロック図である。この安定化電源回路４１は、前述の安定化電源回路１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。この安定化電源回路４１では、入力監視回路４９は、前記定電流源Ｆ２と、外付けコンデンサＣ２と、コンパレータ２０とを備えるとともに、入力分圧抵抗Ｒ５，Ｒ６およびダイオードＤを備えて構成されている。
【００６４】
ダイオードＤのアノードは前記外付けコンデンサＣ２に接続され、カソードは入力分圧抵抗Ｒ５，Ｒ６の接続点に接続される。したがって、入力電圧がオフして入力側が低レベルとなると、外付けコンデンサＣ２の電荷はダイオードＤを介して放電される。これによって、前記各安定化電源回路１１，３１では、入力立上がり動作後、すぐに入力電圧がオフし、出力コンデンサＣ１に電荷が充電されないままで、外付けコンデンサＣ２の電位が高くなってしまった状態で、再び電源が再起劾した場合、高い過電流保護値の状態で出力コンデンサＣ１を充電してしまうことになる場合があるのに対して、この安定化電源回路４１では、入力電圧がオフした場合には即座に外付けコンデンサＣ２の電荷を放電するので、そのような場合にも過電流保護値を確実に低くすることができる。
【００６５】
本発明の実施の第４の形態について、図５に基づいて説明すれば以下のとおりである。
【００６６】
図５は、本発明の実施の第４の形態の安定化電源回路５１の電気的構成を示すブロック図である。この安定化電源回路５１は、前述の安定化電源回路４１に類似している。この安定化電源回路５１では、制御回路５５における前記定電流源Ｆ１および入力監視回路５９における前記定電流源Ｆ２と、前記電源ライン１４との間には、それぞれ制御トランジスタＱ４，Ｑ５が介在されており、それらの制御トランジスタＱ４，Ｑ５のベースには、マザーボードに搭載される電源制御ＩＣなどから外部入力端子Ｔ１に入力されるオン／オフ信号が与えられる。
【００６７】
オン信号時には外部入力端子Ｔ１はハイレベルとなり、前記定電流源Ｆ１，Ｆ２には電源供給され、オフ信号時には外部入力端子Ｔ１はローレベルとなり、前記定電流源Ｆ１，Ｆ２への電源供給が遮断される。
【００６８】
こうして、前記各安定化電源回路１１，３１，４１が電源１２の投入時に過電流保護値を低下しており、出力オン／オフ機能による出力オフからオンへの切換わり時に通常の過電流保護値で動作してしまう可能性があるのに対して、この安定化電源回路５１では、さらに外部からのオン／オフ信号の前記オフからオンへの切換わり時にも、確実に過電流保護値を低下することができる。
【００６９】
本発明の実施の第５の形態について、図６に基づいて説明すれば以下のとおりである。
【００７０】
図６は、本発明の実施の第５の形態の安定化電源回路６１の電気的構成を示すブロック図である。この安定化電源回路６１は、前述の安定化電源回路５１に類似している。この安定化電源回路６１では、電源入力電圧Ｖｉｎが低下した際に、マイコン等をリセットするためのリセット信号発生回路６２を備えている。
【００７１】
前記リセット信号発生回路６２は、分圧抵抗Ｒ７，Ｒ８と、コンパレータ６３と、出力トランジスタＱ６とを備えて構成されている。コンパレータ６３は、非反転入力端に与えられる前記分圧抵抗Ｒ７，Ｒ８による入力分圧電圧と、反転入力端に与えられる前記基準電圧Ｖｒｅｆとを相互に比較し、入力分圧電圧が基準電圧Ｖｒｅｆ以上となると前記出力トランジスタＱ６のベースにローレベルを出力して該制御トランジスタＱ６を遮断させ、基準電圧Ｖｒｅｆ未満であると前記制御トランジスタＱ６のベースにハイレベルを出力して該制御トランジスタＱ６を導通させる。制御トランジスタＱ６のエミッタは接地されており、コレクタからは外部出力端子Ｔ２に、オープンまたは接地レベルのリセット信号Ｖｒを出力することができる。
【００７２】
このように構成することによって、ほとんどのサブボードにおいて必要なリセット機能に対して、安定化電源回路６１に入力電圧Ｖｉｎの低下に応答したリセット信号Ｖｒの出力機能を設けることができ、利便性を向上することができる。
【００７３】
本発明の実施の第６の形態について、図７に基づいて説明すれば以下のとおりである。
【００７４】
図７は、本発明の実施の第６の形態の安定化電源回路７１の電気的構成を示すブロック図である。この安定化電源回路７１は、前述の安定化電源回路６１に類似している。この安定化電源回路７１では、前記リセット信号発生回路６２は出力側に設けられており、出力電圧Ｖｏが低下した際に、前記リセット信号Ｖｒを出力する。
【００７５】
このように構成することによって、該安定化電源回路７１の出力電圧低下に応答したリセット信号出力機能を設けることができ、利便性を向上することができる。なお、前記安定化電源回路６１で示すような、入力電圧Ｖｉｎの低下を検知する構成と併用されてもよいことは言うまでもない。
【００７６】
本発明の実施の第７の形態について、図８に基づいて説明すれば以下のとおりである。
【００７７】
図８は、本発明の実施の第７の形態の安定化電源回路８１の電気的構成を示すブロック図である。この安定化電源回路８１は、前述の安定化電源回路７１に類似している。この安定化電源回路８１では、入力監視回路８９において、外付けコンデンサＣ２と並列に制御トランジスタＱ７が介在されており、その制御トランジスタＱ７のベースには、外部入力端子Ｔ３に入力される外部信号が与えられる。
【００７８】
前記外部信号がハイレベルとなると外付けコンデンサＣ２の端子間が短絡されてコンパレータ２０の反転入力端がローレベルとなる。したがって、該外部信号をハイレベルとしている間は、強制的に過電流保護値を低いままで維持させることができる。
【００７９】
なお、上述の各安定化電源回路４１，５１，６１，７１，８１も、前述の安定化電源回路３１のように、出力トランジスタをマルチコレクタ型のトランジスタとしてもよい。
【００８０】
図９は、上述の各安定化電源回路１１，３１，４１，５１，６１，７１，８１の何れかを搭載するコンピュータ用サブボード９１を使用する情報処理装置９０の電気的構成を示すブロック図である。この情報処理装置９０は、いわゆるパーソナルコンピュータとして実現されており、前記サブボード９１は、マザーボード９２に装着される。情報処理装置９０内には、電源９３から、５Ｖの電源ライン９４および１２Ｖの電源ライン９５が引回されており、前記マザーボード９２とともに、ハードディスク装置９６やＣＤ−ＲＯＭ装置９７にも電力供給が行われる。
【００８１】
前記サブボード９１は、前記グラフィックボードやサウンドボード等であり、その搭載集積回路は、大電流で、低電圧、たとえば３．３Ｖである。したがって、このサブボード９１に搭載される安定化電源回路は、前記５Ｖまたは１２Ｖから３．３Ｖを生成し、前記活線状態での挿抜やマザーボード９２からのオン／オフ信号に応答して、前述のような出力コンデンサＣ１への突入電流の抑制を図る。
【００８２】
前記各安定化電源回路１１，３１，４１，５１，６１，７１，８１は、ＣＰＵやその周辺回路の低電圧化に対応して、前記サブボード９１だけでなく、参照符９８で示すように、マザーボード９２に搭載されてもよいことは言うまでもない。
【００８３】
【発明の効果】
本発明の安定化電源回路は、以上のように、入力電源の投入に伴って、集積回路等の負荷側回路はリセット動作を行うので、そのリセット動作期間は、該負荷側回路の消費電流が比較的小さいことを利用して、該リセット動作期間内で、安定化電源回路は、先ず通常の過電流保護値よりも低い過電流保護値で動作し、その後通常の過電流保護値に復帰する。
【００８４】
それゆえ、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができ、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００８５】
また、本発明の安定化電源回路は、以上のように、入力監視回路が、電源を監視しており、電源の投入に応答して、過電流保護回路に、負荷側回路がリセット動作を行っている期間内で、先ず通常の過電流保護値よりも低い過電流保護値で動作させ、その後通常の過電流保護値での動作に復帰させる。
【００８６】
それゆえ、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができ、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００８７】
さらにまた、本発明の安定化電源回路は、以上のように、出力のオフからオンへの切換えに伴って、集積回路等の負荷側回路はリセット動作を行うので、そのリセット動作期間は、該負荷側回路の消費電流が比較的小さいことを利用して、該リセット動作期間内で、安定化電源回路は、先ず通常の過電流保護値よりも低い過電流保護値で動作し、その後通常の過電流保護値に復帰する。
【００８８】
それゆえ、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができ、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００８９】
また、本発明の安定化電源回路は、以上のように、過電流保護値切換え手段が、外部からのオン／オフ信号を監視しており、出力をオフからオンに切換えすべきことが入力されると、過電流保護回路に、負荷側回路がリセット動作を行っている期間内で、先ず通常の過電流保護値よりも低い過電流保護値で動作させ、その後通常の過電流保護値での動作に復帰させる。
【００９０】
それゆえ、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができ、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００９１】
さらにまた、本発明の安定化電源回路は、以上のように、前記期間を、出力コンデンサの静電容量および出力電圧によって決定される該出力コンデンサに蓄積すべき電荷量と、前記通常の過電流保護値よりも低い過電流保護値とに基づいて決定される出力コンデンサの充電期間よりも長くなるように設定する。
【００９２】
それゆえ、前記出力コンデンサに蓄積すべき所定の電荷量が蓄積されるまでの間は、過電流保護値を確実に低下させておくことができ、前記突入電流の発生を確実に防止することができる。
【００９３】
また、本発明の安定化電源回路は、以上のように、前記期間を、外付けコンデンサの充電時間によって決定する。
【００９４】
それゆえ、前記集積回路等のリセット動作期間と、出力コンデンサの静電容量および出力電圧によって決定される出力コンデンサの充電期間とに対応して前記外付けコンデンサの静電容量を選択するだけで、過電流保護値を低下させておく期間を、確実に前記リセット動作期間内で、かつ出力コンデンサへの充電が終了する期間以上の最適な期間に設定することができる。
【００９５】
さらにまた、本発明の安定化電源回路は、以上のように、電源投入時に前記外付けコンデンサの電荷を放電させる第１の放電手段をさらに備える。
【００９６】
それゆえ、入力立上がり動作後、すぐに入力電圧がオフし、出力コンデンサに電荷が充電されないままで、外付けコンデンサの電位が高くなってしまった状態で、再び電源が再起劾した場合にも、前記第１の放電手段によって外付けコンデンサの電荷が放電されるので、このような場合に高い過電流保護値の状態で出力コンデンサを充電してしまうようなことはなく、そのような場合にも過電流保護値を確実に低くすることができる。
【００９７】
また、本発明の安定化電源回路は、以上のように、外部信号に応答して前記外付けコンデンサの電荷を放電させる第２の放電手段をさらに備える。
【００９８】
それゆえ、外部信号が出力されている間は、強制的に過電流保護値を低いままで維持させることができる。
【００９９】
さらにまた、本発明の安定化電源回路は、以上のように、前記過電流保護回路を、出力トランジスタのベース電流を検出するための複数ｎ個の電流検出用抵抗と、少なくともｎ−１個の制御トランジスタとによって構成する。
【０１００】
それゆえ、前記電流検出用抵抗を順次または適宜組合わせて使用することによって、徐々に抵抗値が低下してゆくように構成することができる。
【０１０１】
また、本発明の安定化電源回路は、以上のように、出力トランジスタをマルチコレクタ型トランジスタとし、前記過電流保護回路を、出力トランジスタのベース電流を検出するための複数ｎ個の電流検出用抵抗と、少なくともｎ−１個の制御トランジスタとによって構成する。
【０１０２】
それゆえ、前記電流検出用抵抗を順次または適宜組合わせて使用することによって、徐々に抵抗値が低下してゆくように構成することができる。また、出力トランジスタのベース電流から過電流保護を行う構成に対して、コレクタ電流から過電流保護を行うことで、出力トランジスタ部のチップサイズが大きくなる面はあるものの、過電流保護値の精度を向上することができ、過電流保護の精度が必要な場合に好適に使用することができる。
【０１０３】
さらにまた、本発明の安定化電源回路は、以上のように、安定化電源回路の入力電圧または出力電圧の少なくとも何れかが低下した際に、リセット信号を出力するリセット信号発生回路をさらに備える。
【０１０４】
それゆえ、ほとんどのコンピュータ用サブボードにおいて必要なリセット機能に対して、安定化電源回路にリセット信号の出力機能を設けることができ、利便性を向上することができる。
【０１０５】
また、本発明のコンピュータ用サブボードは、以上のように、上記の何れかの安定化電源回路を搭載する。
【０１０６】
それゆえ、サブボードの搭載集積回路の低電圧化に対応して、コンピュータ内の、たとえば５Ｖや１２Ｖの電源から所望の低電圧を生成し、かつ活線状態での挿抜やマザーボードからのオン／オフ信号に対して、出力コンデンサへの突入電流の抑制を図ることができる。
【０１０７】
さらにまた、本発明の情報処理装置は、以上のように、上記の何れかの安定化電源回路を使用する。
【０１０８】
それゆえ、前記の各安定化電源回路を搭載したサブボードや、マザーボードを使用するので、前記活線状態でのボードの挿抜や、省電力化のためのオン／オフに対して、出力コンデンサへの突入電流の抑制を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の安定化電源回路の概略的構成を示すブロック図である。
【図２】図１で示す安定化電源回路における過電流保護回路および入力監視回路の具体的構成を示すブロック図である。
【図３】本発明の実施の第２の形態の安定化電源回路の電気的構成を示すブロック図である。
【図４】本発明の実施の第３の形態の安定化電源回路の電気的構成を示すブロック図である。
【図５】本発明の実施の第４の形態の安定化電源回路の電気的構成を示すブロック図である。
【図６】本発明の実施の第５の形態の安定化電源回路の電気的構成を示すブロック図である。
【図７】本発明の実施の第６の形態の安定化電源回路の電気的構成を示すブロック図である。
【図８】本発明の実施の第７の形態の安定化電源回路の電気的構成を示すブロック図である。
【図９】上述の各安定化電源回路の何れかを搭載するコンピュータ用サブボードを使用する情報処理装置の電気的構成を示すブロック図である。
【図１０】典型的な従来技術の安定化電源回路の電気的構成を示すブロック図である。
【図１１】図１０で示す安定化電源回路の出力オン／オフ特性を示す波形図である。
【図１２】図１０で示す安定化電源回路の立上がり、すなわち電源の投入時の特性を示す波形図である。
【符号の説明】
１１，３１，４１，５１，６１，７１，８１ 安定化電源回路
１２ 電源
１３ 負荷
１４ 電源ライン
１５，５５ 制御回路
１６，２０，６３ コンパレータ
１７ 基準電圧発生回路
１８ 過電流保護回路
１９，４９，５９，８９ 入力監視回路
６２ リセット信号発生回路
９０ 情報処理装置
９１ サブボード
９２ マザーボード
９３ 電源
９４，９５ 電源ライン
９６ ハードディスク装置
９７ ＣＤ−ＲＯＭ装置
Ｃ１ 出力コンデンサ
Ｃ２ 外付けコンデンサ
Ｄ ダイオード
Ｆ１，Ｆ２ 定電流源
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ７ 制御トランジスタ
Ｑ６ 出力トランジスタ
Ｒ１，Ｒ２，Ｒ７，Ｒ８ 分圧抵抗
Ｒ３；Ｒ３ａ，Ｒ３ｂ；Ｒ４ 電流検出用抵抗
Ｒ５，Ｒ６ 入力分圧抵抗
Ｔ０ 外付け端子
Ｔ１，Ｔ３ 外部入力端子
Ｔ２ 外部出力端子
ＴＲ１，ＴＲ２ 出力トランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a stabilized power supply circuit, and more particularly, to a computer sub-board on which the stabilized power supply circuit is mounted, such as a graphic board and a sound board, and an information processing apparatus including the computer sub-board.
[0002]
[Prior art]
Recently, integrated circuits mounted on the computer sub-boards such as graphic boards and sound boards have been reduced in voltage and increased in current. On the other hand, the power supply inside the computer has two systems of 5V and 12V. A stabilized power supply circuit that generates a low voltage such as 3.3 V from 5 V is required. In addition, the steepness of the current waveform is increasing with the increase in the current, so that the capacity of the output capacitor of the stabilized power supply circuit is increased.
[0003]
FIG. 10 is a block diagram showing an electrical configuration of a typical conventional stabilized power supply circuit 1. As shown in FIG. In the stabilized power supply circuit 1, an output transistor tr is generally provided in series with a power supply line 4 from a power supply 2 to a load 3, and a control terminal of the output transistor tr corresponds to an output voltage vo. By controlling the input voltage vin from the power supply 2 to a desired output voltage vo, and outputting the output voltage vo to the load 3. A choke coil 1 for suppressing an inrush current, which will be described later, is interposed between the power supply 2 and the output transistor tr. A smoothing output capacitor c is externally connected to the output side in parallel with the load 3. ing.
[0004]
A feedback voltage va obtained by dividing the output voltage vo by voltage dividing resistors r1 and r2 is input to the control circuit 5, and the comparator 6 outputs the feedback voltage va, a constant current source f, and a reference voltage The reference voltage vref generated by the generation circuit 7 is compared with each other, and an error signal corresponding to the difference between the two is supplied to the base of the output transistor tr via the control transistor q1. The current is adjusted, and the constant voltage operation as described above is performed.
[0005]
An overcurrent protection circuit 8 is provided in connection with the control transistor q1. The overcurrent protection circuit 8 includes a current detection resistor r3 and a control transistor q2. The current detection resistor r3 converts the collector current of the control transistor q1, that is, the base current of the output transistor tr, into a voltage. The control transistor q2 is interposed between the output of the comparator 6, that is, the base of the control transistor q1 and the ground. As the terminal voltage of the current detecting resistor r3 applied to the base increases, the output transistor tr As the base current increases, the error signal from the comparator 6 is bypassed, and the base current of the output transistor tr is suppressed. In this manner, an overcurrent protection operation for preventing the output transistor tr from being destroyed by an overcurrent is performed.
[0006]
[Problems to be solved by the invention]
In the stabilized power supply circuit 1 configured as described above, if the output capacitor c is completely discharged when the stabilized power supply circuit 1 is started, the impedance on the output side of the stabilized power supply circuit 1 is extremely low. In this state, the charging current flows to the overcurrent protection value set by the overcurrent protection circuit 7 until the output capacitor c is charged with electric charge and enters the high impedance state. The period during which the charging current flows is a period until the charging ends, and depends on the capacity of the output capacitor c.
[0007]
FIG. 11 is a waveform diagram showing the output on / off characteristics of the stabilized power supply circuit 1 configured as described above. It is assumed that the input voltage vin = 7V, the output voltage vo = 5V, the output current io = 0.5A, and the overcurrent protection value iop = 1.4A in the steady state. For example, by turning on / off the constant current source f and controlling the generation of the reference voltage vref by the reference voltage generation circuit 7, the output of the stabilized power supply circuit 1 is turned on / off.
[0008]
When the output control voltage vc for turning on / off the constant current source f rises at time t1, the output voltage vo starts to be activated, and during the period until time t2 when the charging of the output capacitor c is completed, the input current iin , It is understood that the current flows up to the overcurrent protection value iop. It is also understood that the input voltage vin has insufficient transient current responsiveness, and the input voltage vin decreases during a period in which a current flows up to the overcurrent protection value iop.
[0009]
FIG. 12 is a waveform diagram showing the rise of the stabilized power supply circuit 1, that is, the characteristics when the power supply 2 is turned on. As described above, the steady-state input voltage vin = 7V, output voltage vo = 5V, output current io = 0.5A, and overcurrent protection value iop = 1.4A. When the input voltage vin is applied at the time t11, the output voltage vo starts to be activated, and during the period until the time t12 when the charging of the output capacitor c is completed, the current up to the overcurrent protection value iop may flow. Understood.
[0010]
On the other hand, in recent computers, peripheral devices can be connected and disconnected in an operating state of the computer called plug and play, and the sub-board is inserted into and removed from the motherboard in a live state. Therefore, when a sub-board in which the mounted circuit is always on (operable when power is supplied) is mounted, the stabilized power supply circuit 1 performs a rising operation as shown in FIG. . In addition, the LSI for the sub-board is provided with a stabilized power supply circuit 1 as shown in FIG. Output on / off function is used.
[0011]
However, as described above, in recent years, the operating voltage and the current consumption of the sub-board LSI have been reduced, and accordingly, the stabilized power supply circuit 1 mounted on the sub-board has a low output voltage. , Large output current, and steep transient current, the capacity of the output capacitor c is increasing. Therefore, the charging current (rush current) flowing to the output capacitor c at the time of the rise or the output ON is relatively large, which affects the input power supply 2 of the stabilized power supply circuit 1 and the transient current response of the input voltage vin is poor. In addition, there is a problem that the input voltage vin is lowered, which leads to malfunction of the entire device.
[0012]
Therefore, the choke coil 1 is inserted in order to dull the waveform of the rush current. For example, in Japanese Patent Application Laid-Open No. 6-311739, a parallel circuit composed of a fuse resistor and a bypass FET is inserted, and when the power is turned on, the bypass FET is opened to suppress an inrush current. Furthermore, in Japanese Patent Application Laid-Open No. 5-327244, when a circuit unit is mounted, a terminal via a current limiting resistor is connected first, and then a directly connected terminal is connected.
[0013]
However, any of the above-described prior arts not only causes an increase in cost, but also results in an increase in loss, a deterioration in transient current response of the stabilized power supply circuit, and the like.
[0014]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a stabilized power supply circuit having a simple configuration and not deteriorating characteristics, a computer sub-board including the same, and an information processing apparatus.
[0015]
[Means for Solving the Problems]
The stabilized power supply circuit of the present invention operates at an overcurrent protection value lower than a normal overcurrent protection value for a period shorter than the reset operation period of the load-side circuit in response to a rise of the input power supply, and the period is shorter than the reset operation period. After the lapse of time, it operates with the normal overcurrent protection value.
[0016]
According to the above configuration, a load-side circuit such as an integrated circuit performs a reset operation when input power is supplied to the stabilized power supply circuit. During the reset operation period, utilizing the fact that the current consumption of the load side circuit is relatively small, the stabilized power supply circuit firstly sets the overcurrent protection value lower than the normal overcurrent protection value within the reset operation period. And then returns to the normal overcurrent protection value.
[0017]
Therefore, the rush current to the smoothing output capacitor can be suppressed during the period without causing a shortage of supply to the load side circuit. In this way, it is possible to realize a simple and low-cost stabilized power supply circuit without deteriorating characteristics such as loss and transient current responsiveness.
[0018]
In addition, the stabilized power supply circuit of the present invention controls a base current of an output transistor interposed in series on a power supply line from a power supply to a load to a desired voltage by controlling the control circuit in accordance with the output voltage. In a stabilized power supply circuit configured to obtain a stabilized output voltage, an overcurrent protection circuit that suppresses the base current at the time of an overcurrent; and An input monitoring circuit that operates at an overcurrent protection value lower than a normal overcurrent protection value for a period shorter than the reset operation period of the circuit, and operates at the normal overcurrent protection value when the period elapses. Features.
[0019]
According to the above configuration, the input monitoring circuit monitors the power supply, and in response to turning on the power supply, the overcurrent protection circuit first performs the normal operation during the period in which the load-side circuit performs the reset operation. The operation is performed with an overcurrent protection value lower than the overcurrent protection value, and thereafter, the operation is restored to the operation with the normal overcurrent protection value.
[0020]
Therefore, the rush current to the smoothing output capacitor can be suppressed during the period without causing a shortage of supply to the load side circuit. In this way, it is possible to realize a simple and low-cost stabilized power supply circuit without deteriorating characteristics such as loss and transient current responsiveness.
[0021]
Still further, the stabilized power supply circuit of the present invention, in response to switching of the output from off to on, has an overcurrent protection value lower than a normal overcurrent protection value for a period shorter than the reset operation period of the load side circuit. And operates at the normal overcurrent protection value after the period has elapsed.
[0022]
According to the above configuration, the load-side circuit such as an integrated circuit performs a reset operation in response to switching of the output of the stabilized power supply circuit from off to on. During the reset operation period, utilizing the fact that the current consumption of the load side circuit is relatively small, the stabilized power supply circuit firstly sets the overcurrent protection value lower than the normal overcurrent protection value within the reset operation period. And then returns to the normal overcurrent protection value.
[0023]
Therefore, the rush current to the smoothing output capacitor can be suppressed during the period without causing a shortage of supply to the load side circuit. In this way, it is possible to realize a simple and low-cost stabilized power supply circuit without deteriorating characteristics such as loss and transient current responsiveness.
[0024]
In addition, the stabilized power supply circuit of the present invention controls a base current of an output transistor interposed in series on a power supply line from a power supply to a load to a desired voltage by controlling the control circuit in accordance with the output voltage. In a stabilized power supply circuit configured to obtain a stabilized output voltage, an overcurrent protection circuit that suppresses the base current when an overcurrent occurs, and an overcurrent protection circuit that responds to an on / off signal from outside, When the output is switched from off to on, the operation is performed with an overcurrent protection value lower than a normal overcurrent protection value for a period shorter than the reset operation period of the load side circuit. Overcurrent protection value switching means for operating at a protection value.
[0025]
According to the above configuration, the overcurrent protection value switching unit monitors an external on / off signal, and when it is input that the output should be switched from off to on, the overcurrent protection circuit switches the overcurrent protection value to the overcurrent protection circuit. During the period in which the load-side circuit is performing the reset operation, the operation is first performed with an overcurrent protection value lower than the normal overcurrent protection value, and thereafter, the operation is restored to the operation with the normal overcurrent protection value.
[0026]
Therefore, the rush current to the smoothing output capacitor can be suppressed during the period without causing a shortage of supply to the load side circuit. In this way, it is possible to realize a simple and low-cost stabilized power supply circuit without deteriorating characteristics such as loss and transient current responsiveness.
[0027]
Still further, in the stabilized power supply circuit of the present invention, the period is lower than the normal overcurrent protection value and the amount of charge to be stored in the output capacitor determined by the capacitance and the output voltage of the output capacitor. The output capacitor is set to be longer than the charging period of the output capacitor determined based on the overcurrent protection value.
[0028]
According to the above configuration, the overcurrent protection value can be reliably reduced until the predetermined amount of charge to be stored in the output capacitor is stored, and the occurrence of the inrush current is reliably prevented. Can be prevented.
[0029]
Further, in the stabilized power supply circuit according to the present invention, the period is determined by a charging time of an external capacitor.
[0030]
According to the above configuration, the capacitance of the external capacitor is selected in accordance with the reset operation period of the integrated circuit or the like and the charging period of the output capacitor determined by the capacitance and the output voltage of the output capacitor. By simply doing so, the period during which the overcurrent protection value is reduced can be reliably set within the reset operation period and an optimum period equal to or longer than the period during which charging of the output capacitor is completed.
[0031]
Still further, the stabilized power supply circuit of the present invention is further characterized by further comprising a first discharging means for discharging the electric charge of the external capacitor when power is turned on.
[0032]
According to the above configuration, after the input rising operation, the input voltage is turned off immediately, the charge of the output capacitor is not charged, and the power of the external capacitor is raised again, and the power supply is again impeached. Also in this case, since the charge of the external capacitor is discharged by the first discharging means, in such a case, the output capacitor is not charged in the state of the high overcurrent protection value. Also in this case, the overcurrent protection value can be reliably reduced.
[0033]
Further, the stabilized power supply circuit of the present invention is characterized by further comprising a second discharging means for discharging the electric charge of the external capacitor in response to an external signal.
[0034]
According to the above configuration, the charge of the external capacitor can be discharged also by the external signal, and while the external signal is being output, the overcurrent protection value is forcibly maintained low. Can be.
[0035]
Still further, in the stabilized power supply circuit according to the present invention, the overcurrent protection circuit detects a base current of the output transistor, and includes a plurality of n current detection resistors arranged in parallel with each other; It is characterized by comprising a control transistor connected in series with at least n-1 current detection resistors among the detection resistors, and switching means for selectively switching the control transistors.
[0036]
According to the above configuration, the plurality of n current detecting resistors are sequentially or appropriately combined by at least n-1 control transistors, so that the resistance value gradually decreases. be able to.
[0037]
Further, in the stabilized power supply circuit of the present invention, the output transistor is a multi-collector transistor, and the overcurrent protection circuit detects a collector current of a part of the output transistor, and a plurality of n transistors arranged in parallel with each other. A current detection resistor, a control transistor connected in series with at least n-1 current detection resistors of the plurality of current detection resistors, and a switching means for selectively switching the control transistor. It is characterized by comprising.
[0038]
According to the above configuration, the plurality of n current detecting resistors are sequentially or appropriately combined by at least n-1 control transistors, so that the resistance value gradually decreases. be able to. In addition, by using overcurrent protection from the collector current as opposed to the configuration that protects the overcurrent from the base current of the output transistor, the chip size of the output transistor part increases, but the accuracy of the overcurrent protection value is improved. It can be improved and can be suitably used when accuracy of overcurrent protection is required.
[0039]
Still further, the stabilized power supply circuit of the present invention is further provided with a reset signal generation circuit that outputs a reset signal when at least one of the input voltage and the output voltage of the stabilized power supply circuit decreases.
[0040]
According to the above configuration, a stabilizing power supply circuit can be provided with a reset signal output function for the reset function necessary for most computer sub-boards, and the convenience can be improved.
[0041]
A computer sub-board according to the present invention includes any one of the above-described stabilized power supply circuits.
[0042]
According to the above configuration, a desired low voltage is generated from a power supply of, for example, 5 V or 12 V in a computer in response to a reduction in the voltage of an integrated circuit mounted on the sub-board, and insertion / removal in a live state or motherboard is performed. In response to the on / off signal from the controller, the rush current to the output capacitor can be suppressed.
[0043]
Furthermore, an information processing apparatus according to the present invention uses any one of the stabilized power supply circuits described above.
[0044]
According to the above configuration, since the information processing apparatus uses the sub-board or the motherboard on which the above-mentioned stabilized power supply circuits are mounted, the board is inserted and removed in the hot-line state, and the power supply is turned on for power saving. The inrush current to the output capacitor can be suppressed with respect to / off.
[0045]
BEST MODE FOR CARRYING OUT THE INVENTION
The first embodiment of the present invention will be described below with reference to FIGS.
[0046]
FIG. 1 is a block diagram showing a schematic configuration of a stabilized power supply circuit 11 according to the first embodiment of the present invention. The stabilized power supply circuit 11 is mounted on the sub-board, and generally includes an output transistor TR1 in series with a power supply line 14 from a power supply 12 to a load 13. The control terminal of the output transistor TR1 is connected to a control circuit. Reference numeral 15 denotes a three-terminal regulator that controls the input voltage Vin from the power supply 12 to a desired output voltage Vo by controlling the output voltage Vo in accordance with the output voltage Vo, and outputs the output voltage Vo to the load 13. On the output side of the stabilized power supply circuit 11, an output capacitor C1 for smoothing is externally connected in parallel with the load 13.
[0047]
A feedback voltage Va obtained by dividing the output voltage Vo by voltage dividing resistors R1 and R2 is input to the control circuit 15, and the comparator 16 determines the feedback voltage Va, the constant current source F1 and the reference voltage. The reference voltage Vref generated by the generation circuit 17 is compared with the reference voltage Vref, and an error signal corresponding to the difference between the two is supplied to the base of the output transistor TR1 via the control transistor Q1. The current is adjusted, and the constant voltage operation as described above is performed.
[0048]
An overcurrent protection circuit 18 is provided in connection with the control transistor Q1. In response to the output of the input monitoring circuit 19, the overcurrent protection value of the overcurrent protection circuit 18 is controlled to a relatively low value when the input rises, and to a normal value after a certain period of time.
[0049]
That is, the sub-board LSI requires a reset period at the time of power-on. During this reset period, the sub-board LSI often does not require large current consumption, and the output current of the stabilized power supply circuit 11 is low. However, the output current supply capacity does not become insufficient, and the present invention utilizes this. The period reset is generally about 30 to 100 msec.
[0050]
Here, for example, assuming that the capacitance of the output capacitor C1 is 47 μF and the output voltage Vo is 3.3 V, the charge Q to be stored in the output capacitor C1 is as follows.
[0051]
Q = C1 · Vo = 47 × 10 -6 × 3.3 = 155.1 × 10 -6 [Coulomb]
On the other hand, if the low overcurrent protection value is 0.3 A, the charging period Δt of the output capacitor C1 is:
Δt = ΔQ / I = 155.1 × 10 -6 / /0.3=517 [μsec]
It becomes.
[0052]
That is, since the charging period is sufficiently short with respect to the reset period, there is no problem in the operation of the sub-board LSI, and there is no problem in the transient current response of the input voltage Vin. The input monitoring circuit 19 reduces the overcurrent protection value of the overcurrent protection circuit 18 at the time of starting up to the current consumption required for the LSI.
[0053]
FIG. 2 is a block diagram showing a specific configuration of the overcurrent protection circuit 18 and the input monitoring circuit 19. The overcurrent protection circuit 18 includes current detection resistors R3 and R4 and control transistors Q2 and Q3. The current detection resistors R3 and R4 convert the emitter current of the control transistor Q1, that is, the base current of the output transistor TR1 into a voltage. The control transistor Q2 is interposed between the output of the comparator 16, that is, the base of the control transistor Q1 and the ground. As the base current of the output transistor TR1 increases, the error signal from the comparator 16 is bypassed, and the base current of the output transistor TR1 is suppressed. In this manner, an overcurrent protection operation for preventing the output transistor TR1 from being damaged by overcurrent is performed.
[0054]
The control transistor Q3 is interposed in series with one of the current detection resistors R3 and R4 (R4 in the example of FIG. 2) arranged in parallel with each other, and the input monitoring circuit 19 detects the input voltage. The result is shut off when the power supply rises below a predetermined threshold, whereby the resistance value of the current detection resistor increases, the overcurrent protection value becomes relatively low, and becomes conductive when it exceeds the threshold value. The resistance value of the current detection resistor decreases, and the overcurrent protection value becomes a relatively high normal value.
[0055]
On the other hand, the input monitoring circuit 19 includes a constant current source F2, a comparator 20, and an external capacitor C2. The constant current source F2 supplies a constant current from the power supply 12 to the external capacitor C2 via the external terminal T0. The terminal voltage of the external capacitor C2 is supplied to an inverting input terminal of a comparator 20, and the comparator 20 is created by the terminal voltage, the constant current source F1 supplied to a non-inverting input terminal, and the reference voltage generating circuit 17. The reference voltage Vref is compared with the reference voltage Vref. When the terminal voltage becomes equal to or higher than the reference voltage Vref, a high level is output to the base of the control transistor Q3 to make the control transistor Q3 conductive. A low level is output to the base of the transistor Q3 to shut off the control transistor Q3.
[0056]
In this way, when the power supply 12 is turned on, the overcurrent protection value becomes relatively low for the predetermined time determined by the current value of the constant current source F2, the capacitance of the external capacitor C2, and the reference voltage Vref. Becomes normal after elapse. In this way, when the sub-board LSI completes the reset operation, the power supply can be performed as usual, and the power line 14 may be deteriorated in characteristics such as loss and transient current responsiveness. It is possible to realize a simple and low-cost stabilized power supply circuit without intervening elements.
[0057]
Further, the capacitance of the external capacitor C2 is selected according to the reset operation period of the integrated circuit or the like and the charging period of the output capacitor C1 determined by the capacitance of the output capacitor C1 and the output voltage Vo. By simply doing so, the certain time can be set optimally.
[0058]
In the overcurrent protection circuit 18, although the number of current detection resistors is two, three or more n may be provided in parallel. In this case, at least n-1 control transistors are provided. The input monitoring circuit 19 is provided for comparison with n-1 reference voltages, and conducts each control transistor sequentially or appropriately in combination. In this way, a configuration may be adopted in which the resistance value gradually decreases.
[0059]
A second embodiment of the present invention will be described below with reference to FIG.
[0060]
FIG. 3 is a block diagram showing an electrical configuration of the stabilized power supply circuit 31 according to the second embodiment of the present invention. The stabilized power supply circuit 31 is similar to the above-described stabilized power supply circuit 11, and corresponding portions are denoted by the same reference numerals and description thereof is omitted. In the stabilized power supply circuit 31, a multi-collector type output transistor TR2 is used, and a current detection resistor R3 in the overcurrent protection circuit 38 detects a collector current of the output transistor TR2. The current detection resistor R3 is divided into R3a and R3b, and a series circuit of the current detection resistor R4 and the control transistor Q3 is connected in parallel with the current detection resistor R3b.
[0061]
Therefore, while the stabilized power supply circuit 11 performs overcurrent protection from the base current, the stabilized power supply circuit 31 performs overcurrent protection from the collector current, so that the chip size of the output transistor unit increases. Although there is a surface, it is possible to improve the accuracy of the overcurrent protection value by reducing the influence of the current amplification factor due to heat, and it can be suitably used when the accuracy of the overcurrent protection is required.
[0062]
A third embodiment of the present invention will be described below with reference to FIG.
[0063]
FIG. 4 is a block diagram showing an electrical configuration of a stabilized power supply circuit 41 according to the third embodiment of the present invention. The stabilized power supply circuit 41 is similar to the above-described stabilized power supply circuit 11, and corresponding portions are denoted by the same reference numerals and description thereof will be omitted. In the stabilized power supply circuit 41, the input monitoring circuit 49 includes the constant current source F2, the external capacitor C2, the comparator 20, and the input voltage dividing resistors R5, R6 and the diode D. I have.
[0064]
The anode of the diode D is connected to the external capacitor C2, and the cathode is connected to the connection point of the input voltage dividing resistors R5 and R6. Therefore, when the input voltage is turned off and the input side becomes low level, the charge of the external capacitor C2 is discharged via the diode D. As a result, in each of the stabilized power supply circuits 11 and 31, the input voltage is turned off immediately after the input rising operation, and the electric potential of the external capacitor C2 is increased while the output capacitor C1 is not charged. If the power supply is impeached again in this state, the output capacitor C1 may be charged in a state of a high overcurrent protection value, whereas in this stabilized power supply circuit 41, the input voltage is turned off. In such a case, the charge of the external capacitor C2 is immediately discharged, so that even in such a case, the overcurrent protection value can be reliably reduced.
[0065]
A fourth embodiment of the present invention will be described below with reference to FIG.
[0066]
FIG. 5 is a block diagram showing an electrical configuration of a stabilized power supply circuit 51 according to the fourth embodiment of the present invention. This stabilized power supply circuit 51 is similar to the above-described stabilized power supply circuit 41. In this stabilized power supply circuit 51, control transistors Q4 and Q5 are interposed between the power supply line 14 and the constant current source F1 in the control circuit 55 and the constant current source F2 in the input monitoring circuit 59, respectively. The bases of the control transistors Q4 and Q5 are supplied with an on / off signal input to an external input terminal T1 from a power control IC mounted on a motherboard or the like.
[0067]
At the time of an ON signal, the external input terminal T1 is at a high level and power is supplied to the constant current sources F1 and F2. At the time of an OFF signal, the external input terminal T1 is at a low level and the power supply to the constant current sources F1 and F2 is cut off. Is done.
[0068]
Thus, each of the stabilized power supply circuits 11, 31, and 41 has a reduced overcurrent protection value when the power supply 12 is turned on, and a normal overcurrent protection value when the output is switched from off to on by the output on / off function. In contrast, the stabilized power supply circuit 51 reliably lowers the overcurrent protection value even when the external on / off signal is switched from off to on. can do.
[0069]
The fifth embodiment of the present invention will be described below with reference to FIG.
[0070]
FIG. 6 is a block diagram showing an electrical configuration of a stabilized power supply circuit 61 according to the fifth embodiment of the present invention. This stabilized power supply circuit 61 is similar to the stabilized power supply circuit 51 described above. The stabilized power supply circuit 61 includes a reset signal generation circuit 62 for resetting a microcomputer or the like when the power supply input voltage Vin decreases.
[0071]
The reset signal generation circuit 62 includes voltage dividing resistors R7 and R8, a comparator 63, and an output transistor Q6. The comparator 63 compares the input divided voltage by the voltage dividing resistors R7 and R8 applied to the non-inverting input terminal with the reference voltage Vref applied to the inverting input terminal, and compares the input divided voltage with the reference voltage Vref. Then, a low level is output to the base of the output transistor Q6 to shut off the control transistor Q6. If the output voltage is lower than the reference voltage Vref, a high level is output to the base of the control transistor Q6 to turn on the control transistor Q6. Let it. The emitter of the control transistor Q6 is grounded, and an open or ground level reset signal Vr can be output from the collector to the external output terminal T2.
[0072]
With such a configuration, the output function of the reset signal Vr in response to the decrease of the input voltage Vin can be provided in the stabilized power supply circuit 61 for the reset function necessary for most sub-boards, thereby increasing the convenience. Can be improved.
[0073]
A sixth embodiment of the present invention will be described below with reference to FIG.
[0074]
FIG. 7 is a block diagram showing an electrical configuration of a stabilized power supply circuit 71 according to the sixth embodiment of the present invention. This stabilized power supply circuit 71 is similar to the above-described stabilized power supply circuit 61. In the stabilized power supply circuit 71, the reset signal generation circuit 62 is provided on the output side, and outputs the reset signal Vr when the output voltage Vo decreases.
[0075]
With such a configuration, it is possible to provide a reset signal output function in response to a decrease in the output voltage of the stabilized power supply circuit 71, thereby improving convenience. It is needless to say that it may be used in combination with a configuration for detecting a drop in the input voltage Vin as shown by the stabilized power supply circuit 61.
[0076]
A seventh embodiment of the present invention will be described below with reference to FIG.
[0077]
FIG. 8 is a block diagram showing an electrical configuration of a stabilized power supply circuit 81 according to the seventh embodiment of the present invention. This stabilized power supply circuit 81 is similar to the above-described stabilized power supply circuit 71. In the stabilized power supply circuit 81, in the input monitoring circuit 89, a control transistor Q7 is interposed in parallel with the external capacitor C2, and an external signal input to the external input terminal T3 is provided at the base of the control transistor Q7. Given.
[0078]
When the external signal goes high, the terminals of the external capacitor C2 are short-circuited, and the inverting input terminal of the comparator 20 goes low. Therefore, while the external signal is at the high level, the overcurrent protection value can be forcibly maintained at a low level.
[0079]
Note that each of the above-described stabilized power supply circuits 41, 51, 61, 71, and 81 may have a multi-collector transistor as the output transistor, as in the above-described stabilized power supply circuit 31.
[0080]
FIG. 9 is a block diagram showing an electrical configuration of an information processing apparatus 90 using a computer sub-board 91 on which any of the above-described stabilized power supply circuits 11, 31, 41, 51, 61, 71, 81 is mounted. It is. The information processing device 90 is realized as a so-called personal computer, and the sub-board 91 is mounted on a motherboard 92. In the information processing device 90, a 5V power line 94 and a 12V power line 95 are routed from a power source 93, and power is supplied to a hard disk device 96 and a CD-ROM device 97 together with the motherboard 92. Is
[0081]
The sub-board 91 is the graphic board, the sound board, or the like, and its integrated circuit has a large current and a low voltage, for example, 3.3 V. Therefore, the stabilized power supply circuit mounted on the sub-board 91 generates 3.3 V from the 5 V or 12 V, and responds to the hot-plug state or the ON / OFF signal from the motherboard 92 in response to the above-mentioned signal. The inrush current to the output capacitor C1 as described above is suppressed.
[0082]
Each of the stabilized power supply circuits 11, 31, 41, 51, 61, 71, and 81 is provided with not only the sub-board 91 but also a reference numeral 98 as shown in FIG. Needless to say, it may be mounted on the motherboard 92.
[0083]
【The invention's effect】
As described above, in the stabilized power supply circuit according to the present invention, the load-side circuit such as an integrated circuit performs a reset operation when the input power is turned on. Utilizing the relatively small value, during the reset operation period, the stabilized power supply circuit first operates at an overcurrent protection value lower than the normal overcurrent protection value, and then returns to the normal overcurrent protection value. .
[0084]
Therefore, the rush current to the smoothing output capacitor can be suppressed during the period without causing a shortage of the supply to the load side circuit, and the characteristics such as loss and transient current response are deteriorated. It is possible to realize a simple and inexpensive stabilized power supply circuit having a simple configuration.
[0085]
Further, in the stabilized power supply circuit of the present invention, as described above, the input monitoring circuit monitors the power supply, and the load-side circuit performs a reset operation on the overcurrent protection circuit in response to the power-on. During this period, the operation is first performed with an overcurrent protection value lower than the normal overcurrent protection value, and then the operation is restored to the operation with the normal overcurrent protection value.
[0086]
Therefore, the rush current to the smoothing output capacitor can be suppressed during the period without causing a shortage of the supply to the load side circuit, and the characteristics such as loss and transient current response are deteriorated. It is possible to realize a simple and inexpensive stabilized power supply circuit having a simple configuration.
[0087]
Furthermore, in the stabilized power supply circuit of the present invention, as described above, the load-side circuit such as an integrated circuit performs a reset operation with the switching of the output from off to on. Utilizing the fact that the current consumption of the load side circuit is relatively small, during the reset operation period, the stabilized power supply circuit first operates at an overcurrent protection value lower than a normal overcurrent protection value, and then operates at a normal overcurrent protection value. Returns to the overcurrent protection value.
[0088]
Therefore, the rush current to the smoothing output capacitor can be suppressed during the period without causing a shortage of the supply to the load side circuit, and the characteristics such as loss and transient current response are deteriorated. It is possible to realize a simple and inexpensive stabilized power supply circuit having a simple configuration.
[0089]
Further, in the stabilized power supply circuit of the present invention, as described above, the overcurrent protection value switching means monitors the external on / off signal, and it is input that the output should be switched from off to on. Then, during the period in which the load-side circuit is performing the reset operation, the overcurrent protection circuit is first operated with an overcurrent protection value lower than the normal overcurrent protection value, and thereafter, at the normal overcurrent protection value. Return to operation.
[0090]
Therefore, the rush current to the smoothing output capacitor can be suppressed during the period without causing a shortage of the supply to the load side circuit, and the characteristics such as loss and transient current response are deteriorated. It is possible to realize a simple and inexpensive stabilized power supply circuit having a simple configuration.
[0091]
Further, as described above, the stabilized power supply circuit according to the present invention is characterized in that the period is determined by the amount of charge to be stored in the output capacitor determined by the capacitance and output voltage of the output capacitor and the normal overcurrent. It is set to be longer than the charging period of the output capacitor determined based on the overcurrent protection value lower than the protection value.
[0092]
Therefore, the overcurrent protection value can be reliably reduced until the predetermined amount of charge to be stored in the output capacitor is stored, and the occurrence of the inrush current can be reliably prevented. it can.
[0093]
Further, in the stabilized power supply circuit of the present invention, as described above, the period is determined by the charging time of the external capacitor.
[0094]
Therefore, only by selecting the capacitance of the external capacitor corresponding to the reset operation period of the integrated circuit or the like and the charging period of the output capacitor determined by the capacitance and the output voltage of the output capacitor, The period during which the overcurrent protection value is reduced can be reliably set within the reset operation period and an optimum period equal to or longer than the period during which charging of the output capacitor is completed.
[0095]
Furthermore, as described above, the stabilized power supply circuit of the present invention further includes the first discharging means for discharging the electric charge of the external capacitor when the power is turned on.
[0096]
Therefore, even if the input voltage is turned off immediately after the input rise operation, the charge of the output capacitor is not charged, and the potential of the external capacitor has increased, and the power supply has been impeached again, Since the charge of the external capacitor is discharged by the first discharging means, in such a case, the output capacitor is not charged in a state of a high overcurrent protection value. The overcurrent protection value can be reliably reduced.
[0097]
Further, as described above, the stabilized power supply circuit of the present invention further includes the second discharging means for discharging the electric charge of the external capacitor in response to the external signal.
[0098]
Therefore, while the external signal is being output, the overcurrent protection value can be forcibly maintained at a low level.
[0099]
Further, as described above, the stabilized power supply circuit of the present invention includes the overcurrent protection circuit including a plurality of n current detection resistors for detecting a base current of the output transistor, and at least n−1 resistances. It is composed of a control transistor.
[0100]
Therefore, by using the current detection resistors sequentially or in appropriate combination, the resistance value can be configured to gradually decrease.
[0101]
Further, as described above, in the stabilized power supply circuit of the present invention, the output transistor is a multi-collector transistor, and the overcurrent protection circuit includes a plurality of n current detection resistors for detecting a base current of the output transistor. And at least n-1 control transistors.
[0102]
Therefore, by using the current detection resistors sequentially or in appropriate combination, the resistance value can be configured to gradually decrease. In addition, by using overcurrent protection from the collector current as opposed to the configuration that protects the overcurrent from the base current of the output transistor, the chip size of the output transistor part increases, but the accuracy of the overcurrent protection value is improved. It can be improved and can be suitably used when accuracy of overcurrent protection is required.
[0103]
Further, as described above, the stabilized power supply circuit of the present invention further includes a reset signal generation circuit that outputs a reset signal when at least one of the input voltage and the output voltage of the stabilized power supply circuit decreases.
[0104]
Therefore, a stabilizing power supply circuit can be provided with a reset signal output function for the reset function necessary for most computer sub-boards, and the convenience can be improved.
[0105]
Further, as described above, the computer sub-board of the present invention is provided with any of the above-mentioned stabilized power supply circuits.
[0106]
Therefore, in response to a reduction in the voltage of the integrated circuit mounted on the sub-board, a desired low voltage is generated from a power supply of, for example, 5 V or 12 V in the computer, and is inserted / removed in a live state or turned on / off from the motherboard. Inrush current to the output capacitor can be suppressed with respect to the OFF signal.
[0107]
Furthermore, the information processing apparatus of the present invention uses any one of the stabilized power supply circuits as described above.
[0108]
Therefore, since a sub-board or a mother board on which each of the above-mentioned stabilized power supply circuits is mounted is used, insertion and removal of the board in the hot-line state, and ON / OFF for power saving, the output capacitor is used. Can be suppressed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of a stabilized power supply circuit according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a specific configuration of an overcurrent protection circuit and an input monitoring circuit in the stabilized power supply circuit shown in FIG.
FIG. 3 is a block diagram showing an electrical configuration of a stabilized power supply circuit according to a second embodiment of the present invention.
FIG. 4 is a block diagram showing an electrical configuration of a stabilized power supply circuit according to a third embodiment of the present invention.
FIG. 5 is a block diagram showing an electrical configuration of a stabilized power supply circuit according to a fourth embodiment of the present invention.
FIG. 6 is a block diagram illustrating an electrical configuration of a stabilized power supply circuit according to a fifth embodiment of the present invention.
FIG. 7 is a block diagram showing an electrical configuration of a stabilized power supply circuit according to a sixth embodiment of the present invention.
FIG. 8 is a block diagram showing an electrical configuration of a stabilized power supply circuit according to a seventh embodiment of the present invention.
FIG. 9 is a block diagram showing an electrical configuration of an information processing apparatus using a computer sub-board on which any of the above-described stabilized power supply circuits is mounted.
FIG. 10 is a block diagram showing the electrical configuration of a typical prior art stabilized power supply circuit.
11 is a waveform chart showing output on / off characteristics of the stabilized power supply circuit shown in FIG.
12 is a waveform chart showing the rise of the stabilized power supply circuit shown in FIG. 10, that is, characteristics at the time of power-on.
[Explanation of symbols]
11, 31, 41, 51, 61, 71, 81 stabilized power supply circuit
12 Power supply
13 Load
14 Power line
15, 55 control circuit
16, 20, 63 Comparators
17 Reference voltage generation circuit
18 Overcurrent protection circuit
19,49,59,89 Input monitoring circuit
62 Reset signal generation circuit
90 Information processing device
91 Sub Board
92 Motherboard
93 power supply
94,95 power line
96 Hard Disk Drive
97 CD-ROM device
C1 output capacitor
C2 External capacitor
D diode
F1, F2 constant current source
Q1, Q2, Q3, Q4, Q5, Q7 Control transistor
Q6 output transistor
R1, R2, R7, R8 Voltage dividing resistor
R3; R3a, R3b; R4 Current detection resistor
R5, R6 input voltage dividing resistor
T0 external terminal
T1, T3 external input terminal
T2 external output terminal
TR1, TR2 output transistor

Claims (13)

入力電源の立上がりに応答して、負荷側回路のリセット動作期間内で該リセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作し、前記期間が経過すると前記通常の過電流保護値で動作することを特徴とする安定化電源回路。In response to the rise of the input power supply, the load-side circuit operates at an overcurrent protection value lower than a normal overcurrent protection value for a period shorter than the reset operation period within the reset operation period, and when the period elapses, A stabilized power supply circuit that operates at a normal overcurrent protection value. 電源から負荷への電源ラインに直列に介在された出力トランジスタのベース電流を、制御回路が出力電圧に対応して制御することによって、所望とする電圧に安定化された出力電圧を得るようにした安定化電源回路において、
過電流時に前記ベース電流を抑制する過電流保護回路と、
前記過電流保護回路に、入力電源の立上がりに応答して、負荷側回路のリセット動作期間内で該リセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作させ、前記期間が経過すると前記通常の過電流保護値で動作させる入力監視回路とを含むことを特徴とする安定化電源回路。The control circuit controls the base current of the output transistor interposed in the power supply line from the power supply to the load in accordance with the output voltage, thereby obtaining an output voltage stabilized to a desired voltage. In a stabilized power supply circuit,
An overcurrent protection circuit that suppresses the base current at the time of overcurrent,
In response to the rise of the input power, the overcurrent protection circuit operates at a lower overcurrent protection value than a normal overcurrent protection value for a shorter period of time than the reset operation period within the reset operation period of the load-side circuit. And an input monitoring circuit that operates with the normal overcurrent protection value after the period elapses. 出力のオフからオンへの切換えに応答して、負荷側回路のリセット動作期間内で該リセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作し、前記期間が経過すると前記通常の過電流保護値で動作することを特徴とする安定化電源回路。In response to the switching of the output from off to on, the load-side circuit operates at a lower overcurrent protection value than a normal overcurrent protection value for a shorter period than the reset operation period within the reset operation period, A stabilized power supply circuit that operates at the normal overcurrent protection value when the time has elapsed. 電源から負荷への電源ラインに直列に介在された出力トランジスタのベース電流を、制御回路が出力電圧に対応して制御することによって、所望とする電圧に安定化された出力電圧を得るようにした安定化電源回路において、
過電流時に前記ベース電流を抑制する過電流保護回路と、
外部からのオン／オフ信号に応答し、前記過電流保護回路に、出力のオフからオンへの切換わり時に、負荷側回路のリセット動作期間内で該リセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作させ、前記期間が経過すると前記通常の過電流保護値で動作させる過電流保護値切換え手段とを含むことを特徴とする安定化電源回路。The control circuit controls the base current of the output transistor interposed in the power supply line from the power supply to the load in accordance with the output voltage, thereby obtaining an output voltage stabilized to a desired voltage. In a stabilized power supply circuit,
An overcurrent protection circuit that suppresses the base current at the time of overcurrent,
In response to an on / off signal from the outside, the overcurrent protection circuit provides the overcurrent protection circuit with a normal overload for a period shorter than the reset operation period within the reset operation period of the load-side circuit when the output is switched from off to on. A stabilized power supply circuit comprising: an overcurrent protection value switching unit that operates at an overcurrent protection value lower than the current protection value and operates at the normal overcurrent protection value after the period has elapsed. 前記期間は、出力コンデンサの静電容量および出力電圧によって決定される該出力コンデンサに蓄積すべき電荷量と、前記通常の過電流保護値よりも低い過電流保護値とに基づいて決定される出力コンデンサの充電期間よりも長くなるように設定されることを特徴とする請求項１〜４の何れかに記載の安定化電源回路。The period is an output determined based on the amount of charge to be stored in the output capacitor determined by the capacitance and output voltage of the output capacitor, and an overcurrent protection value lower than the normal overcurrent protection value. The stabilized power supply circuit according to any one of claims 1 to 4, wherein the setting is made to be longer than a charging period of the capacitor. 前記期間は、外付けコンデンサの充電時間によって決定されることを特徴とする請求項１〜５の何れかに記載の安定化電源回路。6. The stabilized power supply circuit according to claim 1, wherein the period is determined by a charging time of an external capacitor. 電源投入時に前記外付けコンデンサの電荷を放電させる第１の放電手段をさらに備えることを特徴とする請求項６記載の安定化電源回路。7. The stabilized power supply circuit according to claim 6, further comprising first discharging means for discharging the electric charge of said external capacitor when power is turned on. 外部信号に応答して前記外付けコンデンサの電荷を放電させる第２の放電手段をさらに備えることを特徴とする請求項６または７記載の安定化電源回路。8. The stabilized power supply circuit according to claim 6, further comprising a second discharging unit that discharges the charge of the external capacitor in response to an external signal. 前記過電流保護回路は、
前記出力トランジスタのベース電流を検出し、相互に並列に配列される複数ｎ個の電流検出用抵抗と、
前記複数の電流検出用抵抗の内、少なくともｎ−１個の電流検出用抵抗とそれぞれ直列に接続される制御トランジスタと、
前記制御トランジスタを選択的に切換える切換え手段とを備えて構成されることを特徴とする請求項２，４〜８の何れかに記載の安定化電源回路。The overcurrent protection circuit,
A plurality of n current detection resistors that detect a base current of the output transistor and are arranged in parallel with each other;
A control transistor connected in series with at least n-1 current detection resistors among the plurality of current detection resistors;
9. The stabilized power supply circuit according to claim 2, further comprising switching means for selectively switching the control transistor. 前記出力トランジスタをマルチコレクタ型トランジスタとし、
前記過電流保護回路は、
出力トランジスタの一部のコレクタ電流を検出し、相互に並列に配列される複数ｎ個の電流検出用抵抗と、
前記複数の電流検出用抵抗の内、少なくともｎ−１個の電流検出用抵抗とそれぞれ直列に接続される制御トランジスタと、
前記制御トランジスタを選択的に切換える切換え手段とを備えて構成されることを特徴とする請求項２，４〜８の何れかに記載の安定化電源回路。The output transistor is a multi-collector transistor,
The overcurrent protection circuit,
A plurality of n current detection resistors arranged to detect a collector current of a part of the output transistor and arranged in parallel with each other;
A control transistor connected in series with at least n-1 current detection resistors among the plurality of current detection resistors;
9. The stabilized power supply circuit according to claim 2, further comprising switching means for selectively switching the control transistor. 安定化電源回路の入力電圧または出力電圧の少なくとも何れかが低下した際に、リセット信号を出力するリセット信号発生回路をさらに備えることを特徴とする請求項１〜１０の何れかに記載の安定化電源回路。11. The stabilization device according to claim 1, further comprising a reset signal generation circuit that outputs a reset signal when at least one of an input voltage and an output voltage of the stabilized power supply circuit decreases. Power circuit. 前記請求項１〜１０の何れかに記載の安定化電源回路を搭載することを特徴とするコンピュータ用サブボード。A sub-board for a computer, comprising the stabilized power supply circuit according to claim 1. 前記請求項１〜１１の何れかに記載の安定化電源回路を使用することを特徴とする情報処理装置。An information processing apparatus using the stabilized power supply circuit according to claim 1.
JP29011999A 1999-10-12 1999-10-12 Stabilized power supply circuit, computer sub-board and information processing apparatus having the same Expired - Fee Related JP3560871B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29011999A JP3560871B2 (en) 1999-10-12 1999-10-12 Stabilized power supply circuit, computer sub-board and information processing apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29011999A JP3560871B2 (en) 1999-10-12 1999-10-12 Stabilized power supply circuit, computer sub-board and information processing apparatus having the same

Publications (2)

Publication Number Publication Date
JP2001109531A JP2001109531A (en) 2001-04-20
JP3560871B2 true JP3560871B2 (en) 2004-09-02

Family

ID=17752059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29011999A Expired - Fee Related JP3560871B2 (en) 1999-10-12 1999-10-12 Stabilized power supply circuit, computer sub-board and information processing apparatus having the same

Country Status (1)

Country Link
JP (1) JP3560871B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271251A (en) * 2002-03-19 2003-09-26 Ricoh Co Ltd Voltage regulator
JP2008026947A (en) * 2006-07-18 2008-02-07 Seiko Instruments Inc Voltage regulator

Also Published As

Publication number Publication date
JP2001109531A (en) 2001-04-20

Similar Documents

Publication Publication Date Title
US5224010A (en) Power supply supervisor with independent power-up delays and a system incorporating the same
JP3818231B2 (en) Power circuit
US8648578B2 (en) Capless low drop-out voltage regulator having discharge circuit compensating for on-chip output capacitance and response time
US8295023B2 (en) System and method for detection of multiple current limits
US8111493B2 (en) Current limit detector
US8253404B2 (en) Constant voltage circuit
US7092226B2 (en) Constant-voltage power supply circuit
JP3691635B2 (en) Voltage control circuit and DC / DC converter
JP3252827B2 (en) Power supply voltage fluctuation suppression circuit
JP2009266121A (en) Regulator
JP2020195233A (en) Power supply circuit, power management circuit, and data storage unit
JP2010246294A (en) Power supply circuit and electronic apparatus
JP3560871B2 (en) Stabilized power supply circuit, computer sub-board and information processing apparatus having the same
JP2008035673A (en) Power supply unit
CN219123925U (en) Discharge system
US20110216461A1 (en) System and Method to Limit In-Rush Current
JP5144292B2 (en) Switching power supply circuit and vehicle equipped with the same
KR100473216B1 (en) A reset system for ensuring proper reset when used with decaying power supplies
JP3119254B2 (en) Inrush current prevention circuit
KR20010012426A (en) Voltage regulating circuit for eliminating latch-up
JP2007193458A (en) Power supply circuit
JPH07143736A (en) Rush-current inhibit circuit for capacitive load
JP3826059B2 (en) Power supply
JP3558935B2 (en) Switching regulator control circuit
JP4215778B2 (en) Accumulated charge discharge circuit in power supply

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees