JP3560597B2 - Multi-output DC-DC converter - Google Patents

Multi-output DC-DC converter Download PDF

Info

Publication number
JP3560597B2
JP3560597B2 JP2002254956A JP2002254956A JP3560597B2 JP 3560597 B2 JP3560597 B2 JP 3560597B2 JP 2002254956 A JP2002254956 A JP 2002254956A JP 2002254956 A JP2002254956 A JP 2002254956A JP 3560597 B2 JP3560597 B2 JP 3560597B2
Authority
JP
Japan
Prior art keywords
output
main switch
circuit
turned
boosted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002254956A
Other languages
Japanese (ja)
Other versions
JP2003164143A (en
Inventor
卓也 石井
信義 長潟
浩 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002254956A priority Critical patent/JP3560597B2/en
Publication of JP2003164143A publication Critical patent/JP2003164143A/en
Application granted granted Critical
Publication of JP3560597B2 publication Critical patent/JP3560597B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は各種電子機器、例えば携帯機器に搭載される液晶パネル等の駆動用電源に用いられ、バッテリ等の直流電圧が入力されて複数の負荷に負電圧を含む制御された直流電圧を供給する多出力DC−DCコンバータに関する。
【0002】
【従来の技術】
直流電圧が入力されて複数の負荷に制御された直流電圧を供給する多出力DC−DCコンバータに関する従来の技術としては、図13に示すような構成のものがある。図13に示す従来の多出力DC−DCコンバータは、携帯機器に搭載される液晶パネルの駆動用電源である。この多出力DC−DCコンバータにおいては、バッテリーを入力電源1として入力直流電圧Ei=2.5〜3.3Vが供給され、ソースドライブ用電圧として第1の出力電圧Vout1=3.5Vが出力され、正負のゲートドライブ用電圧として第2の出力電圧Vout2=13.5V及び第3の出力電圧Vout3=−13.5Vが出力される。第1のコンバータ100もは、NチャネルMOSFETからなる第1の主スイッチ102、第1のインダクタ103、第1の出力ダイオード105及び第1の出力コンデンサ106が設けられている。第1のコンバータ100により、第1の出力コンデンサ106から第1の負荷107へ第1の出力電圧Vout1を出力する昇圧コンバータが構成されている。第1の制御回路108は第1の出力電圧Vout1を制御するために、第1の主スイッチ102のオンオフ比を調整する。第2のコンバータ200には、NチャネルMOSFETからなる第2の主スイッチ202、第2のインダクタ203、第2の出力ダイオード205及び第2の出力コンデンサ206が設けられている。この第2のコンバータ200により、第2の出力コンデンサ206から第2の負荷207へ第2の出力電圧Vout2を出力する昇圧コンバータが構成されている。第2の制御回路208は第2の出力電圧Vout2を制御するように、第2の主スイッチ202のオンオフ比を調整する。第3のコンバータ300には、第2の出力電圧Vout2が入力され、第1のスイッチ301、第2のスイッチ302、コンデンサ303、第1のダイオード304、第2のダイオード305及び第3の出力コンデンサ306が設けられている。この第3のコンバータ300により、第3の出力コンデンサ306から第3の負荷307へ第3の出力電圧Vout3を出力する反転型スイッチトキャパシタが構成されている。第3の制御回路308は第1のスイッチ301と第2のスイッチ302を交互にオンオフ制御する。
【0003】
以下に図13に示す従来の多出力DC−DCコンバータの動作を簡単に説明する。まず第1のコンバータ100は、第1の主スイッチ102がオン状態の時、入力直流電圧Eiは第1のインダクタ103に印加される。この時、第1のインダクタ103に電流が流れ、磁気エネルギーが蓄えられる。次に第1の主スイッチ102がオフ状態になると、第1のインダクタ103に蓄えられた磁気エネルギーは、第1の出力ダイオード105を介して第1の出力コンデンサ106を充電する電流として放出される。第1の主スイッチ102が一定の周期でオンオフ動作しているものとすると、1周期ごとに第1のインダクタ103を介して出力されるエネルギーは、第1の主スイッチ102のオン期間が長いほど大きくなる。従って、第1の出力電圧Vout1は第1の主スイッチ102のオン期間が長いほど高くなる。即ち、第1の出力電圧Vout1は、第1の制御回路108が第1の主スイッチ102のオンオフ期間比を調整することにより制御される。同様に、第2のコンバータ200は、制御回路208が第2の主スイッチ202のオンオフ期間比を調整することにより、第2のインダクタ203に蓄積された磁気エネルギーが第2の出力ダイオード205を介して第2の出力コンデンサ206を充電する電流として放出される。この磁気エネルギーの放出量が調整されることにより、第2の出力電圧Vout2は制御される。
第3のコンバータ300において、第1のスイッチ301がオン状態の時に、第2の出力電圧Voutが第2のダイオード305を介してコンデンサ303を充電する。そして、第2のスイッチ302がオン状態の時に、コンデンサ303のエネルギーが第1のダイオード304を介して第3の出力コンデンサ306を充電することにより、第2の出力電圧Vout2を負側に反転した第3の出力電圧Vout3が出力される。
【0004】
上記のような構成においては、3種類の異なる電圧を出力するために、3つのコンバータが必要である。しかし、携帯機器においては、小型・軽量化のために、たとえ1点でも部品点数を少なくすることが要求されている。複数の出力を少ない部品点数で制御する手段として、例えば特公平7−40785号公報に記載された技術がある。図14は特公平7−40785号公報の第1図に開示された3つの出力を有する昇圧コンバータの回路図である。図14において、インダクタLはスイッチS1が接点1に接する期間に入力直流電源V11からの磁気エネルギーが蓄積される。スイッチS1が接点2に接する期間に磁気エネルギーが出力側へ放出される。その時、スイッチS2によって磁気エネルギーが各出力に分配される。特公平7−40785号公報に開示された発明には、スイッチS2が各接点に接するオン期間を制御して各出力の電圧を安定化させるとともに、スイッチS1を全負荷に過不足なく給電するよう制御する方法が示されている。
【0005】
特公平7−40785号公報では、スイッチS1が接点2に接する期間(主スイッチのオフ期間)を時分割してスイッチS2の接点が切換わる方式であった。この従来技術と回路構成は異なるが同様の技術思想に基づく構成により、異なる制御方法の発明が知られている。例えば、米国特許第5,400,239号明細書には出力数Nの絶縁型フライバックコンバータが開示されている。この絶縁型フライバックコンバータは、トランスの1つの出力巻線にスイッチS2に相当するスイッチを介してN個の整流平滑回路が接続されている。そして、主スイッチのスイッチング周波数をN分割して、各出力の制御に割当てるものである。即ち、この絶縁型フライバックコンバータは、図14に示した構成に置きかえると、スイッチS2がN分の1のスイッチング周波数で切換わり、各スイッチング周期ごとにスイッチS1のオン期間が調整されて各出力電圧が制御されている。
また、米国特許第5,751,139号明細書には、1つのインダクタで多出力の非絶縁型DC−DCコンバータが開示されている。この非絶縁型DC−DCコンバータにおいては、安定させたい出力に優先度を持たせている。この非絶縁型DC−DCコンバータの構成を、図14に示した構成に置きかえると、スイッチS2が優先順にしたがって出力を選択して給電し、選択された出力電圧は上限閾値に達すると次の順位の出力を選択して切換わるよう構成されている。
【0006】
以上のように、従来の装置においては、単一のDC−DCコンバータの出力を時分割して複数の出力に給電し、各出力を安定化するよう主スイッチ及び出力を選択するスイッチを制御している。このような技術を図13に示した従来の多出力コンバータに適用すれば、出力を選択するためのスイッチS2(図14)に相当するスイッチが必要となる。しかし、第1のコンバータ100と第2のコンバータ200においては、第1の主スイッチ102と第2の主スイッチ202が共用でき、第1のインダクタ103と第2のインダクタ203が共用できるので、構成部品の中で体積の大きなインダクタ1個の削減が可能となる。
【0007】
【発明が解決しようとする課題】
上記のように、従来の多出力DC−DCコンバータは、第1から第3の出力電圧という3つの出力を制御するために、2つの昇圧コンバータと1つの反転型スイッチトキャパシタで構成されていた。しかし、特に小型・軽量化の望まれる携帯機器においては、部品点数を少なくすることが要求される。複数の出力を少ない部品点数により制御するために従来の技術においては、2つの昇圧コンバータを1つにまとめて、インダクタ1個の削減が可能である。しかし、負電位の出力電圧を発生させるには、図13で示した反転型スイッチトキャパシタが必要となる。この反転型スイッチトキャパシタでは出力電圧の微調整が困難である。また、コンデンサの充放電電流がサージ電流であるため、スイッチングノイズやスイッチング損失の発生が問題となっていた。任意の負電位の出力電圧を得る方法として、反転コンバータを設けることが考えられるが、反転型スイッチトキャパシタで使用されたコンデンサの代わりに、インダクタが必要となる。このようなインダクタはコンバータの構成要素の中で体積の大きな部品であり、装置の小型・軽量化にとって障害となっていた。
本発明は、入力電圧と同極性で昇圧された電圧または極性の異なる電圧を複数出力することができる単一のDC−DCコンバータ、即ち1個のインダクタで複数の出力を制御することができる多出力DC−DCコンバータを提供することを目的としている。本発明は、部品点数の削減と回路全体の小型化を達成することができる多出力DC−DCコンバータを提供するものである。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の多出力DC−DCコンバータは、
1つのインダクタと、
入力電圧を出力する入力直流電源と、
2つの主スイッチからなり、前記両主スイッチがオンとなるオン状態と、いずれか一方の主スイッチがオフとなる第1のオフ状態と、他方の主スイッチがオフとなる第2のオフ状態とを有し、前記オン状態の時に前記インダクタに前記入力電圧を印加する主スイッチ回路と、
前記インダクタの一端に接続されて、前記第1のオフ状態の時に前記インダクタに発生する電圧を整流平滑し、前記入力電圧を昇圧した昇圧出力電圧を出力する昇圧用整流平滑回路と、
前記インダクタの他端に接続されて、前記第2のオフ状態の時に前記インダクタに発生する電圧を整流平滑し、前記入力電圧を反転昇降圧した反転出力電圧を出力する反転用整流平滑回路と、を具備する。このように構成された本発明の多出力DC−DCコンバータは、入力電圧と同極性で昇圧された電圧または極性の異なる電圧を複数出力することができる単一のDC−DCコンバータ、即ち1個のインダクタで複数の出力を制御することができ、部品点数の削減と回路全体の小型化を達成することができる。
【0009】
また、本発明の多出力DC−DCコンバータにおいて、前記主スイッチ回路は、
前記インダクタの一端と前記入力直流電源の負極との間に接続される第1の主スイッチと、前記インダクタの他端と前記入力直流電源の正極との間に接続される第2の主スイッチとから構成され、
前記主スイッチ回路のオン状態は、前記第1の主スイッチと前記第2の主スイッチがともにオン状態であり、前記第1のオフ状態は、前記第1の主スイッチがオフ状態で前記第2の主スイッチがオン状態であり、前記第2のオフ状態は、前記第1の主スイッチがオン状態で前記第2の主スイッチがオフ状態であるよう制御される。
【0010】
他の観点による本発明の多出力DC−DCコンバータは、
所定のスイッチング周期で動作する第1の主スイッチと第2の主スイッチを有し、前記スイッチング周期内の所定のオン期間だけ、入力直流電源からの入力電圧を少なくとも一つのインダクタへ印加する主スイッチ回路と、
前記スイッチング周期内の前記所定のオン期間後に前記第1の主スイッチがオフ状態となると、前記インダクタに発生するフライバック電圧を、前記入力直流電源に加えるよう整流平滑した昇圧出力電圧を得る単一もしくは複数の昇圧出力電圧形成手段と、
前記スイッチング周期内の前記所定のオン期間後に前記第2の主スイッチがオフ状態となると、前記入力直流電源に対して負電位となるよう整流平滑した反転出力電圧を得る単一もしくは複数の反転出力電圧形成手段とを有し、
前記スイッチング周期が前記各出力電圧のいずれか一つを制御する期間に割り当てられ、該出力電圧を得る手段を選択するとともに、選択された該出力電圧を制御するよう前記所定のオン期間を調整するよう構成されている。このように構成された本発明の多出力DC−DCコンバータは、入力電圧と同極性で昇圧された電圧と極性の異なる電圧を複数出力することができ、部品点数の削減と回路全体の小型化を達成することができる。
【0011】
さらに他の観点による本発明の多出力DC−DCコンバータは、
入力直流電源と、
前記入力直流電源の負極に一端が接続された第1の主スイッチと整流手段と平滑手段との直列回路を有する昇圧用整流平滑回路と、
前記入力直流電源の正極に一端が接続された第2の主スイッチと整流手段と平滑手段との直列回路を有する反転用整流平滑回路と、
前記第1の主スイッチの他端と前記第2の主スイッチの他端との間に接続された少なくとも一つのインダクタと、を具備する。このように構成された本発明の多出力DC−DCコンバータは、入力電圧と同極性で昇圧された電圧と極性の異なる電圧を複数出力することができ、部品点数の削減と回路全体の小型化を達成することができる。
【0012】
【発明の実施の形態】
以下、本発明に係る多出力DC−DCコンバータの好ましい実施の形態について添付の図面を参照しつつ説明する。
【0013】
《実施の形態1》
図1は本発明に係る実施の形態1の多出力DC−DCコンバータの構成を示す回路図である。図1に示すように、本発明に係る実施の形態1の多出力DC−DCコンバータは入力直流電源1に接続され入力直流電圧Eiが入力されている。実施の形態1の多出力DC−DCコンバータには、NチャネルMOSFETの第1の主スイッチ21、PチャネルMOSFETの第2の主スイッチ22、インダクタ31、ダイオードの第1の整流手段51、コンデンサの第1の平滑手段61、ダイオードの第2の整流手段52、コンデンサの第2の平滑手段62、及び第1の主スイッチ21と第2の主スイッチ22をそれぞれ所定のオン期間とオフ期間で駆動する制御回路81が設けられている。第1の平滑手段61の両端には第1の負荷71が接続され、昇圧出力電圧Vo1が第1の負荷71へ出力される。第2の平滑手段62の両端には第2の負荷72が接続され、反転出力電圧Vo2が第2の負荷72へ出力される。実施の形態1における入出力条件は、Vo1>Ei>0>Vo2 である。第2の主スイッチ22がオン状態の時、第1の主スイッチ21とインダクタ31と第1の整流手段51と第1の平滑手段61が、昇圧コンバータとして動作する。一方、第1の主スイッチ21がオン状態の時は、第2の主スイッチ22とインダクタ31と第2の整流手段52と第2の平滑手段62が反転コンバータとして動作する。
【0014】
図2は制御回路81の構成をより詳細に示した回路図である。図2において、抵抗801と抵抗802は昇圧出力電圧Vo1を検出し、抵抗803と抵抗804は反転出力電圧Vo2を検出する。各検出電圧は、誤差増幅器805及び誤差増幅器806によって基準電圧源807の基準電圧とそれぞれ比較され、昇圧出力用誤差信号Ve1と反転出力用誤差信号Ve2がそれぞれ出力される。抵抗801〜804、誤差増幅器805、誤差増幅器806及び基準電圧源807により、検出回路90が構成されている。発振回路808は、所定の周期で電位が増減する三角波電圧Vtと、三角波電圧Vtが増加している時に“H”となり、減少している時に“L”となる信号Vt1を出力する。比較器809は昇圧出力用誤差信号Ve1と三角波電圧Vtとを比較する。比較器810は反転出力用誤差信号Ve2と三角波電圧Vtとを比較する。各比較器809,810の出力信号は、それぞれAND回路811及び812によって信号Vt1との論理積を示す信号V1及び信号V2として出力される。ここで、信号V1は昇圧出力用パルス信号であり、信号V2は反転出力用パルス信号である。比較器809,810とAND回路811,812とによりPWM回路91が構成されている。分周回路であるTフリップフロップ813には信号Vt1が入力され、信号Vt2を出力する。OR回路814には信号V1と信号Vt2が入力され、駆動信号Vg21を出力する。駆動信号Vg21はNチャネルMOSFETである第1の主スイッチ21を駆動し、“H”で第1の主スイッチ21をオン状態にする。NOR回路815は信号V2と信号Vt2の反転信号が入力され、駆動信号Vg22を出力する。駆動信号Vg22はPチャネルMOSFETである第2の主スイッチ22を駆動し、“L”で第2の主スイッチ22をオン状態にする。実施の形態1において、駆動信号Vg21と駆動信号Vg22が主スイッチ駆動信号である。OR回路814及びNOR回路815により論理回路92が構成されている。
【0015】
図3は前述の各信号及びインダクタ31を流れる電流I31を示す波形図である。以下に、図1から図3を用いて、本発明に係る実施の形態1の多出力DC−DCコンバータの動作を説明する。
【0016】
まず、図3の時刻t0において、三角波信号Vtが上昇を開始するとともに信号Vt1が“H”になり、信号Vt1が入力されたTフリップフロップ813の出力である信号Vt2は“L”となる。一方、三角波信号Vtと誤差信号Ve1との比較結果と信号Vtとの論理積を示す信号V1は“H”となる。そして、信号V1と信号Vt2との論理和である駆動信号Vg21は“H”となる。即ち、第1の主スイッチ21はオン状態となる。他方、信号Vt2の反転信号は“H”であり、この反転信号が入力されたNOR回路815の出力である駆動信号Vg22は“L”となる。即ち、第2の主スイッチ22はオン状態となる。この時、インダクタ31には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0017】
時刻t1において、比較器809が反転し、信号V1が“L”となると、信号Vt2は“L”であるので、駆動信号Vg21は“L”となる。この結果、第1の主スイッチ21はオフ状態となる。一方、駆動信号Vg22は“L”のままなので、第2の主スイッチ22はオン状態である。この時、インダクタ31に蓄えられた磁気エネルギーは、入力直流電源1から第1の整流手段51を介して第1の平滑手段61であるコンデンサを充電する電流として放出される。やがて時刻t2において、この電流はゼロとなる。一方、三角波電圧Vtは上昇から下降に転じ、同時に信号Vt1は“L”となる。
【0018】
次に、時刻t3において、三角波信号Vtが上昇を開始するとともに信号Vt1が再び“H”になり、Tフリップフロップ813の出力信号Vt2は“H”となる。このため、信号Vt2が入力されたOR回路814の出力である駆動信号Vg21は“H”となる。即ち、第1の主スイッチ21はオン状態となる。また、三角波信号Vtと誤差信号Ve2との比較結果と信号Vtとの論理積V2は“H”となり、信号V2を入力されたNOR回路815の出力である駆動信号Vg22は“L”となる。即ち、第2の主スイッチ22はオン状態となる。この時、インダクタ31には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0019】
時刻t4において、比較器810が反転し、信号V2が“L”となると、信号Vt2の反転信号が“L”であるので、信号V2と信号Vt2が入力されたNOR回路815の出力である駆動信号Vg22は“H”となる。即ち、第2の主スイッチ22はオフ状態となる。また、OR回路814の出力である駆動信号Vg21は、“H”レベルの信号Vt2が入力されているので、“H”である。この時、第1の主スイッチ21はオン状態を維持する。この時、インダクタ31に蓄えられた磁気エネルギーは、第2の整流手段52を介して第2の平滑手段62であるコンデンサを充電する電流として放出される。やがて時刻t5において、この電流はゼロとなる。一方、三角波電圧Vtは上昇から下降に転じ、同時に信号Vt1は“L”となる。
【0020】
時刻t6において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“L”となり、時刻t0以降の動作を繰返す。
インダクタ31のインダクタンスをL、発振器808の発振周期をT、第1の主スイッチ21及び第2の主スイッチ22がともにオン状態である時刻t0〜t1をTon1、同じく時刻t3〜t4をTon2、第1の負荷71への出力電流をIo1、第2の負荷72への出力電流をIo2とすると、次の式(1)及び(2)の関係が成り立つ。
【0021】
Vo1=Ei+(Ei・Ton1)/(4L・T・Io1) −−−(1)
【0022】
Vo2=−(Ei・Ton2)/(4L・T・Io2) −−−(2)
【0023】
誤差信号Ve1及びVe2は、それぞれ昇圧出力電圧Vo1及び反転出力電圧Vo2を所望の電圧に安定化するように増減し、第1の主スイッチ21及び第2の主スイッチ22がともにオン状態である期間を調整する。即ち、インダクタ31を共有する昇圧コンバータと反転コンバータが、発振器808の発振周波数の1/2で時分割制御されることによって、昇圧出力電圧Vo1及び反転出力電圧Vo2を所望の電圧に安定化する
以上のように、実施の形態1の多出力DC−DCコンバータによれば、一つのインダクタ31を共有することによる少ない部品点数で、昇圧出力と反転出力を同時に安定化することができるという効果が得られる。
【0024】
《実施の形態2》
図4は本発明に係る実施の形態2の多出力DC−DCコンバータの構成を示す回路図である。実施の形態2の多出力DC−DCコンバータにおいて、図1に示した実施の形態1の多出力DC−DCコンバータの構成と同様のものについては同じ符号を付与した。実施の形態2において、図1に示した実施の形態1のDC−DCコンバータの構成と異なるところは、第1の平滑手段から出力される昇圧出力電圧Vo1を第1の昇圧出力電圧とし、NチャネルMOSFETの補助スイッチ41とダイオードの第3の整流手段53の直列回路、及びコンデンサの第3の平滑手段63を設けている点である。また、第2の昇圧出力電圧Vo3が追加され、第3の負荷73へ出力されるよう構成されている点が異なっている。
【0025】
実施の形態2において、第2の昇圧出力電圧Vo3を制御するために、制御回路82にはその機能が追加されて、図5に示すような回路構成となっている。実施の形態2における入出力条件は、Vo1>Vo3>Ei>0>Vo2 である。
図5は実施の形態2における制御回路82の構成をより詳細に示した回路図である。図5において、図2に示した実施の形態1の構成と異なる点を以下に説明する。
図5に示すように実施の形態2の検出回路93には、図2の検出回路90の構成の他に、第2の昇圧出力電圧Vo3を検出する抵抗821と抵抗822、及びその検出電圧を基準電圧源807の基準電圧と比較する誤差増幅器823が追加されている。実施の形態2のPWM回路94には、図2のPWM回路91の構成の他に、誤差増幅器823の出力である昇圧出力用誤差信号Ve3を三角波電圧Vtと比較する比較器824、及び比較器824の出力信号と信号Vt1との論理積を示す信号V3を出力するAND回路825が追加されている。実施の形態2の分周回路95には、信号Vt1が入力され信号Vt2を出力するTフリップフロップ813の他に、信号Vt2が入力される第2のTフリップフロップ826が追加されている。実施の形態2の論理回路96には、図2の論理回路92の構成の他に、信号V1と信号Vt2が入力されるNOR回路827と、信号V3と信号Vt2の反転信号と第2のTフリップフロップ826の出力Vt3の反転信号とが入力されるNOR回路828が追加されている。
【0026】
また、実施の形態2においては、図2におけるOR回路814の代わりに、駆動信号Vg21を出力するNOR回路829が設けられており、このNOR回路829には、NOR回路827の出力とNOR回路828の出力が入力される構成である。また、実施の形態2においては、図2のNOR回路815の代わりに、駆動信号Vg22を出力するNOR回路830が設けられており、このNOR回路830には信号V2と信号Vt2の反転信号と信号Vt3が入力される構成である。さらに、実施の形態2においては、信号Vt2と信号Vt3との論理積である昇圧出力用補助スイッチ駆動信号Vg41を出力するAND回路831が追加されている。昇圧出力用補助スイッチ駆動信号Vg41は補助スイッチ41をオンオフ駆動する。実施の形態2における論理回路96は、NOR回路827〜830とAND回路831とにより構成されている。
【0027】
図6は前述の各信号及びインダクタ32を流れる電流I32を示す波形図である。以下に、図4から図6を用いて、本発明に係る実施の形態2の多出力DC−DCコンバータの動作を説明する。
図6の時刻t0において、三角波信号Vtが上昇を開始するとともに信号Vt1が“H”になり、信号Vt1が入力されたTフリップフロップ813の出力Vt2は“L”となる。また、信号Vt2が入力されたTフリップフロップ826の出力Vt3は“H”のままである。従って、信号Vt2とVt3の論理積である駆動信号Vg41は“L”となり、補助スイッチ41はオフ状態である。また、入力に信号Vt3を含むNOR回路830の出力である駆動信号Vg22は“L”となり、第2の主スイッチ22はオン状態である。一方、信号V1は“H”となり、信号V1が入力されたNOR回路827の出力は“L”となる。他方、信号Vt2の反転信号が入力されたNOR回路828の出力も“L”となる。この結果、NOR回路829の出力である駆動信号Vg21は“H”となる。即ち、第1の主スイッチ21はオン状態となる。この時、インダクタ32には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0028】
時刻t1において、信号V1が“L”となると、信号Vt2は“L”であるため、NOR回路827の出力は“H”となる。このため、NOR回路827の出力が入力され
NOR回路829の出力、即ち駆動信号Vg21は“L”となる。この結果、第1の主スイッチ21はオフ状態となる。一方、信号Vt2の“L”と、信号Vt3の“H”は変わらないので、駆動信号Vg22の“L”及び駆動信号Vg41の“L”も変わらない。第2の主スイッチ22はオン状態であり、補助スイッチ41はオフ状態である。この時、インダクタ32に蓄えられた磁気エネルギーは、補助スイッチ41がオフ状態であるので、第1の整流手段51を介して第1の平滑手段61であるコンデンサを充電する電流として放出される。やがて時刻t2において、このインダクタ32に流れる電流I32はゼロとなる。図6に示すように、時刻t3までの間に、三角波電圧Vtは上昇から下降に転じ、その時同時に信号Vt1は“L”となる。
【0029】
時刻t3において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“H”となり、信号Vt3は“L”となる。このため、信号Vt2が入力されたNOR回路827の出力は“L”となり、信号Vt3の反転信号が入力されたNOR回路828の出力も“L”となる。従って駆動信号Vg21であるNOR回路829の出力は“H”となり、第1の主スイッチ21はオン状態となる。この時、三角波信号Vtと誤差信号Ve3との比較結果と信号Vtとの論理積を示す信号V2は“H”となり、信号V2が入力されたNOR回路830の出力も“H”となるので、駆動信号Vg22は“L”である。即ち、第2の主スイッチ22はオン状態である。また、信号Vt2と信号Vt3の論理積である駆動信号Vg41は“L”であるので、補助スイッチ41はオフ状態のままである。この時、インダクタ32には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0030】
時刻t4において、比較器810が反転し、信号V2が“L”となると、NOR回路830の入力は全て“L”となる。このため、NOR回路830の出力である駆動信号Vg22は“H”となる。従って、第2の主スイッチ22はオフ状態となる。信号Vt2の“H”と信号Vt3の“L”は変わらないので、駆動信号Vg21の“H”及び駆動信号Vg41の“L”も変わらない。第1の主スイッチ21はオン状態であり、補助スイッチ41はオフ状態である。この時、インダクタ32に蓄えられた磁気エネルギーは、第2の整流手段52を介して第2の平滑手段62であるコンデンサを充電する電流として放出される。やがて時刻t5において、このインダクタ32に流れる電流I32はゼロとなる。図6に示すように、時刻t6までの間に、三角波電圧Vtは上昇から下降に転じ、その時同時に信号Vt1は“L”となる。
【0031】
時刻t6において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“L”となり、信号Vt3は“L”のままである。この時、駆動信号Vg41は“L”であり、補助スイッチ41はオフ状態を維持する。一方、信号V1は“H”となり、NOR回路827とNOR回路828の出力がともに“L”となるので、駆動信号Vg21は “H”となり、第1の主スイッチ21はオン状態となる。信号Vt2の反転信号が“H”となるので、この反転信号が入力されたNOR回路830の出力は“L”となる。即ち、駆動信号Vg22が“L”となるので、第2の主スイッチ22はオン状態となる。この時、インダクタ32には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0032】
時刻t7において、信号V1が“L”となると、NOR回路827の出力は“H”となる。このためNOR回路827からの信号が入力されるNOR回路829の出力、即ち駆動信号Vg21は“L”となる。この結果、第1の主スイッチ21はオフ状態となる。一方、信号Vt2の“L”と、信号Vt3の“L”は変わらないので、駆動信号Vg22の“L”及び駆動信号Vg41の“L”も変わらない。第2の主スイッチ22はオン状態であり、補助スイッチ41はオフ状態である。この時、インダクタ32に蓄えられた磁気エネルギーは、補助スイッチ41がオフ状態であるので、第1の整流手段51を介して第1の平滑手段61であるコンデンサを充電する電流として放出される。やがて時刻t8において、インダクタ32に流れる電流I32はゼロとなる。図6に示すように、時刻t9までの間に、三角波電圧Vtは上昇から下降に転じ、その時同時に信号Vt1は“L”となる。
【0033】
時刻t9において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“H”となり、信号Vt3も“H”となる。このため、信号Vt2と信号Vt3の論理積である駆動信号Vg41は“H”となり、補助スイッチ41はオン状態となる。また、信号Vt3が入力されたNOR回路830の出力は“L”であるので、駆動信号Vg22は“L”であり、第2の主スイッチ22もオン状態のままである。一方、三角波信号Vtと誤差信号Ve3との比較結果と信号Vtとの論理積を示す信号V3は“H”となり、信号V3が入力されたNOR回路828の出力も“L”となる。この結果、駆動信号Vg21は“H”となる。即ち、第1の主スイッチ21はオン状態となる。この時、インダクタ32には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0034】
時刻t10において、比較器825が反転し、信号V3が“L”となると、NOR回路828の入力は全て“L”となり、出力が“H”となる。このため駆動信号Vg21であるNOR回路829の出力が“L”となり、第1の主スイッチ21はオフ状態となる。一方、信号Vt2の“H”と、信号Vt3の“H”は変わらないため、駆動信号Vg22の“L”及び駆動信号Vg41の“H”も変わらない。この結果、第2の主スイッチ22はオン状態であり、補助スイッチ41もオン状態のままで維持される。この時、インダクタ32に蓄えられた磁気エネルギーは、補助スイッチ41がオン状態であるので、第3の整流手段53を介して第3の平滑手段63であるコンデンサを充電する電流として放出される。やがて時刻t11において、この電流はゼロとなる。
【0035】
他方、三角波電圧Vtは上昇から下降に転じ、同時に信号Vt1は“L”となる。時刻t12において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“L”、信号Vt3は“H”となり、時刻t0以降の動作を繰返す。
インダクタ32のインダクタンスをL、発振器808の発振周期をTとし、図6の期間t0〜t1及び期間t6〜t7のように、信号V1が“H”である期間に相当する第1の主スイッチ21及び第2の主スイッチ22のオン期間をTon1とし、期間t3〜t4のように信号V2が“H”である期間に相当する第1の主スイッチ21及び第2の主スイッチ22のオン期間をTon2とし、期間t9〜t10のように補助スイッチ41がオン状態における第1の主スイッチ21及び第2の主スイッチ22のオン期間をTon3とし、第1の負荷71への出力電流をIo1とし、第2の負荷72への出力電流をIo2とし、第3の負荷73への出力電流をIo3とすると、次の式(3)、(4)及び(5)の関係が成り立つ。
【0036】
Vo1=Ei+(Ei・Ton1)/(4L・T・Io1) −−−(3)
【0037】
Vo2=−(Ei・Ton2)/(8L・T・Io2) −−−(4)
【0038】
Vo3=Ei+(Ei・Ton3)/(8L・T・Io3) −−−(5)
【0039】
誤差信号Ve1,Ve2及びVe3は、それぞれ第1の昇圧出力電圧Vo1、反転出力電圧Vo2及び第2の昇圧出力電圧Vo3を所望の電圧に安定化するように増減して、第1の主スイッチ21及び第2の主スイッチ22のオン期間が調整される。実施の形態2においては、インダクタ32を共有する2つの昇圧コンバータと1つの反転コンバータのうち、第1の昇圧出力電圧を供給する昇圧コンバータが発振器808の発振周波数の2/4で時分割制御され、他の昇圧コンバータと反転コンバータは1/4で時分割制御されている。これによって、実施の形態2の多出力DC−DCコンバータは、第1の昇圧出力電圧、第2の昇圧出力電圧及び反転出力電圧をそれぞれ所望の電圧に安定化させることができる。
【0040】
以上のように、実施の形態2によれば、一つのインダクタ32を共有するよう構成することにより、少ない部品点数で、2つの昇圧出力と1つの反転出力を同時に安定化させることができるという優れた効果が得られる。
尚、実施の形態2において、第1の昇圧出力電圧を供給する昇圧コンバータは発振器808の発振周波数の2/4で時分割制御したが、第2の昇圧出力電圧を供給する昇圧コンバータに発振周波数の2/4を割り当て、他のコンバータは1/4で時分割制御されるよう構成してもよい。いずれのコンバータに発振周波数の2/4を割り当てるかは、出力電力の大きいものにすればよく、制御回路を構成する論理回路によってその選択は任意に可能である。
【0041】
《実施の形態3》
図7は本発明に係る実施の形態3の多出力DC−DCコンバータの構成を示す回路図である。実施の形態3において、図4に示した前述の実施の形態2の多出力DC−DCコンバータの構成と同様のものについては同じ符号を付与した。実施の形態3の多出力DC−DCコンバータにおいて、図4に示した実施の形態2の構成と異なるところは、負荷72に供給される反転出力電圧を第1の反転出力電圧Vo2とすると、PチャネルMOSFETの第2の補助スイッチ42とダイオードの第4の整流手段54の直列回路、及びコンデンサの第4の平滑手段64が設けられており、第2の反転出力電圧Vo4を第4の負荷74へ出力する構成が追加されている点である。また、この第2の反転出力電圧Vo4を制御するために、制御回路83にはその機能が追加されており、図8に示すような構成となっている。実施の形態3における入出力条件は、Vo1>Vo3>Ei>0>Vo4>Vo2 である。
【0042】
図8は制御回路83の構成をより詳細に示した回路図である。図8において、図5に示した実施の形態2の構成と異なる点を以下に説明する。実施の形態3の検出回路97は、図5に示した検出回路93の構成の他に、第2の反転出力電圧Vo4を検出する抵抗841と抵抗842、及びその検出電圧を基準電圧源807の基準電圧と比較する誤差増幅器843が追加されている。実施の形態3のPWM回路98は、図5に示したPWM回路94の構成の他に、誤差増幅器843の出力である誤差信号Ve4を三角波電圧Vtと比較する比較器844、この比較器844の出力信号と信号Vt1との論理積を示す信号V4を出力するAND回路845、信号Vt2と信号Vt3が入力されるOR回路846、及び信号V4と信号Vt2と信号Vt3が入力されるNOR回路848とが追加されている。また、実施の形態3の論理回路99は、図5に示した論理回路96におけるNOR回路827の代わりに、信号V1と信号Vt2と信号Vt3の反転信号が入力され、駆動信号Vg21をNOR回路829へ出力するNOR回路847が設けられている。駆動信号Vg21を出力するNOR回路829は、NOR回路847の出力とNOR回路828の出力とが入力される構成となっている。また、論理回路99において、NOR回路830の出力がNOR回路848の出力とともにOR回路849に入力され、OR回路849は駆動信号Vg22を出力するよう構成されている。実施の形態3においては、OR回路846が設けられており、このOR回路846は駆動信号Vg42を出力して、第2の補助スイッチ42をオンオフ駆動する。実施の形態3においては、論理回路99がNOR回路828〜830,847,848、AND回路831、及びOR回路846,849とにより構成されている。
【0043】
図9は前述の各信号及びインダクタ33を流れる電流I33を示す波形図である。以下に、図7から図9を用いて、本発明に係る実施の形態3の多出力DC−DCコンバータの動作を説明する。
図9の時刻t0において、三角波信号Vtが上昇を開始するとともに信号Vt1が“H”になり、信号Vt1が入力されたTフリップフロップ813の出力Vt2は“L”となる。また、信号Vt2が入力されたTフリップフロップ826の出力Vt3は“H”のままである。従って、駆動信号Vg41は“L”となり、補助スイッチ41はオフ状態である。第2の駆動信号Vg42は“H”となり、第2の補助スイッチ42はオフ状態である。時刻t0において、OR回路849の出力である駆動信号Vg22は“L”であり、第2の主スイッチ22はオン状態を維持する。
“H”である信号V1が入力されたNOR回路847の出力は“L”となる。一方、信号Vt2の反転信号が入力されたNOR回路828の出力も“L”となる。この結果、NOR回路829の出力である駆動信号Vg21は“H”となる。即ち、第1の主スイッチ21はオン状態となる。この時、インダクタ33には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0044】
時刻t1において、信号V1が“L”となると、駆動信号Vg21は“L”となり、第1の主スイッチ21はオフ状態となる。一方、信号Vt2の“L”と、信号Vt3の“H”は維持されているので、駆動信号Vg22の“L”及び駆動信号Vg41の“L”と駆動信号Vg42の“H”も維持される。この時、インダクタ33に蓄えられた磁気エネルギーは、補助スイッチ41がオフ状態であるので、第1の整流手段51を介して第1の平滑手段61であるコンデンサを充電する電流として放出される。やがて時刻t2において、インダクタ33に流れる電流I33はゼロとなる。図9に示すように、時刻t3までの間に、三角波電圧Vtは上昇から下降に転じ、その時同時に信号Vt1は“L”となる。
【0045】
時刻t3において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“H”となり、信号Vt3は“L”となる。このため、NOR回路847の出力は“L”となり、NOR回路828の出力も“L”となる。従って、駆動信号Vg21は“H”となり、第1の主スイッチ21はオン状態となる。一方、三角波信号Vtと誤差信号Ve2との比較結果と信号Vt1との論理積を示す信号V2は“H”となり、NOR回路830の出力も“H”となる。この結果、OR回路849から出力される駆動信号Vg22は“L”となる。即ち、この時、第2の主スイッチ22はオン状態である。また、この時の駆動信号Vg41の“L”と駆動信号Vg42の“H”は変わらず、補助スイッチ41と第2の補助スイッチ42はオフ状態のままである。この時、インダクタ33には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0046】
時刻t4において、比較器810が反転し、信号V2が“L”となると、NOR回路830の入力は全て“L”となり、その出力である“H”が入力されたOR回路849の出力は“H”となる。この結果、駆動信号Vg22は“H”となり、第2の主スイッチ22はオフ状態となる。信号Vt2の“H”と信号Vt3の“L”は維持されるので、駆動信号Vg21の“H”及び駆動信号Vg41の“L”と駆動信号Vg42の“H”も維持される。この時、第1の主スイッチ21はオン状態であり、補助スイッチ41及び第2の補助スイッチ42はオフ状態である。この時、インダクタ33に蓄えられた磁気エネルギーは、第2の整流手段52を介して第2の平滑手段62であるコンデンサを充電する電流として放出される。やがて時刻t5において、インダクタ33に流れる電流I33はゼロとなる。図9に示すように、時刻t6までの間に、三角波電圧Vtは上昇から下降に転じ、その時同時に信号Vt1は“L”となる。
【0047】
時刻t6において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“L”となり、信号Vt3は“L”のままである。駆動信号Vg41は“L”で、補助スイッチ41はオフ状態のままである。駆動信号Vg42は“L”となり、第2の補助スイッチ42はオン状態となる。
また、時刻t6において、NOR回路847とNOR回路828の出力がともに“L”となるので、駆動信号Vg21は “H”であり、第1の主スイッチ21はオン状態である。NOR回路830からOR回路849への出力は“L”であり、信号V4が“H”であるのでNOR回路848からOR回路849への出力も“L”となる。従って、OR回路849の出力信号は”L”となる。即ち、駆動信号Vg22が“L”となるので、第2の主スイッチ22はオン状態となる。この時、インダクタ33には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0048】
時刻t7において、比較器844が反転し、信号V4が“L”となると、NOR回路848の出力は“H”となる。このため、OR回路849の出力である駆動回路Vg22は“H”となり、第2の主スイッチ22はオフ状態となる。一方、信号Vt2の“L”と、信号Vt3の“L”は維持されるので、駆動信号Vg21の“H”及び駆動信号Vg41の“L”及び駆動信号Vg42の“L”も維持される。この時、第1の主スイッチ21はオン状態、補助スイッチ41はオフ状態、第2の補助スイッチ42はオン状態である。この時、インダクタ33に蓄えられた磁気エネルギーは、第2の補助スイッチ42がオン状態であるので、第4の整流手段54を介して第4の平滑手段64であるコンデンサを充電する電流として放出される。やがて時刻t8において、インダクタ33に流れる電流I33はゼロとなる。図9に示すように、時刻t9までの間に、三角波電圧Vtは上昇から下降に転じ、その時同時に信号Vt1は“L”となる。
【0049】
時刻t9において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“H”となり、信号Vt3も“H”となる。このため、駆動信号Vg41と駆動信号Vg42はともに“H”となり、補助スイッチ41はオン状態、第2の補助スイッチ42はオフ状態となる。また、NOR回路830とNOR回路848の出力はともに“L”となるので、駆動信号Vg22は“L”となり、第2の主スイッチ22はオン状態となる。一方、三角波信号Vtと誤差信号Ve3との比較結果と信号Vtとの論理積を示す信号V3は“H”となり、信号V3が入力されたNOR回路828の出力も“L”となる。この結果、駆動信号Vg21は“H”となる。即ち、第1の主スイッチ21はオン状態となる。この時、インダクタ33には入力直流電圧Eiが印加され、磁気エネルギーが蓄えられていく。
【0050】
時刻t10において、比較器825が反転し、信号V3が“L”となると、NOR回路828の入力は全て“L”となる。その結果、NOR回路828の出力は“H”となる。このため、駆動信号Vg21であるNOR回路829の出力が“L”となり、第1の主スイッチ21はオフ状態となる。一方、信号Vt2の“H”と、信号Vt3の“H”は維持されているので、駆動信号Vg22の“L”及び駆動信号Vg41の“H”と駆動信号Vg42の“H”も維持される。このとき、第2の主スイッチ22と補助スイッチ41がオン状態、第2の補助スイッチ42はオフ状態のままである。この時、インダクタ33に蓄えられた磁気エネルギーは、補助スイッチ41がオン状態であるので、第3の整流手段53を介して第3の平滑手段63であるコンデンサを充電する電流として放出される。やがて時刻t11において、インダクタ33に流れる電流I33はゼロとなる。図9に示すように、時刻t12までの間に、三角波電圧Vtは上昇から下降に転じ、その時同時に信号Vt1は“L”となる。
【0051】
時刻t12において、三角波信号Vtが上昇に転じるとともに信号Vt1が再び“H”になり、信号Vt2は“L”、信号Vt3は“H”となり、前述の時刻t0以降の動作を繰返す。
インダクタ33のインダクタンスをL、発振器808の発振周期をTとし、図9の期間t0〜t1のように信号V1が“H”である期間に相当する第1の主スイッチ21及び第2の主スイッチ22のオン期間をTon1とし、期間t3〜t4のように信号V2が“H”である期間に相当する第1の主スイッチ21及び第2の主スイッチ22のオン期間をTon2とし、期間t6〜t7のように第2の補助スイッチ42がオン状態における第1の主スイッチ21及び第2の主スイッチ22のオン期間をTon4とし、期間t9〜t10のように補助スイッチ41がオン状態における第1の主スイッチ21及び第2の主スイッチ22のオン期間をTon3とし、第1の負荷71への出力電流をIo1とし、第2の負荷72への出力電流をIo2とし、第3の負荷73への出力電流をIo3とし、及び第4の負荷74への出力電流をIo4とすると、次の式(6),(7),(8)及び(9)の関係が成り立つ。
【0052】
Vo1=Ei+(Ei・Ton1)/(8L・T・Io1) −−−(6)
【0053】
Vo2=−(Ei・Ton2)/(8L・T・Io2) −−−(7)
【0054】
Vo3=Ei+(Ei・Ton3)/(8L・T・Io3) −−−(8)
【0055】
Vo4=−(Ei・Ton4)/(8L・T・Io4) −−−(9)
【0056】
誤差信号Ve1,Ve2,Ve3及びVe4は、第1の昇圧出力電圧Vo1、第1の反転出力電圧Vo2、第2の昇圧出力電圧Vo3及び第2の反転出電圧Vo4のそれぞれを所望の電圧に安定化するように増減して、第1の主スイッチ21及び第2の主スイッチ22のオン期間が調整される。即ち、インダクタ33を共有する2つの昇圧コンバータと2つの反転コンバータは発振器808の発振周波数の1/4で時分割制御されることによって、各出力電圧がそれぞれ所望の電圧に安定化される。
【0057】
以上のように、実施の形態3によれば、一つのインダクタ33を共有することによる少ない部品点数で、2つの昇圧出力と2つの反転出力を安定化することができるという優れた効果が得られる。
尚、実施の形態3においては、発振回路808の発振周波数の1/4の時分割制御を2つの昇圧コンバータと2つの反転コンバータの制御に割り当てたが、本発明の多出力DC−DCコンバータは、この構成に限られるものではない。説明は省略するが、本発明の多出力DC−DCコンバータは、例えば、図10の回路図に示すように、1つの昇圧コンバータと2つの反転コンバータの構成が可能である。また、本発明の多出力DC−DCコンバータは、図11の別の回路図に示すように、3つの昇圧コンバータと1つの反転コンバータの構成が可能である。さらに、本発明の多出力DC−DCコンバータは、図12のさらに別の回路図に示すように、1つの昇圧コンバータと3つの反転コンバータの構成が可能である。
前述の実施の形態3において説明した制御方法を応用すれば、分周回路であるTフリップフロップをN段用いることにより、発振器808の発振周波数の2の(−N)乗で時分割制御することができる。このように構成することにより、合わせて2のN乗個以下の複数の昇圧コンバータと複数の反転コンバータを制御できることが可能な多出力DC−DCコンバータを提供することができる。
【0058】
【発明の効果】
以上、実施の形態において詳細に説明したところから明らかなように、本発明は次の効果を有する。
本発明の多出力DC−DCコンバータは、複数の負荷に制御された昇圧または反転出力を供給するために、1つのインダクタしか必要としないので少ない部品点数で構成することが出来る。例えば、従来の携帯機器の液晶パネル用電源回路は2つの昇圧コンバータと1つの反転型スイッチトキャパシタで構成され、ダイオードを含む半導体スイッチ8個とインダクタ2個とコンデンサ4個を必要としていた。そして反転型スイッチトキャパシタからの出力電圧は制御ができなかった。前述の実施の形態2で示したように、この電源回路に本発明を適用することにより、半導体スイッチ6個とインダクタ1個とコンデンサ3個で構成することができる。また、各出力はそれぞれに対応する主スイッチ回路のオンオフ期間比を調整することによって制御することができる。
さらに本発明によれば、シリーズレギュレータやスイッチトキャパシタを必要としないので、スイッチングコンバータ本来の高効率な特長が得られるという優れた効果を有する。
【図面の簡単な説明】
【図1】本発明に係る実施の形態1の多出力DC−DCコンバータの構成を示す回路図である。
【図2】本発明に係る実施の形態1の多出力DC−DCコンバータにおける制御回路の詳細を示す回路図である。
【図3】本発明に係る実施の形態1の多出力DC−DCコンバータにおける制御回路の動作を示す波形図である。
【図4】本発明に係る実施の形態2の多出力DC−DCコンバータの構成を示す回路図である。
【図5】本発明に係る実施の形態2の多出力DC−DCコンバータにおける制御回路の詳細を示す回路図である。
【図6】本発明に係る実施の形態2の多出力DC−DCコンバータにおける制御回路の動作を示す波形図である。
【図7】本発明に係る実施の形態3の多出力DC−DCコンバータの構成を示す回路図である。
【図8】本発明に係る実施の形態3の多出力DC−DCコンバータにおける制御回路の詳細を示す回路図である。
【図9】本発明に係る実施の形態3の多出力DC−DCコンバータにおける制御回路の動作を示す波形図である。
【図10】本発明に係る実施の形態3の多出力DC−DCコンバータの他の構成を示す回路図である。
【図11】本発明に係る実施の形態3の多出力DC−DCコンバータのさらに他の構成を示す回路図である。
【図12】本発明に係る実施の形態3の多出力DC−DCコンバータのさらに他の構成を示す回路図である。
【図13】従来の多出力DC−DCコンバータの構成を示す回路図である。
【図14】従来の別の多出力DC−DCコンバータの構成を示す回路図である。
【符号の説明】
1 入力直流電源
21 第1の主スイッチ
22 第2の主スイッチ
31 インダクタ
51 第1の整流手段
52 第2の整流手段
61 第1の平滑手段
62 第2の平滑手段
71 第1の負荷
72 第2の負荷
81 制御回路
90 検出回路
91 PWM回路
92 論理回路
[0001]
TECHNICAL FIELD OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention is used for a power supply for driving various electronic devices, for example, a liquid crystal panel mounted on a portable device, and receives a DC voltage such as a battery and supplies a controlled DC voltage including a negative voltage to a plurality of loads. The present invention relates to a multi-output DC-DC converter.
[0002]
[Prior art]
As a conventional technique relating to a multi-output DC-DC converter which receives a DC voltage and supplies a controlled DC voltage to a plurality of loads, there is a conventional technique having a configuration as shown in FIG. The conventional multi-output DC-DC converter shown in FIG. 13 is a power supply for driving a liquid crystal panel mounted on a portable device. In this multi-output DC-DC converter, an input DC voltage Ei = 2.5 to 3.3 V is supplied using a battery as an input power supply 1, and a first output voltage Vout1 = 3.5V is output as a source drive voltage. , A second output voltage Vout2 = 13.5V and a third output voltage Vout3 = 11.3V are output as positive and negative gate drive voltages. The first converter 100 also includes a first main switch 102 composed of an N-channel MOSFET, a first inductor 103, a first output diode 105, and a first output capacitor 106. The first converter 100 constitutes a boost converter that outputs a first output voltage Vout1 from the first output capacitor 106 to the first load 107. The first control circuit 108 adjusts the on / off ratio of the first main switch 102 to control the first output voltage Vout1. The second converter 200 includes a second main switch 202 composed of an N-channel MOSFET, a second inductor 203, a second output diode 205, and a second output capacitor 206. The second converter 200 constitutes a boost converter that outputs the second output voltage Vout2 from the second output capacitor 206 to the second load 207. The second control circuit 208 adjusts the on / off ratio of the second main switch 202 so as to control the second output voltage Vout2. The third output voltage Vout2 is input to the third converter 300, and the first switch 301, the second switch 302, the capacitor 303, the first diode 304, the second diode 305, and the third output capacitor 306 is provided. The third converter 300 forms an inverted switched capacitor that outputs a third output voltage Vout3 from the third output capacitor 306 to the third load 307. The third control circuit 308 alternately turns on and off the first switch 301 and the second switch 302.
[0003]
The operation of the conventional multi-output DC-DC converter shown in FIG. 13 will be briefly described below. First, in the first converter 100, the input DC voltage Ei is applied to the first inductor 103 when the first main switch 102 is on. At this time, a current flows through the first inductor 103, and magnetic energy is stored. Next, when the first main switch 102 is turned off, the magnetic energy stored in the first inductor 103 is released via the first output diode 105 as a current for charging the first output capacitor 106. . Assuming that the first main switch 102 operates on and off at a constant cycle, the energy output via the first inductor 103 in each cycle becomes longer as the on-period of the first main switch 102 becomes longer. growing. Therefore, the first output voltage Vout1 becomes higher as the ON period of the first main switch 102 is longer. That is, the first output voltage Vout1 is controlled by the first control circuit 108 adjusting the on / off period ratio of the first main switch 102. Similarly, in the second converter 200, the control circuit 208 adjusts the on / off period ratio of the second main switch 202 so that the magnetic energy accumulated in the second inductor 203 passes through the second output diode 205. And is discharged as a current for charging the second output capacitor 206. The second output voltage Vout2 is controlled by adjusting the amount of emitted magnetic energy.
In the third converter 300, when the first switch 301 is on, the second output voltage Vout charges the capacitor 303 via the second diode 305. Then, when the second switch 302 is on, the energy of the capacitor 303 charges the third output capacitor 306 via the first diode 304, thereby inverting the second output voltage Vout2 to the negative side. The third output voltage Vout3 is output.
[0004]
In the above configuration, three converters are required to output three different voltages. However, in a portable device, it is required to reduce the number of parts even at one point in order to reduce the size and weight. As means for controlling a plurality of outputs with a small number of parts, there is a technique described in Japanese Patent Publication No. 7-40785, for example. FIG. 14 is a circuit diagram of a boost converter having three outputs disclosed in FIG. 1 of Japanese Patent Publication No. 7-40785. In FIG. 14, magnetic energy from the input DC power supply V11 is accumulated in the inductor L while the switch S1 is in contact with the contact 1. While the switch S1 is in contact with the contact 2, magnetic energy is released to the output side. At that time, the magnetic energy is distributed to each output by the switch S2. In the invention disclosed in Japanese Patent Publication No. 7-40785, the switch S2 controls the on-period of contact with each contact to stabilize the voltage of each output, and supplies the switch S1 to the full load without excess or shortage. A method of controlling is shown.
[0005]
Japanese Patent Publication No. 7-40785 discloses a method in which a period in which the switch S1 is in contact with the contact 2 (the OFF period of the main switch) is time-divided to switch the contact of the switch S2. Although the circuit configuration is different from that of the conventional technology, an invention of a different control method is known by a configuration based on the same technical idea. For example, U.S. Pat. No. 5,400,239 discloses an isolated flyback converter with N outputs. In this isolated flyback converter, N rectifying / smoothing circuits are connected to one output winding of a transformer via a switch corresponding to a switch S2. Then, the switching frequency of the main switch is divided by N and assigned to control of each output. That is, in this isolated flyback converter, when the configuration shown in FIG. 14 is replaced, the switch S2 is switched at a 1 / N switching frequency, and the on-period of the switch S1 is adjusted for each switching cycle, and each output is adjusted. Voltage is controlled.
U.S. Pat. No. 5,751,139 discloses a multi-output non-insulated DC-DC converter with one inductor. In this non-insulated DC-DC converter, the output to be stabilized has a priority. When the configuration of the non-insulated DC-DC converter is replaced with the configuration shown in FIG. 14, the switch S2 selects and supplies power in accordance with the priority order, and when the selected output voltage reaches the upper limit threshold, the next order is selected. Is selected and switched.
[0006]
As described above, in the conventional device, the output of a single DC-DC converter is time-divided to feed a plurality of outputs, and the main switch and the switch for selecting the output are controlled so as to stabilize each output. ing. If such a technique is applied to the conventional multi-output converter shown in FIG. 13, a switch corresponding to the switch S2 (FIG. 14) for selecting an output is required. However, in the first converter 100 and the second converter 200, the first main switch 102 and the second main switch 202 can be shared, and the first inductor 103 and the second inductor 203 can be shared. It is possible to reduce one large-volume inductor among components.
[0007]
[Problems to be solved by the invention]
As described above, the conventional multi-output DC-DC converter has been configured with two boost converters and one inverting switched capacitor in order to control three outputs, that is, first to third output voltages. However, particularly in portable equipment for which reduction in size and weight is desired, it is required to reduce the number of parts. In the related art, in order to control a plurality of outputs with a small number of components, two boost converters are integrated into one, and one inductor can be reduced. However, in order to generate a negative potential output voltage, the inverted switched capacitor shown in FIG. 13 is required. With this inverted switched capacitor, it is difficult to finely adjust the output voltage. Further, since the charge / discharge current of the capacitor is a surge current, the occurrence of switching noise and switching loss has been a problem. As a method of obtaining an arbitrary negative potential output voltage, it is conceivable to provide an inverting converter, but an inductor is required instead of the capacitor used in the inverting type switched capacitor. Such an inductor is a component having a large volume among the components of the converter, and has been an obstacle to reducing the size and weight of the device.
The present invention provides a single DC-DC converter capable of outputting a plurality of voltages having the same polarity as the input voltage or voltages having different polarities, that is, a multi-controller capable of controlling a plurality of outputs with one inductor. It is an object to provide an output DC-DC converter. The present invention provides a multi-output DC-DC converter capable of reducing the number of components and reducing the size of the entire circuit.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a multi-output DC-DC converter according to the present invention comprises:
One inductor and
An input DC power supply for outputting an input voltage;
Consists of two main switches, both main switches are on ON state and , One of the main switches is off The first off state and , The other main switch is off A main switch circuit having a second off state, and applying the input voltage to the inductor when in the on state;
A boosting rectifying / smoothing circuit connected to one end of the inductor, for rectifying and smoothing a voltage generated in the inductor in the first off state, and outputting a boosted output voltage obtained by boosting the input voltage;
An inverting rectifying / smoothing circuit connected to the other end of the inductor, for rectifying and smoothing a voltage generated in the inductor in the second off state, and outputting an inverted output voltage obtained by inverting the input voltage; Is provided. The multi-output DC-DC converter of the present invention thus configured is a single DC-DC converter capable of outputting a plurality of voltages having the same polarity as the input voltage or voltages having different polarities, that is, one DC-DC converter. A plurality of outputs can be controlled by the inductor, and the number of components can be reduced and the size of the entire circuit can be reduced.
[0009]
In the multi-output DC-DC converter according to the present invention, the main switch circuit may include:
A first main switch connected between one end of the inductor and a negative electrode of the input DC power supply, and a second main switch connected between the other end of the inductor and a positive electrode of the input DC power supply. Consisting of
The on-state of the main switch circuit is such that the first main switch and the second main switch are both on, and the first off-state is that the first main switch is off and the second main switch is off. Is turned on, and the second off state is controlled such that the first main switch is on and the second main switch is off.
[0010]
According to another aspect of the present invention, there is provided a multi-output DC-DC converter comprising:
Operates at a predetermined switching cycle A first main switch and a second main switch, A main switch circuit that applies an input voltage from an input DC power supply to at least one inductor only for a predetermined ON period in the switching cycle,
After the predetermined ON period in the switching cycle When the first main switch is turned off, Flyback voltage generated in the inductor, a single or a plurality of boosted output voltage forming means to obtain a boosted output voltage rectified and smoothed to be applied to the input DC power supply,
When the second main switch is turned off after the predetermined on period in the switching cycle, A single or a plurality of inverted output voltage forming means for obtaining an inverted output voltage rectified and smoothed to be a negative potential with respect to the input DC power supply,
The switching period is assigned to a period for controlling any one of the output voltages, a means for obtaining the output voltage is selected, and the predetermined ON period is adjusted so as to control the selected output voltage. It is configured as follows. The multi-output DC-DC converter of the present invention configured as described above can output a plurality of voltages having the same polarity as the input voltage and a voltage having a different polarity from the boosted voltage, thereby reducing the number of components and miniaturizing the entire circuit. Can be achieved.
[0011]
According to still another aspect of the present invention, there is provided a multi-output DC-DC converter comprising:
An input DC power supply,
A step-up rectifying / smoothing circuit having a series circuit of a first main switch having one end connected to the negative electrode of the input DC power supply, rectifying means, and smoothing means;
An inverting rectifying / smoothing circuit having a series circuit of a second main switch having one end connected to a positive electrode of the input DC power supply, rectifying means, and smoothing means;
At least one inductor connected between the other end of the first main switch and the other end of the second main switch. The multi-output DC-DC converter of the present invention configured as described above can output a plurality of voltages having the same polarity as the input voltage and a voltage having a different polarity from the boosted voltage, thereby reducing the number of components and miniaturizing the entire circuit. Can be achieved.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of a multi-output DC-DC converter according to the present invention will be described with reference to the accompanying drawings.
[0013]
<< Embodiment 1 >>
FIG. 1 is a circuit diagram showing a configuration of a multi-output DC-DC converter according to Embodiment 1 of the present invention. As shown in FIG. 1, a multi-output DC-DC converter according to Embodiment 1 of the present invention is connected to an input DC power supply 1 and receives an input DC voltage Ei. The multi-output DC-DC converter according to the first embodiment includes a first main switch 21 of an N-channel MOSFET, a second main switch 22 of a P-channel MOSFET, an inductor 31, a first rectifier 51 of a diode, and a Driving the first smoothing means 61, the second rectifying means 52 of the diode, the second smoothing means 62 of the capacitor, and the first main switch 21 and the second main switch 22 in predetermined ON periods and OFF periods, respectively. A control circuit 81 is provided. A first load 71 is connected to both ends of the first smoothing means 61, and a boosted output voltage Vo1 is output to the first load 71. A second load 72 is connected to both ends of the second smoothing means 62, and the inverted output voltage Vo2 is output to the second load 72. The input / output condition in the first embodiment is Vo1>Ei>0> Vo2. When the second main switch 22 is on, the first main switch 21, the inductor 31, the first rectifier 51, and the first smoother 61 operate as a boost converter. On the other hand, when the first main switch 21 is on, the second main switch 22, the inductor 31, the second rectifier 52, and the second smoother 62 operate as an inverting converter.
[0014]
FIG. 2 is a circuit diagram showing the configuration of the control circuit 81 in more detail. 2, the resistors 801 and 802 detect the boosted output voltage Vo1, and the resistors 803 and 804 detect the inverted output voltage Vo2. Each of the detected voltages is compared with the reference voltage of the reference voltage source 807 by the error amplifier 805 and the error amplifier 806, and the boosted output error signal Ve1 and the inverted output error signal Ve2 are output. The detection circuit 90 includes the resistors 801 to 804, the error amplifier 805, the error amplifier 806, and the reference voltage source 807. The oscillation circuit 808 outputs a triangular wave voltage Vt whose potential increases and decreases in a predetermined cycle, and a signal Vt1 which becomes “H” when the triangular wave voltage Vt is increasing and becomes “L” when the triangular wave voltage Vt is decreasing. The comparator 809 compares the boosted output error signal Ve1 with the triangular wave voltage Vt. The comparator 810 compares the inverted output error signal Ve2 with the triangular wave voltage Vt. The output signals of the comparators 809 and 810 are output by the AND circuits 811 and 812 as a signal V1 and a signal V2 indicating a logical product with the signal Vt1. Here, the signal V1 is a boost output pulse signal, and the signal V2 is an inverted output pulse signal. A PWM circuit 91 is composed of the comparators 809 and 810 and the AND circuits 811 and 812. The signal Vt1 is input to the T flip-flop 813 which is a frequency dividing circuit, and the signal Vt2 is output. The signal V1 and the signal Vt2 are input to the OR circuit 814, and the OR circuit 814 outputs a drive signal Vg21. The drive signal Vg21 drives the first main switch 21, which is an N-channel MOSFET, and turns on the first main switch 21 at "H". The NOR circuit 815 receives the signal V2 and the inverted signal of the signal Vt2, and outputs a drive signal Vg22. The drive signal Vg22 drives the second main switch 22, which is a P-channel MOSFET, and turns on the second main switch 22 at "L". In the first embodiment, the drive signal Vg21 and the drive signal Vg22 are the main switch drive signals. The OR circuit 814 and the NOR circuit 815 constitute the logic circuit 92.
[0015]
FIG. 3 is a waveform diagram showing each signal described above and the current I31 flowing through the inductor 31. The operation of the multi-output DC-DC converter according to Embodiment 1 of the present invention will be described below with reference to FIGS.
[0016]
First, at time t0 in FIG. 3, the triangular wave signal Vt starts to rise, the signal Vt1 becomes “H”, and the signal Vt2, which is the output of the T flip-flop 813 to which the signal Vt1 is input, becomes “L”. On the other hand, the signal V1 indicating the logical product of the comparison result between the triangular wave signal Vt and the error signal Ve1 and the signal Vt becomes "H". Then, the drive signal Vg21, which is the logical sum of the signal V1 and the signal Vt2, becomes "H". That is, the first main switch 21 is turned on. On the other hand, the inverted signal of the signal Vt2 is “H”, and the drive signal Vg22 output from the NOR circuit 815 to which the inverted signal is input becomes “L”. That is, the second main switch 22 is turned on. At this time, the input DC voltage Ei is applied to the inductor 31, and magnetic energy is stored.
[0017]
At time t1, when the comparator 809 is inverted and the signal V1 becomes “L”, since the signal Vt2 is “L”, the drive signal Vg21 becomes “L”. As a result, the first main switch 21 is turned off. On the other hand, since the drive signal Vg22 remains "L", the second main switch 22 is on. At this time, the magnetic energy stored in the inductor 31 is released from the input DC power supply 1 via the first rectifier 51 as a current for charging a capacitor serving as the first smoothing means 61. At time t2, this current becomes zero. On the other hand, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes “L”.
[0018]
Next, at time t3, the triangular wave signal Vt starts rising, the signal Vt1 goes "H" again, and the output signal Vt2 of the T flip-flop 813 goes "H". Therefore, the drive signal Vg21, which is the output of the OR circuit 814 to which the signal Vt2 is input, becomes “H”. That is, the first main switch 21 is turned on. The logical product V2 of the comparison result of the triangular wave signal Vt and the error signal Ve2 and the signal Vt becomes "H", and the drive signal Vg22 which is the output of the NOR circuit 815 to which the signal V2 is input becomes "L". That is, the second main switch 22 is turned on. At this time, the input DC voltage Ei is applied to the inductor 31, and magnetic energy is stored.
[0019]
At time t4, when the comparator 810 is inverted and the signal V2 becomes “L”, the inverted signal of the signal Vt2 is “L”, so that the driving which is the output of the NOR circuit 815 to which the signal V2 and the signal Vt2 are input is performed. The signal Vg22 becomes “H”. That is, the second main switch 22 is turned off. The drive signal Vg21 output from the OR circuit 814 is "H" because the signal Vt2 at the "H" level is input. At this time, the first main switch 21 maintains the ON state. At this time, the magnetic energy stored in the inductor 31 is released via the second rectifier 52 as a current for charging a capacitor that is the second smoothing unit 62. At time t5, this current becomes zero. On the other hand, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes “L”.
[0020]
At time t6, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "L", and the operation after time t0 is repeated.
The inductance of the inductor 31 is L, the oscillation period of the oscillator 808 is T, the times t0 to t1 when both the first main switch 21 and the second main switch 22 are in the on state are Ton1, the times t3 to t4 are Ton2, Assuming that the output current to the first load 71 is Io1 and the output current to the second load 72 is Io2, the following equations (1) and (2) hold.
[0021]
Vo1 = Ei + (Ei · Ton1) 2 / (4L ・ T ・ Io1) --- (1)
[0022]
Vo2 =-(Ei Ton2) 2 / (4L · T · Io2) --- (2)
[0023]
The error signals Ve1 and Ve2 increase or decrease so as to stabilize the boosted output voltage Vo1 and the inverted output voltage Vo2 to desired voltages, respectively, and a period during which both the first main switch 21 and the second main switch 22 are on. To adjust. That is, the boost converter and the inverting converter sharing the inductor 31 are time-divisionally controlled at half the oscillation frequency of the oscillator 808, thereby stabilizing the boosted output voltage Vo1 and the inverted output voltage Vo2 to desired voltages.
As described above, according to the multi-output DC-DC converter of the first embodiment, the boosted output and the inverted output can be simultaneously stabilized with a small number of components due to sharing of one inductor 31. can get.
[0024]
<< Embodiment 2 >>
FIG. 4 is a circuit diagram showing a configuration of a multi-output DC-DC converter according to Embodiment 2 of the present invention. In the multi-output DC-DC converter of the second embodiment, the same reference numerals are given to the same components as those of the multi-output DC-DC converter of the first embodiment shown in FIG. The second embodiment differs from the DC-DC converter of the first embodiment shown in FIG. 1 in that the boosted output voltage Vo1 output from the first smoothing means is used as the first boosted output voltage, The point is that a series circuit of the auxiliary switch 41 of the channel MOSFET and the third rectifying means 53 of the diode and the third smoothing means 63 of the capacitor are provided. Further, the third embodiment is different from the first embodiment in that the second boosted output voltage Vo3 is added and the second boosted output voltage Vo3 is output to the third load 73.
[0025]
In the second embodiment, in order to control the second boosted output voltage Vo3, a function thereof is added to the control circuit 82, and the control circuit 82 has a circuit configuration as shown in FIG. The input / output condition in the second embodiment is Vo1>Vo3>Ei>0> Vo2.
FIG. 5 is a circuit diagram showing the configuration of the control circuit 82 according to the second embodiment in more detail. In FIG. 5, points different from the configuration of the first embodiment shown in FIG. 2 will be described below.
As shown in FIG. 5, in addition to the configuration of the detection circuit 90 of FIG. 2, the detection circuit 93 of the second embodiment includes a resistor 821 and a resistor 822 for detecting the second boosted output voltage Vo3, and the detection voltage. An error amplifier 823 for comparing with the reference voltage of the reference voltage source 807 is added. The PWM circuit 94 according to the second embodiment includes, in addition to the configuration of the PWM circuit 91 shown in FIG. 2, a comparator 824 for comparing the boosted output error signal Ve3 output from the error amplifier 823 with the triangular wave voltage Vt, and a comparator. An AND circuit 825 that outputs a signal V3 indicating the logical product of the output signal of S.824 and the signal Vt1 is added. In the frequency divider circuit 95 of the second embodiment, in addition to the T flip-flop 813 that receives the signal Vt1 and outputs the signal Vt2, a second T flip-flop 826 that receives the signal Vt2 is added. In addition to the configuration of the logic circuit 92 of FIG. 2, the logic circuit 96 of the second embodiment includes a NOR circuit 827 to which the signal V1 and the signal Vt2 are input, an inverted signal of the signal V3 and the signal Vt2, and a second T A NOR circuit 828 to which an inverted signal of the output Vt3 of the flip-flop 826 is input is added.
[0026]
In the second embodiment, a NOR circuit 829 that outputs a drive signal Vg21 is provided instead of the OR circuit 814 in FIG. 2, and the NOR circuit 829 includes the output of the NOR circuit 827 and the NOR circuit 828. Is input. In the second embodiment, a NOR circuit 830 that outputs a drive signal Vg22 is provided instead of the NOR circuit 815 of FIG. 2, and the NOR circuit 830 includes a signal V2, an inverted signal of the signal Vt2, and a signal Vt3 is input. Further, in the second embodiment, an AND circuit 831 that outputs a boosted output auxiliary switch driving signal Vg41 that is a logical product of the signal Vt2 and the signal Vt3 is added. The boost output auxiliary switch drive signal Vg41 drives the auxiliary switch 41 on and off. The logic circuit 96 according to the second embodiment includes NOR circuits 827 to 830 and an AND circuit 831.
[0027]
FIG. 6 is a waveform diagram showing each signal described above and the current I32 flowing through the inductor 32. The operation of the multi-output DC-DC converter according to Embodiment 2 of the present invention will be described below with reference to FIGS.
At time t0 in FIG. 6, the triangular wave signal Vt starts to rise, the signal Vt1 becomes “H”, and the output Vt2 of the T flip-flop 813 to which the signal Vt1 is input becomes “L”. Further, the output Vt3 of the T flip-flop 826 to which the signal Vt2 has been input remains "H". Therefore, the drive signal Vg41, which is the logical product of the signals Vt2 and Vt3, becomes "L", and the auxiliary switch 41 is off. The drive signal Vg22, which is the output of the NOR circuit 830 including the signal Vt3 at the input, becomes "L", and the second main switch 22 is on. On the other hand, the signal V1 becomes “H”, and the output of the NOR circuit 827 to which the signal V1 is input becomes “L”. On the other hand, the output of the NOR circuit 828 to which the inverted signal of the signal Vt2 is input also becomes “L”. As a result, the drive signal Vg21 output from the NOR circuit 829 becomes "H". That is, the first main switch 21 is turned on. At this time, the input DC voltage Ei is applied to the inductor 32, and magnetic energy is stored.
[0028]
At time t1, when the signal V1 becomes “L”, the output of the NOR circuit 827 becomes “H” because the signal Vt2 is “L”. Therefore, the output of the NOR circuit 827 is input.
The output of the NOR circuit 829, that is, the drive signal Vg21 becomes "L". As a result, the first main switch 21 is turned off. On the other hand, since "L" of the signal Vt2 and "H" of the signal Vt3 do not change, "L" of the drive signal Vg22 and "L" of the drive signal Vg41 do not change. The second main switch 22 is on, and the auxiliary switch 41 is off. At this time, the magnetic energy stored in the inductor 32 is discharged through the first rectifying unit 51 as a current for charging a capacitor serving as the first smoothing unit 61 because the auxiliary switch 41 is in the OFF state. At time t2, the current I32 flowing through the inductor 32 becomes zero. As shown in FIG. 6, before time t3, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes "L".
[0029]
At time t3, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "H", and the signal Vt3 goes "L". Therefore, the output of the NOR circuit 827 to which the signal Vt2 is input becomes “L”, and the output of the NOR circuit 828 to which the inverted signal of the signal Vt3 is input also becomes “L”. Therefore, the output of the NOR circuit 829, which is the drive signal Vg21, becomes "H", and the first main switch 21 is turned on. At this time, the signal V2 indicating the logical product of the comparison result of the triangular wave signal Vt and the error signal Ve3 and the signal Vt becomes "H", and the output of the NOR circuit 830 to which the signal V2 is input also becomes "H". The drive signal Vg22 is "L". That is, the second main switch 22 is on. Further, since the drive signal Vg41, which is the logical product of the signal Vt2 and the signal Vt3, is "L", the auxiliary switch 41 remains off. At this time, the input DC voltage Ei is applied to the inductor 32, and magnetic energy is stored.
[0030]
At time t4, when the comparator 810 is inverted and the signal V2 becomes “L”, all inputs of the NOR circuit 830 become “L”. Therefore, the drive signal Vg22, which is the output of the NOR circuit 830, becomes "H". Therefore, the second main switch 22 is turned off. Since "H" of the signal Vt2 and "L" of the signal Vt3 do not change, "H" of the drive signal Vg21 and "L" of the drive signal Vg41 also do not change. The first main switch 21 is on, and the auxiliary switch 41 is off. At this time, the magnetic energy stored in the inductor 32 is released via the second rectifier 52 as a current for charging a capacitor that is the second smoother 62. Eventually, at time t5, the current I32 flowing through the inductor 32 becomes zero. As shown in FIG. 6, before time t6, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes "L".
[0031]
At time t6, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "L", and the signal Vt3 remains "L". At this time, the drive signal Vg41 is "L", and the auxiliary switch 41 maintains the off state. On the other hand, the signal V1 becomes "H" and the outputs of the NOR circuit 827 and the NOR circuit 828 both become "L", so that the drive signal Vg21 becomes "H" and the first main switch 21 is turned on. Since the inverted signal of the signal Vt2 becomes “H”, the output of the NOR circuit 830 to which the inverted signal is input becomes “L”. That is, since the drive signal Vg22 becomes “L”, the second main switch 22 is turned on. At this time, the input DC voltage Ei is applied to the inductor 32, and magnetic energy is stored.
[0032]
At time t7, when the signal V1 becomes "L", the output of the NOR circuit 827 becomes "H". Therefore, the output of the NOR circuit 829 to which the signal from the NOR circuit 827 is input, that is, the drive signal Vg21 becomes “L”. As a result, the first main switch 21 is turned off. On the other hand, since "L" of the signal Vt2 and "L" of the signal Vt3 do not change, "L" of the drive signal Vg22 and "L" of the drive signal Vg41 do not change. The second main switch 22 is on, and the auxiliary switch 41 is off. At this time, the magnetic energy stored in the inductor 32 is released through the first rectifying unit 51 as a current for charging the capacitor as the first smoothing unit 61 because the auxiliary switch 41 is in the off state. At time t8, the current I32 flowing through the inductor 32 becomes zero. As shown in FIG. 6, before time t9, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes “L”.
[0033]
At time t9, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "H", and the signal Vt3 goes "H". Therefore, the drive signal Vg41, which is the logical product of the signal Vt2 and the signal Vt3, becomes "H", and the auxiliary switch 41 is turned on. Further, since the output of the NOR circuit 830 to which the signal Vt3 is input is “L”, the drive signal Vg22 is “L”, and the second main switch 22 is also kept on. On the other hand, the signal V3 indicating the logical product of the comparison result between the triangular wave signal Vt and the error signal Ve3 and the signal Vt becomes "H", and the output of the NOR circuit 828 to which the signal V3 is input also becomes "L". As a result, the drive signal Vg21 becomes “H”. That is, the first main switch 21 is turned on. At this time, the input DC voltage Ei is applied to the inductor 32, and magnetic energy is stored.
[0034]
At time t10, when the comparator 825 is inverted and the signal V3 becomes “L”, all inputs of the NOR circuit 828 become “L” and the output becomes “H”. Therefore, the output of the NOR circuit 829, which is the drive signal Vg21, becomes "L", and the first main switch 21 is turned off. On the other hand, since “H” of the signal Vt2 and “H” of the signal Vt3 do not change, “L” of the drive signal Vg22 and “H” of the drive signal Vg41 do not change. As a result, the second main switch 22 is on, and the auxiliary switch 41 is also kept on. At this time, the magnetic energy stored in the inductor 32 is released through the third rectifying unit 53 as a current for charging the capacitor as the third smoothing unit 63 because the auxiliary switch 41 is on. At time t11, this current becomes zero.
[0035]
On the other hand, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes “L”. At time t12, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "L", the signal Vt3 goes "H", and the operation after time t0 is repeated.
Assuming that the inductance of the inductor 32 is L and the oscillation cycle of the oscillator 808 is T, the first main switch 21 corresponding to the period in which the signal V1 is "H" as shown in periods t0 to t1 and periods t6 to t7 in FIG. And the on-period of the second main switch 22 is defined as Ton1, and the on-period of the first main switch 21 and the second main switch 22 corresponding to the period during which the signal V2 is "H" as in periods t3 to t4. Ton2, the on-period of the first main switch 21 and the second main switch 22 when the auxiliary switch 41 is on as in the period t9 to t10 is Ton3, the output current to the first load 71 is Io1, Assuming that the output current to the second load 72 is Io2 and the output current to the third load 73 is Io3, the following equations (3), (4) and (5) hold.
[0036]
Vo1 = Ei + (Ei · Ton1) 2 / (4L ・ T ・ Io1) --- (3)
[0037]
Vo2 =-(Ei Ton2) 2 / (8L · T · Io2) --- (4)
[0038]
Vo3 = Ei + (Ei · Ton3) 2 / (8L ・ T ・ Io3) --- (5)
[0039]
The error signals Ve1, Ve2, and Ve3 increase and decrease so as to stabilize the first boosted output voltage Vo1, the inverted output voltage Vo2, and the second boosted output voltage Vo3 to desired voltages, respectively. And the ON period of the second main switch 22 is adjusted. In the second embodiment, of two boost converters sharing one inductor 32 and one inverting converter, the boost converter that supplies the first boosted output voltage is time-divisionally controlled at 2/4 of the oscillation frequency of oscillator 808. The other boost converter and the inverting converter are time-divisionally controlled by 1/4. Thereby, the multi-output DC-DC converter of the second embodiment can stabilize the first boosted output voltage, the second boosted output voltage, and the inverted output voltage to desired voltages, respectively.
[0040]
As described above, according to the second embodiment, by configuring to share one inductor 32, two boosted outputs and one inverted output can be simultaneously stabilized with a small number of components. The effect is obtained.
In the second embodiment, the boost converter that supplies the first boosted output voltage is time-divisionally controlled at 2/4 of the oscillation frequency of the oscillator 808.コ ン バ ー タ may be assigned, and the other converters may be configured to be time-divided controlled by 1 /. Which of the converters is assigned 2/4 of the oscillating frequency may be selected so that the output power is large, and the selection can be arbitrarily made by a logic circuit constituting the control circuit.
[0041]
<< Embodiment 3 >>
FIG. 7 is a circuit diagram showing a configuration of a multi-output DC-DC converter according to Embodiment 3 of the present invention. In the third embodiment, the same components as those of the configuration of the multi-output DC-DC converter of the second embodiment shown in FIG. The multi-output DC-DC converter of the third embodiment differs from the configuration of the second embodiment shown in FIG. 4 in that the inverted output voltage supplied to the load 72 is the first inverted output voltage Vo2. A series circuit of the second auxiliary switch 42 of the channel MOSFET and the fourth rectifying means 54 of the diode and the fourth smoothing means 64 of the capacitor are provided, and the second inverted output voltage Vo4 is supplied to the fourth load 74. This is the point that the configuration for outputting to the. Further, in order to control the second inverted output voltage Vo4, a function thereof is added to the control circuit 83, which has a configuration as shown in FIG. The input / output condition in the third embodiment is Vo1>Vo3>Ei>0>Vo4> Vo2.
[0042]
FIG. 8 is a circuit diagram showing the configuration of the control circuit 83 in more detail. In FIG. 8, points different from the configuration of the second embodiment shown in FIG. 5 will be described below. The detection circuit 97 according to the third embodiment includes, in addition to the configuration of the detection circuit 93 shown in FIG. 5, the resistors 841 and 842 for detecting the second inverted output voltage Vo4, and the detection voltages of the reference voltage source 807. An error amplifier 843 for comparing with a reference voltage is added. The PWM circuit 98 according to the third embodiment includes a comparator 844 for comparing the error signal Ve4 output from the error amplifier 843 with the triangular wave voltage Vt, in addition to the configuration of the PWM circuit 94 shown in FIG. An AND circuit 845 that outputs a signal V4 indicating a logical product of the output signal and the signal Vt1, an OR circuit 846 that receives the signals Vt2 and Vt3, and a NOR circuit 848 that receives the signals V4, Vt2, and Vt3. Has been added. The logic circuit 99 of the third embodiment receives the signal V1, the signal Vt2, and the inverted signal of the signal Vt3 instead of the NOR circuit 827 in the logic circuit 96 shown in FIG. 5, and outputs the drive signal Vg21 to the NOR circuit 829. And a NOR circuit 847 for outputting the result to the NOR circuit 847. The NOR circuit 829 that outputs the drive signal Vg21 has a configuration in which the output of the NOR circuit 847 and the output of the NOR circuit 828 are input. In the logic circuit 99, the output of the NOR circuit 830 is input to the OR circuit 849 together with the output of the NOR circuit 848, and the OR circuit 849 is configured to output the drive signal Vg22. In the third embodiment, an OR circuit 846 is provided, and the OR circuit 846 outputs a drive signal Vg42 to drive the second auxiliary switch 42 on and off. In the third embodiment, the logic circuit 99 includes NOR circuits 828 to 830, 847, and 848, an AND circuit 831, and OR circuits 846 and 849.
[0043]
FIG. 9 is a waveform diagram showing each signal described above and the current I33 flowing through the inductor 33. The operation of the multi-output DC-DC converter according to Embodiment 3 of the present invention will be described below with reference to FIGS.
At time t0 in FIG. 9, the triangular wave signal Vt starts rising, the signal Vt1 goes “H”, and the output Vt2 of the T flip-flop 813 to which the signal Vt1 is input goes “L”. Further, the output Vt3 of the T flip-flop 826 to which the signal Vt2 has been input remains "H". Therefore, the drive signal Vg41 becomes “L”, and the auxiliary switch 41 is in the off state. The second drive signal Vg42 becomes "H", and the second auxiliary switch 42 is off. At time t0, the drive signal Vg22, which is the output of the OR circuit 849, is at "L", and the second main switch 22 maintains the ON state.
The output of the NOR circuit 847 to which the signal V1 that is “H” is input becomes “L”. On the other hand, the output of the NOR circuit 828 to which the inverted signal of the signal Vt2 is input also becomes “L”. As a result, the drive signal Vg21 output from the NOR circuit 829 becomes "H". That is, the first main switch 21 is turned on. At this time, the input DC voltage Ei is applied to the inductor 33, and magnetic energy is stored.
[0044]
At time t1, when the signal V1 becomes "L", the drive signal Vg21 becomes "L", and the first main switch 21 is turned off. On the other hand, since "L" of the signal Vt2 and "H" of the signal Vt3 are maintained, "L" of the drive signal Vg22, "L" of the drive signal Vg41, and "H" of the drive signal Vg42 are also maintained. . At this time, the magnetic energy stored in the inductor 33 is released through the first rectifying unit 51 as a current for charging the capacitor as the first smoothing unit 61 because the auxiliary switch 41 is in the OFF state. Eventually, at time t2, the current I33 flowing through the inductor 33 becomes zero. As shown in FIG. 9, before time t3, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes "L".
[0045]
At time t3, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "H", and the signal Vt3 goes "L". Therefore, the output of the NOR circuit 847 becomes “L”, and the output of the NOR circuit 828 also becomes “L”. Therefore, the drive signal Vg21 becomes "H", and the first main switch 21 is turned on. On the other hand, the signal V2 indicating the logical product of the comparison result between the triangular wave signal Vt and the error signal Ve2 and the signal Vt1 becomes "H", and the output of the NOR circuit 830 also becomes "H". As a result, the drive signal Vg22 output from the OR circuit 849 becomes “L”. That is, at this time, the second main switch 22 is on. At this time, "L" of the drive signal Vg41 and "H" of the drive signal Vg42 do not change, and the auxiliary switch 41 and the second auxiliary switch 42 remain off. At this time, the input DC voltage Ei is applied to the inductor 33, and magnetic energy is stored.
[0046]
At time t4, when the comparator 810 is inverted and the signal V2 becomes “L”, the inputs of the NOR circuit 830 all become “L”, and the output of the OR circuit 849 to which the output “H” is inputted becomes “L”. H ”. As a result, the drive signal Vg22 becomes "H", and the second main switch 22 is turned off. Since "H" of the signal Vt2 and "L" of the signal Vt3 are maintained, "H" of the drive signal Vg21, "L" of the drive signal Vg41, and "H" of the drive signal Vg42 are also maintained. At this time, the first main switch 21 is on, and the auxiliary switch 41 and the second auxiliary switch 42 are off. At this time, the magnetic energy stored in the inductor 33 is released via the second rectifier 52 as a current for charging a capacitor that is the second smoothing unit 62. Eventually, at time t5, the current I33 flowing through the inductor 33 becomes zero. As shown in FIG. 9, before time t6, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes “L”.
[0047]
At time t6, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "L", and the signal Vt3 remains "L". The drive signal Vg41 is "L", and the auxiliary switch 41 remains off. The drive signal Vg42 becomes "L", and the second auxiliary switch 42 is turned on.
At time t6, the outputs of the NOR circuit 847 and the NOR circuit 828 both become "L", so that the drive signal Vg21 is "H" and the first main switch 21 is on. The output from the NOR circuit 830 to the OR circuit 849 is "L" and the signal V4 is "H", so that the output from the NOR circuit 848 to the OR circuit 849 also becomes "L". Therefore, the output signal of the OR circuit 849 becomes “L”. That is, since the drive signal Vg22 becomes “L”, the second main switch 22 is turned on. At this time, the input DC voltage Ei is applied to the inductor 33, and magnetic energy is stored.
[0048]
At time t7, when the comparator 844 is inverted and the signal V4 becomes “L”, the output of the NOR circuit 848 becomes “H”. Therefore, the drive circuit Vg22, which is the output of the OR circuit 849, becomes "H", and the second main switch 22 is turned off. On the other hand, since “L” of the signal Vt2 and “L” of the signal Vt3 are maintained, “H” of the drive signal Vg21, “L” of the drive signal Vg41, and “L” of the drive signal Vg42 are also maintained. At this time, the first main switch 21 is on, the auxiliary switch 41 is off, and the second auxiliary switch 42 is on. At this time, the magnetic energy stored in the inductor 33 is released as a current for charging the capacitor that is the fourth smoothing means 64 via the fourth rectifying means 54 because the second auxiliary switch 42 is in the ON state. Is done. At time t8, the current I33 flowing through the inductor 33 becomes zero. As shown in FIG. 9, before time t9, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes “L”.
[0049]
At time t9, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "H", and the signal Vt3 goes "H". Therefore, the drive signal Vg41 and the drive signal Vg42 both become "H", the auxiliary switch 41 is turned on, and the second auxiliary switch 42 is turned off. Further, since the outputs of the NOR circuit 830 and the NOR circuit 848 both become "L", the drive signal Vg22 becomes "L", and the second main switch 22 is turned on. On the other hand, the signal V3 indicating the logical product of the comparison result between the triangular wave signal Vt and the error signal Ve3 and the signal Vt becomes "H", and the output of the NOR circuit 828 to which the signal V3 is input also becomes "L". As a result, the drive signal Vg21 becomes “H”. That is, the first main switch 21 is turned on. At this time, the input DC voltage Ei is applied to the inductor 33, and magnetic energy is stored.
[0050]
At time t10, when the comparator 825 is inverted and the signal V3 becomes “L”, all inputs of the NOR circuit 828 become “L”. As a result, the output of the NOR circuit 828 becomes “H”. Therefore, the output of the NOR circuit 829, which is the drive signal Vg21, becomes "L", and the first main switch 21 is turned off. On the other hand, since “H” of the signal Vt2 and “H” of the signal Vt3 are maintained, “L” of the drive signal Vg22, “H” of the drive signal Vg41, and “H” of the drive signal Vg42 are also maintained. . At this time, the second main switch 22 and the auxiliary switch 41 remain on, and the second auxiliary switch 42 remains off. At this time, the magnetic energy stored in the inductor 33 is released through the third rectifier 53 as a current for charging the capacitor as the third smoother 63 because the auxiliary switch 41 is in the ON state. Eventually, at time t11, the current I33 flowing through the inductor 33 becomes zero. As shown in FIG. 9, before time t12, the triangular wave voltage Vt changes from rising to falling, and at the same time, the signal Vt1 becomes “L”.
[0051]
At time t12, the triangular wave signal Vt starts to rise, the signal Vt1 goes "H" again, the signal Vt2 goes "L", the signal Vt3 goes "H", and the above-described operation after time t0 is repeated.
The inductance of the inductor 33 is L, the oscillation cycle of the oscillator 808 is T, and the first main switch 21 and the second main switch corresponding to the period in which the signal V1 is "H" as in periods t0 to t1 in FIG. 22, the on period of the first main switch 21 and the second main switch 22 corresponding to the period during which the signal V2 is "H" as in the period t3 to t4 is Ton2, and the period t6 to t4. The on-period of the first main switch 21 and the second main switch 22 when the second auxiliary switch 42 is on as in t7 is Ton4, and the first period when the auxiliary switch 41 is on as in periods t9 to t10. , The on-period of the main switch 21 and the second main switch 22 is Ton3, the output current to the first load 71 is Io1, and the output current to the second load 72 is Io2. If the output current to the third load 73 is Io3 and the output current to the fourth load 74 is Io4, the following equations (6), (7), (8) and (9) are obtained. Holds.
[0052]
Vo1 = Ei + (Ei · Ton1) 2 / (8L · T · Io1) --- (6)
[0053]
Vo2 =-(Ei Ton2) 2 / (8L · T · Io2) --- (7)
[0054]
Vo3 = Ei + (Ei · Ton3) 2 / (8L ・ T ・ Io3) --- (8)
[0055]
Vo4 =-(Ei Ton4) 2 / (8L ・ T ・ Io4) --- (9)
[0056]
The error signals Ve1, Ve2, Ve3, and Ve4 stabilize the first boosted output voltage Vo1, the first inverted output voltage Vo2, the second boosted output voltage Vo3, and the second inverted output voltage Vo4 to desired voltages, respectively. The on-period of the first main switch 21 and the second main switch 22 is adjusted. That is, the two boost converters and the two inverting converters sharing the inductor 33 are time-divisionally controlled at 1 / of the oscillation frequency of the oscillator 808, so that each output voltage is stabilized to a desired voltage.
[0057]
As described above, according to the third embodiment, an excellent effect that two boosted outputs and two inverted outputs can be stabilized with a small number of components by sharing one inductor 33 can be obtained. .
In the third embodiment, the time division control of の of the oscillation frequency of the oscillation circuit 808 is assigned to the control of the two boost converters and the two inverting converters. However, the present invention is not limited to this configuration. Although the description is omitted, the multi-output DC-DC converter of the present invention can have a configuration of one boost converter and two inverting converters, for example, as shown in the circuit diagram of FIG. The multi-output DC-DC converter of the present invention can have a configuration of three boost converters and one inverting converter, as shown in another circuit diagram of FIG. Further, the multi-output DC-DC converter of the present invention can have a configuration of one boost converter and three inverting converters as shown in still another circuit diagram of FIG.
When the control method described in the third embodiment is applied, time-division control is performed using the oscillation frequency of the oscillator 808 by 2 (−N) by using N stages of T flip-flops as frequency dividers. Can be. With this configuration, it is possible to provide a multi-output DC-DC converter capable of controlling a plurality of boost converters and a plurality of inverting converters of 2 N or less in total.
[0058]
【The invention's effect】
As described above, the present invention has the following effects, as apparent from the detailed description of the embodiments.
The multi-output DC-DC converter of the present invention requires only one inductor to supply a controlled boosted or inverted output to a plurality of loads, and therefore can be configured with a small number of components. For example, a conventional power supply circuit for a liquid crystal panel of a portable device includes two boost converters and one inverted switched capacitor, and requires eight semiconductor switches including diodes, two inductors, and four capacitors. And the output voltage from the inverting type switched capacitor could not be controlled. As described in the second embodiment, by applying the present invention to this power supply circuit, the power supply circuit can be composed of six semiconductor switches, one inductor and three capacitors. Each output can be controlled by adjusting the on / off period ratio of the corresponding main switch circuit.
Further, according to the present invention, since a series regulator and a switched capacitor are not required, there is an excellent effect that a high efficiency characteristic inherent in a switching converter can be obtained.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a multi-output DC-DC converter according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing details of a control circuit in the multi-output DC-DC converter according to the first embodiment of the present invention.
FIG. 3 is a waveform chart showing an operation of a control circuit in the multi-output DC-DC converter according to the first embodiment of the present invention.
FIG. 4 is a circuit diagram showing a configuration of a multi-output DC-DC converter according to a second embodiment of the present invention.
FIG. 5 is a circuit diagram showing details of a control circuit in a multi-output DC-DC converter according to a second embodiment of the present invention.
FIG. 6 is a waveform diagram illustrating an operation of a control circuit in the multiple output DC-DC converter according to the second embodiment of the present invention.
FIG. 7 is a circuit diagram showing a configuration of a multi-output DC-DC converter according to a third embodiment of the present invention.
FIG. 8 is a circuit diagram showing details of a control circuit in a multi-output DC-DC converter according to a third embodiment of the present invention.
FIG. 9 is a waveform diagram showing an operation of a control circuit in the multiple output DC-DC converter according to the third embodiment of the present invention.
FIG. 10 is a circuit diagram showing another configuration of the multi-output DC-DC converter according to the third embodiment of the present invention.
FIG. 11 is a circuit diagram showing still another configuration of the multi-output DC-DC converter according to the third embodiment of the present invention.
FIG. 12 is a circuit diagram showing still another configuration of the multi-output DC-DC converter according to the third embodiment of the present invention.
FIG. 13 is a circuit diagram showing a configuration of a conventional multi-output DC-DC converter.
FIG. 14 is a circuit diagram showing a configuration of another conventional multi-output DC-DC converter.
[Explanation of symbols]
1 Input DC power supply
21 1st main switch
22 Second main switch
31 Inductor
51 first rectification means
52 Second rectification means
61 First smoothing means
62 Second smoothing means
71 First load
72 Second load
81 Control circuit
90 detection circuit
91 PWM circuit
92 logic circuit

Claims (24)

1つのインダクタと、
入力電圧を出力する入力直流電源と、
2つの主スイッチからなり、前記両主スイッチがオンとなるオン状態と、いずれか一方の主スイッチがオフとなる第1のオフ状態と、他方の主スイッチがオフとなる第2のオフ状態とを有し、前記オン状態の時に前記インダクタに前記入力電圧を印加する主スイッチ回路と、
前記インダクタの一端に接続されて、前記第1のオフ状態の時に前記インダクタに発生する電圧を整流平滑し、前記入力電圧を昇圧した昇圧出力電圧を出力する昇圧用整流平滑回路と、
前記インダクタの他端に接続されて、前記第2のオフ状態の時に前記インダクタに発生する電圧を整流平滑し、前記入力電圧を反転昇降圧した反転出力電圧を出力する反転用整流平滑回路と、
を具備する多出力DC−DCコンバータ。
One inductor and
An input DC power supply for outputting an input voltage;
An on state in which the two main switches are on, a first off state in which one of the main switches is off, and a second off state in which the other main switch is off. A main switch circuit that applies the input voltage to the inductor when in the on state,
A boosting rectifying / smoothing circuit connected to one end of the inductor, for rectifying and smoothing a voltage generated in the inductor in the first off state, and outputting a boosted output voltage obtained by boosting the input voltage;
An inverting rectifying / smoothing circuit connected to the other end of the inductor, for rectifying and smoothing a voltage generated in the inductor in the second off state, and outputting an inverted output voltage obtained by inverting the input voltage;
A multi-output DC-DC converter comprising:
前記主スイッチ回路は、
前記インダクタの一端と前記入力直流電源の負極との間に接続される第1の主スイッチと、前記インダクタの他端と前記入力直流電源の正極との間に接続される第2の主スイッチとから構成され、
前記主スイッチ回路のオン状態は、前記第1の主スイッチと前記第2の主スイッチがともにオン状態であり、前記第1のオフ状態は、前記第1の主スイッチがオフ状態で前記第2の主スイッチがオン状態であり、前記第2のオフ状態は、前記第1の主スイッチがオン状態で前記第2の主スイッチがオフ状態である請求項1記載の多出力DC−DCコンバータ。
The main switch circuit,
A first main switch connected between one end of the inductor and a negative electrode of the input DC power supply, and a second main switch connected between the other end of the inductor and a positive electrode of the input DC power supply. Consisting of
The on-state of the main switch circuit is such that the first main switch and the second main switch are both on, and the first off-state is that the first main switch is off and the second main switch is off. 2. The multiple output DC-DC converter according to claim 1, wherein the main switch is in an on state, and in the second off state, the first main switch is in an on state and the second main switch is in an off state.
前記第1の主スイッチと前記第2の主スイッチをそれぞれ所定のオン期間とオフ期間で駆動するとともに、前記第1の主スイッチのオンオフ期間比を前記昇圧出力電圧が所望値となるよう制御し、前記第2の主スイッチのオンオフ期間比を前記反転出力電圧が所望値となるよう制御する制御回路を有する請求項2記載の多出力DC−DCコンバータ。The first main switch and the second main switch are driven in a predetermined on-period and an off-period, respectively, and an on-off period ratio of the first main switch is controlled so that the boosted output voltage becomes a desired value. 3. A multi-output DC-DC converter according to claim 2, further comprising a control circuit for controlling an on / off period ratio of said second main switch so that said inverted output voltage has a desired value. 前記制御回路は、
前記昇圧出力電圧を検出して前記昇圧出力電圧に応じた昇圧出力用誤差信号と、前記反転出力電圧を検出して前記反転出力電圧に応じた反転出力用誤差信号とを出力する検出回路と、
所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、
前記スイッチング周波数を分周し、第1の状態と第2の状態とを示す信号を出力する分周回路と、
前記三角波電圧と昇圧出力用誤差信号と反転出力用誤差信号とが入力され、前記昇圧出力電圧に応じたパルス幅を有する昇圧出力用パルス信号と、前記反転出力電圧に応じたパルス幅を有する反転出力用パルス信号とを出力するPWM回路と、
前記分周回路の出力と前記昇圧出力用パルス信号と前記反転出力用パルス信号とが入力され、前記分周回路の出力が第1の状態の場合は、前記昇圧出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後、前記第1のオフ状態とし、前記分周回路の出力が第2の状態の場合は、前記反転出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後、前記第2のオフ状態とする主スイッチ駆動信号を出力する論理回路と、
を有する請求項3記載の多出力DC−DCコンバータ。
The control circuit includes:
A detection circuit for detecting the boosted output voltage and outputting a boosted output error signal corresponding to the boosted output voltage, and detecting the inverted output voltage and outputting an inverted output error signal corresponding to the inverted output voltage;
An oscillation circuit that outputs a triangular wave voltage having a predetermined switching frequency,
A frequency divider that divides the switching frequency and outputs a signal indicating a first state and a second state;
The triangular wave voltage, the boosted output error signal, and the inverted output error signal are input, and a boosted output pulse signal having a pulse width corresponding to the boosted output voltage, and an inverted having a pulse width corresponding to the inverted output voltage. A PWM circuit that outputs an output pulse signal;
When the output of the frequency divider circuit, the boosted output pulse signal and the inverted output pulse signal are input, and the output of the frequency divider circuit is in the first state, the output is set by the boosted output pulse signal. After the main switch circuit is turned on for only the period, the first switch is turned off, and when the output of the frequency divider is in the second state, the main switch circuit is turned on for the period set by the inverted output pulse signal. A logic circuit that outputs a main switch drive signal that sets the second off state after the switch circuit is turned on;
The multi-output DC-DC converter according to claim 3, comprising:
前記昇圧用整流平滑回路が複数具備されており、前記第1のオフ状態の時に前記複数の昇圧用整流平滑回路のいずれか1つを選択する昇圧出力用補助スイッチ回路を有する請求項2記載の多出力DC−DCコンバータ。3. The boost output rectifying / smoothing circuit according to claim 2, further comprising a plurality of boost boosting rectifying / smoothing circuits, wherein the boosting output auxiliary switch circuit selects one of the boost boosting rectifying / smoothing circuits in the first off state. Multi-output DC-DC converter. 前記昇圧出力用補助スイッチ回路は、第1から第n(nは自然数)の昇圧出力用補助スイッチにより構成され、
前記複数の昇圧用整流平滑回路は、第1の昇圧出力用整流手段と第1の昇圧出力用平滑手段との直列回路からなって第1の昇圧出力電圧を出力する第1の昇圧用整流平滑回路と、前記第k(k=1〜n)の昇圧出力用補助スイッチと第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力用平滑手段との直列回路からなって第(k+1)の昇圧出力電圧を出力する第(k+1)の昇圧用整流平滑回路とにより構成されており、
前記第2の主スイッチがオン状態且つ前記第1から第nの全ての昇圧出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の昇圧出力電圧が所望の値となるよう制御し、前記第2の主スイッチがオン状態且つ前記第kの昇圧出力用補助スイッチのオン期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第(k+1)の昇圧出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態となるよう設けられた期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記反転出力電圧が所望の値となるよう制御する制御回路を有する、
請求項5記載の多出力DC−DCコンバータ。
The boost output auxiliary switch circuit includes first to n-th (n is a natural number) boost output auxiliary switches,
The plurality of rectifying / smoothing circuits for boosting comprise a series circuit of first rectifying means for boosting output and first smoothing means for boosting output, and a first rectifying / smoothing for boosting which outputs a first boosted output voltage. And a (k + 1) th booster output rectifier and a (k + 1) th booster output smoothing means in series with each other. a (k + 1) th boosting rectifying / smoothing circuit that outputs a (k + 1) th boosted output voltage,
The first main switch is turned on and off at least once within a period in which the second main switch is turned on and all of the first to n-th boosting output auxiliary switches are turned off. The on / off period ratio is controlled so that the first boosted output voltage becomes a desired value, and the first main switch is turned on and the first boosted output voltage is turned on within the on-period of the k-th boosted output auxiliary switch. Is turned on at least once, and the on / off period ratio is controlled so that the (k + 1) th boosted output voltage becomes a desired value, and the first main switch is turned on. The second main switch is turned on and off at least once within the set period, and has a control circuit for controlling the on / off period ratio so that the inverted output voltage has a desired value.
A multiple output DC-DC converter according to claim 5.
前記制御回路は、
前記(n+1)個の昇圧出力電圧を検出して前記(n+1)個の昇圧出力電圧に応じた(n+1)個の昇圧出力用誤差信号と、前記反転出力電圧を検出し、前記反転出力電圧に応じた反転出力用誤差信号とを出力する検出回路と、
所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、
前記スイッチング周波数を分周して、前記(n+1)個の昇圧出力電圧と前記反転出力電圧の内いずれか一つを選択する信号を出力する分周回路と、
前記三角波電圧と(n+1)個の昇圧出力用誤差信号と反転出力用誤差信号とが入力され、前記(n+1)個の昇圧出力電圧に応じたパルス幅を有する(n+1)個の昇圧出力用パルス信号と、前記反転出力電圧に応じたパルス幅を有する反転出力用パルス信号とを出力するPWM回路と、
前記分周回路の出力と前記(n+1)個の昇圧出力用パルス信号と前記反転出力用パルス信号とが入力され、前記分周回路の出力が第1の昇圧出力電圧を選択している場合は、前記昇圧出力用補助スイッチ回路をすべてオフ状態にするとともに、前記第1の昇圧出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後に、前記第1のオフ状態とするよう主スイッチ回路を駆動し、前記分周回路の出力が第(k+1)(kはn以下の自然数)の昇圧出力電圧を選択している場合は、前記第(k+1)の昇圧出力用補助スイッチ回路のみをオン状態にするとともに、前記第(k+1)の昇圧出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後に、前記第1のオフ状態とするよう主スイッチ回路を駆動し、前記分周回路の出力が前記反転出力電圧を選択している場合は、前記反転出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後に、前記第2のオフ状態とするよう主スイッチ回路を駆動する主スイッチ駆動信号と昇圧出力用補助スイッチ駆動信号とを出力する論理回路と、
を有する請求項6記載の多出力DC−DCコンバータ。
The control circuit includes:
The (n + 1) boosted output voltages are detected, and (n + 1) boosted output error signals corresponding to the (n + 1) boosted output voltages and the inverted output voltage are detected, and the inverted output voltage is detected. A detection circuit for outputting a corresponding inverted output error signal,
An oscillation circuit that outputs a triangular wave voltage having a predetermined switching frequency,
A frequency divider for dividing the switching frequency and outputting a signal for selecting any one of the (n + 1) boosted output voltages and the inverted output voltage;
The triangular wave voltage, (n + 1) boosted output error signals and inverted output error signals are input, and (n + 1) boosted output pulses having a pulse width corresponding to the (n + 1) boosted output voltages A PWM circuit that outputs a signal and an inverted output pulse signal having a pulse width corresponding to the inverted output voltage;
When the output of the frequency divider, the (n + 1) boosted output pulse signals and the inverted output pulse signal are input, and the output of the frequency divider selects the first boosted output voltage, And turning off all of the boost output auxiliary switch circuits, turning on the main switch circuit for a period set by the first boost output pulse signal, and then turning on the first off state. When the output of the frequency divider circuit selects the (k + 1) th (k is a natural number equal to or less than n) boosted output voltage, the (k + 1) th boosted output auxiliary switch is selected. The main switch circuit is set so that only the circuit is turned on and the main switch circuit is turned on for a period set by the (k + 1) th boosting output pulse signal, and then to the first off state. If the output of the frequency divider circuit selects the inverted output voltage, the main switch circuit is turned on for a period set by the inverted output pulse signal, and then the second off state is performed. A logic circuit that outputs a main switch drive signal for driving the main switch circuit and an auxiliary switch drive signal for boosting output so as to be in a state,
The multi-output DC-DC converter according to claim 6, comprising:
前記反転用整流平滑回路が複数具備されており、前記第2のオフ状態の時に前記複数の反転用整流平滑回路のいずれか1つを選択している反転出力用補助スイッチ回路を有する請求項2記載の多出力DC−DCコンバータ。3. The inverting output auxiliary switch circuit comprising a plurality of the inverting rectifying / smoothing circuits, and selecting one of the plurality of inverting rectifying / smoothing circuits in the second off state. A multi-output DC-DC converter as described. 前記反転出力用補助スイッチ回路は、第1から第m(mは自然数)の反転出力用補助スイッチにより構成され、
前記複数の反転用整流平滑回路は、第1の反転出力用整流手段と第1の反転出力用平滑手段との直列回路からなって第1の反転出力電圧を出力する第1の反転用整流平滑回路と、前記第j(j=1〜m)の反転出力用補助スイッチと第(j+1)の反転出力用整流手段と第(j+1)の反転出力用平滑手段との直列回路からなって第(j+1)の反転出力電圧を出力する第(j+1)の反転用整流平滑回路とにより構成されており、
前記第2の主スイッチがオン状態となるよう設けられた期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記昇圧出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態且つ前記第1から第mの全ての反転出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の反転出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態且つ前記第jの反転出力用補助スイッチのオン期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第(j+1)の反転出力電圧が所望の値となるよう制御する制御回路を有する、
請求項8記載の多出力DC−DCコンバータ。
The inverted output auxiliary switch circuit includes first to m-th (m is a natural number) inverted output auxiliary switches,
The plurality of inverting rectifying / smoothing circuits comprise a series circuit of first inverting output rectifying means and first inverting output smoothing means, and a first inverting rectifying / smoothing circuit for outputting a first inverted output voltage. And a series circuit of the j-th (j = 1 to m) inverting output auxiliary switch, the (j + 1) th inverting output rectifying means, and the (j + 1) th inverting output smoothing means. (j + 1) -th inverting rectifying / smoothing circuit for outputting an inverted output voltage of (j + 1).
The first main switch is turned on and off at least once during a period in which the second main switch is turned on, and an on / off period ratio is controlled so that the boosted output voltage becomes a desired value. The second main switch is turned on and off at least once within a period in which the first main switch is turned on and all of the first to m-th inversion output auxiliary switches are turned off. And controlling the on / off period ratio so that the first inverted output voltage has a desired value. The first main switch is in an on state and the j-th inverted output auxiliary switch is in an on period. A second main switch is turned on and off at least once, and has a control circuit for controlling an on / off period ratio such that the (j + 1) th inverted output voltage has a desired value;
A multi-output DC-DC converter according to claim 8.
前記昇圧用整流平滑回路が複数具備されており、前記第1のオフ状態の時に前記複数の昇圧用整流平滑回路のいずれか1つを選択している昇圧出力用補助スイッチ回路と、
前記反転用整流平滑回路が複数具備されており、前記第2のオフ状態の時に前記複数の反転用整流平滑回路のいずれか1つを選択している反転出力用補助スイッチ回路を有する請求項2記載の多出力DC−DCコンバータ。
A step-up output auxiliary switch circuit that includes a plurality of the step-up rectifying / smoothing circuits and selects one of the step-up rectifying / smoothing circuits in the first off state;
3. The inverting output auxiliary switch circuit comprising a plurality of the inverting rectifying / smoothing circuits, and selecting one of the plurality of inverting rectifying / smoothing circuits in the second off state. A multi-output DC-DC converter as described.
前記昇圧出力用補助スイッチ回路は、第1から第n(nは自然数)の昇圧出力用補助スイッチにより構成され、
前記複数の昇圧用整流平滑回路は、第1の昇圧出力用整流手段と第1の昇圧出力用平滑手段との直列回路からなって第1の昇圧出力電圧を出力する第1の昇圧用整流平滑回路と、前記第k(k=1〜n)の昇圧出力用補助スイッチと第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力用平滑手段との直列回路からなって第(k+1)の昇圧出力電圧を出力する第(k+1)の昇圧用整流平滑回路とにより構成され、
前記反転出力用補助スイッチ回路は、第1から第m(mは自然数)の反転出力用補助スイッチにより構成され、
前記複数の反転用整流平滑回路は、第1の反転出力用整流手段と第1の反転出力用平滑手段との直列回路からなって第1の反転出力電圧を出力する第1の反転用整流平滑回路と、前記第j(j=1〜m)の反転出力用補助スイッチと第(j+1)の反転出力用整流手段と第(j+1)の反転出力用平滑手段との直列回路からなって第(j+1)の反転出力電圧を出力する第(j+1)の反転用整流平滑回路とにより構成されており、
前記第2の主スイッチがオン状態且つ前記第1から第nの全ての昇圧出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の昇圧出力電圧が所望の値となるよう制御し、前記第2の主スイッチがオン状態且つ前記第kの昇圧出力用補助スイッチのオン期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第(k+1)の昇圧出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態且つ前記第1から第mの全ての反転出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の反転出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態且つ前記第jの補助スイッチのオン期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第(j+1)の反転出力電圧が所望の値となるよう制御する制御回路を有する、
請求項10記載の多出力DC−DCコンバータ。
The boost output auxiliary switch circuit includes first to n-th (n is a natural number) boost output auxiliary switches,
The plurality of rectifying / smoothing circuits for boosting comprise a series circuit of first rectifying means for boosting output and first smoothing means for boosting output, and a first rectifying / smoothing for boosting which outputs a first boosted output voltage. And a (k + 1) th booster output rectifier and a (k + 1) th booster output smoothing means in series with each other. a (k + 1) th boosting rectifying / smoothing circuit that outputs a (k + 1) th boosted output voltage,
The inverted output auxiliary switch circuit includes first to m-th (m is a natural number) inverted output auxiliary switches,
The plurality of inverting rectifying / smoothing circuits comprise a series circuit of first inverting output rectifying means and first inverting output smoothing means, and a first inverting rectifying / smoothing circuit for outputting a first inverted output voltage. And a series circuit of the j-th (j = 1 to m) inverting output auxiliary switch, the (j + 1) th inverting output rectifying means, and the (j + 1) th inverting output smoothing means. (j + 1) -th inverting rectifying / smoothing circuit for outputting an inverted output voltage of (j + 1).
The first main switch is turned on and off at least once within a period in which the second main switch is turned on and all of the first to n-th boosting output auxiliary switches are turned off. The on / off period ratio is controlled so that the first boosted output voltage becomes a desired value, and the first main switch is turned on and the first boosted output voltage is turned on within the on-period of the k-th boosted output auxiliary switch. Is turned on and off at least once, and its on / off period ratio is controlled so that the (k + 1) th boosted output voltage has a desired value, and the first main switch is turned on and the first main switch is turned on and off. The second main switch is turned on and off at least once during a period in which all the m-th inversion output auxiliary switches are turned off, and the on / off period ratio is changed to the first inversion output voltage. Is controlled to a desired value, and the second main switch is turned on and off at least once during the on-state of the first main switch and the on-period of the j-th auxiliary switch, and the on-off period ratio And a control circuit for controlling the (j + 1) th inverted output voltage to a desired value.
The multiple output DC-DC converter according to claim 10.
前記制御回路は、
前記(n+1)個の昇圧出力電圧を検出して前記(n+1)個の昇圧出力電圧に応じた(n+1)個の昇圧出力用誤差信号と、前記(m+1)個の反転出力電圧を検出し、前記(m+1)個の反転出力電圧に応じた(m+1)個の反転出力用誤差信号とを出力する検出回路と、
所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、
前記スイッチング周波数を分周して、前記(n+1)個の昇圧出力電圧と前記(m+1)個の反転出力電圧の内いずれか一つを選択する信号を出力する分周回路と、
前記三角波電圧と前記(n+1)個の昇圧出力用誤差信号と前記(m+1)個の反転出力用誤差信号とが入力され、前記(n+1)個の昇圧出力電圧に応じたパルス幅を有する(n+1)個の昇圧出力用パルス信号と、前記(m+1)個の反転出力電圧に応じたパルス幅を有する(m+1)個の反転出力用パルス信号とを出力するPWM回路と、
前記分周回路の出力と前記(n+1)個の昇圧出力用パルス信号と前記(m+1)個の反転出力用パルス信号とが入力され、前記分周回路の出力が第1の昇圧出力電圧を選択している場合は、前記昇圧出力用補助スイッチ回路をすべてオフ状態にするとともに、前記第1の昇圧出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後に、前記第1のオフ状態とするよう主スイッチ回路を駆動し、前記分周回路の出力が第(k+1)(kはn以下の自然数)の昇圧出力電圧を選択している場合は、前記第(k+1)の昇圧出力用補助スイッチ回路のみをオン状態にするとともに、前記第(k+1)の昇圧出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後に、前記第1のオフ状態とするよう主スイッチ回路を駆動し、前記分周回路の出力が前記第1の反転出力電圧を選択している場合は、前記反転出力用補助スイッチ回路をすべてオフ状態にするとともに、前記第1の反転出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後に、前記第2のオフ状態とするよう主スイッチ回路を駆動し、前記分周回路の出力が第(j+1)(jはm以下の自然数)の昇圧出力電圧を選択している場合は、前記第(j+1)の昇圧出力用補助スイッチ回路のみをオン状態にするとともに、前記第(j+1)の昇圧出力用パルス信号で設定された期間だけ前記主スイッチ回路のオン状態とした後に、前記第1のオフ状態とするよう主スイッチ回路を駆動するよう主スイッチ駆動信号と昇圧出力用補助スイッチ駆動信号と反転出力用補助スイッチ駆動信号とを出力する論理回路と、
を有する請求項11記載の多出力DC−DCコンバータ。
The control circuit includes:
Detecting the (n + 1) boosted output voltages and detecting (n + 1) boosted output error signals corresponding to the (n + 1) boosted output voltages and the (m + 1) inverted output voltages; A detection circuit for outputting (m + 1) inverted output error signals corresponding to the (m + 1) inverted output voltages;
An oscillation circuit that outputs a triangular wave voltage having a predetermined switching frequency,
A frequency dividing circuit for dividing the switching frequency and outputting a signal for selecting one of the (n + 1) boosted output voltages and the (m + 1) inverted output voltages;
The triangular wave voltage, the (n + 1) boosted output error signals, and the (m + 1) inverted output error signals are input, and have a pulse width corresponding to the (n + 1) boosted output voltages (n + 1) ) A PWM circuit for outputting the boosted output pulse signals and (m + 1) inverted output pulse signals having a pulse width corresponding to the (m + 1) inverted output voltages;
The output of the frequency divider, the (n + 1) boosted output pulse signals and the (m + 1) inverted output pulse signals are input, and the output of the frequency divider selects the first boosted output voltage. If so, all of the boost output auxiliary switch circuits are turned off, and the main switch circuit is turned on for a period set by the first boost output pulse signal. When the main switch circuit is driven so as to be in the off state, and the output of the frequency dividing circuit selects the (k + 1) th (k is a natural number equal to or less than n) boosted output voltage, the (k + 1) th boosted output voltage is selected. Only the boosted output auxiliary switch circuit is turned on, the main switch circuit is turned on for a period set by the (k + 1) th boosted output pulse signal, and then the first off state is set. Like When the switch circuit is driven and the output of the frequency dividing circuit selects the first inverted output voltage, all of the inverted output auxiliary switch circuits are turned off and the first inverted output After the main switch circuit is turned on for a period set by the pulse signal, the main switch circuit is driven so as to be in the second off state, and the output of the frequency dividing circuit is (j + 1) (j is m When the (natural number) boosted output voltage is selected, only the (j + 1) th boosted output auxiliary switch circuit is turned on and the (j + 1) th boosted output pulse signal is set. The main switch drive signal and the boost switch output auxiliary switch drive signal are inverted so that the main switch circuit is driven to be in the first off state after the main switch circuit is turned on for a period of time. A logic circuit for outputting a force auxiliary switch drive signal,
The multi-output DC-DC converter according to claim 11, comprising:
所定のスイッチング周期で動作する第1の主スイッチと第2の主スイッチを有し、前記第1の主スイッチと前記第2の主スイッチがオンとなる前記スイッチング周期内の所定のオン期間だけ、入力直流電源からの入力電圧を少なくとも一つのインダクタへ印加する主スイッチ回路と、
前記スイッチング周期内の前記所定のオン期間後に前記第1の主スイッチがオフ状態となると、前記インダクタに発生するフライバック電圧を、前記入力直流電源に加えるよう整流平滑した昇圧出力電圧を得る単一もしくは複数の昇圧出力電圧形成手段と、
前記スイッチング周期内の前記所定のオン期間後に前記第2の主スイッチがオフ状態となると、前記入力直流電源に対して負電位となるよう整流平滑した反転出力電圧を得る単一もしくは複数の反転出力電圧形成手段とを有し、
前記スイッチング周期が前記各出力電圧のいずれか一つを制御する期間に割り当てられ、該出力電圧を得る手段を選択するとともに、選択された該出力電圧を制御するよう前記所定のオン期間を調整するよう構成されたことを特徴とする多出力DC−DCコンバータ。
A first main switch and a second main switch that operate at a predetermined switching cycle, and only during a predetermined ON period in the switching cycle in which the first main switch and the second main switch are turned on ; A main switch circuit for applying an input voltage from an input DC power supply to at least one inductor;
When the first main switch is turned off after the predetermined on period in the switching cycle, a flyback voltage generated in the inductor is rectified and smoothed to be applied to the input DC power supply to obtain a boosted output voltage. Or a plurality of boosted output voltage forming means,
When the second main switch is turned off after the predetermined on-period in the switching cycle, a single or a plurality of inverted outputs are obtained which rectify and smooth an inverted output voltage to be a negative potential with respect to the input DC power supply. Voltage forming means,
The switching period is assigned to a period for controlling any one of the output voltages, a means for obtaining the output voltage is selected, and the predetermined ON period is adjusted so as to control the selected output voltage. A multi-output DC-DC converter characterized by having such a configuration.
入力直流電源と、
前記入力直流電源の負極に一端が接続された第1の主スイッチと整流手段と平滑手段との直列回路を有する昇圧用整流平滑回路と、
前記入力直流電源の正極に一端が接続された第2の主スイッチと整流手段と平滑手段との直列回路を有する反転用整流平滑回路と、
前記第1の主スイッチの他端と前記第2の主スイッチの他端との間に接続された少なくとも一つのインダクタと、
を具備することを特徴とする多出力DC−DCコンバータ。
An input DC power supply,
A step-up rectifying / smoothing circuit having a series circuit of a first main switch having one end connected to the negative electrode of the input DC power supply, rectifying means, and smoothing means;
An inverting rectifying / smoothing circuit having a series circuit of a second main switch having one end connected to a positive electrode of the input DC power supply, rectifying means, and smoothing means;
At least one inductor connected between the other end of the first main switch and the other end of the second main switch;
A multi-output DC-DC converter comprising:
前記第1の主スイッチと前記第2の主スイッチをそれぞれ所定のオン期間とオフ期間で駆動するとともに、前記第1の主スイッチのオンオフ期間比を前記昇圧用整流平滑回路から出力される昇圧出力電圧が所望の値となるよう制御し、前記第2の主スイッチのオンオフ期間比を前記反転用整流平滑回路から出力される反転出力電圧が所望の値となるよう制御する制御回路を有する請求項14記載の多出力DC−DCコンバータ。The first main switch and the second main switch are driven in a predetermined on-period and an off-period, respectively, and an on-off period ratio of the first main switch is set to a boosted output output from the boosting rectifying / smoothing circuit. A control circuit that controls a voltage to a desired value and controls an on / off period ratio of the second main switch so that an inverted output voltage output from the inverting rectifying / smoothing circuit has a desired value. 15. The multi-output DC-DC converter according to 14. 前記制御回路は、
前記昇圧出力電圧を検出して前記昇圧出力電圧に応じた昇圧出力用誤差信号と、前記反転出力電圧を検出して前記反転出力電圧に応じた反転出力用誤差信号を出力する検出回路と、
所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、
前記スイッチング周波数を分周し、第1の状態と第2の状態とを示す信号を出力する分周回路と、
前記三角波電圧と昇圧出力用誤差信号と反転出力用誤差信号を入力とが入力され、前記昇圧出力電圧に応じたパルス幅を有する昇圧出力用パルス信号と、前記反転出力電圧に応じたパルス幅を有する反転出力用パルス信号とを出力するPWM回路と、
前記分周回路の出力と前記昇圧出力用パルス信号と前記反転出力用パルス信号とが入力され、前記分周回路の出力が第1の状態の場合は、前記昇圧出力用パルス信号で設定された期間だけ前記第1の主スイッチと前記第2の主スイッチをともにオン状態とした後、前記第2の主スイッチのみをオフ状態とし、前記分周回路の出力が第2の状態の場合は、前記反転出力用パルス信号で設定された期間だけ前記第1の主スイッチと前記第2の主スイッチをともにオン状態とした後、前記第1の主スイッチのみをオフ状態とするよう主スイッチ駆動信号を出力する論理回路と、
を有する請求項15記載の多出力DC−DCコンバータ。
The control circuit includes:
An error signal for boosted output corresponding to the boosted output voltage by detecting the boosted output voltage, and a detection circuit for detecting the inverted output voltage and outputting an inverted output error signal corresponding to the inverted output voltage;
An oscillation circuit that outputs a triangular wave voltage having a predetermined switching frequency,
A frequency divider that divides the switching frequency and outputs a signal indicating a first state and a second state;
An input of the triangular wave voltage, the boosted output error signal, and the inverted output error signal is input, and a boosted output pulse signal having a pulse width according to the boosted output voltage, and a pulse width according to the inverted output voltage. A PWM circuit for outputting an inverted output pulse signal having
When the output of the frequency divider circuit, the boosted output pulse signal and the inverted output pulse signal are input, and the output of the frequency divider circuit is in the first state, the output is set by the boosted output pulse signal. After the first main switch and the second main switch are both turned on for a period, only the second main switch is turned off, and the output of the frequency dividing circuit is in the second state, After the first main switch and the second main switch are both turned on for a period set by the inverted output pulse signal, the main switch drive signal is set so that only the first main switch is turned off. A logic circuit that outputs
16. The multiple output DC-DC converter according to claim 15, comprising:
前記昇圧用整流平滑回路が複数具備されており、前記第1の主スイッチのオフ状態の時に、前記複数の昇圧用整流平滑回路のいずれか1つを選択する昇圧出力用補助スイッチ回路を有する請求項14記載の多出力DC−DCコンバータ。A plurality of boost rectifying / smoothing circuits are provided, and a boost output auxiliary switch circuit for selecting any one of the plurality of boost rectifying / smoothing circuits when the first main switch is off. Item 15. A multi-output DC-DC converter according to item 14. 前記昇圧出力用補助スイッチ回路は、第1から第n(nは自然数)の昇圧出力用補助スイッチにより構成され、
前記複数の昇圧用整流平滑回路は、第1の昇圧出力用整流手段と第1の昇圧出力用平滑手段との直列回路からなって第1の昇圧出力電圧を出力する第1の昇圧用整流平滑回路と、前記第k(k=1〜n)の昇圧出力用補助スイッチと第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力用平滑手段との直列回路からなって第(k+1)の昇圧出力電圧を出力する第(k+1)の昇圧用整流平滑回路とにより構成されており、
前記第2の主スイッチがオン状態且つ前記第1から第nの全ての昇圧出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の昇圧出力電圧が所望の値となるよう制御し、前記第2の主スイッチがオン状態且つ前記第kの昇圧出力用補助スイッチのオン期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第(k+1)の昇圧出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態となるよう設けられた期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記反転出力電圧が所望の値となるよう制御する制御回路を有する、
請求項17記載の多出力DC−DCコンバータ。
The boost output auxiliary switch circuit includes first to n-th (n is a natural number) boost output auxiliary switches,
The plurality of rectifying / smoothing circuits for boosting comprise a series circuit of first rectifying means for boosting output and first smoothing means for boosting output, and a first rectifying / smoothing for boosting which outputs a first boosted output voltage. And a (k + 1) th booster output rectifier and a (k + 1) th booster output smoothing means in series with each other. a (k + 1) th boosting rectifying / smoothing circuit that outputs a (k + 1) th boosted output voltage,
The first main switch is turned on and off at least once within a period in which the second main switch is turned on and all of the first to n-th boosting output auxiliary switches are turned off. The on / off period ratio is controlled so that the first boosted output voltage becomes a desired value, and the first main switch is turned on and the first boosted output voltage is turned on within the on-period of the k-th boosted output auxiliary switch. Is turned on at least once, and the on / off period ratio is controlled so that the (k + 1) th boosted output voltage becomes a desired value, and the first main switch is turned on. The second main switch is turned on and off at least once within the set period, and has a control circuit for controlling the on / off period ratio so that the inverted output voltage has a desired value.
The multiple output DC-DC converter according to claim 17.
前記制御回路は、
前記(n+1)個の昇圧出力電圧を検出して前記(n+1)個の昇圧出力電圧に応じた(n+1)個の昇圧出力用誤差信号と、前記反転出力電圧を検出し、前記反転出力電圧に応じた反転出力用誤差信号とを出力する検出回路と、
所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、
前記スイッチング周波数を分周して、前記(n+1)個の昇圧出力電圧と前記反転出力電圧の内いずれか一つを選択する信号を出力する分周回路と、
前記三角波電圧と(n+1)個の昇圧出力用誤差信号と反転出力用誤差信号とが入力され、前記(n+1)個の昇圧出力電圧に応じたパルス幅を有する(n+1)個の昇圧出力用パルス信号と、前記反転出力電圧に応じたパルス幅を有する反転出力用パルス信号とを出力するPWM回路と、
前記分周回路の出力と前記(n+1)個の昇圧出力用パルス信号と前記反転出力用パルス信号とが入力され、前記分周回路の出力が第1の昇圧出力電圧を選択している場合は、前記昇圧出力用補助スイッチ回路をすべてオフ状態にするとともに、前記第1の昇圧出力用パルス信号で設定された期間だけ前記第1の主スイッチと第2の主スイッチをともにオン状態とした後に、前記第1の主スイッチをオフ状態とし、前記分周回路の出力が第(k+1)(kはn以下の自然数)の昇圧出力電圧を選択している場合は、前記第(k+1)の昇圧出力用補助スイッチのみをオン状態にするとともに、前記第(k+1)の昇圧出力用パルス信号で設定された期間だけ前記第1の主スイッチと第2の主スイッチをともにオン状態とした後に、前記第1の主スイッチをオフ状態とし、前記分周回路の出力が前記反転出力電圧を選択している場合は、前記反転出力用パルス信号で設定された期間だけ前記第1の主スイッチと第2の主スイッチをともにオン状態とした後に、前記第2の主スイッチをオフ状態とするよう駆動する主スイッチ駆動信号と昇圧出力用補助スイッチ駆動信号とを出力する論理回路と、
を有する請求項18記載の多出力DC−DCコンバータ。
The control circuit includes:
The (n + 1) boosted output voltages are detected, and (n + 1) boosted output error signals corresponding to the (n + 1) boosted output voltages and the inverted output voltage are detected, and the inverted output voltage is detected. A detection circuit for outputting a corresponding inverted output error signal,
An oscillation circuit that outputs a triangular wave voltage having a predetermined switching frequency,
A frequency divider for dividing the switching frequency and outputting a signal for selecting any one of the (n + 1) boosted output voltages and the inverted output voltage;
The triangular wave voltage, (n + 1) boosted output error signals and inverted output error signals are input, and (n + 1) boosted output pulses having a pulse width corresponding to the (n + 1) boosted output voltages A PWM circuit that outputs a signal and an inverted output pulse signal having a pulse width corresponding to the inverted output voltage;
When the output of the frequency divider, the (n + 1) boosted output pulse signals and the inverted output pulse signal are input, and the output of the frequency divider selects the first boosted output voltage, After turning off all the boost output auxiliary switch circuits and turning on both the first main switch and the second main switch for a period set by the first boost output pulse signal. When the first main switch is turned off, and the output of the frequency dividing circuit selects the (k + 1) th (k is a natural number equal to or less than n) boosted output voltage, the (k + 1) th boosted voltage is selected. After turning on only the output auxiliary switch and turning on both the first main switch and the second main switch for a period set by the (k + 1) th boosted output pulse signal, First When the switch is turned off and the output of the frequency dividing circuit selects the inverted output voltage, the first main switch and the second main switch are turned on for a period set by the inverted output pulse signal. A logic circuit that outputs a main switch drive signal for driving the second main switch to an off state and a boost output auxiliary switch drive signal after both are turned on;
19. The multi-output DC-DC converter according to claim 18, comprising:
前記反転用整流平滑回路が複数具備されており、前記第2の主スイッチのオフ状態の時に、前記複数の反転用整流平滑回路のいずれか1つを選択している反転出力用補助スイッチ回路を有する請求項14記載の多出力DC−DCコンバータ。A plurality of the inverting rectifying / smoothing circuits are provided, and an inverting output auxiliary switch circuit that selects any one of the inverting rectifying / smoothing circuits when the second main switch is off. The multi-output DC-DC converter according to claim 14, comprising: 前記反転出力用補助スイッチ回路は、第1から第m(mは自然数)の反転出力用補助スイッチにより構成され、
前記複数の反転用整流平滑回路は、第1の反転出力用整流手段と第1の反転出力用平滑手段との直列回路からなって第1の反転出力電圧を出力する第1の反転用整流平滑回路と、前記第j(j=1〜m)の反転出力用補助スイッチと第(j+1)の反転出力用整流手段と第(j+1)の反転出力用平滑手段との直列回路からなって第(j+1)の反転出力電圧を出力する第(j+1)の反転用整流平滑回路とにより構成されており、
前記第2の主スイッチがオン状態となるよう設けられた期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記昇圧出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態且つ前記第1から第mの全ての反転出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の反転出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態且つ前記第jの反転出力用補助スイッチのオン期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第(j+1)の反転出力電圧が所望の値となるよう制御する制御回路を有する、
請求項20記載の多出力DC−DCコンバータ。
The inverted output auxiliary switch circuit includes first to m-th (m is a natural number) inverted output auxiliary switches,
The plurality of inverting rectifying / smoothing circuits comprise a series circuit of first inverting output rectifying means and first inverting output smoothing means, and a first inverting rectifying / smoothing circuit for outputting a first inverted output voltage. And a series circuit of the j-th (j = 1 to m) inverting output auxiliary switch, the (j + 1) th inverting output rectifying means, and the (j + 1) th inverting output smoothing means. (j + 1) -th inverting rectifying / smoothing circuit for outputting an inverted output voltage of (j + 1).
The first main switch is turned on and off at least once during a period in which the second main switch is turned on, and an on / off period ratio is controlled so that the boosted output voltage becomes a desired value. The second main switch is turned on and off at least once within a period in which the first main switch is turned on and all of the first to m-th inversion output auxiliary switches are turned off. And controlling the on / off period ratio so that the first inverted output voltage has a desired value. The first main switch is in an on state and the j-th inverted output auxiliary switch is in an on period. A second main switch is turned on and off at least once, and has a control circuit for controlling an on / off period ratio such that the (j + 1) th inverted output voltage has a desired value;
The multi-output DC-DC converter according to claim 20.
前記昇圧用整流平滑回路が複数具備されており、前記第1の主スイッチのオフ状態の時に前記複数の昇圧用整流平滑回路のいずれか1つを選択している昇圧出力用補助スイッチ回路と、
前記反転用整流平滑回路が複数具備されており、前記第2主スイッチのオフ状態の時に前記複数の反転用整流平滑回路のいずれか1つを選択している反転出力用補助スイッチ回路を有する請求項14記載の多出力DC−DCコンバータ。
A step-up output auxiliary switch circuit that includes a plurality of the step-up rectifying / smoothing circuits, and selects any one of the step-up rectifying / smoothing circuits when the first main switch is in an off state;
A plurality of the inverting rectifying / smoothing circuits are provided, and an inverting output auxiliary switch circuit that selects any one of the plurality of inverting rectifying / smoothing circuits when the second main switch is off. Item 15. A multi-output DC-DC converter according to item 14.
前記昇圧出力用補助スイッチ回路は、第1から第n(nは自然数)の昇圧出力用補助スイッチにより構成され、
前記複数の昇圧用整流平滑回路は、第1の昇圧出力用整流手段と第1の昇圧出力用平滑手段との直列回路からなって第1の昇圧出力電圧を出力する第1の昇圧用整流平滑回路と、前記第k(k=1〜n)の昇圧出力用補助スイッチと第(k+1)の昇圧出力用整流手段と第(k+1)の昇圧出力用平滑手段との直列回路からなって第(k+1)の昇圧出力電圧を出力する第(k+1)の昇圧用整流平滑回路とにより構成され、
前記反転出力用補助スイッチ回路は、第1から第m(mは自然数)の反転出力用補助スイッチにより構成され、
前記複数の反転用整流平滑回路は、第1の反転出力用整流手段と第1の反転出力用平滑手段との直列回路からなって第1の反転出力電圧を出力する第1の反転用整流平滑回路と、前記第j(j=1〜m)の反転出力用補助スイッチと第(j+1)の反転出力用整流手段と第(j+1)の反転出力用平滑手段との直列回路からなって第(j+1)の反転出力電圧を出力する第(j+1)の反転用整流平滑回路とにより構成されており、
前記第2の主スイッチがオン状態且つ前記第1から第nの全ての昇圧出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の昇圧出力電圧が所望の値となるよう制御し、前記第2の主スイッチがオン状態且つ前記第kの昇圧出力用補助スイッチのオン期間内に前記第1の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第(k+1)の昇圧出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態且つ前記第1から第mの全ての反転出力用補助スイッチがオフ状態となるよう設けられた期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第1の反転出力電圧が所望の値となるよう制御し、前記第1の主スイッチがオン状態且つ前記第jの補助スイッチのオン期間内に前記第2の主スイッチが少なくとも1回はオンオフ動作し、そのオンオフ期間比を前記第(j+1)の反転出力電圧が所望の値となるよう制御する制御回路を有する、
請求項22記載の多出力DC−DCコンバータ。
The boost output auxiliary switch circuit includes first to n-th (n is a natural number) boost output auxiliary switches,
The plurality of rectifying / smoothing circuits for boosting comprise a series circuit of first rectifying means for boosting output and first smoothing means for boosting output, and a first rectifying / smoothing for boosting which outputs a first boosted output voltage. And a (k + 1) th booster output rectifier and a (k + 1) th booster output smoothing means in series with each other. a (k + 1) th boosting rectifying / smoothing circuit that outputs a (k + 1) th boosted output voltage,
The inverted output auxiliary switch circuit includes first to m-th (m is a natural number) inverted output auxiliary switches,
The plurality of inverting rectifying / smoothing circuits comprise a series circuit of first inverting output rectifying means and first inverting output smoothing means, and a first inverting rectifying / smoothing circuit for outputting a first inverted output voltage. And a series circuit of the j-th (j = 1 to m) inverting output auxiliary switch, the (j + 1) th inverting output rectifying means, and the (j + 1) th inverting output smoothing means. (j + 1) -th inverting rectifying / smoothing circuit for outputting an inverted output voltage of (j + 1).
The first main switch is turned on and off at least once within a period in which the second main switch is turned on and all of the first to n-th boosting output auxiliary switches are turned off. The on / off period ratio is controlled so that the first boosted output voltage becomes a desired value, and the first main switch is turned on and the first boosted output voltage is turned on within the on-period of the k-th boosted output auxiliary switch. Is turned on and off at least once, and its on / off period ratio is controlled so that the (k + 1) th boosted output voltage has a desired value, and the first main switch is turned on and the first main switch is turned on and off. The second main switch is turned on and off at least once during a period in which all the m-th inversion output auxiliary switches are turned off, and the on / off period ratio is changed to the first inversion output voltage. Is controlled to a desired value, and the second main switch is turned on and off at least once during the on-state of the first main switch and the on-period of the j-th auxiliary switch, and the on-off period ratio And a control circuit for controlling the (j + 1) th inverted output voltage to a desired value.
A multi-output DC-DC converter according to claim 22.
前記制御回路は、
前記(n+1)個の昇圧出力電圧を検出して前記(n+1)個の昇圧出力電圧に応じた(n+1)個の昇圧出力用誤差信号と、前記(m+1)個の反転出力電圧を検出し、前記(m+1)個の反転出力電圧に応じた(m+1)個の反転出力用誤差信号とを出力する検出回路と、
所定のスイッチング周波数を有する三角波電圧を出力する発振回路と、
前記スイッチング周波数を分周して、前記(n+1)個の昇圧出力電圧と前記(m+1)個の反転出力電圧の内いずれか一つを選択する信号を出力する分周回路と、
前記三角波電圧と前記(n+1)個の昇圧出力用誤差信号と前記(m+1)個の反転出力用誤差信号とが入力され、前記(n+1)個の昇圧出力電圧に応じたパルス幅を有する(n+1)個の昇圧出力用パルス信号と、前記(m+1)個の反転出力電圧に応じたパルス幅を有する(m+1)個の反転出力用パルス信号とを出力するPWM回路と、
前記分周回路の出力と前記(n+1)個の昇圧出力用パルス信号と前記(m+1)個の反転出力用パルス信号とが入力され、前記分周回路の出力が第1の昇圧出力電圧を選択している場合は、前記昇圧出力用補助スイッチ回路をすべてオフ状態にするとともに、前記第1の昇圧出力用パルス信号で設定された期間だけ前記第1の主スイッチと前記第2の主スイッチをともにオン状態とした後に、前記第1の主スイッチをオフ状態とし、前記分周回路の出力が第(k+1)(kはn以下の自然数)の昇圧出力電圧を選択している場合は、前記第(k+1)の昇圧出力用補助スイッチ回路のみをオン状態にするとともに、前記第(k+1)の昇圧出力用パルス信号で設定された期間だけ前記第1の主スイッチと前記第2の主スイッチをともにオン状態とした後に、前記第1の主スイッチをオフ状態とし、前記分周回路の出力が前記第1の反転出力電圧を選択している場合は、前記反転出力用補助スイッチ回路をすべてオフ状態にするとともに、前記第1の反転出力用パルス信号で設定された期間だけ前記第1の主スイッチと前記第2の主スイッチをともにオン状態とした後に、前記第2の主スイッチをオフ状態とし、前記分周回路の出力が第(j+1)(jはm以下の自然数)の昇圧出力電圧を選択している場合は、前記第(j+1)の昇圧出力用補助スイッチ回路のみをオン状態にするとともに、前記第(j+1)の昇圧出力用パルス信号で設定された期間だけ前記第1の主スイッチと前記第2の主スイッチをともにオン状態とした後に、前記第1の主スイッチをオフ状態とするよう主スイッチ駆動信号と昇圧出力用補助スイッチ駆動信号と反転出力用補助スイッチ駆動信号とを出力する論理回路と、
を有する請求項23記載の多出力DC−DCコンバータ。
The control circuit includes:
Detecting the (n + 1) boosted output voltages and detecting (n + 1) boosted output error signals corresponding to the (n + 1) boosted output voltages and the (m + 1) inverted output voltages; A detection circuit for outputting (m + 1) inverted output error signals corresponding to the (m + 1) inverted output voltages;
An oscillation circuit that outputs a triangular wave voltage having a predetermined switching frequency,
A frequency dividing circuit for dividing the switching frequency and outputting a signal for selecting one of the (n + 1) boosted output voltages and the (m + 1) inverted output voltages;
The triangular wave voltage, the (n + 1) boosted output error signals, and the (m + 1) inverted output error signals are input, and have a pulse width corresponding to the (n + 1) boosted output voltages (n + 1) ) A PWM circuit for outputting the boosted output pulse signals and (m + 1) inverted output pulse signals having a pulse width corresponding to the (m + 1) inverted output voltages;
The output of the frequency divider, the (n + 1) boosted output pulse signals and the (m + 1) inverted output pulse signals are input, and the output of the frequency divider selects the first boosted output voltage. In this case, all the boost output auxiliary switch circuits are turned off, and the first main switch and the second main switch are connected for a period set by the first boost output pulse signal. After the first main switch is turned off after both of them are turned on, and the output of the frequency dividing circuit selects the (k + 1) th (k is a natural number equal to or less than n) boosted output voltage, Only the (k + 1) th boost output auxiliary switch circuit is turned on, and the first main switch and the second main switch are connected for a period set by the (k + 1) th boost output pulse signal. Both on Then, when the first main switch is turned off and the output of the frequency divider selects the first inverted output voltage, all of the inverted output auxiliary switch circuits are turned off. And after turning on both the first main switch and the second main switch for a period set by the first inverted output pulse signal, turning off the second main switch, When the output of the frequency divider circuit selects the (j + 1) th (j is a natural number equal to or less than m) boosted output voltage, only the (j + 1) th boosted output auxiliary switch circuit is turned on and After the first main switch and the second main switch are both turned on for a period set by the (j + 1) th step-up output pulse signal, the first main switch is turned off. Like A logic circuit for outputting a switch driving signal and the boosted output auxiliary switch drive signal inverted output auxiliary switch drive signal,
The multi-output DC-DC converter according to claim 23, comprising:
JP2002254956A 2001-09-12 2002-08-30 Multi-output DC-DC converter Expired - Fee Related JP3560597B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002254956A JP3560597B2 (en) 2001-09-12 2002-08-30 Multi-output DC-DC converter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-276279 2001-09-12
JP2001276279 2001-09-12
JP2002254956A JP3560597B2 (en) 2001-09-12 2002-08-30 Multi-output DC-DC converter

Publications (2)

Publication Number Publication Date
JP2003164143A JP2003164143A (en) 2003-06-06
JP3560597B2 true JP3560597B2 (en) 2004-09-02

Family

ID=26622060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002254956A Expired - Fee Related JP3560597B2 (en) 2001-09-12 2002-08-30 Multi-output DC-DC converter

Country Status (1)

Country Link
JP (1) JP3560597B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577325B1 (en) * 2003-11-14 2006-05-10 마쯔시다덴기산교 가부시키가이샤 Dc-dc converter
US7564229B2 (en) * 2006-03-01 2009-07-21 Power Integrations, Inc. Method and apparatus for power conversion and regulation in a power converter having a plurality of outputs
JP2008148514A (en) * 2006-12-13 2008-06-26 Toppoly Optoelectronics Corp Dcdc converter
JP5151266B2 (en) * 2007-06-20 2013-02-27 株式会社リコー Switching regulator and switching regulator operation control method
JP5088073B2 (en) * 2007-09-28 2012-12-05 富士電機株式会社 DC-DC converter
JP4655119B2 (en) 2008-07-28 2011-03-23 株式会社デンソー Power conversion circuit and control device for multiphase rotating machine
CN102158082B (en) * 2011-04-12 2013-09-18 矽力杰半导体技术(杭州)有限公司 Power supply management system with multipath output

Also Published As

Publication number Publication date
JP2003164143A (en) 2003-06-06

Similar Documents

Publication Publication Date Title
EP1427093A1 (en) Multi-output dc-dc converter
KR101243595B1 (en) Multi-output power supply device
US7498786B2 (en) Digital control of switching voltage regulators
US8836301B2 (en) Power supply unit
US9246387B2 (en) Output voltage controller, electronic device, and output voltage control method
US7872457B2 (en) Syncronous switching regulator control circuit
JP5785814B2 (en) Switching power supply control circuit, control method, and switching power supply and electronic device using the same
US7304463B2 (en) DC-DC converter
US20160352219A1 (en) Multilevel Multistate Voltage Regulator
US20050280402A1 (en) DC-DC converting method and apparatus
US20090040794A1 (en) Time-Multiplexed Multi-Output DC/DC Converters and Voltage Regulators
JP2012100376A (en) Switching power supply device
JPH10136640A (en) Switching voltage regulator circuit and method of controlling switching voltage regulator
JP4252269B2 (en) Multi-output DC-DC converter
EP1465329A2 (en) Multi-output DC-DC converter
JP3396984B2 (en) Power supply
JP3560597B2 (en) Multi-output DC-DC converter
Liu et al. A novel asymmetrical three-level BUCK (ATL BUCK) converter for point-of-load (POL) application
JPH05252733A (en) Power supply generating dc output voltage
JP2012029415A (en) Dc-dc converter and switching control circuit
JP2007236141A (en) Multiple output dc-dc converter and power supply device
JP3699011B2 (en) Switching regulator
JP3625807B2 (en) Multi-output DC-DC converter
JP2009247093A (en) Multiple-output dc-dc converter
US6894462B1 (en) Ratio adaptive gated oscillator

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees