JP3556318B2

JP3556318B2 - Pulse generation circuit

Info

Publication number: JP3556318B2
Application number: JP06761495A
Authority: JP
Inventors: 利光武者; 典平露崎
Original assignee: 株式会社ゆらぎ研究所; 奥村遊機株式會社
Priority date: 1995-03-27
Filing date: 1995-03-27
Publication date: 2004-08-18
Anticipated expiration: 2019-08-18
Also published as: JPH08265109A

Description

【０００１】
【産業上の利用分野】
本発明はパルス発生回路に関し、特にパチンコ機、スロットマシン、又はゲーム機等の入賞（当たり）機能を有する遊技機における大当たりパルスの発生回路に関するものである。
【０００２】
【従来の技術】
従来より入賞機能を有する遊技機においては、一定時間枠（例えば５０ミリ秒）毎に“１”づつカウントアップし、所定の数値（例えば２５０）となったら“０”にクリアして初めからカウントアップするというパルスカウント周期を有している。
【０００３】
このようなパルスカウント周期において入賞が発生したときには、その入賞タイミングでのカウント値を記憶し、この記憶したカウント値が予め「大当たり」と決めた数値と一致したときに大当たりパルスを発生させている。
【０００４】
上記の場合、入賞タイミングがランダムであると考えられるため、大当たりの発生確率はランダムに近くなるが、完全なランダムに発生する訳ではない。
【０００５】
そこで、別の数値の選定手段として完全にランダムなホワイトノイズ源を使用するものが考えられるが、このホワイトノイズ源は発生源の理由が不明であるため、遊技機として使用されていないのが現状である。
【０００６】
【発明が解決しようとする課題】
現在使用されているような大当たりパルスの発生回路を組み込んだ遊技機では、上記のように大当たりの発生確率はランダムに近くなるが、その間隔は人間の感性に全く無関係であるため、面白味を人間に与えることができず飽きさせる要因となっていた。
【０００７】
したがって本発明は、大当たりの発生確率がランダムに近いとともに人間の感性に合うように大当たりの発生確率にゆらぎを持たせたパルス発生回路を提供することを目的とする。
【０００８】
【課題を解決するための手段及び作用】
（１）上記の目的を達成するためには、大当たりの発生がランダムに近いとともに人間の感性に合うようにする必要がある。
【０００９】
ここで、本発明者の一人（武者利光）は長年に渡って「１／ｆゆらぎ」に関する研究を行って来ており、多くの刊行物（例えば応用物理学会誌１９６５年４２７〜４３５頁等）において次のような要旨の論文発表を行っている。
【００１０】
すなわち、そこでは、「１／ｆゆらぎは人間に快適な気分を与えるゆらぎであり、１／ｆゆらぎが快適感を与える理由は人体の基本的なリズムの変動が１／ｆパワースペクトルを持つことに由来する。言い換えれば、人間は同じ刺激を継続的に受けると飽きが来る反面、これと逆に余り変化の激しい刺激は却って不快感を伴うということから、この両者を適当に併せ持つゆらぎが１／ｆゆらぎである。」と述べている。
【００１１】
このような「１／ｆゆらぎ」に基づけば人間の感性に指向していろいろな快適感を与えることができることに鑑み、例えば特願平１−２５１１４７号においては「１／ｆゆらぎ」を噴水に応用しており、また特願平１−２５１１４８号においてはシャワーに応用するなど、種々の技術にこの「１／ｆゆらぎ」の概念を適用させてそれぞれに快適感を与える提案を行っている。
【００１２】
従って、この「１／ｆゆらぎ」の概念を応用すれば人間の感性に合った大当たりのパルス発生が実現できることになる。
【００１３】
（２）そこで、まず、「１／ｆゆらぎ」を発生する回路について説明する。
【００１４】
上記の「１／ｆゆらぎ」を応用した技術においては「１／ｆゆらぎ」を発生する回路が種々提案されており、その内の１つとして、コンピュータの内部に設けたＲＯＭに「１／ｆゆらぎ」を有する数値列を記憶させておき、この記憶値をディジタル信号としてコンピュータより出力させて１／ｆゆらぎパルスを発生させるものがある。
【００１５】
しかしながら、このようにコンピュータを用いたものはＲＯＭに記憶する数値列の数が有限であることから、その有限性を越えると数値列は繰り返すこととなり、従って完全な１／ｆゆらぎを発生させることはできない。
【００１６】
また、別の「１／ｆゆらぎ」の発生回路としては、固体カーボンの両端に直流電源を与え、その固体カーボンに流れる直流電流と１／ｆゆらぎ電流とから１／ｆゆらぎ電流だけを取り出し、この取り出した１／ｆゆらぎ電圧を増幅し、この増幅した１／ｆゆらぎ電圧によって電圧を変調した電源を使用したものがある。
【００１７】
しかしながら、この場合には、固体カーボンを用いるため回路全体として集積回路（ＩＣ）化できないという問題があり、また固体カーボン自体は受動素子であるため、この固体カーボンに流れる電流から１／ｆゆらぎ電圧を発生させる場合、増幅段数が多くなってしまい回路の規模を大きくしてしまうという欠点がある。
【００１８】
（３）そこで本発明では、コンピュータを用いず且つＩＣ化が可能で回路構成が簡単な１／ｆゆらぎを生ずる信号波形の発生回路を用いて大当たりのパルスを発生する回路とした。
【００１９】
全ての電気的な導体の抵抗（上記の固体カーボン等）は熱的な雑音電圧を発生しており、このパワースペクトル（密度）は周波数に依存しない所謂白色雑音であり、図１の特性＜ＧＡＩＩＤ＝０００１＞に示すように４ｋＴＲ（ｋはボルツマン定数、Ｔは試料の絶対温度、Ｒは抵抗の値）になる。
【００２０】
一方、電気的な導体の抵抗値は熱平衡状態で図１に示すような１／ｆゆらぎ特性＜ＧＡＩＩＤ＝０００２＞を呈することも知られている。
【００２１】
すなわち、電気導体に直流電流を流すと図１に示すように一定の周波数（図示の例では５Ｈｚ）以下の低周波数領域では抵抗値の１／ｆゆらぎによって発生する１／ｆスペクトルを持つ電圧が現れ、この低周波数領域より高い高周波数領域において熱雑音特性＜ＧＡＩＩＤ＝０００１＞が支配的になっている。
【００２２】
そして更に、図１に示したようなパワースペクトル特性は電気的な導体だけではなく演算増幅器（固定アンプ）にも適用されることが実験により判った。
【００２３】
すなわち、演算増幅器に直流電流を与えると、直流電圧と熱雑音と１／ｆゆらぎとが混在した特性＜ＧＡＩＩＤ＝０００３＞（太線で図示）が得られるので、熱雑音による高周波数成分と直流成分を取り除けば純粋に１／ｆゆらぎ電圧が得られることになる。
【００２４】
そこで本発明では、演算増幅器を用意し、この演算増幅器から図１に示した１／ｆゆらぎ成分に対応した低周波数成分のみを取り出そうとするものである。
【００２５】
この演算増幅器は一定の利得を有するものであるが、その入力端子には何も接続されず短絡されることにより無入力状態に設定されている。
【００２６】
ただし、無入力状態であっても演算増幅器の内部に起電力を持っているため熱雑音電圧と１／ｆゆらぎ電圧とが発生する。言い換えれば、熱雑音電圧と１／ｆゆらぎ電圧のみを発生するために演算増幅器の入力を“０”にしている。
【００２７】
すなわち、演算増幅器の増幅部分はトランジスタであるが、これに直流電源を加えなければトランジスタの内部では熱雑音による起電力（電子の熱運動によって生じる起電力）のみが存在するが、利得を得るため直流電源を与えるとトランジスタを構成している半導体抵抗が１／ｆゆらぎ電圧を出力することとなり熱雑音に加わって一緒に増幅される形となる。
【００２８】
従って、この演算増幅器では１／ｆゆらぎ電圧のみを取り出すために時定数を有し、図１に示したような予め求めたパワースペクトル特性における１／ｆゆらぎ成分に対応した周波数成分のみを取り出している。
【００２９】
そして、このように演算増幅器の出力信号をローパスフィルタに与えると、このローパスフィルタでは演算増幅器の出力信号中の直流成分（非常に低い周波数成分）のみを反転して取り出すように時定数が設定されているので、この反転した直流成分を加算器において演算増幅器の出力とともに加算すると、上記の演算増幅器の出力から直流成分が取り除かれ、最終的に１／ｆゆらぎ波形が発生されることとなる。
【００３０】
この場合の１／ｆゆらぎ波形はアナログ波形であり、ＲＯＭ化された数値列による１／ｆゆらぎ波形とは異なり、くり返しのない１／ｆゆらぎ波形となる。
【００３１】
このようにして本発明では、一定のゲインを有し無入力状態にされ且つ予め求めたパワースペクトル特性における１／ｆゆらぎ成分のみを取り出すように時定数が設定された演算増幅器と、該演算増幅器の出力信号中の直流成分のみを反転して取り出すように時定数が設定されたローパスフィルタと、該演算増幅器の出力信号と該ローパスフィルタの出力信号とを加算する加算器とにより１／ｆゆらぎアナログ波形が得られる。
【００３２】
（４）そして本発明では更に上記の１／ｆゆらぎアナログ波形から発生確率が１／ｆゆらぎを呈するパルス系列を得るために、上記の加算器から出力される１／ｆゆらぎアナログ波形と所定の閾値電圧とを比較器に与える。
【００３３】
比較器では、１／ｆゆらぎアナログ波形が該所定の閾値電圧を越えたときのみパルス信号を発生するので、このパルス信号は発生確率が１／ｆゆらぎを呈するパルス列となる。
【００３４】
そして、このようにして得た１／ｆゆらぎパルス信号を入賞パルス信号とともにゲート回路に送る。このゲート回路に与えられる入賞パルス信号と１／ｆゆらぎパルス信号とが一致したとき大当たりパルス信号を該ゲート回路から発生させる。
【００３５】
これにより、入賞は一定の確率の下に発生するが、この入賞に基づく大当たりの間隔はランダム状態に近いが「１／ｆゆらぎ」で変化させることができ、利用する人間の感性に合った大当たりが発生するので、飽きさせない。
【００３６】
（５）上記の閾値電圧は調整可能であり、この場合、該閾値電圧が変化しても大当たりの確率が変化するだけで、大当たりが１／ｆゆらぎを呈することには変わりがない。
【００３７】
（６）また、上記の比較器及びゲート回路の後段にそれぞれ所定のパルス幅に変換するためのモノマルチ回路を設けることが好ましい。
【００３８】
（７）なお、上記の演算増幅器の後段に雑音除去用の別の演算増幅器を設ければ更にきれいな１／ｆゆらぎ成分を抽出することが可能となる。
【００３９】
【実施例】
以下、本発明に係るパルス発生回路の実施例を、該パルス発生回路を構成する「１／ｆゆらぎ波形発生回路」と「大当たりパルス発生回路」に分けて説明する。
【００４０】
（１）１／ｆゆらぎ波形発生回路：図２〜図４
図２に示す１／ｆゆらぎ波形発生回路の実施例において、１は演算増幅器であり、２は演算増幅器１に接続された雑音除去用の別の演算増幅器であり、３は演算増幅器２に接続されたローパスフィルタであり、そして、４はローパスフィルタ３の出力信号と演算増幅器２の出力信号とを入力して１／ｆゆらぎ波形を発生するための加算器である。
【００４１】
また、演算増幅器１は、オペアンプＯＰ１と、このオペアンプＯＰ１の反転入力端子（−端子）に一端が接続された入力抵抗ｒ１（例えば１００Ω）と、オペアンプＯＰ１の反転入力端子と出力端子との間に接続されたフィードバック用の抵抗ｒ２（例えば３３ＫΩ）と、この抵抗ｒ２と並列に接続されたコンデンサｃ１（例えば１μＦ）とで構成されており、特徴的なことは入力抵抗ｒ１の他端、すなわち入力端子が接地されて無入力状態になっている点である。なお、オペアンプＯＰ１の非反転入力端子（＋端子）は後述するその他のオペアンプと同様に接地されている。
【００４２】
演算増幅器１の後段に接続された演算増幅器２は、オペアンプＯＰ２と、このオペアンプ２の反転入力端子とオペアンプＯＰ１の出力端子との間に接続された入力抵抗ｒ３（例えば１０Ω）と、オペアンプＯＰ２の反転入力端子と出力端子との間に接続されたフィードバック用の抵抗ｒ４（例えば３３ＫΩ）と、この抵抗ｒ４と並列接続されたコンデンサｃ２（例えば０．１μＦ）とで構成されている。
【００４３】
さらにローパスフィルタ３は、オペアンプＯＰ３と、このオペアンプＯＰ３の反転入力端子とオペアンプＯＰ２の出力端子との間に接続された入力抵抗ｒ５（例えば１００ＫΩ）と、オペアンプＯＰ３の反転入力端子と出力端子との間に接続されたフィードバック用の抵抗ｒ６（例えば１００ＫΩ）と、この抵抗ｒ６に並列接続されたコンデンサｃ３（例えば１０μＦ）とで構成されている。
【００４４】
そして、加算器４は、オペアンプＯＰ４と、このオペアンプＯＰ４の反転入力端子とオペアンプＯＰ２の出力端子との間に接続された加算用の入力抵抗ｒ７（例えば１２ＫΩ）と、オペアンプＯＰ４の反転入力端子とオペアンプＯＰ３の出力端子との間に接続されたやはり加算用の入力抵抗ｒ８（例えば１２ＫΩ）と、オペアンプＯＰ４の反転入力端子と出力端子との間に接続されたフィードバック用の抵抗ｒ９（例えば１２ＫΩ）とで構成されている。
【００４５】
このような実施例の動作においては、まず演算増幅器１において、図１に示した周波数帯パワースペクトル特性における低周波数領域（例えば５Ｈｚ以下の周波数領域）の１／ｆゆらぎ成分のみを増幅して取り出している。
【００４６】
これを図３を用いて詳しく説明する。
【００４７】
図３は演算増幅器を一般的に示したもので、入力電圧をＶｉｎ、オペアンプＯＰの反転入力端子の電圧をＶａ、そして出力電圧をＶｏｕｔとすると、これらの電圧はインピーダンスＺ１及びＺ２を用いることにより次式のように表すことができる。
【００４８】
【数１】

【００４９】
そして、このオペアンプＯＰの利得をＧとすると、Ｖｏｕｔ＝Ｇ・Ｖａであるので、次式が得られる。
【００５０】
【数２】

さらに上記の式（２）を書き直すと次式のように表すことができる。
【００５１】
【数３】

【００５２】
この場合、オペアンプＯＰの利得は無限大と考えてよいから、Ｖｏｕｔ＝−Ａ・ＶｉｎとなりＡが実効利得になる。
【００５３】
そして、インピーダンスＺ１＝Ｒ１，Ｚ２＝Ｒ２であるなら実効利得Ａは実数で定数となる。
【００５４】
一方、フィードバック用のインピーダンスＺ２が図２に示した実施例のように抵抗ｒ２とコンデンサｃ１との並列回路で構成されていると、その利得はＡ＝１／（１＋ｊωτ）（ただしτ＝ｒ２×ｃ１の時定数）になる。
【００５５】
従って、ωτ≫１ではオペアンプＯＰの出力は極端に低下した形でローパスフィルタになる。
【００５６】
すなわち、入力抵抗ｒ１が接地されていることによってＶｉｎ＝０であっても、オペアンプＯＰ１には内部起電力があるため、熱雑音電圧と１／ｆゆらぎ電圧がともに増幅されて出力端子に現れる。
【００５７】
このような出力電圧をＶとし利得をＧとすると、入力抵抗ｒ１にはＶ／Ｇなる電圧源がつながれているときと等価な電圧（入力換算等価雑音電圧）となっていると考えることができる。
【００５８】
従って、このような入力電圧Ｖ／Ｇが増幅されるのは低周波数成分のみである。すなわち、上記のようにωτ≫１の関係の場合、高周波数成分はコデンサｃ１を通過してしまうため利得が無くなり低周波数成分のみが増幅され、以てローパスフィルタとしての演算増幅器として出力電圧を発生することになる。
【００５９】
そして、この場合の低周波数成分と高周波数成分の分離は図１に示したようにオペアンプＯＰの周波数帯パワースペクトル特性が１／ｆゆらぎ特性＜ＧＡＩＩＤ＝０００２＞から熱雑音電圧特性＜ＧＡＩＩＤ＝０００１＞に切り替わる周波数（例えば５Ｈｚ）を境目とするために抵抗ｒ２＝３３ＫΩとし、コンデンサｃ１＝１μＦとして、時定数＝３３ＫΩ×１μＦ＝０．３３秒、すなわち３０／２π＝５Ｈｚ以下の低周波数成分だけを出力して後段に与えるようにしている。
【００６０】
２段目の演算増幅器２は雑音除去用のものであり、抵抗ｒ４とコンデンサｃ２によって低周波数通過成分を第１段の演算増幅器１よりも広く５０Ｈｚにとっている。
【００６１】
なお、この演算増幅器２は本発明に不可欠なものではなく、これを演算増幅器１の後段に設けることによりより雑音を取り除くことができるものとして好ましものである。
【００６２】
このようにして演算増幅器２の出力から得られた波形が図４（ａ）に示されており、これより判るようにこの波形には直流成分が含まれている。
【００６３】
そこでローパスフィルタ３において、オペアンプＯＰ２の出力信号（ａ）から直流成分を除去するために、抵抗ｒ６とコンデンサｃ３とにより時定数＝１００ＫΩ×１０μＦ＝１秒に設定したときの周波数として約０．１Ｈｚを遮断周波数としてこれより低い周波数成分、すなわちほぼ直流と見做せる成分を通過させて加算器４に送っている。
【００６４】
ただし、このローパスフィルタ３においては、オペアンプＯＰ３で反転された形で加算器４に送られる。
【００６５】
従って加算器４においては、入力抵抗ｒ７に入力されるオペアンプＯＰ２の出力信号（ａ）と、入力抵抗ｒ８に入力されるオペアンプＯＰ３の出力信号とをフィードバック抵抗ｒ９とともに加算（利得は１）することにより、オペアンプＯＰ２の出力信号（ａ）の直流成分が除去されて、図４（ｂ）に示すように１／ｆゆらぎ成分の波形のみが出力されることとなる。
【００６６】
なお、第２段目の演算増幅器２におけるオペアンプＯＰ２の内部からも雑音が加わることになるが、これは入力成分に対して無視することができる。すなわち、オペアンプは三端子であり一つは接地されているので、反転入力端子に＋電圧が加えられると利得が大きい（約１０００）ので出力端子が極端に下がろうとし、インピーダンスＺ１とＺ２とでこの電圧が分割されて入力にフィードバックされて入力の電圧を下げるように働くので、結局これらの比で決まる電圧が出力端子に現れるからである。
【００６７】
なお、図２に示した実施例においては、種々の値の抵抗値およびコンデンサは図１に示した周波数帯パワースペクトル特性を満たす限りその他の色々な値を用いることができることは言うまでもない。
【００６８】
（２）大当たりパルス発生回路：図５，図６
図５は図２に示した１／ｆゆらぎ波形発生回路に接続され且つ１／ｆゆらぎ波形発生回路で発生された１／ｆゆらぎ波形信号を利用して大当たりパルス信号を発生するための回路の実施例を示したものである。
【００６９】
この実施例では、図２に示した加算器４の出力信号（１／ｆゆらぎ波形信号）と所定の閾値電圧とを比較して１／ｆゆらぎ波形信号が該閾値電圧を越えたときのみパルス信号を発生する比較器（コンパレータ）５と、該比較器５から出力されるパルス信号と入賞パルス信号とを入力して両者が同時に発生したときに大当たりパルス信号を発生するＡＮＤゲート回路６と、を備えている。
【００７０】
また、比較器５の反転入力端子には加算器４との間に入力抵抗ｒ１０（例えば１２ｋΩ）が接続されており、非反転入力端子には上記の所定閾値電圧を設定するための固定抵抗ｒ１１（例えば１２ｋΩ）と可変抵抗ｒ１２（例えば２５ｋΩ）が接続されている。なお、可変抵抗ｒ１２の両端は「＋１５Ｖ」と「−１５Ｖ」との間に接続されており、その接点を移動させることにより固定抵抗ｒ１１との分圧値をトリマー調整することができる。
【００７１】
さらに、比較器５の出力端子は、プルアップ抵抗ｒ１３（例えば１ｋΩ）を介して「＋５Ｖ」のバイアス電源に接続されている。
【００７２】
さらに、比較器５とＡＮＤゲート回路６との間及びＡＮＤゲート回路６の後段には、それぞれの出力パルスを一定パルス幅の信号に変換するためのモノマルチ回路５及び８を挿入することが好ましい。
【００７３】
このような大当たりパルス信号の発生回路の動作においては、まず比較器５の閾値電圧が抵抗ｒ１２により“０”Ｖ（抵抗の中点）に設定されているものとする。
【００７４】
したがって、比較器５は加算器４から図４（ｂ）に示す１／ｆゆらぎ波形信号を入力したとき、この１／ｆゆらぎ波形がゼロ交差して正電圧になるときバイアス電源により「＋５Ｖ」にプルアップされたパルス波形信号を発生する（図６（ａ）参照）。
【００７５】
このパルス波形は点線で図示したように１／ｆゆらぎ波形に依存して種々のパルス幅となるため、モノマルチ回路７により一定パルス幅の信号に整形しておくことが好ましい。
【００７６】
このようにして発生されたパルス波形信号がＡＮＤゲート回路６に送られると、このＡＮＤゲート回路６には同図（ｂ）に示す入賞パルスが与えられているので、同図（ａ）のパルス波形との論理積により同図（ｃ）に示すような大当たりパルス信号が出力されることとなる。
【００７７】
この場合にも、この大当たりパルス信号の波形は種々のパルス幅となり得るため、モノマルチ回路８により一定パルス幅の信号に変換し、後続の処理回路でのディジタル処理が容易になるようにすることが好ましい。
【００７８】
上記の場合、可変抵抗ｒ１２を調整することにより閾値電圧を上げて行くと、閾値との交差回数は減少する。
【００７９】
この結果、入賞パルスと同着になるパルスが減少することになり、大当たりの確率は下がるものの、１／ｆゆらぎには変化がない。
【００８０】
すなわち、連続波のパワースペクトルをＳ（ｆ）とし、単位時間当たりのゼロ交差の回数のゆらぎを表すスペクトルをＳｐ（ｆ）とすると、次式のようになる。
【００８１】
【数４】

【００８２】
また、ゼロでない閾値ａと交差する回数／時間のゆらぎスペクトルは、次式のようになる。
【００８３】
【数５】

【００８４】
この場合、１／ｆゆらぎではα＝１であるから、次式のようになる。
【００８５】
【数６】

【００８６】
したがって、上記のように閾値レベルによらず大当たりパルス信号の発生は１／ｆゆらぎとなる。
【００８７】
【発明の効果】
以上説明したように本発明に係るパルス発生回路によれば、演算増幅器を無入力状態にし且つ予め求めた周波数帯域の１／ｆゆらぎ成分のみを取り出すように時定数を設定し、この演算増幅器の出力信号中の直流成分をローパスフィルタで反転した形で取り出し加算器で該演算増幅器の出力信号に加算することによりアナログ１／ｆゆらぎ波形を発生し、この１／ｆゆらぎ波形が所定の閾値電圧を越えたときのみ発生されるパルス信号が入賞パルス信号と同着したとき大当たりパルス信号を発生するように構成したので、人間の感性に合った形で大当たりパルス信号を発生させることができ遊技機の利用者に飽きさせることのない継続使用が期待できる。
【００８８】
また、くり返し１／ｆゆらぎパルス列しか発生できないＲＯＭを用いる必要がなく且つＩＣ化が可能な簡易な構成とすることができる。
【図面の簡単な説明】
【図１】本発明に係るパルス発生回路並びに電気的な導体に直流電流を流したときのパワースペクトル特性を示したグラフ図である。
【図２】本発明に係るパルス発生回路を構成する１／ｆゆらぎ波形発生回路の実施例を示した回路図である。
【図３】本発明に係るパルス発生回路を構成する１／ｆゆらぎ波形発生回路に用いる演算増幅器の動作を説明するための一般的な回路図である。
【図４】本発明に係るパルス発生回路を構成する１／ｆゆらぎ波形発生回路の動作波形図である。
【図５】本発明に係るパルス発生回路を構成する大当たりパルス信号発生回路の実施例を示した回路図である。
【図６】本発明に係るパルス発生回路を構成する大当たりパルス信号発生回路の動作を説明するための波形図である。
【符号の説明】
１演算増幅器
２演算増幅器（雑音除去用）
３ローパスフィルタ
４加算器
５比較器
６ＡＮＤゲート回路
７，８モノマルチ回路
ＯＰ１〜ＯＰ４オペアンプ
ｒ１〜ｒ９抵抗
ｃ１〜ｃ３コンデンサ
図中、同一符号は同一又は相当部分を示す。[0001]
[Industrial applications]
The present invention relates to a pulse generation circuit, and more particularly to a jackpot pulse generation circuit in a game machine such as a pachinko machine, a slot machine, or a game machine having a winning (winning) function.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a gaming machine having a prize winning function, the count is incremented by "1" every predetermined time frame (for example, 50 milliseconds), and when a predetermined value (for example, 250) is reached, the count is cleared to "0" and counted from the beginning. It has a pulse count cycle of increasing.
[0003]
When a prize is generated in such a pulse count cycle, the count value at the prize timing is stored, and when the stored count value matches a numerical value predetermined as "big hit", a big hit pulse is generated. .
[0004]
In the above case, the winning timing is considered to be random, so the probability of occurrence of the jackpot is close to random, but it does not necessarily occur completely at random.
[0005]
Therefore, it is conceivable to use a completely random white noise source as another means for selecting a numerical value.However, this white noise source is currently not used as a gaming machine because the source of the source is unknown. It is.
[0006]
[Problems to be solved by the invention]
In a gaming machine incorporating a jackpot pulse generating circuit as currently used, the jackpot occurrence probability is close to random as described above, but since the interval is completely irrelevant to human sensibility, it is interesting to add human interest. And it was a factor that bored me.
[0007]
Accordingly, it is an object of the present invention to provide a pulse generation circuit in which the probability of occurrence of a jackpot is close to random and the probability of occurrence of the jackpot has fluctuation so as to match human sensitivity.
[0008]
Means and Action for Solving the Problems
(1) In order to achieve the above object, it is necessary to make the occurrence of the jackpot close to random and match human sensitivity.
[0009]
Here, one of the present inventors (Toshimitsu Musha) has been conducting research on "1 / f fluctuation" for many years, and has published many publications (for example, Journal of the Japan Society of Applied Physics, 1965, pp. 427-435). Has published the following abstract.
[0010]
In other words, there is a statement that "1 / f fluctuation is a fluctuation that gives a comfortable feeling to humans, and the reason that the 1 / f fluctuation gives a comfortable feeling is that the fluctuation of the basic rhythm of the human body has a 1 / f power spectrum. In other words, human beings get tired of receiving the same stimulus continuously, on the other hand, stimuli that change too much are rather uncomfortable, so the fluctuation that appropriately combines these two is 1 / F fluctuations. "
[0011]
In view of the fact that various comforts can be given to human sensibility based on such "1 / f fluctuation", for example, in Japanese Patent Application No. 1-251147, "1 / f fluctuation" is used as a fountain. For example, Japanese Patent Application No. 1-251148 proposes applying the concept of "1 / f fluctuation" to various technologies, such as application to showers, to give a comfortable feeling to each.
[0012]
Therefore, if the concept of “1 / f fluctuation” is applied, it is possible to realize a jackpot pulse generation suitable for human sensitivity.
[0013]
(2) Therefore, a circuit for generating "1 / f fluctuation" will be described first.
[0014]
In the technology to which the above-mentioned "1 / f fluctuation" is applied, various circuits for generating the "1 / f fluctuation" have been proposed. One of the circuits is "1 / f fluctuation" stored in a ROM provided inside a computer. A numerical sequence having "fluctuations" is stored, and the stored value is output from a computer as a digital signal to generate a 1 / f fluctuation pulse.
[0015]
However, in the case of using a computer as described above, since the number of numerical sequences stored in the ROM is finite, the numerical sequence is repeated when the finiteness is exceeded, and therefore, complete 1 / f fluctuation is generated. Can not.
[0016]
Further, as another "1 / f fluctuation" generating circuit, a DC power supply is applied to both ends of the solid carbon, and only the 1 / f fluctuation current is extracted from the DC current flowing through the solid carbon and the 1 / f fluctuation current. There is a device that amplifies the extracted 1 / f fluctuation voltage and uses a power supply whose voltage is modulated by the amplified 1 / f fluctuation voltage.
[0017]
However, in this case, since solid carbon is used, there is a problem that an integrated circuit (IC) cannot be formed as a whole circuit. Further, since solid carbon itself is a passive element, 1 / f fluctuation voltage is derived from a current flowing through the solid carbon. Is disadvantageous in that the number of amplification stages increases and the scale of the circuit increases.
[0018]
(3) Therefore, in the present invention, a circuit which generates a jackpot pulse by using a signal waveform generating circuit which generates 1 / f fluctuation and which can be formed into an IC and has a simple circuit configuration without using a computer.
[0019]
The resistance of all electric conductors (such as the solid carbon described above) generates a thermal noise voltage, and this power spectrum (density) is a so-called white noise that does not depend on frequency. As shown in ID = 0001>, 4 kTR (k is Boltzmann's constant, T is the absolute temperature of the sample, and R is the resistance value).
[0020]
On the other hand, it is also known that the electrical conductor exhibits a 1 / f fluctuation characteristic <GAI ID = 0002> as shown in FIG. 1 in a thermal equilibrium state.
[0021]
That is, when a direct current is applied to an electric conductor, as shown in FIG. 1, a voltage having a 1 / f spectrum generated by 1 / f fluctuation of a resistance value in a low frequency region below a certain frequency (5 Hz in the illustrated example). In the high frequency region higher than the low frequency region, the thermal noise characteristic <GAI ID = 0001> becomes dominant.
[0022]
Further, it has been found through experiments that the power spectrum characteristics as shown in FIG. 1 are applied not only to electric conductors but also to operational amplifiers (fixed amplifiers).
[0023]
That is, when a DC current is applied to the operational amplifier, a characteristic <GAI ID = 0003> (shown by a thick line) in which a DC voltage, thermal noise, and 1 / f fluctuation are mixed is obtained. By removing the components, a pure 1 / f fluctuation voltage can be obtained.
[0024]
Therefore, in the present invention, an operational amplifier is prepared, and only low-frequency components corresponding to the 1 / f fluctuation component shown in FIG. 1 are to be extracted from the operational amplifier.
[0025]
Although this operational amplifier has a certain gain, nothing is connected to its input terminal and the input terminal is set to a non-input state by being short-circuited.
[0026]
However, even in a non-input state, a thermal noise voltage and a 1 / f fluctuation voltage are generated because the operational amplifier has an electromotive force inside. In other words, the input of the operational amplifier is set to "0" to generate only the thermal noise voltage and the 1 / f fluctuation voltage.
[0027]
In other words, although the amplifying part of the operational amplifier is a transistor, if no DC power is applied to the transistor, only electromotive force due to thermal noise (electromotive force generated by thermal motion of electrons) exists inside the transistor. When a DC power supply is applied, the semiconductor resistor constituting the transistor outputs a 1 / f fluctuation voltage, which is added to thermal noise and amplified together.
[0028]
Therefore, this operational amplifier has a time constant for extracting only the 1 / f fluctuation voltage, and extracts only the frequency component corresponding to the 1 / f fluctuation component in the power spectrum characteristic obtained in advance as shown in FIG. I have.
[0029]
When the output signal of the operational amplifier is given to the low-pass filter, the time constant is set so that only the direct current component (very low frequency component) in the output signal of the operational amplifier is inverted and extracted in the low-pass filter. Therefore, when the inverted DC component is added together with the output of the operational amplifier in the adder, the DC component is removed from the output of the operational amplifier, and finally a 1 / f fluctuation waveform is generated.
[0030]
The 1 / f fluctuation waveform in this case is an analog waveform, which is different from the 1 / f fluctuation waveform based on the ROM-based numerical sequence, and is a 1 / f fluctuation waveform without repetition.
[0031]
As described above, according to the present invention, an operational amplifier which has a constant gain, is in a non-input state, and has a time constant set so as to extract only a 1 / f fluctuation component in a power spectrum characteristic obtained in advance, 1 / f fluctuation by a low-pass filter in which a time constant is set so as to invert and extract only a DC component in the output signal of the above (1), and an adder for adding the output signal of the operational amplifier and the output signal of the low-pass filter. An analog waveform is obtained.
[0032]
(4) Further, in the present invention, in order to obtain a pulse sequence whose occurrence probability exhibits 1 / f fluctuation from the above 1 / f fluctuation analog waveform, the 1 / f fluctuation analog waveform output from the adder is combined with a predetermined value. And a threshold voltage.
[0033]
Since the comparator generates a pulse signal only when the 1 / f fluctuation analog waveform exceeds the predetermined threshold voltage, the pulse signal becomes a pulse train whose occurrence probability exhibits 1 / f fluctuation.
[0034]
The 1 / f fluctuation pulse signal thus obtained is sent to the gate circuit together with the winning pulse signal. When the winning pulse signal applied to the gate circuit matches the 1 / f fluctuation pulse signal, the jackpot pulse signal is generated from the gate circuit.
[0035]
As a result, a prize is generated with a certain probability. The interval of the jackpot based on the prize is close to a random state, but can be changed by “1 / f fluctuation”, and the jackpot according to the sensitivity of a human being to use is achieved. Because it occurs, do not get tired.
[0036]
(5) The threshold voltage can be adjusted. In this case, even if the threshold voltage changes, only the probability of the jackpot changes, and the jackpot still exhibits 1 / f fluctuation.
[0037]
(6) Further, it is preferable to provide a mono-multi circuit for converting the pulse width into a predetermined pulse width after each of the comparator and the gate circuit.
[0038]
(7) If another operational amplifier for removing noise is provided downstream of the operational amplifier, it is possible to extract a clearer 1 / f fluctuation component.
[0039]
【Example】
Hereinafter, embodiments of the pulse generation circuit according to the present invention will be described separately for a “1 / f fluctuation waveform generation circuit” and a “big hit pulse generation circuit” which constitute the pulse generation circuit.
[0040]
(1) 1 / f fluctuation waveform generating circuit: FIGS.
In the embodiment of the 1 / f fluctuation waveform generating circuit shown in FIG. 2, 1 is an operational amplifier, 2 is another operational amplifier for noise removal connected to the

operational amplifier

1, and 3 is connected to the operational amplifier 2. Reference numeral 4 denotes an adder for inputting the output signal of the low-pass filter 3 and the output signal of the operational amplifier 2 to generate a 1 / f fluctuation waveform.
[0041]
Further, the operational amplifier 1 includes an operational amplifier OP1, an input resistor r1 (for example, 100Ω) having one end connected to the inverting input terminal (−terminal) of the operational amplifier OP1, and an operational amplifier OP1 between the inverting input terminal and the output terminal of the operational amplifier OP1. It is composed of a connected feedback resistor r2 (for example, 33 KΩ) and a capacitor c1 (for example, 1 μF) connected in parallel with the resistor r2, and is characterized by the other end of the input resistor r1, that is, the input. The point is that the terminal is grounded and no input is made. Note that the non-inverting input terminal (+ terminal) of the operational amplifier OP1 is grounded similarly to the other operational amplifiers described later.
[0042]
The operational amplifier 2 connected downstream of the operational amplifier 1 includes an operational amplifier OP2, an input resistor r3 (for example, 10Ω) connected between an inverting input terminal of the operational amplifier 2 and an output terminal of the operational amplifier OP1, and an operational amplifier OP2. It comprises a feedback resistor r4 (for example, 33 KΩ) connected between the inverting input terminal and the output terminal, and a capacitor c2 (for example, 0.1 μF) connected in parallel with the resistor r4.
[0043]
Further, the low-pass filter 3 includes an operational amplifier OP3, an input resistor r5 (for example, 100 KΩ) connected between an inverting input terminal of the operational amplifier OP3 and an output terminal of the operational amplifier OP2, and an inverting input terminal and an output terminal of the operational amplifier OP3. It is composed of a feedback resistor r6 (for example, 100 KΩ) connected therebetween and a capacitor c3 (for example, 10 μF) connected in parallel to the resistor r6.
[0044]
The adder 4 includes an operational amplifier OP4, an addition input resistor r7 (for example, 12 KΩ) connected between the inverting input terminal of the operational amplifier OP4 and the output terminal of the operational amplifier OP2, and an inverting input terminal of the operational amplifier OP4. An input resistor r8 (for example, 12 KΩ) for addition connected between the output terminal of the operational amplifier OP3 and a resistor r9 (for example, 12 KΩ) for feedback connected between the inverting input terminal and the output terminal of the operational amplifier OP4. It is composed of
[0045]
In the operation of this embodiment, first, the operational amplifier 1 amplifies and extracts only the 1 / f fluctuation component in the low frequency region (for example, the frequency region of 5 Hz or less) in the frequency band power spectrum characteristic shown in FIG. ing.
[0046]
This will be described in detail with reference to FIG.
[0047]
FIG. 3 generally shows an operational amplifier. Assuming that the input voltage is Vin, the voltage at the inverting input terminal of the operational amplifier OP is Va, and the output voltage is Vout, these voltages are obtained by using impedances Z1 and Z2. It can be expressed as the following equation.
[0048]
(Equation 1)

[0049]
Then, assuming that the gain of the operational amplifier OP is G, Vout = G · Va, so that the following equation is obtained.
[0050]
(Equation 2)

Further, when the above equation (2) is rewritten, it can be expressed as the following equation.
[0051]
(Equation 3)

[0052]
In this case, since the gain of the operational amplifier OP may be considered to be infinite, Vout = −A · Vin, and A becomes the effective gain.
[0053]
If the impedances Z1 = R1 and Z2 = R2, the effective gain A is a real number and a constant.
[0054]
On the other hand, when the feedback impedance Z2 is formed by a parallel circuit of the resistor r2 and the capacitor c1 as in the embodiment shown in FIG. 2, the gain is A = 1 / (1 + jωτ) (where τ = r2 × c1 time constant).
[0055]
Therefore, when ωτ≫1, the output of the operational amplifier OP becomes a low-pass filter in an extremely reduced form.
[0056]
That is, even if Vin = 0 because the input resistor r1 is grounded, the operational amplifier OP1 has an internal electromotive force, so that the thermal noise voltage and the 1 / f fluctuation voltage are both amplified and appear at the output terminal.
[0057]
Assuming that such an output voltage is V and the gain is G, it can be considered that the input resistor r1 has a voltage equivalent to that when a voltage source of V / G is connected (input-converted equivalent noise voltage). .
[0058]
Therefore, the input voltage V / G is amplified only in the low frequency component. That is, in the case of the relation of ωτ 高 1 as described above, the high frequency component passes through the capacitor c1 and loses the gain, and only the low frequency component is amplified, thereby generating an output voltage as an operational amplifier as a low-pass filter. Will do.
[0059]
In this case, the low frequency component and the high frequency component are separated from each other by changing the frequency spectrum power spectrum characteristic of the operational amplifier OP from the 1 / f fluctuation characteristic <GAI ID = 0002> to the thermal noise voltage characteristic <GAI ID as shown in FIG. = 0001>, a resistor r2 = 33 KΩ, a capacitor c1 = 1 μF, and a time constant = 33 KΩ × 1 μF = 0.33 seconds, that is, a low frequency of 30 / 2π = 5 Hz or less. Only the component is output and given to the subsequent stage.
[0060]
The operational amplifier 2 in the second stage is for removing noise, and a low frequency pass component is made 50 Hz wider than that of the operational amplifier 1 in the first stage by a resistor r4 and a capacitor c2.
[0061]
The operational amplifier 2 is not indispensable to the present invention, and is preferably provided at a stage subsequent to the operational amplifier 1 so as to remove noise more.
[0062]
The waveform obtained from the output of the operational amplifier 2 in this way is shown in FIG. 4A, and as can be seen from this, this waveform contains a DC component.
[0063]
Therefore, in the low-pass filter 3, in order to remove a DC component from the output signal (a) of the operational amplifier OP2, the frequency is about 0.1 Hz when the time constant is set to 100 KΩ × 10 μF = 1 second by the resistor r6 and the capacitor c3. Is a cutoff frequency, and a lower frequency component, that is, a component that can be regarded as substantially DC, is passed to the adder 4.
[0064]
However, in the low-pass filter 3, the signal is sent to the adder 4 in a form inverted by the operational amplifier OP3.
[0065]
Therefore, in the adder 4, the output signal (a) of the operational amplifier OP2 input to the input resistor r7 and the output signal of the operational amplifier OP3 input to the input resistor r8 are added together with the feedback resistor r9 (the gain is 1). Accordingly, the DC component of the output signal (a) of the operational amplifier OP2 is removed, and only the waveform of the 1 / f fluctuation component is output as shown in FIG. 4 (b).
[0066]
Although noise is added from inside the operational amplifier OP2 in the operational amplifier 2 in the second stage, this noise can be ignored for the input component. That is, since the operational amplifier has three terminals and one is grounded, the gain is large (approximately 1000) when a positive voltage is applied to the inverting input terminal, so that the output terminals try to drop extremely, and the impedances Z1 and Z2 are reduced. This voltage is divided and fed back to the input to lower the voltage of the input, so that a voltage determined by these ratios appears at the output terminal.
[0067]
In the embodiment shown in FIG. 2, it goes without saying that various other values can be used for the resistance value and the capacitor having various values as long as they satisfy the frequency band power spectrum characteristics shown in FIG.
[0068]
(2) Big hit pulse generation circuit: FIGS. 5 and 6
FIG. 5 shows a circuit connected to the 1 / f fluctuation waveform generating circuit shown in FIG. 2 and for generating a jackpot pulse signal using the 1 / f fluctuation waveform signal generated by the 1 / f fluctuation waveform generating circuit. It shows an example.
[0069]
In this embodiment, the output signal (1 / f fluctuation waveform signal) of the adder 4 shown in FIG. 2 is compared with a predetermined threshold voltage, and a pulse is generated only when the 1 / f fluctuation waveform signal exceeds the threshold voltage. A comparator (comparator) 5 for generating a signal, an AND gate circuit 6 for receiving a pulse signal output from the comparator 5 and a winning pulse signal and generating a jackpot pulse signal when both are generated simultaneously; It has.
[0070]
Further, an input resistance r10 (for example, 12 kΩ) is connected between the inverting input terminal of the comparator 5 and the adder 4, and a fixed resistance r11 for setting the above predetermined threshold voltage is connected to the non-inverting input terminal. (For example, 12 kΩ) and a variable resistor r12 (for example, 25 kΩ). Note that both ends of the variable resistor r12 are connected between “+ 15V” and “−15V”, and by moving the contact, the divided voltage value with the fixed resistor r11 can be adjusted by a trimmer.
[0071]
Further, the output terminal of the comparator 5 is connected to a “+5 V” bias power supply via a pull-up resistor r13 (for example, 1 kΩ).
[0072]
Further, between the comparator 5 and the AND gate circuit 6 and at a stage subsequent to the AND gate circuit 6, it is preferable to insert mono-

multi circuits

5 and 8 for converting each output pulse into a signal having a constant pulse width. .
[0073]
In the operation of such a jackpot pulse signal generation circuit, it is assumed that the threshold voltage of the comparator 5 is set to “0” V (the middle point of the resistance) by the resistor r12.
[0074]
Accordingly, when the 1 / f fluctuation waveform signal shown in FIG. 4B is input from the adder 4 to the comparator 5, when the 1 / f fluctuation waveform crosses zero and becomes a positive voltage, the bias power supply supplies “+ 5V”. (FIG. 6A).
[0075]
Since this pulse waveform has various pulse widths depending on the 1 / f fluctuation waveform as shown by the dotted line, it is preferable to shape the signal into a signal having a constant pulse width by the mono-multi circuit 7.
[0076]
When the pulse waveform signal generated in this manner is sent to the AND gate circuit 6, the winning pulse shown in FIG. 2B is given to the AND gate circuit 6, so that the pulse shown in FIG. By the logical product of the waveform and the waveform, a jackpot pulse signal is output as shown in FIG.
[0077]
Also in this case, since the waveform of the jackpot pulse signal can have various pulse widths, the signal is converted into a signal having a constant pulse width by the mono-multi circuit 8 so that the digital processing in the subsequent processing circuit becomes easy. Is preferred.
[0078]
In the above case, as the threshold voltage is increased by adjusting the variable resistor r12, the number of times of intersection with the threshold decreases.
[0079]
As a result, the number of pulses that arrive at the same time as the winning pulse is reduced, and although the probability of the jackpot is reduced, the 1 / f fluctuation does not change.
[0080]
That is, assuming that the power spectrum of the continuous wave is S (f) and the spectrum representing the fluctuation of the number of zero crossings per unit time is Sp (f), the following equation is obtained.
[0081]
(Equation 4)

[0082]
Further, the fluctuation spectrum of the number of times / time crossing the non-zero threshold value a is represented by the following equation.
[0083]
(Equation 5)

[0084]
In this case, since α = 1 for 1 / f fluctuation, the following equation is obtained.
[0085]
(Equation 6)

[0086]
Therefore, the occurrence of the jackpot pulse signal is 1 / f fluctuation regardless of the threshold level as described above.
[0087]
【The invention's effect】
As described above, according to the pulse generation circuit of the present invention, the time constant is set so that the operational amplifier is in the no-input state and only the 1 / f fluctuation component of the frequency band determined in advance is taken out. The DC component in the output signal is inverted by a low-pass filter, taken out and added to the output signal of the operational amplifier by an adder to generate an analog 1 / f fluctuation waveform, and the 1 / f fluctuation waveform has a predetermined threshold voltage. Game machine that can generate a jackpot pulse signal in a form that matches the human sensibility, because it is configured to generate a jackpot pulse signal when the pulse signal generated only when it exceeds the winning prize pulse signal It is possible to expect continuous use without getting tired of users.
[0088]
Further, it is not necessary to use a ROM that can generate only a repeated 1 / f fluctuation pulse train, and a simple configuration that can be implemented as an IC can be realized.
[Brief description of the drawings]
FIG. 1 is a graph showing power spectrum characteristics when a DC current is applied to a pulse generating circuit and an electric conductor according to the present invention.
FIG. 2 is a circuit diagram showing an embodiment of a 1 / f fluctuation waveform generation circuit constituting a pulse generation circuit according to the present invention.
FIG. 3 is a general circuit diagram for explaining an operation of an operational amplifier used in a 1 / f fluctuation waveform generation circuit constituting a pulse generation circuit according to the present invention.
FIG. 4 is an operation waveform diagram of a 1 / f fluctuation waveform generation circuit constituting the pulse generation circuit according to the present invention.
FIG. 5 is a circuit diagram showing an embodiment of a jackpot pulse signal generation circuit constituting the pulse generation circuit according to the present invention.
FIG. 6 is a waveform diagram for explaining the operation of the jackpot pulse signal generation circuit constituting the pulse generation circuit according to the present invention.
[Explanation of symbols]
1 operational amplifier 2 operational amplifier (for noise removal)
3 Low-pass filter 4 Adder 5 Comparator 6 AND gate circuits 7, 8 Mono-multi circuits OP1 to OP4 Operational amplifiers r1 to r9 Resistors c1 to c3

Claims

An operational amplifier which has a constant gain, is in a non-input state, and has a time constant set so as to extract a 1 / f fluctuation component of a frequency band obtained in advance, and inverts only a DC component in an output signal of the operational amplifier A low-pass filter whose time constant is set to take out the signal, an adder for adding the output signal of the operational amplifier and the output signal of the low-pass filter, and the output signal of the adder exceeds a predetermined threshold voltage. A pulse generating circuit comprising: a comparator that generates a pulse signal only when the signal is received; and a gate circuit that generates a jackpot pulse signal when the pulse signal matches a winning pulse signal.

The pulse generation circuit according to claim 1, wherein the threshold voltage is adjustable.

3. The pulse generation circuit according to claim 1, further comprising a mono-multi circuit for converting the pulse width into a predetermined pulse width at a stage subsequent to the comparator and the gate circuit.

4. The pulse generation circuit according to claim 1, wherein an operational amplifier for removing noise is provided downstream of the operational amplifier.

A gaming machine comprising the pulse generation circuit according to claim 1.