JP3554977B2

JP3554977B2 - Liquid crystal display

Info

Publication number: JP3554977B2
Application number: JP2001297567A
Authority: JP
Inventors: 雅典木村; 克彦熊川; 徹夫深海; 裕文山北; 智浅田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2000-09-27
Filing date: 2001-09-27
Publication date: 2004-08-18
Anticipated expiration: 2021-09-27
Also published as: JP2002189233A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス型液晶ディスプレイは、薄型化、軽量化、低電圧駆動などが可能という長所により、ＴＶ、カムコーダ、パ−ソナルコンピュ−タ、パ−ソナルワ−ドプロセッサなどのディスプレイとして種々の分野へ利用されており、大きな市場を形成している。
【０００３】
特に近年、コンピュ−タやＴＶなどの用途では、大画面化への対応から、より広視野角を有する液晶表示装置の要求が高まっている。これに対応して、液晶表示装置の視野角を広げる方式として、液晶を駆動するための画素電極及び対向電極を同一基板上に形成し、横方向の電界を印加することにより液晶分子を動作させるＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式が提案されている（特開平６−１６０８７８号公報等）。この表示方式は、横電界方式あるいは櫛形電極方式とも呼ばれており、この表示方式では液晶分子の長軸が基板と常にほぼ平行であるため、基板に対して垂直に立ち上がることがない。従って視る方向を変えた時の明るさの変化が小さいために、広い視野角が得られる。
【０００４】
このような、従来のＩＰＳモードの液晶表示装置について、図面を参照して説明する。
【０００５】
図１１は、従来の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図１２（ａ）及び（ｂ）は、それぞれ図１１におけるＰ−Ｐ’及びＱ−Ｑ’部分の断面図である。図１１において、走査信号を供給するゲート配線１と映像信号を供給するソース配線２とは略直交するように配置されており、ゲート配線１とソース配線２との各交差部付近に、半導体層を有する薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）５がスイッチング素子として形成されている。また、ソース配線２にはＴＦＴ５を介して櫛形の画素電極３が接続されており、画素電極３に噛み合うように、電位の基準となる共通電極４が配置されている。この共通電極４は、２つのゲート配線１，１の間に平行に設けられた共通配線８に対して電気的に接続されている。
【０００６】
図１１及び図１２に示すように、ゲート配線１、共通電極４、及び共通配線８は、アレイ基板１０上に同一の層として形成されており、これらの上方に、絶縁層６ａを介してソース配線２及び画素電極３が同一の層として形成されている。共通配線８と画素電極３とが絶縁層６ａを介して重なった部分には、蓄積容量部１０９が形成されている。上述した配線や電極の主成分は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属である。
【０００７】
また、対向基板１４におけるアレイ基板１０と対向する面上には、ブラックマトリクス１２及びカラーフィルタ１３が形成されている。ブラックマトリクス１２は、図１１に二点鎖線で示すように、ゲート配線１またはソース配線２と画素電極３または共通電極４との間に生じる電界の非制御領域や、ＴＦＴ５を覆うように配置されている。また、カラーフィルタ１３は、ブラックマトリクス１２の開口部に形成され、各画素毎に赤色、緑色、青色のいずれかの色層を有しており、液晶表示装置全体ではこの３色を繰り返す配列となっている。
【０００８】
アレイ基板１０と対向基板１４との間には、基板上に散布されたビーズによって保たれる一定のギャップに液晶（図示せず）が封入され、液晶表示装置が得られる。
【０００９】
この液晶表示装置によれば、画素電極３へ供給された電圧と基準電位が印加される共通電極４の電圧との差により、基板面に略平行な方向の電界が発生し、電極間の液晶に印加される。蓄積容量部１０９は、ＴＦＴ５のオン期間に電荷が蓄積されることで、ＴＦＴ５のオフ期間に画素電極３からの電荷漏れが生じても、漏れた分の電荷を補充して信号電圧を維持することができ、これによって液晶の動作保持を行う。
【００１０】
【発明が解決しようとする課題】
上述の液晶表示装置は、画素電極３、共通電極４、及び共通配線８が不透明な金属で形成されているため、この領域は光が透過することができない。ここで、蓄積容量部１０９を形成する画素電極３及び共通配線８の対向面積が小さすぎると、蓄積容量が十分でなくなりフリッカやクロストークの問題が生じる。このため、蓄積容量部１０９はある程度の大きさが必要とされるが、蓄積容量部１０９を大きくすると、光の非透過領域が拡大することになる。更に、光が透過可能な領域であっても、ソース配線及びゲート配線と共通電極及び画素電極との間に生じる隙間などにおいては光透過率を所望のように制御できないため、この部分をブラックマトリクス１２で覆う必要がある。
【００１１】
これらの理由から、従来のＩＰＳモードの液晶表示装置は、画素内の開口率、即ち、画素面積に対する有効表示面積の占める割合が十分でなく、パネルの輝度が低いという問題があった。
【００１２】
本発明は、ＩＰＳ方式の液晶パネルにおいて、画素内の蓄積容量部の容量を確保しつつ開口率を増大することにより、明るく表示品質の高い液晶表示装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の液晶表示装置は、アレイ基板と、前記アレイ基板に対向する対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶とを備え、前記アレイ基板は、互いに交差している複数本のゲート配線及び複数本のソース配線と、隣接する２本の前記ゲート配線及び隣接する２本の前記ソース配線により画定された各領域内に配置された画素電極と、前記ゲート配線から入力された信号電圧に基づいて前記ソース配線から前記画素電極へ印加される電圧をスイッチングするスイッチング素子と、隣接する２本の前記ゲート配線の間に形成された共通配線と、前記共通配線に電気的に接続され、電圧が印加された前記画素電極との間に前記液晶を駆動する電界を生じさせる共通電極と、前記共通配線に電気的に接続された蓄積容量電極とを備え、前記共通配線及び前記蓄積容量電極は、絶縁層を介して前記画素電極の少なくとも一部を挟持するように積層されており、前記共通配線、前記画素電極及び前記蓄積容量電極が、この順に積層されており、前記蓄積容量電極と同一の層に該蓄積容量電極と同一の材料からなる遮光膜が形成され、該遮光膜により前記スイッチング素子が覆われていることを特徴とする。
【００１４】
この液晶表示装置によれば、共通配線、蓄積容量電極及び画素電極が平面視において重なり合った部分に蓄積容量部が形成され、共通配線と画素電極との間だけでなく、画素電極と蓄積容量電極との間にも電荷を蓄積することができるので、従来に比べて蓄積容量部の単位面積あたりの容量を大きくすることができる。したがって、蓄積容量部の面積を小さくしても表示品質を良好に維持することができ、これによって開口率を向上させることができる。
【００１６】
また、この液晶表示装置においては、前記共通配線、前記画素電極及び前記蓄積容量電極をこの順に積層し、前記蓄積容量電極と同一の層に該蓄積容量電極と同一の材料からなる遮光膜を形成して、該遮光膜により前記スイッチング素子を覆うように構成しているので、バックライトや外部光がＴＦＴなどのスイッチング素子に直接あたるのを確実に防ぐことができるので、スイッチング素子におけるリーク電流を防止してクロストークやフリッカなどを抑制することができ、これによって、表示品質を高めることができる。この遮光膜は、蓄積容量電極と同時に形成することができるので、新たな工程を追加する必要がない。
【００２１】
また、上記目的を達成するために、本発明の更に他の液晶表示装置は、アレイ基板と、前記アレイ基板に対向する対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶とを備え、前記アレイ基板は、互いに交差している複数本のゲート配線及び複数本のソース配線と、隣接する２本の前記ゲート配線及び隣接する２本の前記ソース配線により画定された各領域内に配置された画素電極と、前記ゲート配線から入力された信号電圧に基づいて前記ソース配線から前記画素電極へ印加される電圧をスイッチングするスイッチング素子と、隣接する２本の前記ゲート配線の間に形成された共通配線と、前記共通配線に電気的に接続され、電圧が印加された前記画素電極との間に前記液晶を駆動する電界を生じさせる共通電極とを備え、前記画素電極及び前記共通電極は、いずれも絶縁層を介して前記ゲート配線とは別の層に形成されており、前記共通電極は前記ソース配線にほぼ平行になるように前記共通配線から分岐していると共に前記画素電極の一部が前記共通電極と平行になっており、前記共通電極と平行な部分の前記画素電極の末端及び前記共通電極の末端が前記ゲート配線に重なっていることを特徴とする。例えば、この液晶表示装置において、前記ゲート配線を第１の導電層から形成し、前記画素電極及び共通電極を第２の導電層から形成することができる。
【００２２】
この構成によれば、画素電極及び共通電極の端部がゲート配線に重なっているので、画素電極又は共通電極とゲート配線との間から光漏れを生じるおそれがない。したがって、この重なった部分に対応する他方の基板上の位置にブラックマトリクスを形成する必要がなく、これによって開口率を向上させることができる。画素電極又は共通電極がゲート配線と重なった部分の長さは、画素電極又は共通電極の長手方向に沿って１〜５μｍであることが好ましい。
【００２３】
また、前記共通電極は、絶縁層を介して前記ソース配線と別の層に形成されていることが好ましく、少なくとも一部が前記ソース配線と長手方向に沿って重なり合っていることが好ましい。これによって、前記ソース配線と共通電極との隙間からの光漏れを防止することができるので、他方基板上にブラックマトリクスの形成が必要な領域をより小さくして、開口率を向上させることができる。
【００２４】
また、前記画素電極及び前記共通電極は、両者間におけるショートを確実に防止するため、絶縁層を介して互いに別の層に形成しても良い。例えば、前記ゲート配線を第１の導電層から形成し、前記画素電極を第２の導電層から形成し、前記共通電極を第３の導電層から形成し、前記第１〜第３の導電層の各層間を第１及び第２の絶縁層で絶縁することができる。
【００２５】
更に、前記ゲート配線、前記画素電極及び前記共通電極をこの順に積層し、前記共通電極と同一の層に該共通電極と同一の材料からなる遮光膜を形成することにより、該遮光膜により前記スイッチング素子を覆うことが好ましい。これにより、遮光膜を共通電極と同時に形成することができるので、新たな工程を追加することなく、表示品質の向上を図ることができる。また、スイッチング素子に対応する対向基板上の位置にはブラックマトリクスを形成する必要がないので、開口率をより向上させることができる。更に、対向基板上にブラックマトリクスを全く形成しない構成にすることも可能であり、製造工程の短縮化が可能になる。スイッチング素子近傍からの光漏れを防止するため、前記スイッチング素子は前記ゲート配線上に形成されていることが好ましい。
【００２６】
また、前記ゲート配線、前記画素電極及び前記共通電極をこの順に積層した場合、前記画素電極と前記共通電極との間に形成される絶縁層は、０．５μｍ以上の厚みを有することが好ましく、有機膜により形成されていることがより好ましい。これにより、ゲート配線と共通電極とが重なった部分に生じる寄生容量を十分小さくして、表示品質をより向上させることができる。
【００２７】
以上の各液晶表示装置においては、前記画素電極及び／又は前記共通電極を透明電極材料により形成することが可能であり、これによって、開口率を向上させることができる。また、前記の蓄積容量電極は、前記ゲート配線の信号入力側である一端側から他端側に向けて小さくなるように形成しても良く、これによってフリッカを抑制することができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、以降の説明においては、上述した従来の液晶表示装置と同様の構成部分には同一の符号を付して、繰り返しの説明を省略する。
【００２９】
（実施の形態１）
図１（ａ）は、実施の形態１の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ’部分の断面図である。
【００３０】
本実施形態における液晶表示装置は、上述した従来の液晶表示装置と同様、共通配線８と画素電極３とが絶縁層６ａを介して重なり合った部分に蓄積容量部９ａが形成されている。そして、この蓄積容量部９ａにおいて、画素電極３の上方に蓄積容量電極２０ａが形成されている点で従来の液晶表示装置と相違する。
【００３１】
即ち、絶縁層６ａ上の同一層に形成されたソース配線２及び画素電極３の上に絶縁層６ｂが形成され、この絶縁層６ｂの上に蓄積容量電極２０ａが形成されており、蓄積容量電極２０ａは、絶縁層６ａ，６ｂに形成されたコンタクトホール３０ａ，３０ｂを介して共通配線８と電気的に接続されている。こうして、蓄積容量部９ａは、蓄積容量電極２０ａ及び共通配線８が絶縁層６ａ，６ｂを介して画素電極３の一部を挟持することにより、形成されている。
【００３２】
本実施形態の液晶表示装置は、例えば次のようにして製造することができる。まず、アレイ基板１０となるガラス上に、アルミニウム（Ａｌ）などを主成分とする第１の導電層をスパッタ法等で成膜した後、フォトリソグラフ法で同一平面状にパターン形成して、ゲート配線１、共通電極４、及び共通配線８を得る。
【００３３】
次いで、ＣＶＤ法等により窒化珪素（ＳｉＮｘ）等からなる第１の絶縁層６ａを堆積させ、ａ−Ｓｉ等からなる半導体層をＣＶＤ法及びフォトリソグラフ法などで形成した後、上記第１の導電層と同様の工程にて第２の導電層を形成しパターニングすることにより、ソース配線２、画素電極３、及びスイッチング素子であるＴＦＴ５を得る。画素電極３及び共通電極４の幅は、例えば３〜８μｍであり、両者の間隔は、例えば１０〜１５μｍである。
【００３４】
次に、第１の絶縁層６ａと同様の工程にて第２の絶縁層６ｂを形成後、第１の絶縁層６ａ及び第２の絶縁層６ｂにフォトリソグラフ法でコンタクトホール３０ａ，３０ｂを形成する。
【００３５】
この後、上記第１の導電層と同様の工程にて第３の導電層を形成しパターニングすることにより蓄積容量電極２０ａを得るとともに、コンタクトホール３０ａ，３０ｂを介して共通配線８との電気的接続を行う。尚、このような形成されたアレイ基板の最表面には、ＴＦＴや電極などを保護するために、更に第４の絶縁層を形成してもよい。
【００３６】
また、上述した第１〜第３の導電層は、特に限定されるものではないが、アルミニウム（Ａｌ）系金属のように配線抵抗の低い金属材料からなるのが望ましい。更に、各導電層は、単層膜又は多層膜のいずれでも良い。
【００３７】
一方、対向基板１４となるガラス基板上には、金属クロム（Ｃｒ）をスパッタ等により成膜後、フォトリソグラフ法でパターン形成することにより、導電性のブラックマトリクス１２を形成する。次に、ＲＧＢ（３色）の各々の色素を有する樹脂を画素となる部分に順にパターン形成し、ドット状に配置されたカラーフィルター１３を得る。尚、Ｃｒ等による液晶層への汚染を防ぐため、この後アクリル等の樹脂によりカラー対向基板全体にオーバーコート層の形成を行っても良い。また、ブラックマトリクスは樹脂材料を用いて形成しても良く、この場合はスピンコートや印刷など塗布による成膜工程を用いることができるので、設備コストを低減することができる。
【００３８】
このように作製された２つの基板１０，１４の互いに対向する面に配向膜（図示せず）を塗布した後、所定の方向にラビングを行い、基板間に樹脂スペーサを挟んだ状態で周辺部をシール剤で接着する。最後に液晶（図示せず）を封入して、液晶表示装置が得られる。
【００３９】
この液晶表示装置の周辺部においては、ゲート配線１の端部にゲート駆動回路を接続し、ソース配線２の端部にソース信号駆動回路を接続することにより、各々の駆動回路が、コントローラからの入力に基づいて液晶表示装置を作動させる。この液晶表示装置の作動を以下に説明する。
【００４０】
まず、外部回路より供給された走査信号が各ゲート配線１へ、映像信号が各ソース配線２へそれぞれ供給される。ゲート配線１を介して供給された走査信号によって、ゲート配線１に接続されたＴＦＴ５が選択的にスイッチングされることで、ＴＦＴ５のオン期間にソース配線２を通して供給される映像信号が画素電極３へ供給される。この画素電極３と共通電極４との電位差により電界が発生し、電極間に配向させた液晶の動きの制御が行われる。液晶パネルのアレイ基板側には冷陰極管からなるバックライト（図示せず）が配置されており、液晶の駆動制御により階調表示を行うことができる。
【００４１】
ＴＦＴ５がオフ状態になると、画素電極３への信号電圧の供給が停止されるが、蓄積容量９ａに蓄積された電荷により液晶の動作が保持される。本実施形態における蓄積容量部９ａは、共通配線８と画素電極３との間、及び、画素電極３と蓄積容量電極２０ａとの間のそれぞれにおいて電位差が生じ、電荷を蓄積させることができるので、上記従来の液晶表示装置の蓄積容量部１０９に比べて単位面積あたりの容量が高まり、電極の対向面積を略半分にすることができる。この結果、画素の開口率を向上させることが可能になり、高い表示輝度を得ることができる。
（実施の形態２）
図２（ａ）は、実施の形態２の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図２（ｂ）は、図２（ａ）におけるＢ−Ｂ’部分の断面図である。
【００４２】
実施の形態２の液晶表示装置は、共通配線、画素電極及び蓄積容量電極により蓄積容量部が構成されている点で実施の形態１と同様であり、蓄積容量電極が画素電極と電気的に接続されている点で、実施の形態１と相違する。
【００４３】
即ち、アレイ基板１０上に蓄積容量電極２０ｂが形成され、この上に絶縁層６ａを介してゲート配線１、共通電極４、及び共通配線８が形成され、これらの上に絶縁層６ｂを介してソース配線２、画素電極３、及びＴＦＴ５が形成されている。共通配線８の一部には開口８１が形成されており、この開口８１の略中心を通過するように絶縁層６ａ，６ｂに形成されたコンタクトホール３０ｃを介して、蓄積容量電極２０ｂと画素電極３とが電気的に接続されている。こうして、蓄積容量部９ｂは、蓄積容量電極２０ｂ及び画素電極３が絶縁層６ａ，６ｂを介して共通配線８の一部を挟持することにより、形成されている。
【００４４】
本実施形態の蓄積容量部９ｂによれば、蓄積容量電極２０ｂと共通配線８との間、及び、共通配線８と画素電極３との間のそれぞれにおいて電位差が生じ、電荷を蓄積させることができるので、上記従来の液晶表示装置の蓄積容量部１０９に比べて単位面積あたりの容量が高まり、電極の対向面積を略半分にすることができる。この結果、画素の開口率を向上させることが可能になり、高い表示輝度を得ることができる。
（実施の形態３）
図３（ａ）は、実施の形態３の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図３（ｂ）は、図３（ａ）におけるＣ−Ｃ’部分の断面図である。
【００４５】
実施の形態３の液晶表示装置は、実施の形態１の液晶表示装置において、付加蓄積容量電極を更に備えるものであり、その他の点については実施の形態１と同様である。
【００４６】
即ち、蓄積容量電極２０ａの上に絶縁層６ｃが形成され、この絶縁層６ｃの上に付加蓄積容量電極２０ｄが形成されており、付加蓄積容量電極２０ｄは、絶縁層６ｂ，６ｃに形成されたコンタクトホール３０ｄを介して画素電極３に電気的に接続されている。こうして、蓄積容量部９ｃは、共通配線８、画素電極３、蓄積容量電極２０ａ、及び付加蓄積容量電極２０ｄが平面視において重なった部分に、形成されている。
【００４７】
本実施形態の蓄積容量部９ｃによれば、、共通配線８と画素電極３との間、画素電極３と蓄積容量電極２０ａとの間、及び、蓄積容量電極２０ａと付加蓄積容量電極２０ｄとの間のそれぞれにおいて電位差が生じ、電荷を蓄積させることができるので、実施の形態１及び実施の形態２の蓄積容量部に比べて単位面積あたりの容量を更に高めることができる。この結果、画素の開口率をより向上させることが可能になり、高い表示輝度を得ることができる。
【００４８】
本実施形態の液晶表示装置においては、付加蓄積容量電極２０ｄの上方に、更に別の蓄積容量電極を積層することも可能である。即ち、第１の蓄積容量電極は、前記共通配線８に電気的に接続されるように、また、第２の蓄積容量電極は、前記画素電極３に電気的に接続されるように、それぞれ絶縁層を介して交互に積層することにより、蓄積容量部の単位面積あたりの容量をより高めることができる。
【００４９】
また、実施の形態２に示す液晶表示装置に対しても、画素電極の上に絶縁層を介して付加蓄積容量電極を形成することが可能であり、この付加蓄積容量電極と共通配線８とをコンタクトホールを介して電気的に接続することにより、本実施形態と同様の効果を得ることができる。
（実施の形態４）
図４（ａ）は、実施の形態４の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図４（ｂ）は、図４（ａ）におけるＤ−Ｄ’部分の断面図である。
【００５０】
実施の形態４における液晶表示装置は、実施の形態１の液晶表示装置において、蓄積容量電極２０ａと同一の層に、蓄積容量電極２０ａと同一材料からなる遮光膜１５ａが形成されたものであり、その他の構成については実施の形態１と同様である。
【００５１】
この構成によれば、遮光膜１５ａを蓄積容量電極２０ａと同時に形成することができるので、遮光膜１５ａ形成のための工程を新たに追加する必要がない。そして、この遮光膜１５ａによりＴＦＴ５の上方が覆われているので、バックライトや外光などによるＴＦＴ特性の悪化を防止することができる。
【００５２】
図５は、遮光膜を設けた場合及び設けない場合のそれぞれについて、ゲート・ドレイン電圧とソース・ドレイン電流との関係を示すグラフである。同図に示すように、遮光膜１５ａを設けない場合には、ゲート・ドレイン電圧が０ボルト以下、即ち、ＴＦＴのオフ期間においてもソース・ドレイン電流が流れる。この結果、画素電位が変動し、クロストークによる画質劣化などの問題を生じる。
【００５３】
これに対し、遮光膜１５ａを設けた場合には、ゲート・ドレイン電圧が０ボルト以下、即ち、ＴＦＴのオフ期間においては、ソース・ドレイン電流がほとんど流れないため、上述の問題が解消され、表示品質を高めることが可能になる。
【００５４】
この遮光膜１５ａは、図６に示すように、実施の形態１における絶縁層６ｂ上に、ＣＶＤ法等により窒化珪素（ＳｉＮｘ）等からなる平坦化膜２２ａを形成し、平らな表面上に蓄積容量電極２０ａと共に形成しても良い。このように平坦化膜２２ａを形成した場合には、遮光膜１５ａとＴＦＴ５との間に形成されてしまう寄生容量を小さくすることができるので、ＴＦＴ５の負荷が小さくなり、ＴＦＴ５の動作を安定させることができる。また、封入した液晶の配向の乱れが少なくなるため、表示品質をより向上させることが可能になる。
（実施の形態５）
図７（ａ）は、実施の形態５の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図７（ｂ）は、図７（ａ）におけるＥ−Ｅ’部分の断面図である。
【００５５】
実施の形態１における液晶表示装置の共通電極が共通配線と同一の層に形成されているのに対し、実施の形態５における液晶表示装置は、共通電極が蓄積容量電極と同一の層に形成されている点で相違し、その他の構成については実施の形態１と同様である。
【００５６】
即ち、ゲート配線１及び共通配線８は、アレイ基板１０上に同一の層として形成されており、これらの上方に、絶縁層６ａを介してソース配線２及び画素電極３が同一の層として形成されている。そして、これらの上方に絶縁層６ｂを介して蓄積容量電極２０ａ及び共通電極４が形成されている。共通電極４は、蓄積容量電極２０ａ及び絶縁層に形成されたコンタクトホール３０ａ，３０ｂを介して共通配線８と電気的に接続されている。
【００５７】
この構成によれば、実施の形態１と同様、従来の蓄積容量部９に比べて電極の対向面積を略半分にすることができ、画素の開口率を向上させることができる。更に、画素電極３及び共通電極４が、ゲート配線１とは絶縁層６ａ，６ｂを介して別層に形成されているので、画素電極３又は共通電極４がゲート配線１との間でショートするおそれなしに画素電極３及び共通電極４の端部をゲート配線１まで延長することができ、画素における液晶駆動の制御可能領域を拡げることができる。したがって、これによっても開口率を向上させることができる。
【００５８】
画素電極３及び共通電極４の端部をゲート配線１に重ねた場合には、図７（ａ）において二点差線の幅で示すように、ブラックマトリクス１２をゲート配線１に沿って形成する必要がない。この場合、画素電極３及び共通電極４の端部がゲート配線１と重なる部分の長さは、アライメント誤差を考慮すれば１μｍ以上であることが好ましい一方、重なりが大き過ぎると寄生容量が大きくなりゲート配線１の信号なまりを生じるおそれがあるため５μｍ以下であることが好ましい。（実施の形態６）
図８（ａ）は、実施の形態６の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図８（ｂ）は、図８（ａ）におけるＦ−Ｆ’部分の断面図である。
【００５９】
実施の形態５における液晶表示装置の蓄積容量電極２０ａ及び共通電極４が絶縁層６ｂ上に形成されているのに対し、実施の形態６における液晶表示装置は、絶縁層６ｂ上に形成された平坦化膜２２ｂ上に蓄積容量電極２０ａ及び共通電極４が形成されている。その他の構成については、実施の形態５と同様である。
【００６０】
この構成によれば、ショートの共通電極４が長手方向に沿ってソース配線２の一部と重なり合うように構成することが容易であり、ソース配線２と共通電極４との隙間から光漏れを生じるおそれがない。したがって、液晶駆動の制御可能領域が更に拡がり、開口率を向上させることができる。この場合、この重なった部分に対応する対向基板１４上の位置に、ブラックマトリクスを形成する必要がない。
【００６１】
本実施形態においては、実施の形態４と同様にして、図８（ａ）に二点鎖線で示すように、蓄積容量電極２０ａ及び共通電極４と同一の層に遮光膜１５ｂを更に形成しても良い。このような構成によれば、表示品質の高い液晶表示装置が得られるだけでなく、対向基板１４にブラックマトリクスを形成する必要が全くなくなり、製造工程の短縮を図ることができる。尚、ＴＦＴ５の近傍からの光漏れを防止するため、図８（ａ）に示すように、ＴＦＴ５をゲート配線１上に形成することが好ましい。
【００６２】
また、平坦化膜２２ｂは、シリコン酸化膜やシリコン窒化膜などから形成することも可能であるが、ゲート配線１と共通電極４とが重なった部分に生じる寄生容量を十分小さくするためには、感光性アクリル樹脂などの有機膜により形成することが好ましく、更に、膜厚を０．５μｍ以上にすることがより好ましい。これによりクロストークなどの問題が低減され、表示品質をより向上させることができる。平坦化膜２２ｂの平均的な厚みは、３μｍ程度が適当である。
（実施の形態７）
図９（ａ）は、実施の形態６の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図９（ｂ）は、図９（ａ）におけるＧ−Ｇ’部分の断面図である。
【００６３】
図１１及び図１２に示す上記従来の液晶表示装置の共通電極４が共通配線８と同一の層に形成されているのに対し、実施の形態７における液晶表示装置は、共通電極４が共通配線８とは別の層で、且つ、画素電極３と同一の層に形成されている点で相違する。その他の構成については、上記従来の液晶表示装置と同様である。
【００６４】
即ち、ゲート配線１及び共通配線８は、アレイ基板１０上に同一の層として形成されており、これらの上方に、絶縁層６ａを介してソース配線２、画素電極３及び共通電極４が同一の層として形成されている。共通電極４は、絶縁層６ａに形成されたコンタクトホール３０ｅを介して共通配線８と電気的に接続されており、画素電極３と共通配線８とが絶縁層６ａを介して重なり合った部分に蓄積容量部９ｄが形成されている。
【００６５】
この構成によれば、実施の形態５と同様に、画素電極３及び共通電極４の端部をゲート配線１に重ねることが可能であり、これによって液晶駆動制御が可能な領域を拡大することができる。したがって、この重なった部分に対応する対向基板１４上の位置にはブラックマトリクスを形成する必要がなく、これによって開口率を向上させることができる。画素電極３及び共通電極４の端部がゲート配線１と重なる部分の長さは、実施の形態５と同様の理由から１〜５μｍであることが好ましい。
（実施の形態８）
図１０（ａ）は、実施の形態８の液晶表示装置におけるアレイ基板の１画素の構成を表す平面図であり、図１０（ｂ）は、図１０（ａ）におけるＨ−Ｈ’部分の断面図である。
【００６６】
実施の形態７の液晶表示装置は、画素電極３及び共通電極４がソース配線２と同一の層に形成されているのに対し、実施の形態８の液晶表示装置は、画素電極３及び共通電極４が平坦化膜２２ｃを介してソース配線２と別層に形成されている点で相違する。その他の構成については実施の形態７と同様である。
【００６７】
即ち、アレイ基板１０上に形成されたゲート配線１及び共通配線８の上方に絶縁層６ａを介してソース配線２が形成されており、この上方に、平坦化膜２２ｃを介して画素電極３及び共通電極４が同一の層として形成されている。ＴＦＴ５のドレイン側は、コンタクトホール３０ｆを介して画素電極３に接続されている。
【００６８】
この構成によれば、共通電極４の少なくとも一部を長手方向に沿ってソース配線２に重ね合わせることができるので、ソース配線２と共通電極４との隙間から光漏れを生じるおそれがない。したがって、この部分に対応する対向基板１４上の位置にブラックマトリクスを形成する必要がないため、開口率をより向上させることができる。
【００６９】
更に、実施の形態４と同様にして、図１０（ａ）に二点鎖線で示すように、画素電極３及び共通電極４と同一の層に遮光膜１５ｃを形成しても良い。このような構成によれば、表示品質の高い液晶表示装置が得られるだけでなく、対向基板１４にブラックマトリクスを全く形成しなくても良いので、製造工程の短縮を図ることができる。
【００７０】
また、画素電極３及び共通電極４は、絶縁層を介して互いに別の層になるように形成しても良く、これによって、画素電極３と共通電極４との間のショートを確実に防止することができる。
（その他の実施の形態）
以上、本発明の各実施形態について詳述したが、本発明の具体的な態様が上記実施形態に限定されるものではない。例えば、上記各実施形態において、共通電極及び画素電極は金属電極としているが、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）などの透明電極で形成することもできる。このような構成によれば、開口率を更に向上させることができる。
【００７１】
また、上記各実施形態において、各画素毎の蓄積容量部の平面視における大きさは、ゲート配線の信号入力側である一端側から他端側に向けて小さくなるように形成されていることが好ましい。これにより、主要配線や電極形状などを変更しなくても、液晶に印加する電圧を各画素で略一定にすることができる。したがって、断線などの不良を回避しつつフリッカの発生を抑制することができ、表示品質の向上を図ることができる。
【００７２】
また、マトリクス状に設けられた複数本のゲート配線及び複数本のソース配線によって画定される各画素領域の形状は、必ずしも矩形状のものに限られず、ひし形に近い形状であっても良い。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態１に係る液晶表示装置においてアレイ基板の１画素の構成を示す平面図、及び、（ｂ）この図におけるＡ−Ａ’部分の断面図である。
【図２】（ａ）本発明の実施の形態２に係る液晶表示装置においてアレイ基板の１画素の構成を示す平面図、及び、（ｂ）この図におけるＢ−Ｂ’部分の断面図である。
【図３】（ａ）本発明の実施の形態３に係る液晶表示装置においてアレイ基板の１画素の構成を示す平面図、及び、（ｂ）この図におけるＣ−Ｃ’部分の断面図である。
【図４】（ａ）本発明の実施の形態４に係る液晶表示装置においてアレイ基板の１画素の構成を示す平面図、及び、（ｂ）この図におけるＤ−Ｄ’部分の断面図である。
【図５】本発明の実施の形態４に係る試験結果を示す図である。
【図６】本発明の実施の形態４の変形例を示す断面図である。
【図７】（ａ）本発明の実施の形態５に係る液晶表示装置においてアレイ基板の１画素の構成を示す平面図、及び、（ｂ）この図におけるＥ−Ｅ’部分の断面図である。
【図８】（ａ）本発明の実施の形態６に係る液晶表示装置においてアレイ基板の１画素の構成を示す平面図、及び、（ｂ）この図におけるＦ−Ｆ’部分の断面図である。
【図９】（ａ）本発明の実施の形態７に係る液晶表示装置においてアレイ基板の１画素の構成を示す平面図、及び、（ｂ）この図におけるＧ−Ｇ’部分の断面図である。
【図１０】（ａ）本発明の実施の形態８に係る液晶表示装置においてアレイ基板の１画素の構成を示す平面図、及び、（ｂ）この図におけるＨ−Ｈ’部分の断面図である。
【図１１】従来の液晶表示装置においてアレイ基板の１画素の構成を示す平面図である。
【図１２】（ａ）第１１図におけるＰ−Ｐ’部分の断面図、及び、（ｂ）同Ｑ−Ｑ’部分の断面図である。
【符号の説明】
１ゲート配線
２ソース配線
３画素電極
４共通電極
５スイッチング素子（ＴＦＴ）
６ａ，６ｂ，６ｃ絶縁層
８共通配線
１０アレイ基板
１４対向基板
１５ａ，１５ｂ，１５ｃ遮光膜
２０ａ，２０ｂ蓄積容量電極
２０ｄ付加蓄積容量電極
２２ａ，２２ｂ，２２ｃ平坦化膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device of an IPS (In-Plane-Switching) mode.
[0002]
[Prior art]
An active matrix liquid crystal display using a thin film transistor (TFT) is thin, light, and can be driven at a low voltage. -It is used in various fields as a display such as a processor and forms a large market.
[0003]
In particular, in recent years, in applications such as computers and TVs, there has been an increasing demand for liquid crystal display devices having a wider viewing angle in order to cope with larger screens. Correspondingly, as a method of expanding the viewing angle of the liquid crystal display device, a pixel electrode and a counter electrode for driving the liquid crystal are formed on the same substrate, and the liquid crystal molecules are operated by applying a horizontal electric field. An IPS (In-Plane-Switching) method has been proposed (Japanese Patent Laid-Open No. 6-160878). This display method is also called a horizontal electric field method or a comb-shaped electrode method. In this display method, the major axis of liquid crystal molecules is always almost parallel to the substrate, and therefore, the liquid crystal molecules do not rise perpendicularly to the substrate. Therefore, since the change in brightness when the viewing direction is changed is small, a wide viewing angle can be obtained.
[0004]
Such a conventional IPS mode liquid crystal display device will be described with reference to the drawings.
[0005]
11A and 11B are plan views showing a configuration of one pixel of an array substrate in a conventional liquid crystal display device. FIGS. 12A and 12B are views respectively showing PP ′ and QQ ′ portions in FIG. It is sectional drawing. In FIG. 11, a gate wiring 1 for supplying a scanning signal and a source wiring 2 for supplying a video signal are arranged so as to be substantially orthogonal to each other, and a semiconductor layer is provided near each intersection between the gate wiring 1 and the source wiring 2. The thin film transistor (TFT: Thin Film Transistor) 5 having the following is formed as a switching element. In addition, a comb-shaped pixel electrode 3 is connected to the source line 2 via a TFT 5, and a common electrode 4 serving as a reference of potential is arranged so as to mesh with the pixel electrode 3. The common electrode 4 is electrically connected to a common line 8 provided in parallel between the two gate lines 1 and 1.
[0006]
As shown in FIG. 11 and FIG. 12, the gate wiring 1, the common electrode 4, and the common wiring 8 are formed as the same layer on the array substrate 10, and the source is located above these via the insulating layer 6a. The wiring 2 and the pixel electrode 3 are formed as the same layer. A storage capacitance portion 109 is formed at a portion where the common wiring 8 and the pixel electrode 3 overlap with the insulating layer 6a interposed therebetween. The main components of the wirings and electrodes described above are metals such as aluminum (Al), chromium (Cr), tantalum (Ta), and molybdenum (Mo).
[0007]
The black matrix 12 and the color filter 13 are formed on the surface of the opposing substrate 14 facing the array substrate 10. The black matrix 12 is disposed so as to cover a non-control region of an electric field generated between the gate wiring 1 or the source wiring 2 and the pixel electrode 3 or the common electrode 4 and the TFT 5 as shown by a two-dot chain line in FIG. ing. The color filter 13 is formed in the opening of the black matrix 12 and has one of red, green, and blue color layers for each pixel. Has become.
[0008]
Liquid crystal (not shown) is sealed between the array substrate 10 and the opposing substrate 14 in a fixed gap maintained by beads scattered on the substrate, and a liquid crystal display device is obtained.
[0009]
According to this liquid crystal display device, an electric field is generated in a direction substantially parallel to the substrate surface due to the difference between the voltage supplied to the pixel electrode 3 and the voltage of the common electrode 4 to which the reference potential is applied. Is applied to The storage capacitor 109 stores the charge during the ON period of the TFT 5, so that even if a charge leaks from the pixel electrode 3 during the OFF period of the TFT 5, the storage capacitor 109 supplements the leaked charge to maintain the signal voltage. Thus, the operation of the liquid crystal is maintained.
[0010]
[Problems to be solved by the invention]
In the above-described liquid crystal display device, since the pixel electrode 3, the common electrode 4, and the common wiring 8 are formed of an opaque metal, light cannot pass through this region. Here, if the opposing area of the pixel electrode 3 and the common wiring 8 forming the storage capacitor portion 109 is too small, the storage capacitor is not sufficient, and the problem of flicker and crosstalk occurs. For this reason, the storage capacitor unit 109 needs to have a certain size, but if the storage capacitor unit 109 is made larger, the light non-transmission region is enlarged. Further, even in a region where light can be transmitted, the light transmittance cannot be controlled as desired in a gap formed between the source wiring and the gate wiring and the common electrode and the pixel electrode. It is necessary to cover with 12.
[0011]
For these reasons, the conventional IPS mode liquid crystal display device has a problem that the aperture ratio in the pixel, that is, the ratio of the effective display area to the pixel area is not sufficient, and the luminance of the panel is low.
[0012]
An object of the present invention is to provide a bright and high-quality liquid crystal display device in an IPS mode liquid crystal panel by increasing the aperture ratio while securing the capacity of a storage capacitor portion in a pixel.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a liquid crystal display device of the present invention includes an array substrate, a counter substrate facing the array substrate, and a liquid crystal interposed between the array substrate and the counter substrate. The array substrate is arranged in each region defined by a plurality of gate wirings and a plurality of source wirings crossing each other, and two adjacent gate wirings and two adjacent source wirings. A pixel electrode, a switching element for switching a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line, and a common element formed between two adjacent gate lines. A common electrode that generates an electric field for driving the liquid crystal between the wiring and the pixel electrode to which a voltage is applied, the common electrode being electrically connected to the common wiring; And a connected storage capacitor electrode, said common wiring and the storage capacitor electrode are stacked so as to sandwich at least a part of the pixel electrode through the insulating layerThe common wiring, the pixel electrode, and the storage capacitor electrode are stacked in this order, and a light-shielding film made of the same material as the storage capacitor electrode is formed in the same layer as the storage capacitor electrode. The switching element is covered with a film.
[0014]
According to this liquid crystal display device, the storage capacitor portion is formed at a portion where the common line, the storage capacitor electrode, and the pixel electrode overlap in a plan view, and the pixel electrode and the storage capacitor electrode are formed not only between the common line and the pixel electrode. Since the electric charge can be stored between the storage capacitors, the capacitance per unit area of the storage capacitor unit can be increased as compared with the related art. Therefore, good display quality can be maintained even when the area of the storage capacitor portion is reduced, and the aperture ratio can be improved.
[0016]
In this liquid crystal display device, the common line, the pixel electrode, and the storage capacitor electrode are stacked in this order, and a light-shielding film made of the same material as the storage capacitor electrode is formed in the same layer as the storage capacitor electrode. And covers the switching element with the light shielding film.Because it is configured asIn addition, since backlight and external light can be reliably prevented from directly hitting a switching element such as a TFT, a leakage current in the switching element can be prevented to suppress crosstalk, flicker, and the like. Quality can be improved. Since this light-shielding film can be formed simultaneously with the storage capacitor electrode, it is not necessary to add a new process.
[0021]
According to another embodiment of the present invention, there is provided a liquid crystal display device comprising: an array substrate; a counter substrate facing the array substrate; and a liquid crystal sandwiched between the array substrate and the counter substrate. Wherein the array substrate comprises a plurality of gate wirings and a plurality of source wirings crossing each other, and respective regions defined by two adjacent gate wirings and two adjacent source wirings. And a switching element for switching a voltage applied from the source wiring to the pixel electrode based on a signal voltage input from the gate wiring, between the two adjacent gate wirings And a common electrode that is electrically connected to the common wiring and generates an electric field that drives the liquid crystal between the pixel electrode and a pixel electrode to which a voltage is applied. The pixel electrode and the common electrode are both are formed in a layer different from the gate wiring through the insulating layer,The common electrode is branched from the common wiring so as to be substantially parallel to the source wiring, and a part of the pixel electrode is parallel to the common electrode. The end of the electrode and the end of the common electrodeIt is characterized by overlapping with the gate wiring. For example, in this liquid crystal display device, the gate wiring can be formed from a first conductive layer, and the pixel electrode and the common electrode can be formed from a second conductive layer.
[0022]
According to this configuration, since the ends of the pixel electrode and the common electrode overlap with the gate wiring, there is no possibility that light leaks from between the pixel electrode or the common electrode and the gate wiring. Therefore, it is not necessary to form a black matrix at a position on the other substrate corresponding to the overlapped portion, whereby the aperture ratio can be improved. The length of the portion where the pixel electrode or the common electrode overlaps the gate wiring is preferably 1 to 5 μm along the longitudinal direction of the pixel electrode or the common electrode.
[0023]
Further, it is preferable that the common electrode is formed in a layer different from the source wiring via an insulating layer, and it is preferable that at least a part of the common electrode overlaps the source wiring in a longitudinal direction. Accordingly, light leakage from the gap between the source wiring and the common electrode can be prevented, so that the area where the black matrix needs to be formed on the other substrate can be made smaller, and the aperture ratio can be improved. .
[0024]
Further, the pixel electrode and the common electrode may be formed in different layers via an insulating layer in order to reliably prevent a short circuit therebetween. For example, the gate wiring is formed from a first conductive layer, the pixel electrode is formed from a second conductive layer, the common electrode is formed from a third conductive layer, and the first to third conductive layers are formed. Can be insulated from each other by the first and second insulating layers.
[0025]
Further, the gate wiring, the pixel electrode, and the common electrode are stacked in this order, and a light-shielding film made of the same material as the common electrode is formed in the same layer as the common electrode. It is preferable to cover the element. Thus, the light-shielding film can be formed simultaneously with the common electrode, so that the display quality can be improved without adding a new process. Further, since it is not necessary to form a black matrix at a position on the opposite substrate corresponding to the switching element, the aperture ratio can be further improved. Furthermore, it is also possible to adopt a configuration in which no black matrix is formed on the counter substrate, and the manufacturing process can be shortened. In order to prevent light leakage from near the switching element, it is preferable that the switching element is formed on the gate wiring.
[0026]
Further, when the gate wiring, the pixel electrode, and the common electrode are stacked in this order, the insulating layer formed between the pixel electrode and the common electrode preferably has a thickness of 0.5 μm or more, More preferably, it is formed of an organic film. Thus, the parasitic capacitance generated at the portion where the gate wiring and the common electrode overlap with each other can be sufficiently reduced, and the display quality can be further improved.
[0027]
In each of the liquid crystal display devices described above, the pixel electrode and / or the common electrode can be formed of a transparent electrode material, thereby improving the aperture ratio. Further, the storage capacitor electrode may be formed so as to decrease in size from one end, which is the signal input side of the gate wiring, to the other end, whereby flicker can be suppressed.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, in the following description, the same components as those of the above-described conventional liquid crystal display device are denoted by the same reference numerals, and the repeated description will be omitted.
[0029]
(Embodiment 1)
FIG. 1A is a plan view illustrating a configuration of one pixel of an array substrate in the liquid crystal display device according to the first embodiment. FIG. 1B is a cross-sectional view taken along the line AA ′ in FIG. FIG.
[0030]
In the liquid crystal display device according to the present embodiment, similarly to the above-described conventional liquid crystal display device, a storage capacitor portion 9a is formed at a portion where the common line 8 and the pixel electrode 3 overlap with the insulating layer 6a interposed therebetween. The storage capacitor section 9a differs from the conventional liquid crystal display device in that a storage capacitor electrode 20a is formed above the pixel electrode 3.
[0031]
That is, the insulating layer 6b is formed on the source wiring 2 and the pixel electrode 3 formed in the same layer on the insulating layer 6a, and the storage capacitor electrode 20a is formed on the insulating layer 6b. Reference numeral 20a is electrically connected to the common wiring 8 via contact holes 30a and 30b formed in the insulating layers 6a and 6b. Thus, the storage capacitor portion 9a is formed by the storage capacitor electrode 20a and the common line 8 sandwiching a part of the pixel electrode 3 via the insulating layers 6a and 6b.
[0032]
The liquid crystal display device of the present embodiment can be manufactured, for example, as follows. First, a first conductive layer containing aluminum (Al) or the like as a main component is formed on a glass serving as the array substrate 10 by a sputtering method or the like, and then patterned in the same plane by a photolithographic method to form a gate. The wiring 1, the common electrode 4, and the common wiring 8 are obtained.
[0033]
Next, a first insulating layer 6a made of silicon nitride (SiNx) or the like is deposited by a CVD method or the like, and a semiconductor layer made of a-Si or the like is formed by a CVD method or a photolithographic method. By forming and patterning the second conductive layer in the same step as the layer, the source wiring 2, the pixel electrode 3, and the TFT 5 as a switching element are obtained. The width of the pixel electrode 3 and the common electrode 4 is, for example, 3 to 8 μm, and the interval between them is, for example, 10 to 15 μm.
[0034]
Next, after forming the second insulating layer 6b in the same process as the first insulating layer 6a, contact holes 30a and 30b are formed in the first insulating layer 6a and the second insulating layer 6b by photolithography. I do.
[0035]
Thereafter, the third conductive layer is formed and patterned in the same process as the first conductive layer to obtain the storage capacitor electrode 20a, and at the same time, the contact with the common wiring 8 via the contact holes 30a and 30b. Make a connection. Incidentally, a fourth insulating layer may be further formed on the outermost surface of the formed array substrate in order to protect the TFTs, electrodes, and the like.
[0036]
The first to third conductive layers are not particularly limited, but are desirably made of a metal material having low wiring resistance, such as an aluminum (Al) -based metal. Further, each conductive layer may be a single-layer film or a multilayer film.
[0037]
On the other hand, a conductive black matrix 12 is formed on a glass substrate serving as the counter substrate 14 by forming a film of metal chromium (Cr) by sputtering or the like and then patterning the film by a photolithographic method. Next, a resin having respective dyes of RGB (three colors) is sequentially pattern-formed on a portion to be a pixel to obtain a color filter 13 arranged in a dot shape. In order to prevent the liquid crystal layer from being contaminated by Cr or the like, an overcoat layer may be formed on the entire color counter substrate with a resin such as acrylic. In addition, the black matrix may be formed using a resin material. In this case, a film formation process by application such as spin coating or printing can be used, so that equipment costs can be reduced.
[0038]
After an orientation film (not shown) is applied to the mutually facing surfaces of the two substrates 10 and 14 manufactured as described above, rubbing is performed in a predetermined direction, and a peripheral portion is sandwiched between resin substrates with a resin spacer interposed therebetween. Is bonded with a sealant. Finally, a liquid crystal (not shown) is sealed to obtain a liquid crystal display device.
[0039]
In the peripheral portion of the liquid crystal display device, a gate drive circuit is connected to an end of the gate line 1 and a source signal drive circuit is connected to an end of the source line 2 so that each drive circuit can receive signals from the controller. Activating the liquid crystal display device based on the input. The operation of the liquid crystal display will be described below.
[0040]
First, a scanning signal supplied from an external circuit is supplied to each gate line 1 and a video signal is supplied to each source line 2. By selectively switching the TFT 5 connected to the gate wiring 1 by the scanning signal supplied via the gate wiring 1, the video signal supplied through the source wiring 2 during the ON period of the TFT 5 is supplied to the pixel electrode 3. Supplied. An electric field is generated by the potential difference between the pixel electrode 3 and the common electrode 4, and the movement of the liquid crystal aligned between the electrodes is controlled. A backlight (not shown) composed of a cold cathode tube is arranged on the array substrate side of the liquid crystal panel, and gradation display can be performed by controlling the driving of the liquid crystal.
[0041]
When the TFT 5 is turned off, the supply of the signal voltage to the pixel electrode 3 is stopped, but the operation of the liquid crystal is held by the electric charge stored in the storage capacitor 9a. In the storage capacitor section 9a in the present embodiment, a potential difference is generated between the common line 8 and the pixel electrode 3 and between the pixel electrode 3 and the storage capacitor electrode 20a, and charges can be stored. The capacitance per unit area is higher than that of the storage capacitor section 109 of the conventional liquid crystal display device, and the facing area of the electrodes can be reduced to approximately half. As a result, the aperture ratio of the pixel can be improved, and a high display luminance can be obtained.
(Embodiment 2)
FIG. 2A is a plan view illustrating a configuration of one pixel of an array substrate in the liquid crystal display device according to the second embodiment, and FIG. 2B is a cross-sectional view taken along a line BB ′ in FIG. FIG.
[0042]
The liquid crystal display device according to the second embodiment is the same as the liquid crystal display device according to the first embodiment in that a storage capacitor portion is configured by a common line, a pixel electrode, and a storage capacitor electrode. The storage capacitor electrode is electrically connected to the pixel electrode. This is different from the first embodiment in that
[0043]
That is, the storage capacitor electrode 20b is formed on the array substrate 10, the gate wiring 1, the common electrode 4, and the common wiring 8 are formed on the storage capacitor electrode 20b via the insulating layer 6a. The source wiring 2, the pixel electrode 3, and the TFT 5 are formed. An opening 81 is formed in a part of the common wiring 8, and through a contact hole 30 c formed in the insulating layers 6 a and 6 b so as to pass through a substantially center of the opening 81, the storage capacitor electrode 20 b and the pixel electrode are formed. 3 are electrically connected. Thus, the storage capacitor section 9b is formed by the storage capacitor electrode 20b and the pixel electrode 3 sandwiching a part of the common line 8 via the insulating layers 6a and 6b.
[0044]
According to the storage capacitor section 9b of the present embodiment, a potential difference is generated between the storage capacitor electrode 20b and the common line 8 and between the common line 8 and the pixel electrode 3, and charges can be stored. Therefore, the capacitance per unit area is higher than that of the storage capacitor section 109 of the above-described conventional liquid crystal display device, and the facing area of the electrodes can be reduced to approximately half. As a result, the aperture ratio of the pixel can be improved, and a high display luminance can be obtained.
(Embodiment 3)
FIG. 3A is a plan view illustrating a configuration of one pixel of an array substrate in the liquid crystal display device according to the third embodiment, and FIG. 3B is a cross-sectional view taken along a line CC ′ in FIG. FIG.
[0045]
The liquid crystal display device according to the third embodiment is the same as the liquid crystal display device according to the first embodiment, except that an additional storage capacitor electrode is further provided.
[0046]
That is, the insulating layer 6c is formed on the storage capacitor electrode 20a, and the additional storage capacitor electrode 20d is formed on the insulating layer 6c. The additional storage capacitor electrode 20d is formed on the insulating layers 6b and 6c. It is electrically connected to the pixel electrode 3 via the contact hole 30d. Thus, the storage capacitor section 9c is formed in a portion where the common line 8, the pixel electrode 3, the storage capacitor electrode 20a, and the additional storage capacitor electrode 20d overlap in a plan view.
[0047]
According to the storage capacitor section 9c of the present embodiment, the connection between the common line 8 and the pixel electrode 3, between the pixel electrode 3 and the storage capacitor electrode 20a, and between the storage capacitor electrode 20a and the additional storage capacitor electrode 20d. Since a potential difference is generated in each of the regions and charges can be stored, the capacity per unit area can be further increased as compared with the storage capacitor portions of the first and second embodiments. As a result, the aperture ratio of the pixel can be further improved, and a high display luminance can be obtained.
[0048]
In the liquid crystal display device of the present embodiment, it is possible to further stack another storage capacitor electrode above the additional storage capacitor electrode 20d. That is, the first storage capacitor electrode is insulated so as to be electrically connected to the common line 8, and the second storage capacitor electrode is insulated so as to be electrically connected to the pixel electrode 3. By alternately laminating the layers, the capacitance per unit area of the storage capacitor portion can be further increased.
[0049]
Further, also in the liquid crystal display device described in Embodiment 2, it is possible to form an additional storage capacitor electrode over the pixel electrode via an insulating layer. The same effects as in the present embodiment can be obtained by electrically connecting via the contact holes.
(Embodiment 4)
FIG. 4A is a plan view illustrating a configuration of one pixel of an array substrate in the liquid crystal display device according to the fourth embodiment, and FIG. 4B is a cross-sectional view taken along a line DD ′ in FIG. FIG.
[0050]
The liquid crystal display device according to the fourth embodiment is different from the liquid crystal display device according to the first embodiment in that a light-shielding film 15a made of the same material as the storage capacitor electrode 20a is formed in the same layer as the storage capacitor electrode 20a. Other configurations are the same as those of the first embodiment.
[0051]
According to this configuration, since the light shielding film 15a can be formed simultaneously with the storage capacitor electrode 20a, it is not necessary to newly add a step for forming the light shielding film 15a. Since the upper part of the TFT 5 is covered with the light-shielding film 15a, it is possible to prevent the TFT characteristics from being deteriorated due to a backlight or external light.
[0052]
FIG. 5 is a graph showing the relationship between the gate / drain voltage and the source / drain current for the case where the light shielding film is provided and the case where the light shielding film is not provided. As shown in the drawing, when the light-shielding film 15a is not provided, the source / drain current flows even when the gate / drain voltage is 0 volt or less, that is, even during the OFF period of the TFT. As a result, the pixel potential fluctuates, causing problems such as image quality degradation due to crosstalk.
[0053]
On the other hand, when the light-shielding film 15a is provided, since the gate / drain voltage is 0 volt or less, that is, the source / drain current hardly flows during the off period of the TFT, the above-mentioned problem is solved, Quality can be improved.
[0054]
As shown in FIG. 6, the light-shielding film 15a is formed by forming a flattening film 22a made of silicon nitride (SiNx) or the like on the insulating layer 6b in the first embodiment by a CVD method or the like, and accumulating on the flat surface. It may be formed together with the capacitor electrode 20a. When the flattening film 22a is formed in this manner, the parasitic capacitance formed between the light-shielding film 15a and the TFT 5 can be reduced, so that the load on the TFT 5 is reduced and the operation of the TFT 5 is stabilized. be able to. Further, since the disorder of the orientation of the sealed liquid crystal is reduced, the display quality can be further improved.
(Embodiment 5)
FIG. 7A is a plan view illustrating a configuration of one pixel of an array substrate in the liquid crystal display device according to the fifth embodiment, and FIG. 7B is a cross-sectional view taken along a line EE ′ in FIG. FIG.
[0055]
While the common electrode of the liquid crystal display device in Embodiment 1 is formed on the same layer as the common wiring, the liquid crystal display device in Embodiment 5 has the common electrode formed on the same layer as the storage capacitor electrode. The other points are the same as in the first embodiment.
[0056]
That is, the gate wiring 1 and the common wiring 8 are formed as the same layer on the array substrate 10, and the source wiring 2 and the pixel electrode 3 are formed as the same layer above them via the insulating layer 6 a. ing. Above these, the storage capacitor electrode 20a and the common electrode 4 are formed via the insulating layer 6b. The common electrode 4 is electrically connected to the common wiring 8 via the storage capacitor electrode 20a and the contact holes 30a and 30b formed in the insulating layer.
[0057]
According to this configuration, as in the first embodiment, the opposing area of the electrodes can be reduced to approximately half as compared with the conventional storage capacitor section 9, and the aperture ratio of the pixel can be improved. Further, since the pixel electrode 3 and the common electrode 4 are formed in a different layer from the gate wiring 1 via the insulating layers 6a and 6b, the pixel electrode 3 or the common electrode 4 is short-circuited with the gate wiring 1. The ends of the pixel electrode 3 and the common electrode 4 can be extended to the gate line 1 without fear, and the controllable area of the liquid crystal drive in the pixel can be expanded. Therefore, the aperture ratio can be improved also by this.
[0058]
When the ends of the pixel electrode 3 and the common electrode 4 are overlapped on the gate line 1, a black matrix 12 must be formed along the gate line 1, as shown by the width of the two-dot line in FIG. There is no. In this case, the length of the portion where the end portions of the pixel electrode 3 and the common electrode 4 overlap the gate line 1 is preferably 1 μm or more in consideration of the alignment error, while if the overlap is too large, the parasitic capacitance increases. It is preferable that the thickness be 5 μm or less because signal rounding of the gate wiring 1 may occur. (Embodiment 6)
FIG. 8A is a plan view illustrating a configuration of one pixel of an array substrate in the liquid crystal display device according to the sixth embodiment, and FIG. 8B is a cross-sectional view taken along a line FF ′ in FIG. FIG.
[0059]
While the storage capacitor electrode 20a and the common electrode 4 of the liquid crystal display device according to the fifth embodiment are formed on the insulating layer 6b, the liquid crystal display device according to the sixth embodiment has a flat surface formed on the insulating layer 6b. The storage capacitor electrode 20a and the common electrode 4 are formed on the oxide film 22b. Other configurations are the same as in the fifth embodiment.
[0060]
According to this configuration, it is easy to configure so that the short-circuited common electrode 4 overlaps a part of the source wiring 2 along the longitudinal direction, and light leaks from a gap between the source wiring 2 and the common electrode 4. There is no fear. Therefore, the controllable region for driving the liquid crystal is further expanded, and the aperture ratio can be improved. In this case, it is not necessary to form a black matrix at a position on the counter substrate 14 corresponding to the overlapping portion.
[0061]
In the present embodiment, similarly to the fourth embodiment, a light-shielding film 15b is further formed on the same layer as the storage capacitor electrode 20a and the common electrode 4, as shown by a two-dot chain line in FIG. Is also good. According to such a configuration, not only a liquid crystal display device with high display quality can be obtained, but also there is no need to form a black matrix on the counter substrate 14, and the manufacturing process can be shortened. In order to prevent light leakage from the vicinity of the TFT 5, it is preferable to form the TFT 5 on the gate wiring 1 as shown in FIG.
[0062]
Further, the flattening film 22b can be formed from a silicon oxide film, a silicon nitride film, or the like. However, in order to sufficiently reduce a parasitic capacitance generated at a portion where the gate wiring 1 and the common electrode 4 overlap with each other, It is preferably formed of an organic film such as a photosensitive acrylic resin, and more preferably, the film thickness is 0.5 μm or more. Thereby, problems such as crosstalk are reduced, and display quality can be further improved. The average thickness of the flattening film 22b is suitably about 3 μm.
(Embodiment 7)
FIG. 9A is a plan view illustrating a configuration of one pixel of an array substrate in the liquid crystal display device according to the sixth embodiment, and FIG. 9B is a cross-sectional view taken along a line GG ′ in FIG. FIG.
[0063]
The common electrode 4 of the conventional liquid crystal display device shown in FIGS. 11 and 12 is formed in the same layer as the common wiring 8, whereas the liquid crystal display device of the seventh embodiment has 8 in that it is formed in a different layer and in the same layer as the pixel electrode 3. Other configurations are the same as those of the above-described conventional liquid crystal display device.
[0064]
That is, the gate wiring 1 and the common wiring 8 are formed as the same layer on the array substrate 10, and the source wiring 2, the pixel electrode 3, and the common electrode 4 are formed above the same via the insulating layer 6 a. It is formed as a layer. The common electrode 4 is electrically connected to the common wiring 8 via a contact hole 30e formed in the insulating layer 6a, and is accumulated in a portion where the pixel electrode 3 and the common wiring 8 overlap via the insulating layer 6a. A capacitance section 9d is formed.
[0065]
According to this configuration, similarly to the fifth embodiment, it is possible to overlap the end portions of the pixel electrode 3 and the common electrode 4 with the gate wiring 1, thereby expanding the area where the liquid crystal drive control can be performed. it can. Therefore, it is not necessary to form a black matrix at a position on the counter substrate 14 corresponding to the overlapped portion, thereby improving the aperture ratio. The length of the portion where the ends of the pixel electrode 3 and the common electrode 4 overlap with the gate wiring 1 is preferably 1 to 5 μm for the same reason as in the fifth embodiment.
(Embodiment 8)
FIG. 10A is a plan view illustrating a configuration of one pixel of an array substrate in the liquid crystal display device according to the eighth embodiment, and FIG. 10B is a cross-sectional view taken along the line HH ′ in FIG. FIG.
[0066]
In the liquid crystal display device of the seventh embodiment, the pixel electrode 3 and the common electrode 4 are formed in the same layer as the source line 2. On the other hand, in the liquid crystal display device of the eighth embodiment, the pixel electrode 3 and the common electrode 4 is formed in a different layer from the source wiring 2 via the flattening film 22c. Other configurations are the same as those of the seventh embodiment.
[0067]
That is, the source line 2 is formed above the gate line 1 and the common line 8 formed on the array substrate 10 via the insulating layer 6a, and the pixel electrode 3 and the pixel electrode 3 are formed above the source line 2 via the flattening film 22c. The common electrode 4 is formed as the same layer. The drain side of the TFT 5 is connected to the pixel electrode 3 via the contact hole 30f.
[0068]
According to this configuration, at least a part of the common electrode 4 can be overlapped with the source wiring 2 along the longitudinal direction, so that there is no possibility that light leaks from a gap between the source wiring 2 and the common electrode 4. Therefore, since it is not necessary to form a black matrix at a position on the counter substrate 14 corresponding to this portion, the aperture ratio can be further improved.
[0069]
Further, similarly to the fourth embodiment, the light-shielding film 15c may be formed on the same layer as the pixel electrode 3 and the common electrode 4, as shown by a two-dot chain line in FIG. According to such a configuration, not only a liquid crystal display device with high display quality can be obtained, but also it is not necessary to form a black matrix on the opposing substrate 14 at all, so that the manufacturing process can be shortened.
[0070]
Further, the pixel electrode 3 and the common electrode 4 may be formed so as to be different layers from each other with an insulating layer interposed therebetween, thereby reliably preventing a short circuit between the pixel electrode 3 and the common electrode 4. be able to.
(Other embodiments)
As described above, each embodiment of the present invention has been described in detail, but specific aspects of the present invention are not limited to the above embodiment. For example, in each of the above embodiments, the common electrode and the pixel electrode are metal electrodes, but may be formed of a transparent electrode such as ITO (Indium-Tin-Oxide). According to such a configuration, the aperture ratio can be further improved.
[0071]
In each of the above embodiments, the size of the storage capacitor portion for each pixel in plan view may be formed so as to decrease from one end, which is the signal input side of the gate wiring, to the other end. preferable. Thus, the voltage applied to the liquid crystal can be made substantially constant in each pixel without changing the main wiring and the shape of the electrodes. Therefore, occurrence of flicker can be suppressed while avoiding defects such as disconnection, and display quality can be improved.
[0072]
The shape of each pixel region defined by a plurality of gate wirings and a plurality of source wirings provided in a matrix is not necessarily limited to a rectangular shape, and may be a shape close to a rhombus.
[Brief description of the drawings]
1A is a plan view showing a configuration of one pixel of an array substrate in a liquid crystal display device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line AA ′ in FIG. .
2A is a plan view showing a configuration of one pixel of an array substrate in a liquid crystal display device according to a second embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along a line BB ′ in FIG. .
3A is a plan view showing a configuration of one pixel of an array substrate in a liquid crystal display device according to a third embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along the line CC ′ in FIG. .
4A is a plan view showing a configuration of one pixel of an array substrate in a liquid crystal display device according to Embodiment 4 of the present invention, and FIG. 4B is a cross-sectional view taken along the line DD ′ in FIG. .
FIG. 5 is a diagram showing test results according to a fourth embodiment of the present invention.
FIG. 6 is a sectional view showing a modification of the fourth embodiment of the present invention.
7A is a plan view showing a configuration of one pixel of an array substrate in a liquid crystal display device according to a fifth embodiment of the present invention, and FIG. 7B is a cross-sectional view taken along the line EE ′ in FIG. .
8A is a plan view showing a configuration of one pixel of an array substrate in a liquid crystal display device according to Embodiment 6 of the present invention, and FIG. 8B is a cross-sectional view taken along a line FF ′ in FIG. .
9A is a plan view showing a configuration of one pixel of an array substrate in a liquid crystal display device according to Embodiment 7 of the present invention, and FIG. 9B is a cross-sectional view taken along a line GG ′ in FIG. .
10A is a plan view showing a configuration of one pixel of an array substrate in a liquid crystal display device according to an eighth embodiment of the present invention, and FIG. 10B is a cross-sectional view taken along the line HH ′ in FIG. .
FIG. 11 is a plan view showing a configuration of one pixel of an array substrate in a conventional liquid crystal display device.
12A is a cross-sectional view taken along a line P-P 'in FIG. 11, and FIG. 12B is a cross-sectional view taken along a line QQ' in FIG.
[Explanation of symbols]
1 Gate wiring
2 Source wiring
3 Pixel electrode
4 Common electrode
5 Switching element (TFT)
6a, 6b, 6c insulating layer
8 Common wiring
10 Array substrate
14 Counter substrate
15a, 15b, 15c Light shielding film
20a, 20b Storage capacitor electrode
20d additional storage capacitor electrode
22a, 22b, 22c Flattening film

Claims

Array substrate, a counter substrate facing the array substrate, comprising a liquid crystal sandwiched between the array substrate and the counter substrate,
The array substrate is arranged in each region defined by a plurality of gate wirings and a plurality of source wirings crossing each other, and two adjacent gate wirings and two adjacent source wirings. A pixel electrode, a switching element for switching a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line, and a switching element formed between two adjacent gate lines. A common electrode for generating an electric field for driving the liquid crystal between the common line and the pixel electrode to which a voltage is applied, the common electrode being electrically connected to the common line; and a storage electrically connected to the common line. And a capacitance electrode,
The common wiring and the storage capacitor electrode are stacked so as to sandwich at least a part of the pixel electrode via an insulating layer,
The common wiring, the pixel electrode, and the storage capacitor electrode are stacked in this order, and a light-shielding film made of the same material as the storage capacitor electrode is formed in the same layer as the storage capacitor electrode. A liquid crystal display device, wherein the switching element is covered.

Array substrate, a counter substrate facing the array substrate, comprising a liquid crystal sandwiched between the array substrate and the counter substrate,
The array substrate is arranged in each region defined by a plurality of gate wirings and a plurality of source wirings crossing each other, and two adjacent gate wirings and two adjacent source wirings. A pixel electrode, a switching element for switching a voltage applied from the source line to the pixel electrode based on a signal voltage input from the gate line, and a switching element formed between two adjacent gate lines. A common line, and a common electrode that is electrically connected to the common line and generates an electric field that drives the liquid crystal between the pixel electrode to which a voltage is applied,
Both the pixel electrode and the common electrode are formed in a layer different from the gate wiring via an insulating layer, and the common electrode branches off from the common wiring so as to be substantially parallel to the source wiring. And a part of the pixel electrode is parallel to the common electrode, and a terminal of the pixel electrode and a terminal of the common electrode in a part parallel to the common electrode overlap the gate wiring. Liquid crystal display device.

The common electrode is formed on another layer and said source wiring via an insulating layer, as claimed in claim 2, wherein the at least partially overlap each other along the source wiring and the longitudinal Liquid crystal display.

The liquid crystal display device according to claim 2 , wherein the pixel electrode and the common electrode are formed in different layers via an insulating layer.

The gate line, the pixel electrode, and the common electrode are stacked in this order, and a light-shielding film made of the same material as the common electrode is formed in the same layer as the common electrode, and the switching element is formed by the light-shielding film. The liquid crystal display device according to claim 4 , wherein the liquid crystal display device is covered.

The liquid crystal display device according to claim 5 , wherein at least a part of the switching element is formed on the gate line.

The gate wiring, the pixel electrode, and the common electrode are stacked in this order, and an insulating layer formed between the pixel electrode and the common electrode is formed of an organic film having a thickness of 0.5 μm or more. The liquid crystal display device according to claim 4 , wherein:

The pixel electrode and / or the common electrode, the liquid crystal display device according to claim 1 or 2, characterized in that it is formed by a transparent electrode material.

2. The liquid crystal display device according to claim 1 , wherein the storage capacitor electrode is formed so as to decrease in size from one end, which is a signal input side of the gate line, to the other end.