JP3553864B2 - LCD panel accelerated test method and structure therefor - Google Patents
LCD panel accelerated test method and structure therefor Download PDFInfo
- Publication number
- JP3553864B2 JP3553864B2 JP2000261461A JP2000261461A JP3553864B2 JP 3553864 B2 JP3553864 B2 JP 3553864B2 JP 2000261461 A JP2000261461 A JP 2000261461A JP 2000261461 A JP2000261461 A JP 2000261461A JP 3553864 B2 JP3553864 B2 JP 3553864B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- layer
- accelerated test
- panel
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はLCD(liquid crystal display)パネル促進(power up)テスト用の促進テストパネルを製造する方法に関する。
【0002】
【従来の技術】
LCDパネルは、デスクトップコンピューター、ラップトップコンピューターおよびその他の電子装置のLCDに広範に利用されている。LCDパネルのガラスプレートのマージンに電極ターミナルがあり、通常、該ターミナルは電極ターミナルとホスト系回路との間に信号伝達を構成するために、柔軟性フィルム中に設けられた接続配線によりホスト系回路と接続されている。接続配線を備える柔軟性フィルムは柔軟性印刷回路(FPC)またはテープである。ホスト系回路からのアウトプット信号はドライバー集積回路(IC)により処理され、電極ターミナルに送られてLCDパネル上のピクセル(画素)を駆動する。ドライバーICは、たとえばTAB(テープ自動結合技術)のテープキャリアー、テープキャリアー接続ドライバーICのホスト系回路へのインプットリードおよびテープキャリアー接続ドライバーICの電極ターミナルへのアウトプットリード上に取り付けられる。テープキャリアーを介して、電極ターミナルおよびホスト系回路は信号伝達される。
【0003】
しかしながら、LCDパネルの製造後、その後の液晶モニター(LCM)モジュールに送られドライバーICパッケージおよび系リンクを行う前に、それらは促進テストを経由してLCDパネルのピクセルの電源をいれ、製品が良好であるか確認すべきである。LCDパネルは、その後のドライバーICパッケージ工程に入る前に、促進テストを通過すべきである。高解像LCDパネルは電極ターミナル(すなわち、小電極ピッチ)のインプット電極の近くに配列されるので、電極ターミナルのインプット電極へのプローブを用いて促進テストを行う従来の方法は極めて困難である。テスト装置を作ることは同様に困難である。したがって、かかるテストを実施するために多くの費用がかかる。
【0004】
したがって、LCDパネルをテストするための新規な促進テスト方法を提供する必要性がある。
【0005】
【発明が解決しようとする課題】
本発明の主要な目的は、LCDパネル促進テスト用の促進テストパネルを製造する方法を提供し、それにより促進テストの困難性および費用を大幅に低減できることにある。
【0007】
本発明の目的は、LCDパネル促進テスト用の促進テストパネルを製造する方法であって、該促進テストパネルが促進テストを行うためにLCDパネルの電極ターミナルにある複数のインプット電極と接触できる複数のテスト電極を有し、基板上に金属層を形成し、金属層をパターン化して通常の金属回路パターンを形成し、前記金属層および基板層上に絶縁層を形成し、絶縁層をパターン化して適切な接触ウインドウを露光し、フォトレジスト層を前記絶縁層および前記金属層上に形成し、フォトレジスト層をパターン化して複数のテスト電極を形成するために領域を露光し、感光性ポリイミド(PSPI)層を前記フォトレジスト層、絶縁層および金属層上に形成し、PSPI層をパターン化して複数のテスト電極を形成するためにかかる領域の金属部分を露光し、複数のテスト電極を前記露光金属部分に形成し、さらにフォトレジスト層を除去することを特徴とする促進テストパネルの製造方法、によって達成される。
【0009】
本発明の適用性のさらなる範囲は後述の詳細な説明から明らかになる。しかしながら、詳細な説明および実施例は、本発明の好適な実施態様を示すけれども、説明のためだけである、というのは本発明の精神および範囲内の各種の変化および修正は詳細な説明から当業者には明らかになるからである。
【0010】
【発明の実施の形態】
上記目的にしたがって、本発明は促進テストパネルを用いてLCDパネルのテストを実施する。促進テストパネルは複数のテスト電極を含み、かかる電極は促進テストを行うためにLCDパネルの電極ターミナルにある複数のインプット電極と接続する。
【0011】
促進テストパネルはガラス基板および該ガラス基板上に形成された複数のテスト電極を含むことが好ましい。テスト電極のそれぞれはLCDパネル上の複数のインプット電極の一つと1対1で対応する。促進テストを行う際に、促進テストパネルとLCDパネル上の電極ターミナルとを直接マッチさせ、適切な圧力をそれらにかけるとテスト電極のそれぞれは促進テストを行うようにLCDパネル上の対応するインプット電極と電気的に伝達する。さらに、促進テストパネルは第1接続配線とガラス基板上に形成された回路ターミナルを含んでいて、第1接続配線はテスト電極を回路ターミナルと接続し、回路ターミナルは外部との信号伝達用である。柔軟性フィルム上の第2接続配線は回路ターミナルをホスト系回路と接続するために用いることができる。第2接続配線を備える柔軟性フィルムは柔軟性印刷回路(FPC)またはテープである。
【0012】
ホスト系回路はドライバー(駆動)ICを含んでいて、ホスト系回路からの信号を処理し、第2接続配線を介して信号を促進テストパネルにアウトプットする。
【0013】
ドライバーICは柔軟性フィルム上に取り付けられていてホスト系回路からの信号を処理することが好ましい。ドライバーICの柔軟性フィルムへの取付は、フィルム上のチップ(COF)またはTABパッケージ技術を用いて達成できる。
【0014】
ドライバーICは同様に促進テストパネル上に取付られ、ホスト系回路からの信号を処理できる。ドライバーICはガラス上のチップ(COG)技術を用いて促進テストパネル上に取り付けることができる。
【0015】
本発明の目的にしたがって、複数のテスト電極を備える促進テストパネルは次のステップににより形成できる:(1)基板上に金属層を形成し、その上に適当な回路パターンを形成する;(2)金属層および基板上に絶縁層を形成し、その上にパターンを形成して適当な接触ウインドーを製造する;(3)絶縁層および金属層上にフォトレジスト層を形成し、パターンをフォトレジスト層上に形成してテスト電極を形成するためにある領域を露光する:(4)フォトレジスト層、絶縁層および金属層上に感光性ポリイミド(PSPI)を形成し、PSPI層上にパターンを形成してテスト電極を形成するために領域上の金属回路を露光する;(5)金属隆起(bump)を露光金属回路に成長させることによりテスト電極を形成する;(6)さらにフォトレジスト層を除去する。
【0016】
テストパネル形成用基板はガラス基板である。露光金属回路上のテスト電極の形成は電気メッキにより達成できる。
【0017】
図面を参照して本発明の内容を詳細に説明する。
【0018】
図1及び図2は、本発明のLCDパネル用の好適な実施態様である促進テストパネルおよび促進テスト方法を示す。促進テストパネル10は、複数のテスト電極11と回路ターミナル12とを含んでいる。複数のテスト電極11はテストパネル面から突出し、LCDパネル20の電極ターミナル21における複数のインプット電極22と1対1で対応することが好ましい。テスト電極11の両側には感光性ポリイミド(PSPI)層14を形成してテスト電極11を圧力からの歪みを保護することができる。テスト電極11は第1接続配線13を介して回路ターミナル12と接続する。適切なパターンを備える絶縁層15を第1接続配線13上に形成して第1接続配線13を保護できる。
【0019】
回路ターミナル12は柔軟性フィルム30上の第2接続配線を介してホスト系回路40と信号伝達する。柔軟性フィルム30は、たとえばテープであり、たとえばTABパッケージ技術で埋設されたドライバーIC50を有する。ドライバーIC50を用いてホスト系回路40からの信号を処理してかかる信号を促進テストパネル10にアウトプットする。柔軟性フィルム30およびそれに取り付けられたドライバーIC50は、同様にフィルム上のチップ(COF)のその他の技術でもパッケージできる。
【0020】
促進テストを行う際に、促進テストパネル10のテスト電極11は、CCD光系(図示せず)およびアラインメントマーク23,24を用いてLCDパネル20上の電極ターミナル21とマッチさせて適当な圧力をかけるので、テスト電極11とインプット電極22は1対1で接触して促進テストが行われる。
【0021】
図3a〜3gは、促進テストパネル10を製造するために好適な実施態様である方法を示す。第1に、図3aで示されるように、基板60,たとえばガラス基板はスパッタリングにより金属層61で被覆される。回路パターンはその後、図3bのように、金属層61上に形成される。
【0022】
図3cを参照すると、金属層61と基板60はスパッタリングまたは蒸着法により絶縁層62を形成する。その後、絶縁層62は図3dで示されるようにパターン化され、適当な回路を露光しまたはウインドウと接触する。たとえば、テスト電極11用の位置の回路および回路ターミナル12用の位置の回路はこのステップで露光される。
【0023】
図3eおよび図4を参照すると、ホトレジスト層63は絶縁層62および金属層61上に被覆される。ホトレジスト層63はパターン化されてテスト電極11を形成するためにある領域を露光する。
【0024】
図3fで示されるように、フォトレジスト層63、絶縁層62および金属層61はPSPI層64で被覆され、さらに、PSPI層64はパターン化されテスト電極11を形成するための位置の金属回路を露光する。
【0025】
最後に、図3gに示されるように、Ni、AuまたはCuがテスト電極65を形成するために電気メッキにより露光金属61に被覆される。テスト電極65は、PSPI層64よりも若干高いことが好ましい。フォトレジスト層63を除去した後、促進テストパネル10が完成する。
【0026】
ドライバーIC50は柔軟性印刷回路40上に取り付けられ、または図5に示されるように、促進テストパネル10上にパッケージ化される。ドライバーIC50は、回路ターミナル12とテスト電極11との間で、促進テストパネル10上にCOGパッケージ技術を用いて埋め込むことができる。回路ターミナル12は、柔軟性印刷回路70を介してホスト系40と信号伝達する。柔軟性印刷回路70とホスト系40との間の接続は、たとえばコネクター(図示せず)を用いて達成できる。したがって、ホスト系40からの信号は柔軟性印刷回路を介して回路ターミナル12にインプットでき、ドライバーIC50で処理でき、テスト電極11にアウトプットされる。
【0027】
以上のように、インプットの電極の間に極めて小さなピッチを備える高解像LCDパネルの促進テストに特に便利である。
【0028】
本発明はこのように記述されるが、同じことが多くの方法で変形できることが明らかである。かかる変形は本発明の精神および範囲から逸脱するものではなく、当業者に自明な修正は本発明の特許請求の範囲の範囲内に含まれるとすべきである。
【0029】
【発明の効果】
本発明の方法およびそのための構造物によれば、簡便な方法でかつ低コストでLCDパネルのテストを行うことができる。
【図面の簡単な説明】
【図1】は、促進テストパネル、柔軟性フィルム上にパッケージ化されたドライバーICを備える接続柔軟性フィルム(テープ)およびホスト回路の模式図である。
【図2】は、促進テストの模式図である。
【図3】の3aから3gは、本発明の促進テストパネルを製造するための好適な実施態様の工程の断面図である。
【図4】は、図3eの工程の後、ホトレジスト層が形成された際の一部拡大図である。
【図5】は、促進テストパネル、促進テストパネル上にパッケージ化されたドライバーICを備える接続柔軟性フィルムの模式図である。
【符号の説明】
10…促進テストパネル
11…テスト電極
12…回路ターミナル
13…第1接続配線
14…感光性ポリイミド層
15、62…絶縁層
21…電極ターミナル
22…インプット電極
30…柔軟性フィルム
40…ホスト系回路
50…ドライバーIC
60…基板
61…金属層
63…フォトレジスト層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing an accelerated test panel for a liquid crystal display (LCD) panel up power test.
[0002]
[Prior art]
LCD panels are widely used in LCDs of desktop computers, laptop computers and other electronic devices. There is an electrode terminal in the margin of the glass plate of the LCD panel, and the terminal is usually provided with connection wiring provided in a flexible film to constitute a signal transmission between the electrode terminal and the host system circuit. Is connected to The flexible film with connection wiring is a flexible printed circuit (FPC) or tape. An output signal from the host system circuit is processed by a driver integrated circuit (IC) and sent to an electrode terminal to drive a pixel on the LCD panel. The driver IC is mounted on, for example, a TAB (tape automatic coupling technology) tape carrier, an input lead to a host system circuit of the tape carrier connection driver IC, and an output lead to an electrode terminal of the tape carrier connection driver IC. The signal is transmitted to the electrode terminals and the host circuit via the tape carrier.
[0003]
However, after the LCD panel is manufactured and before it is sent to the subsequent LCD monitor (LCM) module to perform the driver IC package and system link, they turn on the LCD panel pixels via accelerated testing and the product is good. Should be checked. LCD panels should pass an accelerated test before entering the subsequent driver IC packaging process. Because high resolution LCD panels are arranged near the input electrodes of the electrode terminals (ie, small electrode pitch), the conventional method of performing accelerated tests using probes to the input electrodes of the electrode terminals is extremely difficult. Making test equipment is equally difficult. Therefore, it is costly to perform such tests.
[0004]
Therefore, there is a need to provide a new accelerated test method for testing LCD panels.
[0005]
[Problems to be solved by the invention]
It is a primary object of the present invention to provide a method of manufacturing an accelerated test panel for an LCD panel accelerated test, thereby greatly reducing the difficulty and cost of the accelerated test.
[0007]
It is an object of the present invention to provide a method of manufacturing an accelerated test panel for an LCD panel accelerated test, wherein the accelerated test panel is capable of contacting a plurality of input electrodes at electrode terminals of the LCD panel to perform an accelerated test. Having a test electrode, forming a metal layer on the substrate, patterning the metal layer to form a normal metal circuit pattern, forming an insulating layer on the metal layer and the substrate layer, patterning the insulating layer Exposing a suitable contact window, forming a photoresist layer on the insulating layer and the metal layer, exposing areas to pattern the photoresist layer to form a plurality of test electrodes, and forming a photosensitive polyimide (PSPI); A) forming a layer on the photoresist layer, the insulating layer and the metal layer and patterning the PSPI layer to form a plurality of test electrodes; Exposing the metal part of the region, to form a plurality of test electrodes to the exposed metal part, further a method of manufacturing a promotion test panel and removing the photoresist layer is achieved by.
[0009]
Further areas of applicability of the present invention will become apparent from the detailed description provided hereinafter. However, while the detailed description and examples illustrate preferred embodiments of the present invention, they are for illustrative purposes only, and various changes and modifications within the spirit and scope of the present invention will be apparent from the detailed description. It is because it becomes clear to the trader.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
In accordance with the above objectives, the present invention uses an accelerated test panel to test LCD panels. The accelerated test panel includes a plurality of test electrodes, which are connected to a plurality of input electrodes at the electrode terminals of the LCD panel for performing an accelerated test.
[0011]
The accelerated test panel preferably includes a glass substrate and a plurality of test electrodes formed on the glass substrate. Each of the test electrodes has a one-to-one correspondence with one of the plurality of input electrodes on the LCD panel. When performing the accelerated test, the accelerated test panel and the electrode terminals on the LCD panel are directly matched, and when the appropriate pressure is applied to them, each of the test electrodes will have a corresponding input electrode on the LCD panel to perform the accelerated test. And electrically communicate with it. Further, the accelerated test panel includes a first connection line and a circuit terminal formed on the glass substrate, wherein the first connection line connects the test electrode to the circuit terminal, and the circuit terminal is for signal transmission with the outside. . The second connection wiring on the flexible film can be used to connect the circuit terminal to a host system circuit. The flexible film provided with the second connection wiring is a flexible printed circuit (FPC) or a tape.
[0012]
The host circuit includes a driver (drive) IC, processes a signal from the host circuit, and outputs the signal to the acceleration test panel through the second connection wiring.
[0013]
The driver IC is preferably mounted on a flexible film and processes signals from a host system circuit. Attachment of the driver IC to the flexible film can be achieved using chip on film (COF) or TAB packaging technology.
[0014]
The driver IC is also mounted on the accelerated test panel and can process signals from host related circuits. The driver IC can be mounted on an accelerated test panel using chip on glass (COG) technology.
[0015]
According to the object of the present invention, an accelerated test panel with a plurality of test electrodes can be formed by the following steps: (1) forming a metal layer on a substrate and forming a suitable circuit pattern thereon; (2) A) forming an insulating layer on the metal layer and the substrate and forming a pattern thereon to produce a suitable contact window; (3) forming a photoresist layer on the insulating layer and the metal layer and forming the pattern on the photoresist. Exposing certain areas to form test electrodes on the layer: (4) Form photosensitive polyimide (PSPI) on photoresist layer, insulating layer and metal layer and pattern on PSPI layer Exposing a metal circuit on the area to form a test electrode; (5) forming a test electrode by growing a metal bump on the exposed metal circuit; (6) Removing the photoresist layer al.
[0016]
The test panel forming substrate is a glass substrate. The formation of test electrodes on the exposed metal circuits can be achieved by electroplating.
[0017]
The contents of the present invention will be described in detail with reference to the drawings.
[0018]
1 and 2 show a preferred embodiment of an accelerated test panel and an accelerated test method for an LCD panel according to the present invention. The accelerated
[0019]
The
[0020]
When performing the accelerated test, the
[0021]
3a to 3g illustrate a preferred embodiment method for manufacturing the accelerated
[0022]
Referring to FIG. 3C, the
[0023]
Referring to FIGS. 3 e and 4, a
[0024]
As shown in FIG. 3f, the
[0025]
Finally, Ni, Au or Cu is coated on the exposed
[0026]
[0027]
As described above, it is particularly useful for accelerated testing of high resolution LCD panels with very small pitches between input electrodes.
[0028]
Although the invention is thus described, it is clear that the same can be varied in many ways. Such variations do not depart from the spirit and scope of the invention, and modifications obvious to those skilled in the art should be included within the scope of the claims of the invention.
[0029]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to the method of this invention and the structure for it, a test of an LCD panel can be performed by a simple method and low cost.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of an accelerated test panel, a connecting flexible film (tape) with a driver IC packaged on the flexible film, and a host circuit.
FIG. 2 is a schematic diagram of an acceleration test.
FIGS. 3a to 3g are cross-sectional views of steps of a preferred embodiment for manufacturing the accelerated test panel of the present invention.
FIG. 4 is a partially enlarged view when a photoresist layer is formed after the step of FIG. 3e.
FIG. 5 is a schematic diagram of an accelerated test panel and a connection flexible film with a driver IC packaged on the accelerated test panel.
[Explanation of symbols]
DESCRIPTION OF
Reference numeral 60: substrate 61: metal layer 63: photoresist layer
Claims (3)
基板上に金属層を形成し、金属層をパターン化して通常の金属回路パターンを形成し、
前記金属層および基板層上に絶縁層を形成し、絶縁層をパターン化して適切な接触ウインドウを露光し、
フォトレジスト層を前記絶縁層および前記金属層上に形成し、フォトレジスト層をパターン化して複数のテスト電極を形成するために領域を露光し、
感光性ポリイミド(PSPI)層を前記フォトレジスト層、絶縁層および金属層上に形成し、PSPI層をパターン化して複数のテスト電極を形成するためにかかる領域の金属部分を露光し、
複数のテスト電極を前記露光金属部分に形成し、さらに
フォトレジスト層を除去することを特徴とする促進テストパネルの製造方法。A method of manufacturing an accelerated test panel for an LCD panel accelerated test, the accelerated test panel having a plurality of test electrodes capable of contacting a plurality of input electrodes at electrode terminals of the LCD panel for performing an accelerated test;
Form a metal layer on the substrate, pattern the metal layer to form a normal metal circuit pattern,
Forming an insulating layer on the metal layer and the substrate layer, patterning the insulating layer and exposing a suitable contact window;
Forming a photoresist layer on the insulating layer and the metal layer, exposing regions to pattern the photoresist layer to form a plurality of test electrodes;
Forming a photosensitive polyimide (PSPI) layer on the photoresist layer, the insulating layer and the metal layer, and exposing a metal portion of the region to pattern the PSPI layer to form a plurality of test electrodes;
A method of manufacturing an accelerated test panel, comprising forming a plurality of test electrodes on the exposed metal portion and removing the photoresist layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000261461A JP3553864B2 (en) | 2000-08-30 | 2000-08-30 | LCD panel accelerated test method and structure therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000261461A JP3553864B2 (en) | 2000-08-30 | 2000-08-30 | LCD panel accelerated test method and structure therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002071764A JP2002071764A (en) | 2002-03-12 |
JP3553864B2 true JP3553864B2 (en) | 2004-08-11 |
Family
ID=18749298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000261461A Expired - Fee Related JP3553864B2 (en) | 2000-08-30 | 2000-08-30 | LCD panel accelerated test method and structure therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3553864B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4107275B2 (en) | 2004-09-09 | 2008-06-25 | セイコーエプソン株式会社 | Inspection probe and inspection apparatus, and inspection probe manufacturing method |
KR100968604B1 (en) | 2010-03-12 | 2010-07-09 | 주식회사 코디에스 | Film integrated contact type probe |
-
2000
- 2000-08-30 JP JP2000261461A patent/JP3553864B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002071764A (en) | 2002-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6771348B2 (en) | Displaying substrate and liquid crystal display device having the same | |
US6940301B2 (en) | Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel | |
EP0735405B1 (en) | Liquid crystal display device | |
US6777973B2 (en) | Liquid crystal display device and its testing method | |
US20020105263A1 (en) | Liquid crystal display and method for manufacturing the same | |
US6559549B1 (en) | Tape carrier package and method of fabricating the same | |
JP2003133677A (en) | Pressure-contacting structure of flexible circuit board | |
US6495768B1 (en) | Tape carrier package and method of fabricating the same | |
JP3785821B2 (en) | Liquid crystal display panel inspection apparatus and inspection method | |
KR100293982B1 (en) | LCD panel | |
US6603467B1 (en) | Method and apparatus for LCD panel power up test | |
US5525838A (en) | Semiconductor device with flow preventing member | |
JPH10209581A (en) | Printed wiring board, liquid crystal display and electronic apparatus | |
JP3553864B2 (en) | LCD panel accelerated test method and structure therefor | |
KR19980015037A (en) | Liquid crystal display (LCD) panel having inspection common line and common pad, inspection method of liquid crystal display panel, and manufacturing method of liquid crystal display module | |
JP2877621B2 (en) | Liquid crystal display | |
KR100194690B1 (en) | Liquid crystal display module | |
KR101033119B1 (en) | line on glass-type liquid crystal display device | |
JP2000111939A (en) | Liquid crystal display device | |
JPH09305121A (en) | Circuit connection structure, and display device and tcp structure body having the circuit connection structure | |
KR100679514B1 (en) | Liquid crystal display device | |
TWI245943B (en) | LCD panel and flexible printed circuit | |
KR20060000235A (en) | Liquid crystal display device | |
JP2001326244A (en) | Tape carrier package for display and display panel module using it | |
KR20040039676A (en) | Liquid crystal module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |