JP3551152B2

JP3551152B2 - Path detecting apparatus and method

Info

Publication number: JP3551152B2
Application number: JP2001014566A
Authority: JP
Inventors: 正史大神
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-01-23
Filing date: 2001-01-23
Publication date: 2004-08-04
Anticipated expiration: 2021-01-23
Also published as: JP2002217786A

Description

【０００１】
【発明の属する技術分野】
本発明は、拡散符号を用いてデータを送信するＣＤＭＡ方式の無線通信におけるパス検出装置及び方法に関する。
【０００２】
【従来の技術】
図８は、従来技術によるＣＤＭＡ（ＣｏｄｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ）方式の無線通信におけるパス検出装置の一構成を示したブロック図である。この図においてパス検出装置は相関器３、加算器５、メモリ６、パス検出回路７及びフィンガー回路８から構成されている。上記構成による従来技術のパス検出装置の動作について、図９に示したフローチャートを参照しながら説明する。
まず、加算器５は、加算カウンタｉの値を「０」、メモリ６の内容をクリアにし、初期化する（ステップＣ０）。相関器３は、データ列が入力されると（ステップＣ１）、入力されたデータ列に対して相関処理を行なう（ステップＣ３）。加算器５は、相関器３から出力された相関結果をメモリ６の値に加算し（ステップＣ５）、加算カウンタｉが所定の加算回数「Ｎ１」に達したかどうかを判断する（ステップＣ５ａ）。「Ｎ１」に達した場合には（ＹＥＳ）、加算器５はステップＣ０と同様に初期化し、加算結果を出力する（ステップＣ６）。一方、加算カウンタｉの値が「Ｎ１」に達していない場合には（ＮＯ）、加算器５は加算カウンタｉの値を１つ増加させ、加算結果をメモリ６に保存する（ステップＣ７）。
パス検出回路７は、加算器５から出力された加算結果を使用し、以下の手順によりパス検出処理を行なう。まず、上記加算結果をレベルの高い順にソート処理を行ない（ステップＣ８）、規定のレベルに満たないピークを削除する閾値処理を行なう（ステップＣ９）。そして、確度の高いピークを抽出する保護処理を行ない（ステップＣ１０）、フィンガー回路８へ通知するパス情報を作成する。
フィンガー回路８は、通知されたパス情報に従い入力されたデータ列のＲＡＫＥ合成処理を行なう（ステップＣ１１）。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、検波されたデータ列の同期状態のフィードバックやパス検出の速度を可変する回路構成を有していないので、パスの初期捕捉中など、高速にパス検出を行なう必要がある状況に対応することができなかった。
【０００４】
本発明は、上記問題点に鑑みてなされたもので、パス検出の速度が優先される状況においてより高速にパス検出を行なうことのできるパス検出装置及び方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、拡散符号を用いて送信データを伝送するＣＤＭＡ方式の無線通信におけるパス検出を行なうパス検出装置であって、単位時間あたりに相関演算できるデータ量が等しく、拡散符号のチップレートに対して異なるサンプリングレートにより、入力されたデータ列と拡散系列との相関計算を行なう複数の相関器と、検波された前記データ列の同期状態を検出し、該同期状態に応じた同期信号を出力する同期検出回路と、前記同期信号に基づいて、相関演算を行う対象サンプルの時間幅が、同期確立状態では狭く、同期保護状態では中程度に、同期未確立状態では広くなるように、複数のサンプリングレートを選択し、対応する選択信号を出力するサンプリングレート選択回路と、前記選択信号に基づいて前記データ列を入力する相関器を切り替える切替手段とを具備することを特徴とする。
請求項２に記載の発明は、請求項１に記載の発明において、前記同期検出回路は、検波された前記データ列からパイロットシンボルが連続して所定の回数検出された場合に、同期の確立状態を示す同期信号を出力することを特徴とする。
請求項３に記載の発明は、請求項２に記載の発明において、前記同期検出回路は、前記パイロットシンボルが連続して検出される回数が所定の回数より少ない場合に、同期の保護状態を示す同期信号を出力することを特徴とする。
【０００６】
請求項４に記載の発明は、拡散符号を用いて送信データを伝送するＣＤＭＡ方式の無線通信におけるパス検出を行なうパス検出方法であって、単位時間あたりに相関演算できるデータ量が等しく、拡散符号のチップレートに対して異なるサンプリングレートにより、入力されたデータ列と拡散系列との相関計算を行なう処理と、検波された前記データ列の同期状態を検出し、該同期状態に応じた同期信号を出力する処理と、前記同期信号に基づいて、相関演算を行う対象サンプルの時間幅が、同期確立状態では狭く、同期保護状態では中程度に、同期未確立状態では広くなるように、複数のサンプリングレートを選択し、対応する選択信号を出力する処理と、前記選択信号に基づいて前記相関計算処理の前記サンプリングレートを切り替える処理とを有することを特徴とする。
請求項５に記載の発明は、請求項４に記載の発明において、前期同期信号の出力処理は、検波された前記データ列からパイロットシンボルが連続して所定の回数以上検出された場合に、同期の確立を示す同期信号を出力することを特徴とする。
請求項６に記載の発明は、請求項５に記載の発明において、前期同期信号の出力処理は、検波された前記データ列からパイロットシンボルが連続して検出される回数が所定の回数より少ない場合に、同期の保護を示す同期信号を出力することを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の第１の実施形態について図面を参照して説明する。
図１は本実施の形態によるＣＤＭＡ（ＣｏｄｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ）方式の無線通信におけるパス検出装置の構成を示したブロック図である。この図において、本実施形態によるパス検出装置は、切替スイッチ１、１／２チップ精度（チップレートの２倍の精度）のサンプリングレートを有する相関器３、１チップ精度（チップレートと同精度）のサンプリングレートを有する相関器４、加算器５、メモリ６、パス検出回路７、フィンガー回路８、同期検出回路９及び、サンプリングレート選択回路１０から構成される。このパス検出装置では、入力されたデータ列の同期状態に応じて精度の違う相関器３と又は相関器４を選択してパス検出を行なう。
【０００８】
切替スイッチ１は、サンプリングレート選択回路１０から入力された選択信号に従い、データ列を相関器３に入力するか相関器４へ入力するかを切り替える。
相関器３は、１／２チップ精度のサンプリングレートにより、入力データ列と、パイロットシンボルなる特定の信号パターンを既知の拡散符号で拡散した拡散系列との相関計算を行ない、相関結果を出力する。
一方、相関器４は、１チップ精度のサンプリングレートで相関器３と同様に相関計算を行ない、相関結果を出力する。ここで、相関器３と相関器４が単位時間あたりに相関計算できるデータ量は等しいものとする。相関器４は相関器３の１／２の精度のサンプリングを行ない、同一の時間幅に入力されるデータ列の１／２のデータ量の相関計算しか行なわない。従って、相関器４は相関器３に対し、単位時間当りに相関計算を行なえるパス検出の時間幅（窓幅）が２倍になる。
【０００９】
図２は、相関器３及び相関器４の入力データ列に対する相関結果の一例を示した図である。ここでは、時間幅Ｗ１＝４チップ，時間幅Ｗ２＝８チップでありとし、Ｗ１とＷ２の間には、次に示す（１）式の関係が成立する。
Ｗ１×２＝Ｗ２・・・（１）
この図において、相関器３が単位時間毎に出力する相関結果のポイント数は「８」で、その時間幅は「Ｗ１」である。一方、相関器４が単位時間毎に出力する相関結果のポイント数は相関器３と同様「８」であるが、その時間幅は「Ｗ２」である。即ち、相関器４は相関器３と比べて、単位時間に出力するポイント数は等しく、相関結果の対象となる入力データ列の時間幅が２倍である。これにより、相関器４はパス検出を相関器３の２倍の速度で行うことができる。
【００１０】
加算器５は、指定された加算回数分、相関器３又は相関器４から出力された相関結果を累積加算し、その加算結果をメモリ６に格納する。
パス検出回路７は、加算器５の加算結果のレベルを所定の閾値により判定し、該閾値以上の確度の高いパスを抽出してフィンガ回路８へ通知するパス情報を作成する。
フィンガ回路８は、通知されたパス情報に従い、入力データ列に挿入されているパイロットシンボルの振幅と位相情報を用いて、入力データ列の検波及びＲＡＫＥ合成を行なう。
同期検出回路９は、フィンガー回路８から出力される検波されたパイロットシンボルを所定の閾値により判定し、該閾値以上のパイロットシンボルが連続して所定の回数検出された場合には同期が確立したと判断して同期確立信号（同期信号）を出力する。
サンプリングレート選択回路１０は、同期検出回路９から同期確立信号が出力された場合には相関器３を、同期確立信号が出力されない場合には相関器４をそれぞれ選択し、対応する相関器の選択信号を出力する。
【００１１】
次に、本実施形態の動作について図３、図４を参照して説明する。
まず、加算器５は加算カウンタｉの値とメモリ６の初期化（ｉ＝０，メモリ６のクリア）を行い、又、同期検出回路９は同期カウンタｎの値の初期化（ｎ＝０）をそれぞれ行う（ステップＡ０）。このとき、パス検出装置にデータ列は入力されておらず、同期検出回路９から同期確立信号は出力されない。従って、サンプリングレート選択回路１０は同期が確立していないと判断して相関器４を選択し（ステップＡ１８）、切替スイッチ１に対して相関器４の選択信号を出力している。
【００１２】
本パス検出装置にデータ列が入力されると（ステップＡ１）、当該データ列は、上記選択信号に基づく切替スイッチ１の動作により相関器４へ入力され。相関器４は、時間幅Ｗ１チップ分の上記データ列に対する相関計算を行ない、相関結果を出力する（ステップＡ４）。加算器５は、相関器４から出力された相関結果をメモリ６の値に加算し（ステップＡ５）、加算カウンタｉが所定の加算回数「Ｎ１」に達したかどうかを判断する（ステップＡ５ａ）。「Ｎ１」に達した場合には（ＹＥＳ）、加算カウンタｉおよびメモリ６の内容を初期化し、メモリ６に保存された加算結果を出力する（ステップＡ６）。パス検出回路６は、加算器５から出力された加算結果を、そのピークレベルの高い順にソートし（ステップＡ８）、規定の閾値に満たないピークのデータを削除する閾値処理を行ない（ステップＡ９）、さらに保護処理により確度の高いピークのデータ抽出を行ない、フィンガー回路８へ通知するパス情報を作成する（ステップＡ１０）。なお、ステップＡ５ａで「ＮＯ」の場合には、加算カウンタｉを１つ増加させ、加算結果をメモリ６に保存し（ステップＡ７）、ステップＡ１の処理に戻る。フィンガー回路８は、通知されたパス情報に従い入力されたデータ列のＲＡＫＥ合成処理を行ない（ステップＡ１１）、検波データを生成する。生成された検波データは、本パス検出装置に接続する図示しない後段の装置へ出力される。データ列が入力され続ける間、パス検出装置はステップＡ１〜Ａ１１の動作を繰り返す。
【００１３】
ところで、上記生成された検波データは後段に出力される一方で同期検出回路９に入力される。同期検出回路９は、検波データのパイロットシンボルと、既知のパイロットシンボルのパターンを比較し、正しいパイロットシンボル数が規定の閾値（Ｎ２）以上かどうかを判断する（ステップＡ１１ａ）。「Ｎ２」以上の場合には（ＹＥＳ）、同期カウンタｎを１つ増加させ（ステップＡ１２）、同期カウンタｎの値が同期保護段数（Ｎ３）以上かどうかを判断し（ステップＡ１２ａ）、「Ｎ３」以上の場合には（ＹＥＳ）、同期確立信号を出力し（ステップＡ１５）、「Ｎ３」未満の場合には（ＮＯ）、同期検出処理を終了する。なお、ステップＡ１０ａで「ＮＯ」の場合には、同期カウンタｎを初期化して（ｎ＝０）同期検出処理を終了する（ステップＡ１３）。サンプリングレート選択回路１０は、同期検出回路９からの出力信号を判断し（ステップＡ１５ａ）、同期確立信号を検出した場合には相関器３を、当該同期確立信号を検出しない場合には相関器４をそれぞれ選択し、対応する相関器の選択信号を出力する（ステップＡ１７，Ａ１８）。この選択信号に基づいて切替スイッチ１は、使用する相関器（相関器３又は相関器４）を切り替える（ステップＡ１８ａ）。
【００１４】
このように、パスの検出の開始時には１チップ精度の低速のサンプリングレートの相関器４を用いてパス検出を行なうことで、より高速にパスを検出することが可能になり、又、同期検出回路９から同期確立信号が出力された場合に１／２チップ精度の相関器３を用いたパス検出に切り替えることで精度の高いパス検出を行なうことが可能になる。これにより、通信状況に応じて精度又は速度を優先した適切なパス検出を行なうことができる。
【００１５】
次に、本発明の第２の実施形態について図面を参照して詳細に説明する。
図５は本実施の形態によるパス検出装置の構成を示したブロック図であり、上述の第１に実施形態の構成に対して１／４チップ精度（チップレートの４倍の精度）のサンプリングレートの相関器２が更に付加されている点が異なる。また、切替スイッチ１ａ、同期検出回路９ａ及びサンプリングレート選択回路１０ａの機能が一部異なっている。
【００１６】
相関器２は、１／４チップ精度のサンプリングレートで相関器３及び相関器４と同様に入力されたデータ列の相関計算を行なうもので、単位時間あたりに相関計算できるデータ量は相関器３及び相関器４と等しいものとする。
相関器２と相関器３並びに相関器４のそれぞれが単位時間当りに相関計算を行なうことのできるパス検出の時間幅（窓幅）には、（１）式と同様に次式の関係が成立する。
Ｗ１ａ×４＝Ｗ２ａ×２＝Ｗ３ａ・・・（２）
但し、Ｗ１ａは相関器２、Ｗ２ａは相関器３、Ｗ３ａは相関器４における窓幅とする。このように、相関器２は相関器４の４倍の精度でサンプリングを行なうため、パス検出の時間幅は相関器４の１／４になる。
【００１７】
切換スイッチ１ａは選択信号に基づいて相関器３と相関器４に加えて相関器２の切り替えを行なう。
同期検出回路９ａは、図１の同回路９の機能に加えて、フィンガー回路８から出力される検波されたパイロットシンボルが連続して検出される回数が所定の回数以下の場合には、同期の保護状態と判断し、同期保護信号（同期信号）を出力する。
サンプリングレート選択回路１０ａは、図１の同回路１０に加えて、同期検出回路９ａから同期確立信号が出力された場合には相関器２を選択し、対応する選択信号を出力し、同期保護信号が出力された場合には相関器３を選択し、対応する選択信号を出力する。
なお、上記以外の構成は図１の第１の実施形態と同一であり、同一の符号を付して説明は省略する。
【００１８】
次に、本実施形態の動作について図６、図７を参照して説明する。
まず、図３のステップＡ０と同様に加算カウンタｉの値とメモリ６、同期カウンタｎの値をそれぞれ初期化する（ステップＢ０）。また、このときパス検出装置にデータ列は入力されていないので、同期検出回路９ａから同期確立検出信号は出力されず、サンプリングレート選択回路１０ａは相関器４を選択し（ステップＢ１８）、切替スイッチ１ａに対して相関器４の選択信号を出力している。
【００１９】
パス検出装置にデータ列が入力されると（ステップＢ１）、当該データ列は、図３のステップＡ４〜ステップＡ１１ａと同様に処理され（ステップＢ４〜ステップＢ１１ａ）、同期検出回路９ａにおいて同期カウンタｎの値が同期保護段数（Ｎ３）以上かどうかを判断する（ステップＢ１２ａ）。同期カウンタｎの値が「Ｎ３」以上の場合には（ＹＥＳ）、図４のステップＡ１５と同様に同期確立信号を出力し（ステップＢ１５）、「Ｎ３」未満の場合には（ＮＯ）、同期保護信号を出力する（ステップＢ１４）。サンプリングレート選択回路１０ａは、同期検出回路９から出力される同期信号の判断を行ない（ステップＢ１５ａ）、同期確立信号を検出した場合には相関器２を、同期保護信号を検出した場合には相関器３を、上記何れの信号も検出しない場合には相関器４をそれぞれ選択し、対応する相関器の選択信号を出力する（ステップＢ１６〜Ｂ１８）。この選択信号に基づいて切替スイッチ１ａは、使用する相関器（相関器２〜相関器４）を切り替える（ステップＢ１８ａ）。
【００２０】
このように、同期検出回路９ａから出力される信号に基づいて相関器２〜相関器４を切り替え、同期の確立状態（同期確立、保護、未確立）に応じて、低速・高精度、中速・中精度又は高速・低精度の相関計算を行なうことにより、精度と速度の要求に対するバランスのとれた最適なパス検出を行なうことができる。
また、本発明は上述した第１又は第２の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々変更できることは勿論である。例えば、本実施形態では相関器のサンプリングレートがチップレートの１倍，２倍又は４倍の場合について説明しているが、必要な精度と速度の要求に応じて適宜変更してもよい。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、異なるサンプリングレートの相関器を複数備え、使用する相関器が検波データの同期状態に応じて同期検出回路から出力される同期信号に応じて切り替えるようにしたので、発呼直後のパスの初期捕捉中や、パスを見失った場合など、同期の確立していない時には、低精度のサンプリングレートの相関器を使用して、単位時間あたりで出力するパス検出の窓幅を増やし、必要なパス検出範囲全体をパス検出するのにかかる時間を低減することができ、より高速にパスを捕捉することができる。
【００２２】
また、検波データから所定の回数連続してパイロットシンボルを検出された場合に、同期検出回路から同期の確立を示す同期信号を出力されるようにすることで、偶然に検出されたパイロットシンボルによって同期の確立を判断することを防ぎ、より確実に同期の確立を検出することができる。
【００２３】
更に、検波データから連続して検出されるパイロットシンボルが所定の回数より少ない場合に、同期検出回路から同期の保護を示す同期信号が出力されるようにすることで、より同期の確立状態をより細かく検出することが可能になり、当該同期状態に応じてより適切なサンプリングレートの相関器を用いてパス検出を行なうことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるパス検出装置の構成を示すブロック図である。
【図２】相関器３及び相関器４の入力データ列に対する相関結果の一例を示した図である。
【図３】第１の実施形態の動作を示すフローチャートである。
【図４】第１の実施形態の動作を示すフローチャートである。
【図５】本発明の第２の実施形態によるパス検出装置の構成を示すブロック図である。
【図６】第２の実施形態の動作を示すフローチャートである。
【図７】第２の実施形態の動作を示すフローチャートである。
【図８】従来技術によるパス検出装置の構成を示すブロック図である。
【図９】従来技術の動作を示すフローチャートである。
【符号の説明】
１、１ａ切替スイッチ（切替手段）
２、３、４、相関器
９、９ａ同期検出回路
１０、１０ａサンプリングレート選択回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a path detection apparatus and method in a CDMA wireless communication that transmits data using a spreading code.
[0002]
[Prior art]
FIG. 8 is a block diagram showing one configuration of a path detection device in wireless communication of a CDMA (Code Division Multiple Access) method according to the related art. In this figure, the path detection device includes a correlator 3, an adder 5, a memory 6, a path detection circuit 7, and a finger circuit 8. The operation of the conventional path detecting device having the above configuration will be described with reference to the flowchart shown in FIG.
First, the adder 5 sets the value of the addition counter i to "0", clears the contents of the memory 6, and initializes it (step C0). When the data sequence is input (step C1), the correlator 3 performs a correlation process on the input data sequence (step C3). The adder 5 adds the correlation result output from the correlator 3 to the value in the memory 6 (step C5), and determines whether the addition counter i has reached a predetermined number of additions “N1” (step C5a). . If "N1" has been reached (YES), the adder 5 initializes in the same manner as in step C0, and outputs the addition result (step C6). On the other hand, if the value of the addition counter i has not reached “N1” (NO), the adder 5 increases the value of the addition counter i by one and stores the addition result in the memory 6 (step C7).
The path detection circuit 7 uses the addition result output from the adder 5 to perform a path detection process in the following procedure. First, the result of the addition is sorted in descending order of level (step C8), and threshold processing for deleting peaks below a prescribed level is performed (step C9). Then, protection processing for extracting a peak with high accuracy is performed (step C10), and path information to be notified to the finger circuit 8 is created.
The finger circuit 8 performs a RAKE combining process on the input data sequence according to the notified path information (step C11).
[0003]
[Problems to be solved by the invention]
However, in the above-described related art, since there is no circuit configuration for varying the speed of the path detection or the feedback of the synchronization state of the detected data string, it is necessary to perform high-speed path detection, such as during initial acquisition of a path. Could not respond to the situation.
[0004]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a path detection device and a path detection method that can perform path detection at a higher speed in a situation where the path detection speed is prioritized.
[0005]
[Means for Solving the Problems]
An invention according to claim 1 is a path detecting apparatus for performing path detection in CDMA wireless communication that transmits transmission data using a spreading code, wherein the amount of data that can be correlated per unit time is equal, and A plurality of correlators that perform a correlation calculation between an input data sequence and a spread sequence at different sampling rates with respect to the chip rate of the chip rate, and detect a synchronization state of the detected data sequence, and respond to the synchronization state. A synchronization detection circuit that outputs a synchronization signal, and a time width of a target sample for performing a correlation operation based on the synchronization signal is narrow in a synchronization established state, medium in a synchronization protection state, and wide in a synchronization unestablished state. A sampling rate selection circuit for selecting a plurality of sampling rates and outputting a corresponding selection signal; and Characterized by comprising a switching means for switching the correlators to force.
According to a second aspect of the present invention, in the first aspect of the present invention, the synchronization detection circuit is configured to establish synchronization when a pilot symbol is continuously detected a predetermined number of times from the detected data sequence. Is output.
According to a third aspect of the present invention, in the second aspect of the invention, the synchronization detection circuit indicates a synchronization protection state when the number of times the pilot symbols are continuously detected is less than a predetermined number. It is characterized by outputting a synchronization signal.
[0006]
The invention described in claim 4 is the path detection method for performing path detection in a wireless CDMA communication for transmitting transmission data using a spreading code, equal amount of data that can be correlated calculation per unit time, the spreading code A process of calculating a correlation between an input data sequence and a spread sequence at a sampling rate different from the chip rate of the chip rate, detecting a synchronization state of the detected data sequence, and generating a synchronization signal corresponding to the synchronization state. A plurality of sampling processes are performed so that the output processing and the time width of the target sample for performing the correlation operation based on the synchronization signal are narrow in the synchronization established state, medium in the synchronization protection state, and wide in the synchronization unestablished state. A process of selecting a rate and outputting a corresponding selection signal, and switching the sampling rate of the correlation calculation process based on the selection signal And having a sense.
According to a fifth aspect of the present invention, in the fourth aspect of the present invention, the output processing of the first synchronizing signal is performed when a pilot symbol is continuously detected at least a predetermined number of times from the detected data sequence. And outputting a synchronization signal indicating the establishment of
According to a sixth aspect of the present invention, in the fifth aspect of the invention, the output processing of the first synchronization signal is performed when the number of times a pilot symbol is continuously detected from the detected data sequence is less than a predetermined number. In addition, a synchronization signal indicating protection of synchronization is output.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of a path detection device in wireless communication of a CDMA (Code Division Multiple Access) system according to the present embodiment. In this figure, the path detecting device according to the present embodiment includes a changeover switch 1, a correlator 3 having a sampling rate of 1/2 chip precision (accuracy twice the chip rate), and one chip precision (same precision as the chip rate). , A correlator 4, an adder 5, a memory 6, a path detection circuit 7, a finger circuit 8, a synchronization detection circuit 9, and a sampling rate selection circuit 10 having the following sampling rate. In this path detection device, path detection is performed by selecting a correlator 3 or a correlator 4 having different precision according to the synchronization state of the input data sequence.
[0008]
The changeover switch 1 switches between inputting the data string to the correlator 3 and inputting it to the correlator 4 according to the selection signal input from the sampling rate selection circuit 10.
The correlator 3 calculates a correlation between an input data sequence and a spread sequence obtained by spreading a specific signal pattern, which is a pilot symbol, with a known spreading code at a sampling rate of 1/2 chip precision, and outputs a correlation result.
On the other hand, the correlator 4 performs the correlation calculation at a sampling rate of one-chip accuracy in the same manner as the correlator 3, and outputs a correlation result. Here, it is assumed that the correlator 3 and the correlator 4 can calculate the same amount of data per unit time. The correlator 4 performs sampling with half the accuracy of the correlator 3 and performs only the correlation calculation of the data amount of 1/2 of the data string input in the same time width. Therefore, the correlator 4 doubles the time width (window width) of the path detection for performing the correlation calculation per unit time with respect to the correlator 3.
[0009]
FIG. 2 is a diagram illustrating an example of a correlation result with respect to the input data sequence of the correlator 3 and the correlator 4. Here, it is assumed that the time width W1 = 4 chips and the time width W2 = 8 chips, and the following equation (1) is established between W1 and W2.
W1 × 2 = W2 (1)
In this figure, the number of points of the correlation result output by the correlator 3 per unit time is “8”, and the time width is “W1”. On the other hand, the number of points results correlator correlator 4 you output per unit time is the same "8" and the correlator 3, the duration is "W2". That is, as compared with the correlator 3, the correlator 4 outputs the same number of points per unit time, and the time width of the input data sequence to be the target of the correlation result is twice. Thereby, the correlator 4 can perform the path detection at twice the speed of the correlator 3.
[0010]
The adder 5 accumulates and adds the correlation results output from the correlator 3 or the correlator 4 for the designated number of additions, and stores the addition result in the memory 6.
The path detection circuit 7 determines the level of the addition result of the adder 5 by a predetermined threshold, extracts a path having a high degree of certainty equal to or higher than the threshold, and creates path information to be notified to the finger circuit 8.
The finger circuit 8 performs detection and RAKE combining of the input data sequence using the amplitude and phase information of the pilot symbol inserted in the input data sequence according to the notified path information.
The synchronization detection circuit 9 determines the detected pilot symbol output from the finger circuit 8 by a predetermined threshold, and determines that synchronization has been established when pilot symbols equal to or larger than the threshold are continuously detected a predetermined number of times. Judge and output a synchronization establishment signal (synchronization signal).
The sampling rate selection circuit 10 selects the correlator 3 when the synchronization establishment signal is output from the synchronization detection circuit 9, and selects the correlator 4 when the synchronization establishment signal is not output, and selects the corresponding correlator. Output a signal.
[0011]
Next, the operation of the present embodiment will be described with reference to FIGS.
First, the adder 5 initializes the value of the addition counter i and the memory 6 (i = 0, clears the memory 6), and the synchronization detection circuit 9 initializes the value of the synchronization counter n (n = 0). (Step A0). At this time, no data sequence has been input to the path detection device, and no synchronization establishment signal is output from the synchronization detection circuit 9. Therefore, the sampling rate selection circuit 10 determines that synchronization has not been established, selects the correlator 4 (step A18), and outputs a selection signal of the correlator 4 to the changeover switch 1.
[0012]
When a data string is input to the path detection device (step A1), the data string is input to the correlator 4 by the operation of the changeover switch 1 based on the selection signal. The correlator 4 performs a correlation calculation on the data sequence for the time width W1 chip, and outputs a correlation result (step A4). The adder 5 adds the correlation result output from the correlator 4 to the value in the memory 6 (step A5), and determines whether the addition counter i has reached a predetermined number of additions “N1” (step A5a). . If "N1" has been reached (YES), the contents of the addition counter i and the memory 6 are initialized, and the addition result stored in the memory 6 is output (step A6). The path detection circuit 6 sorts the addition result output from the adder 5 in descending order of the peak level (step A8), and performs threshold processing for deleting data of a peak that does not satisfy a specified threshold (step A9). Then, peak data having a high degree of accuracy is extracted by the protection processing, and path information to be notified to the finger circuit 8 is created (step A10). If "NO" in the step A5a, the addition counter i is increased by one, the addition result is stored in the memory 6 (step A7), and the process returns to the step A1. The finger circuit 8 performs a RAKE combining process on the input data sequence according to the notified path information (step A11), and generates detection data. The generated detection data is output to a subsequent device (not shown) connected to the present path detection device. While the data string continues to be input, the path detecting device repeats the operations of steps A1 to A11.
[0013]
By the way, the generated detection data is output to the subsequent stage while being input to the synchronization detection circuit 9. The synchronization detection circuit 9 compares the pilot symbols of the detected data with the patterns of the known pilot symbols, and determines whether or not the correct number of pilot symbols is equal to or greater than a prescribed threshold value (N2) (step A11a). If it is equal to or more than "N2" (YES), the synchronization counter n is incremented by one (step A12), and it is determined whether or not the value of the synchronization counter n is equal to or greater than the number of synchronization protection stages (N3) (step A12a). Is greater than (YES), a synchronization establishment signal is output (step A15), and if less than "N3" (NO), the synchronization detection process ends. If “NO” in the step A10a, the synchronization counter n is initialized (n = 0), and the synchronization detection processing is ended (step A13). The sampling rate selection circuit 10 judges the output signal from the synchronization detection circuit 9 (step A15a), and when the synchronization establishment signal is detected, the correlator 3 is used. When the synchronization establishment signal is not detected, the correlator 4 is used. Are selected, and a corresponding correlator selection signal is output (steps A17 and A18). The changeover switch 1 switches the correlator (correlator 3 or correlator 4) to be used based on the selection signal (step A18a).
[0014]
As described above, at the start of path detection, path detection is performed using the correlator 4 having a one-chip accuracy and a low sampling rate, so that the path can be detected at a higher speed. When the synchronization establishment signal is output from the switch 9, the path detection is switched to the path detection using the correlator 3 with 1/2 chip precision, so that highly accurate path detection can be performed. This makes it possible to perform appropriate path detection with priority given to accuracy or speed according to the communication situation.
[0015]
Next, a second embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 5 is a block diagram showing the configuration of the path detection device according to the present embodiment, which has a sampling rate of 1/4 chip accuracy (4 times the chip rate) compared to the configuration of the above-described first embodiment. The difference is that the correlator 2 is further added. The functions of the changeover switch 1a, the synchronization detection circuit 9a, and the sampling rate selection circuit 10a are partially different.
[0016]
The correlator 2 calculates the correlation of the input data sequence in the same manner as the correlators 3 and 4 at a sampling rate of 1/4 chip accuracy. And the correlator 4.
The time width (window width) of path detection in which each of the correlators 2, 3 and 4 can perform the correlation calculation per unit time has the following relationship as in the case of the expression (1). I do.
W1a × 4 = W2a × 2 = W3a (2)
Here, W1a is the correlator 2, W2a is the correlator 3, and W3a is the window width of the correlator 4. As described above, since the correlator 2 performs sampling with four times the accuracy of the correlator 4, the time width of the path detection is 1/4 of that of the correlator 4.
[0017]
The changeover switch 1a switches the correlator 2 in addition to the correlators 3 and 4 based on the selection signal.
In addition to the function of the circuit 9 shown in FIG. 1, the synchronization detection circuit 9a has the function of detecting the synchronization of the pilot symbol output from the finger circuit 8 when the number of consecutive detections is equal to or less than a predetermined number. Judge as the protection state and output the synchronization protection signal (synchronization signal).
The sampling rate selection circuit 10a, in addition to the circuit 10 of FIG. 1, select the correlator 2 if the synchronization establishment signal from the synchronization detection circuits 9a is outputted, and outputs a corresponding selection signal, the synchronization protection signal Is output, the correlator 3 is selected, and a corresponding selection signal is output .
The configuration other than the above is the same as that of the first embodiment in FIG. 1, and the same reference numerals are given and the description is omitted.
[0018]
Next, the operation of the present embodiment will be described with reference to FIGS.
First, similarly to step A0 in FIG. 3, the value of the addition counter i and the values of the memory 6 and the synchronization counter n are initialized (step B0). At this time, since no data sequence has been input to the path detection device, no synchronization establishment detection signal is output from the synchronization detection circuit 9a, and the sampling rate selection circuit 10a selects the correlator 4 (step B18). The selection signal of the correlator 4 is output to 1a.
[0019]
When a data string is input to the path detection device (step B1), the data string is processed in the same manner as steps A4 to A11a in FIG. 3 (step B4 to step B11a), and the synchronization counter n in the synchronization detection circuit 9a. Is greater than or equal to the number of synchronization protection stages (N3) (step B12a). If the value of the synchronization counter n is equal to or greater than "N3" (YES), a synchronization establishment signal is output (step B15) as in step A15 of FIG. 4, and if less than "N3" (NO), synchronization is performed. A protection signal is output (step B14). The sampling rate selection circuit 10a determines the synchronization signal output from the synchronization detection circuit 9 (step B15a). When the synchronization establishment signal is detected, the correlator 2 is used, and when the synchronization protection signal is detected, the correlation is used. If none of the above signals is detected by the correlator 3, the correlator 4 is selected, and a corresponding correlator selection signal is output (steps B16 to B18). Based on the selection signal, the changeover switch 1a switches the correlators (correlators 2 to 4) to be used (step B18a).
[0020]
As described above, the correlators 2 to 4 are switched based on the signal output from the synchronization detection circuit 9a, and the low-speed / high-precision and medium-speed are selected according to the synchronization establishment state (synchronization establishment, protection, not established). By performing medium-accuracy or high-speed / low-accuracy correlation calculations, it is possible to perform optimal path detection that balances requirements for accuracy and speed.
Further, the present invention is not limited to the above-described first or second embodiment, and it goes without saying that various modifications can be made without departing from the spirit of the present invention. For example, in the present embodiment, the case where the sampling rate of the correlator is 1, 2, or 4 times the chip rate is described, but the sampling rate may be appropriately changed according to the required accuracy and speed.
[0021]
【The invention's effect】
As described above, according to the present invention, a plurality of correlators having different sampling rates are provided, and the correlators to be used are switched according to the synchronization signal output from the synchronization detection circuit according to the synchronization state of the detection data. Therefore, when synchronization is not established, such as during initial acquisition of a path immediately after calling or when the path is lost, path detection output per unit time using a correlator with a low-accuracy sampling rate , The time required to detect a path in the entire required path detection range can be reduced, and a path can be captured at a higher speed.
[0022]
Further, when a pilot symbol is detected a predetermined number of times consecutively from the detection data, a synchronization signal indicating establishment of synchronization is output from the synchronization detection circuit. The establishment of synchronization can be prevented, and the establishment of synchronization can be detected more reliably.
[0023]
Further, when the number of pilot symbols continuously detected from the detection data is less than a predetermined number, a synchronization signal indicating protection of synchronization is output from the synchronization detection circuit, thereby further improving the state of establishment of synchronization. Fine detection is possible, and path detection can be performed using a correlator having a more appropriate sampling rate according to the synchronization state.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a path detection device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating an example of a correlation result with respect to an input data sequence of a correlator 3 and a correlator 4;
FIG. 3 is a flowchart showing an operation of the first embodiment.
FIG. 4 is a flowchart showing an operation of the first embodiment.
FIG. 5 is a block diagram illustrating a configuration of a path detection device according to a second embodiment of the present invention.
FIG. 6 is a flowchart illustrating the operation of the second embodiment.
FIG. 7 is a flowchart showing the operation of the second embodiment.
FIG. 8 is a block diagram illustrating a configuration of a path detection device according to the related art.
FIG. 9 is a flowchart showing the operation of the conventional technique.
[Explanation of symbols]
1, 1a switch (switching means)
2, 3, 4, correlators 9, 9a synchronization detection circuit 10, 10a sampling rate selection circuit

Claims

A path detecting apparatus for detecting a path in a CDMA wireless communication that transmits transmission data using a spreading code,
A plurality of correlators that perform the same amount of data that can be correlated per unit time and perform a correlation calculation between the input data sequence and the spreading sequence by a sampling rate different from the chip rate of the spreading code;
A synchronization detection circuit that detects a synchronization state of the detected data string and outputs a synchronization signal according to the synchronization state;
Based on the synchronization signal, a plurality of sampling rates are selected so that the time width of the target sample on which the correlation operation is performed is narrow in the synchronization established state, medium in the synchronization protected state, and wide in the unestablished state . A sampling rate selection circuit that outputs a corresponding selection signal,
Switching means for switching a correlator for inputting the data sequence based on the selection signal.

2. The synchronization detection circuit according to claim 1, wherein the synchronization detection circuit outputs a synchronization signal indicating a synchronization establishment state when a pilot symbol is continuously detected a predetermined number of times from the detected data sequence. Path detection device.

The path detection apparatus according to claim 2, wherein the synchronization detection circuit outputs a synchronization signal indicating a synchronization protection state when the number of times the pilot symbols are continuously detected is less than a predetermined number. apparatus.

A path detection method for performing path detection in a CDMA wireless communication that transmits transmission data using a spreading code,
A process of calculating a correlation between an input data sequence and a spreading sequence by using a sampling rate different from a chip rate of a spreading code, with an equal amount of data that can be correlated per unit time ;
A process of detecting a synchronization state of the detected data sequence and outputting a synchronization signal according to the synchronization state;
Based on the synchronization signal, a plurality of sampling rates are selected so that the time width of the target sample on which the correlation operation is performed is narrow in the synchronization established state, medium in the synchronization protected state, and wide in the unestablished state . Outputting a corresponding selection signal;
Switching the sampling rate of the correlation calculation process based on the selection signal.

The output processing of the first synchronizing signal, wherein when a pilot symbol is continuously detected a predetermined number of times or more from the detected data sequence, a synchronizing signal indicating establishment of synchronization is output. The described path detection method.

The output processing of the synchronization signal outputs a synchronization signal indicating protection of synchronization when the number of times a pilot symbol is continuously detected from the detected data sequence is less than a predetermined number. Item 6. The path detection method according to Item 5.