JP3548023B2

JP3548023B2 - Semiconductor device

Info

Publication number: JP3548023B2
Application number: JP34437798A
Authority: JP
Inventors: 秀雄国井; 光雄梅本; 俊之武; 清志三田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1998-12-03
Filing date: 1998-12-03
Publication date: 2004-07-28
Anticipated expiration: 2018-12-03
Also published as: JP2000174169A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）を採用したＣＳＰ（ＣｈｉｐＳｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。詳細は、例えば電子材料（１９９８年９月号２２頁〜）の特集「ＣＳＰ技術とそれを支える実装材料・装置」で述べられている。
【０００３】
図４は、ポリイミド系のフレキシブルシートを基板１として採用するもので、この基板１の上には、接着剤を介して銅箔パターン（図示せず）が貼り合わされている。この銅箔パターンの一部には、半導体チップ２が固着され、この半導体チップを取り囲む周囲の基板１表面には銅箔パターンによってボンディング用パッドが形成されている。このボンディング用パッドはこれと一体形成される配線を介して接続用パッドに接続され、該接続用パッドの下には基板１にあけられた貫通穴を介して半田ボール３が固着されている。基板１の上部は、半導体チップ２の周囲を封止樹脂層４によって被覆されている。
【０００４】
【発明が解決しようとする課題】
図４において、樹脂層４は熱硬化性樹脂を用いたトランスファーモールド工程によって形成される。この時の処理温度は、エポキシ系樹脂のガラス転移点（１１０℃）を越える１７０〜２１０℃であり、この温度での線膨張係数は３０ｐｐｍ／℃にも達する。これに対して、半導体チップ２のシリコンの線膨張係数は３ｐｐｍ／℃程度と小さい。つまり、前記処理温度から常温に冷却するまでの間に、樹脂層４は大幅に収縮するが、半導体チップ２は殆ど収縮しないということになる。
【０００５】
これらの収縮の差により、半導体チップ２上方の樹脂層４には図示矢印のような収縮力５が働き、半導体チップ２の端を支点とするようにして、周囲の樹脂層４には図示矢印６のような応力が働く。従って、冷却後には基板１の端部が持ち上がり、外形寸法に変化をもたらす。例えば、宇部興産社製ユーピレックス−Ｓ（商品名）という膜厚１５μｍのポリイミド系シートを２０ｍｍ×２０ｍｍの大きさに形成し、この上にチップサイズが１１ｍｍ×１１ｍｍの半導体チップを固着し、樹脂層４として日立化成社製ＣＥＬ９２００（商品名）という熱硬化性樹脂を膜厚６００μｍで被着したときは、基板１端部の持ち上がり量（図４：符号ｔ１）が大体１００μ〜１２０μｍに達することが判ってきた。
【０００６】
この様に基板１端部での持ち上がりがあると、基板１の水平が維持できなくなり、半田ボール３を用いて実装基板に実装する際に予期せぬトラブルを生じることがある。
【０００７】
また、樹脂層４の膜厚６００μｍに対して１００μｍもの持ち上がりがあると、樹脂層４の端部の高さが高くなり、半導体装置をプリント基板上に実装したときの実装高さ（図４：符号ｔ２）が高くなる。現在の軽薄短小化の方向にあっては、この様な高さｔ２の増大は許されるものではなく、時として規格外になるという危険性をはらんでいる。尚、持ち上がり量ｔ１は、半導体チップ２下部の基板１裏面表面を基準として測定している。
【０００８】
【課題を解決するための手段】
本発明は、前述の課題に鑑みてなされ、フレキシブルシート上に半導体チップを搭載し、前記半導体チップ周囲を被覆しつつ、前記フレキシブルシートの上部に樹脂層を形成した半導体装置において、
前記半導体チップの上に、前記半導体チップと線膨張係数が近似するプレートが被着され、前記樹脂層の膜厚が減じられていることを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の実施の形態を、図１〜図３を参照しながら詳細に説明する。
【００１０】
図１は、本発明による半導体装置を示す断面図であり、図２はその斜視図である。この装置は、基板１０の上に半導体チップ１１を固着し、固着した半導体チップ１１の周囲を樹脂層１２で被覆し、基板１０の裏面側にボールバンプ１３を形成したものである。
【００１１】
基板１０は、膜厚７５μｍのポリイミド樹脂系フレキシブルシートからなり、その表面にはエポキシ系やアクリル系の接着剤によって金属パターンが貼りつけられている。金属パターンは、銅箔１２μｍからなり、その上に電解メッキ法によってＮｉメッキ層１μｍ、Ａｕ層０．３μｍを順次積層し、エッチングして所望のパターンに描画したものである。
【００１２】
金属パターンは、外部接続を行うための配線部１４と、半導体チップ１１を固着するためのランド部１５とを形成する。配線部１５の特定箇所の下には、フレシキブルシートを貫通するスルーホールが設けられており、スルーホール内部に露出する配線部１５の裏面側に、半田ボール１３が接続されている。スルーホールは半導体チップ１１の電極数に相当する数だけ設けられている。ランド部１４には、絶縁ペーストなどの接着剤１６によって半導体チップ１１が固定される。ランド部１５は半導体チップ１１のチップサイズに比べて小さな面積で形成されており、半導体チップ１１の外周部分は配線部１４の上を被覆し、両者は絶縁層１７によって電気的絶縁が保たれている。
【００１３】
半導体チップ１１と配線部１４とは、半導体チップ１１の表面に形成した電極パッド１８と配線部１４とをワイヤ１９でワイヤボンディングすることにより電気接続される。ワイヤ１９は、そのループ高さの最も高い位置２０が、半導体チップ１１の外周端部の上部に位置するような軌跡を描いている。そして、基板１０の上を膜厚約６００μｍの樹脂層１２で被覆し、半導体チップ１１を封止すると共にパッケージ外形を成形する。封止にはトランスファーモールド手法を用い、基板１０の裏面側は露出する。
【００１４】
そして、半導体チップ１１の上に、絶縁性の接着剤によって板厚５０〜２００μｍの平坦なプレート３０を被着している。プレート３０は、シリコン（Ｓｉ）と線膨張係数が近似する、４−２アロイ（２５ｐｐｍ／℃）、コパール（３２ｐｐｍ／℃）等を用いる。また、例えば半導体チップ１１の大きさが１１ｍｍ×１１ｍｍであるとき、プレート３０は例えば９ｍｍ×９ｍｍの大きさを具備し、その端部２１は半導体チップ１１の４辺周辺部分に設けられた電極パッド１８の内側に位置して、ボンディングワイヤ１９との干渉を避けている。プレート３０表面の高さは、ボンディングワイヤ１９のループの最も高い位置２０とほぼ同じ高さに大略一致している。そして、プレート３０は、その板厚によって、半導体チップ１１上の樹脂の残り膜厚ｔ３を３０〜１５０μｍにまで減少させる。
【００１５】
この様に半導体チップ１１の上にプレート３０を被着する事により、半導体チップ１１の上部に存在する樹脂の量を減少することができる。樹脂の収縮力は樹脂の量に比例するので、樹脂の量を少なくすることによって収縮力を緩和し、湾曲の度合いを減少することができる。
【００１６】
図３を参照して、半導体チップ１１上方の樹脂の残り膜厚ｔ３が少なくなったことにより、この部分での樹脂の収縮力５はきわめて小さくなる。従って、従来の応力６も極めて小さくなって、基板１０周端部が持ち上がる現象を回避できる。この時、プレート３０の板厚を、ワイヤ１９の最も高い位置２０の高さに合わせることによって、チップ全体の高さｔ２を増大することなく樹脂の量だけを減じることができる。例えば、先に課題の欄で述べた一例と同じ構成で、残り膜厚ｔ３を１００μｍとしたときの本願による製品は、基板１０端部での持ち上がり量ｔ１を５０μ程度に抑えることが可能になった。
【００１７】
【発明の効果】
以上に説明した通り、本発明によれば、半導体チップ１１の上にプレート３０を被着することにより、上部の樹脂層１２の残り膜厚ｔ３を減じることができる。これにより、基板１０周端部での持ち上がり量ｔ１を大幅に減じることができる利点を有する。従って、外形寸法の変形が少なく、実装時における実装高さの変化がない半導体装置を提供できる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための断面図である。
【図４】従来の半導体装置を説明するための断面図である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly, to a CSP (Chip Size / Scale Package) employing a BGA (Ball Grid Array).
[0002]
[Prior art]
In recent years, the adoption of IC packages in portable devices and small-sized / high-density mounting devices has been advanced, and the concept of mounting the conventional IC packages and that of the conventional IC packages is about to change significantly. The details are described in, for example, a special issue “CSP technology and mounting materials and devices supporting the same” in Electronic Materials (September 1998, p. 22-).
[0003]
FIG. 4 employs a polyimide-based flexible sheet as the substrate 1, and a copper foil pattern (not shown) is bonded onto the substrate 1 via an adhesive. A semiconductor chip 2 is fixed to a part of the copper foil pattern, and bonding pads are formed on the surface of the substrate 1 surrounding the semiconductor chip by the copper foil pattern. The bonding pad is connected to a connection pad via a wiring formed integrally therewith, and a solder ball 3 is fixed below the connection pad via a through hole formed in the substrate 1. The upper part of the substrate 1 is covered with a sealing resin layer 4 around the semiconductor chip 2.
[0004]
[Problems to be solved by the invention]
In FIG. 4, the resin layer 4 is formed by a transfer molding process using a thermosetting resin. The treatment temperature at this time is 170 to 210 ° C., which exceeds the glass transition point (110 ° C.) of the epoxy resin, and the linear expansion coefficient at this temperature reaches 30 ppm / ° C. On the other hand, the coefficient of linear expansion of silicon of the semiconductor chip 2 is as small as about 3 ppm / ° C. In other words, during the period from the processing temperature to cooling to the normal temperature, the resin layer 4 shrinks significantly, but the semiconductor chip 2 hardly shrinks.
[0005]
Due to the difference between these contractions, a contraction force 5 as shown by an arrow acts on the resin layer 4 above the semiconductor chip 2 so that the end of the semiconductor chip 2 is used as a fulcrum and the surrounding resin layer 4 has an arrow A stress as shown in FIG. Therefore, after cooling, the end of the substrate 1 is lifted, causing a change in external dimensions. For example, a 15 μm thick polyimide-based sheet called UPILEX-S (trade name) manufactured by Ube Industries, Ltd. is formed in a size of 20 mm × 20 mm, and a semiconductor chip having a chip size of 11 mm × 11 mm is fixed thereon, and a resin layer is formed. When a thermosetting resin called CEL9200 (trade name) manufactured by Hitachi Chemical Co., Ltd. having a thickness of 600 μm is applied as No. 4, the lifting amount at the edge of the substrate 1 (FIG. 4: reference t1) may reach approximately 100 μm to 120 μm. I understand.
[0006]
If the end of the substrate 1 is lifted in this manner, the horizontal position of the substrate 1 cannot be maintained, and unexpected troubles may occur when mounting the substrate 1 on the mounting substrate using the solder balls 3.
[0007]
Further, if the resin layer 4 is lifted by 100 μm with respect to the film thickness of 600 μm, the height of the end of the resin layer 4 is increased, and the mounting height when the semiconductor device is mounted on a printed board (FIG. 4: The code t2) increases. In the current direction of miniaturization, it is not permissible to increase the height t2, and there is a risk that the height t2 may be out of the standard at times. The lifting amount t1 is measured with reference to the back surface of the substrate 1 below the semiconductor chip 2.
[0008]
[Means for Solving the Problems]
The present invention has been made in view of the above-mentioned problems, and a semiconductor device in which a semiconductor chip is mounted on a flexible sheet and a resin layer is formed on the flexible sheet while covering the periphery of the semiconductor chip,
A plate whose linear expansion coefficient is similar to that of the semiconductor chip is attached on the semiconductor chip, and the thickness of the resin layer is reduced.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS.
[0010]
FIG. 1 is a sectional view showing a semiconductor device according to the present invention, and FIG. 2 is a perspective view thereof. In this device, a semiconductor chip 11 is fixed on a substrate 10, the periphery of the fixed semiconductor chip 11 is covered with a resin layer 12, and a ball bump 13 is formed on the back surface of the substrate 10.
[0011]
The substrate 10 is made of a polyimide resin-based flexible sheet having a thickness of 75 μm, and a metal pattern is adhered to the surface thereof with an epoxy-based or acrylic-based adhesive. The metal pattern is made of a copper foil of 12 μm, on which a Ni plating layer of 1 μm and an Au layer of 0.3 μm are sequentially laminated by an electrolytic plating method and etched to draw a desired pattern.
[0012]
The metal pattern forms a wiring part 14 for external connection and a land part 15 for fixing the semiconductor chip 11. A through hole penetrating the flexible sheet is provided below a specific portion of the wiring portion 15, and a solder ball 13 is connected to the back surface of the wiring portion 15 exposed inside the through hole. The through holes are provided in a number corresponding to the number of electrodes of the semiconductor chip 11. The semiconductor chip 11 is fixed to the land portion 14 by an adhesive 16 such as an insulating paste. The land 15 has an area smaller than the chip size of the semiconductor chip 11. The outer peripheral portion of the semiconductor chip 11 covers the wiring portion 14, and the both are electrically insulated by the insulating layer 17. I have.
[0013]
The semiconductor chip 11 and the wiring section 14 are electrically connected by wire bonding the electrode pad 18 formed on the surface of the semiconductor chip 11 and the wiring section 14 with a wire 19. The wire 19 draws a locus such that the position 20 having the highest loop height is located above the outer peripheral end of the semiconductor chip 11. Then, the substrate 10 is covered with a resin layer 12 having a thickness of about 600 μm to seal the semiconductor chip 11 and to form a package outer shape. The transfer molding method is used for sealing, and the back surface of the substrate 10 is exposed.
[0014]
Then, a flat plate 30 having a thickness of 50 to 200 μm is adhered on the semiconductor chip 11 with an insulating adhesive. The plate 30 is made of 4-2 alloy (25 ppm / ° C.), copearl (32 ppm / ° C.), or the like, which has a linear expansion coefficient similar to that of silicon (Si). Further, for example, when the size of the semiconductor chip 11 is 11 mm × 11 mm, the plate 30 has a size of, for example, 9 mm × 9 mm, and the end portion 21 is an electrode pad provided on the periphery of four sides of the semiconductor chip 11. 18 to avoid interference with the bonding wire 19. The height of the surface of the plate 30 substantially matches the height of the highest position 20 of the loop of the bonding wire 19. Then, the plate 30 reduces the remaining film thickness t3 of the resin on the semiconductor chip 11 to 30 to 150 μm depending on the plate thickness.
[0015]
By attaching the plate 30 on the semiconductor chip 11 in this manner, the amount of resin existing on the upper part of the semiconductor chip 11 can be reduced. Since the shrinking force of the resin is proportional to the amount of the resin, the shrinking force can be reduced by reducing the amount of the resin, and the degree of bending can be reduced.
[0016]
Referring to FIG. 3, since the remaining film thickness t3 of the resin above the semiconductor chip 11 is reduced, the contraction force 5 of the resin at this portion becomes extremely small. Therefore, the conventional stress 6 becomes extremely small, and the phenomenon that the peripheral end of the substrate 10 is lifted can be avoided. At this time, by adjusting the thickness of the plate 30 to the height of the highest position 20 of the wire 19, only the amount of resin can be reduced without increasing the height t2 of the entire chip. For example, with the same configuration as the example described above in the section of the problem, when the remaining film thickness t3 is set to 100 μm, the product according to the present application can suppress the lifting amount t1 at the end of the substrate 10 to about 50 μm. Was.
[0017]
【The invention's effect】
As described above, according to the present invention, by attaching the plate 30 on the semiconductor chip 11, the remaining film thickness t3 of the upper resin layer 12 can be reduced. This has the advantage that the lift amount t1 at the peripheral end of the substrate 10 can be significantly reduced. Therefore, there is an advantage that a semiconductor device with little deformation of the external dimensions and no change in the mounting height during mounting can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining the present invention.
FIG. 2 is a perspective view for explaining the present invention.
FIG. 3 is a cross-sectional view for explaining the present invention.
FIG. 4 is a cross-sectional view illustrating a conventional semiconductor device.

Claims

A semiconductor chip is mounted on a land portion of a metal pattern provided on a flexible sheet, and an external connection terminal for external connection is provided on a back surface of the flexible sheet connected to a wiring portion of the metal pattern. In a semiconductor device in which a resin layer is formed on the surface of the flexible sheet while covering,
On the semiconductor chip, a plate whose linear expansion coefficient is similar to that of the semiconductor chip is adhered with an insulating adhesive, and the thickness of the resin layer that continuously covers the semiconductor chip and the upper part of the plate is reduced. A semiconductor device that reduces a contraction force of the resin layer to reduce a lifting amount at a peripheral end portion of the flexible sheet.

2. The semiconductor device according to claim 1, wherein the plate is located inside an electrode pad formed on a surface of the semiconductor chip.

2. The semiconductor device according to claim 1, wherein a height of the plate substantially coincides with a height of a loop of a bonding wire connected to an electrode pad of the semiconductor chip.