JP3544958B2

JP3544958B2 - Method of manufacturing gallium nitride based compound semiconductor

Info

Publication number: JP3544958B2
Application number: JP2001194060A
Authority: JP
Inventors: 士郎酒井
Original assignee: 士郎酒井; ナイトライド・セミコンダクター株式会社
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2004-07-21
Anticipated expiration: 2021-06-27
Also published as: JP2003007627A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に窒化ガリウム系化合物半導体を製造する方法に関する。
【０００２】
【従来の技術】
窒化ガリウム（ＧａＮ）系化合物半導体は、ＬＥＤ等の発光デバイスその他に広く応用されている。例えば、サファイア基板上にＥＬＯ（ＥｐｉｔａｘｉａｌｌｙＬａｔｅｒａｌｌｙＯｖｅｒｇｒｏｗｎ）法を用いてＧａＮを成長させた場合、室温で１０，０００時間以上連続動作可能な青色レーザも報告されている。ＥＬＯ法においては、サファイア基板上に数ミクロンのＧａＮ層を形成し、ＧａＮの＜１１００＞方向に沿ってストライプ状のマスクＳｉＯ_２を形成し、マスクＳｉＯ_２の開口から垂直方向にＧａＮを再成長させる。
【０００３】
しかしながら、このＥＬＯ法においては、マスクＳｉＯ_２が存在する部分におけるＧａＮ層で転位密度が減じているにすぎず、ＧａＮ層の一部しか良好な特性が得られないことになる。
【０００４】
一方、サファイアとＧａＮの格子不整合に鑑みて、サファイア基板上に低温でＧａＮあるいはＡｌＮのバッファ層を成長させ、さらにこのバッファ層の上にＧａＮ層を成長させることも提案されている。例えば、特開平４−２９７０２３号公報には、サファイア基板上に低温でＧａＡｌＮのバッファ層を成長させ、さらにＧａＮなどの半導体層を形成することが記載されている。
【０００５】
【発明が解決しようとする課題】
しかし、この方法においても、低温バッファ層に高密度の転位が生じるため、その上に形成されるＧａＮあるいはＧａＡｌＮ層にも高密度の転位が生じてしまい、長時間の連続動作可能な発光デバイスを得るには十分でない。
【０００６】
そこで、本願出願人は、先に特願平１１−３７６８４２号にて以下のような製造方法を提案した。すなわち、サファイア基板上に低温バッファ層を形成する前に、サファイア基板上に離散的に、あるいは複数の孔を有するバッファ体を形成し、このバッファ体の上に低温バッファ層を形成し、さらに低温バッファ層上にＧａＮ等の半導体を形成するのである。
【０００７】
図６及び図７には、本願出願人が先に提案した製造方法により製造されるＧａＮ系化合物半導体の構成が示されている。サファイア等の基板１０上にＳｉＮバッファ体１２が形成されている。ＳｉＮバッファ体１２は図７に示されるように基板１０を覆うよう層状に形成されるのではなく、離散的あるいは複数の孔１２ａを有するように形成されている。孔１２ａの部分はＳｉＮバッファ体１２が形成されておらず、基板１０が露出している。基板１０上に形成されたＳｉＮバッファ体１２は非晶質状態あるいは結晶状態のいずれでもよく、その上に形成される低温のＧａＮバッファ層１４の結晶成長を阻害する機能を有する。ＳｉＮバッファ体１２の上には低温（例えば５００度）でＧａＮバッファ層１４が約２０ｎｍ形成され、さらにＧａＮバッファ層１４上に高温（例えば１０７５度）でＧａＮ半導体層１６が約２μｍ形成される。このような構成とすることで、離散的に形成されたＳｉＮバッファ体１２の孔１２ａから面内に垂直な方向に低温バッファ層１４が成長し、やがてバッファ体１２を覆うように面内方向に成長していく。孔から垂直方向に成長する際には転位が生じやすいが、面内方向に成長する場合には下地層の影響を受けないため転位の発生を抑制することができ、結局ＧａＮ半導体層１６の転位も抑制することができる。
【０００８】
ところが、この方法でもある程度の転位が生じてしまう問題があった。すなわち、低温ＧａＮバッファ層１４上に高温でＧａＮ半導体層１６を成長させる際に、図８に示されるように基板の温度上昇に伴って低温ＧａＮバッファ層１４の一部が蒸発してしまい（図中符号１４ａ）、低温ＧａＮバッファ層１４の残存部分からＧａＮの成長が始まるため、残存部分がぶつかる部分で図９に示されるように転位１６ａが発生してしまうのである。また、蒸発の程度は昇温時間に依存するため、再現性を確保するためには高速で昇温する必要もある。
【０００９】
本発明は、上記の問題点に鑑みなされたものであり、その目的は、ＧａＮ系半導体のより一層の転位密度低減を図ることが可能な製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板上にバッファ層を低温で成長させ、さらに前記バッファ層上にＧａＮ系化合物半導体を形成する窒化ガリウム系化合物半導体の製造方法において、前記バッファ層の形成に先立ち、前記基板上に離散的に第１バッファ体を形成し、前記ＧａＮ系化合物半導体の形成に先立ち、前記バッファ層上に離散的に第２バッファ体を形成することを特徴とする。

【００１２】
また、本発明は、基板上にバッファ層を低温で成長させ、さらに前記バッファ層上にＧａＮ系化合物半導体を形成する窒化ガリウム系化合物半導体の製造方法において、前記バッファ層の形成に先立ち、前記基板上に複数の孔を有する第１バッファ体を形成し、前記ＧａＮ系化合物半導体の形成に先立ち、前記バッファ層上に複数の孔を有する第２バッファ体を形成することを特徴とする。
【００１３】
本方法において、前記バッファ体（第１及び第２バッファ体を含む）はシリコンあるいはシリコン化合物とすることができる。
【００１４】
また、本方法において、さらに、前記バッファ体の形成に先立ち、前記基板上に離散的に結晶核発生阻害層を形成することが好適であり、前記結晶核発生阻害層はストライプ状の所定間隔で形成されたシリコンあるいはシリコン化合物とすることができる。
【００１５】
また、本方法において、さらに、前記ＧａＮ系化合物半導体上にＩｎＧａＮ半導体を形成することもできる。
【００１６】
また、本方法において、さらに、前記ＧａＮ系化合物半導体上に量子井戸構造の超格子層を形成することもできる。
【００１７】
このように、本発明に係る製造方法では、低温で形成されるバッファ層上に離散的にバッファ体を形成し、このバッファ体によりＧａＮ系化合物半導体形成時の昇温に伴う低温バッファ層の蒸発を防ぐことができる。低温バッファ層は昇温過程において結晶化し、ＧａＮ系化合物半導体は結晶化したバッファ層表面のうちバッファ体が形成されていない部分から核発生してバッファ体上を面内方向に成長していく。そして、隣の核から発生したものと融合して一つの連続層となる。隣の核までの距離はバッファ体の離散度によるが例えば１０〜１００ｎｍであり、高温で成長されるＧａＮ系化合物半導体の膜厚（例えば２μｍ）と比べて格段に小さく転位の発生を抑制できる。なお、隣の核との境界領域で発生する可能性がある転位は、成長中に隣の転位と会合してループ状となるためそれ以上膜厚方向に伝搬することはない。
【００１８】
第１のバッファ体と第２のバッファ体を用いた場合には、第１のバッファ体で基板と低温バッファ層の界面で生じる転位を低減させ、かつ、第２のバッファ体で低温バッファ層の蒸発を防ぐ機能を有することとなり、両バッファ体の相乗効果によりＧａＮ系化合物半導体の転位を著しく減じることができる。
【００１９】
【発明の実施の形態】
以下、図面に基づき本発明の実施形態について説明する。
【００２０】
図１には、本実施形態に係るＧａＮ系化合物半導体の構成が示されている。（ａ）に示されるように、サファイア等の基板１０上にＳｉＮバッファ体１２が離散的に形成され、その上に低温（例えば５００度）でＧａＮバッファ層１４が約２０ｎｍ形成される。ＳｉＮバッファ体１２は図７に示されるように複数の孔１２ａを有しており、ここから低温ＧａＮバッファ層１４が垂直方向に成長していく。
【００２１】
本願出願人が先に提案した方法では、低温ＧａＮバッファ層１４上に直ちに高温（例えば１０７５度）でＧａＮ半導体層１６を成長させていたが、本実施形態では低温ＧａＮバッファ層１４上にＳｉＮバッファ体１２と同様な第２のＳｉＮバッファ体１５が形成される。この第２のＳｉＮバッファ体１５も離散的に形成され、複数の孔を有する。
【００２２】
そして、第２のＳｉＮバッファ体１５で低温ＧａＮバッファ体１４の大部分（全部ではないことに注意されたい）を被覆した後、（ｂ）に示されるように高温でＧａＮ半導体層１６が形成される。低温ＧａＮバッファ層１４の表面の大部分がＳｉＮバッファ体１５で覆われているため、基板の温度を上昇させても低温ＧａＮバッファ層１４は蒸発せず、昇温の過程で固相エピタキシーを起こし結晶化する。したがって、その上に形成されるＧａＮ半導体層１６はＳｉＮバッファ体１５の孔が核発生源となって転位の発生を防ぐことができる。
【００２３】
図２には、ＭＯＣＶＤ法を用いた本実施形態に係る製造方法のフローチャートが示されており、図３には本実施形態で用いられる製造装置が示されている。まず、反応管２０内にサファイア基板１０をサセプタ２１上に載置し、Ｈ_２雰囲気下でヒータ２２を用いてサファイア基板１０を１１５０度まで加熱して熱処理する。熱処理した後、温度を５００度まで下げ、ガス導入部２４から通気性を有する微多孔質部材２５を介してＨ_２とＮ_２の混合ガスを導入し、ガス導入部２３からシランガス（ＳｉＨ_４）、アンモニアガス（ＮＨ_３）及びＨ_２を供給してＳｉＮバッファ体１２を形成する（Ｓ１０１）。ＳｉＨ_４の流量は２０ｓｃｃｍ、ＮＨ_３の流量は５ｓｌｍ程度である。
【００２４】
次に、ＳｉＨ_４の供給を停止し、ガス導入部２３からトリメチルガリウム（ＴＭＧ）、ＮＨ_３、Ｈ_２を供給して基板温度を４５０度に維持しながらＧａＮバッファ層１４を成長させる（Ｓ１０２）。ＧａＮバッファ層１４の成長時間は約７５ｓｅｃであり、約２０ｎｍ成長させる。
【００２５】
次に、ＴＭＧの供給を停止し、ガス導入部２３から再びＳｉＨ_４、ＮＨ_３、Ｈ_２を供給して第２のＳｉＮバッファ体１５を形成する（Ｓ１０３）。第２のＳｉＮバッファ体１５の形成条件は、第１のＳｉＮバッファ体１２の形成条件と同一とすることができる。
【００２６】
第２のＳｉＮバッファ体１５を形成した後、ヒータ２２で基板１０を１０７５度まで加熱し、ガス導入部２３からＴＭＧ、ＮＨ_３、Ｈ_２を供給してＧａＮ半導体層１６を成長させる（Ｓ１０４）。
【００２７】
このように、第２のＳｉＮバッファ体１５でＧａＮバッファ層１４の蒸発を防ぐことで、ＧａＮ半導体層１６の転位を効果的に抑制することができる。
【００２８】
【実施例】
以下の条件で、常圧ＭＯＣＶＤ法によりＧａＮ系半導体を作成した。
【００２９】
（１）従来例
サファイア基板／低温成長ＧａＮバッファ層／高温成長ＧａＮ層
（２）本願出願人先提案（比較例）
サファイア基板／ＳｉＮバッファ体／低温成長ＧａＮバッファ層／高温成長ＧａＮ層
（３）実施例
サファイア基板／第１ＳｉＮバッファ体／低温成長ＧａＮバッファ層／第２ＳｉＮバッファ体／高温成長ＧａＮ層
いずれの例においても、原料には１０ｐｐｍ水素希釈ＳｉＨ_４、ＮＨ_３、ＴＭＧを用いた。全ての例において、低温成長ＧａＮバッファ層及び高温成長ＧａＮ層の成長条件は同一である。低温成長ＧａＮバッファ層の成長温度は５００度、成長時間は７５ｓｅｃである。この成長温度は４５０度〜６００度の範囲であればほぼ同じ効果が得られる。高温成長ＧａＮ層の成長温度は１０７５度である。第１及び第２のＳｉＮバッファ体の形成温度は５００度（低温成長ＧａＮバッファ層と同一）で、水素希釈ＳｉＨ_４とＮＨ_３の流量はそれぞれ２０ｓｃｃｍ、５ｓｌｍである。形成時間は５０ｓｅｃ〜１５０ｓｅｃの範囲で変化させたが、本願出願人先提案にあるように１２５ｓｅｃのときに最も良好な結果が得られる。いずれの例においても、低温成長ＧａＮバッファ層の成長終了後、７分で高温成長ＧａＮ層の成長温度である１０７５度まで昇温し、転位密度を平面ＴＥＭ（透過型電子顕微鏡）を用いて計測した。以下にその結果を示す。
【００３０】
【表１】

このように、転位密度は従来例＞比較例＞実施例の順であり、実施例の方法により転位密度を減少させることができた。なお、実施例の場合には観測面積が小さいため０．１×１０^８ｃｍ^−２以下の測定は困難であった。
【００３１】
また、昇温時間を７分から１０分、１５分と増大させた場合には、従来例では表面が次第に荒れてくることが確認された。また、比較例ではウエハの一部で転位密度の低減が観測された。すなわち、転位密度低減の再現性を確保するためには昇温時間を正確に制御する必要がある。一方、実施例では多少の転位密度の増加と表面の荒れが見られるものの、従来例及び比較例と比べると格段に影響は小さかった。したがって、実施例において転位密度低減の再現性確保は極めて容易である。
【００３２】
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく種々の変更が可能である。
【００３３】
例えば、本実施形態ではＧａＮ半導体層１６の転位密度が減じるが、ＧａＮ半導体層１６に歪みが残存してしまう場合も考えられる。そこで、本願出願人が先に特願２０００−１４３８２６号で提案したように、第１のＳｉＮバッファ体１２を形成する前に、基板１０上に結晶核発生阻害層を離散的に形成することもできる。結晶核発生阻害層はＳｉＯ_２やＳｉＮ、Ｓｉなど結晶の核発生がない、あるいは少ない材料を用いることができ、例えばＳｉＯ_２を幅２〜５０μｍのストライプ状に離散的に形成することができる。
【００３４】
図４には、このように形成されるＧａＮ系半導体の構成が示されている。図１（ｂ）と異なる点は、基板１０と第１のバッファ体１２との間に、ストライプ状のＳｉＯ_２１１が形成されていることである。このようにＳｉＯ_２１１を形成してその上に第１のＳｉＮバッファ体１２、ＧａＮバッファ層１４、第２のＳｉＮバッファ体１５、ＧａＮ半導体層１６を形成すると、これらの層はＳｉＯ_２１１の開口部から成長し、やがて面内方向に成長してＳｉＯ_２を覆うようになり、他の開口部から成長してきた層と会合してＧａＮ半導体層１６の歪みが緩和される。これにより、転位密度と歪みが共に小さいＧａＮ系半導体を得ることができる。
【００３５】
また、図１（ｂ）に示すようにＧａＮ半導体層１６を形成した後に、ＧａＮ半導体層１６上にＩｎＧａＮ層を形成し、さらにＡｌＧａＮ層を形成することでＧａＮ半導体層１６の歪みを緩和することもできる。
【００３６】
図５には、この場合のＧａＮ系半導体の構成が示されている。図１（ｂ）と異なる点は、ＧａＮ半導体層１６上にＩｎＧａＮ層１８及びＡｌＧａＮ層２０が形成されていることである。ＩｎＧａＮ層１８は例えば０．００１〜１μｍとすることができ、Ｉｎ組成は例えば０．０２〜０．５重量％とすることができる。ＩｎＧａＮ層１８の硬度はＧａＮ半導体層１６よりも小さいため、ＧａＮ半導体層１６の歪みはＩｎＧａＮ層１８で吸収され、デバイス構造としてもクラックのないものを得ることができる。
【００３７】
なお、ＩｎＧａＮ層１８の代わりに量子井戸構造の超格子層（あるいは多層量子井戸ＭＱＷ）を形成してもよい。超格子層は、２〜３ｎｍ厚のＩｎＧａＮとＧａＮを交互に積層して構成することができる。
【００３８】
また、本実施形態では第１バッファ体１２を形成することを前提としているが、
第１バッファ体１２を形成することなく基板上にＧａＮバッファ層１４を形成し、ＧａＮバッファ層１４上に第２のバッファ層１５を形成し、その後ＧａＮ半導体層１６を形成する際に、ＧａＮ半導体層１６の成長を途中で中断して離散的に形成された第３バッファ体を介在させ、その後成長を再開してＧａＮ半導体層１６を形成してもよい。この方法でも第２バッファ体１５により低温のＧａＮバッファ層１４の蒸発を防止しつつ、第３バッファ体によりＧａＮ半導体層１６の転位密度を低減することができる。もちろん、第１バッファ体１２、第２バッファ体１５及び第３バッファ体の全てを形成することもできる。
【００３９】
また、本実施形態においてバッファ体はＳｉＮ以外にＳｉやＳｉＯ_２を用いることができる。
【００４０】
【発明の効果】
以上説明したように、本発明によればＧａＮ系半導体の転位密度低減を図ることができる。
【図面の簡単な説明】
【図１】実施形態のＧａＮ系化合物半導体の構成図である。
【図２】実施形態の製造処理フローチャートである。
【図３】実施形態の製造装置の概念構成図である。
【図４】他の実施形態のＧａＮ系化合物半導体の構成図である。
【図５】さらに他の実施形態のＧａＮ系化合物半導体の構成図である。
【図６】関連技術のＧａＮ系化合物半導体の構成図である。
【図７】バッファ体の平面図である。
【図８】図６に示された関連技術の説明図（その１）である。
【図９】図６に示された関連技術の説明図（その２）である。
【符号の説明】
１０基板、１２第１バッファ体、１４ＧａＮバッファ層、１５第２バッファ体、１６ＧａＮ半導体層。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a gallium nitride-based compound semiconductor on a substrate.
[0002]
[Prior art]
Gallium nitride (GaN) -based compound semiconductors are widely applied to light-emitting devices such as LEDs and the like. For example, when GaN is grown on a sapphire substrate by using an ELO (Epitaxially Laterally Overgrown) method, a blue laser capable of continuously operating at room temperature for 10,000 hours or more has been reported. In the ELO method, a GaN layer of several microns is formed on a sapphire substrate, a striped mask SiO ₂ is formed along the <1100> direction of GaN, and GaN is regrown vertically from an opening of the mask SiO _2. Let it.
[0003]
However, in this ELO method, only the dislocation density is reduced in the GaN layer in the portion where the mask SiO ₂ is present, and good characteristics are obtained only in a part of the GaN layer.
[0004]
On the other hand, in view of the lattice mismatch between sapphire and GaN, it has been proposed to grow a GaN or AlN buffer layer on a sapphire substrate at a low temperature, and further grow a GaN layer on this buffer layer. For example, Japanese Patent Application Laid-Open No. H4-297023 describes that a GaAlN buffer layer is grown on a sapphire substrate at a low temperature, and a semiconductor layer such as GaN is further formed.
[0005]
[Problems to be solved by the invention]
However, also in this method, since high-density dislocations are generated in the low-temperature buffer layer, high-density dislocations are also generated in the GaN or GaAlN layer formed thereon, so that a light-emitting device that can operate continuously for a long time can be obtained. Not enough to get.
[0006]
Therefore, the applicant of the present application has previously proposed the following manufacturing method in Japanese Patent Application No. 11-376842. That is, before a low-temperature buffer layer is formed on a sapphire substrate, a buffer body having discrete or multiple holes is formed on the sapphire substrate, a low-temperature buffer layer is formed on this buffer body, A semiconductor such as GaN is formed on the buffer layer.
[0007]
6 and 7 show the configuration of a GaN-based compound semiconductor manufactured by the manufacturing method previously proposed by the present applicant. An SiN buffer 12 is formed on a substrate 10 such as sapphire. The SiN buffer body 12 is not formed in a layer shape so as to cover the substrate 10 as shown in FIG. 7, but is formed so as to have discrete or plural holes 12a. In the portion of the hole 12a, the SiN buffer body 12 is not formed, and the substrate 10 is exposed. The SiN buffer body 12 formed on the substrate 10 may be in either an amorphous state or a crystalline state, and has a function of inhibiting crystal growth of a low-temperature GaN buffer layer 14 formed thereon. A GaN buffer layer 14 of about 20 nm is formed on the SiN buffer body 12 at a low temperature (for example, 500 degrees), and a GaN semiconductor layer 16 is formed on the GaN buffer layer 14 at a high temperature (for example, 1075 degrees) of about 2 μm. With such a configuration, the low-temperature buffer layer 14 grows in a direction perpendicular to the plane from the holes 12 a of the discretely formed SiN buffer body 12, and in the in-plane direction so as to cover the buffer body 12 soon. Growing up. Dislocations are likely to occur when growing in the vertical direction from the holes, but when growing in the in-plane direction, the occurrence of dislocations can be suppressed because the underlayer is not affected. Can also be suppressed.
[0008]
However, this method has a problem that some dislocations occur. That is, when growing the GaN semiconductor layer 16 at a high temperature on the low-temperature GaN buffer layer 14, a part of the low-temperature GaN buffer layer 14 evaporates as the temperature of the substrate rises as shown in FIG. Since the growth of GaN starts from the remaining portion of the low-temperature GaN buffer layer 14, the dislocation 16a is generated at the portion where the remaining portion meets as shown in FIG. In addition, since the degree of evaporation depends on the temperature raising time, it is necessary to raise the temperature at a high speed in order to ensure reproducibility.
[0009]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a manufacturing method capable of further reducing the dislocation density of a GaN-based semiconductor.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a method for manufacturing a gallium nitride-based compound semiconductor, comprising: growing a buffer layer on a substrate at a low temperature; and forming a GaN-based compound semiconductor on the buffer layer. Prior to formation, a first buffer body is discretely formed on the substrate, and prior to formation of the GaN-based compound semiconductor, a second buffer body is discretely formed on the buffer layer.

[0012]
The present invention also provides a method for manufacturing a gallium nitride-based compound semiconductor, comprising: growing a buffer layer on a substrate at a low temperature; and forming a GaN-based compound semiconductor on the buffer layer. A first buffer body having a plurality of holes is formed thereon, and a second buffer body having a plurality of holes is formed on the buffer layer prior to the formation of the GaN-based compound semiconductor.
[0013]
In the method, the buffer body (including the first and second buffer bodies) may be silicon or a silicon compound.
[0014]
Further, in the present method, it is preferable that, prior to the formation of the buffer body, a crystal nucleation generation inhibition layer is discretely formed on the substrate, and the crystal nucleation generation inhibition layer is formed at predetermined intervals in a stripe shape. It can be formed silicon or a silicon compound.
[0015]
In the method, an InGaN semiconductor can be further formed on the GaN-based compound semiconductor.
[0016]
In this method, a superlattice layer having a quantum well structure can be further formed on the GaN-based compound semiconductor.
[0017]
As described above, in the manufacturing method according to the present invention, the buffer body is discretely formed on the buffer layer formed at a low temperature, and the buffer body evaporates the low-temperature buffer layer accompanying the temperature rise during the formation of the GaN-based compound semiconductor. Can be prevented. The low-temperature buffer layer crystallizes in the process of raising the temperature, and the GaN-based compound semiconductor generates nuclei from a portion of the crystallized buffer layer where no buffer is formed, and grows on the buffer in an in-plane direction. Then, it fuses with the one generated from the adjacent nucleus to form one continuous layer. The distance to the adjacent nucleus depends on the degree of discreteness of the buffer body, and is, for example, 10 to 100 nm, which is much smaller than the film thickness (for example, 2 μm) of a GaN-based compound semiconductor grown at a high temperature, and can suppress the generation of dislocations. Note that dislocations that may be generated in the boundary region with the adjacent nucleus do not propagate any further in the film thickness direction because they associate with the adjacent dislocations during growth to form a loop.
[0018]
When the first buffer body and the second buffer body are used, dislocation generated at the interface between the substrate and the low-temperature buffer layer is reduced by the first buffer body, and the low-temperature buffer layer is reduced by the second buffer body. It has a function of preventing evaporation, and the dislocation of the GaN-based compound semiconductor can be significantly reduced by the synergistic effect of both buffer bodies.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0020]
FIG. 1 shows a configuration of a GaN-based compound semiconductor according to the present embodiment. As shown in (a), a SiN buffer body 12 is discretely formed on a substrate 10 such as sapphire, and a GaN buffer layer 14 is formed thereon at a low temperature (for example, 500 ° C.) at about 20 nm. As shown in FIG. 7, the SiN buffer body 12 has a plurality of holes 12a, from which a low-temperature GaN buffer layer 14 grows in the vertical direction.
[0021]
In the method proposed by the applicant of the present invention, the GaN semiconductor layer 16 is grown immediately on the low-temperature GaN buffer layer 14 at a high temperature (for example, 1075 ° C.). A second SiN buffer body 15 similar to the body 12 is formed. The second SiN buffer body 15 is also formed discretely and has a plurality of holes.
[0022]
Then, after covering most (not all) of the low-temperature GaN buffer body 14 with the second SiN buffer body 15, the GaN semiconductor layer 16 is formed at a high temperature as shown in FIG. You. Since most of the surface of the low-temperature GaN buffer layer 14 is covered with the SiN buffer body 15, even if the temperature of the substrate is increased, the low-temperature GaN buffer layer 14 does not evaporate, causing solid phase epitaxy during the temperature rise. Crystallizes. Therefore, the GaN semiconductor layer 16 formed on the GaN semiconductor layer 16 can prevent the generation of dislocations due to the holes of the SiN buffer body 15 serving as nucleation sources.
[0023]
FIG. 2 shows a flowchart of a manufacturing method according to the present embodiment using the MOCVD method, and FIG. 3 shows a manufacturing apparatus used in the present embodiment. First, the sapphire substrate 10 is placed on the susceptor 21 in the reaction tube 20, and the sapphire substrate 10 is heated to 1150 ° C. by using the heater 22 in a H ₂ atmosphere to perform heat treatment. After the heat treatment, the temperature is lowered to 500 ° C., a mixed gas of H ₂ and N ₂ is introduced from the gas introduction unit 24 through the gas-permeable microporous member 25, and silane gas (SiH ₄ ) is introduced from the gas introduction unit 23. Then, ammonia gas (NH ₃ ) and H ₂ are supplied to form the SiN buffer 12 (S101). The flow rate of SiH ₄ is about 20 sccm, and the flow rate of NH ₃ is about 5 slm.
[0024]
Next, the supply of SiH ₄ is stopped, and trimethylgallium (TMG), NH ₃ , and H ₂ are supplied from the gas inlet 23 to grow the GaN buffer layer 14 while maintaining the substrate temperature at 450 degrees (S102). . The growth time of the GaN buffer layer 14 is about 75 seconds, and the GaN buffer layer is grown to about 20 nm.
[0025]
Next, the supply of TMG is stopped, and SiH ₄ , NH ₃ , and H ₂ are supplied again from the gas introduction unit 23 to form the second SiN buffer 15 (S103). The conditions for forming the second SiN buffer 15 can be the same as the conditions for forming the first SiN buffer 12.
[0026]
After the second SiN buffer body 15 is formed, the substrate 10 is heated to 1075 degrees by the heater 22, and TMG, NH ₃ , and H ₂ are supplied from the gas inlet 23 to grow the GaN semiconductor layer 16 (S104). .
[0027]
As described above, dislocation of the GaN semiconductor layer 16 can be effectively suppressed by preventing the GaN buffer layer 14 from being evaporated by the second SiN buffer body 15.
[0028]
【Example】
Under the following conditions, a GaN-based semiconductor was prepared by a normal pressure MOCVD method.
[0029]
(1) Conventional sapphire substrate / low-temperature-grown GaN buffer layer / high-temperature-grown GaN layer (2) Applicant's prior proposal (comparative example)
Sapphire substrate / SiN buffer / low-temperature grown GaN buffer layer / high-temperature grown GaN layer (3) Example In any of the examples of the sapphire substrate / first SiN buffer / low-temperature grown GaN buffer layer / second SiN buffer / high-temperature grown GaN layer As raw materials, 10 ppm hydrogen-diluted SiH ₄ , NH ₃ , and TMG were used. In all examples, the growth conditions for the low-temperature grown GaN buffer layer and the high-temperature grown GaN layer are the same. The growth temperature of the low-temperature grown GaN buffer layer is 500 degrees, and the growth time is 75 seconds. If the growth temperature is in the range of 450 to 600 degrees, almost the same effect can be obtained. The growth temperature of the high-temperature grown GaN layer is 1075 degrees. The formation temperature of the first and second SiN buffer bodies is 500 degrees (same as that of the low-temperature grown GaN buffer layer), and the flow rates of hydrogen-diluted SiH ₄ and NH ₃ are 20 sccm and 5 slm, respectively. Although the formation time was varied in the range of 50 sec to 150 sec, the best result was obtained at 125 sec as proposed by the present applicant. In each example, after the growth of the low-temperature-grown GaN buffer layer was completed, the temperature was raised to 1075 ° C., which is the growth temperature of the high-temperature-grown GaN layer, in 7 minutes, and the dislocation density was measured using a planar TEM (transmission electron microscope). did. The results are shown below.
[0030]
[Table 1]

As described above, the dislocation density was in the order of Conventional Example> Comparative Example> Example, and the dislocation density could be reduced by the method of Example. In the case of the examples, it was difficult to measure 0.1 × 10 ⁸ cm ⁻² or less because the observation area was small.
[0031]
Also, when the heating time was increased from 7 minutes to 10 minutes and 15 minutes, it was confirmed that the surface gradually became rough in the conventional example. In the comparative example, a reduction in dislocation density was observed in a part of the wafer. That is, in order to ensure reproducibility of dislocation density reduction, it is necessary to accurately control the temperature rise time. On the other hand, in the example, although the dislocation density is slightly increased and the surface is roughened, the influence is remarkably small as compared with the conventional example and the comparative example. Therefore, it is extremely easy to ensure the reproducibility of reducing the dislocation density in the examples.
[0032]
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and various modifications can be made.
[0033]
For example, in the present embodiment, the dislocation density of the GaN semiconductor layer 16 is reduced, but a case where strain remains in the GaN semiconductor layer 16 may be considered. Therefore, as proposed by the present applicant in Japanese Patent Application No. 2000-143826, a crystal nucleation generation inhibition layer may be discretely formed on the substrate 10 before the first SiN buffer body 12 is formed. it can. The crystal nucleation generation inhibition layer can be made of a material such as SiO ₂ , SiN, or Si that has no or few crystal nuclei. For example, SiO ₂ can be discretely formed in a stripe shape having a width of ₂ to 50 μm.
[0034]
FIG. 4 shows the configuration of the GaN-based semiconductor thus formed. 1B is different from FIG. 1B in that stripe-shaped SiO ₂ 11 is formed between the substrate 10 and the first buffer body 12. When the SiO ₂ 11 is formed as described above and the first SiN buffer 12, the GaN buffer layer 14, the second SiN buffer 15, and the GaN semiconductor layer 16 are formed thereon, these layers become the SiO ₂ 11 It grows from the opening, and eventually grows in the in-plane direction to cover the SiO ₂ , and associates with the layer grown from the other opening to reduce the strain of the GaN semiconductor layer 16. Thereby, a GaN-based semiconductor having both a low dislocation density and a small strain can be obtained.
[0035]
Further, as shown in FIG. 1B, after forming the GaN semiconductor layer 16, an InGaN layer is formed on the GaN semiconductor layer 16, and an AlGaN layer is further formed to alleviate the distortion of the GaN semiconductor layer 16. You can also.
[0036]
FIG. 5 shows the configuration of the GaN-based semiconductor in this case. 1B is different from FIG. 1B in that an InGaN layer 18 and an AlGaN layer 20 are formed on the GaN semiconductor layer 16. The InGaN layer 18 can have, for example, 0.001 to 1 μm, and the In composition can have, for example, 0.02 to 0.5% by weight. Since the hardness of the InGaN layer 18 is smaller than that of the GaN semiconductor layer 16, the strain of the GaN semiconductor layer 16 is absorbed by the InGaN layer 18, and a crack-free device structure can be obtained.
[0037]
Note that a superlattice layer having a quantum well structure (or a multilayer quantum well MQW) may be formed instead of the InGaN layer 18. The superlattice layer can be formed by alternately stacking InGaN and GaN having a thickness of 2 to 3 nm.
[0038]
In the present embodiment, it is assumed that the first buffer body 12 is formed.
When forming the GaN buffer layer 14 on the substrate without forming the first buffer body 12, forming the second buffer layer 15 on the GaN buffer layer 14, and subsequently forming the GaN semiconductor layer 16, The GaN semiconductor layer 16 may be formed by interrupting the growth of the layer 16 on the way, interposing a discretely formed third buffer body, and then restarting the growth. Also in this method, the dislocation density of the GaN semiconductor layer 16 can be reduced by the third buffer while the low temperature evaporation of the GaN buffer layer 14 is prevented by the second buffer 15. Of course, all of the first buffer body 12, the second buffer body 15, and the third buffer body can be formed.
[0039]
In this embodiment, the buffer body may be made of Si or SiO ₂ other than SiN.
[0040]
【The invention's effect】
As described above, according to the present invention, the dislocation density of a GaN-based semiconductor can be reduced.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a GaN-based compound semiconductor according to an embodiment.
FIG. 2 is a manufacturing process flowchart of the embodiment.
FIG. 3 is a conceptual configuration diagram of a manufacturing apparatus according to the embodiment.
FIG. 4 is a configuration diagram of a GaN-based compound semiconductor according to another embodiment.
FIG. 5 is a configuration diagram of a GaN-based compound semiconductor according to still another embodiment.
FIG. 6 is a configuration diagram of a GaN-based compound semiconductor according to a related art.
FIG. 7 is a plan view of a buffer body.
FIG. 8 is an explanatory diagram (part 1) of the related art shown in FIG. 6;
FIG. 9 is an explanatory diagram (part 2) of the related art shown in FIG. 6;
[Explanation of symbols]
10 substrate, 12 first buffer bodies, 14 GaN buffer layers, 15 second buffer bodies, 16 GaN semiconductor layers.

Claims

A method for manufacturing a gallium nitride-based compound semiconductor, comprising: growing a buffer layer on a substrate at a low temperature; and further forming a GaN-based compound semiconductor on the buffer layer.
Prior to formation of the buffer layer, a first buffer body is discretely formed on the substrate, and prior to formation of the GaN-based compound semiconductor, a second buffer body is discretely formed on the buffer layer. A method for producing a gallium nitride-based compound semiconductor.

A method for manufacturing a gallium nitride-based compound semiconductor, comprising: growing a buffer layer on a substrate at a low temperature; and further forming a GaN-based compound semiconductor on the buffer layer.
Prior to formation of the buffer layer, a first buffer body having a plurality of holes is formed on the substrate, and prior to formation of the GaN-based compound semiconductor, a second buffer body having a plurality of holes is formed on the buffer layer. Forming a gallium nitride-based compound semiconductor.

The method according to any one of claims 1 and 2,
The method for manufacturing a gallium nitride-based compound semiconductor, wherein the first buffer body and the second buffer body are silicon or a silicon compound .

The method according to any one of claims 1 and 2, further comprising:
A method for manufacturing a gallium nitride-based compound semiconductor , wherein a crystal nucleation generation inhibition layer is discretely formed on the substrate prior to the formation of the first buffer body .

The method of claim 4, wherein
The method for manufacturing a gallium nitride-based compound semiconductor, wherein the crystal nucleation generation inhibiting layer is silicon or a silicon compound formed at a predetermined interval in a stripe shape .

The method according to any one of claims 1 and 2, further comprising:
A method of manufacturing a gallium nitride-based compound semiconductor, comprising forming an InGaN semiconductor on the GaN-based compound semiconductor .

The method according to any one of claims 1 and 2, further comprising:
A method of manufacturing a gallium nitride-based compound semiconductor, comprising forming a superlattice layer having a quantum well structure on the GaN-based compound semiconductor .

The method according to any one of claims 1 and 2, further comprising:
When forming the GaN-based compound semiconductor, the growth is interrupted on the way, a third buffer body is discretely formed, and then growth is restarted to form the GaN-based compound semiconductor. A method for manufacturing a gallium-based compound semiconductor.