JP3543745B2 - Drive circuit and drive unit - Google Patents

Drive circuit and drive unit Download PDF

Info

Publication number
JP3543745B2
JP3543745B2 JP2000282485A JP2000282485A JP3543745B2 JP 3543745 B2 JP3543745 B2 JP 3543745B2 JP 2000282485 A JP2000282485 A JP 2000282485A JP 2000282485 A JP2000282485 A JP 2000282485A JP 3543745 B2 JP3543745 B2 JP 3543745B2
Authority
JP
Japan
Prior art keywords
data
unit
communication unit
reception
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000282485A
Other languages
Japanese (ja)
Other versions
JP2002091382A (en
Inventor
隆平 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2000282485A priority Critical patent/JP3543745B2/en
Publication of JP2002091382A publication Critical patent/JP2002091382A/en
Application granted granted Critical
Publication of JP3543745B2 publication Critical patent/JP3543745B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明は、LED(発光ダイオード)等の発光素子を駆動する駆動回路、およびLEDディスプレイ、LED照明装置等に用いられる駆動ユニットに関する。
【0002】
【従来の技術】
LEDディスプレイの駆動方式としては、一般にダイナミック駆動方式が用いられている。例えば、図1に示すように、M行×N列ドットマトリクスで構成されたLEDディスプレイの場合、各行に位置する発光素子であるLED11aのアノード端子が1つのコモンソースライン12に共通に接続され、各列に位置するLEDのカソード端子がその列の電流ライン13に共通に接続されている。電流ライン13には、それぞれ定電流源14aが接続されている。M行あるコモンソースライン12が所定の周期で順次ONされ、ONしたラインに対応する画像データに応じて、N列ある電流ライン13にLED駆動電流が供給される。これにより各画素のLED11aにその画像データに応じたLED駆動電流が印加され、画像が表示される。
【0003】
屋外に設置するような大型LEDディスプレイの場合は、一般に複数のLEDユニットを組み合わせることにより構成されており、各々のLEDユニットに全画面データの各部分が表示される。LEDユニットには、基板上にRGBを一組とするLEDがドットマトリクス状に配置されており、各々のユニットが上述のLEDディスプレイと同様の動作を行う。サイズの大きな大型LEDディスプレイでは多数のLEDが使用され、例えば縦300×横400の場合は合計12万ものLEDが使用される。
【0004】
図2は各LEDユニットにつき、従来の駆動回路における信号の流れを示す。図2に示す画像表示装置の駆動回路は、複数の発光素子をマトリクス状に配置した表示部1と、表示部1の各行を選択して電圧を印加し、順次垂直方向に切り替える垂直駆動部2と、選択された表示部1の行に対し各列に表示データに応じた駆動電流を供給する複数段の水平駆動部3を備える。
【0005】
パルス変調方式における輝度階調制御の場合は、階調データ(DATA)を画像表示装置の水平駆動部3に入力する。表示部1は、垂直駆動部2によって各行毎に順次切り替えられる。表示部1の各行にあたる水平ライン毎の画像表示開始に同期して、点灯制御部15に入力される点灯制御信号が有効となる。この点灯制御信号に同期して、画像データ保持を行うためのラッチ(LATCH)信号が入力される。各色の階調データは、画像表示装置の水平駆動部3を構成するLEDドライバ部(LED Driver 1〜N)のメモリ部17に備えるシフトレジスタに取り込まれ、これに同期したシフトクロック(SCLK)がデータの有効期間内に制御部18に入力される。LEDドライバ部は、例えば所定数の定電流出力を有する水平駆動部3をIC化したドライバICとして構成したものである。
【0006】
表示部1に供給される水平ライン毎の駆動電流は、水平駆動部3に設けられた各定電流駆動部14が供給する。垂直駆動部制御アドレスを点灯制御信号に同期して、復号器16より同期された制御信号が垂直駆動部2に入力され、これに応じて各列に接続された水平駆動部3の定電流駆動部14より駆動電流が供給される。垂直駆動部2により表示部1の各行毎に順次切り替えられて、点灯される。
【0007】
従来のLEDディスプレイにおいては、ディスプレイの各構成要素である各LEDユニット間の接続は、駆動回路に入力される信号ラインの方向が一意的に固定されている。従って、制御回路からLEDユニットへの接続は一方向であり、図3の様に、制御回路から、各LEDユニットへの接続は制御回路からライン分のケーブル接続を必要としていた。
【0008】
【発明が解決しようとする課題】
しかしながら、従来のLEDユニットにおいては、発光素子を駆動する駆動回路に相当するそれぞれのLEDドライバ部(LED Driver 1〜N)における通信方向が固定であったために、これらを柔軟に接続することができなかった。また、従来のLEDディスプレイユニットにおいては、たとえば、同一LEDディスプレイユニット内におけるパターン配線の引き回しによって配線が長くなり、信号の反射によるパルス歪みやパルス幅変動が発生するという問題もあった。特に、多階調になるほど階調クロックの周波数を上げる必要があるため、回路動作上この影響は大きくなり、また放射ノイズ等によりデータバスへの影響も無視できなくなる。そのためドライバIC内にPLL回路を実装し、低い周波数のクロックを供給する等の対策が考えられるが、この方法ではさらにドライバICのコストが高くなり、また階調基準クロックの変調により画像のガンマ補正を行うことができなくなるという問題がある。
【0009】
本発明は、かかる問題点に鑑みてなされたものであり、柔軟な接続を可能にした駆動回路および駆動ユニットを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明の駆動回路は、発光素子を駆動する駆動回路において、データの受信または送信のいずれかを共通のラインによって選択的に通信可能な第1の通信部と、データの受信または送信のいずれかを共通のラインによって前記第一の通信部とは異なる選択をして通信可能な第2の通信部と、データの受信処理を行う受信処理部と、初期設定時に前記第1の通信部および前記第2の通信部を受信状態とし、前記第1の通信部または前記第2の通信部の一方にデータ受信が検出されると、そのデータ受信に基づいて、そのデータ受信が検出された通信部を受信側通信部とし、該受信側通信部に受信された以降のデータを前記受信処理部に受信処理を行わせるとともに、他方の通信部を送信側通信部とし、該送信側通信部からデータを送信するようにリセット信号が入力されるまで通信方向を固定制御する通信制御部とを有する。
【0011】
また本発明の駆動回路は、通信制御部はデータ受信時の同期クロックに基づいて前記他方の通信部からデータを送信するように制御する。
【0012】
また本発明の駆動回路は、第1の通信部および第2の通信部はそれぞれ受信バッファおよび送信バッファを有し、通信制御部は、それぞれの通信部における受信バッファまたは送信バッファのいずれかのうち、データ受信が検出されると、受信側通信部の受信バッファと非受信側の送信バッファを有効状態とするセレクト信号によって、それぞれの通信部において受信または送信のいずれかを選択するように制御を行う。
【0013】
また本発明の駆動回路は、初期設定は、駆動回路へのリセット信号の入力または受信処理部におけるリセットデータの受信によって第1の通信部および第2の通信部が受信状態に設定される。
【0014】
さらに本発明の駆動ユニットは、発光素子を駆動する複数の駆動回路を有する駆動ユニットにおいて、それぞれの駆動回路は、データの受信または送信のいずれかを選択可能な共通のラインによって通信可能な2つの通信部を有するとともに、共通のラインによって駆動回路間が直列に接続されており、初期設定時、それぞれの駆動回路は2つの通信部ともにデータの受信が行われるように制御を行い、一方の通信部にデータ受信が検出されると、そのデータ受信の検出に基づいてデータ受信が検出された通信部を受信側通信部とし、他方の通信部を送信側通信部とし、以降に受信側通信部に受信されたデータを他方の送信側通信部から送信を行い、他の駆動回路は、共通ラインによって接続された順に、一方の通信部にデータが受信されたとき、そのデータ受信の検出に基づいて、データ受信が検出された通信部を受信側通信部とし、他方の通信部を送信側通信部とし、以降に受信側通信部に受信されたデータを他方の送信側通信部から送信を行うことによって、リセット信号が入力されるまで通信方向を固定設定する。
【0015】
また本発明の駆動ユニットは、駆動回路は、一方の通信部にータ受信が検出されたとき、データ受信時の同期クロックに基づいて以降にデータ受信が検出された通信部に受信されたデータを他方の通信部から送信を行う。
【0016】
また、本発明の駆動ユニットは駆動ユニットにおける端部に接続された駆動回路の一方の通信部にデータを送信することによって発光素子の駆動を制御する駆動コントロール部をさらに有する。
【0017】
また本発明の駆動ユニットは、初期設定は、駆動コントロール部から駆動回路へのリセット信号の入力または受信処理部におけるリセットデータの受信によって第1の通信部および第2の通信部が受信状態に設定される。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。図4に本発明における駆動回路の概念図を示す。データの受信または送信のいずれかを共通のラインLによって通信可能な第1の通信部101と、データの受信または送信のいずれかを共通のラインLによって通信可能な第2の通信部102と、第1および第2の通信部101,102における通信を制御する通信制御部103と、駆動回路に受信されたデータの受信処理を行う受信処理部と、受信したデータに基づいて発光素子を駆動する駆動部105から構成される。
【0019】
ラインLを介して第1の通信部101に受信されたデータは、第2の通信部102からラインLに送信可能に接続されるとともに、通信制御部103を介して受信部104に受信したデータを入力することができる。また同様に、ラインLを介して第2の通信部102に受信されたデータは、第1の通信部101からラインLに送信可能に接続されるとともに、通信制御部103を介して受信部104に受信したデータを入力することができる。
通信制御部103は、初期設定時に前記第1の通信部および前記第2の通信部を受信状態とし、前記第1の通信部または前記第2の通信部にデータが受信されたとき、そのデータ受信に基づいて、その一方の通信部に受信された以降のデータを前記受信部に受信させるとともに、他方の通信部からデータを送信するように制御する。このようにして、本発明の駆動回路は、初期設定後、受信されたデータに基づいて1つの方向にのみ通信を行うよう設定することができる。
【0020】
また、通信制御部103はデータ受信時の同期クロックに基づいて受信データを検出し、第1の通信部101および第2の通信部102の通信の制御、すなわち一方にデータが受信されたとき、そのデータ受信に基づいて、その一方の通信部に受信された以降のデータを受信処理部104に受信処理を行わせるとともに、他方の通信部からデータを送信するように制御することが好ましい。通信方向を示すデータを送信する必要がなく、かつ迅速に通信方向の設定が可能になるためである。
【0021】
また、本発明の共通のラインによってデータの受信および送信が可能な2つの通信部を有する駆動回路を、共通のラインによって直列に接続した駆動ユニットを用いることによって、柔軟な接続が可能となる。たとえば、図3に示した駆動コントロール部400に対して駆動ユニット300をスター型として接続する接続形態、図5に示す駆動コントロール部400とそれぞれの駆動ユニット300をデータの通信方向を同じ方向として直列に接続する接続形態、図6に示す駆動コントロール部400とそれぞれの駆動ユニット300をデータの通信方向を交互に異なる方向として直列に接続する接続形態等とすることができる。
【0022】
ここでは、駆動ユニット300における駆動回路が、外部に設けられた駆動コントロール部400からのデータを受信することによって制御される例を示したが、駆動ユニット内部に駆動コントロール部を有していてもよい。この場合、複数の駆動ユニットにおけるそれぞれの駆動コントロール部が接続されて通信が行われることによって、駆動コントロール部間の通信と、駆動回路間の通信とを階層的に行うことができる。
【0023】
特に、図6の接続形態は、各駆動回路を直列に接続しながら、かつ引き回しによって通信ラインが長くなることを防止することができる。大画面表示装置を実現する場合、画素ピッチサイズを大きくする必要があり、このことによって、1つのLEDユニットのサイズが大きくなり、この場合制御回路の出力ポート数を少なくすると、図6の様な構成をとる必要がある。この構成では、上段ユニットから下段ユニットへの信号配線はユニットが長ければ長いほど、ケーブル長が長くなり、信号伝送の反射歪みによる影響が大きくなるため、ケーブル長の制限が発生することから、大型の表示装置においては図6のような接続形態を実現することは極めて有効である。また、図7に示す通り、屋外用の駆動ユニット等は外光を遮断するためのルーバー等を有しており、一般に上下対称の構造ではないことから1種類の駆動ユニットを上下方向を入れ換えて、通信方向を変更することが困難である。本発明の駆動ユニットは、図6の接続形態を実現するために、異なる通信方向を有する駆動ユニットを2種類用意する必要がない。
【0024】
ここで、駆動回路に必要なデータとは発光素子の駆動電流値、階調制御データ等がある。通例、一つの駆動回路を高集積化し、複数の発光素子を駆動する構成をとり、画素数に応じて複数の駆動回路(Driver)を接続する。図6は駆動回路が直列に通信部の通信端子同士で接続している構成を示している。本発明における各駆動回路は第1の通信部の通信端子および第2の通信部の通信端子を有しており、図6の接続は、各駆動回路の接続列に応じて、第1の通信部からの入力方向と第2の通信部からの入力方向どちらの入力方向でも対応可能とした場合の接続例を示しており、この様な接続形態であれば、上段駆動回路群から、下段駆動回路群への接続を最短にケーブル配線にすることでき、配線長が短いことによって、データ伝送品質を向上でき、より安定したデータ伝送システムが構築できる。
【0025】
図8は、本発明に係る駆動回路の通信機能部分の一例を概略的に示すブロック図である。本発明の駆動回路は、ハードウエア自律で、いずれの通信方向であっても設定することができる。左右通信端子(第1通信部および第2通信部の通信端子)を左側通信端子DATA_L、右側通信端子DATA_Rとして、左右それぞれの端子に対する通信部はゲート制御機能を持った受信バッファ及び送信バッファを有している。図中、左側通信端子DATA_L側には受信バッファ711でデータを受信し、送信バッファ712でデータを送信する。ただし、ゲート制御により、どちらか一方しか、ゲートは有効動作しないようにする。初期状態におけるゲート制御信号(セレクト信号)は左右両側端子とも受信バッファ側が有効状態とする。受信データ検出部731、受信データ検出部732は左右どちらかの端子よりデータを受信した場合に検出信号(データ受信検出フラグ)を出力し、各送受信バッファのゲートを制御する。たとえば、左側にデータ受信を検出した場合は受信データ検出部731からデータ受信検出フラグF1の電圧レベルを反転させ、右側の送信バッファ722のゲートを有効状態とし、右側受信バッファ721を無効状態とする。このとき、受信データ選択回路740は左側通信端子DATA_Lから受信したデータを選択し、受信処理部750へ送る。右側からデータが受信した場合も同様の処理を行う。前提条件として、データの受信は左右どちらかで一意的に決まっていることである。つまり、データの受信方向は変化することはないというシステムである。
【0026】
【実施例】
図9は本発明の駆動回路における通信機能部分の具体的な実施例を示している。信号伝送方式はデータ信号(図中:DATA_L/DATA_R)とストローブ信号(STROBE_L/STROBE_R)を使用したDS符号方式を採用した例を示しており、DS符号は受信側でデータ信号DATAとストローブ信号STROBEの排他的論理和(以降EXORと呼ぶ)をとることによって、同期クロック信号を得ることができる。左右両端子(第1通信部および第2通信部の通信端子)には負論理ゲート制御付受信バッファ(図中805、808)及び、正論理ゲート制御付送信バッファ(図中806、807)を設け、各ゲート制御は左側データ受信検出部803、及び右側データ受信検出部804によって、ゲート制御信号(セレクト信号;LBus_CTL/RBus_CTL)を生成する。
【0027】
ここでは、左側の通信端子にデータが入力されたときの動作説明を行う。
左側データ受信検出部803はEXOR803aにおいてデータが2bit受信されると1パルスのクロックが生成でき、これの立ち下がりエッジで、フリップフロップ803bをHigh出力にラッチを行う。前記フリップフロップ803bはリセット時はLOWレベル”0”を出力させる。つまりデータが2bit入力されると、RBus_CTLはLOW”0”からHIGH”1”に遷移し、右側通信バッファゲートは右側送信バッファ807がON、右側受信バッファR808がOFF状態となる。このとき右側からはデータ受信がないため、左側通信バッファ制御バスLb1におけるゲート制御信号LBus_CTLはLOW状態のままとなり、左側通信バッファのゲート状態は、左側受信バッファ805がON、左側送信バッファ806がOFFの状態となる。リセット直後、データが受信されるまで、左右通信バッファは受信バッファがON状態、つまり入力可能状態であり、送信バッファはOFF状態となっている。その後、左右どちらかのデータ受信が検出されると、受信側が受信バッファON状態、非受信側は送信バッファONとなり、左右両バッファの通信方向は、左側および右側データ受信検出部803、804にリセット信号(Xreset)が入力されるまで固定される。さらに通信方向決定後、データ選択回路802で、左側通信バッファ制御バスLb1におけるゲート制御信号LBus_CTL及び右側通信バッファ制御バスLb2におけるゲート制御信号RBus_CTLの両信号の選択制御によって、受信側のデータを選択し、受信処理部801に入力される。以上ように、左右両方向をリセット後、入力可能状態から、データ受信後、非受信側を入力から出力状態とする。
【0028】
ここでは駆動回路の外部(たとえば駆動回路コントロール部)からリセット信号(Xreset)が入力される例を示したが、駆動コントロール部等から各駆動回路に対して初期設定を示すリセットデータを送信し、受信処理部においてリセットデータを受信した場合に初期設定を行うように構成してもよい。また、リセットデータを受信した受信処理部がリセット信号を生成し、左側および右側データ受信検出部803、804に入力するように構成することが可能である。
【0029】
図10a及び図10bは、本発明の方向制御機能持った駆動回路(図中drv1〜drv8)が直列に接続され搭載されたLEDユニット(駆動ユニット)300の一例を示している。図10cはデータ受信時における1つのLEDユニット内の駆動回路の送受信方向を決めるゲート制御信号の動作タイムチャートを示している。図10aは左側コネクタCON_Lからデータを入力、図10bは右側コネクタCON_Rからデータを入力した例を示している。
【0030】
図10cで示している通り、1つLEDユニット内に8個の駆動回路が存在する時、16bitのデータを入力することによって、同期クロックパルスをRCLK8個発生させることができ、この同期クロックパルスRCLKの立ち下がりエッジで各駆動回路(drv1〜drv8)の右側通信バッファ制御バスLb2におけるゲート制御信号RBus_CTL又は、左側通信バッファ制御バスLb1におけるゲート制御信号LBus_CTLを順次ONすることによって、接続された順に全駆動回路のデータ通信方向を決定できる。図10cでは図10aの左側データ入力時の動作タイムチャートを示している。
【0031】
図11は、本発明の駆動ユニットに係る画像表示装置の一例を概略的に示すブロック図である。この図に示す画像表示装置は、以下の構成を備える。
(a)複数の発光素子11をM行×N列のマトリクス状に配列してなる表示部1。
(b)表示部1の各行に、その各行を選択しながら電流を印加する垂直駆動部(駆動回路)2。
(c)表示部1の各列に、選択された行に対応する画像データに応じて、駆動電流を供給する水平駆動部3。
(d)ユニット通信部5と、ドライバ通信部6と、第1の基準クロック生成部7を備える駆動制御部(駆動コントロール部)4。
(e)補正のための補正データを記憶した補正データ記憶部9。
【0032】
各構成要素の動作は、駆動制御部4によって制御される。この画像表示装置は、画像データを供給する外部コントローラからは画像表示装置を制御するデータのみ受信し、画像表示装置内部の駆動に必要な信号は画像表示装置内部で自律生成して点灯表示を行う。本実施例の駆動回路は、発光素子11を電流制御で駆動する方式を示している。
【0033】
表示部1は、導電性パターンが形成された基板上に、複数の発光素子11をM行×N列のマトリクス状に配列している。発光素子11には、LEDなどが利用される。この実施例では、赤、緑、青(RGB)がそれぞれ発光可能な各発光ダイオードを3個単位で隣接して配設し、一画素分を構成している。各画素毎にRGBを隣接させたLEDは、フルカラー表示を実現できる。ただ本発明はこの構成に限られず、2色を近接して配置することも、また一色につき2個以上のLEDを配置することもできる。
【0034】
発光ダイオードは、種々の発光が可能な半導体発光素子を利用することができる。半導体素子としては、GaP、GaAs、GaN、InN、AlN、GaAsP、GaAlAs、InGaN、AlGaN、AlGaInP、InGaAlNなどの半導体を発光層に利用したものが挙げられる。また、半導体の構造もMIS接合、PIN接合やPN接合を有するホモ構造、ヘテロ構造或いはダブルへテロ構造のものが挙げられる。
【0035】
半導体層の材料やその混晶度により、半導体発光素子の発光波長を紫外光から赤外光まで種々選択することができる。さらに、量子効果を持たせるために、発光層を薄膜とした単一量子井戸構造や多重量子井戸構造とすることもできる。
【0036】
RGBの3原色だけでなく、LEDチップからの光とこれにより励起され発光する蛍光物質との組み合わせによる発光ダイオードを利用することもできる。この場合、発光ダイオードからの光により励起され長波長に変換する蛍光物質を利用することにより、1種類の発光素子を利用して白色がリニアリティ良く発光可能な発光ダイオードとすることができる。
【0037】
さらに発光ダイオードは、種々の形状のものを用いることができる。具体的には、発光素子であるLEDチップをリード端子と電気的に接続させると共に、モールド樹脂などで被覆した砲弾型や、チップタイプLEDなどや発光素子そのものを利用するものが挙げられる。
【0038】
駆動制御部4は、ユニット通信部5と、ドライバ通信部6と、第1の基準クロック生成部7を備える。ユニット通信部5は、外部コントローラや次段に接続された別の画像表示装置のユニット通信部5との間で各種データの送受信を行い、さらにドライバ通信部6に指示を与える。ドライバ通信部6は、外部から入力された画像データ(IMDATA)を、画素毎の発光素子特性のばらつきに応じて補正して水平駆動部3に出力する。一方水平駆動部3は、ドライバ通信部6とデータ受信処理を行うための水平駆動側通信部8を備えている。
【0039】
図11において、ドライバ通信部6はDMA制御部6Aとしている。ドライバ通信部6であるDMA制御部6Aは、画像データを一時的に蓄積するためのメモリ(RAM)を備えている。また多くのデータを高速にやりとりするため、DMA制御部6Aは直接RAMの内容をハードウェアにて高速で読み出しを行い、水平駆動部3へのデータ転送を行う。
【0040】
第1の基準クロック生成部7は、垂直駆動部2の各行毎の電流源切替を行う。また、点灯階調を制御するための第1の基準クロックとして、階調基準クロックの生成を行うタイミング生成部7Aとして機能する。階調基準クロックは、タイミング生成部7Aから各水平駆動部3に送出される。ただ、本実施例では第1の基準クロック生成部7を駆動制御部4に設けて階調基準クロックを送信する構成としているが、水平駆動部3側に第1の基準クロック生成部7を設けることでタイミングを自律生成する構成とすることもできる。
【0041】
駆動制御部4はさらに、画像データ補正部、画像データ記憶部を備える。外部から入力された画像データは、画像データ補正部で画素毎の発光素子11特性のばらつきに応じて補正されて、DMA制御部6Aから各水平駆動部3に出力される。この補正のための補正データは、補正データ記憶部9に記憶されている。画像データ補正部は、補正データ記憶部9から補正のための情報データを読み出して、データ補正を行う。補正データ記憶部9は、ROMなどのメモリ素子、好ましくはE2PROMで構成されている。
【0042】
発光素子11毎のばらつきを補正する補正データは、補正データ記憶部9に記憶されている。補正データ記憶部9は、あらかじめ算出した補正データを収納するROMで構成される。図11に示す駆動回路では、画像データ補正部を駆動制御部4と個別に設けているが、駆動制御部4に組み込むこともできる。補正データとしては、例えば各発光素子毎に輝度を補正するための輝度補正データなどがある。
【0043】
信号の物理インタフェースである接続部分は、コントローラからのデータをLEDユニットにシリアル伝送する手段であり、配線を用いて電気的に接続させることもできるし、光ファイバ、電磁波を直接利用して伝送することもできる。
【0044】
垂直駆動部2は、表示部1の行方向に電流を印加するコモンドライバであり、半導体スイッチング素子などで構成されている。図11においては、一の垂直駆動部2が各行のコモンラインを所定の順序で切り替えて、電流を印加している。垂直駆動部2が一度の動作で選択する行は、表示部1の一行とすることも、複数行を選択することも可能である。
【0045】
水平駆動部3は、図11に示すように複数段が連結されている。発光素子11の列毎に各水平制御部3を構成するLEDドライバが接続されており、N列分のLEDドライバ1〜Nが直列に接続されている。隣接するLEDドライバ同士は、各々の水平駆動側通信部8によって電気的に接続されている。
【0046】
水平駆動部3は、水平駆動側通信部8と、メモリ部17と、点灯制御部15と、定電流駆動部14で構成される。メモリ部17は、シフトレジスタ等で構成される。水平駆動部3は、各列方向に配列されたLEDと接続されており、垂直方向のLEDに対して垂直駆動部2の切替に同期して順次電流を供給し、ダイナミック点灯を行う。水平駆動部3は、半導体スイッチング素子やドライバICにより構成される。
【0047】
水平駆動部3は、水平駆動側通信部8を備えている。水平駆動側通信部8は、駆動制御部4や次段の水平制御部3に備えられた水平駆動側通信部8との間で通信を行う。この水平駆動側通信部8は、データ信号DATAとストローブ信号STROBEの排他的論理和(以降EXORと呼ぶ)をとることによって、同期クロック信号を得ることができる。左右両端子(第1通信部および第2通信部の通信端子)には負論理ゲート制御付受信バッファ及び、正論理ゲート制御付送信バッファを設け、各ゲート制御は左側データ受信検出部803、及び右側データ受信検出部804によって、ゲート制御信号(セレクト信号)を生成する。これによって、左右どちらかの通信端子にデータ受信が検出されると、受信側が受信バッファON状態、非受信側は送信バッファONとなり、左右両バッファの通信方向はリセットが入力されるまで固定される。
【0048】
さらに水平駆動側通信部8は、水平駆動部3に備えられたメモリ部17に対し、駆動制御部4のDMA制御部6Aから送られるデータの書き込みを行う。図11の例では、DMA制御部6Aは画像データをメモリ部17に送出し、メモリ部17はシフトレジスタで画像データを保持する。各水平駆動部3には個別の識別情報23が割り当てられるよう構成されており、画像表示装置の駆動制御部4から送付先の水平駆動部3の識別情報23を付加した画像データ等が送信される。水平駆動部3側では、自身宛てのデータであることを認識した後、受信処理を行う。
【0049】
一方、駆動制御部4はユニット通信部5を備えている。ユニット通信部5は、画像表示のためのデータを送信する外部コントローラからの制御データを受信し、駆動制御部4のDMA制御部6Aに対しメモリ、レジスタ等の書き込みおよび読み出し操作を行う。例えば、ユニット通信部5が画像データを外部コントローラから受信し、DMA制御部6Aが備える画像データ蓄積用RAMへの書換えを行えば、画像表示の更新が実行される。画像表示装置の制御データとしては、駆動回路への制御、画像表示装置内部の温度情報や、電源電圧のモニタ情報、表示デバイスと駆動回路との断線検出、水平駆動部3の異常温度上昇による障害、画像表示装置内部の信号パターン配線不良や制御部と水平駆動部3のデータ通信状態の確認、輝度補正データの書き込み等の処理がある。これらのデータをユニット通信部5は、外部コントローラと画像表示装置間で所定の通信方法に従ってやり取りを行う。
【0050】
DMA制御部6Aは、画像データ、輝度補正データなどを所定のフォーマットとして水平駆動側通信部8に対し、ハード自律で高速にデータ転送を行う。特に、LEDを用いた画像表示装置の場合、通常のビデオレートによる画像リフレッシュレートよりもおよそ4倍から16倍の画像リフレッシュレートを必要とする。このため、ダイナミック駆動時には、画像データや輝度補正データはメモリから直接ハード処理で読み出し、高速にデータ転送を行う必要がある。
【0051】
図12に、1/4デューティ時のフレームサイクル動作におけるタイムチャートを示す。本実施例では、水平駆動部3に識別情報23を付与し、水平駆動部3内のメモリへの書込み及び同期制御を外部コントローラからパケットの形式にして通信する方法を示している。付与される識別情報23としての識別ID23aは、たとえば各水平駆動部3を構成するICに固有の識別番号などである。図12において、外部コントローラから画像表示装置に送出される信号の内、垂直同期検出用のパケットをcsp(Cycle Start Packet)とし、1〜Nまである水平駆動部3各々への制御データパケットをud1〜udNとしている。他方、水平駆動部3から外部コントローラへ送出する応答パケットをresとする。本実施例では全2重双方向通信としているが、半2重双方向通信でも同様の方法が可能である。
【0052】
画像表示装置内において、DMA制御部6Aから送出された水平駆動部3への制御データをdata_0〜data_3とする。さらに図12において、vsyncは垂直同期検出用データcspに応じて画像表示装置内で生成される。このデータは各フレームデータを送出するパケットの周期を決定するものであり、各水平駆動部3のフレーム同期、データのラッチトリガとして使用される。
【0053】
駆動制御部4では、外部コントローラから送出される垂直同期検出用データcspを受信して画像フレームデータの先頭を認識し、垂直同期を行う。この同期検出によって、画像表示装置内の点灯制御信号(BLANK)、垂直駆動部制御アドレスを所定の表示倍速に基づいて生成する。図12では、垂直同期周期60Hzに対し4倍速点灯の例を示しており、一画像表示装置の一画面表示を行うための一垂直駆動周期は240Hzとなる。この場合、60Hzの垂直同期周期の一フレームパケット区間(約16ms)に対し駆動デューティ比が1/4で、4コモンライン制御時となる。この実施例では、点灯倍速を可変とすることでリフレッシュレートの可変機能を実現している。また、画像データ、輝度調整データ等の各種データは、垂直同期検出用データcspの一周期の間に、制御対象である水平駆動部3の数であるN(ud1〜udN)だけ転送される。各水平駆動部3でこれらのデータを受信処理後、次回の垂直周期で当該データを反映する。従って、各種データ受信中は各水平駆動部3内のメモリへの書込みを行い、現在表示している画像データは前の垂直周期の際に転送されたものを適用する。
【0054】
図13は、ドライバ通信部6であるDMA制御部6Aで各水平駆動部3を制御する際に、送信データをパケット形式にして通信を行う場合のデータのフォーマット構成を示している。この形式のデータパケット20は、コントロールフィールド21と情報フィールド22からなり、コントロールフィールド21はさらに識別情報23(ID部)と制御識別情報24(CMD部)に分けられる。
【0055】
コントロールフィールド21は、実データに付加する各種の識別情報を格納する部分である。識別情報23は、各水平駆動部3を識別するための情報を示す。各水平駆動部3は個別に識別情報23として識別ID23aを与えられているため、この情報は送信されるデータの宛先を示すものであるといえる。
【0056】
制御識別情報24は、水平駆動部3に対しどのような制御を行うかという制御種別を示す情報である。データの種別としては、例えば水平同期信号(HSYNC)データ、画像データ、階調データ、輝度調整データ、輝度補正データの書換え、障害データの読み取り等がある。
【0057】
情報フィールド22では、CMD部の制御識別情報24に応じた実際のデータである制御データの内容を示している。これにより水平駆動部3毎の個別の制御を可能とする。
【0058】
データパケットには、個別の水平駆動部に対し送信する画像データなどのデータ以外にも、すべての水平駆動部に対し送信すべきデータもある。すべての水平駆動部に対し送信するデータパケットとしては、例えばHSYNC、自動ID付与命令などがある。これらのデータパケットには、識別情報23として共通ID23Bが設定される。
【0059】
図14は、図13の形式のデータパケット20を駆動制御部4が送信し、各水平駆動部3が受信する状態を示すブロック図である。この実施例では、複数の水平駆動部3が直列に駆動制御部4と接続されている。水平駆動部3は1入力、1出力を備えており、駆動制御部4のドライバ通信部6と水平駆動部3の水平側通信部との間、ならびに水平側通信部を介して水平駆動部3間同士が接続される。駆動制御部4から出力されたパケットデータは、すべての水平駆動部3へ透過的に転送できるようにしている。
【0060】
この実施例では、データ通信の流れを一方向のみで行っている。図14において、水平駆動部3の水平駆動側通信部8は一方向にのみデータの出力が可能となっている。直列に接続された複数の水平駆動部3は、駆動制御部4を介して環状に接続されている。このため、駆動制御部4のドライバ通信部6から出力されたデータパケット20は、各水平駆動部3を透過的に一巡して、データパケット20の送信方向に対して最後の段に接続されている水平駆動側通信部8から出力されるデータパケット20が、駆動制御部4のドライバ通信部6に入力される。つまり駆動制御部4から送信されるデータパケット20が各水平駆動部3をループ状に一巡して、駆動制御部4に返信されるよう構成されている。ただ、本発明の駆動回路は、双方向通信で構成することも可能である。
【0061】
各水平駆動部3に識別情報23が設定されている場合、各水平駆動部3はデータパケット20の識別情報23であるIDを監視し、IDの値が自身の識別ID23aと一致した時、付随するパケットデータを駆動装置内部のメモリ部17に蓄積する。図14において、駆動制御部4は、データパケット201、202、203を順次水平駆動部3に対し送出している。ID=1の水平駆動部3(LEDドライバ1)は、データパケット201が通過する際に受信処理を行ってDATA1をメモリ部17に蓄積し、ID=2の水平駆動部3(LEDドライバ2)はデータパケット202が通過する際にDATA2をメモリ部17に蓄積している。
【0062】
ここでは、LEDディスプレイユニットの例を説明したが、本発明の駆動回路、駆動ユニットは、たとえばLED等の発光素子からなる照明装置に適用することも可能である。
【0063】
【発明の効果】
以上説明した通り、本発明によって、柔軟な接続を可能にした駆動回路および駆動ユニットを提供することができる。さらに、2つの通信部のいずれからデータが入力された場合であっても共通のラインによって通信が可能であり、駆動回路あるいは駆動ユニットの接続を最短に配線にすることでき、データ伝送品質を向上でき、より安定したデータ伝送システムを構築することができる。
【図面の簡単な説明】
【図1】画像表示装置の駆動方式概略を示す回路図
【図2】従来の画像表示装置の駆動回路を示すブロック図
【図3】従来の画像表示装置における駆動回路の接続例を示す図
【図4】本発明における駆動回路の概念図
【図5】駆動回路がデータの通信方向を同じ方向として直列に接続された接続形態を示す図
【図6】駆動回路がデータの通信方向を交互に異なる方向として直列に接続された接続形態を示す図
【図7】ルーバーを有する駆動ユニットの概略図
【図8】本発明における駆動回路の通信機能部分の一例を概略的に示すブロック図
【図9】本発明の駆動回路における通信機能部分の具体的な実施例を示す回路図
【図10】本発明における駆動ユニット内の通信方向設定の一例を示す概略図
【図11】本発明の一実施例に係る画像表示装置の駆動回路を示すブロック図
【図12】図3の駆動回路のフレームサイクル動作を示すタイミングチャート
【図13】送信データのフォーマット形式を示す概念図
【図14】パケット形式のデータ受信の流れを示すブロック図
【符号の説明】
101・・・第1の通信部
102・・・第2の通信部
103・・・通信制御部
104・・・受信処理部
105・・・駆動部
300・・・駆動ユニット
400・・・駆動コントロール部
711,721・・・受信バッファ
721,722・・・送信バッファ
731,732・・・受信データ検出部
740・・・受信データ選択回路
750、801・・・受信処理部
802・・・データ選択回路
805・・・左側受信バッファ
806・・・左側送信バッファ
807・・・右側送信バッファ
808・・・右側受信バッファ
1…表示部
2…垂直駆動部
3…水平駆動部
4…駆動制御部
5…ユニット通信部
6…ドライバ通信部
6A…DMA制御部
7…第1の基準クロック生成部 7A…タイミング生成部
8…水平駆動側通信部
9…補正データ記憶部11a…LED
12…コモンソースライン
13…電流ライン
14…定電流駆動部
14a…定電流源
15…点灯制御部
16…復号器
17…メモリ部
18…制御部
20…データパケット
201、202、203…データパケット
21…コントロールフィールド
22…情報フィールド
23…識別情報
23a…識別ID
23A…個別ID
23B…共通ID
24…制御識別情報
[0001]
[Industrial applications]
The present invention relates to a drive circuit for driving a light-emitting element such as an LED (light-emitting diode), and a drive unit used for an LED display, an LED lighting device, and the like.
[0002]
[Prior art]
Generally, a dynamic driving method is used as a driving method of the LED display. For example, as shown in FIG. 1, in the case of an LED display configured with an M row × N column dot matrix, the anode terminal of the LED 11 a that is a light emitting element located in each row is commonly connected to one common source line 12, The cathode terminals of the LEDs located in each column are commonly connected to the current lines 13 in that column. Each of the current lines 13 is connected to a constant current source 14a. The M rows of common source lines 12 are sequentially turned on at a predetermined cycle, and the LED drive current is supplied to the N columns of current lines 13 according to the image data corresponding to the turned-on lines. As a result, an LED drive current corresponding to the image data is applied to the LED 11a of each pixel, and an image is displayed.
[0003]
In the case of a large LED display to be installed outdoors, it is generally configured by combining a plurality of LED units, and each part of the full screen data is displayed on each LED unit. In the LED unit, LEDs each having one set of RGB are arranged in a dot matrix on a substrate, and each unit performs the same operation as the above-described LED display. In a large-sized large LED display, a large number of LEDs are used. For example, in the case of 300 × 400, a total of 120,000 LEDs are used.
[0004]
FIG. 2 shows a signal flow in a conventional drive circuit for each LED unit. A driving circuit of the image display device shown in FIG. 2 includes a display unit 1 in which a plurality of light emitting elements are arranged in a matrix, and a vertical driving unit 2 which selects each row of the display unit 1 and applies a voltage to sequentially switch the display in a vertical direction. And a plurality of stages of horizontal driving units 3 for supplying a driving current corresponding to the display data to each column of the selected row of the display unit 1.
[0005]
In the case of luminance gradation control in the pulse modulation method, gradation data (DATA) is input to the horizontal drive unit 3 of the image display device. The display unit 1 is sequentially switched for each row by the vertical drive unit 2. The lighting control signal input to the lighting control unit 15 becomes valid in synchronization with the start of image display for each horizontal line corresponding to each row of the display unit 1. A latch (LATCH) signal for holding image data is input in synchronization with the lighting control signal. The gradation data of each color is taken into a shift register provided in a memory unit 17 of an LED driver unit (LED Driver 1 to N) constituting the horizontal driving unit 3 of the image display device, and a shift clock (SCLK) synchronized with the shift register is provided. The data is input to the control unit 18 within the valid period of the data. The LED driver unit is configured as a driver IC in which the horizontal drive unit 3 having a predetermined number of constant current outputs is integrated into an IC, for example.
[0006]
The driving current for each horizontal line supplied to the display unit 1 is supplied by each constant current driving unit 14 provided in the horizontal driving unit 3. The vertical drive unit control address is synchronized with the lighting control signal, and a control signal synchronized from the decoder 16 is input to the vertical drive unit 2, and accordingly, the constant current drive of the horizontal drive unit 3 connected to each column is performed. A drive current is supplied from the unit 14. The display is switched on sequentially by the vertical drive unit 2 for each row of the display unit 1 and turned on.
[0007]
In the conventional LED display, the connection between the LED units, which are the components of the display, is such that the direction of the signal line input to the drive circuit is uniquely fixed. Therefore, the connection from the control circuit to the LED unit is one-way, and as shown in FIG. 3, the connection from the control circuit to each LED unit requires a cable connection for the line from the control circuit.
[0008]
[Problems to be solved by the invention]
However, in the conventional LED unit, since the communication directions in the respective LED driver units (LED Drivers 1 to N) corresponding to the driving circuits for driving the light emitting elements are fixed, these can be flexibly connected. Did not. Further, in the conventional LED display unit, for example, there is a problem that the wiring becomes long due to the routing of the pattern wiring in the same LED display unit, and pulse distortion and pulse width fluctuation due to signal reflection occur. In particular, since the frequency of the grayscale clock needs to be increased as the number of grayscales increases, the influence on the circuit operation increases, and the influence on the data bus due to radiation noise and the like cannot be ignored. Therefore, measures such as mounting a PLL circuit in the driver IC and supplying a low-frequency clock can be considered. However, this method further increases the cost of the driver IC, and further modulates the gamma correction of the image by modulating the gradation reference clock. Cannot be performed.
[0009]
The present invention has been made in view of such a problem, and has as its object to provide a drive circuit and a drive unit that enable flexible connection.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a driving circuit of the present invention is a driving circuit for driving a light emitting element, a first communication unit capable of selectively communicating either reception or transmission of data by a common line, A second communication unit capable of performing communication by selecting differently from the first communication unit by using a common line for either reception or transmission of data, a reception processing unit for performing data reception processing, and When the first communication unit and the second communication unit are in a reception state, and data reception is detected in one of the first communication unit or the second communication unit, based on the data reception, The communication unit in which data reception is detected is referred to as a receiving communication unit, and the reception processing unit performs reception processing on data after reception by the receiving communication unit, and the other communication unit is referred to as a transmitting communication unit. , The sender communication And a communication control unit for fixed control the communication direction until a reset signal is input to transmit data from.
[0011]
In the drive circuit according to the present invention, the communication control unit controls the other communication unit to transmit data based on a synchronous clock at the time of data reception.
[0012]
Further, in the drive circuit of the present invention, the first communication unit and the second communication unit each have a reception buffer and a transmission buffer, and the communication control unit includes one of the reception buffer and the transmission buffer in each communication unit. When data reception is detected, control is performed so as to select either reception or transmission in each communication unit by a select signal that activates the reception buffer of the reception side communication unit and the transmission buffer of the non-reception side. Do.
[0013]
Further, in the drive circuit of the present invention, the first communication unit and the second communication unit are set to the reception state by inputting a reset signal to the drive circuit or receiving reset data in the reception processing unit.
[0014]
Further, the driving unit of the present invention is a driving unit having a plurality of driving circuits for driving a light emitting element, wherein each driving circuit communicates by a common line capable of selecting either data reception or transmission. In addition to having a communication unit, the drive circuits are connected in series by a common line, and at the time of initial setting, each drive circuit controls so that the two communication units receive data. When the data reception is detected by the communication unit, the communication unit in which the data reception is detected based on the detection of the data reception is referred to as a reception communication unit, the other communication unit is referred to as a transmission communication unit, and thereafter, the reception communication unit. The received data is transmitted from the other communication unit on the transmission side, and the other drive circuits receive data in one communication unit in the order in which they are connected by the common line. Based on the detection of the data reception, the communication unit in which the data reception is detected is referred to as a receiving communication unit, the other communication unit is referred to as a transmitting communication unit, and data received by the receiving communication unit thereafter is referred to as the other communication unit. , The communication direction is fixedly set until a reset signal is input.
[0015]
In the drive unit of the present invention, the drive circuit is provided in one of the communication units. De When data reception is detected, data received by the communication unit from which data reception is detected is transmitted from the other communication unit based on the synchronization clock at the time of data reception.
[0016]
Further, the drive unit of the present invention further includes a drive control unit that controls driving of the light emitting element by transmitting data to one communication unit of a drive circuit connected to an end of the drive unit.
[0017]
In the drive unit of the present invention, the initial setting is such that the first communication unit and the second communication unit are set to the reception state by inputting a reset signal from the drive control unit to the drive circuit or receiving reset data in the reception processing unit. Is done.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 4 shows a conceptual diagram of a drive circuit according to the present invention. Receiving or sending data A first communication unit 101 capable of communicating any one of the above through a common line L, Receiving or sending data , A communication control unit 103 for controlling communication in the first and second communication units 101 and 102, and a communication unit 103 for transmitting data received by the drive circuit. It comprises a reception processing unit for performing reception processing and a drive unit 105 for driving the light emitting element based on the received data.
[0019]
The data received by the first communication unit 101 via the line L is transmitted from the second communication unit 102 to the line L, and the data received by the reception unit 104 via the communication control unit 103. Can be entered. Similarly, data received by the second communication unit 102 via the line L is connected to the line L so as to be able to be transmitted from the first communication unit 101 and received by the reception unit 104 via the communication control unit 103. The user can input the received data.
The communication control unit 103 sets the first communication unit and the second communication unit in a reception state at the time of initial setting, and when data is received by the first communication unit or the second communication unit, Based on the reception, control is performed so that the data after the reception by one of the communication units is received by the reception unit, and the data is transmitted from the other communication unit. In this way, the drive circuit of the present invention can be set to perform communication in only one direction based on the received data after the initial setting.
[0020]
Further, the communication control unit 103 detects received data based on a synchronization clock at the time of data reception, and controls communication between the first communication unit 101 and the second communication unit 102, that is, when data is received by one of them, Based on the data reception, it is preferable to control the reception processing unit 104 to perform reception processing on the data after being received by one of the communication units and to transmit the data from the other communication unit. This is because there is no need to transmit data indicating the communication direction, and the communication direction can be quickly set.
[0021]
In addition, by using a drive unit in which two communication units capable of receiving and transmitting data by a common line according to the present invention are connected in series by a common line, flexible connection is possible. For example, a connection configuration in which the drive unit 300 is connected as a star to the drive control unit 400 shown in FIG. 3, and the drive control unit 400 and each drive unit 300 shown in FIG. 6 and a connection mode in which the drive control unit 400 and each drive unit 300 shown in FIG. 6 are connected in series with data communication directions alternately different.
[0022]
Here, an example is shown in which the drive circuit in the drive unit 300 is controlled by receiving data from the drive control unit 400 provided outside, but the drive circuit may have a drive control unit inside the drive unit. Good. In this case, the communication between the drive control units and the communication between the drive circuits can be performed hierarchically by connecting the respective drive control units of the plurality of drive units and performing communication.
[0023]
In particular, the connection configuration of FIG. 6 can prevent the communication line from being lengthened by connecting the respective drive circuits in series and by routing. To realize a large-screen display device, it is necessary to increase the pixel pitch size, which increases the size of one LED unit. In this case, if the number of output ports of the control circuit is reduced, as shown in FIG. Configuration is required. In this configuration, the signal wiring from the upper unit to the lower unit is longer because the longer the unit, the longer the cable length and the greater the influence of the reflection distortion of the signal transmission. It is extremely effective to realize the connection form as shown in FIG. In addition, as shown in FIG. 7, the outdoor drive unit and the like have a louver or the like for blocking external light, and are generally not vertically symmetrical. It is difficult to change the communication direction. The drive unit of the present invention does not need to prepare two types of drive units having different communication directions in order to realize the connection configuration of FIG.
[0024]
Here, the data necessary for the drive circuit includes a drive current value of the light emitting element, gradation control data, and the like. Usually, one driver circuit is highly integrated and a plurality of light emitting elements are driven, and a plurality of driver circuits (Drivers) are connected according to the number of pixels. FIG. 6 shows a configuration in which the drive circuits are connected in series at the communication terminals of the communication unit. Each drive circuit in the present invention has a communication terminal of the first communication unit and a communication terminal of the second communication unit. The connection in FIG. 6 is performed according to the connection sequence of each drive circuit. An example of connection is shown in a case where the input direction from both the input direction from the unit and the input direction from the second communication unit can be supported. The connection to the circuit group can be minimized by cable wiring, and the short wiring length can improve the data transmission quality, so that a more stable data transmission system can be constructed.
[0025]
FIG. 8 is a block diagram schematically showing an example of a communication function part of the drive circuit according to the present invention. The drive circuit of the present invention can be set in any communication direction by hardware autonomy. The left and right communication terminals (communication terminals of the first communication unit and the second communication unit) are a left communication terminal DATA_L and a right communication terminal DATA_R, and the communication units for the left and right terminals have a reception buffer and a transmission buffer having a gate control function. are doing. In the figure, the reception buffer 711 receives data on the left communication terminal DATA_L side, and the transmission buffer 712 transmits data. However, the gate is controlled so that only one of the gates operates effectively. In the gate control signal (select signal) in the initial state, the reception buffer side is set to the valid state on both the left and right terminals. The reception data detection unit 731 and the reception data detection unit 732 output a detection signal (data reception detection flag) when receiving data from one of the left and right terminals, and control the gate of each transmission / reception buffer. For example, when data reception is detected on the left side, the voltage level of the data reception detection flag F1 is inverted from the reception data detection unit 731, the gate of the transmission buffer 722 on the right side is enabled, and the reception buffer 721 on the right side is disabled. . At this time, the reception data selection circuit 740 selects the data received from the left communication terminal DATA_L and sends it to the reception processing unit 750. Similar processing is performed when data is received from the right side. As a precondition, data reception is uniquely determined on either side. That is, the system is such that the data receiving direction does not change.
[0026]
【Example】
FIG. 9 shows a specific embodiment of the communication function part in the drive circuit of the present invention. The signal transmission method shows an example in which a DS code method using a data signal (DATA_L / DATA_R in the figure) and a strobe signal (STROBE_L / STROBE_R) is adopted. The DS code is a data signal DATA and a strobe signal STROBE on the receiving side. By taking the exclusive OR (hereinafter, referred to as EXOR) of the above, a synchronous clock signal can be obtained. Negative logic gate control receiving buffers (805 and 808 in the figure) and positive logic gate control transmission buffers (806 and 807 in the figure) are provided at both left and right terminals (communication terminals of the first communication unit and the second communication unit). For each gate control, a gate control signal (select signal; LBus_CTL / RBus_CTL) is generated by the left data reception detection unit 803 and the right data reception detection unit 804.
[0027]
Here, an operation when data is input to the left communication terminal will be described.
When the EXOR 803a receives 2 bits of data, the left data reception detection unit 803 can generate a one-pulse clock, and latches the flip-flop 803b to a High output at the falling edge of the clock. The flip-flop 803b outputs a low level “0” at the time of reset. That is, when 2 bits of data are input, RBus_CTL changes from LOW “0” to HIGH “1”, and the right communication buffer gate turns on the right transmission buffer 807 and turns off the right reception buffer R808. At this time, since there is no data reception from the right side, the gate control signal LBus_CTL in the left communication buffer control bus Lb1 remains LOW, and the left communication buffer has a gate state in which the left reception buffer 805 is ON and the left transmission buffer 806 is OFF. State. Immediately after the reset, the reception buffer of the left and right communication buffers is in an ON state, that is, an input enabled state, and the transmission buffer is in an OFF state until data is received. Thereafter, when either the left or right data reception is detected, the reception side turns on the reception buffer, the non-reception side turns on the transmission buffer, and the communication directions of the left and right buffers are reset to the left and right data reception detection units 803 and 804. It is fixed until a signal (Xreset) is input. Further, after determining the communication direction, the data selection circuit 802 selects the data on the receiving side by selecting and controlling both the gate control signal LBus_CTL in the left communication buffer control bus Lb1 and the gate control signal RBus_CTL in the right communication buffer control bus Lb2. Are input to the reception processing unit 801. As described above, after the left and right directions are reset, the input-enabled state is set, and after data reception, the non-receiving side is set from the input to the output state.
[0028]
Here, an example in which the reset signal (Xreset) is input from the outside of the drive circuit (for example, the drive circuit control unit) has been described. However, reset data indicating the initial setting is transmitted from the drive control unit or the like to each drive circuit. The reception processing unit may be configured to perform initial setting when receiving reset data. Further, it is possible to configure so that the reception processing unit that receives the reset data generates a reset signal and inputs the reset signal to the left and right data reception detection units 803 and 804.
[0029]
10a and 10b show an example of an LED unit (drive unit) 300 in which drive circuits (drv1 to drv8 in the figure) having a direction control function of the present invention are connected in series and mounted. FIG. 10C is an operation time chart of the gate control signal for determining the transmission / reception direction of the drive circuit in one LED unit at the time of data reception. FIG. 10A shows an example in which data is input from the left connector CON_L, and FIG. 10B shows an example in which data is input from the right connector CON_R.
[0030]
As shown in FIG. 10C, when there are eight driving circuits in one LED unit, by inputting 16-bit data, it is possible to generate eight synchronous clock pulses RCLK, and this synchronous clock pulse RCLK By sequentially turning on the gate control signal RBus_CTL in the right communication buffer control bus Lb2 or the gate control signal LBus_CTL in the left communication buffer control bus Lb1 of each drive circuit (drv1 to drv8) at the falling edge of The data communication direction of the drive circuit can be determined. FIG. 10C shows an operation time chart at the time of inputting the left data of FIG. 10A.
[0031]
FIG. 11 is a block diagram schematically illustrating an example of an image display device according to the drive unit of the present invention. The image display device shown in this figure has the following configuration.
(A) The display unit 1 in which a plurality of light emitting elements 11 are arranged in a matrix of M rows × N columns.
(B) A vertical drive unit (drive circuit) 2 for applying a current to each row of the display unit 1 while selecting each row.
(C) A horizontal drive unit 3 that supplies a drive current to each column of the display unit 1 according to the image data corresponding to the selected row.
(D) A drive control unit (drive control unit) 4 including a unit communication unit 5, a driver communication unit 6, and a first reference clock generation unit 7.
(E) A correction data storage unit 9 storing correction data for correction.
[0032]
The operation of each component is controlled by the drive control unit 4. This image display device receives only data for controlling the image display device from an external controller that supplies image data, and performs autonomous generation of a signal required for driving inside the image display device inside the image display device to perform lighting display. . The drive circuit of this embodiment shows a method of driving the light emitting element 11 by current control.
[0033]
The display unit 1 has a plurality of light emitting elements 11 arranged in a matrix of M rows × N columns on a substrate on which a conductive pattern is formed. As the light emitting element 11, an LED or the like is used. In this embodiment, three light emitting diodes capable of emitting red, green, and blue (RGB) light are respectively arranged adjacent to each other in units of three to constitute one pixel. An LED with RGB adjacent to each pixel can realize full-color display. However, the present invention is not limited to this configuration, and two colors can be arranged close to each other, or two or more LEDs can be arranged for one color.
[0034]
As the light emitting diode, a semiconductor light emitting element that can emit various lights can be used. Examples of the semiconductor element include an element using a semiconductor such as GaP, GaAs, GaN, InN, AlN, GaAsP, GaAlAs, InGaN, AlGaN, AlGaInP, and InGaAlN as a light emitting layer. Further, the semiconductor structure may be a homostructure having a MIS junction, a PIN junction or a PN junction, a heterostructure, or a double heterostructure.
[0035]
The emission wavelength of the semiconductor light emitting device can be variously selected from ultraviolet light to infrared light depending on the material of the semiconductor layer and the degree of mixed crystal thereof. Furthermore, in order to have a quantum effect, a single quantum well structure or a multiple quantum well structure in which the light emitting layer is a thin film can be used.
[0036]
In addition to the three primary colors of RGB, a light emitting diode using a combination of light from an LED chip and a fluorescent substance excited and emitted by the LED chip can be used. In this case, by using a fluorescent substance that is excited by light from the light emitting diode and converts it into a long wavelength, a light emitting diode that can emit white light with high linearity using one type of light emitting element can be obtained.
[0037]
Further, light-emitting diodes having various shapes can be used. Specifically, a light emitting element that electrically connects an LED chip, which is a light emitting element, to a lead terminal, and uses a light emitting element itself such as a shell type, a chip type LED, or the like, which is covered with a mold resin or the like.
[0038]
The drive control unit 4 includes a unit communication unit 5, a driver communication unit 6, and a first reference clock generation unit 7. The unit communication unit 5 transmits and receives various data to and from the external controller and the unit communication unit 5 of another image display device connected to the next stage, and further gives an instruction to the driver communication unit 6. The driver communication unit 6 corrects the image data (IMDATA) input from the outside according to the variation in the light emitting element characteristics of each pixel, and outputs the corrected data to the horizontal drive unit 3. On the other hand, the horizontal drive unit 3 includes a driver communication unit 6 and a horizontal drive side communication unit 8 for performing data reception processing.
[0039]
In FIG. 11, the driver communication unit 6 is a DMA control unit 6A. The DMA control unit 6A, which is the driver communication unit 6, includes a memory (RAM) for temporarily storing image data. In order to exchange a large amount of data at a high speed, the DMA control unit 6A directly reads out the contents of the RAM by hardware at a high speed, and performs data transfer to the horizontal drive unit 3.
[0040]
The first reference clock generator 7 switches the current source of each row of the vertical driver 2. In addition, it functions as a timing generation unit 7A that generates a gradation reference clock as a first reference clock for controlling the lighting gradation. The grayscale reference clock is sent from the timing generation section 7A to each horizontal drive section 3. However, in the present embodiment, the first reference clock generator 7 is provided in the drive control unit 4 to transmit the gray scale reference clock, but the first reference clock generator 7 is provided on the horizontal drive unit 3 side. Thus, a configuration in which the timing is autonomously generated can be adopted.
[0041]
The drive control unit 4 further includes an image data correction unit and an image data storage unit. Image data input from the outside is corrected by the image data correction unit according to the variation in the characteristics of the light emitting elements 11 for each pixel, and is output from the DMA control unit 6A to each horizontal drive unit 3. Correction data for this correction is stored in the correction data storage unit 9. The image data correction unit reads information data for correction from the correction data storage unit 9 and performs data correction. The correction data storage unit 9 includes a memory element such as a ROM, Two It is composed of a PROM.
[0042]
The correction data for correcting the variation for each light emitting element 11 is stored in the correction data storage unit 9. The correction data storage unit 9 is configured by a ROM that stores correction data calculated in advance. In the drive circuit shown in FIG. 11, the image data correction unit is provided separately from the drive control unit 4, but may be incorporated in the drive control unit 4. The correction data includes, for example, luminance correction data for correcting luminance for each light emitting element.
[0043]
The connection part, which is a physical interface of the signal, is a means for serially transmitting data from the controller to the LED unit, and can be electrically connected using wiring, or transmitted directly using optical fibers and electromagnetic waves. You can also.
[0044]
The vertical drive unit 2 is a common driver that applies a current in a row direction of the display unit 1, and is configured by a semiconductor switching element or the like. In FIG. 11, one vertical drive unit 2 switches a common line of each row in a predetermined order to apply a current. The row selected by the vertical drive unit 2 in one operation may be one row of the display unit 1 or a plurality of rows.
[0045]
The horizontal drive unit 3 has a plurality of stages connected as shown in FIG. An LED driver constituting each horizontal control unit 3 is connected to each column of the light emitting elements 11, and LED drivers 1 to N for N columns are connected in series. Adjacent LED drivers are electrically connected by each horizontal drive side communication unit 8.
[0046]
The horizontal drive unit 3 includes a horizontal drive side communication unit 8, a memory unit 17, a lighting control unit 15, and a constant current drive unit 14. The memory unit 17 includes a shift register and the like. The horizontal drive unit 3 is connected to the LEDs arranged in each column direction, sequentially supplies current to the LEDs in the vertical direction in synchronization with switching of the vertical drive unit 2, and performs dynamic lighting. The horizontal drive unit 3 is configured by a semiconductor switching element and a driver IC.
[0047]
The horizontal drive unit 3 includes a horizontal drive communication unit 8. The horizontal drive side communication unit 8 communicates with the drive control unit 4 and the horizontal drive side communication unit 8 provided in the horizontal control unit 3 at the next stage. The horizontal drive side communication unit 8 can obtain a synchronous clock signal by taking an exclusive OR (hereinafter, referred to as EXOR) of the data signal DATA and the strobe signal STROBE. The left and right terminals (the communication terminals of the first communication unit and the second communication unit) are provided with a reception buffer with negative logic gate control and a transmission buffer with positive logic gate control. Left data reception detection section 803 and right data reception detection section 804 Thus, a gate control signal (select signal) is generated. Thus, when data reception is detected at one of the left and right communication terminals, the receiving side turns on the receiving buffer, the non-receiving side turns on the transmitting buffer, and the communication directions of the left and right buffers are fixed until a reset is input. .
[0048]
Further, the horizontal drive side communication unit 8 writes data sent from the DMA control unit 6A of the drive control unit 4 to the memory unit 17 provided in the horizontal drive unit 3. In the example of FIG. 11, the DMA control unit 6A sends the image data to the memory unit 17, and the memory unit 17 holds the image data with a shift register. Each of the horizontal drive units 3 is configured to be assigned individual identification information 23, and image data or the like to which the identification information 23 of the destination horizontal drive unit 3 is added is transmitted from the drive control unit 4 of the image display device. You. After recognizing that the data is addressed to itself, the horizontal drive unit 3 performs reception processing.
[0049]
On the other hand, the drive control unit 4 includes a unit communication unit 5. The unit communication unit 5 receives control data from an external controller that transmits data for image display, and performs writing and reading operations of a memory, a register, and the like to the DMA control unit 6A of the drive control unit 4. For example, if the unit communication unit 5 receives image data from an external controller and rewrites the image data in the image data storage RAM provided in the DMA control unit 6A, the image display is updated. The control data of the image display device includes control of the drive circuit, temperature information inside the image display device, monitor information of the power supply voltage, detection of disconnection between the display device and the drive circuit, and failure due to abnormal temperature rise of the horizontal drive unit 3. And a process of checking a signal pattern wiring failure inside the image display device, a data communication state between the control unit and the horizontal drive unit 3, and writing luminance correction data. The unit communication section 5 exchanges these data between the external controller and the image display device according to a predetermined communication method.
[0050]
The DMA controller 6A performs high-speed autonomous hardware data transfer to the horizontal drive side communication unit 8 in a predetermined format using image data, luminance correction data, and the like. In particular, in the case of an image display device using LEDs, an image refresh rate that is approximately 4 to 16 times the image refresh rate at a normal video rate is required. For this reason, at the time of dynamic driving, it is necessary to read out the image data and the luminance correction data directly from the memory by hardware processing and perform high-speed data transfer.
[0051]
FIG. 12 shows a time chart in a frame cycle operation at the 1/4 duty. In the present embodiment, a method is shown in which identification information 23 is provided to the horizontal drive unit 3 and writing to a memory in the horizontal drive unit 3 and synchronization control are performed in the form of a packet from an external controller for communication. The identification ID 23 a as the identification information 23 to be given is, for example, an identification number unique to an IC constituting each horizontal drive unit 3. In FIG. 12, among the signals sent from the external controller to the image display device, a packet for vertical synchronization detection is csp (Cycle Start Packet), and a control data packet to each of the horizontal driving units 3 from 1 to N is ud1. To udN. On the other hand, a response packet transmitted from the horizontal drive unit 3 to the external controller is defined as res. In this embodiment, full-duplex two-way communication is used, but a similar method is also possible in half-duplex two-way communication.
[0052]
In the image display device, the control data for the horizontal drive unit 3 sent from the DMA control unit 6A is data_0 to data_3. Further, in FIG. 12, vsync is generated in the image display device according to the vertical synchronization detection data csp. This data determines the cycle of a packet for transmitting each frame data, and is used as a frame synchronization of each horizontal drive unit 3 and as a data latch trigger.
[0053]
The drive control unit 4 receives the vertical synchronization detection data csp sent from the external controller, recognizes the head of the image frame data, and performs vertical synchronization. By this synchronization detection, a lighting control signal (BLANK) in the image display device and a vertical drive unit control address are generated based on a predetermined display double speed. FIG. 12 shows an example in which quadruple-speed lighting is performed with respect to a vertical synchronization cycle of 60 Hz, and one vertical drive cycle for performing one screen display of one image display device is 240 Hz. In this case, the drive duty ratio is 1/4 for one frame packet section (about 16 ms) of the vertical synchronization cycle of 60 Hz, and four common lines are controlled. In this embodiment, the function of changing the refresh rate is realized by making the lighting double speed variable. In addition, various data such as image data and luminance adjustment data are transferred by N (ud1 to udN), which is the number of the horizontal drive units 3 to be controlled, during one cycle of the vertical synchronization detection data csp. After receiving the data in each horizontal drive unit 3, the data is reflected in the next vertical cycle. Therefore, during the reception of various data, writing to the memory in each horizontal drive unit 3 is performed, and the image data currently displayed is the data transferred in the previous vertical cycle.
[0054]
FIG. 13 shows a data format configuration in a case where communication is performed in packet data format when communication is performed when each horizontal drive unit 3 is controlled by the DMA control unit 6A as the driver communication unit 6. The data packet 20 of this format includes a control field 21 and an information field 22, and the control field 21 is further divided into identification information 23 (ID section) and control identification information 24 (CMD section).
[0055]
The control field 21 is a part for storing various kinds of identification information added to the actual data. The identification information 23 indicates information for identifying each horizontal drive unit 3. Since each horizontal drive unit 3 is individually provided with the identification ID 23a as the identification information 23, it can be said that this information indicates the destination of the data to be transmitted.
[0056]
The control identification information 24 is information indicating a control type of what kind of control is performed on the horizontal drive unit 3. Data types include, for example, horizontal synchronization signal (HSYNC) data, image data, gradation data, brightness adjustment data, rewriting of brightness correction data, reading of fault data, and the like.
[0057]
The information field 22 indicates the content of control data that is actual data corresponding to the control identification information 24 of the CMD section. This enables individual control of each horizontal drive unit 3.
[0058]
The data packet includes data to be transmitted to all the horizontal driving units, in addition to data such as image data to be transmitted to the individual horizontal driving units. Data packets transmitted to all the horizontal drive units include, for example, HSYNC and an automatic ID assignment command. In these data packets, a common ID 23B is set as the identification information 23.
[0059]
FIG. 14 is a block diagram showing a state in which the drive control unit 4 transmits a data packet 20 in the format of FIG. 13 and each horizontal drive unit 3 receives it. In this embodiment, a plurality of horizontal drive units 3 are connected in series to a drive control unit 4. The horizontal drive unit 3 has one input and one output, and is connected between the driver communication unit 6 of the drive control unit 4 and the horizontal communication unit of the horizontal drive unit 3 and via the horizontal communication unit. The spaces are connected. The packet data output from the drive control unit 4 can be transparently transferred to all the horizontal drive units 3.
[0060]
In this embodiment, the flow of data communication is performed only in one direction. In FIG. 14, the horizontal drive side communication unit 8 of the horizontal drive unit 3 can output data only in one direction. The plurality of horizontal driving units 3 connected in series are connected in a ring via a driving control unit 4. Therefore, the data packet 20 output from the driver communication unit 6 of the drive control unit 4 transparently loops through each horizontal drive unit 3 and is connected to the last stage in the transmission direction of the data packet 20. The data packet 20 output from the horizontal drive side communication unit 8 is input to the driver communication unit 6 of the drive control unit 4. That is, the configuration is such that the data packet 20 transmitted from the drive control unit 4 loops through each horizontal drive unit 3 and returns to the drive control unit 4. However, the drive circuit of the present invention can be configured by bidirectional communication.
[0061]
When the identification information 23 is set in each horizontal drive unit 3, each horizontal drive unit 3 monitors the ID that is the identification information 23 of the data packet 20, and when the ID value matches its own identification ID 23a, The packet data to be stored is stored in the memory unit 17 inside the driving device. In FIG. 14, the drive control unit 4 sequentially sends out data packets 201, 202, and 203 to the horizontal drive unit 3. The horizontal drive unit 3 (LED driver 1) with ID = 1 performs reception processing when the data packet 201 passes and accumulates DATA1 in the memory unit 17, and the horizontal drive unit 3 (LED driver 2) with ID = 2. Stores DATA2 in the memory unit 17 when the data packet 202 passes.
[0062]
Here, the example of the LED display unit has been described, but the drive circuit and the drive unit of the present invention can be applied to a lighting device including a light emitting element such as an LED.
[0063]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a drive circuit and a drive unit that enable flexible connection. Furthermore, even when data is input from either of the two communication units, communication is possible through a common line, and the connection between the drive circuit and the drive unit can be minimized, thereby improving data transmission quality. And a more stable data transmission system can be constructed.
[Brief description of the drawings]
FIG. 1 is a circuit diagram schematically illustrating a driving method of an image display device.
FIG. 2 is a block diagram showing a driving circuit of a conventional image display device.
FIG. 3 is a diagram showing a connection example of a driving circuit in a conventional image display device.
FIG. 4 is a conceptual diagram of a drive circuit according to the present invention.
FIG. 5 is a diagram showing a connection configuration in which drive circuits are connected in series with the same data communication direction;
FIG. 6 is a diagram showing a connection configuration in which drive circuits are connected in series with data communication directions being alternately different directions;
FIG. 7 is a schematic view of a drive unit having a louver.
FIG. 8 is a block diagram schematically showing an example of a communication function part of a drive circuit according to the present invention.
FIG. 9 is a circuit diagram showing a specific example of a communication function part in the drive circuit of the present invention.
FIG. 10 is a schematic diagram showing an example of setting a communication direction in a drive unit according to the present invention.
FIG. 11 is a block diagram showing a driving circuit of the image display device according to one embodiment of the present invention.
12 is a timing chart showing a frame cycle operation of the drive circuit of FIG.
FIG. 13 is a conceptual diagram showing a format of transmission data.
FIG. 14 is a block diagram showing the flow of data reception in packet format.
[Explanation of symbols]
101: first communication unit
102: second communication unit
103 ・ ・ ・ Communication control unit
104 reception processing unit
105 ・ ・ ・ Drive unit
300 drive unit
400 ・ ・ ・ Drive control unit
711, 721 ... reception buffer
721, 722... Transmission buffer
731, 732... Received data detector
740... Received data selection circuit
750, 801 ... reception processing unit
802: data selection circuit
805: Left receiving buffer
806: Left transmission buffer
807 ... right transmission buffer
808: Right side reception buffer
1. Display unit
2: Vertical drive unit
3. Horizontal drive
4: Drive control unit
5 Unit communication unit
6: Driver communication unit
6A: DMA control unit
7: first reference clock generator 7A: timing generator
8 Horizontal communication unit
9: correction data storage unit 11a: LED
12 ... Common source line
13. Current line
14 Constant current drive section
14a: constant current source
15 Lighting control unit
16 ... Decoder
17 ... Memory section
18 ... Control unit
20 ... data packet
201, 202, 203 ... data packets
21 ... Control field
22 Information field
23 ... Identification information
23a ... ID
23A… Individual ID
23B ... Common ID
24 ... Control identification information

Claims (8)

発光素子を駆動する駆動回路において、
データの受信または送信のいずれかを共通のラインによって選択的に通信可能な第1の通信部と、
データの受信または送信のいずれかを共通のラインによって前記第一の通信部とは異なる選択をして通信可能な第2の通信部と、
データの受信処理を行う受信処理部と、
初期設定時に前記第1の通信部および前記第2の通信部を受信状態とし、前記第1の通信部または前記第2の通信部の一方にデータ受信が検出されると、そのデータ受信に基づいて、そのデータ受信が検出された通信部を受信側通信部とし、該受信側通信部に受信された以降のデータを前記受信処理部に受信処理を行わせるとともに、他方の通信部を送信側通信部とし、該送信側通信部からデータを送信するようにリセット信号が入力されるまで通信方向を固定制御する通信制御部とを有する駆動回路。
In a driving circuit for driving a light emitting element,
A first communication unit capable of selectively communicating either reception or transmission of data by a common line;
A second communication unit capable of performing communication different from the first communication unit by selecting a different one of data reception or transmission by a common line;
A reception processing unit that performs data reception processing;
At the time of initial setting, the first communication unit and the second communication unit are set to a reception state, and when data reception is detected by one of the first communication unit and the second communication unit, the first communication unit and the second communication unit are set based on the data reception. The communication unit in which the data reception is detected is defined as a reception communication unit, and the reception processing unit causes the reception processing unit to perform reception processing on the data after the reception, and sets the other communication unit to the transmission side. A drive circuit, comprising: a communication unit; and a communication control unit for fixedly controlling the communication direction until a reset signal is input so as to transmit data from the transmission side communication unit .
前記通信制御部はデータ受信時の同期クロックに基づいて前記他方の通信部からデータを送信するように制御する請求項1に記載の駆動回路。The drive circuit according to claim 1, wherein the communication control unit controls to transmit data from the other communication unit based on a synchronization clock at the time of data reception. 前記第1の通信部および前記第2の通信部はそれぞれ受信バッファおよび送信バッファを有し、
前記通信制御部は、それぞれの通信部における前記受信バッファまたは前記送信バッファのいずれかのうち、データ受信が検出されると、受信側通信部の受信バッファと非受信側の送信バッファを有効状態とするセレクト信号によって、それぞれの通信部において受信または送信のいずれかを選択するように制御を行う請求項1乃至2に記載の駆動回路。
The first communication unit and the second communication unit each have a reception buffer and a transmission buffer,
The communication control unit, when data reception is detected in any of the reception buffer or the transmission buffer in each communication unit, puts the reception buffer of the reception communication unit and the transmission buffer of the non-reception side into a valid state. The drive circuit according to claim 1, wherein control is performed such that each of the communication units selects reception or transmission according to the select signal to be performed.
前記初期設定は、駆動回路へのリセット信号の入力または受信処理部におけるリセットデータの受信によって前記第1の通信部および前記第2の通信部が受信状態に設定される請求項1乃至3に記載の駆動回路。4. The initialization according to claim 1, wherein the first communication unit and the second communication unit are set to a reception state by inputting a reset signal to a drive circuit or receiving reset data in a reception processing unit. 5. Drive circuit. 発光素子を駆動する複数の駆動回路を有する駆動ユニットにおいて、
それぞれの駆動回路は、データの受信または送信のいずれかを選択可能な共通のラインによって通信可能な2つの通信部を有するとともに、前記共通のラインによって駆動回路間が直列に接続されており、
初期設定時、それぞれの駆動回路は2つの通信部ともにデータの受信が行われるように制御を行い、
一方の通信部にデータ受信が検出されると、そのデータ受信の検出に基づいてデータ受信が検出された通信部を受信側通信部とし、他方の通信部を送信側通信部とし、以降に受信側通信部に受信されたデータを他方の送信側通信部から送信を行い、
他の駆動回路は、共通ラインによって接続された順に、一方の通信部にデータが受信されたとき、そのデータ受信の検出に基づいて、データ受信が検出された通信部を受信側通信部とし、他方の通信部を送信側通信部とし、以降に受信側通信部に受信されたデータを他方の送信側通信部から送信を行うことによって、リセット信号が入力されるまで通信方向を固定設定する駆動ユニット。
In a driving unit having a plurality of driving circuits for driving the light-emitting element,
Each drive circuit has two communication units that can communicate with a common line that can select either data reception or data transmission, and the drive circuits are connected in series by the common line,
At the time of initial setting, each drive circuit controls so that the two communication units receive data.
When data reception is detected in one of the communication units, the communication unit in which data reception is detected based on the detection of the data reception is referred to as a reception communication unit, the other communication unit is referred to as a transmission communication unit, and reception is performed thereafter. The data received by the transmitting side communication unit is transmitted from the other transmitting side communication unit,
The other drive circuits, in the order in which they are connected by the common line, when data is received by one of the communication units, based on the detection of the data reception , the communication unit in which the data reception is detected as a receiving communication unit, A drive that sets the communication direction fixed until a reset signal is input by transmitting the data received by the other communication unit from the other communication unit after the other communication unit is used as the transmission communication unit. unit.
前記駆動回路は、一方の通信部にデータ受信が検出されたとき、データ受信時の同期クロックに基づいて以降にデータ受信が検出された通信部に受信されたデータを他方の通信部から送信を行う請求項5に記載の駆動ユニット。Wherein the driving circuit, when the data reception is detected in one communication unit, the transmission data received by the communication unit the data received after, based on the synchronous clock at the reception of data is detected from the other communication section The drive unit according to claim 5, wherein the operation is performed. 前記駆動ユニットにおける端部に接続された駆動回路の一方の通信部にデータを送信することによって前記発光素子の駆動を制御する駆動コントロール部をさらに有する請求項5乃至6に記載の駆動ユニット。The drive unit according to claim 5, further comprising a drive control unit configured to control driving of the light emitting element by transmitting data to one communication unit of a drive circuit connected to an end of the drive unit. 前記初期設定は、前記駆動コントロール部から駆動回路へのリセット信号の入力または受信処理部におけるリセットデータの受信によって前記第1の通信部および前記第2の通信部が受信状態に設定される請求項7に記載の駆動ユニット。The initial setting is such that the first communication unit and the second communication unit are set to a reception state by inputting a reset signal from the drive control unit to a drive circuit or receiving reset data in a reception processing unit. 8. The drive unit according to 7.
JP2000282485A 2000-09-18 2000-09-18 Drive circuit and drive unit Expired - Lifetime JP3543745B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000282485A JP3543745B2 (en) 2000-09-18 2000-09-18 Drive circuit and drive unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000282485A JP3543745B2 (en) 2000-09-18 2000-09-18 Drive circuit and drive unit

Publications (2)

Publication Number Publication Date
JP2002091382A JP2002091382A (en) 2002-03-27
JP3543745B2 true JP3543745B2 (en) 2004-07-21

Family

ID=18766997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000282485A Expired - Lifetime JP3543745B2 (en) 2000-09-18 2000-09-18 Drive circuit and drive unit

Country Status (1)

Country Link
JP (1) JP3543745B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104627B2 (en) * 2002-09-25 2012-12-19 日亜化学工業株式会社 Communication control device for LED display device
US7463226B2 (en) 2003-04-23 2008-12-09 Panasonic Corporation Driver circuit and display device
DE10394278T5 (en) * 2003-07-31 2006-05-11 Fujitsu Frontech Ltd. Screen display device
KR100818385B1 (en) * 2006-01-18 2008-04-01 후지츠 프론테크 가부시키가이샤 Video display device
JP5320738B2 (en) * 2007-12-28 2013-10-23 ソニー株式会社 Light emission control system and image display system
JP6028526B2 (en) * 2012-11-06 2016-11-16 日亜化学工業株式会社 Light emitting device and light emitting unit
CN103857106B (en) 2012-11-29 2016-05-18 利亚德光电股份有限公司 Led drive circuit and control system
CN107424557B (en) * 2017-08-16 2023-01-24 深圳市德普微电子有限公司 Single-double-color LED display screen driving circuit

Also Published As

Publication number Publication date
JP2002091382A (en) 2002-03-27

Similar Documents

Publication Publication Date Title
KR100514449B1 (en) Display and display drive circuit or display drive method
US7294970B2 (en) LED driver device
JP5704119B2 (en) Light emitting device, communication method, display unit
TW514857B (en) Drive circuit of display apparatus and display apparatus
JP2002108286A (en) Display device and driving control system
KR20210144589A (en) Display device with feedback via serial connections between distributed driver circuits
JP3543745B2 (en) Drive circuit and drive unit
JPH11126047A (en) Led display device and its driving method
JP2002311881A (en) Picture display device
US10804332B2 (en) Display, circuit arrangement for a display and method of operating a display
US20110128507A1 (en) Light source device, projection apparatus, and projection method
JP3417326B2 (en) LED display device and control method of LED display device using the same
JPH1187774A (en) Led display device and semiconductor device
US20230386420A1 (en) Light source driving circuit and communication device for display system
CN112996169A (en) LED module with resume information, screen display and correction system
CN114913808B (en) Driving chip, LED device and address writing method thereof
JP5407137B2 (en) Lighting device, lighting unit
JP3564359B2 (en) Light emitting diode drive circuit
JPH06124069A (en) Multi-colored light emission display device
JP2003076335A (en) Led display device and control method of led display device using the led display device
US7348970B2 (en) Display system and method of using same
US20230252934A1 (en) Light-emitting diodes with mixed clock domain signaling
US20220189380A1 (en) Light-emitting diode (led) display driver with programmable scan line sequence
JP3467045B2 (en) LED dot matrix type full color display
JP3358600B2 (en) Image display device with image data correction function

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040329

R150 Certificate of patent or registration of utility model

Ref document number: 3543745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term